CN103632976B - 晶体管的形成方法 - Google Patents

晶体管的形成方法 Download PDF

Info

Publication number
CN103632976B
CN103632976B CN201210312947.7A CN201210312947A CN103632976B CN 103632976 B CN103632976 B CN 103632976B CN 201210312947 A CN201210312947 A CN 201210312947A CN 103632976 B CN103632976 B CN 103632976B
Authority
CN
China
Prior art keywords
gate electrode
electrode layer
transistor
side wall
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210312947.7A
Other languages
English (en)
Other versions
CN103632976A (zh
Inventor
何有丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210312947.7A priority Critical patent/CN103632976B/zh
Publication of CN103632976A publication Critical patent/CN103632976A/zh
Application granted granted Critical
Publication of CN103632976B publication Critical patent/CN103632976B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底表面的高K介质薄膜、以及位于所述高K介质薄膜表面的栅电极薄膜；刻蚀部分所述栅电极薄膜和高K介质薄膜，形成栅电极层和高K介质层；对所述栅电极层和高K介质层进行清洗；在清洗之后，进行热退火，所述热退火的气体为氢气；在清洗之后，在所述栅电极层和高K介质层两侧的半导体衬底表面形成第一侧墙；在热退火后并形成第一侧墙之后，在所述栅电极层和第一侧墙两侧形成源区或漏区。所形成的晶体管性能稳定。

Description

晶体管的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种晶体管的形成方法。
背景技术
随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS（MetalOxideSemiconductor，金属-氧化物-半导体）器件的尺寸不断地缩小，以此满足集成电路发展的小型化和集成化的要求。在MOS晶体管器件的尺寸持续缩小的过程中，现有工艺以氧化硅或氮氧化硅作为栅介质层的工艺受到了挑战。以氧化硅或氮氧化硅作为栅介质层所形成的晶体管出现了一些问题，包括漏电流增加以及杂质的扩散，从而影响晶体管的阈值电压，进而影响半导体器件的性能。
为解决以上问题，高K/金属栅极结构的晶体管被提出。所述高K/金属栅极结构的晶体管采用高K（介电常数）材料代替常用的氧化硅或氮氧化硅栅介质材料，能够使晶体管尺寸缩小的同时，减小漏电流的产生，并提高晶体管的性能。
现有技术的高K/金属栅极结构的晶体管包括：位于半导体衬底表面的绝缘层，所述绝缘层的材料为氧化硅；位于所述绝缘层表面的高K介质层；位于所述高K介质层表面的保护层，所述保护层的材料为氮化钛和氮化钽中的一种或两种组合；位于所述保护层表面的栅电极层，所述栅电极层的材料为金属；位于所述栅电极层两侧的半导体内的源区或漏区。
然而，现有技术所形成的高K/金属栅极结构的晶体管性能不稳定。
更多K/金属栅极结构的晶体管的形成方法请参考公开号为US2009/0142899A1的美国专利文件。
发明内容
本发明解决的问题是提供一种晶体管的形成方法，使所形成的晶体管性能稳定。
为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成高K介质薄膜、以及位于所述高K介质薄膜表面的栅电极薄膜；刻蚀部分所述栅电极薄膜和高K介质薄膜，形成栅电极层和高K介质层；对所述栅电极层和高K介质层进行清洗；在清洗之后，进行热退火，所述热退火的气体为氢气；在清洗之后，在所述栅电极层和高K介质层两侧的半导体衬底表面形成第一侧墙；在热退火后并形成第一侧墙之后，在所述栅电极层和第一侧墙两侧形成源区或漏区。
可选地，所述热退火的工艺参数为：氢气的流量为0.1标准升每分钟-20标准升每分钟，气压为100毫托-50托，温度为400摄氏度-630摄氏度。
可选地，在清洗之后，热退火之前，采用氢氟酸溶液浸渍所述栅电极层、和高K介质层。
可选地，所述氢氟酸溶液中，水与49%氢氟酸的体积比为100:1-2000：1。
可选地，所述第一侧墙的材料为氮化硅，形成方法为化学沉积工艺。
可选地，所述化学沉积工艺为：反应气体为硅源气体和氨气，温度为300摄氏度-630摄氏度，气压为20毫托-10托。
可选地，在采用氢气热退火的同时，形成所述第一侧墙，所采用的气体包括硅源气体、氨气和氢气。
可选地，在采用氢气热退火之后，形成第一侧墙。
可选地，对所述栅电极层和高K介质层进行清洗的工艺为灰化工艺或湿法清洗。
可选地，对所述栅电极层和高K介质层进行湿法清洗时，清洗液为双氧水。
可选地，对所述栅电极层和高K介质层进行灰化工艺时，温度为80~300℃，气体为氧气和氮气的混合气体、或氮气和氢气的混合气体。
可选地，还包括：在所述高K介质层和半导体衬底之间形成绝缘层；在所述高K介质层和栅电极层之间形成保护层。
可选地，所述绝缘层的材料为氧化硅，所述保护层的材料为氮化钛和氮化钽中的一种或两种组合。
可选地，所述栅电极层的材料为金属或多晶硅。
可选地，所述栅电极层的材料为多晶硅时，在形成源区或漏区后，在所述半导体衬底表面形成介质层，所述介质层的顶部与栅电极层的表面齐平，所述介质层的材料为氧化硅；形成介质层后，去除所述栅电极层，形成开口；在所述开口内填充满金属材料，形成金属栅电极，所述金属栅电极的顶部与所述介质层顶部齐平。
可选地，所述高K介质薄膜的材料为氧化铪、氧化铪硅、氮氧化铪、氮氧化铪硅、氮氧化铪钽、氧化锆、氮氧化锆、氮氧化锆硅、氧化锆硅、氧化镧、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
可选地，所述源区或漏区的形成方法为：在热退火后并形成第一侧墙之后，在所述栅电极层和第一侧墙两侧形成轻掺杂区；在形成轻掺杂区之后，在所述栅电极层和第一侧墙两侧的半导体衬底表面形成第二侧墙；在形成第二侧墙之后，在所述栅电极层、第一侧墙和第二侧墙两侧形成源区或漏区。
与现有技术相比，本发明的技术方案具有以下优点：
在刻蚀形成栅电极层和高K介质层，并对所述栅电极层和高K介质层进行清洗之后，采用氢气进行热退火，所述氢气在热环境中能够与氧原子反应而生成气态水，而气态水被退火腔室内的气流带走，从而消除了栅电极层和高K介质层两侧形成的氧化侧墙，并消除了栅电极层和高K介质层内的氧化；由于在刻蚀以及清洗过程中，容易在所述栅电极层和高K介质层的两侧形成的氧化侧墙，而采用氢气进行热退火能够使所述氧化侧墙中的氧原子，从而能够去除所述氧化层；此外，采用氢气进行热退火还能够使氢气与扩散入栅电极层和高K介质层内的氧原子反应，消除所述栅电极层和高K介质层内的氧化；避免了所述栅电极层和高K介质层因氧原子扩散入内而厚度增大、电学性能下降、以及厚度不均匀的问题，使所形成的晶体管性能稳定。
进一步的，在所述高K介质层和半导体衬底之间形成有绝缘层，在所述高K介质层和栅电极层之间形成有保护层；所述氢气热退火工艺能够避免所述绝缘层和保护的两侧厚度较厚，而中央的厚度较薄的问题；从而使载流子在栅电极层、保护层、高K介质层和绝缘层两侧的迁移速率与中间的迁移速率一致，使所形成的晶体管性能稳定。
进一步的，由于所述第一侧墙层的材料为氮化硅，形成工艺为化学沉积工艺，所述化学沉积工艺的参数与热退火工艺的参数相同，例如反应温度和气压；因此，所述化学沉积工艺能够与氢气热退火工艺同时进行，在形成所述第一侧墙层的同时，能够采用氢气进行热退火，从而能够简化工艺。
进一步的，在清洗之后，热退火之前，采用氢氟酸溶液浸渍所述栅电极层、保护层、高K介质层和绝缘层，能够更彻底的去除氧化侧墙，使所形成的晶体管性能更为稳定。
附图说明
图1至图6是现有技术中，高K/金属栅极结构的晶体管的形成过程的剖面结构示意图；
图7至图10是本发明晶体管的形成过程第一实施例的剖面结构示意图；
图11至图13是本发明晶体管的形成过程第二实施例的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术所形成的高K/金属栅极结构的晶体管性能不稳定。
现有技术中，高K/金属栅极结构的晶体管的形成方法包括：
请参考图1，提供半导体衬底10；在所述半导体衬底10表面形成绝缘薄膜11；在所述绝缘薄膜11表面形成高K介质薄膜12；在所述高K介质薄膜12表面形成保护薄膜13，且所述保护薄膜13的材料为氮化钛或氮化钽；在所述保护薄膜表13面形成栅电极薄膜14。
请参考图2，刻蚀栅电极薄膜14、保护薄膜13、高K介质薄膜12和绝缘薄膜11，形成栅电极层14a、保护层13a、高K介质层12a和绝缘层11a；在刻蚀工艺之后，对栅电极层14a、保护层13a、高K介质层12a和绝缘层11a进行清洗。
请参考图3，在紧邻所述高K介质层12a、保护层13a和栅电极层14a两侧的半导体衬底10表面形成侧墙15。
需要说明的是，在形成侧墙15之前，采用热氮化工艺在所述高K栅电极层14a两侧的半导体衬底10表面形成补偿侧墙（OffsetSpacer）；以所述补偿侧墙为掩膜对所述栅电极层14a两侧的半导体衬底10进行轻掺杂；在轻掺杂之后，去除所述补偿侧墙，并形成侧墙15。
请参考图4，在紧邻所述侧墙15两侧的半导体衬底10内形成源区或漏区16，并在形成源区或漏区16后进行热退火，激活所述源区或漏区16。
需要说明的是，当所述形成所述高K/金属栅极结构的晶体管的形成工艺为前栅（GateFirst）工艺时，所述栅电极层14a的材料为金属，至图4为止，晶体管制作完成。
当所述形成所述高K/金属栅极结构的晶体管的形成工艺为后栅（GateLast）工艺时，所述栅电极层14的材料为多晶硅；在图4的基础上，请继续参考图5，在热退火后，在所述半导体衬底表面形成介质层19，所述介质层19的顶部与侧墙15的顶部齐平，并去除所述栅电极层14a（图4所示）形成开口17。
请参考图6，在所述开口17（如图5所示）内填充满金属，形成金属栅电极层18，且所述金属栅电极层18的表面与所述侧墙15的顶部齐平。
本发明的发明人经过研究发现，请参考图2，由于在刻蚀工艺，以及之后的行清洗工艺过程中，所述栅电极层14a、保护层13a、高K介质层12a和绝缘层11a的侧壁表面会形成氧化侧墙（未图示）；在后续形成替代侧墙时，所述氧化侧墙内的氧原子受到热驱动的影响，会扩散入栅电极层14a、保护层13a、高K介质层12a和绝缘层11a内，导致所述绝缘层11a厚度变厚，使晶体管的尺寸变大；同时，氧原子的扩散会导致所述高K介质层12a的电学厚度变厚，使K值降低，使高K介质层的隔离效果降低；此外，由于氧原子自两侧向栅电极层14a、保护层13a、高K介质层12a和绝缘层11a内扩散，导致所述栅电极层14a、保护层13a、高K介质层12a和绝缘层11a两侧的厚度大于中心的厚度，进而导致在晶体管工作时，载流子在栅电极层14a、保护层13a、高K介质层12a和绝缘层11a两侧的迁移速率与中间的迁移速率不一致，导致所形成的晶体管性能不稳定。
本发明的发明人经过进一步研究，在刻蚀工艺，以及之后的清洗工艺之后，采用氢气进行热退火，由于所述氢气能够与氧化侧墙中的氧原子、以及扩散入栅电极层、保护层、高K介质层和绝缘层内的氧原子反应而生成水，从而能够去除所形成的氧化侧墙，并且避免了氧化侧墙中的氧原子，在后续形成替代侧墙的热氮化工艺中，扩散进入栅电极层、保护层、高K介质层和绝缘层内，使所述栅电极层、保护层、高K介质层和绝缘层的厚度均匀，从而使所形成的晶体管性能稳定。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
第一实施例
图7至图10是本发明晶体管的形成过程的第一实施例的剖面结构示意图。
请参考图7，提供半导体衬底200；在所述半导体衬底200表面形成绝缘薄膜201、位于所述绝缘薄膜201表面的高K介质薄膜202、位于所述高K介质薄膜202表面的保护薄膜203、以及位于所述保护薄膜203表面的栅电极薄膜204。
所述半导体衬底200用于为后续工艺提供工作平台，所述半导体衬底200的材料为硅、硅锗、碳化硅、绝缘体上硅或III-V族化合物（氮化硅或砷化镓等）。
所述绝缘薄膜201的材料为氧化硅，形成工艺为热氧化工艺或化学气相沉积工艺，所述绝缘薄膜201用于键合所述半导体衬底200与高K介质薄膜莫202，同时起到隔离作用，避免了在高K介质薄膜202和半导体衬底200的界面处产生缺陷。
所述高K介质薄膜202的形成工艺为化学气相沉积工艺，厚度为10-50埃，材料为氧化铪、氧化铪硅、氮氧化铪、氮氧化铪硅、氮氧化铪钽、氧化锆、氮氧化锆、氮氧化锆硅、氧化锆硅、氧化镧、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝；所述高K介质薄膜202具有良好的热稳定性、机械强度、以及较低的等效电学厚度，以所述高K介质薄膜202形成的栅介质层能够在减少载流子的扩散，减小所形成的晶体管的漏电流，从而提高晶体管的性能，缩小晶体管的尺寸。
所述保护薄膜203的形成工艺为化学气相沉积工艺，材料为氮化钛或氮化钽，厚度为10-50埃；所述保护薄膜203能够防止后续形成的晶体管工作时，载流子扩散穿过高K介质层并进入栅电极层而产生漏电流，使所形成的晶体管性能稳定。
在本实施例中，由于所述晶体管的形成方法为“前栅”工艺，因此所述栅电极薄膜的材料为金属，包括铝、铜、银、金、铂、镍、钛、钴、铊、钽和钨中的一种或多种组合；所述栅电极薄膜的形成工艺为化学气相沉积工艺。
由于所述高K介质薄膜202、保护薄膜203和栅电极薄膜204均为金属或金属的氮氧化物，因此极易发生氧化反应，从而会在后续的刻蚀以及清洗过程中，容易在所形成的绝缘层、高K介质层、保护层和栅电极层两侧的侧壁表面形成氧化侧墙，而影响所形成的器件性能，因此，本实施例在后续工艺采用氢气进行热退火去除所述氧化侧墙，以改善器件稳定性。
请参考图8，在所述栅电极薄膜204（如图7所示）表面形成掩膜层220，所述掩膜层220覆盖部分所述栅电极层204表面；以所述掩膜层220为掩膜，刻蚀部分所述栅电极薄膜204、保护薄膜203（如图7所示）、高K介质薄膜202（如图7所示）和绝缘薄膜201（如图7所示），形成栅电极层204a、保护层203a、高K介质层202a和绝缘层201a；在刻蚀之后，对所述栅电极层204a、保护层203a、高K介质层202a和绝缘层201a进行清洗。
所述掩膜层220的材料为氮化硅，所述掩膜层220的形成工艺为：在栅电极薄膜204薄膜形成掩膜薄膜；在所述掩膜薄膜形成光刻胶层，所述光刻胶层经过图形化并定义出后续需要形成栅电极层的对应位置；以所述光刻胶层为研磨，刻蚀所述掩膜薄膜，形成掩膜层220。
所述刻蚀形成栅电极层204a、保护层203a、高K介质层202a和绝缘层201a的工艺为各向异性的干法刻蚀，能够形成侧壁与半导体衬底200薄膜垂直的栅电极层204a、保护层203a、高K介质层202a和绝缘层201a；由于在各向异性的干法刻蚀之后，会在所述栅电极层204a、保护层203a、高K介质层202a、绝缘层201a、以及半导体衬底200表面残留刻蚀产生的聚合物，因此需要在刻蚀工艺完成后，对所述栅电极层204a、保护层203a、高K介质层202a、绝缘层201a、以及半导体衬底200表面进行清洗。
所述清洗的工艺为灰化工艺和湿法清洗中的一种或两种组合使用；其中，所述湿法清洗为：采用双氧水（H2O2）对所述栅电极层204a、保护层203a、高K介质层202a、绝缘层201a和半导体衬底200表面进行冲洗，从而将刻蚀残留的聚合物分解并被带走；此外，所述灰化工艺为，在温度为80℃~120℃的环境中，通入氧气和氮气的混合气体、或氮气和氢气的混合气体，使聚合物发生反应而分解，并被气流带走。
然而，由于所述栅电极层204a、保护层203a和高K介质层202a的材料容易氧化，在各向异性的干法刻蚀过程中，容易在所述栅电极层204a、保护层203a和高K介质层202两侧的表面形成氧化侧墙；而且，所述灰化工艺的气体为氧气，而湿法清洗工艺的清洗液为双氧水，在清洗过程中，会进一步使栅电极层204a、保护层203a、高K介质层202a和绝缘层201a两侧表面发生氧化，从而加厚所述氧化侧墙。
在后续形成第二侧墙的热氮化工艺中，所述氧化侧墙中的氧原子由于受到热驱动的影响，会向所述栅电极层204a、保护层203a、高K介质层202a和绝缘层201a内扩散，从而导致所形成的晶体管的性能不稳定；其中，氧原子扩散入绝缘层201a会使所述绝缘层201a的厚度增厚，从而增大了器件的尺寸；氧原子扩散入高K介质层202a会使高K介质层202a的电学厚度增厚，从而使介电常数（K值）降低，导致所述高K介质层202a的隔离效果下降；此外，由于氧原子自两侧扩散入栅电极层204a、保护层203a、高K介质层202a和绝缘层201a内，导致所述栅电极层204a、保护层203a、高K介质层202a和绝缘层201a内两侧的厚度较厚，而中央的厚度较薄，产生“微笑效应”，使所形成的晶体管工作时，载流子在所述栅电极层204a、保护层203a、高K介质层202a和绝缘层201a两侧的迁移速率与中央的迁移速率不一致，所述晶体管的性能不稳定。
在本实施例中，为了克服在刻蚀及清洗工艺中产生的氧化，在完成清洗之后，采用氢氟酸溶液浸渍所述栅电极层204a、保护层203a、高K介质层202a和绝缘层201a，以去除氧化侧墙；其中，所述氢氟酸溶液浓度较稀释，水与氢氟酸的体积比为100:1-2000：1，能够在去除氧化侧墙的同时，避免对栅电极层204a和半导体衬底200表面造成损伤。
请参考图9，在清洗之后，进行热退火，所述热退火的气体为氢气；并且，在清洗之后，在所述栅电极层204a、保护层203a、高K介质层202a和绝缘层201a两侧的半导体衬底200表面形成第一侧墙205；在热退火后并形成第一侧墙205之后，在所述栅电极层204a和第一侧墙205两侧形成轻掺杂区206。
由于氢气能够与氧反应生成水，因此，采用氢气进行热退火能够进一步去除刻蚀和清洗工艺过程中所形成的氧化侧墙；而且，所述氢气能够与已扩散入电极层204a、保护层203a、高K介质层202a和绝缘层201a内的氧原子反应而将氧原子带走，进一步避免产生“微笑效应”；而氢气与氧原子反应生成的水在退火的过程中被气流带走，从而使所形成的电极层204a、保护层203a、高K介质层202a和绝缘层201a去氧化，使所形成的晶体管性能稳定。
所述第一侧墙205为补偿侧墙（offsetspacer），用于为后续工艺的光刻、刻蚀或离子注入工艺的对准提供余量，以避免产生短沟道效应；同时，避免了后续形成的源区或漏区与栅电极层204a之间产生重叠电容；所述第一侧墙205的材料为氮化硅，形成方法为所述化学沉积工艺为：反应气体为硅源气体和氨气，温度为300摄氏度-630摄氏度，气压为20毫托-10托。
由于形成第一侧墙205的工艺与氢气热退火的工艺相似，因此能够在进行氢气热退火的同时，形成第一侧墙205；具体的，在温度为300摄氏度-630摄氏度，气压为20毫托-10托的条件下，向反应腔中同时通入氢气、硅源气体、氨气和氮气，其中，氢气的流量为0.1标准升每分钟-20标准升每分钟，硅源气体的流量是100标准毫升每分钟-5标准升每分钟，氨气的流量为300标准毫升每分钟-10标准升每分钟；同时进行氢气热退火和形成第一侧墙205能够节省工艺步骤，节约时间。
在另一实施例中，在进行氢气热退火之后，形成第一侧墙205，即在在温度为400摄氏度-630摄氏度，气压为100毫托-10托的条件下，通入氢气和氮气之后，再通入硅源气体和氨气，以化学气相沉积形成第一侧墙205。
所述轻掺杂区206用于抑制后续形成的源区或漏区中掺杂离子的扩散，从而抑制短沟道效应；所述轻掺杂区的形成工艺为，以所述掩膜层220第一侧墙205为掩膜，在所述栅电极层204a两侧的半导体衬底200内进行离子注入，当所形成的晶体管为PMOS管时，所注入的离子为p型离子，当所形成的晶体管为NMOS管时，所注入的离子为n型离子。
请参考图10，在形成轻掺杂区206之后，在所述栅电极层204a和第一侧墙205两侧的半导体衬底200表面形成第二侧墙207；在形成第二侧墙207之后，在所述栅电极层204a、第一侧墙205和第二侧墙207两侧形成源区或漏区208。
所述第二侧墙207的材料为氧化硅和氮化硅中的一种或两种组合；所述第二侧墙层207的形成工艺为：在所述半导体衬底200、第一侧墙205和掩膜层220表面沉积第二侧墙薄膜；回刻蚀所述第二侧墙薄膜形成第二侧墙207；采用沉积工艺，较佳的是化学气相沉积工艺，能够使所形成的第二侧墙207的厚度可控。
需要说明的是，在一实施例中，在形成所述第二侧墙207之前，去除所述第一侧墙205，能够使所述栅电极层204a两侧的侧墙总厚度更为可控，使器件性能更为优异。
以掩膜层220（如图9所示）以及第二侧墙207为掩膜，采用离子注入工艺形成源区或漏区208，当所形成的晶体管为PMOS管时，所注入的离子为p型离子，当所形成的晶体管为NMOS管时，所注入的离子为n型离子；在离子注入之后，进行热退火激活所述源区或漏区208，并去除掩膜层220。
需要说明的是，在形成源区或漏区208之后，在所述源漏区208和栅电极层204a表面形成电极层（未示出），所述电极层用于作为器件的源区或漏区208以及栅电极层204a的电极；所述电极层的材料为金属硅化物（salicide），包括钛硅、镍硅或钴硅；所述电极层的形成工艺为：形成掩膜层，所述掩膜层暴露出源区或漏区208以及栅电极层204a的表面；在形成掩膜层后，在所述源区或漏区208以及栅电极层204a表面选择性外延沉积形成硅层；在所述硅层表面沉积形成金属层，所述金属层的材料为钛、镍或钴；在形成金属层后，进行热退火，使所述金属层和硅层反应，形成电极层；去除电极层表面剩余的金属层和掩膜层。
本实施例的晶体管的形成方法采用“前栅”工艺，在刻蚀形成栅电极层、保护层、高K介质层和绝缘层，并清洗之后，会在所述栅电极层、保护层、高K介质层和绝缘层两侧形成氧化侧墙，采用氢气进行热退火能够使所述氧化侧墙中的氧原子与氢气反应生成水，并被带走，从而使所述栅电极层、保护层、高K介质层和绝缘层去氧化，使所形成的晶体管性能优良。
第二实施例
图11至图13是本发明晶体管的形成过程的第二实施例的剖面结构示意图。
请参考图11，提供半导体衬底300；在所述半导体衬底300表面采用沉积和刻蚀工艺形成绝缘层301、位于所述绝缘层301表面的高K介质层302、位于所述高K介质层302表面的保护层303、以及位于所述保护层303表面的栅电极层304；在刻蚀之后，对所述栅电极层304、保护层303、高K介质层302和绝缘层301进行清洗；在清洗之后，进行热退火，所述热退火的气体为氢气；并且，在清洗之后，在所述栅电极层304、保护层303、高K介质层302和绝缘层301两侧的半导体衬底300表面形成第一侧墙305；在热退火后并形成第一侧墙305之后，在所述栅电极层304和第一侧墙305两侧形成轻掺杂区306；在形成轻掺杂区306之后，在所述栅电极层304和第一侧墙305两侧的半导体衬底300表面形成第二侧墙307；在形成第二侧墙307之后，在所述栅电极层304、第一侧墙305和第二侧墙307两侧形成源区或漏区308。
本实施例所述晶体管的形成工艺为“后栅”工艺，所述栅电极层304的材料为多晶硅，用于作为伪栅极（dummygate），在后续工艺完成栅极结构的制作后被去除，并在所述栅电极层304的位置形成金属栅电极。
所述栅电极层304、保护层303、高K介质层302、绝缘层301、第一侧墙305、第二侧墙307、轻掺杂区306和源区或漏区308的形成过程与第一实施例所述相同，在此不做赘述。
请参考图12，在形成源区或漏区308后，在所述半导体衬底300表面形成介质层309，所述介质层309的顶部与栅电极层304的表面齐平；形成介质层309后，去除所述栅电极层304（如图11所示），形成开口310。
所述介质层309的材料为氧化硅，形成工艺为：采用化学气相沉积工艺在所述半导体衬底300、第二侧墙307和栅电极层304表面形成介质薄膜；采用化学机械抛光工艺去除高于所述栅电极层304的介质薄膜，形成介质层309。
采用干法刻蚀或湿法刻蚀去除所述栅电极层，采用湿法刻蚀时，刻蚀液为硝酸和氢氟酸的混合溶液，采用干法刻蚀时，刻蚀气体为氯气和溴化氢中的一种或两种混合。
请参考图13，在所述开310（如图12所示）口内填充满金属材料，形成金属栅电极层311，所述金属栅电极层311的顶部与所述介质层309顶部齐平。
所述金属栅电极层311的材料为金属，包括铝、铜、银、金、铂、镍、钛、钴、铊、钽和钨中的一种或多种组合；所述金属栅电极层311的形成工艺为：采用化学气相沉积或物理气相沉积工艺在所述介质层表面和开口310内形成金属层，所述金属层填充满所述开口310；采用化学机械抛光工艺去除高于所述介质层309表面的金属层，形成金属栅电极层311。
需要说明的是，在形成金属栅电极层311之后，在所述源区或漏区308和金属栅电极层311表面形成电极层（未示出），所述电极层用于作为器件的源区或漏区308以及金属栅电极层311的电极；所述电极层的材料为金属硅化物；所述电极层的形成过程与第一实施例所述相同，在此不做赘述。
本实施例的晶体管的形成方法采用“后栅”工艺，在刻蚀形成栅电极层、保护层、高K介质层和绝缘层，并进行清洗之后，采用氢气进行热退火，能够使所述栅电极层、保护层、高K介质层和绝缘层去氧化，使所形成的晶体管性能优良。
综上所述，在刻蚀形成栅电极层和高K介质层，并对所述栅电极层和高K介质层进行清洗之后，采用氢气进行热退火，所述氢气在热环境中能够与氧原子反应而生成气态水，而气态水被退火腔室内的气流带走，从而消除了栅电极层和高K介质层两侧形成的氧化侧墙，并消除了栅电极层和高K介质层内的氧化；由于在刻蚀以及清洗过程中，容易在所述栅电极层和高K介质层的两侧形成的氧化侧墙，而采用氢气进行热退火能够使所述氧化侧墙中的氧原子，从而能够去除所述氧化层；此外，采用氢气进行热退火还能够使氢气与扩散入栅电极层和高K介质层内的氧原子反应，消除所述栅电极层和高K介质层内的氧化；避免了所述栅电极层和高K介质层因氧原子扩散入内而厚度增大、电学性能下降、以及厚度不均匀的问题，使所形成的晶体管性能稳定。
进一步的，在所述高K介质层和半导体衬底之间形成有绝缘层，在所述高K介质层和栅电极层之间形成有保护层；所述氢气热退火工艺能够避免所述绝缘层和保护的两侧厚度较厚，而中央的厚度较薄的问题；从而使载流子在栅电极层、保护层、高K介质层和绝缘层两侧的迁移速率与中间的迁移速率一致，使所形成的晶体管性能稳定。
进一步的，由于所述第一侧墙层的材料为氮化硅，形成工艺为化学沉积工艺，所述化学沉积工艺的参数与热退火工艺的参数相同，例如反应温度和气压；因此，所述化学沉积工艺能够与氢气热退火工艺同时进行，在形成所述第一侧墙层的同时，能够采用氢气进行热退火，从而能够简化工艺。
进一步的，在清洗之后，热退火之前，采用氢氟酸溶液浸渍所述栅电极层、保护层、高K介质层和绝缘层，能够更彻底的去除氧化侧墙，使所形成的晶体管性能更为稳定。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (16)

1.一种晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底表面形成高K介质薄膜、以及位于所述高K介质薄膜表面的栅电极薄膜；
刻蚀部分所述栅电极薄膜和高K介质薄膜，形成栅电极层和高K介质层；
对所述栅电极层和高K介质层进行清洗，以对所述刻蚀过程中产生的残留聚合物进行去除；
在清洗之后，进行热退火，所述热退火的气体为氢气，所述热退火的工艺参数为：氢气的流量为0.1标准升每分钟-20标准升每分钟，气压为100毫托-50托，温度为400摄氏度-630摄氏度；
在清洗之后，在所述栅电极层和高K介质层两侧的半导体衬底表面形成第一侧墙；
在热退火后并形成第一侧墙之后，在所述栅电极层和第一侧墙两侧形成源区或漏区。
2.如权利要求1所述晶体管的形成方法，其特征在于，包括：在清洗之后，热退火之前，采用氢氟酸溶液浸渍所述栅电极层和高K介质层。
3.如权利要求2所述晶体管的形成方法，其特征在于，包括：所述氢氟酸溶液中，水与49wt％的氢氟酸的体积比为100:1-2000：1。
4.如权利要求1所述晶体管的形成方法，其特征在于，所述第一侧墙的材料为氮化硅，形成方法为化学沉积工艺。
5.如权利要求4所述晶体管的形成方法，其特征在于，所述化学沉积工艺为：反应气体为硅源气体和氨气，温度为300摄氏度-630摄氏度，气压为20毫托-10托。
6.如权利要求5所述晶体管的形成方法，其特征在于，在采用氢气热退火的同时，形成所述第一侧墙，所采用的气体包括硅源气体、氨气和氢气。
7.如权利要求4所述晶体管的形成方法，其特征在于，在采用氢气热退火之后，形成第一侧墙。
8.如权利要求1所述晶体管的形成方法，其特征在于，对所述栅电极层和高K介质层进行清洗的工艺为灰化工艺或湿法清洗。
9.如权利要求8所述晶体管的形成方法，其特征在于，对所述栅电极层和高K介质层进行湿法清洗时，清洗液为双氧水。
10.如权利要求8所述晶体管的形成方法，其特征在于，对所述栅电极层和高K介质层进行灰化工艺时，温度为80摄氏度-300摄氏度，气体为氧气和氮气的混合气体、或氮气和氢气的混合气体。
11.如权利要求1所述晶体管的形成方法，其特征在于，还包括：在所述高K介质层和半导体衬底之间形成绝缘层；在所述高K介质层和栅电极层之间形成保护层。
12.如权利要求11所述晶体管的形成方法，其特征在于，所述绝缘层的材料为氧化硅，所述保护层的材料为氮化钛和氮化钽中的一种或两种组合。
13.如权利要求1所述晶体管的形成方法，其特征在于，所述栅电极层的材料为金属或多晶硅。
14.如权利要求13所述晶体管的形成方法，其特征在于，所述栅电极层的材料为多晶硅时，在形成源区或漏区后，在所述半导体衬底表面形成介质层，所述介质层的顶部与栅电极层的表面齐平，所述介质层的材料为氧化硅；形成介质层后，去除所述栅电极层，形成开口；在所述开口内填充满金属材料，形成金属栅电极，所述金属栅电极的顶部与所述介质层顶部齐平。
15.如权利要求1所述晶体管的形成方法，其特征在于，所述高K介质薄膜的材料为氧化铪、氧化铪硅、氮氧化铪、氮氧化铪硅、氮氧化铪钽、氧化锆、氮氧化锆、氮氧化锆硅、氧化锆硅、氧化镧、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
16.如权利要求1所述晶体管的形成方法，其特征在于，所述源区或漏区的形成方法为：在热退火后并形成第一侧墙之后，在所述栅电极层和第一侧墙两侧形成轻掺杂区；在形成轻掺杂区之后，在所述栅电极层和第一侧墙两侧的半导体衬底表面形成第二侧墙；在形成第二侧墙之后，在所述栅电极层、第一侧墙和第二侧墙两侧形成源区或漏区。
CN201210312947.7A 2012-08-29 2012-08-29 晶体管的形成方法 Active CN103632976B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210312947.7A CN103632976B (zh) 2012-08-29 2012-08-29 晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210312947.7A CN103632976B (zh) 2012-08-29 2012-08-29 晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN103632976A CN103632976A (zh) 2014-03-12
CN103632976B true CN103632976B (zh) 2016-06-29

Family

ID=50213874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210312947.7A Active CN103632976B (zh) 2012-08-29 2012-08-29 晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN103632976B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090396B2 (en) 2015-07-20 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating metal gate devices and resulting structures
CN106711034B (zh) * 2015-08-31 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
JP6774800B2 (ja) * 2016-07-06 2020-10-28 株式会社Ｓｃｒｅｅｎホールディングス 半導体装置の製造方法
CN108695144B (zh) * 2017-04-11 2021-02-19 中芯国际集成电路制造(北京)有限公司 一种半导体器件的制造方法
CN108054121B (zh) * 2017-12-14 2021-04-06 武汉新芯集成电路制造有限公司 一种改善隧穿氧化层生长工艺中晶圆抖动的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364540A (zh) * 2007-08-07 2009-02-11 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN102347357A (zh) * 2010-07-30 2012-02-08 中国科学院微电子研究所 Mosfet结构及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544906B2 (en) * 2000-12-21 2003-04-08 Texas Instruments Incorporated Annealing of high-k dielectric materials
KR100520433B1 (ko) * 2003-06-30 2005-10-11 광주과학기술원 고압 수소 열처리를 이용한 고유전율 절연막 제조공정
US7303996B2 (en) * 2003-10-01 2007-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. High-K gate dielectric stack plasma treatment to adjust threshold voltage characteristics
US20090142899A1 (en) * 2007-12-04 2009-06-04 Jensen Jacob M Interfacial layer for hafnium-based high-k/metal gate transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364540A (zh) * 2007-08-07 2009-02-11 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN102347357A (zh) * 2010-07-30 2012-02-08 中国科学院微电子研究所 Mosfet结构及其制作方法

Also Published As

Publication number Publication date
CN103632976A (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
TWI450341B (zh) 具有自校準的外延源極和汲極之多閘極半導體裝置
CN103022102B (zh) 用于超薄界面介电层的多层清除金属栅极堆叠件
JP6076755B2 (ja) ゲート酸化物の漏れを抑えたリプレースメントゲートトランジスタ
CN104810368B (zh) Cmos晶体管及其形成方法
CN103632976B (zh) 晶体管的形成方法
CN107958872A (zh) 半导体器件及其形成方法
CN102129979B (zh) 半导体装置及其制造方法
CN106847893A (zh) 鳍式场效应晶体管的形成方法
CN104425267A (zh) 晶体管的形成方法
CN106373924A (zh) 半导体结构的形成方法
CN105226023A (zh) 半导体器件的形成方法
CN104752215A (zh) 晶体管的形成方法
CN103855014B (zh) P型mosfet及其制造方法
JP2004134687A (ja) 半導体装置及びその製造方法
CN104681490A (zh) Cmos晶体管的形成方法
WO2024045467A1 (zh) 半导体结构的制造方法及半导体结构
CN103426742B (zh) 半导体结构以及晶体管的形成方法
CN102655092B (zh) 晶体管的制备方法
US20210118877A1 (en) Integrated circuit devices and methods of manufacturing the same
CN105990234B (zh) 半导体器件的形成方法
CN104217957A (zh) 晶体管及其形成方法
US8501636B1 (en) Method for fabricating silicon dioxide layer
CN105719971A (zh) 半导体器件的形成方法
CN104900662A (zh) 半导体器件及其形成方法
CN105826263B (zh) 晶体管的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant