CN103426742B - 半导体结构以及晶体管的形成方法 - Google Patents

半导体结构以及晶体管的形成方法 Download PDF

Info

Publication number
CN103426742B
CN103426742B CN201210164991.8A CN201210164991A CN103426742B CN 103426742 B CN103426742 B CN 103426742B CN 201210164991 A CN201210164991 A CN 201210164991A CN 103426742 B CN103426742 B CN 103426742B
Authority
CN
China
Prior art keywords
dielectric layer
layer
forming method
thermal annealing
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210164991.8A
Other languages
English (en)
Other versions
CN103426742A (zh
Inventor
李凤莲
倪景华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210164991.8A priority Critical patent/CN103426742B/zh
Priority to US13/662,535 priority patent/US9190282B2/en
Publication of CN103426742A publication Critical patent/CN103426742A/zh
Application granted granted Critical
Publication of CN103426742B publication Critical patent/CN103426742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体结构以及一种晶体管的形成方法，其中所述半导体结构的形成方法包括：提供半导体衬底，采用化学氧化工艺在所述半导体衬底表面形成第一介质层；在所述第一介质层表面形成高K介质层；在形成高K介质层后，进行第一次热退火，去除所述第一介质层，所述第一次热退火的气体为氮气；在第一次热退火后，进行第二次热退火，在所述高K介质层和半导体衬底之间形成第二介质层，所述第二次热退火的气体为氧化氮。所形成的高K介质层和第二介质层致密、缺陷少，从而使所形成的晶体管的性能提高。

Description

半导体结构以及晶体管的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法、一种晶体管的形成方法。
背景技术
随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS（MetalOxideSemiconductor，金属-氧化物-半导体）器件的尺寸不断地缩小，以此满足集成电路发展的小型化和集成化的要求。在MOS晶体管器件的尺寸持续缩小的过程中，现有工艺以氧化硅或氮氧化硅作为栅介质层的工艺受到了挑战。以氧化硅或氮氧化硅作为栅介质层所形成的晶体管出现了一些问题，包括漏电流增加以及杂质的扩散，从而影响晶体管的阈值电压，进而影响半导体器件的性能。
为解决以上问题，高K/金属栅极结构的晶体管被提出。采用高K（介电常数）材料代替常用的氧化硅或氮氧化硅栅介质材料，能够在半导体器件尺寸缩小的同时，减小漏电流的产生，并提高半导体器件的性能。
现有技术具有高K介质层的晶体管的形成方法为：
提供半导体衬底；在所述半导体衬底表面形成介质层，所述介质层的材料为氧化硅、氮化硅或氮氧化硅；在所述介质层表面形成高K介质层；在所述高K介质层表面形成保护层；在所述保护层表面形成栅电极层；以所述栅电极层为掩膜，刻蚀所述保护层、高K介质层和介质层直至暴露出半导体衬底表面；在所述栅电极层的两侧的半导体衬底表面形成侧墙；在紧邻所述侧墙和栅电极层两侧的半导体衬底内形成源/漏区。
然而以现有技术所形成的具有高K介质层的半导体结构中，高K介质层以及介质层内的缺陷较多、质量不好，导致所形成的晶体管性能不良。
更多具有高K介质层的晶体管的形成方法请参考专利号为US8021824B2的美国专利文件。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法和一种晶体管的形成方法，提高所形成的高K介质层和介质层的质量，从而提高以所述半导体结构所形成的晶体管的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
提供半导体衬底，采用化学氧化工艺在所述半导体衬底表面形成第一介质层；
在所述第一介质层表面形成高K介质层；
在形成高K介质层后，进行第一次热退火，去除所述第一介质层，所述第一次热退火的气体为氮气；
在第一次热退火后，进行第二次热退火，在所述高K介质层和半导体衬底之间形成第二介质层，所述第二次热退火的气体为氧化氮。
可选的，所述化学氧化工艺的反应物为臭氧和水，且所述臭氧在水中的质量体积比浓度为1~100ppm。
可选地，所述第一介质层的材料为氧化硅。
可选地，所述第一次热退火的温度至少为1000℃，时间为1秒~180秒，气压为0.01~0.1托。
可选地，所述第二介质层的厚度为5~15纳米。
可选地，所述第二介质层的材料为氮氧化硅。
可选地，所述第二次热退火的时间为1秒~180秒，温度为300~1200℃。
可选地，所述氧化氮气体为NO、N2O、N2O3、N2O5或NO2。
可选地，所述高K介质层的材料为氧化铪硅、氮氧化铪硅、氮氧化铪钽、氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
可选地，所述高K介质层的厚度为
可选地，所述高K栅介质层的形成工艺为化学气相沉积工艺或单原子层沉积工艺。
可选地，所述半导体衬底的材料为硅、硅锗、碳化硅或绝缘体上硅。
本发明提供一种晶体管的形成方法，包括：如上任一项所述半导体结构的形成方法所形成的半导体结构；
在所述高K介质层表面形成栅电极层；
以所述栅电极层为掩膜刻蚀高K介质层和第二介质层并暴露出半导体衬底；
在刻蚀所述高K介质层和第二介质层后，在所述栅电极层两侧的半导体衬底表面形成侧墙；
以所述栅电极层和侧墙为掩膜，在所述侧墙和栅电极层两侧的半导体衬底内进行离子注入形成源/漏区。
可选地，所述栅电极层的材料为金属。
可选地，在所述高K介质层和栅电极层之间形成保护层。
可选地，所述保护层的形成工艺为化学气相沉积法或单层原子沉积法。
可选地，所述保护层的材料为氮化钛、氮化铊、氮化钨或氧化铝。
与现有技术相比，本发明具有以下优点：
本发明实施例所述半导体结构的形成方法中，在所述第一介质层表面形成高K介质层，由于所述第一介质层采用化学氧化工艺形成，因此表面具有较多的氢氧基，有利于高K介质层的结晶与生长，从而在所述第一介质层表面形成的高K介质层较为致密，使所形成的半导体器件的性能较好；其次，在通过第一次热退火去除第一介质层后，通过第二次热退火形成第二介质层时，退火气体扩散入高K介质层并且在所述高K介质层与半导体衬底相接触的界面与半导体衬底进行氧化反应形成第二介质层，因此在高温环境中所形成的第二介质层的缺陷较少，所述第二介质层致密；此外，用于去除第一介质层的第一次热退火能够使所述第一介质层分解，而不会损伤高K介质层，所形成半导体结构的性能优良。
本发明实施例所述晶体管的形成方法中，由于所形成的高K介质层和第二介质层较为致密，所述高K介质层和第二介质层中的缺陷较少，因此所形成的晶体管漏电流减少，性能提高；所述高K介质层较为致密是由于所述高K介质层形成于采用化学氧化工艺形成的第一介质层表面，而所述第一介质层表面具有较多的氢氧基，能够使所形成的高K介质层质量好；所述第二介质层较为致密是由于所述第二介质层是通过第二次热退火在所述高K介质层和半导体衬底之间形成的，因此在高温环境中所形成的第二介质层的缺陷较少，所形成的第二介质层质量好；此外，所述第一介质层形成高K介质层之后，采用第一次热退火去除，则所述高K介质层不受损伤，使半导体衬底表面的缺陷较少，所形成的晶体管性能良好。
附图说明
图1是本发明第一实施例所述半导体结构的形成方法的流程示意图；
图2至图5是本发明第一实施例所述半导体结构的形成方法的剖面结构示意图；
图6是本发明第二实施例所述晶体管的形成方法的流程示意图；
图7至图9是本发明第二实施例所述晶体管的形成方法的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术所形成的具有高K介质层的晶体管，高K介质层以及介质层的质量不好，导致以所述半导体结构所形成的晶体管性能不良。
本发明的发明人经过研究发现，现有技术所形成的高K介质层和介质层性能不良是由于：所述高K介质层和介质层内缺陷较多，不够致密，从而以所述高K介质层和介质层形成晶体管容易产生漏电流，且使偏置温度不稳定，所形成的晶体管性能不良。
发明人经过进一步研究发现，当所述介质层的形成工艺为化学氧化工艺时，所述介质层表面具有较多的氢氧基，因此在所述介质层表面形成的高K介质层易于结晶并生长，较为致密；然而，采用化学氧化工艺形成的介质层本身不够致密，缺陷较多，质量不好；当所述介质层的形成工艺为热氧化工艺时，所述介质层内的缺陷较少，较为致密；然而在所述热氧化形成的介质层表面所形成的高K介质层内缺陷较多，所形成的高K介质层质量较差。
为了使所形成的高K介质层和介质层均较为致密，本发明的发明人提供一种半导体结构的形成方法，请参考图1，为本发明第一实施例所述半导体结构的形成方法的流程示意图，包括：
步骤S101，提供半导体衬底，采用化学氧化工艺在所述半导体衬底表面形成第一介质层；
步骤S102，在所述第一介质层表面形成高K介质层；
步骤S103，在形成高K介质层后，进行第一次热退火，去除所述第一介质层，所述第一次热退火的气体为氮气；
步骤S104，在第一次热退火后，进行第二次热退火，在所述高K介质层和半导体衬底之间形成第二介质层，所述第二次热退火的气体为氧化氮。
本实施例所述半导体结构的形成方法中，所述在所述第一介质层表面形成高K介质层，而由于所述第一介质层的形成工艺为化学氧化工艺，导致所述第一介质层表面具有较多的氢氧基，所述氢氧基使所述高K介质层较易结晶并生长，且生长的晶格质量较好，所形成的高K介质层致密；所述第二介质层通过第二次热退火形成，而在高温环境下形成的第二介质层内的缺陷较少，因此所形成的第二介质层较致密；此外，采用第一次热退火去除第一介质层，则所述高K介质层不受损伤；所形成的半导体结构的质量较好。
以下将结合具体实施例进行详细说明，图2至图5为本发明具体实施例的半导体结构的形成方法的剖面结构示意图。
请参考图2，提供半导体衬底100，采用化学氧化工艺在所述半导体衬底表100面形成第一介质层101。
所述半导体衬底100的材料为硅、硅锗、碳化硅或绝缘体上硅，所述半导体衬底100用于为后续工艺提供工作平台。
所述第一介质层101的材料为氧化硅，所述第一介质层101的形成工艺为化学氧化工艺；所述化学氧化工艺为：在室温环境下，将所述半导体衬底100置于臭氧（O3）的水溶液中，且在所述臭氧的水溶液中，臭氧的质量体积比浓度为1~100ppm，从而使所述半导体衬底100表面的硅发生氧化形成氧化硅；在所述化学氧化过程中，由于臭氧、水和硅之间发生化学反应，在生成氧化硅的同时，所形成的第一介质层101表面具有较多的氢氧基；所述第一介质层101表面的氢氧基有利于后续工艺所形成的高K介质层的结晶与生长，使所形成的高K介质层的晶格排布更整齐，所述高K介质层内的缺陷减少，使所述高K介质层更致密；然而，采用化学氧化工艺形成的第一介质层101本身质量不佳，所形成的第一介质层101内的缺陷较多，使后续工艺形成的半导体器件的性能不佳；因此需要后续工艺需要形成更为致密的第二介质层以替代所述第一介质层101。
请参考图3，在所述第一介质层101表面形成高K介质层102。
所述高K介质层102具有良好的热稳定性以及机械强度，能够在减少载流子的扩散的同时减小所形成的晶体管的漏电流；所述高K介质层102的材料为氧化铪硅、氮氧化铪硅、氮氧化铪钽、氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝；所述高K介质层102的厚度为则能够使载流子难以穿过所述高K介质层102，防止载流子的扩散；所述高K栅介质层102的形成工艺为化学气相沉积工艺或单原子层沉积工艺。
由于所述第一介质层101由于采用化学氧化工艺形成，因此所述第一介质层101表面具有氢氧基；而所述高K介质层102形成于所述第一介质层101表面，从而所述氢氧基在高K介质层102的形成过程中，能够促进高K介质层102的结晶与生长，使高K介质层102内缺陷减少，晶格排布更为整齐，从而使所形成的高K介质层102更为致密，质量较好，而其能够进一步减少后续形成的半导体器件的载流子的扩散，减少了漏电流。
请参考图4，在形成高K介质层102后，进行第一次热退火，去除所述第一介质层101（如图3），所述第一次热退火的气体为氮气。
所述第一次热退火的气体为氮气，温度至少为1000℃，时间为1秒~180秒，气压为0.01~0.1托；所述第一次热退火用于去除第一介质层101；由于所述第一介质层101的形成工艺为化学氧化工艺，所形成的第一介质层101内的缺陷较多，容易造成载流子的扩散，使后续形成的半导体器件的性能不佳；因此需要去除所述第一介质层101，并在后续工艺中形成更为致密的第二介质层。
在所述第一次热退火工艺过程中，由于氮气分子的尺寸小于所述高K介质层102的晶格间隙，因此所述氮气分子能够在所述高K介质层中扩散，并穿过所述高K介质层102与所述第一介质层101表面接触；由于所述第一次热退火的温度较高，则所述第一介质层101的氧化硅材料容易受热分解，并与穿过高K介质层102的氮气分子反应，形成硅和氧化氮；其中所述硅成为半导体衬底100的一部分；由于所述氧化氮分子的尺寸小于高K介质层102的晶格间隙，而且所述退火温度较高，因此所述氧化氮容易受热驱动而扩散入所述高K介质层102；此外，由于所述退火气压较低，因此所述扩散如高K介质层102内的氧化氮容易穿过所述高K介质层102排出，从而所述第一介质层101被去除，而且所述高K介质层102直接与半导体衬底100的表面接触。
请参考图5，在第一次热退火后，进行第二次热退火，在所述高K介质层102和半导体衬底100之间形成第二介质层103，所述第二次热退火的气体为氧化氮。
所述第二介质层103的材料为氮氧化硅；所述第二介质层103的厚度为5~15纳米；所述第二介质层103的材料为氮氧化硅；所述第二介质层103的形成工艺为第二次热退火，且所述第二次热退火的气体为氧化氮，时间为1秒~180秒，温度为300~1200℃；其中，所述氧化氮气体为NO、N2O、N2O3、N2O5或NO2。
在所述第二次热退火工艺过程中，由于氧化氮气体的分子尺寸均小于所述高K介质层102的晶格间隙，因此所述氧化氮气体分子能够在所述高K介质层102中扩散，并容易穿过所述高K介质层102与半导体衬底100的表面接触；所述与半导体衬底100表面接触的氧化氮气体分子受热与半导体衬底100的表面的硅发生反应，形成氮氧化硅，从而形成第二介质层103；而且所述第二介质层103是在第二次热退火的高温环境下，由氧化氮气体与硅反应形成的，因此氮氧化硅分子在高温环境下会发生迁移而填补缺陷，从而使所形成的第二介质层103较为致密，质量较好；且后续形成的半导体器件内载流子难以扩散，漏电流减少，性能提高。
本实施例所述半导体结构的形成方法，通过在采用化学氧化工艺形成的第一介质层101表面形成高K介质层102，所述高K介质层102由于受第一介质层101表面的氢氧基的影响而缺陷减少，更为致密，质量提高；此外，在形成高K介质层102后，通过第一次热退火去除第一介质层101，并通过第二次热退火在所述高K介质层102和半导体衬底100之间形成第二介质层103，则通过高温氮化氧化所形成的第二介质层103较为致密，内部的缺陷减少，质量提高；因此，本实施例所形成的高K介质层102和第二介质层103的均较为致密，质量较好，则后续所形成的半导体器件内的载流子的扩散减少，漏电流减少，性能提高。
第二实施例
本发明的发明人在第一实施例所述半导体结构的形成方法的基础上，还提供了一种晶体管的形成方法，请参考图6，为本发明第二实施例的晶体管的形成方法的示意图，包括：
步骤S201，提供半导体衬底；在所述半导体衬底表面形成第二介质层；在所述第二介质层表面形成高K介质层；
步骤S202，在所述高K介质层表面形成栅电极层；
步骤S203，以所述栅电极层为掩膜刻蚀高K介质层和第二介质层并暴露出半导体衬底；在刻蚀所述高K介质层和第二介质层后，在所述栅电极层两侧的半导体衬底表面形成侧墙；
步骤S204，以所述栅电极层和侧墙为掩膜，在所述侧墙和栅电极层两侧的半导体衬底内进行离子注入形成源/漏区。
本发明实施例的晶体管的形成方法由于所形成的晶体管内的高K介质层和第二介质层较为致密，缺陷较少，因此载流子难以在所述高K介质层和第二介质层中扩散，因此漏电流得以抑制，使偏置温度稳定，所形成的晶体管性能良好。
以下将结合具体实施例进行详细说明，图7至图9为本发明具体实施例的晶体管的形成方法的剖面结构示意图。
请参考图7，提供半导体衬底200；在所述半导体衬底200表面形成第二介质层203；在所述第二介质层203表面形成高K介质层202。
所述高K介质层202和第二介质层203与第一实施例图2至图5所述一致，在此不作赘述。
请参考图8，在所述高K介质层202表面形成栅电极层204。
所述栅电极层204的材料为金属，所述金属为铝、铜、银、金、铂、镍、钛、钴、铊、钽或钨。
在本实施例中，所述栅电极层204的形成工艺为后栅工艺：在所述高K介质层202表面形成伪栅极层（未示出），所述伪栅极层的材料为多晶硅；刻蚀所述伪栅极层直至暴露出高K介质层202为止，在需要形成栅电极层204的位置形成开口（未示出）；在所述开口内填充满金属，形成栅电极层204。
在另一实施例中，所述栅电极层204的形成工艺为：在所述高K介质层202表面形成金属层（未示出）；刻蚀所述金属层直至暴露出高K介质层202表面，形成栅电极层204。
需要说明的是，在形成所述栅电极层204之前，在所述高K介质层202表面形成保护层（未示出）；所述保护层的材料为氮化钛、氮化铊、氮化钨或氧化铝，且所述保护层的材料与高K介质层202的材料不同；所述保护层用于保护高K介质层202的表面，使所述高K介质层202表面在形成栅电极层204的过程中不受损伤，同时使所形成的晶体管工作时载流子不易穿过高K介质层，抑制了漏电流的产生。
请参考图9，以所述栅电极层204为掩膜刻蚀高K介质层202（如图8）和第二介质层203（如图8）并暴露出半导体衬底200，形成高K介质层202a和第二介质层203a；在刻蚀所述高K介质层202和第二介质层203后，在所述栅电极层204两侧的半导体衬底200表面形成侧墙207；以所述栅电极层204和侧墙207为掩膜，在所述栅电极层204和侧墙207两侧的半导体衬底200内进行离子注入形成源/漏区208。
所述形成高K介质层202a和第二介质层203a的刻蚀工艺为干法刻蚀或湿法刻蚀，较佳的为各向异性的干法刻蚀工艺。
所述侧墙207的材料为氧化硅、氮化硅或氮氧化硅；所述侧墙的形成工艺为：在所述半导体衬底200、第二介质层203a、高K介质层202a和栅电极层204表面形成侧墙层（未示出）；回刻蚀所述侧墙层，在所述栅电极层204两侧的半导体衬底200表面形成侧墙207。
当需要形成p型晶体管时，则所述半导体衬底200经过n阱掺杂，并以栅电极层204和侧墙207为掩膜，在所述栅电极层204和侧墙207两侧进行p型离子注入，所述离子注入的离子包括：硼离子和铟离子；当需要形成n型晶体管时，则所述半导体衬底200经过p阱掺杂，并以栅电极层204和侧墙207为掩膜，在所述栅电极层204和侧墙207两侧进行n型离子注入，所述离子注入的离子包括磷离子和砷离子。
本实施例所述晶体管的形成方法，由于所形成的高K介质层202a和第二介质层203a较为致密，所述高K介质层205和第二介质层206中的缺陷较少，较为致密，则载流子难以扩散入所述高K介质层205和第二介质层206中，从而所形成的晶体管漏电流减少、偏置温度稳定，晶体管的性能提高。
综上所述，本发明实施例所述半导体结构的形成方法中，在所述第一介质层表面形成高K介质层，由于所述第一介质层采用化学氧化工艺形成，因此表面具有较多的氢氧基，有利于高K介质层的结晶与生长，从而在所述第一介质层表面形成的高K介质层较为致密，使所形成的半导体器件的性能较好；其次，在通过第一次热退火去除第一介质层后，通过第二次热退火形成第二介质层时，退火气体扩散入高K介质层并且在所述高K介质层与半导体衬底相接触的界面与半导体衬底进行氧化反应形成第二介质层，因此在高温环境中所形成的第二介质层的缺陷较少，所述第二介质层致密；此外，用于去除第一介质层的第一次热退火能够使所述第一介质层分解，而不会损伤高K介质层，所形成半导体结构的性能优良。
本发明实施例所述晶体管的形成方法中，由于所形成的高K介质层和第二介质层较为致密，所述高K介质层和第二介质层中的缺陷较少，因此所形成的晶体管漏电流减少，性能提高；所述高K介质层较为致密是由于所述高K介质层形成于采用化学氧化工艺形成的第一介质层表面，而所述第一介质层表面具有较多的氢氧基，能够使所形成的高K介质层质量好；所述第二介质层较为致密是由于所述第二介质层是通过第二次热退火在所述高K介质层和半导体衬底之间形成的，因此在高温环境中所形成的第二介质层的缺陷较少，所形成的第二介质层质量好；此外，所述第一介质层形成高K介质层之后，采用第一次热退火去除，则所述高K介质层不受损伤，使半导体衬底表面的缺陷较少，所形成的晶体管性能良好。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (17)

1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，采用化学氧化工艺在所述半导体衬底表面形成第一介质层；
在所述第一介质层表面形成高K介质层；
在形成高K介质层后，进行第一次热退火，去除所述第一介质层，所述第一次热退火的气体为氮气；
在第一次热退火后，进行第二次热退火，退火气体扩散入高K介质层，在所述高K介质层和半导体衬底相接触的界面与半导体衬底进行氧化反应形成第二介质层，所述第二次热退火的气体为氧化氮。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述化学氧化工艺的反应物为臭氧和水，且所述臭氧在水中的质量体积比浓度为1～100ppm。
3.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一介质层的材料为氧化硅。
4.如权利要求1所述半导体结构的形成方法，其特征在于，所述第一次热退火的温度至少为1000℃，时间为1秒～180秒，气压为0.01～0.1托。
5.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二介质层的厚度为5～15纳米。
6.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二介质层的材料为氮氧化硅。
7.如权利要求1所述半导体结构的形成方法，其特征在于，所述第二次热退火的时间为1秒～180秒，温度为300～1200℃。
8.如权利要求1所述半导体结构的形成方法，其特征在于，所述氧化氮气体为NO、N2O、N2O3、N2O5或NO2。
9.如权利要求1所述半导体结构的形成方法，其特征在于，所述高K介质层的材料为氧化铪硅、氮氧化铪硅、氮氧化铪钽、氧化铪、氧化锆、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
10.如权利要求1所述半导体结构的形成方法，其特征在于，所述高K介质层的厚度为
11.如权利要求1所述半导体结构的形成方法，其特征在于，所述高K介质层的形成工艺为化学气相沉积工艺或单原子层沉积工艺。
12.如权利要求1所述半导体结构的形成方法，其特征在于，所述半导体衬底的材料为硅、硅锗、碳化硅或绝缘体上硅。
13.一种晶体管的形成方法，其特征在于，包括：
提供半导体衬底，采用化学氧化工艺在所述半导体衬底表面形成第一介质层；
在所述第一介质层表面形成高K介质层；
在形成高K介质层后，进行第一次热退火，去除所述第一介质层，所述第一次热退火的气体为氮气；
在第一次热退火后，进行第二次热退火，在所述高K介质层和半导体衬底之间形成第二介质层，所述第二次热退火的气体为氧化氮；
在所述高K介质层表面形成栅电极层；
以所述栅电极层为掩膜刻蚀高K介质层和第二介质层并暴露出半导体衬底；
在刻蚀所述高K介质层和第二介质层后，在所述栅电极层两侧的半导体衬底表面形成侧墙；
以所述栅电极层和侧墙为掩膜，在所述侧墙和栅电极层两侧的半导体衬底内进行离子注入形成源/漏区。
14.如权利要求13所述晶体管的形成方法，其特征在于，所述栅电极层的材料为金属。
15.如权利要求13所述晶体管的形成方法，其特征在于，在所述高K介质层和栅电极层之间形成保护层。
16.如权利要求15所述晶体管的形成方法，其特征在于，所述保护层的形成工艺为化学气相沉积法或单层原子沉积法。
17.如权利要求15所述晶体管的形成方法，其特征在于，所述保护层的材料为氮化钛、氮化铊、氮化钨或氧化铝。
CN201210164991.8A 2012-05-24 2012-05-24 半导体结构以及晶体管的形成方法 Active CN103426742B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210164991.8A CN103426742B (zh) 2012-05-24 2012-05-24 半导体结构以及晶体管的形成方法
US13/662,535 US9190282B2 (en) 2012-05-24 2012-10-28 High-K dielectric layer based semiconductor structures and fabrication process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210164991.8A CN103426742B (zh) 2012-05-24 2012-05-24 半导体结构以及晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN103426742A CN103426742A (zh) 2013-12-04
CN103426742B true CN103426742B (zh) 2016-06-29

Family

ID=49620939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210164991.8A Active CN103426742B (zh) 2012-05-24 2012-05-24 半导体结构以及晶体管的形成方法

Country Status (2)

Country Link
US (1) US9190282B2 (zh)
CN (1) CN103426742B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103509A (zh) * 2013-04-10 2014-10-15 中芯国际集成电路制造(上海)有限公司 界面层的形成方法及金属栅极晶体管的形成方法
CN111640866A (zh) * 2020-07-16 2020-09-08 上海华力微电子有限公司 阻变存储器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703277B1 (en) * 2002-04-08 2004-03-09 Advanced Micro Devices, Inc. Reducing agent for high-K gate dielectric parasitic interfacial layer
CN101790778A (zh) * 2005-12-20 2010-07-28 英特尔公司 高k/金属栅极晶体管的接触部中的硅化物层

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787440B2 (en) * 2002-12-10 2004-09-07 Intel Corporation Method for making a semiconductor device having an ultra-thin high-k gate dielectric
US6974779B2 (en) * 2003-09-16 2005-12-13 Tokyo Electron Limited Interfacial oxidation process for high-k gate dielectric process integration
JP5314882B2 (ja) 2007-02-15 2013-10-16 東京応化工業株式会社 高分子化合物、レジスト組成物及びレジストパターン形成方法
EP2277193A1 (en) * 2008-05-02 2011-01-26 Nxp B.V. Gate structure for field effect transistor
US8440520B2 (en) * 2011-08-23 2013-05-14 Tokyo Electron Limited Diffused cap layers for modifying high-k gate dielectrics and interface layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703277B1 (en) * 2002-04-08 2004-03-09 Advanced Micro Devices, Inc. Reducing agent for high-K gate dielectric parasitic interfacial layer
CN101790778A (zh) * 2005-12-20 2010-07-28 英特尔公司 高k/金属栅极晶体管的接触部中的硅化物层

Also Published As

Publication number Publication date
US9190282B2 (en) 2015-11-17
US20130313658A1 (en) 2013-11-28
CN103426742A (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
JP6076755B2 (ja) ゲート酸化物の漏れを抑えたリプレースメントゲートトランジスタ
US20180145174A1 (en) Techniques for integration of ge-rich p-mos source/drain
CN103531539B (zh) Cmos管的形成方法
CN106373924A (zh) 半导体结构的形成方法
WO2012071843A1 (zh) 一种半导体结构及其制造方法
CN106558614A (zh) 半导体结构及其形成方法
CN103632976B (zh) 晶体管的形成方法
CN106486350A (zh) 半导体结构的形成方法
CN104752215A (zh) 晶体管的形成方法
CN103426742B (zh) 半导体结构以及晶体管的形成方法
CN103035523A (zh) 一种晶体管形成方法
CN103377928B (zh) 半导体结构的形成方法、晶体管的形成方法
CN103855004A (zh) 晶体管的形成方法
CN104465376B (zh) 晶体管及其形成方法
JP3874716B2 (ja) 半導体装置の製造方法
CN105990234B (zh) 半导体器件的形成方法
CN105097537B (zh) 鳍式场效应管的形成方法
JP2006128628A (ja) 半導体装置
WO2012119336A1 (zh) 一种半导体结构及其制造方法
CN106653603B (zh) 改善半导体结构漏电流的方法
CN109786249A (zh) 半导体器件及其形成方法
CN108933107A (zh) 半导体结构及其形成方法
CN103633032B (zh) 半导体器件的形成方法、晶体管的形成方法
CN103426754B (zh) 晶体管的形成方法
CN103311110B (zh) 半导体结构的形成方法，晶体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant