CN108695144B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN108695144B
CN108695144B CN201710234762.1A CN201710234762A CN108695144B CN 108695144 B CN108695144 B CN 108695144B CN 201710234762 A CN201710234762 A CN 201710234762A CN 108695144 B CN108695144 B CN 108695144B
Authority
CN
China
Prior art keywords
semiconductor substrate
annealing
nitride
gate stack
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710234762.1A
Other languages
English (en)
Other versions
CN108695144A (zh
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710234762.1A priority Critical patent/CN108695144B/zh
Publication of CN108695144A publication Critical patent/CN108695144A/zh
Application granted granted Critical
Publication of CN108695144B publication Critical patent/CN108695144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底，所述半导体衬底上形成有栅极堆叠结构；对所述半导体衬底中临近所述栅极堆叠结构的区域进行离子注入并实施第一退火工艺，以形成轻掺杂漏离子注入区；在所述栅极堆叠结构和所述半导体衬底表面沉积氮化物；在氧化环境中实施第二退火工艺，并实施快速热氧化工艺，以将所述氮化物转化为氧化物；形成位于所述栅极堆叠结构两侧的半导体衬底内的源极和漏极。采用本发明的方法，在沉积氮化物后，增加在氧化环境中的退火和快速热氧化工艺，使氧化环境中的氧原子代替氮化物中的氢键，从而抑制离子注入区的杂质离子扩散，改善掺杂剂量损失，提高载流子迁移率，提高半导体器件良率和性能。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
随着半导体器件集成度的持续增加以及与这些器件相关的临界尺寸的持续减小，特别是进行到28nm及其以下技术节点，各种方法已经被采用以降低半导体器件的电阻从而保持或者降低信号延迟。例如，通过在半导体衬底中注入杂质离子形成离子注入区或者采用低电阻材料制造半导体器件，可以起到降低电阻的作用。
然而在现有技术中，会出现注入的杂质离子的掺杂剂量损失的问题，即检测到的掺杂剂量明显小于理论掺杂剂量，这会导致激活的杂质离子减少，进而使电阻升高，进一步带来驱动电流降低和阈值电压升高的问题，进而导致半导体器件性能的降低。
本发明的目的在于提供一种半导体器件的制造方法，以解决上述技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底，所述半导体衬底上形成有栅极堆叠结构；对所述半导体衬底中临近所述栅极堆叠结构的区域进行离子注入并实施第一退火工艺，以形成轻掺杂漏离子注入区；在所述栅极堆叠结构和所述半导体衬底表面沉积氮化物；在氧化环境中实施第二退火工艺，并实施快速热氧化工艺，以将所述氮化物转化为氧化物；形成位于所述栅极堆叠结构两侧的半导体衬底内的源极和漏极。
进一步，所述氧化环境包括臭氧环境。
进一步，所述第二退火工艺包括尖峰退火。
进一步，所述第二退火工艺的退火温度为750℃‐850℃，退火时间为11min‐30min。
进一步，在所述形成轻掺杂漏离子注入区的步骤之后，在所述沉积氮化物的步骤之前，所述方法还包括在惰性气体环境中实施第三退火工艺的步骤。
进一步，所述惰性气体包括氮气。
进一步，所述第三退火工艺的退火温度为750℃‐850℃，退火时间为10min‐20min。
进一步，所述第一退火工艺的退火温度为750℃‐850℃，退火时间为10min‐30min；或者，所述第一退火工艺的退火温度为950℃‐1100℃，退火时间为10s‐30s。
进一步，所述氮化物的沉积工艺包括快速热氮化工艺。
进一步，所述沉积的氮化物包括氮化硅。
进一步，在形成所述栅极堆叠结构的步骤之后，在形成轻掺杂漏离子注入区的步骤之前，所述方法还包括在所述栅极堆叠结构两侧以及未被所述栅极堆叠结构覆盖的半导体衬底上形成偏移侧壁的步骤。
进一步，所述偏移侧壁包括氧化物。
进一步，所述偏移侧壁的厚度为0.5nm‐5nm。
进一步，在形成轻掺杂漏离子注入区的步骤之后，在沉积氮化物的步骤之前，所述方法还包括在所述偏移侧壁两侧形成侧壁的步骤。
进一步，在所述实施快速热氧化工艺的步骤之后，在所述形成源极和漏极的步骤之前，所述方法还包括刻蚀位于所述栅极堆叠结构和半导体衬底表面以上的氧化物，以露出所述栅极堆叠结构和所述半导体衬底的步骤。
进一步，所述离子注入的注入离子包括硼。
进一步，所述源极和漏极的材料包括锗硅。
综上所述，根据本发明的方法，在沉积氮化物后，增加在氧化环境中实施的退火工艺和快速热氧化工艺，使氧化环境中的氧原子代替氮化物中的氢键，从而抑制轻掺杂漏离子注入区的杂质离子的扩散，改善掺杂剂量的损失，进而提高载流子迁移率，降低电阻，提高半导体器件良率和性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为本发明实施例的半导体器件的主要工艺流程示意图；
图2A‐2E为根据本发明的实施例的方法依次实施的步骤分别获得的半导体器件的示意性剖面图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
根据现有技术的方法，在半导体衬底中形成轻掺杂漏离子注入区后，在半导体衬底表面沉积氮化物，沉积的氮化物中含有很多氢键，而氢键的存在会使轻掺杂漏离子注入区的掺杂离子在后续的退火工艺中由半导体衬底中扩散到氮化物中，导致杂质离子的掺杂剂量损失，进而使轻掺杂漏离子注入区电阻升高，后续形成的源区和漏区的电阻也会升高，进一步带来驱动电流降低和阈值电压升高的问题，进而导致半导体器件性能的降低。
示例性实施例
鉴于上述问题的存在，本发明提出了一种半导体器件的制造方法，如图1所示，其包括以下主要步骤：
在步骤S101中，提供半导体衬底，所述半导体衬底上形成有栅极堆叠结构；
在步骤S102中，对所述半导体衬底中临近所述栅极堆叠结构的区域进行离子注入并实施第一退火工艺，以形成轻掺杂漏离子注入区；
在步骤S103中，在所述栅极堆叠结构和所述半导体衬底表面沉积氮化物；
在步骤S104中，在氧化环境中实施第二退火工艺，并实施快速热氧化工艺，以将所述氮化物转化为氧化物；
在步骤S105中，形成位于所述栅极堆叠结构两侧的半导体衬底内的源极和漏极。
根据本发明的方法，在沉积氮化物后，增加在氧化环境中实施的退火工艺和快速热氧化工艺，使氧化环境中的氧原子代替氮化物中的氢键，从而抑制轻掺杂漏离子注入区的杂质离子的扩散，改善掺杂剂量的损失，进而提高载流子迁移率，降低电阻，提高半导体器件良率和性能。
以P型金属‐氧化物半导体场效应晶体管(Metal‐Oxide‐Semiconductor Field‐Effect Transistor，MOSFET)为例，参照图2A‐图2E，其中示出了根据本发明实施例的方法依次实施的步骤分别获得的半导体器件的示意性剖面图。
首先，如图2A所示，提供半导体衬底201，所述半导体衬底201上形成有栅极堆叠结构202，在所述栅极堆叠结构202两侧以及未被所述栅极堆叠结构202覆盖的半导体衬底201上形成偏移侧壁203，然后采用轻掺杂工艺(Lightly Doped Drain，LDD)对所述半导体衬底201中临近所述栅极堆叠结构202的区域进行离子注入并退火，以在半导体衬底201的临近所述栅极堆叠结构202的区域中形成轻掺杂漏(LDD)离子注入区(图中未示出)。
所述半导体衬底201的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S‐SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等，还可以采用氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、砷化镓(GaAS)、氧化锌(ZnO)、碳化硅(SiC)等，在本实施例中，所述半导体衬底选用单晶硅材料构成。在所述半导体衬底中还可以形成有浅沟槽隔离、埋层、阱结构等，为了简化，图示中予以省略。
作为一个示例，所述栅极堆叠结构202包括栅氧化层202a、栅极202b、栅极低电阻层202c和侧墙202d，所述栅氧化层202a覆盖所述半导体衬底201的部分上表面，所述栅极202b覆盖所述栅氧化层202a的上表面，所述栅极低电阻层202c覆盖所述栅极202b的上表面，所述侧墙202d则覆盖栅氧化层202a、栅极202b及栅极低电阻层202c的侧壁。
示例性地，所述偏移侧壁203可以包括氧化物、氮化物或者两者的组合，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤，此外还可以防止在后续的轻掺杂工艺中由于PMOS短沟道长度的减小而增加源漏间电荷穿通的可能性。在本实施例中，偏移侧壁为氧化物，其厚度为0.5nm‐5nm。
具体地，所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，在本实施例中，形成的器件为PMOSFET器件，注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。如果形成的器件为NMOSFET器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合；
进一步，在完成所述离子注入后，为了消除高能量的入射离子与半导体晶格上的原子碰撞、晶格原子发生位移而造成大量的空位，将所述器件在一定的温度下进行退火，以恢复晶体的结构和消除缺陷。在退火温度为750℃‐850℃时，退火时间为10min‐30min；在退火温度为950℃‐1100℃时，退火时间为10s‐30s。
接下来，如图2B所示，在所述偏移侧壁203两侧形成侧壁204。
进一步，形成所述侧壁204的工艺步骤包括：在半导体衬底201上形成完全覆盖所述栅极堆叠结构202和偏移侧壁203的侧壁材料层，其构成材料优选氮化硅，然后采用侧壁蚀刻工艺蚀刻侧壁材料层，以形成侧壁204。具体工艺参照现有技术，在此不再赘述。
接着，如图2C所示，在所述半导体衬底201上形成覆盖所述偏移侧壁203、所述侧壁204和所述栅极堆叠结构202表面的PMOS的硅凹陷(PMOS Si Recess，PSR)结构205。
首先将所述半导体器件在惰性气体环境如N2中进行退火，示例性地，通入氮气的流量为0.3slm至9slm，其中slm的含义为升每分钟，压力为0.3Torr-135Torr，其中Torr的含义为毫米汞柱，退火的温度为750℃-850℃，优选800℃，退火的时间为10min-20min；然后在所述偏移侧壁203、所述侧壁204和所述栅极堆叠结构202表面采用快速热氮化工艺沉积氮化硅(SiN)；最后将所述半导体器件在氧化环境中进行退火，并实施快速热氧化工艺(RapidThermal Oxidation，RTO)将所述PSR结构的氮化硅(SiN)转化为氧化硅(SiO2)，形成如图2C所示的PSR结构205，同时LDD区的掺杂杂质被激活。需要说明的是，在氧化环境中的退火工艺与快速热氧化工艺的顺序也可以对调，即先实施快速热氧化工艺，再实施退火工艺，优选地，先实施退火工艺，再实施快速热氧化工艺。进一步，氧化环境包括臭氧(O3)环境或氧气(O2)环境，优选臭氧环境，流量为1slm‐36slm，压力为0.7Torr‐550Torr，其退火工艺为尖峰退火，退火温度为750℃‐900℃，优选800℃，退火时间为11min-30min。
其中，在N2中进行退火的目的是使氮原子填充所述半导体衬底201表面的缺陷位(如空位)，这些缺陷位主要是由氢键引起的，使最后形成的SiN层更加致密，进而使最后形成的SiO2层更加致密，进而抑制所掺杂的杂质的扩散，从而防止掺杂剂量的损失，进而提高载流子迁移率。可选地，在N2中处理后，还可以在含碳(C)环境中处理，以进一步抑制所掺杂的杂质的扩散。此外，在用碳处理后，还可以包括退火工艺，退火工艺包括快速热退火(Rapid Thermal Annealing，RTA)或尖峰退火(Spike Annealing)。
需要说明的是，采用热氮化工艺形成的氮化硅中含有很多氢键，而氢键的存在会使LDD区的掺杂离子在后续的退火工艺中由半导体衬底中扩散到氮化硅中，导致杂质离子的掺杂剂量损失，进而使LDD区的载流子浓度降低，电阻升高，后续形成的源区和漏区的电阻也会升高，进一步带来驱动电流降低和阈值电压升高的问题，进而导致半导体器件性能的降低。
进一步，在氧化环境中实施退火和快速热氧化工艺的目的，一方面是使氧化环境中的氧原子代替之前所形成的氮化硅中的氢键，从而抑制LDD区的杂质离子的扩散，改善掺杂剂量的损失，进而提高载流子迁移率，同时将更加致密的氮化硅完全氧化为氧化硅；另一方面是进一步激活LDD区的杂质离子。发明人经过实验发现，在现有技术中，在沉积SiN的PSR后，掺杂杂质(B)在硅(Si)的掺杂剂量会出现显著下降；而在沉积SiN后，在氧化环境中实施退火则会明显改善这种问题，掺杂剂量不会明显下降，改善现有技术中存在的由掺杂剂量损失引起的半导体器件性能降低的问题，另外，更多的杂质会被激活，这会提高半导体器件的载流子迁移率，降低后续形成的源区和漏区的电阻，改善短沟道效应和漏电流，提高半导体器件的良率和性能。
然后，如图2D所示，刻蚀位于所述栅极堆叠结构202、偏移侧壁203和侧壁204表面以上的PSR结构205，并在所述半导体衬底201两侧要形成P型源漏区的区域刻蚀所述偏移侧壁203和所述PSR结构205，以露出所述栅极堆叠结构202、偏移侧壁203、侧壁204和半导体衬底201表面。
进一步，采用各向同性的干法蚀刻工艺进行刻蚀，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割进行具体工艺参照现有技术，在此不再赘述。
最后，如图2E所示，在所述栅极堆叠结构202两侧的半导体衬底201内形成源极(Source)206和漏极(Drain)207。
进一步，所述源极206和漏极207作为重掺杂源漏区。可选地，形成所述源极206和漏极207的方法为外延生长法。具体地，先形成沟槽，然后在沟槽内外延生长锗硅(SiGe)层作为源极和漏极。此外，还可以在锗硅内掺杂适量的硼元素(如B或BF2)，以提高半导体器件性能。进一步，所述外延生长法还可以包括退火工艺。进一步，所述锗硅层为嵌入式锗硅层。利用该SiGe层对PMOS的沟道施加应力，以提高载流子的迁移率。对于NMOS而言，作为源极和漏极的材料为碳硅层(SiC)。
进一步，所述源极206和漏极207在所述半导体衬底201内部为横向成V型的结构，其中，V型结构的最深处位于所述栅极叠层结构202的下方，如图2E所示。进一步，如图所示，所述源极206和漏极207的表面高于半导体衬底201表面。
由于源极206和漏极207覆盖了可以产生更多有效抑制浅侧向结的沟道边缘区域，这可以产生更强大的驱动电流，另外由于在氧化环境中实施的退火和快速热氧化工艺抑制LDD区的杂质离子的扩散，源极和漏极的电阻也会降低，从而改善短沟道效应，提高半导体器件良率和性能。
综上所述，根据本发明的方法，在沉积氮化物后，增加在氧化环境中实施的退火工艺和快速热氧化工艺，使氧化环境中的氧原子代替氮化物中的氢键，从而抑制轻掺杂漏离子注入区的杂质离子的扩散，改善掺杂剂量的损失，进而提高载流子迁移率，降低电阻，提高半导体器件良率和性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (17)

1.一种半导体器件的制造方法，其特征在于，包括以下步骤：
提供半导体衬底，所述半导体衬底上形成有栅极堆叠结构；
对所述半导体衬底中临近所述栅极堆叠结构的区域进行离子注入并实施第一退火工艺，以形成轻掺杂漏离子注入区；
在所述栅极堆叠结构和所述半导体衬底表面沉积氮化物；
在氧化环境中实施第二退火工艺，并实施快速热氧化工艺，以将所述氮化物转化为氧化物，以抑制所述轻掺杂漏离子注入区的杂质离子的扩散；
形成位于所述栅极堆叠结构两侧的半导体衬底内的源极和漏极。
2.根据权利要求1所述的方法，其特征在于，所述氧化环境包括臭氧环境。
3.根据权利要求1所述的方法，其特征在于，所述第二退火工艺包括尖峰退火。
4.根据权利要求3所述的方法，其特征在于，所述第二退火工艺的退火温度为750℃-850℃，退火时间为11min-30min。
5.根据权利要求1所述的方法，其特征在于，在所述形成轻掺杂漏离子注入区的步骤之后，在所述沉积氮化物的步骤之前，所述方法还包括在惰性气体环境中实施第三退火工艺的步骤。
6.根据权利要求5所述的方法，其特征在于，所述惰性气体包括氮气。
7.根据权利要求5所述的方法，其特征在于，所述第三退火工艺的退火温度为750℃-850℃，退火时间为10min-20min。
8.根据权利要求1所述的方法，其特征在于，所述第一退火工艺的退火温度为750℃-850℃，退火时间为10min-30min；或者，所述第一退火工艺的退火温度为950℃-1100℃，退火时间为10s-30s。
9.根据权利要求1所述的方法，其特征在于，所述氮化物的沉积工艺包括快速热氮化工艺。
10.根据权利要求1所述的方法，其特征在于，所述沉积的氮化物包括氮化硅。
11.根据权利要求1所述的方法，其特征在于，在形成所述栅极堆叠结构的步骤之后，在形成轻掺杂漏离子注入区的步骤之前，所述方法还包括在所述栅极堆叠结构两侧以及未被所述栅极堆叠结构覆盖的半导体衬底上形成偏移侧壁的步骤。
12.根据权利要求11所述的方法，其特征在于，所述偏移侧壁包括氧化物。
13.根据权利要求12所述的方法，其特征在于，所述偏移侧壁的厚度为0.5nm-5nm。
14.根据权利要求11所述的方法，其特征在于，在形成轻掺杂漏离子注入区的步骤之后，在沉积氮化物的步骤之前，所述方法还包括在所述偏移侧壁两侧形成侧壁的步骤。
15.根据权利要求1所述的方法，其特征在于，在所述实施快速热氧化工艺的步骤之后，在所述形成源极和漏极的步骤之前，所述方法还包括刻蚀位于所述栅极堆叠结构和半导体衬底表面以上的氧化物，以露出所述栅极堆叠结构和所述半导体衬底的步骤。
16.根据权利要求1所述的方法，其特征在于，所述离子注入的注入离子包括硼。
17.根据权利要求1所述的方法，其特征在于，所述源极和漏极的材料包括锗硅。
CN201710234762.1A 2017-04-11 2017-04-11 一种半导体器件的制造方法 Active CN108695144B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710234762.1A CN108695144B (zh) 2017-04-11 2017-04-11 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710234762.1A CN108695144B (zh) 2017-04-11 2017-04-11 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN108695144A CN108695144A (zh) 2018-10-23
CN108695144B true CN108695144B (zh) 2021-02-19

Family

ID=63843506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710234762.1A Active CN108695144B (zh) 2017-04-11 2017-04-11 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN108695144B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397370B1 (ko) * 2001-10-29 2003-09-13 한국전자통신연구원 얕은 접합을 갖는 집적회로의 제조 방법
US7354854B2 (en) * 2005-05-24 2008-04-08 Texas Instruments Incorporated Nickel silicide method and structure
US8450221B2 (en) * 2010-08-04 2013-05-28 Texas Instruments Incorporated Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls
CN103632976B (zh) * 2012-08-29 2016-06-29 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Also Published As

Publication number Publication date
CN108695144A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
US7195987B2 (en) Methods of forming CMOS integrated circuit devices and substrates having buried silicon germanium layers therein
US8114727B2 (en) Disposable spacer integration with stress memorization technique and silicon-germanium
US7582934B2 (en) Isolation spacer for thin SOI devices
US9018712B2 (en) Transistors and fabrication methods thereof using a stacked protection layer
US8048765B2 (en) Method for fabricating a MOS transistor with source/well heterojunction and related structure
US9147749B2 (en) Transistors and fabrication method thereof
GB2365214A (en) CMOS integrated circuit devices and substrates having buried silicon germanium layers
CN111326587B (zh) 半导体器件及其制造方法
US9634103B2 (en) CMOS in situ doped flow with independently tunable spacer thickness
US10347747B2 (en) Semiconductor structure and fabrication method thereof
EP3190606A1 (en) Pmos transistor and fabrication method thereof
US8476124B2 (en) Method of manufacturing semiconductor device
US9112020B2 (en) Transistor device
US7892909B2 (en) Polysilicon gate formation by in-situ doping
CN103943504A (zh) 一种半导体器件及其制备方法
CN108695144B (zh) 一种半导体器件的制造方法
CN109427584B (zh) 一种半导体器件的制造方法及半导体器件
CN109427887B (zh) 一种半导体器件的制造方法及半导体器件
US20080194072A1 (en) Polysilicon gate formation by in-situ doping
CN108695160B (zh) 一种半导体器件的制造方法及半导体器件
CN109411414B (zh) 半导体结构及其形成方法
US10580898B2 (en) Semiconductor device and method for manufacturing same
KR100760912B1 (ko) 반도체 소자 및 그 제조 방법
US9536974B2 (en) FET device with tuned gate work function
JP2004095766A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant