JP2011204848A - シリコンゲルマニウムトランジスタの製造方法 - Google Patents
シリコンゲルマニウムトランジスタの製造方法 Download PDFInfo
- Publication number
- JP2011204848A JP2011204848A JP2010069897A JP2010069897A JP2011204848A JP 2011204848 A JP2011204848 A JP 2011204848A JP 2010069897 A JP2010069897 A JP 2010069897A JP 2010069897 A JP2010069897 A JP 2010069897A JP 2011204848 A JP2011204848 A JP 2011204848A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon
- emitter
- forming
- silicon germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
【解決手段】SiGe膜6上のシリコン酸化膜8上にN型の犠牲エミッタポリシリコン23を形成し、その周囲にシリコン窒化膜からなるサイドウォール7を形成する。次に、ノンドープのポリシリコン膜24を形成し、サイドウォール7及び犠牲エミッタポリシリコン23をマスクにSiGe膜6にP型不純物をイオン注入して、外部ベース領域を形成する。次に、犠牲エミッタポリシリコン23をエッチングして除去し、その下のシリコン酸化膜8も除去する。その後、犠牲エミッタポリシリコン23等が除去されたエミッタ部分にエミッタポリシリコンを形成する。犠牲エミッタポリシリコン23をエッチングして除去する工程では、エッチャントとしてTMAH水溶液を使用する。
【選択図】図1
Description
シリコン基板上に集積化可能なバイポーラトランジスタは、ベース層をシリコンで作るタイプと、ベースに化合物半導体材料を用いたヘテロ接合バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor)がある。何れも量産化されている一方で、寄生容量や寄生抵抗などを低減する工夫を施すことで、トランジスタの高速性能を高める研究も続けられている。
シリコン基板304上にシャロートレンチアイソレーション(以下、「STI」ともいう。)層305が形成され、その上にシリコンゲルマニウム膜(以下、「SiGe膜」ともいう。)306及びシリコン酸化膜308が積層されている。サイドウォール307に挟まれたエミッタウィンドウ310の領域はシリコン酸化膜308が除去され、エミッタポリシリコン309に含まれるN型不純物がエミッタウィンドウ310を通してSiGe膜306に拡散し、エミッタ拡散層311を形成している。SiGe膜306において、エミッタウィンドウ310直下の領域は内部ベース領域301、サイドウォール307の直下の領域はリンクベース領域302、サイドウォール307の外側の領域は外部ベース領域303である。内部ベース領域301からベースコンタクト312に至るまでのSiGe膜306の抵抗がベース抵抗である。内部ベース領域301とリンクベース領域302に含まれるP型不純物は、SiGe膜306にin−situドープしたものしか存在しないため、抵抗は比較的高い。しかも、内部ベース領域301のP型不純物プロファイルはSiGe−HBTの特性を決めるため、抵抗低減を目的として任意に変更することは困難である。一方、外部ベース領域303にはP型不純物を高濃度にてイオン注入して抵抗を低くしている。
以上の構成によると、サイドウォール307の幅は、その形成過程において膜を積層したときの膜厚で決定されるため、リソグラフィーでパターニングするよりも狭く設定することが可能である。そのため、リンクベース領域302の抵抗が下がり、全体としてベース抵抗を低抵抗化することができる。
図4は、従来例に係るSiGe−HBTの製造方法を示す断面図である。なお、先に説明した従来例に係るSiGe−HBTと共通する部分については、図3と同一の符号とすることとし、その説明を省略する場合もある。
まず、図4(a)に示すとおり、通常の方法にて、シリコン基板304上にSTI層305を形成する。
次に、図4(b)に示すように、SiGe膜306、シリコン酸化膜308、ポリシリコン膜321を順に積層する。SiGe膜306は、シリコン基板304が露出している領域では下地基板の結晶面に配向してエピタキシャル成長するため単結晶膜に、STI層305上では多結晶膜になる。また、SiGe膜306には堆積中にin−situにてボロンがドープされてP型化しているが、ポリシリコン膜321は不純物をドープしないノンドープポリシリコン膜である。
次に、RIE法などのドライエッチングを実施することで、図4(e)に示すように犠牲エミッタポリシリコン323の周囲にシリコン窒化膜からなるサイドウォール307を形成する。
次に、図4(f)に示すように、P型不純物による外部ベースイオン注入を実施する。これによって、サイドウォール307の外側に位置する外部ベース領域(ベース引き出し部)の抵抗を低減する。
次に、図4(h)に示すように、犠牲エミッタポリシリコン323の上方を開口するようなレジストパターン325を形成する。ここで、レジストパターン325は、その開口部のエッジがサイドウォール307の上に位置するようなパターンであり、その寸法及びアライメントを高い精度で実施する必要がある。
次に、レジストパターン325をマスクに、犠牲エミッタポリシリコン323のみをRIE法などのドライエッチングによって除去することで、図5(a)に示すようなエミッタウィンドウ310を形成する。このときのドライエッチングの条件は、シリコン酸化膜308及びシリコン窒化膜からなるサイドウォール307を削り込まないような選択比の高い条件を設定する必要がある。続いてレジストパターン325を除去する。
次に、図5(c)に示すように、エミッタ部分を残すようなレジストパターン327を形成し、RIE法などのドライエッチングを施すことで、図5(d)に示すように、エミッタポリシリコン309を形成する。
本発明は、以上のような課題を鑑みてなされたものであって、犠牲エミッタ膜を高い選択性で除去することにより特性のバラツキを抑制し、高精度なホトリソグラフィー技術を必要としないシリコンゲルマニウムトランジスタの製造方法を提供することを目的とする。
図1及び図2は、本発明の実施の形態に係るSiGe−HBTの製造方法を示す断面図である。
まず、図1(a)に示すとおり、通常の方法にて、シリコン基板4にSTI層5を形成する。ここで、シリコン基板4はSiGe−HBT形成領域にN型不純物からなるコレクタ領域(図示せず)を設けたP型エピ層である。このP型エピ層の下層には高濃度の埋め込みN+層(図示せず)が設けられている。STI層5は、このようなシリコン基板4であって、SiGe―HBTの活性領域に隣接する領域に形成する。
次に、このシリコン窒化膜30に対して、RIE法などで異方性のドライエッチングを実施する。これにより、図1(e)に示すように、犠牲エミッタポリシリコン23の周囲にシリコン窒化膜からなるサイドウォール7を形成する。シリコン窒化膜30の膜厚が0.1umの場合、サイドウォール7の幅は0.08um程度となる。なお、この幅がリンクベース領域2の幅となるので、シリコン窒化膜30の膜厚をより薄くすることで更なるベース抵抗の低減が可能となる。
これにより、図1(h)に示すように、サイドウォール7により断面視で挟まれた領域(即ち、サイドウォールの内側の領域)に、エミッタウィンドウ10を形成する。このとき、ポリシリコン膜24は完全には除去されない。これは、N型ポリシリコンは容易にエッチングされるが、P型ポリシリコンは削られにくいというTMAH水溶液によるウェットエッチング特性を利用したものである。
続いて、図2(b)に示すように、シリコン基板4の上方全面にポリシリコン膜26を形成する。このポリシリコン膜26は、例えばCVD法で形成する。ポリシリコン膜26にはN型不純物をドーピングする必要があるが、その手法は、膜を形成中にin−situドープする方法、ノンドープの膜を積んだ後にイオン注入にて導入する方法、の何れでも構わない。
また、層間絶縁膜40の形成に先立ち、外部ベース領域3の露出している部分、即ちエミッタポリシリコン9に覆われていない部分は、通常の方法によって金属シリサイドを形成し、外部ベース領域3の抵抗をさらに下げることが望ましい。
従来例で最大56%と見積もられたエミッタ面積のバラツキは、本実施の形態によるとほぼゼロとすることができる。これは、N型ポリシリコンが、P型ポリシリコン・シリコン酸化膜・シリコン窒化膜の何れに対しても高い選択性を持っているというTMAH水溶液によるウェットエッチング特性を利用したものである。
3 外部ベース領域
4 シリコン基板
5 STI層
6 SiGe膜
7 サイドウォール
8 シリコン酸化膜
9 エミッタポリシリコン
10 エミッタウィンドウ
11 エミッタ拡散層
12 ベースコンタクト
21、24、26 ポリシリコン膜
22、27 レジストパターン
23 犠牲エミッタポリシリコン
30 シリコン窒化膜
40 層間絶縁膜
Claims (3)
- シリコンゲルマニウムバイポーラトランジスタを基板に形成するシリコンゲルマニウムトランジスタの製造方法であって、
前記シリコンゲルマニウムバイポーラトランジスタの活性領域に隣接する領域の前記基板にトレンチアイソレーションを形成する工程と、
前記活性領域の前記基板上から前記トレンチアイソレーション上にかけて連続してシリコンゲルマニウム膜を形成する工程と、
前記シリコンゲルマニウム膜の上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上にN型不純物をドープした第1のポリシリコン膜を形成する工程と、
前記第1のポリシリコン膜を前記活性領域の中央に残すようにパターニングして、犠牲エミッタ膜を形成する工程と、
前記犠牲エミッタ膜が形成された前記基板上にシリコン窒化膜を形成する工程と、
前記シリコン窒化膜をエッチングして前記犠牲エミッタ膜の周囲にサイドウォールを形成する工程と、
前記サイドウォールが形成された前記基板上に、不純物がドープされていない第2のポリシリコン膜を形成する工程と、
前記サイドウォール及び前記犠牲エミッタ膜をマスクに前記シリコンゲルマニウム膜にP型不純物をイオン注入して、外部ベース領域を形成する工程と、
前記外部ベース領域が形成された後で、前記犠牲エミッタ膜をエッチングして除去する工程と、
前記犠牲エミッタ膜の下から露出した前記シリコン酸化膜を除去する工程と、
前記シリコン酸化膜が除去された前記基板上に第3のポリシリコン膜を形成する工程と、
前記第3のポリシリコン膜を前記サイドウォールにより断面視で挟まれた領域に残すようにパターニングして、エミッタポリシリコンを形成する工程と、を含み、
前記犠牲エミッタ膜をエッチングして除去する工程では、エッチャントとして水酸化テトラメチルアンモニウムの水溶液を使用することを特徴とするシリコンゲルマニウムトランジスタの製造方法。 - 請求項1記載のシリコンゲルマニウムトランジスタの製造方法であって、
前記第1のポリシリコン膜にドープされる前記N型不純物の濃度を、前記外部ベース領域を形成する際に前記犠牲エミッタ膜に導入される前記P型不純物の濃度の100倍を越える濃度、にすることを特徴とするシリコンゲルマニウムトランジスタの製造方法。 - 請求項1又は請求項2記載のシリコンゲルマニウムトランジスタの製造方法であって、
前記第2のポリシリコン膜を形成する工程の後で、前記外部ベース領域を形成する工程を行うことを特徴とするシリコンゲルマニウムトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069897A JP5545827B2 (ja) | 2010-03-25 | 2010-03-25 | シリコンゲルマニウムトランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069897A JP5545827B2 (ja) | 2010-03-25 | 2010-03-25 | シリコンゲルマニウムトランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011204848A true JP2011204848A (ja) | 2011-10-13 |
JP5545827B2 JP5545827B2 (ja) | 2014-07-09 |
Family
ID=44881206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010069897A Expired - Fee Related JP5545827B2 (ja) | 2010-03-25 | 2010-03-25 | シリコンゲルマニウムトランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5545827B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013153074A (ja) * | 2012-01-25 | 2013-08-08 | Fujifilm Corp | キャパシタ形成方法 |
CN104851783A (zh) * | 2014-02-14 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 一种锗硅硼外延层生长方法 |
CN109860046A (zh) * | 2019-01-08 | 2019-06-07 | 上海华虹宏力半导体制造有限公司 | 一种锗硅hbt的发射极窗口刻蚀方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05114604A (ja) * | 1991-10-09 | 1993-05-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH09260361A (ja) * | 1996-03-18 | 1997-10-03 | Nec Corp | 半導体装置の製造方法 |
JP2006505922A (ja) * | 2002-08-13 | 2006-02-16 | ニューポート・ファブ・リミテッド・ライアビリティ・カンパニー・ドゥーイング・ビジネス・アズ・ジャズ・セミコンダクター | 自己整合バイポーラトランジスタおよび関連の構造を製造するための方法 |
-
2010
- 2010-03-25 JP JP2010069897A patent/JP5545827B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05114604A (ja) * | 1991-10-09 | 1993-05-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH09260361A (ja) * | 1996-03-18 | 1997-10-03 | Nec Corp | 半導体装置の製造方法 |
JP2006505922A (ja) * | 2002-08-13 | 2006-02-16 | ニューポート・ファブ・リミテッド・ライアビリティ・カンパニー・ドゥーイング・ビジネス・アズ・ジャズ・セミコンダクター | 自己整合バイポーラトランジスタおよび関連の構造を製造するための方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013153074A (ja) * | 2012-01-25 | 2013-08-08 | Fujifilm Corp | キャパシタ形成方法 |
CN104851783A (zh) * | 2014-02-14 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 一种锗硅硼外延层生长方法 |
CN104851783B (zh) * | 2014-02-14 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 一种锗硅硼外延层生长方法 |
CN109860046A (zh) * | 2019-01-08 | 2019-06-07 | 上海华虹宏力半导体制造有限公司 | 一种锗硅hbt的发射极窗口刻蚀方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5545827B2 (ja) | 2014-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4448462B2 (ja) | バイポーラ・トランジスタの製作方法 | |
US7776704B2 (en) | Method to build self-aligned NPN in advanced BiCMOS technology | |
US8536012B2 (en) | Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases | |
JP3494638B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005260239A (ja) | 半導体構造、バイポーラトランジスタの形成方法 | |
US8921194B2 (en) | PNP bipolar junction transistor fabrication using selective epitaxy | |
JP2004241779A (ja) | 自己整列を利用したBiCMOSの製造方法 | |
US6777302B1 (en) | Nitride pedestal for raised extrinsic base HBT process | |
EP2315238B1 (en) | Heterojunction Bipolar Transistor | |
US20070224747A1 (en) | System and method for producing a semiconductor circuit arrangement | |
US9064886B2 (en) | Heterojunction bipolar transistor having a germanium extrinsic base utilizing a sacrificial emitter post | |
US20060177986A1 (en) | High fT and fmax bipolar transistor and method of making same | |
JP2008538864A (ja) | バイポーラトランジスタ及びその製造方法 | |
JP5545827B2 (ja) | シリコンゲルマニウムトランジスタの製造方法 | |
US20020197807A1 (en) | Non-self-aligned SiGe heterojunction bipolar transistor | |
JP2009526396A (ja) | バイポーラトランジスタの製造方法 | |
US7511317B2 (en) | Porous silicon for isolation region formation and related structure | |
WO2014029187A1 (zh) | 一种基于SOI的SiGe-HBT晶体管的制备方法 | |
US20140264457A1 (en) | Heterojunction Bipolar Transistor having a Germanium Raised Extrinsic Base | |
EP2506297A1 (en) | Bi-CMOS Device and Method | |
JP2001196382A (ja) | 半導体装置及びその製造方法 | |
US9202869B2 (en) | Self-aligned bipolar junction transistor having self-planarizing isolation raised base structures | |
CN102412150B (zh) | 锗硅异质结双极晶体管的制造方法 | |
US20230187527A1 (en) | Transistor with monocrystalline base structures | |
JP3332079B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5545827 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |