JP2004241779A - 自己整列を利用したBiCMOSの製造方法 - Google Patents
自己整列を利用したBiCMOSの製造方法 Download PDFInfo
- Publication number
- JP2004241779A JP2004241779A JP2004029803A JP2004029803A JP2004241779A JP 2004241779 A JP2004241779 A JP 2004241779A JP 2004029803 A JP2004029803 A JP 2004029803A JP 2004029803 A JP2004029803 A JP 2004029803A JP 2004241779 A JP2004241779 A JP 2004241779A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- layer
- polysilicon
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 85
- 229920005591 polysilicon Polymers 0.000 claims abstract description 85
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 23
- 125000006850 spacer group Chemical group 0.000 claims description 29
- 238000005468 ion implantation Methods 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 16
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 abstract 2
- 239000004065 semiconductor Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
【解決手段】 高周波動作のためのSiGe異種接合バイポーラトランジスタ(HBT)を含むBiCMOSを自己整列的な方式で製造する方法。本発明は、外因性ベースと選択的イオン注入されたコレクタ(SIC)を自己整列方式で具現することを特徴とする。
【選択図】 図7
Description
104…埋没コレクタ層、
106…コレクタ層、
112…サブコレクタコンタクト、
114…ゲート酸化膜、
116…ゲート保護ポリシリコン膜、
118…SiGeベース層、
120…第1酸化膜、
122…窒化膜、
124…第2酸化膜、
126…ポリシリコン膜、
128…第3酸化膜、
130…エミッタウィンドウ、
132…ダミーポリシリコンパターン、
134a…ダミースペーサ、
136…外因性ベース、
138…エミッタポリシリコン、
144…ゲート、
146、148、150…スペーサ、
152…ソース/ドレイン、
154…シリサイド。
Claims (19)
- コレクタ、ベース及びエミッタで構成されたバイポーラトランジスタと、ゲート及びソース/ドレインで構成されたCMOSトランジスタとを含むBiCMOSの製造方法において、
基板上にSiGeベース層をエピタキシャル成長させる段階と、
前記SiGeベース層上に絶縁膜を形成する段階と、
前記絶縁膜の一部を所定の深さにエッチングしてエミッタウィンドウを形成する段階と、
前記エミッタウィンドウ内に前記絶縁膜表面と並んでダミーポリシリコンパターンを形成する段階と、
前記ダミーポリシリコンパターンの側壁を露出させた後、前記側壁にダミースペーサを形成する段階と、
前記ダミーポリシリコンパターンとダミースペーサとをイオン注入マスクとして利用したイオン注入を実施して前記SiGeベース層に外因性ベースを形成する段階と、
前記ダミースペーサ、ダミーポリシリコンパターンを除去した後、残っている前記絶縁膜をイオン注入マスクとして前記エミッタウィンドウ内へイオン注入を実施することによって前記基板内に選択的イオン注入されたコレクタ(SIC)を形成する段階と、
前記残っている絶縁膜をエッチングして前記SiGeベース層を露出させた後、エミッタポリシリコンを蒸着してパターニングしてエミッタを形成する段階と、
前記ゲートとソース/ドレインを形成する段階と、を含むことを特徴とするBiCMOSの製造方法。 - 前記SiGeベース層を形成する時には不純物がドーピングされていないSi層を種層として形成した上にSiGe層、不純物がドーピングされたSiGe層を順次形成することを特徴とする請求項1に記載のBiCMOSの製造方法。
- 前記絶縁膜は複数の膜を重ねて形成し、最上部面は化学機械的研磨で平坦化させることを特徴とする請求項1に記載のBiCMOSの製造方法。
- 前記ダミーポリシリコンパターンを形成する段階は、
前記絶縁膜上に前記エミッタウィンドウを完全に埋め込むポリシリコン膜を形成する段階と、
前記絶縁膜が表れるまで前記ポリシリコン膜を化学機械的研磨で平坦化させて前記エミッタウィンドウ内にのみ前記ポリシリコン膜を残す段階と、を含むことを特徴とする請求項1に記載のBiCMOSの製造方法。 - コレクタ、ベース及びエミッタで構成されたバイポーラトランジスタが形成される第1領域と、ゲート及びソース/ドレインで構成されたCMOSトランジスタが形成される第2領域とを含むBiCMOSの製造方法において、
(a)前記第1領域と第2領域上にゲート酸化膜とゲート保護ポリシリコン膜とを順次形成する段階と、
(b)前記第1領域でエミッタが形成される部分のゲート保護ポリシリコン膜とゲート酸化膜とをエッチングすることによって基板を露出させた後、SiGeベース層をエピタキシャル成長させる段階と、
(c)前記SiGeベース層上にエッチング選択比において差がある絶縁膜を交互に蒸着した後、ポリシリコン膜と酸化膜とを順次形成して前記酸化膜表面を平坦化させる段階と、
(d)前記第1領域で前記酸化膜、ポリシリコン膜及び絶縁膜のうち一部をエッチングしてエミッタウィンドウを形成した後、前記エミッタウィンドウ内にダミーポリシリコンパターンを形成する段階と、
(e)前記酸化膜を除去した後、前記ダミーポリシリコンパターンの側壁にダミースペーサを形成する段階と、
(f)前記ダミーポリシリコンパターンとダミースペーサとをイオン注入マスクとして利用したイオン注入を実施して前記SiGeベース層に外因性ベースを形成する段階と、
(g)前記ダミースペーサ、ダミーポリシリコンパターン及びポリシリコン膜を除去した後、前記絶縁膜をイオン注入マスクとして前記エミッタウィンドウ内へイオン注入を実施することによって前記基板内に選択的イオン注入されたコレクタを形成する段階と、
(h)前記エミッタウィンドウ内に残っている前記絶縁膜をエッチングした後、エミッタポリシリコンを蒸着してパターニングしてエミッタを形成する段階と、
(i)前記第1領域で前記SiGeベース層をパターニングしてベースを完成し、これと同時に前記第2領域で前記SiGeベース層とゲート保護ポリシリコンとをパターニングしてゲートを形成する段階と、
(j)前記エミッタ、ベース及びゲートの側壁にスペーサを形成した後、イオン注入を実施して前記第2領域にソース/ドレインを形成する段階と、を含むことを特徴とするBiCMOSの製造方法。 - 前記(a)段階前に、
前記第1領域の基板に不純物をイオン注入して埋没コレクタ層を形成する段階と、
前記埋没コレクタ層上にコレクタ層をエピタキシャル成長させる段階と、
前記コレクタ層から活性領域以外の部分に素子分離膜を形成する段階と、
前記第1領域にサブコレクタコンタクトを形成する段階と、をさらに含むことを特徴とする請求項5に記載のBiCMOSの製造方法。 - 前記SiGeベース層を形成する時には不純物がドーピングされていないSi層を種層として形成した上にSiGe層、不純物がドーピングされたSiGe層を順次形成することを特徴とする請求項5に記載のBiCMOSの製造方法。
- 前記(c)段階で、前記酸化膜はプラズマ印加化学気相蒸着で形成し、化学機械的研磨で平坦化させることを特徴とする請求項5に記載のBiCMOSの製造方法。
- 前記ダミーポリシリコンパターンを形成する段階は、
前記酸化膜上に前記エミッタウィンドウを完全に埋め込むポリシリコン膜を形成する段階と、
前記酸化膜が表れるまで前記ポリシリコン膜を平坦化させて前記エミッタウィンドウ内にのみ前記ポリシリコン膜を残す段階と、を含むことを特徴とする請求項5に記載のBiCMOSの製造方法。 - 前記(c)段階で、前記絶縁膜は前記SiGeベース層上に第1酸化膜、窒化膜及び第2酸化膜を積層して形成することを特徴とする請求項5に記載のBiCMOSの製造方法。
- 前記(d)段階で、前記絶縁膜のうち前記第2酸化膜だけエッチングして前記エミッタウィンドウを形成することを特徴とする請求項10に記載のBiCMOSの製造方法。
- 前記(g)段階ではエッチングされた前記第2酸化膜をマスクとして前記エミッタウィンドウ内に露出された前記窒化膜をエッチングした後、前記選択的イオン注入されたコレクタを形成することを特徴とする請求項11に記載のBiCMOSの製造方法。
- 前記(j)段階以後、前記基板上に金属を蒸着してシリサイドを含むオミックコンタクトを形成する段階をさらに含むことを特徴とする請求項5に記載のBiCMOSの製造方法。
- コレクタ、ベース及びエミッタで構成されたバイポーラトランジスタが形成される第1領域とゲート及びソース/ドレインで構成されたCMOSトランジスタが形成される第2領域を含むBiCMOSの製造方法において、
(a)前記第1領域と第2領域上にゲート酸化膜とゲート保護ポリシリコン膜とを順次形成する段階と、
(b)前記第1領域でエミッタが形成される部分のゲート保護ポリシリコン膜とゲート酸化膜とをエッチングすることによって基板を露出させた後、SiGeベース層をエピタキシャル成長させる段階と、
(c)前記SiGeベース層上に第1酸化膜、窒化膜、第2酸化膜、ポリシリコン膜及び第3酸化膜を順次形成し、前記第3酸化膜表面を平坦化させる段階と、
(d)前記第1領域で前記第3酸化膜、ポリシリコン膜及び第2酸化膜をエッチングしてエミッタウィンドウをオープンした後、前記エミッタウィンドウ内に前記第3酸化膜表面と並んでダミーポリシリコンパターンを形成する段階と、
(e)前記第3酸化膜を除去した後、前記ダミーポリシリコンパターンの側壁にダミースペーサを形成する段階と、
(f)前記ダミーポリシリコンパターンとダミースペーサとをイオン注入マスクとして利用したイオン注入を実施して前記SiGeベース層に外因性ベースを形成する段階と、
(g)前記ダミースペーサ、ダミーポリシリコンパターンとポリシリコン膜とを除去した後、残っている前記第2酸化膜をエッチングマスクとして前記窒化膜をエッチングし、残っている前記第2酸化膜と窒化膜とをイオン注入マスクとして前記エミッタウィンドウ内へイオン注入を実施することによって前記基板内に選択的イオン注入されたコレクタを形成する段階と、
(h)前記残っている第2酸化膜と前記エミッタウィンドウ内の第1酸化膜とをエッチングした後、前記SiGeベース層上にエミッタポリシリコンを蒸着し、前記エミッタポリシリコンと前記窒化膜とをパターニングしてエミッタを形成する段階と、
(i)前記第1領域で前記SiGeベース層とゲート保護ポリシリコンとをパターニングしてベースを完成し、これと同時に前記第2領域で前記SiGeベース層とゲート保護ポリシリコンとをパターニングしてゲートを形成する段階と、
(j)前記エミッタ、ベース及びゲートの側壁にスペーサを形成した後、イオン注入を実施して前記第2領域にソース/ドレインを形成する段階と、を含むことを特徴とするBiCMOSの製造方法。 - 前記(a)段階前に、
前記第1領域の基板に不純物をイオン注入して埋没コレクタ層を形成する段階と、
前記埋没コレクタ層上にコレクタ層をエピタキシャル成長させる段階と、
前記コレクタ層で活性領域以外の部分に素子分離膜を形成する段階と、
前記第1領域にサブコレクタコンタクトを形成する段階と、をさらに含むことを特徴とする請求項14に記載のBiCMOSの製造方法。 - 前記SiGeベース層を形成する時には不純物がドーピングされていないSi層を種層として形成した上にSiGe層、不純物がドーピングされたSiGe層を順次形成することを特徴とする請求項14に記載のBiCMOSの製造方法。
- 前記(c)段階で、前記第3酸化膜はプラズマ印加化学気相蒸着で形成し、化学機械的研磨で平坦化させることを特徴とする請求項14に記載のBiCMOSの製造方法。
- 前記ダミーポリシリコンパターンを形成する段階は、
前記第3酸化膜上に前記エミッタウィンドウを完全に埋め込むポリシリコン膜を形成する段階と、
前記第3酸化膜が表れるまで前記ポリシリコン膜を平坦化させて前記エミッタウィンドウ内にのみ前記ポリシリコン膜を残す段階と、を含むことを特徴とする請求項14に記載のBiCMOSの製造方法。 - 前記(j)段階以後、前記基板上に金属を蒸着してシリサイドを含むオミックコンタクトを形成する段階をさらに含むことを特徴とする請求項14に記載のBiCMOSの製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0007870A KR100486304B1 (ko) | 2003-02-07 | 2003-02-07 | 자기정렬을 이용한 바이씨모스 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004241779A true JP2004241779A (ja) | 2004-08-26 |
JP4532131B2 JP4532131B2 (ja) | 2010-08-25 |
Family
ID=32822661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004029803A Expired - Fee Related JP4532131B2 (ja) | 2003-02-07 | 2004-02-05 | 自己整列を利用したBiCMOSの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6846710B2 (ja) |
JP (1) | JP4532131B2 (ja) |
KR (1) | KR100486304B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6927118B2 (en) * | 2001-09-18 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a bipolar transistor utilizing a dry etching and a wet etching to define a base junction opening |
US7547958B2 (en) | 2006-02-09 | 2009-06-16 | Renesas Technology Corp. | Semiconductor device, electronic device, and manufacturing method of the same |
JP2021002623A (ja) * | 2019-06-24 | 2021-01-07 | ローム株式会社 | 半導体装置 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200620478A (en) * | 2004-08-20 | 2006-06-16 | Koninkl Philips Electronics Nv | Self-aligned epitaxially grown bipolar transistor |
US7002190B1 (en) * | 2004-09-21 | 2006-02-21 | International Business Machines Corporation | Method of collector formation in BiCMOS technology |
US7288829B2 (en) * | 2004-11-10 | 2007-10-30 | International Business Machines Corporation | Bipolar transistor with self-aligned retrograde extrinsic base implant profile and self-aligned silicide |
KR100741682B1 (ko) | 2004-12-03 | 2007-07-23 | 한국전자통신연구원 | 실리콘 게르마늄 바이시모스 소자의 제조 방법 |
US20070023864A1 (en) * | 2005-07-28 | 2007-02-01 | International Business Machines Corporation | Methods of fabricating bipolar transistor for improved isolation, passivation and critical dimension control |
JP5048242B2 (ja) * | 2005-11-30 | 2012-10-17 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
KR100833491B1 (ko) * | 2005-12-08 | 2008-05-29 | 한국전자통신연구원 | 임베디드 상변화 메모리 및 그 제조방법 |
US8298901B1 (en) * | 2006-05-26 | 2012-10-30 | National Semiconductor Corporation | Method for manufacturing bipolar transistors |
TW200849556A (en) * | 2006-06-14 | 2008-12-16 | Nxp Bv | Semiconductor device and method of manufacturing such a device |
US7394113B2 (en) * | 2006-07-26 | 2008-07-01 | International Business Machines Corporation | Self-alignment scheme for a heterojunction bipolar transistor |
US7705426B2 (en) * | 2006-11-10 | 2010-04-27 | International Business Machines Corporation | Integration of a SiGe- or SiGeC-based HBT with a SiGe- or SiGeC-strapped semiconductor device |
US7679164B2 (en) * | 2007-01-05 | 2010-03-16 | International Business Machines Corporation | Bipolar transistor with silicided sub-collector |
US7750371B2 (en) | 2007-04-30 | 2010-07-06 | International Business Machines Corporation | Silicon germanium heterojunction bipolar transistor structure and method |
US7900167B2 (en) * | 2007-10-24 | 2011-03-01 | International Business Machines Corporation | Silicon germanium heterojunction bipolar transistor structure and method |
EP2315238B1 (en) * | 2009-10-26 | 2012-06-20 | Nxp B.V. | Heterojunction Bipolar Transistor |
US8389348B2 (en) * | 2010-09-14 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics |
EP2458624A1 (en) * | 2010-11-26 | 2012-05-30 | Nxp B.V. | Heterojunction Bipolar Transistor Manufacturing Method and Integrated Circuit Comprising a Heterojunction Bipolar Transistor |
CN102184898B (zh) * | 2011-04-22 | 2015-03-18 | 上海华虹宏力半导体制造有限公司 | 半导体器件制作方法和SiGe HBT晶体管制作方法 |
CN103094318B (zh) * | 2011-11-03 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 一种SiGe HBT器件结构及其制造方法 |
CN103035689B (zh) * | 2012-05-23 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 锗硅hbt的集电区引出结构及其制造方法 |
US20140001602A1 (en) * | 2012-06-28 | 2014-01-02 | Skyworks Solutions, Inc. | Device manufacturing using high-resistivity bulk silicon wafer |
US9761700B2 (en) | 2012-06-28 | 2017-09-12 | Skyworks Solutions, Inc. | Bipolar transistor on high-resistivity substrate |
US9048284B2 (en) | 2012-06-28 | 2015-06-02 | Skyworks Solutions, Inc. | Integrated RF front end system |
US9660032B2 (en) * | 2015-06-22 | 2017-05-23 | International Business Machines Corporation | Method and apparatus providing improved thermal conductivity of strain relaxed buffer |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH045851A (ja) * | 1990-04-23 | 1992-01-09 | Nec Corp | 半導体装置の製造方法 |
JPH04137528A (ja) * | 1990-09-28 | 1992-05-12 | Toshiba Corp | 半導体装置 |
JPH04184937A (ja) * | 1990-11-20 | 1992-07-01 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
JPH04233236A (ja) * | 1990-07-18 | 1992-08-21 | Siemens Ag | バイポーラトランジスタの製法 |
JPH0669434A (ja) * | 1992-08-15 | 1994-03-11 | Toshiba Corp | 半導体集積回路装置及びその製造方法 |
JPH07153772A (ja) * | 1993-11-30 | 1995-06-16 | Sony Corp | バイポーラトランジスタ及びその製造方法 |
JPH09186172A (ja) * | 1995-12-12 | 1997-07-15 | Lucent Technol Inc | 集積電子装置 |
JP2000031156A (ja) * | 1998-06-05 | 2000-01-28 | St Microelectronics | 粗さを抑えた外因性ベ―スを有するたて形バイポ―ラトランジスタとその製造方法 |
JP2001035858A (ja) * | 1999-07-21 | 2001-02-09 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2001196385A (ja) * | 1999-11-23 | 2001-07-19 | St Microelectronics Sa | 垂直型バイポーラ・トランジスタの製造方法 |
JP2001244275A (ja) * | 1999-09-23 | 2001-09-07 | St Microelectronics Sa | セルフアラインされた縦型のバイポーラトランジスタを製造する方法 |
JP2002270819A (ja) * | 2001-03-13 | 2002-09-20 | Alps Electric Co Ltd | 半導体装置およびその製造方法 |
JP2002329725A (ja) * | 2001-04-19 | 2002-11-15 | Internatl Business Mach Corp <Ibm> | ヘテロ接合バイポーラ・トランジスタおよびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2779571B1 (fr) | 1998-06-05 | 2003-01-24 | St Microelectronics Sa | Procede de dopage selectif du collecteur intrinseque d'un transistor bipolaire vertical a base epitaxiee |
US6448124B1 (en) | 1999-11-12 | 2002-09-10 | International Business Machines Corporation | Method for epitaxial bipolar BiCMOS |
JP4556295B2 (ja) | 2000-06-27 | 2010-10-06 | ソニー株式会社 | 半導体装置の製造方法 |
US6656809B2 (en) * | 2002-01-15 | 2003-12-02 | International Business Machines Corporation | Method to fabricate SiGe HBTs with controlled current gain and improved breakdown voltage characteristics |
-
2003
- 2003-02-07 KR KR10-2003-0007870A patent/KR100486304B1/ko not_active IP Right Cessation
- 2003-12-31 US US10/750,281 patent/US6846710B2/en not_active Expired - Lifetime
-
2004
- 2004-02-05 JP JP2004029803A patent/JP4532131B2/ja not_active Expired - Fee Related
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH045851A (ja) * | 1990-04-23 | 1992-01-09 | Nec Corp | 半導体装置の製造方法 |
JPH04233236A (ja) * | 1990-07-18 | 1992-08-21 | Siemens Ag | バイポーラトランジスタの製法 |
JPH04137528A (ja) * | 1990-09-28 | 1992-05-12 | Toshiba Corp | 半導体装置 |
JPH04184937A (ja) * | 1990-11-20 | 1992-07-01 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
JPH0669434A (ja) * | 1992-08-15 | 1994-03-11 | Toshiba Corp | 半導体集積回路装置及びその製造方法 |
JPH07153772A (ja) * | 1993-11-30 | 1995-06-16 | Sony Corp | バイポーラトランジスタ及びその製造方法 |
JPH09186172A (ja) * | 1995-12-12 | 1997-07-15 | Lucent Technol Inc | 集積電子装置 |
JP2000031156A (ja) * | 1998-06-05 | 2000-01-28 | St Microelectronics | 粗さを抑えた外因性ベ―スを有するたて形バイポ―ラトランジスタとその製造方法 |
JP2001035858A (ja) * | 1999-07-21 | 2001-02-09 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2001244275A (ja) * | 1999-09-23 | 2001-09-07 | St Microelectronics Sa | セルフアラインされた縦型のバイポーラトランジスタを製造する方法 |
JP2001196385A (ja) * | 1999-11-23 | 2001-07-19 | St Microelectronics Sa | 垂直型バイポーラ・トランジスタの製造方法 |
JP2002270819A (ja) * | 2001-03-13 | 2002-09-20 | Alps Electric Co Ltd | 半導体装置およびその製造方法 |
JP2002329725A (ja) * | 2001-04-19 | 2002-11-15 | Internatl Business Mach Corp <Ibm> | ヘテロ接合バイポーラ・トランジスタおよびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6927118B2 (en) * | 2001-09-18 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a bipolar transistor utilizing a dry etching and a wet etching to define a base junction opening |
US7547958B2 (en) | 2006-02-09 | 2009-06-16 | Renesas Technology Corp. | Semiconductor device, electronic device, and manufacturing method of the same |
US8026575B2 (en) | 2006-02-09 | 2011-09-27 | Renesas Electronics Corporation | Semiconductor device, electronic device, and manufacturing method of the same |
JP2021002623A (ja) * | 2019-06-24 | 2021-01-07 | ローム株式会社 | 半導体装置 |
JP7299769B2 (ja) | 2019-06-24 | 2023-06-28 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US6846710B2 (en) | 2005-01-25 |
US20040157387A1 (en) | 2004-08-12 |
KR20040071949A (ko) | 2004-08-16 |
JP4532131B2 (ja) | 2010-08-25 |
KR100486304B1 (ko) | 2005-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4532131B2 (ja) | 自己整列を利用したBiCMOSの製造方法 | |
US9508824B2 (en) | Method for fabricating a bipolar transistor having self-aligned emitter contact | |
US6337494B1 (en) | Super self-aligned bipolar transistor and method for fabricating thereof | |
US20100055860A1 (en) | Semiconductor Process and Integrated Circuit | |
US8476675B2 (en) | Semiconductor device and method of manufacture thereof | |
US8373236B2 (en) | Semiconductor device and method of manufacturing such a device | |
US8492237B2 (en) | Methods of fabricating a bipolar junction transistor with a self-aligned emitter and base | |
US20080203490A1 (en) | Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for bicmos integration | |
KR20050004874A (ko) | 반도체 디바이스 제조 방법 | |
US7534679B2 (en) | System and method for producing a semiconductor circuit arrangement | |
US7719031B2 (en) | Heterojunction biploar transistor and method for manufacturing same | |
US7358132B2 (en) | Self-aligned bipolar semiconductor device and fabrication method thereof | |
US6674102B2 (en) | Sti pull-down to control SiGe facet growth | |
JP3890202B2 (ja) | 半導体装置の製造方法 | |
US7307336B2 (en) | BiCMOS structure, method for producing the same and bipolar transistor for a BiCMOS structure | |
US7554174B2 (en) | Bipolar transistor having semiconductor patterns filling contact windows of an insulating layer | |
US7511317B2 (en) | Porous silicon for isolation region formation and related structure | |
JP4444786B2 (ja) | BiCMOS製造方法 | |
JP2004080012A (ja) | バイポーラトランジスタおよびその製造方法 | |
JP2001196382A (ja) | 半導体装置及びその製造方法 | |
US6774002B2 (en) | Structure and method for forming self-aligned bipolar junction transistor with expitaxy base | |
JPH11307771A (ja) | 半導体装置及びその製造方法 | |
JPH08148590A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100610 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4532131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |