JPH04184937A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、半導体集積回路装置の製造方法に係わり、
特にバイポーラ型半導体素子の製造方法に関するもので
ある。

（従来の技術） 半導体集積回路装置の用途として、特に高速動作性を必
要とする分野では、一般にＥＣＬ／ＣＭＬ系のバイポー
ラ型半導体集積回路装置が用いられている。　ＥＣＬ／
ＣＭＬ系回路においては、消費電力、論理振幅を一定と
した場合、回路を構成する素子、配線の寄生容量および
トランジスタのベース抵抗、利得帯域幅積によって動作
速度が決定される。このうち、寄生容量に関しては、特
に動作速度への寄与が大きいトランジスタのベース・コ
レクタ間の接合容量を低減することが必要であり、この
ためには多結晶シリコンを用いてベース電極を素子領域
の外部に引き出し、ベース面積を縮小することが有効で
ある。また、多結晶シリコン抵抗及び金属配線を厚い分
離酸化膜上に形成して、これらの寄生容量も低減する方
法が一般に採用されている。

一方、ベース抵抗の低減には、不活性ベース層を低抵抗
化して可能な限りエミッタに近接させると共に、エミッ
タを細くしてエミッタ直下の活性ベース層の抵抗を減少
させることが必要である。

また、利得帯域幅積の向上には、エミッタ及びベース接
合を浅接合化すると共にコレクタのエピタキシャル層を
薄くすることが有効である。

これらの事項を実現することを目的として提案された従
来技術として、特開昭６３−２６１７４６号公報に開示
された製造方法を説明する。

第３図（Ａ）〜（Ｆ）は、上記技術の工程断面図を示し
たものである。この第３図では図面が煩雑番こなるのを
避けるため、一部の膜が省略されて描かれている。

第３図（Ａ）は厚い酸化膜による素子分離後、約３００
０人の多結晶シリコンを形成し、表面を２００λ程度酸
化（図示せず）したのち、１０００〜２０００人の窒化
膜をベース電極及びコレクタ電極を形成する部分に選択
的に形成した状態を示し、３０１　！！Ｐ−型シリコン
基板、３０２はシリコン基板３０１上に形成されたＮ“
型埋込拡散層、３０３は埋込拡散層３０２上に形成され
たＮ−型エピタキシャル層、３０４はシリコン基板３０
１及び埋込拡散層３０２上に形成した素子分離酸化膜、
３０６はエピタキシャル層３０３及び素子分離酸化膜３
０４上に形成した多結晶シリコン、３０７は多結晶シリ
コン３０６上に形成した窒化膜である。Ｎ−型エピタキ
シャル層３０３は、素子分離酸化膜３０４によって、ベ
ース・エミッタ形成領域の第１の島領域３０３ａと、コ
レクタ形成領域の第２の島領域３０３ｂに分けられる。

次に、第３図（Ｂ）に示すように多結晶シリコン３０６
を選択酸化し、多結晶シリコン３０６ａ、　３０６ｂ。

３０６ｃを形成する。３０９は多結晶シリコン３０６の
酸化膜である０次に、コレクタ電極多結晶シリコン３０
６ｃ上の窒化膜３０７を選択的に除去し、コレクタ電極
多結晶シリコン３０６Ｃに燐をイオン注入し、熱処理を
行って第２の島領域３０３ｂをコレクタ抵抗低減用Ｎ＋
型領域３０５とする。その後、ベース電極多結晶シリコ
ン３０６ａ、　３０６ｂに窒化膜３０７を介して硼素を
１〜５ＸＩＯ”０１程度にイオン注入を行い、９００℃
程度の温度でアニールを行ってベース電極多結晶シリコ
ン３０６ａ、　３０６ｂ中の硼素濃度を均一化する０次
いで、多結晶シリコン酸化膜３０９のうちエミッタ形成
領域部分３０９ａを選択的に除去し、内壁を酸化して２
００人程０の内壁酸化膜３１４を形成する。この時、多
結晶シリコン３０６ａ、　３０６ｂからの拡散によりＰ
°型の不活性ベース３１０がエピタキシャル層の第１の
島領域３０３ａ内に形成される。この状態を第３図（Ｃ
）に示す。

次に、ＢＦ！を１〜５Ｘ１０’コＣ’ｌ　−’程度イオ
ン注入して第１の島領域３０３ａ内に第３図（Ｄ）に示
すように活性ベース３１１を形成した後、同第３図（ロ
）に示すように全面に１０００人程度０酸化膜と２００
０λ程度の多結晶シリコン３１６をＣＶＤで形成する。

なお、第３図（Ｄ）ではＣＶＤ酸化膜は図示が省略され
ている。

次に、反応性イオンエツチングを用いて多結晶シリコン
３１６をエツチングし、さらにＣＶＤ酸化膜と酸化膜３
１４のエツチングを行い、第３図（Ｅ）のようにエミッ
タの開口を行う、この時、多結晶シリコン３１６とＣＶ
Ｄ酸化膜および酸化１１３１４は開口部の側壁のみに残
り、窒化膜３０７による開口部よりも狭いエミッタ開口
がセルファラインで開口される。又、同時に第３図（Ｅ
）のようにコレクタ電極多結晶シリコン３０６ｃが露出
する。

次に、全面に３０００人程度０多結晶シリコン３１７を
堆積し、表面を２００人程皮酸化したのち砒素をｌ　Ｑ
　”　ＣＩ　−”程度イオン注入する。

そして、酸化膜（図示せず）と多結晶シリコン３１７さ
らには窒化膜３０７を第３図（Ｆ）に示すようにエツチ
ングし、熱処理により多結晶シリコン３１７からの拡散
で活性ベース３１１中にエミッタ３１２を形成する。

次に、多結晶シリ：２７３０６ａ、　３０６ｂ、　３１
７の表面の薄い酸化膜を除去後、白金を蒸着し熱処理を
行って多結晶シリコン表面に白金シリサイド３１９を形
成する。抵抗上などシリサイド化しない部分には上記薄
い酸化膜を残しておく、酸化膜上に未反応のまま残った
白金は王水によって除去する。その後、全面にＣＶＤ酸
化膜３２０を堆積させる。

最後に、コンタクトホールを開口し、金属電極配線３１
８の形成を行う。

以上のような製造方法によれば、多結晶シリコンの選択
酸化頭載にエミッタを形成し、該酸化領域に隣接する残
存多結晶シリコンからの拡散により、高濃度不活性ベー
スを形成するので、高濃度不活性ベースとエミッタとの
藺隔を著しく縮小することができ、また最小設計寸法よ
りも幅の狭いエミッタを形成することができる。又、ベ
ース領域全体の幅は、最小設計寸法の二倍でよいためベ
ース・コレクタ接合容量を低減する事ができる。

又、エミッタ接合のほとんど全てが、低濃度の活性ベー
スとの接合であり、エミツタ幅の縮小と相俟ってエミッ
タ・ベース接合容量も減少される。

また、接合深さは０．３ｎ以下に形成することがモきる
ので、エピタキシャル層を１ｎまたはそれ以下比ｍＶＸ
化することができ、キャリアのコレクタ空乏層走行時間
が短縮する。又、上述の接合容量の減少によりコレクタ
時定数、エミッタ時定数が短縮し、これらにより利得帯
域幅積を向上させることができる。従って、トランジス
タのベース抵抗、寄生容量を低減し、利得帯域幅積を向
上させることができるので、著しい高速化を達成するこ
とができるという特長を有している。

（発明が解決しようとする課題） しかしながら、上記の製造方法では、パターン形成され
た窒化膜３０７と、分離酸化膜３０４で囲まれたエピタ
キシャル島領域３０３ａ、　３０３ｂとが自己整合化さ
れていないため、窒化膜３０７のパターン形成に於いて
は、マスク合わせ余裕を確保出来るよう、エピタキシャ
ル島領域３０３ａ、　３０３ｂを、素子の動作上必要と
される以上に大きく形成しておく必要があった。従うて
、上記の製造方法では、素子面積の縮小に限界があり、
特にベース−コレクタ間の容量Ｃ！。及びコレクター基
板間の容量ＣｔＳを充分に低減させることは不可能で、
−層の高速化を実現する場合の大きな障害となっていた
。

更に、エミッタ開口幅は、最小設計寸法で窒化膜３０７
をエツチング除去した領域の多結晶シリコン３０６を酸
化して除去した開口部で、ＣＶＤ法により付着形成させ
た多結晶シリコン膜３１６の厚さと異方性エツチング量
に依存して最終的に決定される。従って種々の工程に於
ける制御誤差が累積されるため、所期の目的の値にエミ
ッタ開口部を仕上げることは困難であった。その上、多
結晶シリコン膜厚は、後続の工程出の関係で無制限に厚
く形成することはできず、その結果、最小設計寸法に拘
らずエミッタ開口部を縮小することは不可能であった。

従って、これらも−層の高速化を推進する上での大きな
妨げとなっていた。

この発明は上記の点に鑑みなされたもので、従来の問題
点を解決し、より低消費電力で高速動作が可能なバイポ
ーラ型半導体集積回路装置を得ることができる、その製
造方法を提供することを目的とする。

（課題を解決するための手段） この発明は、バイポーラ型半導体集積回路装置の製造方
法において、素子分Ｈ８１域に対し、不活性ベース、活
性ベースおよびエミッタのすべてを自己整合で形成する
ようにしたものである。さらには、エミッタ開口部を、
ＣＶＤ酸化膜と異方性エツチング技術、あるいはエピタ
キシャル・ラテラル・オーバーグロース（ＥＬＯ）技術
とＣＶＤ酸化膜形成技術を活用して縮小形成するように
したものである。詳細には次のような製造方法とする。

第１のこの発明では、まず、半導体基板上にエピタキシ
ャル層を形成し、該エピタキシャル層の表面に不純物ド
ープの多結晶シリコン、窒化膜および酸化膜の積層膜パ
ターンを形成し、該パターン側壁に酸化膜のサイドウオ
ールを形成する。その積層膜パターンとサイドウオール
で内定して前記エピタキシャル層に素子分離領域を形成
する。

その後、積層膜パターン最上層の酸化膜およびサイドウ
オールを除去する０次いで、積層膜パターン下層の多結
晶シリコン側端部を酸化し、酸化膜に変換する。その後
、積層膜パターン中間層の窒化膜を除去し、さらに多結
晶シリコン側端の酸化膜を除去し、残存した多結晶シリ
コン周囲の表面上に、前記素子分離領域で囲まれたエピ
タキシャル層島領域の露出表面に一部が接してベース電
極としての多結晶シリコンを形成する。その後、不純物
導入の有無によるエツチング速度差を利用して前記積層
膜パターン下層の残存多結晶シリコンを除去し、開口部
を形成する０次いで、前記ベース電極としての多結晶シ
リコンに不純物を導入し、さらに該多結晶シリコンから
の不純物拡散で前記エピタキシャル層島領域内に不活性
ベース領域を形成する。その後、前記開口部部分の前記
島領域に、不純物導入により活性ベースｆｆＪ［Ｊｄｉ
を形成する。

その後、前記開口部の側壁にＣＶＤ法と異方性エツチン
グで酸化膜を形成し、開口部を、縮小されたエミッタ開
口部とする。そのエミッタ開口部に多結晶シリコンを形
成し、該多結晶シリコンからの不純物拡散で活性ベース
領域内にエミッタ領域を形成する。

第２のこの発明では、まず半導体基板上にエピタキシャ
ル層を形成し、該エピタキシャル層の表面に窒化膜と酸
化膜の積層膜パターンを形成し、該パターン側壁に酸化
膜のサイドウオールを形成する。その積層膜パターンと
サイドウオールで画定して前記エピタキシャル層に素子
分ＩＩＩＩ　領域を形成する０次に表面に多結晶シリコ
ンを生成した後、該多結晶シリコンを前記積層膜パター
ンとサイドウオール部分から除去し、さらに積層膜パタ
ーン上層の酸化膜とサイドウオールを除去することによ
り、前記素子骨Ｍ　ｍＮ域で囲まれたエピタキシャル層
島領域の一部を露出させる。その露出部に、前記積層膜
パターンの下層である窒化膜上にも横方向に成長させて
単結晶シリコンを成長させ、同時に一体に、前記島領域
の周囲に残存している前記多結晶シリコン上に多結晶シ
リコンを成長させる。それら多結晶シリコンと単結晶シ
リコンに不純物を導入し、さらに熱処理を行って前記単
結晶シリコンから前記島領域に不純物を拡散させること
により、島領域内に不活性ベース領域を形成する。前記
熱処理時に多結晶シリコンおよび単結晶シリコン表面に
形成された酸化膜をマスクとして前記積層膜パターン下
層の窒化膜の一部をエツチングし、開口部を形成する。

その開口部部分の前記島領域に、不純物導入により活性
ベース領域を形成する。前記開口部の側壁にＣＶＤ法と
異方性エツチングで酸化膜を形成し、開口部を、縮小さ
れたエミッタ開口部とする。そのエミッタ開口部に多結
晶シリコンを形成し、該多結晶シリコンからの不純物拡
散で活性ベース内にエミッタ領域を形成する。

（作　用） 上記この発明においては、素子骨Ｉｆ　ＩＪＩ域に対し
、不活性ベース領域、活性ベース領域およびエミッタ領
域のすべてが自己整合で形成されるため、マスク合わせ
余裕が不要となり、素子面積が大幅に縮小される。また
、ＣＶＤ酸化膜と異方性エツチング技術、あるいはエピ
タキシャル・ラテラル・オーバーグロース技術とＣＶＤ
酸化膜形成技術を活用することにより、エミッタ開口部
は、フォトリソグラフィにより制限を受ける最小寸法以
下の任意の幅に制御良く形成される。

（実施例） 以下この発明の実施例を図面を参照して説明する。

第１図はこの発明の第１の実施例を示す工程断面図であ
る。この第１の実施例を最初に説明する。

第１図（Ａ）はＰ−型シリコン基板１０１に「型拡散層
１０２及びＰ′″型拡散拡散層１０３ａ１０３ｂをそれ
ぞれ選択的に形成し、０．５〜ｉｎの厚さにＮ型エピタ
キシャル層１０４、を成長させ、該Ｎ型エピタキシャル
層１０４の表面に酸化により約１０００人の酸化膜１０
５を形成し、その上に、気相成長法（以下、ＣＶＤと呼
ぶ）を用いて、約５０００人の厚さで、ｌ　Ｑ　’　”
　Ｃ１１−”程度の砒素を含有した多結晶シリコン１０
６と、約１０００人の酸化膜１０７　と、約５０００人
の窒化膜１０８と、約５０００人の酸化膜１０９を形成
したものである。

次に、第１図（Ｂ）に示すように、公知のフォトリソグ
ラフィ技術により、パターン化された多結晶シリコン１
０６ａ、　１０６ｂ、　ＣＶ　Ｄ酸化膜１０７ａ、　１
０７ｂ。

ＣＶＤ窒化膜１０８ａ、　１０８ｂ及びＣＶＤ酸化膜１
０９ａ。

１０９ｂ　（積層膜パターン）を形成し、その上に約５
０００人の厚さのＣＶＤ酸化膜１１０を付着させる。

次に、公知の異方性エツチングにより、第１図（Ｃ）に
示すように、ＣＶＤ酸化膜１１０をエツチングし、多結
晶シリコン１０６ａ、　１０６ｂ、　ＣＶ　Ｄ酸化膜１
０７ａ、　１０７ｂ、　ＣＶ、Ｄ窒化膜１０８ａ、　１
０８ｂ及びＣＶＤ酸化膜１０９ａ、　１０９ｂの積層膜
の側壁部にのみＣＶＤ酸化膜１１０ａ、　１１０ｂ　　
１１０ｃ、　１１０ｄ　（サイドウオール）を残す、こ
のとき、酸化膜１０５　も選択的にエツチングされ、酸
化膜１０５ａ、　１０５ｂとなる。

次に、酸化膜１０５ａ、　１０５ｂ、　１０９ａ、　１
０９ｂ、　１１０ａ。

１１０ｂ　’１１０ｃ、　１１０ｄをエツチングのマス
クとして、例えば５ＳＣ１ａガスを用いてエツチングを
行い、第１図（Ｄ）に示すようにＮ型エピタキシャル層
１０４の約半分の厚みに等しい深さまで除去し、富みを
形成する。その後酸化を行うことにより、同第１図（０
）　に示すように、約１０００人の酸化膜１１１ａ。

１１１ｂ、　１ｌｌｃを窪みの側壁と底部に形成する。

次に、約３０００人の厚さのＣＶＤ窒化膜を形成し、異
方性エツチングを行うことにより、第１図（Ｅ）に示す
ように、窪みと積層腹部の側壁部に残留したＣＶＤ窒化
膜１１２ａ、　１１２ｂ、　１１２ｃ、　１１２ｄを形
成させる。

次に、公知の高圧酸化技術を用いて、富み部に、Ｎ型エ
ピタキシャル層１０４の富み深さの約２倍の膜厚まで、
第１図（Ｆ）に示すように酸化膜１１３ａ。

１１３ｂ、　１１３ｃを成長させる。これにより、エビ
タキシャル層１０４　は、各積層膜とそれの側壁を覆う
ＣＶＤ酸化腰下の第１．第２の島領域１０４ａ、　１０
４ｂ（ベースとエミッタの形成予定領域１１４およびコ
レクタ形成予定領域１１５の各島領域）に分かれる。

その後、燐酸を用いて、酸化膜形成後の複雑な形状を星
する窒化膜１１２ａ、　１１２ｂ、　１１２ｃ、　１１
２ｄを除去する。この後の状態が前記第１図（Ｆ）に示
されている。その後フォトレジストを塗布し、露光と現
像を行うことにより、ベースとエミッタの形成予定領域
１１４を選択的に覆うように、フォトレジストを残留さ
セ、コレクタ形成予定領域１１５のフォトレジストを除
去し、エツチングにより、コレクタ形成予定領域１１５
の酸化膜１０９ｂ、　１１０ｃ、　１１０ｄ。

窒化膜１０８ｂ、酸化膜１０７ｂ、多結晶シリコン１０
６ｂ、−酸化膜１０５ｂを除去する。この場合、露光時
には、厳密なマスク合わせ精度を要求されない。

次に、フォトレジストを剥離後、第１図（Ｇ）に示すよ
うに、約１５０００人のフォトレジスト１１６を塗布し
、酸素プラズマによるアッシング技術を用いて、酸化膜
１０９ａの表面および酸化膜１１０ａ、　１１０ｂの上
部を露出させる。

次に、第１図（Ｈ）に示すように、公知のエツチング技
術を用いて、露出した酸化膜１０９ａ、　１１０ａ。

１１０ｂを除去し、ベースとエミッタの形成予定領域１
１４にＣＶＤ窒化膜１０８ａ、　ＣＶ　Ｄ酸化膜１０７
ａ、多結晶シリコン１０６ａ、酸化膜１０５ａの積層膜
を残留させる。

次に、第１図（１）に示すように、約１０００℃の水蒸
気雰囲気中にて酸化することにより、多結晶シリコン１
０６ａの側端部を酸化膜１１７ａ、　１１７ｂに変換さ
せる。この酸化膜１１７ａ、　１１７ｂの横方向の酸化
膜厚が、エミッタ開口幅を決定する一要因となっており
、酸化時間により、所期の膜厚に制御する。その後、燐
酸によりＣＶＤ窒化膜１０８ａを除去し、更に公知のエ
ツチング技術を用いてＣＶＤ酸化膜１０７ａ、酸化膜１
０５ａの一部、酸化膜１０５ｃを除去し、第１の島領域
１０４ａの一部表面および第２の島領域１０４ｂの全面
を露出させる。

次に、第１図（Ｊ）に示すように、約５０００人のフォ
トレジスト１１８を塗布し、アッシング技術を用いるこ
とにより、酸化膜１１７ａ、　１１７ｂ及び多結晶シリ
コン１０６ａの表面を露出させる。その後、公知のエツ
チング技術を用いることにより、選択的に酸化膜１１７
ａ、　１１７ｂを除去し、更に酸化膜１０５ａの一部も
除去し、第１の島領域１０４ａの露出部を更に広げてお
く、その後、フォトレジスト１１８は剥離して４５　く
　。

次に、第１図（Ｋ）に示すように、約６０００人の多結
晶シリコン１１９をＣＶＤにて生成させ、さらにその上
に約１００００人のフォトレジスト１２０を塗布した後
、公知のエツチング技術を用い、フォトレジスト１２０
と多結晶シリコン１１９の等速エツチングを行い、約１
００００人の膜厚だけ除去する。そあ結果、多結晶シリ
コン１１９の表面が多結晶シリコン１０６ａの表面と同
一高さで平坦化される。

次に、第１図（Ｌ）　に示すように、公知のフォトリン
グラフィ技術を用いて、ベースとエミッタ領域の多結晶
シリコン１２１ａ、　１２１ｂと、コレクタ領域の多結
晶シリコン１２２にパターン形成する。コレクタ領域の
多結晶シリコン１２２は第２の島領域１０４ｂ上に形成
され、ベースとエミッタ領域の多結晶シリコン１２１ａ
、　１２１ｂは、多結晶シリコン１０６ａの周囲の基板
表面上に、第１の島領域１０４ａと一部接して形成され
る。その後、フォトレジスト（図示せず）の剥離後、砒
素含有の多結晶シリコン１０６ａと、含有していない多
結晶シリコン１２１ａ、　１２１ｂ。

１２２のエツチング速度に差があることを利用して塩素
系のガスによってドライ・エツチングし、多結晶シリコ
ン１０６ａのみを除去し、第１図（Ｍ）に示すように開
口部１２９を形成する。

次に、フォトレジストを塗布し、コレクタ領域の多結晶
シリコン１２２を含む領域を開口し、１〜５Ｘ１０”Ｃ
Ｉ＋−”程度の燐を多結晶シリコン１２２にイオン注入
する。続いてフォトレジストを剥離後、約１０００℃の
熱処理を行うことで、多結晶シリコン１２２からの燐拡
散により第１図（Ｍ）に示すように、第２の島領域１０
４ｂをＮ゛型型頭領域１０４ｃ変換させる。

次に、フォトレジスト剥離後、再度フォトレジストを塗
布し、露光と現像を行って、ベースとエミッタ領域の多
結晶シリコン１２１ａ、　１２２ｂ上を開口し、１〜５
ＸｌＯ”ＣＩ−”程度の硼素を多結晶シリコン１２１ａ
、　１２１ｂにイオン注入する。続いてフォトレジスト
を剥離後、約９００℃の酸素雰囲気で熱処理することに
より、多結晶シリコン１２１ａ、　１２１ｂからの拡散
により、不活性ベース領域１２３ａ、　１２３ｂを第１
の島領域１０４ａ内に形成する。これら二回の拡散処理
によって、多結晶シリコン１２１ａ、　１２１ｂ、　１
２２上には、約２０００人の酸化膜１３０が形成され、
開口部１２９の第１の島領域１０４ａ表面には、約１０
００人の酸化膜１３１が形成される。その後、フォトレ
ジストを塗布し、ベースとエミッタの形成予定領域１１
４を開口し、１〜５Ｘ１０”ｃｍ−”程度の硼素をイオ
ン注入する。そして、フォトレジストの剥離後、約８０
０℃の熱処理を行うことにより、開口部１２９部分の第
１の島領域１０４ａ内に活性ベース領域１２４を形成す
る。

次に、約２０００人のＣＶＤ＠化膜を全面に付着形成さ
せる。このＣＶＤ酸化膜の膜厚によってもエミツタ幅を
制御することができ、必要に応じて適宜膜厚を変化させ
る。その後、異方性エツチング技術を用いてＣＶＤ酸化
膜をエツチングすることにより、開口部１２９の側壁部
および多結晶シリコン１２１ｂ、　１２２の側壁部に残
留したＣＶＤ酸化膜１２５ａ、　１２５ｂ、　１２５ｃ
、　１２５ｄ、　１２５ｅを形成させる。このとき同時
に、活性ベース領域１２４上に形成されていた酸化膜１
３１　も部分的に除去される。そして、開口部１２９は
縮小されたエミッタの開口部となる。

次に、約３０００人の厚さのＣＶＤ多結晶シリコン１２
６を生成させ、約５００人の厚さに表面を酸化した後、
１〜５Ｘ１０Ｉｔｈｃｍ−”程度の砒素をイオン注入す
る。この砒素を含有した多結晶シリコン１２６を、前記
エミッタ開口部を含むエミッタ形成領域に残留させるよ
うに、第１図（０）に示すように、公知のフォトリソグ
ラフィ技術でパターン形成し、９００℃前後の温度で熱
処理を行うことにより、多結晶シリコン１２６からの不
純物拡散で活性ベース領域１２４内にエミッタ領域１２
７を形成する。

最後に、第１図（Ｐ）に示すように、エミッタ、ベース
及びコレクタの各多結晶シリコン電極としての多結晶シ
リコン１２６．１２１ａ、　１２２上の酸化膜１３２、
１３０に公知のフォトリソグラフィ技術でコンタクトホ
ールを開口し、約５０００人のアルミニウム等の金属を
スパッタ法で付着し、公知のフォトリソグラフィ技術に
よりパターン形成することで金属電極１２８ａ、　１２
８ｂ、　１２５ｃを形成する。この時、多結晶シリコン
電極の抵抗を低減するために、酸化膜除去後に、金属シ
リサイドを形成させ、その上に金属を付着させてもよい
。

以上でこの発明の第１の実施例に係わる製造工程を終了
する。

第２図は本発明の第２の実施例を示す工程断面図である
０次にこの第２の実施例を説明する。

第２図（＾）は、Ｐ−型シリコン基板２０１にＮ゛型型
数散層２０２びＰ９型拡散層２０３ａ、　２０３ｂをそ
れぞれ選択的に形成し、０．５〜ｌｎの厚さにＮ型エピ
タキシャル層２０４を成長させ、該Ｎ型エピタキシャル
層２０４の表面に酸化により約１０００人の酸化膜２０
５を形成し、その上に、気相成長法（以下、ＣＶＤと呼
ぶ）を用いて、約５０００人のＣＶＤ窒化膜２０６と、
約５０００人のＣｖＤｆｌＩ化膜２０７を形成したもの
である。

次に、第２図（Ｂ）に示すように、公知のフォトリソグ
ラフィ技術により、パターン化されたＣＶＤ窒化膜２０
６ａ、　２０６ｂ及びＣＶＤ酸化膜２０７ａ　。

２０７ｂ　（積層膜パターン）を形成し、その上に約５
０００人の厚さのＣＶＤ酸化膜２０８を付着させる。

次に、公知の異方性エツチングにより、第２図（Ｃ）に
示すように、ＣＶＤ酸化膜２０８をエツチングし、ＣＶ
Ｄ窒化膜２０６ａ、　２０６ｂとＣＶＤ酸化膜２０７ａ
、　２０７ｂの側壁部にのみＣＶＤ酸化９２０８Ｍ　。

２０８ｂ、　２０８ｃ、　２０８ｄ　（サイドウオール
）を残す、このとき、酸化膜２０５の一部もエツチング
され、酸化膜２０５ａ、　２０５ｂとなる。

次に、酸化ＩＩ　２０５ａ　、　２０５ｂ　、　２０７
ａ　、　２０７ｂ　、　２０８ａ　。

２０８ｂ、　２０８ｃ、　２０８ｄをエツチングのマス
クとして、例えば５ｉＣ１ａガースを用いてエツチング
を行い、第２図（Ｄ）に示すようにＮ型エピタキシャル
層２０４の約半分の厚みに等しい深さまで除去し、窪み
を形成する。その後酸化を行うことにより、同第２図（
Ｄ）に示すように、約１０００人の酸化膜２０９ａ　。

２０９ｂ、　２０９ｃを窪みの側壁と底部に形成する。

次に、約３０００人の厚さのＣＶＤ窒化膜を形成し、異
方性エツチングを行うことにより、第２図（Ｅ）に示す
ように、富みと積層膜部の側壁部に残留ＣＶＤ窒化膜２
１０ａ、　２１０ｂ、　２１０ｃ、　２１０ｄを形成さ
せる。

次に、公知の高圧酸化技術を用いて、富み部に、Ｎ型エ
ピタキシャル層２０４の窪み深さの約２倍の膜厚まで、
第２図（Ｆ）に示すように酸化膜２１１ａ　。

２１１ｂ、　２１１ｃを成長させる。これにより、エピ
タキシャル層２０４は、各積層膜とそれの側壁を覆うＣ
ＶＤ酸化膜下の第１．第２０島領域２０４ａ、　２０４
ｂ（ベースとエミッタの形成予定領域２１２およびコレ
クタ形成予定領域２１３の各島領域）に分かれる。

その後、燐酸を用いて、酸化膜形成後の複雑な形状を呈
する窒化膜２１０ａ、　２１０ｂ、　２１０ｃ、　２１
０ｄを除去する。この後の状態が第２図（Ｆ）に・示さ
れている。

次に、フォトレジストを塗布し、露光と現像を行うこと
により、ベースとエミッタの形成予定領域２１２にフォ
トレジストを残留させ、コレクタ形成予定領域２１３の
フォトレジストを開口し、エツチングにより第２図（Ｇ
）に示すようにコレクタ形成予定領域２１３の酸化膜２
Ｇ７ｂ、　２０８ｃ、　２０８ｄ、　２０５ｂ及び窒化
膜２０６ｂを除去する。この場合、露光時には、厳密な
マスク合わせ精度を要求されない。

次に、フォトレジストを剥離後、第２図（Ｈ）に示すよ
うに、ＣＶＤにより約１０００人の厚さの多結晶シリコ
ンを形成し、公知のフォトリソグラフィ技術により、ベ
ースとエミッタの形成予定領域２１２　とその周辺領域
、ならびにコレクタ形成予定領域２１３にそれぞれ残留
させる多結晶シリコン２１４ａ、　２１４ｂをパターン
形成する。その後、フォトレジストの塗布、露光及び現
像を行い、フォトレジストでベースとエミッタの形成予
定領域およびその周辺領域の多結晶シリコン２１４ａを
覆い、１〜５ＸＩＯ”ｃｍ−”程度の燐を、コレクタ形
成予定領域の多結晶シリコン２１４ｂにイオン注入する
。そして、フォトレジストの剥離後、約１０００℃で熱
処理を行うことで、多結晶シリコン２１４ｂからの拡散
により、第２の島領域２０４ｂをＮ゛型型頭領域２０４
ｃする。続いて、同様に、コレクタ形成予定領域の多結
晶シリコン２１４ｂをフォトレジストで覆い、ベースと
エミッタの形成予定領域およびその周辺領域の多結晶シ
リコン２１４ａに１〜５Ｘ１０”ＣＩ−”程度の硼素を
イオン注入する。

次に、第２図（１）に示すように、約１００００人の厚
さのフォトレジスト２１５を塗布し、さらに酸素プラズ
マによるアッシング技術を用いて同第２図（１）　に示
すように、ベースとエミッタの形成予定領域の多結晶シ
リコン２１４ａ表面を露出させる。

次に、その露出部からベースとエミッタの形成予定領域
の多結晶シリコン２１４ａ、および酸化膜２０７ａ、　
２０８ａ、　２０８ｂ、及び酸化膜２０５ａの一部をエ
ツチング除去し、第２図（Ｊ）に示すように、第１の島
領域２０４ａの露出部２１６ａ、　２１６ｂを形成させ
る。

次に、第２図（Ｋ）に示すように、窒化膜２０６ａ上で
ラテラル・オーバーグロースの性質を有するエピタキシ
ャル成長を行い、露出部２１６ａ、　２１６ｂに単結晶
シリコン２１７ａ、　２１７ｂを成長させる。このとき
のエピタキシャル成長条件の一例として、温度：８００
〜１０００℃、圧カニ　２５〜８０Ｔｏｒｒ％５ｉＨｔ
ＣＺ　ｚ流量：０．３１１／分、ＨＣＩ流量：１１／分
、■、流量：１００１／分が推奨される。ラテラル・オ
ーバーグロースの長さは、エピタキシャル成長時間で制
御され、エミツタ幅を決定する重要な要因の一つである
。

また、このとき、多結晶シリコン２１４ａ上には、前記
単結晶シリコン２１７ａ、　２１７ｂと一体に多結晶シ
リコン２１８ａ、　２１８ｂが生成され、同様に多結晶
シリコン２１４ｂ上には多結晶シリコン２１８ｃが生成
される。

次に、フォトレジストを塗布し、コレクタ・コンタクト
の多結晶シリコン２１８ｃの領域を開口し、１〜５Ｘ１
０”ＣＩ＋−”程度の燐を多結晶シリコン２１８ｃにイ
オン注入する。続いてフォトレジストを剥離後、再度フ
ォトレジストを塗布し、多結晶シリコン２１８ｃの領域
以外を開口した後、１〜５　Ｘｌ０Ｉｓｃ自−２程度の
硼素を単結晶シリコン２１７ａ、　２１７ｂおよび多結
晶シリコン２１８ａ、　２１８ｂにイオン注入する。続
いてフォトレジストを剥離後、約９００℃の酸素雰囲気
で熱処理することにより、単結晶シリコン２１７ａ。

２１７ｂからの不純物拡散で第２図（Ｌ）に示すように
活性ベース領域２１９ａ、　２１９ｂを第１の島領域２
０４ａ内に形成する。この時、多結晶シリコン２１８ａ
、　２１８ｂ。

２１８ｃ、　２１４ａ、　２１４ｂおよび単結晶シリコ
ン２１７ａ。

２１７ｂの表面には約１０００人の酸化ｉｌ！　２２０
ａ　、　２２０ｂ　。

２２０ｃが形成される。そして、この酸化膜２２０ａ　
。

２２０ｂ、　２２０ｃをマスクに、第１の島領域２０４
ａ上に残存している窒化膜２０６ａの一部を異方性エツ
チングし、開口部２２２を形成する。続いてフォトレジ
ストを塗布し、前記開口部２２２部分を開口し、１〜５
×”０１３Ｃ１”程度の硼素をイオン注入し、約８００
°Ｃでの熱処理を行うことにより、前記開口部２２２部
分の第１の島領域２０４ａ内に活性ベース領域２２６を
形成する０次に、開口部２２２の内壁を含む全面に約２
０００人のＣＶＤ酸化膜２２１を付着形成させる。

このＣＶＤ酸化膜２２１の膜厚によってもエミツタ幅を
制御することができ、必要に応じて適宜膜厚を変化させ
る。

次に、第２図（Ｍ）に示すように、異方性エッチ　“ン
グ技術を用いてＣＶＤ酸化Ｍ２２１をエツチングし、該
ＣＶＤ酸化膜２２１を前記開口部２２２の側壁部に残す
ことにより、この開口部２２２を、縮小されたエミッタ
開口部とする。この時、酸化膜２０５ａの一部もエツチ
ングされ、エミッタ開口部の活性ベース領域２２６表面
が露出する。

次に、約３０００人の厚さのＣＶＤ多結晶シリコン２２
３を生成させ、約５００人の厚さに表面を酸化した後、
１〜５Ｘ１０”Ｃ１１−”程度の砒素をイオン注入する
。この砒素を含有した多結晶シリコン２２３を、前記エ
ミッタ開口部を含むエミッタ形成領域に残留させるよう
に、第２図（Ｎ）に示すように、公知のフォトリソグラ
フィ技術でパターン形成し、９００℃前後の温度で熱処
理を行うことにより、多結晶シリコン２２３からの不純
物拡散で活性ベース領域２２６内にエミッタ２２４を形
成する。

最後に、第２図（０）に示すように、エミッタ、ベース
及びコレクタの各多結晶シリコン電極としての多結晶シ
リコン２２３．２１８ａ、　２１８ｃ上の酸性膜２２７
、２２０ａ、　２２０ｃに公知のフォトリソグラフィ技
術でコンタクトホールを開口し、約５ｏｏｏ人のアルミ
ニウム等の金属をスパッタ法で付着し、パターン形成す
ることで金属電極２２５ａ、　２２５ｂ、　２２５ｃを
形成する。この時、多結晶シリコン電極の抵抗を低減す
る赳めに、酸化膜除去後に、金属シリサイドを形成させ
、その上に金属を付着させてもよい。

以上でこの発明の第２の実施例に係わる製造工程を終了
する。

なお、以上述べた２つの製造工程に於いて、酸化膜分離
を用いずに、深い溝にシリコン等を充填する、所謂トレ
ンチ分離を用いる方法を採用したり、トランジスタ以外
にダイオード、抵抗、キャパシタ等を付加することは、
この発明の趣旨を同等変更するものではない事は明らか
である。

（発明の効果） 以上詳細に説明したように、この発明によれば、素子分
ｌｉｔ　８１域に対し、不活性ベース領域、活性ベース
領域及びエミッタ領域のすべてが自己整合で形成される
ため、マスク合わせ余裕が不要となり、従来例と同一の
設計基準に於いても之バイポーラ素子面積を大幅に縮小
することが可能となり、コレクター基板間の接合容量Ｃ
□及びベース−コレクタ間の接合容量Ｃｔｃを低減でき
る。そして、ｃｙｓ及びＣｔＣの低減により、従来例に
比べ、バイポーラ型半導体集積回路装置の低消費電力化
と高速化を図ることができる。

また、ＣＶＤ酸化膜と異方性エツチング技術、あるいは
エピタキシャル・ラテラル・オーバーグロース技術とＣ
ＶＤ酸化膜形成技術を活用してエミッタ開口部を縮小形
成したので、該エミッタ開口部をフォトリソグラフィに
より制限を受ける最小寸法以下の任意の幅に制御良く形
成することができ、素子の一層の高速化を達成すること
ができる。

【図面の簡単な説明】

第１図はこの発明の半導体集積回路装置の製造方法の第
１の実施例を示す工程断面図、第２図はこの発明の第２
の実施例の工程断面図、第３図は従来の製造方法の工程
断面図である。 １０１・・・Ｐ−型シリコン基板、１０４・・・Ｎ型エ
ピタキシ中ル層、１０４ａ・・・第１の島領域、１０６
ａ・・・多結晶シリコン、１０８ａ　−ＣＶ　Ｄ窒化膜
、１０９ａ　・・・ＣＶ　Ｄ酸化膜、１１０ａ、　１１
０ｂ・＝　ＣＶ　Ｄ酸化膜、１１３ａ、　１１３ｂ”・
酸化膜、１１７ａ、　１１７ｂ−・・酸化膜、１２１ａ
、　１２１ｂ”・多結晶シリコン、１２３ａ、　１２３
ｂ・・・不活性ベース領域、１２４・・・活性ベース領
域、１２５ａ、　１２５ｂ−ＣＶ　Ｄ　ｌ化膜、１２６
・・・多結晶シリコン、１２７・・・エミッタ領域、１
２９−・・開口部、２０１・・・Ｐ−シリコン基板、２
０４・・・Ｎ型エピタキシ中ル層、２０６ａ・・・ＣＶ
Ｄ窒化膜、２０７ａ−ＣＶ　Ｄ酸化膜、２０８ａ、　２
０８ｂ・ＣＶ　Ｄ酸化膜、２１１ａ、　２１１ｂ・・・
酸化膜、２１４ａ・・・多結晶シリコン、２１６ａ、　
２１６ｂ−・・露出部、２１７ａ、　２１７ｂ＝単結晶
シリコン、２１８ａ、　２１８ｂ・・・多結晶シリコン
、２１９ａ、　２１９ｂ−・・不活性ベースｌＩ域、２
２０ａ、　２２０ｂ・・・酸化膜、２２１　・・・ＣＶ
Ｄ＠化膜、２２２・・・開口部、２２３・・・多結晶シ
リコン、２２４　・・・エミッタ領域、２２６・・・活
性ベース領域。 本発明の第１の実施例の工程断面図 第１図 本発明の第１の実施例の工程断面図 第ｆＱｉｉ１ 本発明の第１の実施例の工程断面図 第１ｒｌｌＪ 本発明の第１の実施例の工程断面図 第１図 本発明の第２の実施例の工程断面図 第２図 本発明の第２の実施例の工程断面口 笛りＭ 本発明の第２の実施例の工程断面図 第２因 本発明の第２の実施例の工程断面図 第２図 本発明の第２の実施例の工程断面図 第２図 従来方法の工程断面図

Claims (2)

【特許請求の範囲】
1. （１）半導体基板上にエピタキシャル層を形成し、該エ
   ピタキシャル層の表面に不純物ドープの多結晶シリコン
   、窒化膜および酸化膜の積層膜パターンを形成し、該パ
   ターン側壁に酸化膜のサイドウォールを形成する工程と
   、 その積層膜パターンとサイドウォールで画定して前記エ
   ピタキシャル層に素子分離領域を形成する工程と、 その後、積層膜パターン最上層の酸化膜およびサイドウ
   ォールを除去する工程と、 次いで、積層膜パターン下層の多結晶シリコン側端部を
   酸化し、酸化膜に変換する工程と、その後、積層膜パタ
   ーン中間層の窒化膜を除去し、さらに多結晶シリコン側
   端の酸化膜を除去し、残存した多結晶シリコン周囲の表
   面上に、前記素子分離領域で囲まれたエピタキシャル層
   島領域の露出表面に一部が接してベース電極としての多
   結晶シリコンを形成する工程と、 その後、不純物導入の有無によるエッチング速度差を利
   用して前記積層膜パターン下層の残存多結晶シリコンを
   除去し、開口部を形成する工程と、次いで、前記ベース
   電極としての多結晶シリコンに不純物を導入し、さらに
   該多結晶シリコンからの不純物拡散で前記エピタキシャ
   ル層島領域内に不活性ベース領域を形成する工程と、 その後、前記開口部部分の前記島領域に、不純物導入に
   より活性ベース領域を形成する工程と、その後、前記開
   口部の側壁にＣＶＤ法と異方性エッチングで酸化膜を形
   成し、開口部を、縮小されたエミッタ開口部とする工程
   と、 そのエミッタ開口部に多結晶シリコンを形成し、該多結
   晶シリコンからの不純物拡散で活性ベース領域内にエミ
   ッタ領域を形成する工程とを具備してなる半導体集積回
   路装置の製造方法。
2. （２）半導体基板上にエピタキシャル層を形成し、該エ
   ピタキシャル層の表面に窒化膜と酸化膜の積層膜パター
   ンを形成し、該パターン側壁に酸化膜のサイドウォール
   を形成する工程と、 その積層膜パターンとサイドウォールで画定して前記エ
   ピタキシャル層に素子分離領域を形成する工程と、 表面に多結晶シリコンを生成した後、該多結晶シリコン
   を前記積層膜パターンとサイドウォール部分から除去し
   、さらに積層膜パターン上層の酸化膜とサイドウォール
   を除去することにより、前記素子分離領域で囲まれたエ
   ピタキシャル層島領域の一部を露出させる工程と、 その露出部に、前記積層膜パターンの下層である窒化膜
   上にも横方向に成長させて単結晶シリコンを成長させ、
   同時に一体に、前記島領域の周囲に残存している前記多
   結晶シリコン上に多結晶シリコンを成長させる工程と、 それら多結晶シリコンと単結晶シリコンに不純物を導入
   し、さらに熱処理を行って前記単結晶シリコンから前記
   島領域に不純物を拡散させることにより、島領域内に不
   活性ベース領域を形成する工程と、 前記熱処理時に多結晶シリコンおよび単結晶シリコン表
   面に形成された酸化膜をマスクとして前記積層膜パター
   ン下層の窒化膜の一部をエッチングして、開口部を形成
   する工程と、 その開口部部分の前記島領域に、不純物導入により活性
   ベース領域を形成する工程と、 前記開口部の側壁にＣＶＤ法と異方性エッチングで酸化
   膜を形成し、開口部を、縮小されたエミッタ開口部とす
   る工程と、 そのエミッタ開口部に多結晶シリコンを形成し、該多結
   晶シリコンからの不純物拡散で活性ベース内にエミッタ
   領域を形成する工程とを具備してなる半導体集積回路装
   置の製造方法。