JPS62147768A - バイポ−ラトランジスタ装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はバイポーラトランジスタ装置のＪＲ造方法、
特に、クラフトペース領域とエミッタ領域とを自己ＭＯ
的に形成するバイポーラトランジスタ装置の製造方法に
関する。

〔従来の技術〕

高速バイポーラトランジスタ装４は、一般に。

寄生ベース抵抗衾或少させて＾連化・鍋″ｇ度化盆図る
ため、′電極の引き出しに二層のポリシリコン膜が形成
さｎる。このようなバイポーラトランジスタ装置は、従
来、矢に述べるようにして製造さｎていた。第２図（ａ
）（ｂ）（ｃ）を参照して詣、明すると。

まず、第１尋゛紙型（以下、Ｐ型と称す）の半導体基板
（２０１）に第２尋電型（以下、ｎ型と祢丁）の埋込層
（２０２）およびチャンネルストッパ領域（２０３）を
形成し、次いで％ｎ型のエピタキシャル層（２０４）ｔ
［長させる。そして、このエピタキシャルＷＩ（２０４
）の表面部上酸化してシリコン酸化膜（２０６）　’に
形成した後、全面にシリコン窒化膜（２０７）を成長さ
せる０続いて、このシリコン窒化膜（２０７）　ｔｌ−
所定のパターンに従って選択的にエツチングし、このエ
ツチングさｎた所定パターンのシリコン窒化膜（２０７
）’ＩＩ”マスクにして選択酸化を行いシリコン酸化膜
（２０５）を形成する。

次に、シリコン窒化膜（２０７）およびシリコン酸化膜
（２０６）　′ｔ−所足のパターン（後述するエミッタ
形底部に対応するパターン）に従って再度選択的にエツ
チングし、そして、ノンドープポリシリコン膜を成長さ
せて選択酸化ケ行い、分離用のシリコン酸化膜（２０９
ａ）（２０９ｂ）（２０９ｃ）（２０９ｄ）を形成する
。この後、こｎらシリコン酸化膜（２０９ａ）（２０９
ｂ）Ｔｈよびシリコン酸化Ｈ（２０９ｂ）（２０９ｃ）
間のポリシリコン膜（２０８ｂ）にボロン等の不純物を
選択拡散法に工りドーピングして該ポリシリコン膜（２
０８ｂ）ｉ低抵抗化するとともにエピタキシャル層（２
０４）内にグラフトベース領域（２１０）を形成し、ま
たｒ＝Ｊ様に、シリコン酸化膜（２０９ｃ）（２０９ｄ
）間のポリシリコン膜（２０８ａ）にリン等の不純物を
ドーピングしてポリシリコン１１３Ｎ（２０８ａ）を低
抵抗化するとともにｎ型高不純物　度のコレクタ尋出領
域（２１１）　？ｆ″形成する０なお、後述する工うに
、ポリシリコン膜（２０８ｂ）はベース電極となり、ポ
リシリコン膜（２０８ａ）はコＶクタ′１極となる０次
に、第２図（ｂ）に表わさｎるように。

シリコン酸化膜（２０９ｂ）を除去し九後に酸化を行い
、ポリシリコンＩＮ（２０８ｂ）の表面部お工びエピタ
キシャル層（２０４）の一部にシリコン酸化膜（２１２
）′（Ｉ−形成する０この時、シリコン酸化膜（２０７
）は、耐酸化のマスクとして作用し、酸化を阻止する０
この後、イオン注入を行なってベース領域（２１３）’
／影形成る。　絖いて、棺２図（Ｃ）に表わざｎるよう
に、シリコン酸化ＩＮ（２０７）およびシリコン酸化膜
Ｃ２０６）ｋ除去した後、ポリシリコン膜（２１４）ｋ
成長させ、このポリシリコン１ｌｌ（２１４）にリンを
拡散させて熱処理を行いエミッタ領域（２１５月所徹す
る。そして、エツチングによりポリシリコン膜（２１４
）　ｔ−選択的に除去してポリシリコン電＆（２１４ａ
）を形広し、また。

シリコン酸化膜（２１２）を選択的に除去してベース・
ポリシリコン電極開孔＠（２１６）お：びコレクタ・ポ
リシリコン１極開孔部（２１７）を形成する。以下、一
般的な製造過程を経てバイポーラトランジスタ装置が製
造される。

〔発明が解決しょうとする問題点〕

しかしながら、上述した従来のバイポーラトランジスタ
装置の製造方法にあっては、シリコン窒化膜（２０７）
を形成してエミッタ領域（２１５）の位置を決定し、こ
の後、熱酸化法によってシリコン酸化膜（２０９ｂ）’
ｅ影形成る。このため、シリコン酸化Ｍ（２０９ｂ）を
形成する際に、シリコン窒化膜（２０７）の端部付近の
エピタキシャルノ＝（２０４）に後の接ケリークの原因
となる結晶欠陥が発生し、歩留ジを向上させることが困
難となるという問題点があった。

さらに、エミッタ領域（２１５）とグラフトベース領域
（２］０）との間の距離（Ｌ）（第２図（Ｃ））は、−
／　＋７　コン窒化ＩＮ　（２０７）のパターンとシリ
コン酸化膜（２０９ａ）を形成するフォトレジストパタ
ーンとの菫ね会せ寸法によって決定さｎるが、フォトマ
スクの位ａ調整ヲ行うための余裕寸法が不可欠であるｔ
め、上記距＊（Ｌ）ｔ−小さくすることができず、その
抵抗値および接合容量により高速化が制約全党けるとい
う問題点があった。また同様に、グラフトベース領域（
２１０）の寸法はシリコン酸化膜（２０５）とシリコン
酸化膜（２０９ａ）全形成するフォトレジストパターン
とのＭｎ＆せ寸法で決定さｎるが、フォトマスクの位置
調整用の余裕寸法が不可欠であり、漏速化が困難である
という問題点がめった。

〔問題点全解決するための手段〕

この発明にかかるバイポーラトランジスタ装置の製造方
法は、上記各問題点金鑑みてなされ友もので、第１４電
型の半畳体基板の表面部に第１マスク層金形成するとと
もｖｃ該第１マスク層上に第１ポリシリコン暎ヲ形成す
る第１工程と、前記第１ポリシリコン膜上に所定パター
ンの第１シリコン窒化膜および第１シリコン酸化膜を備
え次第２マスク／Ｉ’！−形成し、該第２マスク層を用
い前記第１ポリシリコン膜を酸化して第３マスク層を形
成する第２工程と、前記第１シリコン酸化膜を用いエツ
チングして前記第１シリコン窒化膜を自己整置的に縮少
させた後に前記第１シリコン酸化膜を除去する第３工程
と、前記第３マスク層および前記第１シリコン窒化１１
！−用い前記第１ポリシリコン膜を選択的に除去した後
に該第１ポリシリコ−膜を用い前記第１マスク層を選択
的に除去する第４工程と、を有している。

〔作　用〕

この発明にかかるバイポーラトランジスタｆ装置の製造
方法に工ｎば、第１シリコン酸化膜をマスクにして第１
シリコン窒化膜をガイドエツチングにより自己整置的に
縮少させ、この第１シリコン窒化膜勿用いて第１ポリシ
リコン膜を選択的に除去し、この第１ポリシリコン膜を
基に半得体基板上にエミッタ領域とグラフトベース領域
を形成する。このため、エミッタあるいはグラフトベー
ス領域となる半褥体基板に結晶欠陥力；生じることは無
く、接仕り−クが生じることも無くなってトランジスタ
の微細化が図れる。ｔｆＣｌ　フォトマスクの位置調欽
を考慮する心安が無い友め、エミッタ領域とグラフトベ
ース領域との距離およびクラフトペースの寸法全厳密に
決定することができ、抵抗値お工び接会答量紮減少させ
て高速化を図ることができる。

〔実施例〕

以下、この発明の実施例全図面に基づいて説明する。第
１図（ａ）〜第１図（ｊ）は、この発明にかかるバイポ
ーラトラ／ラスタ装置の製造方法の一芙施例ｔ−表し％
−４製造工程におけるバイポーラトランク装置のｆｆｒ
面図である。まず、第１図（ωに示す工うに、第１導電
型（以下、Ｐ型で例示する）の半尋体基板（シリコン基
板）（１０１）に第２尋電型（以下、ｎ型で例示する）
の埋込層（１０２）およびＰ型＾不純物濃度のチャンネ
ルストッパ電域（１０３）を形成する。そして、シリコ
ン基板（１０１）上にｎ型エピタキシャル層（１０４）
ｋ成長させた後、このｎｍエピタキシャル層（１０４）
ｔ−選択的に酸化して素子分離用のノリコン酸化膜（１
０５）　ｋ形成する。

続いて、エピタキシャル層（１０４）の表面に薄いシリ
コン酸化膜（１０６）を形成し、この後、全面にＣＶＤ
法によってシリコン窒化膜（第］マスクｔｉｉｔ）（１
０７）’ｅ影形成る。そして、シリコン酸化膜（１０６
）およびシリコン窒化膜（１０７）’に選択的に除去し
てコレクタコンタクト孔（１０８ａ）　ｔ？影形成、エ
ピタキシャル層（１０４）の表面の一部全露出させる。

このコレクタコンタクト孔（１０８ａ）ｉ形成さｎた領
域がコレクタ１Ｊ貝域（１０８）となる０次に、第１図
（ｂ）に示すように、シリコン窒化膜（１０７）上の全
面にノンドープポリシリコンｆＩＸ（ｉ１ポリシリコン
膜）　（１０９）　（図中、符号１０９ａ＃１０９ｂ″
′Ｃ表示）を形成する。以下が第１工程に相当する。そ
して、このポリシリコン膜（１０９）　４４択酸化法に
より岐化してシリコン１−Ｊ２化膜（１１０）ｋ形成し
、ポリシリコン膜（１０９）２２つのポリシリコア１１
！！（１０９ａ）　（］０９ｂ）に絶縁分離する。続い
て。

ポリシリコン膜（１０９ｂ）にボロｙ全選択的にドーピ
ングして低抵抗化し、ポリシリコン膜（１０９ｂ）をＰ
型のベース電極とする。この後、全面にＣＶＤ法によっ
てシリコン窒化膜（ａＴＩシリコン窒化＃）（１１３）
１＆：成長させ、また、シリコン窒化膜（１１３）上に
シリコン酸化膜（第１シリコン咳化膜）　（１’１４）
を形成する。これらシリコン窒化膜（１１３）およびシ
リコン酸化Ｆ５（１１４）が第２マスク層に相当する。

次に、第１図（ｃ）に示すように、エミッタ形成部以外
のシリコン酸化ｇ　（１１４）とシリコン窒化膜（１１
３）と全選択的に除去し、シリコン窒化膜（１１３）ｋ
酸化用マスクに用いてポリシリコン膜（１０９ａ）　（
１０９ｂ）の表面にシリコン酸化膜（第３マスク層）（
１１５）を選択的に形成する。以上が第２工程に相当す
る。

欠に、第１　Ｃ！１（ｄ）に示すように、シリコン酸化
膜（１１４）’、ｒマスクに用いてシリコン窒化Ｎ（１
１３）’、ｒサイドエツチングし、ポリシリコ−’＋１
１２　（１０９ｂ）の表面の一部全露出させて露出部（
１１９ｃ）を設だする。この時、エツチング液として赤
りん酸會用いれば、シリコン窒化膜（１１３）のエツチ
ング量ヲエッチングレートと時間で制御することができ
、また、シリコン酸化膜（１１４）がエツチングされる
こともほとんど無くなる０続いて、第１図（ｅ）に示す
ように、シリコン酸化膜（１１４）　’に除去する０以
上が第３工程に相当する０そして、この後、シリコン７
化膜（１１３）とシリコン酸化膜（１１５）と會マスク
に用いてポリシリコン膜（１０９ｂ）　Ｑ選択的に除去
し、シリコン窒化膜（１０７）の一部を露出させてポリ
シリコンパターン（１１６）’に形成する。

次に、第１図（ｆ）に示すように、シリコン窒化膜（１
１３）およびシリコン窒化膜（１０７）の一部を終りん
酸液等で選択的だ除去してポリシリコンパターン（１１
６）の直下にシリコン窒化膜パターン（１１７）を形成
する。以上が第４工程に相当０そして、ポリシリコンパ
ターン（１１６）’にマスクとしてボロン全イオン注入
し、Ｐ　型のグラフトベース領域（１１８）　’に形成
する。この後、ポリシリコンパターン（１１６）ｋイオ
ンエツチング等の異方性エツチングにより除去する。こ
の時、ポリシリコン膜（］０９ａ）　（］０９ｂ）１”
Ｉシリコンへｙ化１Ｊ（１１５）で枠わ扛ているためエ
ツチングさｎることに無く、また同様に、エピタキシャ
ル層（１０４）Ｕシリコン酸化膜（１０７）によりａわ
れでいるためエツチングさｎることは無い。

次に、あ１凶セ）に示すように、シリコン窒化膜パター
ン（１１７）ｋマスクに用いてプア、ソード弗酸液等に
エリシリコン酸化膜（１０６）を選択的に除去し、グラ
フトベース頭載（１１８）の表面ケ露出させる。そして
、全面にＣＶＤ法に工ってノンドープポリシリコン換（
］　１９）を面長させ、９００［”Ｏ］〜１０００［”
Ｏ］　　のカロ熱処理を施丁０この加鍬鳴処理にニジ％
Ｐ　型のポリシリコン膜（１０９ｂ）お工びグラフトベ
ース領域（１１８）ａ＝らノ／ドーグポリシリコンＩＩ
Ｉ（１１９）にボロンか拡散して、ポリシリコンｇ（１
１９）円ンこボロ／拡敢狽域（１］　９ａ）　（第１凶
（ｇｌ中多点全付して表す）が形反さする。この時。

ポリシリコン１ｌｊｌ（１１９）のシリコン窒化膜パタ
ーン（１１７）よ２工びシリコン酸化膜（１１０）（１
１５）上の部分（１１９ｂ）にに、ボロンが拡散される
ことに無い０次に、第１図（植に示さｎるように、不純
物姶度差に工ってエツチングレートが異なる液（例えば
。

ＫＯＩ（等）上用いてポリシリコン膜（１］９ｂ）　ｔ
［択的に除去する。そして、ポリシリコン膜（１１９）
のボロン拡散領域（］］９ａ）はエツチングさｎずに残
り、ベース電極となるポリシリコン膜（１０９ｂ）とグ
ラフトベース領域（１１８）とを接続する。

続いて、第１図（ｉ）に示されるように、シリコン窒化
膜パターン（１１７）’にマスクにしてポリシリコンｌ
１ｌ（１１９）の熱酸化全行い、ボロ／拡散領域（１１
９ａ）の表面にシリコン酸化膜（１２０）’に形成する
。そして、シリコン窒化膜パターン（１１７）　’ｌ”
除去してシリコン酸化膜（１０６）’に露出させ、シリ
コン酸化膜（１０６）直下のエピタキシャル層（１０４
）にボロンをイオン注入してグラフトベースＩｊｌ（１
１Ｂ）間に活性ベース領域＜１２１）を形成する。この
後、第１図（ｊ）に示されるように、シリコン酸化膜（
１０６）’！ｒ除去Ｌ　テヘ−ス饋域（１２］）の一部
’ｋＡ出させる。なお。

この時、シリコン酸化膜（１１５）（１２０）　Ｕシリ
コン酸化膜（１０６）に比奴して十分に厚いため、ポリ
シリコン膜（１０９ａ）（１０９ｂ）が露出することは
無い０そして、ＣＶＤ法によって全面にポリシリコン膜
（１２２）　ｋ成長させ、このポリシリコン膜（１２２
）にヒ素（またはリン等）をドーピングした後にカロ熱
処理を行って、ペース狽域（１２１）上にｎ　型のエミ
ッタ領域（１２３）を形成する。続いて、フォトエツチ
ング法等にエリシリコン酸化膜（１１５）　ｋ選択的に
除去し、ポリシリコン膜（１０９ａ）（１０９ｂ）にコ
ンクタ′ｔｊＬ極コンタクト孔（１２４）およびベース
電極コンタクト孔（１２５）？形成する。

以下、配線等の一般的な工程を経てバイポーラトランジ
スタ装置が製造される。

〔発明の効果〕

以上説明してきたように、この発明にかかるバイポーラ
トランジスタ装置の製造方法によれは、シＩＪコ／窒化
膜パターンケマスクに用いてサイドエツチングを行いグ
ラフトベース′唄域勿形成するため、以下（＋）（ｉ＋
１のような効果が得らｎる〇（１）　　エミッタ領域と
なるエピタキシャル層に格子欠陥を生じさせること無く
エミッタ領域に対しグラフトベース領域等がセルツマラ
インで形成され、トランジスタを微細化して高集積化を
図ることができる０ （１１）グラフトベース領域がシリコン窒化膜のサイド
エッチフグ量の制御により高Ｎ度かつ十分小さい面積で
形成さｎ％接接客容量小さくして高速化を図ることがで
きる０

【図面の簡単な説明】

第１図（ａ）から第１図（ｊ）はこの発明にかかるバイ
ポーラトランジスタ装置の製造方法を説明するための図
であシ、製造工程におけるトランジスタ装置の断面図で
ある。第２図（ａ）から第２図（ｃ）は従来のバイポー
ラトランジスタ装置の製造方法における各製造工程のト
ランジスタ装置＃置の断面図である０１０１・・・・・
・半導体基板、１０７・・・・・・シリコン窒化膜（第
１マスク層）、１０９，１０９ａ、１０９ｂ　−−−−
−・ポリシリコン膜（第１ポリシリコン膜）％　１１３
・・・・・・シリコン窒化膜（第１シリコン窒化膜）％
　１１４・・・・・・シリコン酸化膜（第１シリコン酸
化膜）、ｌｘ５・・・・・・シリコン酸化膜（第３マス
ク層）、１１６・・・・・・ポリシリコンパターン０ ν　　　　　　　　　　　　　　　　　　　　　　　　
　　　くコ１＋４１ ＼、　　　　　　　　　　　　　　　　　　　　　　　
　　　＼−第乙図

Claims (1)

1. 【特許請求の範囲】 （ａ）第１導電型の半導体基板の表面部に第１マスク層
   を形成するとともに、該第１マスク層上に第１ポリシリ
   コン膜を形成する第１工程と、（ｂ）前記第１ポリシリ
   コン膜上に所定パターンの第１シリコン窒化膜および第
   １シリコン酸化膜を備えた第２マスク層を形成し、該第
   ２マスク層をマスクに用いて前記第１ポリシリコン膜を
   酸化し第３マスク層を形成する第２工程と、 （ｃ）前記第１シリコン酸化膜をマスクに用いエッチン
   グして前記第１シリコン窒化膜を自己整合的に縮少させ
   た後、前記第１シリコン酸化膜を除去する第３工程と、 （ｄ）前記第３マスク層および前記第１シリコン窒化膜
   をマスクに用い前記第１ポリシリコン膜を選択的に除去
   し、該第１ポリシリコン膜をマスクに用いて前記第１マ
   スク層を選択的に除去する第４工程と、を有することを
   特徴とするバイポーラトランジスタ装置の製造方法。