JPS58131761A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の製造方法に関し、特に絶縁物によ
る素子分離技術を改良した相補製ＭＯ８半導体装置の製
造方法に係る。

〔発明の技術的背景とその問題点〕

半導体集積回路における分離技術に関しては高集積化、
製造プロセスの容品化を図るものとして一般に分離領域
を選択酸化技術によって形成した酸化膜を使用するもの
が知られている。

この方式によれば、能動領域の周囲が酸化膜によって取
り囲まれているため、ペース拡散等においてセルフアラ
インメントが可能で従来のようなマスク合せＯための不
要な部分が省略でき高集積化が可能となシ、ま九１１面
が深い酸化膜により構成され九ことによって接合容蓋は
桁違いに減少する。しかしながら、この方式ではシリコ
ン基板中ＫＩＩＩ＆酸化膜を選択的に埋没させる構造の
ため・　７リコン基板に大きな歪が生じ、素子の電気的
特性を劣化させ、耐酸化性マスクの構造、構成、膜厚及
び選択酸化条件、時にはシリコン基板そのものの材料自
身の選択に著しい制限を与えている。これは、例えば文
献ＩＫＤＭ　＠Ｈ１ｇｋ　Ｐｒ＠５ｓｕｒｅ　０ｘｉｄ
ａｔｉｏｎ　ｆｏｒ　Ｉｔｏｌａ−１ｉｅｍ　ｏｆ　Ｈ
ｌｇｈ　８ｐ＊＊ｄ　Ｂｉｐ＠ｌａｒ　Ｄｅｖｉｃ＠＠
”１９７９年ＰＰ３４０〜３４３Ｋｌｉ！載されている
。

また、窒化シリコン属をマスクとして熱酸化を行なうと
、１ホワイトリーン”と称するクリコンナイトライド膜
が窒化シリコン属の下の８亀基板中に形成され、これが
素子の耐圧不良の原因となる。更に、耐酸化性マスクと
して窒化シリコン膜と酸化膜からなる２重層のものを使
用する丸め、ｌμｓＫ近いバーズビークが窒化シリコン
膜下に喰い込み、その結果２μｍ以下の素子間分離膜の
形成が困−であっ九、これは１例えば文献１１１ｒｄｓ
　Ｉｌ＠ａｋ　Ｃ＠ｎｆｉｇｕｒａｔｉｏｎ　ａｎｄＥ
口ｍｉ−ｍａｔｉｏｍ　＠ｆ　Ｇａｔｅ　０ｘｉｄｅ　
Ｔｈｉｎｍｉｇ　Ｐｒｏｄｕ＠ｅｄｄｕｒ１ｍｇ　８＠
ｌ＠ａｔ１ｏｎ　０ｘｉｄａｔｉｏｎ　−１９８０年Ｐ
２１６〜２２２　Ｊ、ＩＣ，０，８Ｋ記載１’している
。

上記欠点を解消する丸めに本出願人は半導体基板上に被
酸化性材料層を形成し、この材料層上に直Ｉｉ！窒化シ
リコンからなる耐酸化性マスクを選択的に形成し死後、
該マスクを用いて材料層を選択酸化し、ひきつづき、ｉ
スフ除去、その下の残存材料層の少なくとも一部除去を
行なうことによりて２選択酸化時、半導体基板への熱影
響による欠陥発生を防止し、かつ同選択酸化時のバーズ
ビークの発生を抑制すると共に材料層上へのオキシナイ
トライド膜の生成を防止でき、ひいては電気特性が喪好
で、変換差の小さい微細電子に適し死中導体装置の製造
方法を既に提案した。

しかしながら、窒化シリコンからなる耐酸化マスクの厚
さにはウェーハのそ９発生等による上限がめる九め嶺酸
化性材料を通してチャネルスト、／４′用イオン注入を
行う必要のある上記方法を相補型ＭＯ８ＬＳＩの製造方
法に適用する場合、注入イオンが窒化シリコンからなる
耐酸、化マスクをつきぬけて皺酸化性材料にまで打ち込
まれ。

その後の熱酸化中に基板にまで達し基板表面濃度が変化
するという問題が発生する。

〔発明の目的〕

本発明は上記事情に働みなされたもので、既Ｋｍ案し丸
方法と同様な効果を有すると共に・耐酸化性材料層のパ
ターンが存在する基板への不純物の侵入、これＫよる基
板表面濃度の変化を肪止し九相補ｇＭＯＢ半導体装置等
の半導体装置の製造方法を提供しようとするものである
。

〔発明のＩｌ費〕

本発明は半導体基板上に被酸化性材料層を形成する工程
と、この材料層上に耐酸化性材料層と不純物ドーピング
マスク材料層からなる二層構造のパターンを選択的に形
成する工程と、このパターンをマスクとして半導体基板
に不純物をイオン注入する工程と、前記不純物ドープマ
スク材料層を除去した後、耐酸化性材料層の１４ターン
をマスクとして前記被酸化性材料層を少なくとも一部酸
化して酸化膜を形成する工程と、前記半導体基板が露出
するように前記耐酸化性材料層とその下の残存被酸化性
材料層を少なくとも一部除去する工程とを具備し九こと
を特徴とするものである。

本発明における被酸化性材料層は選択酸化により素子間
分離膜としての酸化膜を形成するために利用される。か
かる材料としては、例えば多結晶シリコン並びにリン、
砒素、Ｉロンなどの不純物が高濃度ドープされた多結晶
シリコン・或いはモリブデンシリサイド、タングステン
シリサイド、タンタルシリサイドなどの金属珪化物等を
挙けることができる。なお、材料層を半導体基板上に形
成するにあ九っては、酸化膜を介して材料層を形成して
もよい、このように基板と材料層の間に酸化膜を介在さ
せることにより、％に材料層として高１ｌＩＩＦｊＩＬ
不純物ドープ多結晶シリコン層を用いた場合、選択酸化
時に該多結晶シリコン層中の不純物が基板中に拡散する
のを＃酸化膜により阻止できる利点を有する。

また、材料層として不純物ドープ多結晶シリコン層を用
い、この残存多結晶シリコン層をエツチングするＫ１１
ｌしても、前記酸化膜が基板に対するエッチングストッ
／譬として作用する。

本発明においてはパターンの一部を構成する　　。

窪化シリ；ンからなる耐酸化性材料層を被酸化性材料層
上に直接形成することを特長とし、かかる状態において
選択酸化を行なうことによって、耐酸化性マスク下に酸
化膜が峻い込む、いわゆるバーズビークを着しく抑制で
きると共に・マスク下の材料層表面の一部にオキ７ナイ
トライド膜が生成されるのを防止できる。なお、オキシ
ナイトライド膜が生成されないことによる効果は以下の
如くである。即ち、選択酸化によプ材料層の露出部付近
に厚い酸化膜を形成し、マスクを除去した後、残存材料
層を除去するが。

この除去にあたっては形成すべき素子間分離膜がオーバ
ーハング構造となるのを避けるために反応性スパッタイ
オンエツチングにより除去する。しかし、このエツチン
グ時に残存した帯状のオキシナイトライド膜がエツチン
グマスクとして作用し、厚い酸化膜に沿って材料層が残
る。

こうした状態で残った被酸化性材料層を熱酸化して酸化
１１に変換すると、素子間分離膜の面積が広くなる、つ
まり寸法変換差が大きくなり、素子の微細化の妨げとな
る。したがって１選択酸化時に、耐酸化性材料層下の被
酸化性材料層表面の一部にオキシナイトライド膜が生じ
ないことは、素子の微細化の点から極めて有益である。

また、輩化シリコンからなる耐酸化性材料層上ｊＣＣＶ
Ｄ　６１０２からなる不純物ドーピングマスク材料層を
積層して二層構造のパターンを被酸化性材料層に形成す
ることによ多チャネルストッパ形成用イオン注入時にマ
スクの下の半導体表面に鋲ってチャネルスト、パが形成
されることを防止できる０％に相補型ＭＯ８Ｉ　Ｃにお
けるようにｐ−ウェル領域上のチャネルストッパ形成と
ｍｆＪ基板上のチャネルストツノ臂形成を別々に行う必
要のある構造のものでは上述の耐酸化性材料の・母ター
ンのみを形成するための例えばｔム系レノストをそのｔ
ま使えず七のノ臂ターン形成後−たん除去し、改めてチ
ャネルストッパ形成用のレノストマスクパターンを形成
せねばならない、しかし、こうし友方法では１回目と２
回目の／母ターン形成の合わせずれＫよシ耐酸化性材料
のノ譬ターンに対してチャネルス）　ｙ　／譬ｆ自己整
合的に形成することは困難となる。これに対し、本発明
のようにイオン注入マスクとして不純物ドーグマスク材
料層を耐酸化材料層上に被覆してパターンを形成するこ
とにより、チャネルストツ／譬を耐酸化性材料層の・９
ターンに対して自己整合的に形成でき、その結果相補型
（転）ＢＩＣＯＨ造方法にまで用途を広げることができ
る。なお、チャネルストッパ形成のイオン注入を行った
後１選択酸化する前Ｋ　Ｃ’ＶＤ　８１０２からなる不
純物ドーグマスク材料層を除去しなければならない、そ
の場内は選択酸化後、耐酸化材料層のパターンで覆われ
ない領域の４リシリコン等の微酸化性材料は二酸化シリ
コンに変化するのでＣＶＤ　ａｉｏ２のみを選択的に除
去することは不可能な丸めである。

本発明における残専被酸化性材料層の除去手段としては
、酸化膜端部下がオーバーハング構造となるのを避ける
ために、基板に対して略喬直に残存材料層を工、チング
し得る反応性スノ臂ツタイオンエツチング法、イオンビ
ームエツチング法などの異方性エツチング法を採用する
ことが望ましい。

〔発明の実施例〕

実施例 〔１〕まず、ｍＷｉの単結晶シリコン基板ＪＫ＆ロンを
ドーズ量８．５　Ｘ　１０　／ｃｓ２の条件でイオン注
入し、１１９０℃で３０時間活性化（ドライツイン）し
て深さ約１０ｊ調、表面濃度的８　Ｘ　１０　／ｌｘ２
のｐ−ウェル２を選択的に形成しえ、つづいて、熱酸化
処理を施して基板１及びｐ−ウェル２上に厚さ１０００
ＸＯ熱酸化膜３を成長させ死後、熱酸化膜３上に多結晶
シリコンを気相成長させ被酸化材料層としての厚さ４０
００Ｘの多結晶クリコン層４を堆積し九（・１１１１１
図図示）。

（ｉｉ〕次いで、多結晶シリコン一層４上に直豪厚さ２
０００Ｘの窒化シリコン層及び厚さ５０００Ｘｏ　５ｔ
ｏ２層を気相成長法によシ頴次堆積し九後、反応性スフ
中ツタイオンエツチングを用いたフォトエツチングプロ
セスによりノ臂ターニングして基１１１０嵩子領域予定
Ｗ（、チャネルＭＯ８）ランジスタ領域予定部）及びシ
ーウェル２の素子領域予定ＩＩ（ｍチャネルＭＯＢ　）
ランジスタ領域予定部）Ｋ対応する多結晶シリコン層４
上部分に窒化シリコン層５　＠　　＃　Ｊ　富、８１０
２層６１＋６ｇからなる積層／母ターンＦ１ｅＦ１を夫
々形成した。つづいてｐチャネル鵬８トランジスタ領域
予定部上にレジストパターン１を形成し死後これら積層
パターン７１ｓ７１及びレジストパターン１をマスクと
して一ロンを加速電圧１８０に＠Ｖｂ　　ドーズ量４Ｘ
１Ｇ／ａｌ１２の条件でイオン注入し、活性化してｐ＋
履のチャネルストッパ９・・・管形成した（１１２＃Ａ
図示）。

〔■〕次イで７ツ化アンモニウム液で５ｉｄ２層＃１＋
１１を除去し、残り九Ｉ４ターン化され走電化シリコン
層ｌ＠ｍｌ露を耐酸化性マスクとして多結晶クリコン層
４を選択酸化した。この時・多結晶シリコン層４の露出
部付近が酸化されて寸法度換差が０．１５＃ｍの素子間
分離用の厚さ８０００Ｘの厚い酸化膜１ｏ・・・が形成
された（第３図図示）、ま走電化シリコン層１１１　ｊ
　ｇ下の酸化されずに残った多結晶シリコン層４１１゜
４１′の前記酸化＠１０・・・Ｋ沿う表面部分にはオキ
シナイトライド膜が全く生じなかつ九。

〔１ｖ〕次いで・窒化シリコン層５凰　・５露をＣＦ４
　系のドライエツチングにより除去し死後、残存多結晶
シリコン層４１’＋４Ｂ’をｃｃｔ４系の反応性スノ母
、タイオンエ、チングで除去した。この時、残存多結晶
シリコン層４１／　、　４．１表面にはオキシナイトラ
イド膜が存在しない九め、厚い酸化膜１０・−に対して
セルファラインで鋏多結晶シリコン層４１’ｍ４雪’が
略喬直にエツチングされ、第４図に示す如く厚い酸化７
７４１０・・・の素子領域予定部側の側面のオーバーハ
ング部に多結晶シリコン層４“が残った。ひきつづき、
露出した熱酸化膜３をフッ化アンモニウム液で除去して
基板１及びｐ−ウェル２の素子領域を露出させ九（同纏
４図図示）。

（Ｖ）次いで、熱酸化処理を施した。この時ｎ型単結晶
シリコン基板１及びｐ−ウェル２の露出し九素子領域Ｋ
ｆ−）酸化膜となる厚さ４００１の酸化膜１１１　ａｌ
ｌ諺が成長されると同時Ｋ、オー／ｌ−ハング部に残−
）九多結晶ンリコン層４′が酸化膜とな）前記厚い酸化
膜と共にオーバーハング部のない素子間分離膜１２・・
・が形成された（第５図図示）。

〔ｖ１〕次いで、常法に従って素子間分離膜１２・・・
で分離された基板１及びｐ−ウェル２の素子領域上の酸
化ｉｌＩ［Ｊ　１１　　ｍ　１７１　Ｋ夫々多結晶シリ
コンのゲート電極ＪＪ１＊ＪＪ１を形成し、同ダート電
極１７１　　＋　１１重をマスクとして酸化膜１１Ｂ＋
１１Ｂをエツチングしてダート酸化膜１４１”＋　１４
ｇを形成し、更にｎ型の単結晶シリコン基板１にｌロン
を選択的にイオン注入し、活性化してｐ＋雛のソース、
ドレイン領域１５！　・１６１を形成してシチャネル！
１４０８　）ランジスメを作製し、一方ｐ−ウェル２に
砒素を選択的にイオン注入し、活性化してｎ＋型のソ−
ス、ドレイン領域１５ｍ、１６．を形成してｎチャネル
ＭＯ８）ランジスタを作製し、　ｃＭＯｇを造った（第
６図図示）。

しかして、本発明はａｍ単結晶シリコン基板１及びこれ
に選択的に形成されたｐ−ウェル２上に多結晶シリコン
層４を形成し、これを選択酸化することにより素子間分
離膜１２・・・を形成するため、従来の選択酸化法に比
べて酸化時間を著しく短かくでき、ひいては基Ｉ［１及
びｐ−ウェル２への熱影響を抑制できｐ−ウェルドライ
ノイン中に導入され九欠陥のＩ［Ｋよる多数の欠陥発生
を少なくできると共に、予め形成されたｐ−ウェル２の
不純物の再拡散を着しく少なくできる。を九、従来の選
択酸化法の如く基板及びｐ−ウェルの一部を直接酸化し
て素子間分離膜を造るのではなく、基板１及びｐ−ウェ
ル２上の、多結晶シリコン層４の選択酸化によシ素子間
分離膜１２・・・を形成するため、基板１及びｐ−ウェ
ル２への多大なストレス発生を防止できる。　罠に、多
結晶シリコン層４上に直＠Ａターン化した電化シリコン
層６１ｍ５Ｂを形成し九遺択酸化においては、オキシナ
イトライド膜が多結晶ｙリコン層４表面上の一部に形成
されないことは勿論、基板１及びウェル２上にも全く形
成されない。し九がりて、選択酸化後においても＊Ｗｉ
単結晶シリコン基Ｉ［１及びｐ−ウェル２に欠陥発生が
極めて少ないため、リーク電流の発生を抑生じた電気特
性の嵐好な０ＭＯ８を高歩留シで製造できる。

また、基板１へのがロンのイオン注入に際し、窒化シリ
コン層８１ｍ１Ｂと８１０２層ｆ＊６寓とからなる積層
パターンＦｌ＃Ｆｍをマスクとしてイオン注入する丸め
、基板１への応力発生要因となる窒化クリコン層ｌｉｂ
ｍｌＢを厚くしなくとも、骸積層パターンＦＢ　　＄　
１Ｂ　（素子形成予定ｉり下０ＪｌｉＩ板１及びシーウ
ェル２への一ロンの注入を阻止でき、素子形成領域の表
面濃度の変化、つｔ）閾値電圧の変動を防止できる。

しかも、積層ノ々ターン１１　ｍｒ露の上層となる８１
伽層＃１．ｄ嘗は窒化シリコン層ｓ１．ｓ。

と同一とレジストパターンをマスクとして形成され、別
のレジストパターンを窒化シリコン層上に形成すること
による該窒化シリコン層とレゾストパターンのマスク合
わせずれは生じない。

このため、チャネルストッパ９ｔ−窒化シリコンＮｊ５
１　＋５ｍに対してセルファラインで形成できる。

更に多結晶シリコン層４上に直接窒化シリコンｔ４ター
ン５Ｂ＋ｌＢを形成して選択酸化すれば、窒化シリコン
ノ臂ターフ５！　、５倉下の多結晶シリコン層４部分へ
の酸化膜の喰い込み、つ　　。

まりバーズビークは０．１５岸隋に抑えられること、並
びに残存多結晶シリコン層４１’＋４Ｂ’表面の一部に
オキシナイトライド膜が生成せず、厚い酸化膜６・・・
に対してセルファラインで残存多結晶シリコン層４１’
ｍ４雪’を略喬直にエツチングできることによシ、寸法
変換差が少なく微細な素子分離膜８・−・を形成でき、
その結果νチャネル、ｎチャネルのＭＯ８）ランジスタ
の微細化が達成されたＣＢ＆）ｌを得ることができる自
以上詳述した如く、本発明によれば選択酸化時において
半導体基板及びこれに選択的に形成され九基板と逆導電
層のウェルへの多大な熱影響、ストレス発生を招くこと
なく十分耐圧の高い素子間分離膜の形成並びにチャネル
ストッ・臂を素子間分離膜に対してセル７アラインで形
成することを可能とする仁とＫよシ、基板及びウェルに
欠陥が極めて少なくリーク電流の発生が抑制された電気
特性の良好なＣＭＯＢを高歩留シで製造できる等顕著な
効果を有する。

【図面の簡単な説明】

ＩＩ１図〜ｆｓ６図は本発明の実施ＮＫおけるＣＭＯＢ
の製造工程を示す断面図である。 １−・ｍ１ｌｉ単結晶シリコン基板、２・・・ｐ−ウェ
ル、３・−熱酸化膜、４・−多結晶シリコン層・、１．
４ｓ１．、残存多結晶シリコン層、ｓｌ、５３・・・窒
化シリコン層、ｉｌａ６ｍ−・・８１０２層、２１゜７
ｍ・”積層パターン％　１０・・・厚い酸化膜、１２・
・・素子間分離膜％　１３１ｍ１１Ｂ・・・ｒ−）電極
、Ｊ　４．　　、１４．−ｒ−）酸化膜、１５１ｍ１５
ｍ・・・ツース領域、１６ＨｅＪ６１・・・ドレイン領
域。 出願人代理人　　弁理士　鈴　江　武　彦第１図 第４図 第５図 ６図

Claims (1)

1. 【特許請求の範囲】 （１）半導体基板上に被酸化性材料層を形成する王権と
   、この材料層上に耐酸化性材料層と不純物ドーピングマ
   スク材料層からなる二層構造のノ母ターンを選択的に形
   成する工程と、このＩ譬ターンをマスクとして半導体基
   板に不純物をイオン注入する工程と、前記不純物ドーピ
   ングマスク材料層を除去し丸後、耐酸化性材料層のノ４
   ターンをマスクとして前記被酸化性材料層を少なくとも
   一部酸化して酸化１１ｉ［を形成する工程と、前記半導
   体基板の一部が露出するように前記耐酸化性材料層の）
   臂ターンとその下の残存被酸化性材料層を少なくとも一
   部除去する工程とを真備し九ことを特徴とする半導体装
   置の製造方法。 （２）　　半導体基板と被酸化性材料層との間に酸化膜
   を介在させることを特徴とする特許請求の　　３範ｖ！
   Ｕｗ４１項記載の半導体装置の製造方法。 （３）耐酸化性材料として電化シリコンを、不純物ドー
   ピングマスク材料として気相成長酸化シリコンを、用い
   ることを特徴とする特許請求の範囲１１１１項記載の半
   導体装置の製造方法。 （４）　　被酸化性材料として高不純物濃度多結晶シリ
   コンあるいはそりｆｆ”ンシリナイドあるいはタングス
   テンシリナイｒを用いることを特徴とする特許 装置の製造方法。 《５》　　露出し九残存皺酸化材料層の少なくとも一部
   を除去するκ際し、異方性エツチングを用いて行なうこ
   とを特徴とする特許請求の範ｓａｇｌ項ないし１ｓ４項
   いずれか記載の半導体装置の製造方法。 （６）選択酸化によシ形成され九酸化膜が素子間分離膜
   であることを特徴とする特許請求の範囲１１１項ないし
   １１１１５項いずれか記載の半導体装置の製造方法。