JPS5832466A - Ｍｏｓｆｅｔの製造方法 - Google Patents
Ｍｏｓｆｅｔの製造方法Info
- Publication number
- JPS5832466A JPS5832466A JP13096381A JP13096381A JPS5832466A JP S5832466 A JPS5832466 A JP S5832466A JP 13096381 A JP13096381 A JP 13096381A JP 13096381 A JP13096381 A JP 13096381A JP S5832466 A JPS5832466 A JP S5832466A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- molybdenum
- film
- substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 29
- 239000011733 molybdenum Substances 0.000 claims description 29
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 27
- 229910000476 molybdenum oxide Inorganic materials 0.000 claims description 12
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 abstract description 5
- 230000001590 oxidative effect Effects 0.000 abstract description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002751 molybdenum Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 238000007127 saponification reaction Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はｖｏｓｙｇ’ｒの製造方法に関し、更冒：詳し
くはモリブデンと酸化モリブデンとｔイオン注入に対す
るマスクとしたセルファライン法を用いたＭＯＳＦＩ！
ｉ’ｆｉの製造方法′ｔ−提供するものである。
くはモリブデンと酸化モリブデンとｔイオン注入に対す
るマスクとしたセルファライン法を用いたＭＯＳＦＩ！
ｉ’ｆｉの製造方法′ｔ−提供するものである。
セルファライン法はゲートｓ分の寸法等を正確に規定し
得る事からＭＯ８Ｆ！！：Ｔの製法の主流となっている
。とζろがＭＯ８ＦｆｆｉＴのゲートトシて多用されて
いるモリブデンは注入イオンに依るチャンネリング効果
に基因してマ鷲り作用に乏しく注入イオンがモリブデン
膜を突き抜けてしまいモリブデンｔゲートと下るＭＯ８
ＦＥＴ＋＝セルファライン法を採用するＣ：は電点があ
った。
得る事からＭＯ８Ｆ！！：Ｔの製法の主流となっている
。とζろがＭＯ８ＦｆｆｉＴのゲートトシて多用されて
いるモリブデンは注入イオンに依るチャンネリング効果
に基因してマ鷲り作用に乏しく注入イオンがモリブデン
膜を突き抜けてしまいモリブデンｔゲートと下るＭＯ８
ＦＥＴ＋＝セルファライン法を採用するＣ：は電点があ
った。
その為蓋二モリブデン！パターニングする時に用いたレ
ジスト膜を注入イオンに対するマスクとしても石いる試
みや、ゲート酸化膜に窒化レリコン膜を追加してＭＮＯ
８＃Ｉ＃成を採用する擾案が為されているが、前者の方
決ではレジストが硬化してしまい、また後者の場合は微
細構造ｌ二適さない、等の不都合を未了。
ジスト膜を注入イオンに対するマスクとしても石いる試
みや、ゲート酸化膜に窒化レリコン膜を追加してＭＮＯ
８＃Ｉ＃成を採用する擾案が為されているが、前者の方
決ではレジストが硬化してしまい、また後者の場合は微
細構造ｌ二適さない、等の不都合を未了。
本発明はこのような諸関題Ｙ改善する事を目的としたも
のであって、以下に図面′１に参照しつつ詳述する。
のであって、以下に図面′１に参照しつつ詳述する。
本発明のＩｌｌの工程は第１図に示Ｔ如く、−導電型の
半導体基板、例えばＰ型シリコン基ｆＥ（１１表ｔｈ１
１ニゲート鹸化膜となる酸化シリコンＩｌ［２１とモリ
ブデン層（３１とｔ順次積層する。酸化シリコン膜（２
）は＆敬１１）ｉ’鹸化雰囲気中で鹸化する事に依って
得られる約５ｏｏｊ厚の・熱酸化膜から成り、またモリ
ブデン層（３１はＯＶＤ法に依って約２００ＯＡの厚み
に成長させられる。
半導体基板、例えばＰ型シリコン基ｆＥ（１１表ｔｈ１
１ニゲート鹸化膜となる酸化シリコンＩｌ［２１とモリ
ブデン層（３１とｔ順次積層する。酸化シリコン膜（２
）は＆敬１１）ｉ’鹸化雰囲気中で鹸化する事に依って
得られる約５ｏｏｊ厚の・熱酸化膜から成り、またモリ
ブデン層（３１はＯＶＤ法に依って約２００ＯＡの厚み
に成長させられる。
弗２の工程はこのモリブデン層（３）の表面からの−ｉ
ｊＡｗｆｌｌ化する事に依ってモリブデン層（３１表面
に酸化モリブデン膜１４） ｔ”得るところにある（８
２図）。
ｊＡｗｆｌｌ化する事に依ってモリブデン層（３１表面
に酸化モリブデン膜１４） ｔ”得るところにある（８
２図）。
このモリブデン層（３１の酸化工程は重要で、例えば基
板１１）ｌ’封！とＯｔとの混合ガスの４００℃の酸化
雰囲中に置いた時の酸化モリブデン膜（４）の成長量並
び直：モリブデン層（３１の減少量ｔｓ６図（：示すこ
の図から明らかな如く、この酸化雰囲気中で２時間鹸化
処理ｔ’ｌｌＴ事に依って６００Ａのモリブデン層（３
１が鹸化され、その代１月：その約４倍の厚みの酸化モ
リブデン膜（劇が成長する。
板１１）ｌ’封！とＯｔとの混合ガスの４００℃の酸化
雰囲中に置いた時の酸化モリブデン膜（４）の成長量並
び直：モリブデン層（３１の減少量ｔｓ６図（：示すこ
の図から明らかな如く、この酸化雰囲気中で２時間鹸化
処理ｔ’ｌｌＴ事に依って６００Ａのモリブデン層（３
１が鹸化され、その代１月：その約４倍の厚みの酸化モ
リブデン膜（劇が成長する。
第３の工程は最終的＋二ＭＯ８ＦｆｆｉＴのゲート領域
となる部分にのみモリブデン層（３）と酸化モツブデｙ
１１１（４）とを残存させてバターニングするとζろに
あるｃＷ＆３図）。このバターニングは一部のフォトリ
ゾグラフィ法に依って実施される。
となる部分にのみモリブデン層（３）と酸化モツブデｙ
１１１（４）とを残存させてバターニングするとζろに
あるｃＷ＆３図）。このバターニングは一部のフォトリ
ゾグラフィ法に依って実施される。
′＠４の工程は、第４図に示す如く、＠３の１程でパタ
ーニングして残存した鹸化モリブデン１１１４１とモリ
ブデン層（３１とをマスクと下るセルファライン法にて
基板１１）とは逆の導電型、即ち燐や砒素で代表される
Ｐ型の不純物イオンＹ基＃ｊ！ａｔ＋に注入してＰ型の
ソース（５１、ドレイン（６）ｖ得るところにある。こ
の時の注入条件は、Ｐ型のイオンとし°Ｃ３１゛ｐ＋ｔ
、、約５０ＫｅＶ（１）加速電圧テ、ドース量ｌＸ１０
”／ｊであった。この注入条件に於てはその注入イオン
は酸化〜モリブデン膜（４１の存在に依ってゲート領域
のチャンネル部分には達せず、露出した基板Ｉｌ＋にの
み注入されるが、モリブデン層（３１のみＹマスクとし
てこの注入条件で５１ ｐ＋ 、注入すると、モリブデ
ン層（３１のチャンネリング効果に依って注入イオンは
ｔのモリブデン層（３１を突き抜けて基板（１）にまで
達してしまう。この現ＷＩＩＬｖ示したのが８７図で、
この第７図はＭＯＳダイオードのＣ−ｖ特性図であうて
、Ａはイオン注入を施さない場合、Ｂはモリブデン層（
３：のみでイオン注入を行った場合、Ｃはモリブデン層
（３１表面に酸化モリブデン膜（４）！積層した状態で
イオン注入を行った場合、を夫々示して８す、この図か
ら明らかな如（、Ｂの場合区：フラットバンド電圧Ｖｙ
ｓ がマイナス側にリフトして糞り、基板（１）中に
燐イオンの突き抜けが起きて寞り、また逆に酸化モリブ
デン膜（４）ｔ−成長させたＣの場合は注入を行ってい
たいＡと殆ど変って寞らず、イオンが基板（１）に達し
ていない事を示している。
ーニングして残存した鹸化モリブデン１１１４１とモリ
ブデン層（３１とをマスクと下るセルファライン法にて
基板１１）とは逆の導電型、即ち燐や砒素で代表される
Ｐ型の不純物イオンＹ基＃ｊ！ａｔ＋に注入してＰ型の
ソース（５１、ドレイン（６）ｖ得るところにある。こ
の時の注入条件は、Ｐ型のイオンとし°Ｃ３１゛ｐ＋ｔ
、、約５０ＫｅＶ（１）加速電圧テ、ドース量ｌＸ１０
”／ｊであった。この注入条件に於てはその注入イオン
は酸化〜モリブデン膜（４１の存在に依ってゲート領域
のチャンネル部分には達せず、露出した基板Ｉｌ＋にの
み注入されるが、モリブデン層（３１のみＹマスクとし
てこの注入条件で５１ ｐ＋ 、注入すると、モリブデ
ン層（３１のチャンネリング効果に依って注入イオンは
ｔのモリブデン層（３１を突き抜けて基板（１）にまで
達してしまう。この現ＷＩＩＬｖ示したのが８７図で、
この第７図はＭＯＳダイオードのＣ−ｖ特性図であうて
、Ａはイオン注入を施さない場合、Ｂはモリブデン層（
３：のみでイオン注入を行った場合、Ｃはモリブデン層
（３１表面に酸化モリブデン膜（４）！積層した状態で
イオン注入を行った場合、を夫々示して８す、この図か
ら明らかな如（、Ｂの場合区：フラットバンド電圧Ｖｙ
ｓ がマイナス側にリフトして糞り、基板（１）中に
燐イオンの突き抜けが起きて寞り、また逆に酸化モリブ
デン膜（４）ｔ−成長させたＣの場合は注入を行ってい
たいＡと殆ど変って寞らず、イオンが基板（１）に達し
ていない事を示している。
最後に酸化モリブデン膜（４）ｖエツチング除去してモ
リブデン層（３：ｖ露出してこの露出モリブデン層（３
：ｖゲート電極とすると共に、ゲート酸化膜（２）に適
宜穴な穿ってソース、ドレイン（５３（６）ｔ’露出し
その露出したソース、ドレインｌｆｓＪ（６）ｇ二接し
たソース電８１１７１１びにドレイン電極（８）を形成
して本発明に係るＭＯ８ＦＩＣＴＶ完成する（１１５図
）。
リブデン層（３：ｖ露出してこの露出モリブデン層（３
：ｖゲート電極とすると共に、ゲート酸化膜（２）に適
宜穴な穿ってソース、ドレイン（５３（６）ｔ’露出し
その露出したソース、ドレインｌｆｓＪ（６）ｇ二接し
たソース電８１１７１１びにドレイン電極（８）を形成
して本発明に係るＭＯ８ＦＩＣＴＶ完成する（１１５図
）。
本発明は以上の説明から明らかな如く、ゲート電極とな
るそリプデン層の表面からの一部を酸化して酸化モリブ
デン膜を得てこれｔマスクとするセルファライン決１；
依りてソース、ドレインを形成しているので、酸化モリ
ブデンがモリブデンの注入イオンに対する阻止能力の不
足を補い、確実なセルファラインを施丁事が出来、その
結果、モリブデンｔゲート電極とする安定した。特性の
ＭＯ８Ｆｉ！ｉＴｖ得る事が出来る。
るそリプデン層の表面からの一部を酸化して酸化モリブ
デン膜を得てこれｔマスクとするセルファライン決１；
依りてソース、ドレインを形成しているので、酸化モリ
ブデンがモリブデンの注入イオンに対する阻止能力の不
足を補い、確実なセルファラインを施丁事が出来、その
結果、モリブデンｔゲート電極とする安定した。特性の
ＭＯ８Ｆｉ！ｉＴｖ得る事が出来る。
【図面の簡単な説明】
１８１図乃至＠５図は本発明方法を工程順に示した断面
図、第６図はモリブデンの酸化状態を示した曲線図、第
７図はＭＯＳダイオードのＣ−■特性図であって、（１
）は基板、（２）はゲート酸化膜、（３）はモリブデン
層、（４）は酸化そリブデｙ％を夫々示している。
図、第６図はモリブデンの酸化状態を示した曲線図、第
７図はＭＯＳダイオードのＣ−■特性図であって、（１
）は基板、（２）はゲート酸化膜、（３）はモリブデン
層、（４）は酸化そリブデｙ％を夫々示している。
Claims (1)
- １）−導電型半導体基板表面にゲート酸化膜ｔデン膜を
得、次（＝デー４部分にのみ酸化モリブデン膜とモリブ
デン層とｔ残存させてパターニングし、続いて残存酸化
モリブデン膜とモリブデン層とｔマスクとするセルファ
ライン法穣二て基板とは逆の導電型の不純物イオンを基
板に注入してソース、ドレイｙｖ得、最後に酸化モリブ
デン＠ｌ除去してモリブデン層を露出し、その露出モリ
ブデン層ｔゲート電極とするＭＯ８ＦＩ’ｌ’の製造方
法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13096381A JPS5832466A (ja) | 1981-08-20 | 1981-08-20 | Ｍｏｓｆｅｔの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13096381A JPS5832466A (ja) | 1981-08-20 | 1981-08-20 | Ｍｏｓｆｅｔの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5832466A true JPS5832466A (ja) | 1983-02-25 |
Family
ID=15046715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13096381A Pending JPS5832466A (ja) | 1981-08-20 | 1981-08-20 | Ｍｏｓｆｅｔの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5832466A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124365A (ja) * | 1986-11-12 | 1988-05-27 | Matsushita Electric Ind Co Ltd | ペ−スト式鉛極板の製造法 |
| US5289030A (en) * | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
| US5568288A (en) * | 1991-03-26 | 1996-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming thin film transistors with anodic oxide on sides of gate line |
| US5572047A (en) * | 1990-12-10 | 1996-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Electro-Optic device having pairs of complementary transistors |
| US5913112A (en) * | 1991-03-06 | 1999-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an insulated gate field effect semiconductor device having an offset region and/or lightly doped region |
| US5917225A (en) * | 1992-03-05 | 1999-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor having specific dielectric structures |
| US5956105A (en) * | 1991-06-14 | 1999-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| USRE36314E (en) * | 1991-03-06 | 1999-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode |
| US6028333A (en) * | 1991-02-16 | 2000-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
| US6624450B1 (en) | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6778231B1 (en) | 1991-06-14 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical display device |
| US6975296B1 (en) | 1991-06-14 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52104879A (en) * | 1976-03-01 | 1977-09-02 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS57166077A (en) * | 1981-04-07 | 1982-10-13 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
-
1981
- 1981-08-20 JP JP13096381A patent/JPS5832466A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52104879A (en) * | 1976-03-01 | 1977-09-02 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS57166077A (en) * | 1981-04-07 | 1982-10-13 | Matsushita Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124365A (ja) * | 1986-11-12 | 1988-05-27 | Matsushita Electric Ind Co Ltd | ペ−スト式鉛極板の製造法 |
| US5572047A (en) * | 1990-12-10 | 1996-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Electro-Optic device having pairs of complementary transistors |
| US6028333A (en) * | 1991-02-16 | 2000-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors |
| USRE36314E (en) * | 1991-03-06 | 1999-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode |
| US5289030A (en) * | 1991-03-06 | 1994-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide layer |
| US5474945A (en) * | 1991-03-06 | 1995-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming semiconductor device comprising metal oxide |
| US5913112A (en) * | 1991-03-06 | 1999-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an insulated gate field effect semiconductor device having an offset region and/or lightly doped region |
| US5963278A (en) * | 1991-03-26 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for driving the same |
| US5933205A (en) * | 1991-03-26 | 1999-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for driving the same |
| US5568288A (en) * | 1991-03-26 | 1996-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming thin film transistors with anodic oxide on sides of gate line |
| US5956105A (en) * | 1991-06-14 | 1999-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6778231B1 (en) | 1991-06-14 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical display device |
| US6975296B1 (en) | 1991-06-14 | 2005-12-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US7928946B2 (en) | 1991-06-14 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6331723B1 (en) | 1991-08-26 | 2001-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device having at least two transistors having LDD region in one pixel |
| US6803600B2 (en) | 1991-08-26 | 2004-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices and method of manufacturing the same |
| US7456427B2 (en) | 1991-08-26 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices and method of manufacturing the same |
| US7821011B2 (en) | 1991-08-26 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices and method of manufacturing the same |
| US5917225A (en) * | 1992-03-05 | 1999-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor having specific dielectric structures |
| US6624450B1 (en) | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5832466A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| US4024563A (en) | Doped oxide buried channel charge-coupled device | |
| JPS6252950B2 (ja) | ||
| US4104087A (en) | Method for fabricating MNOS memory circuits | |
| JPH05243264A (ja) | トランジスタの製造方法 | |
| KR100382551B1 (ko) | 반도체 소자의 이중 딥 트렌치 형성 방법 | |
| KR0131717B1 (ko) | 반도체 소자의 소자 분리막 제조방법 | |
| JPS6211504B2 (ja) | ||
| JPS63129664A (ja) | 半導体装置の製造方法 | |
| JPS6243341B2 (ja) | ||
| JPS59104167A (ja) | 絶縁ゲ−ト形電界効果トランジスタの製造方法 | |
| JPS61156883A (ja) | 半導体装置の製造方法 | |
| JPH02122669A (ja) | 半導体装置の製造方法 | |
| JPS6356959A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0352221B2 (ja) | ||
| JPS6038874B2 (ja) | 絶縁物ゲ−ト電界効果トランジスタの製造方法 | |
| JPS6057969A (ja) | 半導体装置の製造方法 | |
| JPH01122167A (ja) | 半導体装置の製造方法 | |
| JPS62269352A (ja) | 半導体装置の製造方法 | |
| JPH0298173A (ja) | 半導体記憶装置の製造方法 | |
| JPH02240934A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6057970A (ja) | 半導体装置の製造方法 | |
| JPS632349A (ja) | 半導体装置の製造方法 | |
| JPS628023B2 (ja) | ||
| JPS5951573A (ja) | 絶縁ゲ−ト型電界効果半導体装置及び製造方法 |