JPS62269352A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に係り、特に、高濃度不
純物領域の形成方法に関する。

〔従来技術およびその問題点〕

半導体技術の進歩と共に集積回路の高速化および高集積
化か近年大幅に進められてきている。

これら高速化および高集積化は素子の微細化によって実
現される。

例えば、ＭＯＳ集積回路では素子の微細化に伴いＰＮ接
合の深さについても浅く形成されるようになってきてい
る。そこで、ソース・ドレイン領域等の高濃度不純物領
域の形成に際しては、浅い接合を形成させるために、イ
オン注入法を用いることが一般化されてきている。

例えば、第２図に示す如く、相補型ＭＯＳ（ＣＭＯ５）
集積回路におけるｎチャネル側のソースドレイン領域１
０ａ、１０ｂの形成に際しては、通常、Ｐチャネル側の
素子領域１００の表面をフォトレジスト６で被覆した状
態で、このフォトレジストおよび多結晶シリコン層から
なるゲート電極５をマスクとしてｎチャネル側の素子領
域１０１となるＰウェル内に砒素イオンを注入する方法
が用いられている。このとき、ゲート電極５中にも砒素
イオンを含む領域５ａが形成される。

この際砒素イオンがゲート電極−１−で蓄積されて、こ
の電極とＰウェル表面との間に高電界か印加さね、極め
て薄いゲート酸化膜４の絶縁破壊強度以上に達すると、
このゲート酸化膜か絶縁破壊を引き起し、歩留り低ドの
原因となることがあった。

また、前記第２図においてｎチャネル側１０１のソース
・ドレイン領域形成のための砒素イオン注入時には、通
常Ｉ〕チャネル側の素子領域表面はフォトレジスト６に
よって覆われるが、このフォトレジストが基板表面に直
接被着されている部分が生じ、フォトレジスト中に含ま
れているナトリウムイオン等が基板の素子（形成）領域
に拡散して汚染し、素子特性に悪影響を及ぼす恐れがあ
る。

更にまた、高濃度のイオン注入を行なうことにより、フ
ォトレジス］・の変質や硬化等が発生し、′フォトレジ
ストの剥離が困難となることもあった。

特にゲー］・電極５のエツジ部等に残清か残り、後続の
熱処理工程において、基板のみならず熱処理装置の汚染
を招くことがある。

また、この問題を解決すべくイオン注入に際して、第３
図に示す如く、打込領域の表面に薄い酸化膜４を残した
まま、注入する方法も提案されている。この場合、確か
に、フォトレジストが基板表面に直接被着せしめられる
という問題は回避できるか、砒素イオンか酸化膜４を通
過する際に、砒素イオンはイオン径か大であるため酸化
膜中の酸素原子がノックオンされたり、あるいは、濃度
の最も高くなる領域すなイつちプロジェクテドレンジの
ピークか酸化膜中となった場合、ソース・ドレイン領域
の不純物濃度のバラツキが生じる等、新たな問題が生じ
てきている。

本発明は、」二連の如き問題点を解決すべきなされたも
ので、イオン注入時におけるゲート電極」二へのイオン
の蓄積によるチャージアップを防止すると共に、基板表
面の汚染や酸素原子のノックオンを回避し、高精度で信
頼性の高い半導体装置を提供することを目的とする。

Ｃ問題点を解決するための手段〕 そこで本発明では、イオン注入法によって高濃度の不純
物領域を形成するに先立ち、基板表面の絶縁膜を選択的
に除去し開口を形成すると共に、更に表面全体に薄い多
結晶シリコン層を形成し、この多結晶シリコン層を介し
て不純物をイオン注入した後、更に酸化性雰囲気中で熱
処理を行ない、該不純物を所定の深さまで拡散せしめる
と共に前記多結晶シリコン層を酸化膜に変換せしめるよ
うにしている。

〔作用〕

本発明の方法によれば、イオン注入工程において、注入
領域およびゲート電極」−は多結晶シリコン膜で覆われ
ており、同電位にあるためゲート電極上にイオンか蓄積
し、チャージアップが生じることはない。

また、イオン注入に際して、フォトレジストを基板表面
に直接塗布することはないため、フォトレジストによる
基板等の汚染の問題もない。

更に、注入領域においてはイオンは、薄い多結晶シリコ
ン膜を介して注入されるため酸素イオンによるノックオ
ン現象もなく、濃度および深さを良好に制御することか
可能となる。

〔実施例〕

以下、本発明の実施例について図面を参照しつつ詳細に
説明する。

第１図（ａ）乃至（ｅ）は、本発明実施例の０ＭＯ５Ｉ
Ｃの製造工程の１部を示す説明図である。

まず、第１図（ａ）に示す如く、通常の方法により、ｎ
型シリコン基板１内にＰウェル２と呼ばれる深さ５〜１
０趨の比較的深い低濃度のＰ型拡散層、ｎ型チャネルカ
ット領域１′、Ｐ型チャネルカット領域２′、フィール
ド酸化膜３を順次形成した後、通常の熱酸化法により膜
厚３００〜５００Ａ程度の薄いゲート酸化膜４．４′を
形成する。

この後、第１図（ｂ）に示す如く、減圧気相成長法（Ｌ
ＰＣＶＤ法）により膜厚３０００〜４０００人程度のリ
ンドープ多結晶シリコン層を堆積した後、通常のフォト
リソ法によりパターニングを行ない、多結晶シリコンゲ
ート電極５゜５′を形成する。

次いで、第１図（Ｃ）に示す如く、フォトレジストを塗
布し、フォトリソ法によりＰチャネル領域をフォトレジ
スト６で被覆した状態で弗酸（ＨＦ）系のウェットエツ
チングを施し、ゲート電極５直下のゲート酸化膜４以外
の薄い酸化膜を除去し、開口部７ａ、７ｂを形成する。

続いて、フォトレジスト６を通常の方法で除去し、第１
図（ｄ）に示す如く、ＬＰＣＶＤ法によって全面に不純
物を１・−ブしない（ノンドープの）多結晶シリコン層
８を膜厚４００人程度の厚さに堆積する。

そして、イオン注入法により、砒素イオンを注入する。

このときの注入条件は、加速エネルギー３０に、ｅＶ、
注入量５　ｘ　１０１５［ｃｍ−２部程度とする。

この後、酸素雰囲気中で１０００℃３０分の熱−処理を
行なうことにより、第１図（ｅ）に示す如く、表面の多
結晶シリコン層を全て酸化シリコン層９に変換すると共
に、注入された前記砒素イオンを拡散し開口部７ａ、７
ｂの直下に、ソース・ドレイン領域１０ａ、１０ｂとな
る高濃度の不純物拡散層を形成する。

ｍ−８＝ 以下、同様にして、Ｐチャネル領域側にも素子領域を形
成する。（図示せず） かかる方法によれば、イオン注入工程のマスクとしてフ
ォトレジストを基板表面に直接塗布するのを避けること
ができるため、前述したようなレジスト残渣による汚染
の問題が生じたりすることはない。

また、イオン注入によって打込まれた砒素イオンの濃度
分布のピークは表面の多結晶シリコン層中にあり、開口
部７ａ、７ｂにおいてはこの多結晶シリコン層は基板と
直接接続されていることから、熱処理工程においては、
制御性良く、砒素イオンの拡散が行なわれる。

また、ゲート電極」−と開口部７ａ、？ｂ上は多結晶シ
リコン層で接続されており、同電位にあることから、イ
オン注入時におけるチャージアップの問題もない。

更に、イオン注入領域上の酸化膜は除去されて開口部を
形成しており、この開口部を介してイオン注入がなされ
るため、酸素原子がノックオンされることもなく、ゲー
ト電極とセルファラインの形でソース・トレイン領域が
精度長く形成され、歩留りも大幅に向ト（また。

なお、実施例においてはＣＭＯＳＩ　Ｃのｎチャネル側
のソース争トレイン領域の形成工程について説明したが
、Ｐチャネル側についても同様である。

また、バイポーラトランジスタにおけるエミッタ領域の
形成等、他の十導体素子の形成工程においても適用可能
であることはいうまでもない。更に、通常のＭＯＳＦＥ
Ｔの形成におけるソース・ドレイン領域の形成等、ディ
スクリート部品の形成に際しても、本発明の方法によれ
ばチャージアップの問題は回避でき歩留りの向上に有効
である。

〔効果〕

以上説明したように、本発明の方法によれば、イオン注
入に先１γち、イオン注入すべき領域を除く他の領域を
絶縁膜で被覆し、史にこのに層を多結晶シリコン層で被
覆１−１この多結晶シリコン層を介してイオン注入を行
なうと共に、イオン注入後酸化雰囲気中で熱処理を行な
うことにより該多結晶シリコン層を酸化すると共に、注
入された該イオンを拡散せしめるようにしているため、
高濃度の不純物拡散層が容易に歩留り良く形成可能であ
る。

【図面の簡単な説明】

第１図（ａ）乃至（ｅ）は、本発明実施例の６ＭＯ３Ｆ
ＥＴの製造工程を示す図、第２図および第３図は夫々従
来のＣＭＯＳＦＥＴの製造工程の１部を示す図である。 １・・・シリコン基板、１′・・・ｎ型チャネルカット
領域、２・・・Ｐウェル、２′・・・Ｐ型チャネルカッ
ト領域、３・・・フィールド酸化膜、４．４′・・・ゲ
ート酸化膜、５，５′・・・ゲート電極、６・・・フォ
トレジスト、７ａ、７ｂ・・・開口部、８・・・多結晶
シリコン層、９・・・酸化シリコン層、１０ａ・・・ソ
ース領域、１０ｂ・・・ドレイン領域。 第１図（ａ） 第１図（ｂ） 第１図（Ｃ） 第１図（ｄ） 第１図（ｅ） 空　　　　　　　　枳Ｑ 第２図 第３図

Claims (4)

【特許請求の範囲】
1. （１）一導電型の半導体領域上の絶縁層を選択的に開口
   し、不純物領域を形成するに際し、 表面の絶縁層を選択的に開口する穿孔工程と、全面に多
   結晶シリコン層を形成する工程と、該多結晶シリコン層
   を介して前記半導体領域内に不純物イオンを注入する工
   程と、 前記多結晶シリコン層を酸化し、酸化膜に変換すると同
   時に注入した不純物イオンを拡散させて不純物領域を形
   成すべく、酸化雰囲気中で熱処理を行なう工程と を含むことを特徴とする半導体装置の製造方法。
2. （２）ソース・ドレイン領域となる不純物領域を形成す
   る方法であって、 前記穿孔工程は、一導電型の素子形成領域表面の絶縁膜
   を除去し、ゲート電極下のゲート絶縁膜を選択的に残留
   せしめる工程であり、 前記ゲート電極およびゲート絶縁膜がイオンを注入する
   工程におけるマスクとなり、自己整合的にソース・ドレ
   イン領域を形成するようにしたことを特徴とする特許請
   求の範囲第（１）項記載の半導体装置の製造方法。
3. （３）前記半導体装置は相補型ＭＯＳ集積回路であるこ
   とを特徴とする特許請求の範囲第（１）項記載の半導体
   装置の製造方法。
4. （４）前記半導体装置はバイポーラトランジスタである
   ことを特徴とする特許請求の範囲第（１）項記載の半導
   体装置の製造方法。