JP5545827B2 - シリコンゲルマニウムトランジスタの製造方法 - Google Patents

シリコンゲルマニウムトランジスタの製造方法 Download PDF

Info

Publication number
JP5545827B2
JP5545827B2 JP2010069897A JP2010069897A JP5545827B2 JP 5545827 B2 JP5545827 B2 JP 5545827B2 JP 2010069897 A JP2010069897 A JP 2010069897A JP 2010069897 A JP2010069897 A JP 2010069897A JP 5545827 B2 JP5545827 B2 JP 5545827B2
Authority
JP
Japan
Prior art keywords
film
polysilicon
sacrificial emitter
emitter
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010069897A
Other languages
English (en)
Other versions
JP2011204848A (ja
Inventor
秀則 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei EMD Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Priority to JP2010069897A priority Critical patent/JP5545827B2/ja
Publication of JP2011204848A publication Critical patent/JP2011204848A/ja
Application granted granted Critical
Publication of JP5545827B2 publication Critical patent/JP5545827B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、シリコンゲルマニウムトランジスタの製造方法に関し、特に、シリコンゲルマニウムバイポーラトランジスタのベースの抵抗(即ち、ベース抵抗)を低減するために、犠牲エミッタ膜を利用する製造方法に関するものである。
近年では、同一のシリコン基板上にバイポーラトランジスタとCMOSトランジスタを形成するBiCMOSと呼ばれるプロセスが注目されている。バイポーラトランジスタの「高パワー、高速性能」特性と、CMOSトランジスタの「低消費電力、高集積特性」特性の両方を備えるため、主に通信分野の製品においてその用途は広がりつつある。
シリコン基板上に集積化可能なバイポーラトランジスタは、ベース層をシリコンで作るタイプと、ベースに化合物半導体材料を用いたヘテロ接合バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor)がある。何れも量産化されている一方で、寄生容量や寄生抵抗などを低減する工夫を施すことで、トランジスタの高速性能を高める研究も続けられている。
そうした試みの一つがベースのP型不純物の濃度を高めることによるベース抵抗の低減である。ベース抵抗が小さくなると、特に最大発振周波数(fmax)が向上し、より使用周波数の高い製品を実現することが可能となる。しかし、内部ベース領域のP型不純物濃度はトランジスタ特性を大きく支配しており、濃度が高いと高周波特性が劣化する。したがって、この領域のベース抵抗低減は極めて困難であると言わざるをえない。一方、内部ベース領域からベースコンタクトに至るまでの外部ベース領域(即ち、ベース引き出し部)は可能な限り低抵抗化を図ることが望ましい。そのため、内部ベース領域へのP型不純物の侵入を避けるようにパターニングしながら、外部ベース領域へP型不純物をイオン注入するのが一般的である。
ここで、内部ベース領域と外部ベース領域を結ぶ部分(以下、「リンクベース領域」ともいう。)は、両者を分ける緩衝領域であるが、P型不純物濃度が内部ベース領域と同レベルのため抵抗は高い。ベース抵抗は、内部ベース領域・リンクベース領域・外部ベース領域の各成分を直列で繋げたものとなるため、低抵抗化のためにはリンクベース領域をできるだけ狭くすることが重要である。
上記を解決するために、例えば非特許文献1〜3では、犠牲エミッタポリシリコンという方法が開示されている。将来的にエミッタポリシリコンを形成する領域にダミーとして犠牲エミッタポリシリコンを形成し、それにシリコン窒化膜のサイドウォールを設け、その外側に外部ベースイオン注入を自己整合的に実施する。その後、犠牲エミッタポリシリコンを除去し、改めてエミッタポリシリコンを形成することでバイポーラトランジスタを成立させる。この方法によれば、リンクベース領域はホトリソグラフィーの精度によらず、サイドウォールの幅だけに抑えられるために極めて狭くすることが可能で、故にベース抵抗を低減することができる。
図3は、従来例に係る、ベース層にシリコンゲルマニウムを用いたヘテロ接合バイポーラトランジスタ(以下、「SiGe−HBT」ともいう。)の構成例を示す断面図である。
シリコン基板304上にシャロートレンチアイソレーション(以下、「STI」ともいう。)層305が形成され、その上にシリコンゲルマニウム膜(以下、「SiGe膜」ともいう。)306及びシリコン酸化膜308が積層されている。サイドウォール307に挟まれたエミッタウィンドウ310の領域はシリコン酸化膜308が除去され、エミッタポリシリコン309に含まれるN型不純物がエミッタウィンドウ310を通してSiGe膜306に拡散し、エミッタ拡散層311を形成している。SiGe膜306において、エミッタウィンドウ310直下の領域は内部ベース領域301、サイドウォール307の直下の領域はリンクベース領域302、サイドウォール307の外側の領域は外部ベース領域303である。内部ベース領域301からベースコンタクト312に至るまでのSiGe膜306の抵抗がベース抵抗である。内部ベース領域301とリンクベース領域302に含まれるP型不純物は、SiGe膜306にin−situドープしたものしか存在しないため、抵抗は比較的高い。しかも、内部ベース領域301のP型不純物プロファイルはSiGe−HBTの特性を決めるため、抵抗低減を目的として任意に変更することは困難である。一方、外部ベース領域303にはP型不純物を高濃度にてイオン注入して抵抗を低くしている。
以上の構成によると、サイドウォール307の幅は、その形成過程において膜を積層したときの膜厚で決定されるため、リソグラフィーでパターニングするよりも狭く設定することが可能である。そのため、リンクベース領域302の抵抗が下がり、全体としてベース抵抗を低抵抗化することができる。
次に、従来例に係るSiGe−HBTの製造方法を説明する。
図4は、従来例に係るSiGe−HBTの製造方法を示す断面図である。なお、先に説明した従来例に係るSiGe−HBTと共通する部分については、図3と同一の符号とすることとし、その説明を省略する場合もある。
まず、図4(a)に示すとおり、通常の方法にて、シリコン基板304上にSTI層305を形成する。
次に、図4(b)に示すように、SiGe膜306、シリコン酸化膜308、ポリシリコン膜321を順に積層する。SiGe膜306は、シリコン基板304が露出している領域では下地基板の結晶面に配向してエピタキシャル成長するため単結晶膜に、STI層305上では多結晶膜になる。また、SiGe膜306には堆積中にin−situにてボロンがドープされてP型化しているが、ポリシリコン膜321は不純物をドープしないノンドープポリシリコン膜である。
次に、図4(c)に示すように、SiGeエピ領域の、将来的にエミッタポリシリコンとなる予定の領域を覆うようにレジストパターン322を形成し、反応性イオンエッチング(Reactive Ion Etching:RIE)法などのドライエッチングによってポリシリコン膜321をパターニングする。その結果、シリコン酸化膜308上には犠牲エミッタポリシリコン323が形成される。その後、レジストパターン322を除去する。
次に、図4(d)に示すように、シリコン窒化膜330を積層する。このシリコン窒化膜330の膜厚は、リンクベース領域の幅を決定することになるため慎重に決定すべきであるが、例えば非特許文献2では0.1um以下の値が開示されている。
次に、RIE法などのドライエッチングを実施することで、図4(e)に示すように犠牲エミッタポリシリコン323の周囲にシリコン窒化膜からなるサイドウォール307を形成する。
次に、図4(f)に示すように、P型不純物による外部ベースイオン注入を実施する。これによって、サイドウォール307の外側に位置する外部ベース領域(ベース引き出し部)の抵抗を低減する。
続いて図4(g)に示すように、薄いポリシリコン膜324を積層する。
次に、図4(h)に示すように、犠牲エミッタポリシリコン323の上方を開口するようなレジストパターン325を形成する。ここで、レジストパターン325は、その開口部のエッジがサイドウォール307の上に位置するようなパターンであり、その寸法及びアライメントを高い精度で実施する必要がある。
次に、レジストパターン325をマスクに、犠牲エミッタポリシリコン323のみをRIE法などのドライエッチングによって除去することで、図5(a)に示すようなエミッタウィンドウ310を形成する。このときのドライエッチングの条件は、シリコン酸化膜308及びシリコン窒化膜からなるサイドウォール307を削り込まないような選択比の高い条件を設定する必要がある。続いてレジストパターン325を除去する。
次に、フッ化水素酸水溶液などのウェットエッチングによってエミッタウィンドウ310の部分のシリコン酸化膜308を除去し、連続してポリシリコン膜326を積層することで、図5(b)のような構造となる。ポリシリコン膜326にはN型不純物をドーピングする必要があるが、その手法は、膜を形成中にin−situドープする方法、ノンドープの膜を形成した後で不純物をイオン注入する方法、の何れでも構わない。
次に、図5(c)に示すように、エミッタ部分を残すようなレジストパターン327を形成し、RIE法などのドライエッチングを施すことで、図5(d)に示すように、エミッタポリシリコン309を形成する。
上記の方法によれば、リンクベース領域302及び外部ベース領域303は自己整合的に形成できるため、ホトリソグラフィーの精度によらず、安定した抵抗を得ることができる。また、リンクベース領域302はサイドウォール307の幅で決まるため、ホトリソグラフィーにて決定するよりも幅を狭くすることができ、この領域の抵抗を下げる効果が期待できる。その結果、内部ベース領域301からベースコンタクト312に至るまでの抵抗を低減することができる。
M.Racanelli et al.、"Ultra High Speed SiGe NPN for Advanced BiCMOS Technology"、IEDM Tech.Dig.、pp.336−339(2001) M.Racanelli et al.、"SiGe BiCMOS Technology for RF Circuit Applications"、IEEE Trans. Electron Devices、Vol.52、No.7、pp.1259−1270(2005) David L. Harame、"SiGe Bipolar/BiCMOS: Devices and Technology"、 in Proc. IEDM (2003)
しかしながら、上記の従来例に係る製造方法は、図5(a)のエッチング制御が極めて難しい。即ち、犠牲エミッタポリシリコン323のみをドライエッチングにて除去するには、シリコン酸化膜308及びシリコン窒化膜からなるサイドウォール307に対する高い選択性が必要だが、ポリシリコンとシリコン窒化膜との間でこれを実現するのは困難である。その結果、例えば図6に示すように、犠牲エミッタポリシリコン323にて規定したはずのエミッタウィンドウ310の幅が、サイドウォール307がドライエッチングにて削られる分だけ広がってしまう。即ち、エミッタポリシリコン309からのN型不純物の固層拡散によって形成されるエミッタ拡散層311の幅が、当初規定したはずのエミッタウィンドウ310の幅よりも広くなってしまう。
例えば、0.18umプロセス世代の標準的なホトリソ精度を用いた場合、エミッタ拡散層311の幅で決まるエミッタ面積は、最大で56%程度も増加する可能性がある。エミッタ面積はSiGe−HBTの特性に大きく影響するため、この状況は特性のバラツキとして表面化することになる。例えば、エミッタ−ベース間容量の増大による高周波特性(遮断周波数fTや最大動作周波数fmaxなど)の劣化などである。さらに、場合によってはエミッタ拡散層311と外部ベース領域303との距離が近接するため、エミッタ−ベースの接合リークの不良が発生する可能性がある。
また、サイドウォール307の削れ幅は、図4(h)のホトリソグラフィーの寸法及びアライメントのずれ量に依存することが明らかである。したがって、上述したような不具合を避けるためには、このホトリソグラフィーに極めて高い精度が必要とされ、高精度ステッパーの導入やスループットの低下といったようなコストアップの問題を引き起こす。さらに、サイドウォール307上にレジストパターン325のエッジが位置するようにパターニングする必要があるため、サイドウォール幅はある程度の値が必要である。即ち、リンクベース領域302の狭小化には限界があることを意味している。
本発明は、以上のような課題を鑑みてなされたものであって、犠牲エミッタ膜を高い選択性で除去することにより特性のバラツキを抑制し、高精度なホトリソグラフィー技術を必要としないシリコンゲルマニウムトランジスタの製造方法を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係るシリコンゲルマニウムトランジスタの製造方法は、シリコンゲルマニウムバイポーラトランジスタを基板に形成するシリコンゲルマニウムトランジスタの製造方法であって、前記シリコンゲルマニウムバイポーラトランジスタの活性領域に隣接する領域の前記基板にトレンチアイソレーションを形成する工程と、前記活性領域の前記基板上から前記トレンチアイソレーション上にかけて連続してシリコンゲルマニウム膜を形成する工程と、前記シリコンゲルマニウム膜の上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上にN型不純物をドープした第1のポリシリコン膜を形成する工程と、前記第1のポリシリコン膜を前記活性領域の中央に残すようにパターニングして、犠牲エミッタ膜を形成する工程と、前記犠牲エミッタ膜が形成された前記基板上にシリコン窒化膜を形成する工程と、前記シリコン窒化膜をエッチングして前記犠牲エミッタ膜の周囲にサイドウォールを形成する工程と、前記サイドウォールが形成された前記基板上に、不純物がドープされていない第2のポリシリコン膜を形成する工程と、前記サイドウォール及び前記犠牲エミッタ膜をマスクに前記シリコンゲルマニウム膜にP型不純物をイオン注入して、外部ベース領域を形成する工程と、前記外部ベース領域が形成された後で、前記犠牲エミッタ膜をエッチングして除去する工程と、前記犠牲エミッタ膜の下から露出した前記シリコン酸化膜を除去する工程と、前記シリコン酸化膜が除去された前記基板上に第3のポリシリコン膜を形成する工程と、前記第3のポリシリコン膜を前記サイドウォールにより断面視で挟まれた領域に残すようにパターニングして、エミッタポリシリコンを形成する工程と、を含み、前記犠牲エミッタ膜をエッチングして除去する工程では、エッチャントとして水酸化テトラメチルアンモニウムの水溶液を使用することを特徴とする。
このような方法であれば、犠牲エミッタ膜(第2ポリシリコン膜であって、犠牲エミッタ膜上に形成され、犠牲エミッタ膜からN型不純物が固相拡散してN型化する部分を含む。)を除去する際に、サイドウォールにほとんどダメージを与えない。犠牲エミッタ膜を高い選択性で除去することができるため、シリコンゲルマニウムバイポーラトランジスタの特性のバラツキを抑制することができる。
例えば、従来例で最大56%と見積もられたエミッタ面積のバラツキをほぼゼロとすることができる。これは、N型にドープされたポリシリコン(以下、N型ポリシリコンともいう。)は、P型にドープされたポリシリコン(以下、P型ポリシリコンともいう。)・シリコン酸化膜・シリコン窒化膜の何れに対しても高い選択性を持っているという、水酸化テトラメチルアンモニウムの水溶液(以下、TMAH水溶液ともいう。)によるウェットエッチング特性を利用したものである。
また、このウェットエッチングはマスクによるパターンを用いずに自己整合的に実施できるため、従来例にて高精度な寸法及びアライメントを必要としたレジストパターンの形成が不要である。したがって、高精度なホトリソグラフィー技術を必要としない。また、従来例と比較して、サイドウォール幅をさらに狭くすることができるので、例えば、リンクベース領域をさらに短くし、よりfmaxの優れたシリコンゲルマニウムトランジスタを作ることも可能となる。
なお、「基板」としては、例えば、後述するシリコン基板4が該当する。また、「トレンチアイソレーション」としては、例えば、後述するSTI層5が該当する。さらに、「第1のポリシリコン膜」としては、例えば、後述するポリシリコン膜21が該当する。また、「犠牲エミッタ膜」としては、例えば、後述する犠牲エミッタポリシリコン23が該当する。さらに、「第2のポリシリコン膜」としては、例えば、後述するポリシリコン膜24が該当する。また、「第3のポリシリコン膜」としては、例えば、ポリシリコン膜26が該当する。
また、上記のシリコンゲルマニウムトランジスタの製造方法であって、前記第1のポリシリコン膜にドープされる前記N型不純物の濃度を、前記外部ベース領域を形成する際に前記犠牲エミッタ膜に導入される前記P型不純物の濃度の100倍を越える濃度、にすることを特徴としてもよい。このような方法であれば、P型不純物の導入後も、犠牲エミッタ膜をN型のまま維持することができ、例えば、N型の犠牲エミッタ膜と、P型の第2のポリシリコン膜とのエッチングの選択比を6を超える値とすることができる。即ち、N型の犠牲エミッタ膜と、P型の第2のポリシリコン膜とのエッチングの選択比をX:1としたとき、X>6とすることができる。これにより、犠牲エミッタ膜を十分に高い選択性で除去することができる。
また、上記のシリコンゲルマニウムトランジスタの製造方法であって、前記第2のポリシリコン膜を形成する工程の後で、前記外部ベース領域を形成する工程を行うことを特徴としてもよい。このような構成であれば、第2のポリシリコン膜にP型不純物を導入することができるので、N型ポリシリコンとP型ポリシリコンとのエッチングの選択比の向上に寄与することができる。
実施の形態に係るSiGe−HBTの製造方法を示す図(その1)。 実施の形態に係るSiGe−HBTの製造方法を示す図(その2)。 従来例に係るSiGe−HBTの構成例を示す図。 従来例に係るSiGe−HBTの製造方法を示す図(その1)。 従来例に係るSiGe−HBTの製造方法を示す図(その2)。 従来例における課題を示す図。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、この実施の形態では、基板にシリコン基板を用い、ベース層にシリコンゲルマニウムを用いたSiGe−HBTを例に挙げて説明する。
図1及び図2は、本発明の実施の形態に係るSiGe−HBTの製造方法を示す断面図である。
まず、図1(a)に示すとおり、通常の方法にて、シリコン基板4にSTI層5を形成する。ここで、シリコン基板4はSiGe−HBT形成領域にN型不純物からなるコレクタ領域(図示せず)を設けたP型エピ層である。このP型エピ層の下層には高濃度の埋め込みN+層(図示せず)が設けられている。STI層5は、このようなシリコン基板4であって、SiGe―HBTの活性領域に隣接する領域に形成する。
次に、図1(b)に示すように、シリコン基板4上にSiGe膜6、シリコン酸化膜8、ポリシリコン膜21を順に積層する。SiGe膜6は、シリコン基板4が露出している領域ではエピタキシャル成長して単結晶膜に、STI層5上は多結晶膜になる。また、エピタキシャル成長中にP型不純物をin−situドープしてベース層をSiGe膜6中に形成する。シリコン酸化膜8は熱酸化膜・CVD(Chemical Vapor Deposition)膜の何れでも構わないが、SiGe膜6が熱に弱いことを勘案すれば、CVD膜を使用するのが望ましい。ポリシリコン膜21はN型不純物を高濃度にin−situドープしたドープトポリシリコン膜であり、その濃度は例えばリン:3E20/cm3などであり、膜厚は例えば250nmなどである。
次に、図1(c)に示すように、SiGe膜6のエピ領域の一部であり、将来的にエミッタポリシリコンとなる予定の領域の上部にレジストパターン22を形成する。そして、このレジストパターン22をマスクにRIE法などのドライエッチングを行って、ポリシリコン膜21をパターニングする。その結果、シリコン酸化膜8上には高濃度にN型不純物の添加された犠牲エミッタポリシリコン23が形成される。その後、レジストパターン22を除去する。
次に、図1(d)に示すように、シリコン窒化膜30を形成する。このシリコン窒化膜30の膜厚は、例えば0.1umなどであるが、より薄くすることも可能である。
次に、このシリコン窒化膜30に対して、RIE法などで異方性のドライエッチングを実施する。これにより、図1(e)に示すように、犠牲エミッタポリシリコン23の周囲にシリコン窒化膜からなるサイドウォール7を形成する。シリコン窒化膜30の膜厚が0.1umの場合、サイドウォール7の幅は0.08um程度となる。なお、この幅がリンクベース領域2の幅となるので、シリコン窒化膜30の膜厚をより薄くすることで更なるベース抵抗の低減が可能となる。
次に、図1(f)に示すように、シリコン基板4の上方全面に膜厚の薄いノンドープのポリシリコン膜24を形成する。ここで、ノンドープとは、P型又はN型の何れの型の不純物もドープされていない、という意味である。このノンドープのポリシリコン膜24は例えばCVD法で形成する。また、このポリシリコン膜24の膜厚は、例えば50nmなどである。このとき、ポリシリコン膜24であって、犠牲エミッタポリシリコン23上に形成された部分は、犠牲エミッタポリシリコン23からN型不純物が固層拡散してN型化し、犠牲エミッタポリシリコン23と一体化する。一方、犠牲エミッタポリシリコン23上以外の領域に形成されたポリシリコン膜24は、ノンドープのままである。
続いて、図1(g)に示すように、P型不純物による外部ベースイオン注入を実施する。これによって、サイドウォール7の外側に位置する外部ベース領域(ベース引き出し部)の抵抗を低減する。P型不純物のイオン注入の条件は、例えば、注入種がBF2、注入エネルギーが100keV、ドーズ量が2E15/cm2などである。このとき、同時に、ノンドープのポリシリコン膜24にもP型不純物が導入され、ポリシリコン膜24はP型化するが、犠牲エミッタポリシリコン23はN型のままである。なぜなら、犠牲エミッタポリシリコン23のN型不純物濃度は、このとき導入されたP型不純物濃度の100倍を超える濃度であるからである。
次に、水酸化テトラメチルアンモニウムの水溶液(即ち、TMAH水溶液)をエッチャントとするウェットエッチングによって、犠牲エミッタポリシリコン23を除去する。ここで、TMAH水溶液を使用する際は、その温度(即ち、液温)を例えば40〜60℃に調整しておく。また、TMAH水溶液の濃度は、例えば20重量%(wt%)とする。
これにより、図1(h)に示すように、サイドウォール7により断面視で挟まれた領域(即ち、サイドウォールの内側の領域)に、エミッタウィンドウ10を形成する。このとき、ポリシリコン膜24は完全には除去されない。これは、N型ポリシリコンは容易にエッチングされるが、P型ポリシリコンは削られにくいというTMAH水溶液によるウェットエッチング特性を利用したものである。
なお、本実施の形態において、P型のポリシリコン膜24の残存膜厚に制限は無く、残っていればよい。例えば、エッチング前の両者の膜厚比は300:50なので、選択比6を超えるエッチング条件であれば、ポリシリコン膜24の残存を実現できる。さらに、シリコン酸化膜及びシリコン窒化膜はTMAH水溶液によってほとんど侵されないため、サイドウォール7にダメージを与えることなく、犠牲エミッタポリシリコン23だけを選択的に除去することができる。つまり、エミッタウィンドウ10の幅は犠牲エミッタポリシリコン23のパターン寸法だけで決まることになる。なお、ポリシリコン膜の表面に自然酸化膜が形成されているとTMAH水溶液によるエッチングを阻害するため、事前にフッ化水素酸水溶液による洗浄を施すのが望ましい。
次に、フッ化水素酸水溶液などのウェットエッチングによって、エミッタウィンドウ10に位置するシリコン酸化膜8を除去すると、図2(a)に示す構造となる。この際、エミッタウィンドウ10を除く領域はポリシリコン膜24によって覆われているため、この領域がフッ化水素酸水溶液などのウェットエッチングによって侵されることはない。
続いて、図2(b)に示すように、シリコン基板4の上方全面にポリシリコン膜26を形成する。このポリシリコン膜26は、例えばCVD法で形成する。ポリシリコン膜26にはN型不純物をドーピングする必要があるが、その手法は、膜を形成中にin−situドープする方法、ノンドープの膜を積んだ後にイオン注入にて導入する方法、の何れでも構わない。
次に、図2(c)に示すように、エミッタ部分(即ち、エミッタウィンドウ10及びサイドウォール7)を残すようなレジストパターン27をポリシリコン膜26上に形成する。そして、このレジストパターン27をマスクにRIE法などのドライエッチングを行って、ポリシリコン膜26及びポリシリコン膜24の一部を除去する。これにより、図2(d)に示すように、エミッタポリシリコン9を形成する。
次に、RTA(Rapid Thermal Annealing)などの熱処理を施すことで、エミッタポリシリコン9に含まれるN型不純物を、エミッタウィンドウ10を通してSiGe膜6中に固層拡散する。この結果、図2(e)に示すように、エミッタウィンドウ10下のSiGe膜6にエミッタ拡散層11が形成される。この熱処理は、SiGe−HBTとCMOSとを同一基板上に形成するBiCMOSプロセスの場合には、CMOSに導入した不純物の活性化のための熱処理と共通化すると、工程数の増加を避けることができて望ましい。
次に、シリコン基板4の上方全面に層間絶縁膜40を形成し、この層間絶縁膜40にコンタクトホールを形成する。そして、コンタクトホール内に例えば金属膜を形成する。これにより、図2(f)に示すように、ベースコンタクト12を形成する。同時に、エミッタコンタクトやコレクタコンタクト(図示せず)も形成する。エミッタ拡散層11が形成されている領域が内部ベース領域1、サイドウォール7直下がリンクベース領域2、その外側からベースコンタクト12に至るまでが外部ベース領域3である。
また、層間絶縁膜40の形成に先立ち、外部ベース領域3の露出している部分、即ちエミッタポリシリコン9に覆われていない部分は、通常の方法によって金属シリサイドを形成し、外部ベース領域3の抵抗をさらに下げることが望ましい。
以上説明したように、本発明の実施の形態に係るSiGe―HBTの製造方法によれば、犠牲エミッタポリシリコン23を除去する際に、サイドウォール7に一切ダメージを与えることが無い。そのため、エミッタウィンドウ10の幅が変化してしまうことはなく、SiGe−HBTの特性にバラツキを生じない。つまり、犠牲エミッタポリシリコン23を高い選択性で除去することができ、これにより、SiGe―HBTの特性のバラツキを抑制することができる。
従来例で最大56%と見積もられたエミッタ面積のバラツキは、本実施の形態によるとほぼゼロとすることができる。これは、N型ポリシリコンが、P型ポリシリコン・シリコン酸化膜・シリコン窒化膜の何れに対しても高い選択性を持っているというTMAH水溶液によるウェットエッチング特性を利用したものである。
また、このウェットエッチングはマスクによるパターンを用いずに自己整合的に実施できるため、従来例にて高精度な寸法及びアライメントを必要としたレジストパターン325の形成が不要である。したがって、高精度なホトリソグラフィー技術を必要としない。即ち、極めて負荷の高いホトリソ工程を省略できることになり、単なる工程短縮だけではないコストメリットを出すことができる。また、従来例と比較して、サイドウォール幅をさらに狭くすることができるので、リンクベース領域2をさらに短くし、よりfmaxの優れたSiGe−HBTを作ることも可能となる。
2 リンクベース領域
3 外部ベース領域
4 シリコン基板
5 STI層
6 SiGe膜
7 サイドウォール
8 シリコン酸化膜
9 エミッタポリシリコン
10 エミッタウィンドウ
11 エミッタ拡散層
12 ベースコンタクト
21、24、26 ポリシリコン膜
22、27 レジストパターン
23 犠牲エミッタポリシリコン
30 シリコン窒化膜
40 層間絶縁膜

Claims (2)

  1. シリコンゲルマニウムバイポーラトランジスタを基板に形成するシリコンゲルマニウムトランジスタの製造方法であって、
    前記シリコンゲルマニウムバイポーラトランジスタの活性領域に隣接する領域の前記基板にトレンチアイソレーションを形成する工程と、
    前記活性領域の前記基板上から前記トレンチアイソレーション上にかけて連続してシリコンゲルマニウム膜を形成する工程と、
    前記シリコンゲルマニウム膜の上にシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜上にN型不純物をドープした第1のポリシリコン膜を形成する工程と、
    前記第1のポリシリコン膜を前記活性領域の中央に残すようにパターニングして、犠牲エミッタ膜を形成する工程と、
    前記犠牲エミッタ膜が形成された前記基板上にシリコン窒化膜を形成する工程と、
    前記シリコン窒化膜をエッチングして前記犠牲エミッタ膜の周囲にサイドウォールを形成する工程と、
    前記サイドウォールが形成された前記基板上に、不純物がドープされていない第2のポリシリコン膜を形成するとともに、前記第2のポリシリコン膜の前記犠牲エミッタ膜上に形成された部分を、前記犠牲エミッタ膜からのN型不純物の固層拡散によりN型化させ、前記犠牲エミッタ膜と一体化させる工程と、
    前記第2のポリシリコン膜が形成された後で、前記サイドウォール及び前記犠牲エミッタ膜をマスクに前記シリコンゲルマニウム膜にP型不純物をイオン注入して、外部ベース領域を形成すると同時に、前記イオン注入により、前記不純物がドープされていない第2のポリシリコン膜及び前記犠牲エミッタ膜にもP型不純物が導入され、前記不純物がドープされていない第2のポリシリコン膜はP型化するが、前記犠牲エミッタ膜はN型のままにする工程と、
    前記外部ベース領域が形成された後で、前記犠牲エミッタ膜をエッチングして除去する工程と、
    前記犠牲エミッタ膜の下から露出した前記シリコン酸化膜を除去する工程と、
    前記シリコン酸化膜が除去された前記基板上に第3のポリシリコン膜を形成する工程と、
    前記第3のポリシリコン膜を前記サイドウォールにより断面視で挟まれた領域に残すようにパターニングして、エミッタポリシリコンを形成する工程と、を含み、
    前記犠牲エミッタ膜をエッチングして除去する工程では、エッチャントとして水酸化テトラメチルアンモニウムの水溶液を使用することにより、P型の前記第2のポリシリコン膜を完全に除去せずに残存させつつ、N型の前記犠牲エミッタ膜を除去することを特徴とするシリコンゲルマニウムトランジスタの製造方法。
  2. 請求項1記載のシリコンゲルマニウムトランジスタの製造方法であって、
    前記第1のポリシリコン膜にドープされる前記N型不純物の濃度を、前記外部ベース領域を形成する際に前記犠牲エミッタ膜に導入される前記P型不純物の濃度の100倍を越える濃度、にすることを特徴とするシリコンゲルマニウムトランジスタの製造方法。
JP2010069897A 2010-03-25 2010-03-25 シリコンゲルマニウムトランジスタの製造方法 Expired - Fee Related JP5545827B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010069897A JP5545827B2 (ja) 2010-03-25 2010-03-25 シリコンゲルマニウムトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010069897A JP5545827B2 (ja) 2010-03-25 2010-03-25 シリコンゲルマニウムトランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2011204848A JP2011204848A (ja) 2011-10-13
JP5545827B2 true JP5545827B2 (ja) 2014-07-09

Family

ID=44881206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010069897A Expired - Fee Related JP5545827B2 (ja) 2010-03-25 2010-03-25 シリコンゲルマニウムトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP5545827B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153074A (ja) * 2012-01-25 2013-08-08 Fujifilm Corp キャパシタ形成方法
CN104851783B (zh) * 2014-02-14 2018-05-01 中芯国际集成电路制造(上海)有限公司 一种锗硅硼外延层生长方法
CN109860046A (zh) * 2019-01-08 2019-06-07 上海华虹宏力半导体制造有限公司 一种锗硅hbt的发射极窗口刻蚀方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114604A (ja) * 1991-10-09 1993-05-07 Fujitsu Ltd 半導体装置の製造方法
JP2924770B2 (ja) * 1996-03-18 1999-07-26 日本電気株式会社 半導体装置の製造方法
US6784467B1 (en) * 2002-08-13 2004-08-31 Newport Fab, Llc Method for fabricating a self-aligned bipolar transistor and related structure

Also Published As

Publication number Publication date
JP2011204848A (ja) 2011-10-13

Similar Documents

Publication Publication Date Title
JP4448462B2 (ja) バイポーラ・トランジスタの製作方法
JP4398394B2 (ja) バイポーラ・トランジスタの製造方法
US8536012B2 (en) Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases
US7776704B2 (en) Method to build self-aligned NPN in advanced BiCMOS technology
JP3494638B2 (ja) 半導体装置及び半導体装置の製造方法
US8921194B2 (en) PNP bipolar junction transistor fabrication using selective epitaxy
US10014397B1 (en) Bipolar junction transistors with a combined vertical-lateral architecture
EP2315238B1 (en) Heterojunction Bipolar Transistor
US6777302B1 (en) Nitride pedestal for raised extrinsic base HBT process
US9064886B2 (en) Heterojunction bipolar transistor having a germanium extrinsic base utilizing a sacrificial emitter post
US20060177986A1 (en) High fT and fmax bipolar transistor and method of making same
JP2008538864A (ja) バイポーラトランジスタ及びその製造方法
JP5545827B2 (ja) シリコンゲルマニウムトランジスタの製造方法
JP2009526396A (ja) バイポーラトランジスタの製造方法
WO2003001584A1 (en) A non-self-aligned sige heterojunction bipolar transistor
US7511317B2 (en) Porous silicon for isolation region formation and related structure
US9209264B2 (en) Heterojunction bipolar transistor having a germanium raised extrinsic base
EP2506297A1 (en) Bi-CMOS Device and Method
JP2001196382A (ja) 半導体装置及びその製造方法
US9202869B2 (en) Self-aligned bipolar junction transistor having self-planarizing isolation raised base structures
JP3908023B2 (ja) 半導体装置の製造方法
JP5547516B2 (ja) 半導体装置の製造方法
JP2005167125A (ja) 半導体装置及びその製造方法
JP2002208597A (ja) バイポーラトランジスタ及びバイポーラトランジスタの製造方法
JP2004273558A (ja) バイポーラトランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140509

R150 Certificate of patent or registration of utility model

Ref document number: 5545827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees