JP2004273558A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法 Download PDFInfo
- Publication number
- JP2004273558A JP2004273558A JP2003058942A JP2003058942A JP2004273558A JP 2004273558 A JP2004273558 A JP 2004273558A JP 2003058942 A JP2003058942 A JP 2003058942A JP 2003058942 A JP2003058942 A JP 2003058942A JP 2004273558 A JP2004273558 A JP 2004273558A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- bipolar transistor
- semiconductor layer
- layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
【課題】高性能で量産性に優れたバイポーラトランジスタを提供する。
【解決手段】基板１００の上部にＮ型埋め込み拡散層１０１を形成する。ＳＴＩ１０３と、ＤＴＩ１０４とを形成する。ＳＴＩ１０３によって基板１００内のコレクタ層１０２から分離された領域にＮ＋コレクタ引き出し層１０７を形成する。基板上に絶縁膜１０８と、アンドープポリシリコン層１０９とを形成し、絶縁膜１０８およびアンドープポリシリコン層１０９にベース開口部１１０を形成する。基板上に半導体層１１１を形成する。基板上に絶縁膜１１２を堆積する。絶縁膜１１２の上にレジストマスク１１３をマスクとして、絶縁膜１１２に窒素イオンの注入を行なう。レジストマスク１１３を除去後、アニール等の熱処理を施す。絶縁膜１１２のうちの窒素が注入された領域には、窒化絶縁膜が形成される。絶縁膜１１２を除去することによって、エミッタ開口部を形成する。
【選択図】 図３
【解決手段】基板１００の上部にＮ型埋め込み拡散層１０１を形成する。ＳＴＩ１０３と、ＤＴＩ１０４とを形成する。ＳＴＩ１０３によって基板１００内のコレクタ層１０２から分離された領域にＮ＋コレクタ引き出し層１０７を形成する。基板上に絶縁膜１０８と、アンドープポリシリコン層１０９とを形成し、絶縁膜１０８およびアンドープポリシリコン層１０９にベース開口部１１０を形成する。基板上に半導体層１１１を形成する。基板上に絶縁膜１１２を堆積する。絶縁膜１１２の上にレジストマスク１１３をマスクとして、絶縁膜１１２に窒素イオンの注入を行なう。レジストマスク１１３を除去後、アニール等の熱処理を施す。絶縁膜１１２のうちの窒素が注入された領域には、窒化絶縁膜が形成される。絶縁膜１１２を除去することによって、エミッタ開口部を形成する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、バイポーラトランジスタおよびその製造方法に関し、特に、バイポーラトランジスタ、それを含むＢｉＣＭＯＳデバイスの製造方法に関する。
【０００２】
【従来の技術】
現在、シリコン基板上に形成されるバイポーラトランジスタとして、シングルポリシリコン構造を有するバイポーラトランジスタと、ダブルポリシリコン構造を有するバイポーラトランジスタとが提案されている。シングルポリシリコン構造を有するバイポーラトランジスタでは、ベース層をエピタキシャル成長によって形成する際に外部ベースを同時に形成するため、内部ベース（真性ベース）と外部ベースとの接続部の寄生抵抗が低減できベース抵抗を小さくすることができる。また、シンプルな構造のためプロセスが容易になり、工程数を大幅に削減することができる（非特許文献１を参照）。
【０００３】
従来のシングルポリシリコン構造を有するバイポーラトランジスタの製造方法を、図６（ａ）〜図８（ｂ）を参照しながら説明する。図６（ａ）〜図８（ｂ）は、従来のシングルポリシリコン構造を有するバイポーラトランジスタの製造方法を示す工程断面図である。
【０００４】
まず、図６（ａ）に示す工程で、Ｓｉ基板５００の上部に、Ｎ型不純物をドープしながらＳｉ単結晶層をエピタキシャル成長させる、あるいは、エピタキシャル成長後に高エネルギーのイオン注入を行なうことにより、深さ約１μｍのＮ型埋め込み拡散層５０１を形成する。
【０００５】
次に、素子分離として、酸化シリコンが埋め込まれたシャロートレンチ分離（ＳＴＩ）５０３と、アンドープポリシリコン膜５０５及びこれを取り囲むシリコン酸化膜５０６により構成されるディープトレンチ分離（ＤＴＩ）５０４とを形成する。ＳＴＩ５０３およびＤＴＩ５０４の深さは、それぞれ０．２５μｍ〜０．４μｍ程度および２μｍ〜４μｍ程度としておく。Ｓｉ基板５００内におけるＳＴＩ５０３同士によって挟まれる領域がコレクタ層５０２となる。また、ＳＴＩ５０３によってＳｉ基板５００内のコレクタ層５０２から分離された領域に、Ｎ型埋め込み拡散層５０１を介してコレクタ層５０２の電極とコンタクトするための、リンなどがイオン注入されたＮ＋コレクタ引き出し層５０７を形成する。
【０００６】
次に、図６（ｂ）に示す工程で、基板上に厚さ約３０〜５０ｎｍの堆積酸化膜５０８と、厚さ約５０〜１００ｎｍ程度のアンドープポリシリコン層５０９とを順次形成する。続いて、堆積酸化膜５０８およびアンドープポリシリコン層５０９をリソグラフィー技術、異方性ドライエッチング技術およびウェットエッチング技術によってパターニングを行ない、ベース開口部５１０を形成する。
【０００７】
次に、図７（ａ）に示す工程で、Ｓｉ基板５００上のベース開口部５１０に半導体層５１１を非選択的にエピタキシャル成長により形成する。なお、ここでは半導体層５１１を形成する材料がＳｉＧｅである。ＳｉＧｅからなる半導体層５１１は、コレクタ層５０２上では単結晶構造を有している（単結晶構造部５１１ａ）が、アンドープポリシリコン層５０９上では多結晶構造となっている（多結晶構造部５１１ｂ）。続いて、基板上に厚さ２０〜５０ｎｍ程度の堆積酸化膜５１２と、厚さ２０〜１００ｎｍ程度のポリシリコン膜５１３とを順次堆積する。
【０００８】
次に、図７（ｂ）に示す工程で、ポリシリコン膜５１３をリソグラフィーおよび異方性ドライエッチングによりパターニングする。その後レジストを除去し、ポリシリコン膜５１３をマスクとするウェットエッチングによって堆積酸化膜５１２を除去することによりエミッタ開口部５１４を形成する。なお、単結晶構造部５１１ａのうちのエミッタ開口部５１４の下方領域が内部ベース（真性ベース）として機能する。単結晶構造部５１１ａのうちのエミッタ開口部５１４の下方領域を除く部分と、多結晶構造部５１１ｂとは、外部ベースとして機能する。
【０００９】
次に、図８（ａ）に示す工程で、Ｎ型にドープされたポリシリコンを厚さ１００〜４００ｎｍ程度堆積させ、エミッタ開口部５１４を埋める。この後、リソグラフィーおよびドライエッチングによりＮ型ポリシリコン層５２９を形成する。続いて、多結晶構造部５１１ｂ上にある堆積酸化膜５１２を、ウェットエッチングにより除去する。
【００１０】
次に、図８（ｂ）に示す工程で、基板上に金属層を形成し、この金属層をパターニングすることによって、Ｎ＋コレクタ引き出し層５０７、多結晶構造部５１１ｂおよびＮ型ポリシリコン層５２９の上に電極５２４を形成する。続いて、基板上に層間絶縁膜５２５を堆積し、層間絶縁膜５２５に各電極に到達する接続孔を形成する。次いで、各接続孔を埋めるプラグ５２６と各プラグ５２６に接続されて、層間絶縁膜５２５上に延びる金属配線５２７とを形成する。
【００１１】
【非特許文献１】
Ｂ． Ｊａｇａｎｎａｔｈａｎ， Ｍ． Ｋｈａｔｅｒ， Ｆ． Ｐａｇｅｔｔｅ， Ｊ． −Ｓ． Ｒｉｅｈ， Ｄ． Ａｎｇｅｌｌ， Ｈ． Ｃｈｅｎ， Ｌ． Ｆｌｏｒｋｅｙ， Ｄ． Ｒ． Ｇｒｅｅｎｂｅｒｇ， Ｒ． Ｇｒｏｖｅｓ， Ｓ． Ｊ． Ｊｅｎｇ， Ｊ． Ｊｏｈｎｓｏｎ， Ｅ． Ｍｅｎｇｉｓｔｕ， Ｋ． Ｔ． Ｓｃｈｏｎｅｎｂｅｒｇ， Ｃ． Ｍ． Ｓｃｈｎａｂｅｌ， Ｐ． Ｓｍｉｔｈ， Ａ． Ｓｔｒｉｃｋｅｒ， Ｄ． Ａｈｌｇｒｅｎ， Ｇ． Ｆｒｅｅｍａｎ， Ｋ． Ｓｔｅｉｎ， ａｎｄ Ｓ． Ｓｕｂｂａｎｎａ， ‘Ｓｅｌｆ−Ａｌｉｇｎｅｄ ＳｉＧｅ ＮＰＮ Ｔｒａｎｓｉｓｔｏｒｓ Ｗｉｔｈ ２８５ ＧＨｚ ｆｍａｘ ａｎｄ ２０７ ＧＨｚ ｆｔ ｉｎ ａ Ｍａｎｕｆａｃｔｕｒａｂｌｅ Ｔｅｃｈｎｏｌｏｇｙ’， ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ， ｖｏｌ． ２３， ＮＯ． ５， Ｍａｙ， ２００２
【００１２】
【発明が解決しようとする課題】
しかしながら、上述したシングルポリシリコン構造を有するバイポーラトランジスタの従来の製造方法において、堆積酸化膜のウェットエッチングによってエミッタ開口部を形成する際に、エミッタ開口部の幅（以下、エミッタ幅と称する）が設計された幅よりも広くなる。このことを図９を参照しながらより詳しく説明する。
【００１３】
図９は、シングルポリシリコン構造を有するバイポーラトランジスタの従来の製造方法において、図７（ｂ）に示す工程で形成されたエミッタ開口部５１４を拡大した断面図である。
【００１４】
シングルポリシリコン構造を有するバイポーラトランジスタの従来の製造方法では、図７（ｂ）に示す工程でウェットエッチングによって堆積酸化膜５１２が等方的にエッチングされる。このため、図９に示すように、堆積酸化膜５１２のサイドエッチングによって、実際のエミッタ幅Ｗ１は、ポリシリコン膜５１３をパターニングすることによって設計した開口幅（理想的なエミッタ幅）Ｗ２よりも大きくなってしまう。このため、エミッタ−ベース間の寄生容量をさらに低減することが難しく、電気的特性のさらなる向上を困難なものとしている。また、実際のエミッタ幅Ｗ１を縮小するために堆積酸化膜５１２のウェットエッチング量を変更しても、１つのウエハから得られる各トランジスタに電流利得のバラツキが生じる原因ともなる。
【００１５】
本発明は、上記の諸事情に鑑みてなされたものであり、高性能で且つ量産性に優れたバイポーラトランジスタを提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明のバイポーラトランジスタの製造方法は、第１導電型の第１半導体層と、上記第１半導体層上に形成された第２導電型の第２半導体層とを有する基板を用意する工程（ａ）と、上記第２半導体層上に絶縁膜を堆積した後、上記絶縁膜の一部を覆い、上記絶縁膜の上記一部を除く部分を露出する第１開口部を有するレジストマスクを形成する工程（ｂ）と、上記レジストマスクをマスクとして窒素イオンを上記絶縁膜中に注入することによって、上記第１開口部内に位置する上記絶縁膜を窒化絶縁膜に変成させる工程（ｃ）と、上記レジストマスクを除去した後、ウェットエッチングによって、上記絶縁膜を除去することによって、上記窒化絶縁膜に上記第２半導体層の上面を露出する第２開口部を形成する工程（ｄ）と、上記第２開口部を埋める第１導電型の第３半導体層を堆積する工程（ｅ）とを含み、上記工程（ｄ）で用いられるエッチャントに対する上記窒化絶縁膜のエッチングレートが、上記エッチャントに対する上記絶縁膜のエッチングレートよりも低い。
【００１７】
本発明のバイポーラトランジスタの製造方法では、上記工程（ｄ）で用いられるエッチャントに対する上記窒化絶縁膜のエッチングレートが、上記絶縁膜よりも低い。このため、工程（ｄ）で、絶縁膜をウェットエッチングを行なうことによって除去する際に、窒化絶縁膜がほとんど影響を受けないエッチャントを用いることによって、工程（ｃ）でレジストマスクを用いて形成した通りの第２開口部の幅（すなわち、エミッタ幅）がほぼ維持される。つまり、本発明によれば、従来の製造方法において生じるサイドエッチングによるエミッタ幅の広がりを抑制することができる。
【００１８】
上記絶縁膜は、シリコン酸化膜であり、上記窒化絶縁膜は、シリコン酸窒化膜であってもよい。
【００１９】
上記第２半導体層は、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣのうちのいずれか１つから形成されていてもよい。
【００２０】
上記エッチャントは、希フッ酸を含む溶液であってもよい。
【００２１】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を順次説明する。
【００２２】
図１は、本実施形態のシングルポリシリコン構造を有するバイポーラトランジスタを示す断面図である。なお、図１にはバイポーラトランジスタの断面図のみが示されているが、共通の基板上にＣＭＯＳデバイスが設けられていることが多く、その場合には、図示していない領域にＣＭＯＳデバイスが形成されているものとする。
【００２３】
図１に示すように、基板１００の上部は、エピタキシャル成長法、イオン注入法などによって導入されたリンなどのＮ型不純物を含む深さ約１μｍのＮ型埋め込み拡散層１０１となっている。また、基板１００には、酸化シリコンが埋め込まれたＳＴＩ１０３と、アンドープポリシリコン膜１０５およびこれを取り囲むシリコン酸化膜１０６により構成されるＤＴＩ１０４とが、素子分離として設けられている。ＳＴＩ１０３の深さは、０．２５μｍ〜０．４μｍ程度、ＤＴＩ１０４の深さは２μｍ〜４μｍ程度である。
【００２４】
基板１００内のＳＴＩ１０３によって挟まれる領域にはコレクタ層１０２が設けられており、基板１００内のコレクタ層１０２とＳＴＩ１０３によって分離された領域には、Ｎ型埋め込み拡散層１０１を介してコレクタ層１０２の電極とコンタクトするためのＮ＋コレクタ引き出し層１０７が設けられている。
【００２５】
また、基板１００の上には、Ｐ型不純物がドープされた厚さ約５０〜１００ｎｍの半導体層１１１が設けられている。半導体層１１１のうちの中央部（後述するエミッタ開口部１１４の下方領域）が内部ベース（真性ベース）１１９として機能する。なお、半導体層１１１は、コレクタ層１０２上では単結晶構造、ＳＴＩ１０３上では多結晶構造となっている。
【００２６】
半導体層１１１の上には厚さ約２０〜５０ｎｍの窒化絶縁膜１１２ａが設けられており、窒化絶縁膜１１２ａにはエミッタ開口部１１４が形成されている。
【００２７】
上記半導体層１１１のうちエミッタ開口部１１４の下方領域を除く部分と、ＳＴＩ１０３上で多結晶構造となっている部分とによって外部ベースが構成されている。
【００２８】
エミッタ開口部１１４を埋めて窒化絶縁膜１１２ａ上に延びる厚さ約１００〜４００ｎｍのＮ型半導体層１２９が設けられている。
【００２９】
さらに、コレクタ引き出し層１０７、半導体層１１１のＳＴＩ１０３上で多結晶構造となっている部分およびＮ型半導体層１２９の表面には、それぞれ電極１２４が形成されている。また、基板全体は層間絶縁膜１２５によって覆われており、層間絶縁膜１２５を貫通してＮ＋コレクタ引き出し層１０７、外部ベースの一部である半導体層１１１のＳＴＩ１０３上で多結晶構造となっている部分およびＮ型半導体層１２９上の電極１２４に到達する接続孔がそれぞれ形成されている。そして、この各接続孔を埋めるプラグ１２６と、各プラグ１２６に接続されて、層間絶縁膜１２５の上に延びる金属配線１２７とが設けられている。
【００３０】
本実施形態のシングルポリシリコン構造を有するバイポーラトランジスタの製造方法を、図２（ａ）〜図５（ｂ）を参照しながら説明する。図２（ａ）〜図５（ｂ）は、本実施形態のシングルポリシリコン構造を有するバイポーラトランジスタの製造方法を示す工程断面図である。なお、図２（ａ）〜図５（ｂ）にはバイポーラトランジスタの断面図のみが示されているが、共通の基板上にＣＭＯＳデバイスが設けられていることが多く、その場合には、図示していない領域にＣＭＯＳデバイスが形成されているものとする。
【００３１】
まず、図２（ａ）に示す工程で、最上部に半導体層を有する基板１００の上部に、Ｎ型不純物をドープしながら単結晶半導体層をエピタキシャル成長させる、あるいは、単結晶半導体層をエピタキシャル成長させた後に高エネルギーのＮ型不純物イオンを注入することにより、深さ約１μｍのＮ型埋め込み拡散層１０１を形成する。
【００３２】
次に、素子分離として、酸化シリコンが埋め込まれたシャロートレンチ分離（ＳＴＩ）１０３と、アンドープポリシリコン膜１０５及びこれを取り囲むシリコン酸化膜１０６により構成されるディープトレンチ分離（ＤＴＩ）１０４とを形成する。ＳＴＩ１０３およびＤＴＩ１０４の深さは、それぞれ０．２５μｍ〜０．４μｍ程度および２μｍ〜４μｍ程度としておく。基板１００内におけるＳＴＩ１０３同士によって挟まれる領域がコレクタ層１０２となる。また、ＳＴＩ１０３によって基板１００内のコレクタ層１０２から分離された領域に、Ｎ型埋め込み拡散層１０１を介してコレクタ層１０２の電極とコンタクトするための、リンなどがイオン注入されたＮ＋コレクタ引き出し層１０７を形成する。
【００３３】
次に、図２（ｂ）に示す工程で、基板上に厚さ約３０〜５０ｎｍの絶縁膜１０８と、厚さ約５０〜１００ｎｍ程度のアンドープポリシリコン層１０９とを順次形成する。続いて、絶縁膜１０８およびアンドープポリシリコン層１０９をリソグラフィー技術、異方性ドライエッチング技術およびウェットエッチング技術によってパターニングを行ない、ベース開口部１１０を形成する。
【００３４】
続いて、基板上にＰ型不純物がドープされた厚さ約５０〜１００ｎｍの半導体層１１１を非選択的にエピタキシャル成長により形成する。半導体層１１１は、コレクタ層１０２上では単結晶構造を有している（単結晶構造部１１１ａ）が、ＳＴＩ１０３およびアンドープポリシリコン層１０９上では多結晶構造となっている（多結晶構造部１１１ｂ）。
【００３５】
次に、図３（ａ）に示す工程で、基板上に厚さ２０〜５０ｎｍ程度の絶縁膜１１２を堆積する。なお、本実施形態では絶縁膜１１２として、ＴＥＯＳ膜を形成している。
【００３６】
次に、図３（ｂ）に示す工程で、絶縁膜１１２の上にレジストを堆積し、このレジストをパターニングすることによってレジストマスク１１３を形成する。このとき、レジストマスク１１３は、絶縁膜１１２のうち、単結晶構造部１１１ａ上に位置する絶縁膜１１２の一部を覆い、絶縁膜１１２の上記一部を除く部分を露出する開口部を有する。続いて、レジストマスク１１３をマスクとして、絶縁膜１１２中に窒素イオンの注入を行なう。
【００３７】
次に、図４（ａ）に示す工程で、レジストマスク１１３を除去した後、アニール等の熱処理を施す。このことによって、絶縁膜１１２のうちの窒素が注入された領域には、窒化絶縁膜１１２ａが形成され、レジストマスク１１３により覆われていた領域には絶縁膜１１２が残存する。例えば、絶縁膜１１２としてＴＥＯＳ膜を用いる場合、窒化絶縁膜１１２ａとしてＳｉＯＮ膜が形成される。
【００３８】
次に、図４（ｂ）に示す工程で、図４（ａ）に示す工程で残存している絶縁膜１１２をウェットエッチングにより除去する。例えば、絶縁膜１１２としてＴＥＯＳ膜、窒化絶縁膜１１２ａとしてＳｉＯＮ膜が形成されている場合、希フッ酸水溶液（混合比はフッ酸：水＝１：５００）によりウエットエッチングを行なう。あるいはこのとき、希フッ酸に代えて、希フッ酸とフッ化アンモニウムとの混合液（バッファード希フッ酸）を用いても良い。このことによって、エミッタ開口部１１４を形成する。また、エミッタ開口部１１４の加工精度をさらに向上させるために、窒化絶縁膜１１２ａ上にポリシリコン膜を５０ｎｍ程度堆積させ、このポリシリコン膜をハードマスクとして絶縁膜１１２を除去してもよい。なお、単結晶構造部１１１ａのうちのエミッタ開口部１１４の下方領域が内部ベース（真性ベース）として機能する。単結晶構造部１１１ａのうちのエミッタ開口部１１４の下方領域を除く部分と、多結晶構造部１１１ｂとは、外部ベースとして機能する。
【００３９】
次に、図５（ａ）に示す工程で、Ｎ型不純物がドープされた半導体層を厚さ１００〜４００ｎｍ程度堆積させ、エミッタ開口部１１４を埋める。この後、リソグラフィーおよびドライエッチングによりＮ型半導体層１２９を形成する。続いて、多結晶構造部１１１ｂ上にある窒化絶縁膜１１２ａを除去する。窒化絶縁膜１１２ａの除去方法としては、具体的には、ＣＨＦ３、ＣＦ４またはＯ２等のガスを用いるドライエッチング、あるいは、Ｈ３ＰＯ４を用いて１５０℃で１０分間処理するリン酸ボイルを行なう。上記のドライエッチングを行なう場合、窒化絶縁膜１１２ａを精度良く除去できる。また、上記のリン酸ボイルを行なう場合、エッチングダメージのない多結晶構造部１１１ｂ（すなわち、外部ベース）を形成することができる。
【００４０】
ここで、外部ベースとして機能する単結晶構造部１１１ａのうちエミッタ開口部１１４の下方領域を除く部分および多結晶構造部１１１ｂと、エミッタとして機能するＮ型半導体層１２９とがエミッタ開口部１１４に対して自己整合的に形成される。
【００４１】
次に、図５（ｂ）に示す工程で、絶縁膜１０８、アンドープポリシリコン層１０９およびアンドープポリシリコン層１０９上に位置する多結晶構造部１１１ｂを除去する。このとき、アンドープポリシリコン層１０９および多結晶構造部１１１ｂの除去方法として、例えばＨＢｒおよびＣｌ２等のガスを用いるドライエッチングを、絶縁膜１０８の除去方法として、例えばＨＦを用いたウェットエッチングを用いる。続いて、基板上に金属層を形成し、この金属層をパターニングすることによって、Ｎ＋コレクタ引き出し層１０７、多結晶構造部１１１ｂおよびＮ型半導体層１２９の上に電極１２４を形成する。なお、電極表面を、低抵抗化するためシリサイド化しておくことが好ましい。
【００４２】
続いて、基板上に層間絶縁膜１２５を堆積し、層間絶縁膜１２５に各電極に到達する接続孔を形成する。次いで、各接続孔を埋めるプラグ１２６と各プラグ１２６に接続されて、層間絶縁膜１２５上に延びる金属配線１２７とを形成する。
【００４３】
上述の本実施形態のバイポーラトランジスタの製造方法では、図３（ｂ）および図４（ａ）に示す工程によって形成される窒化絶縁膜１１２ａと絶縁膜１１２とは、ウェットエッチングで用いるエッチャントに対するエッチングレートが異なる材料となる。このため、図４（ｂ）に示す工程で、絶縁膜１１２をウェットエッチングを行なうことによって除去する際に、窒化絶縁膜１１２ａはほとんど影響を受けない。従って、図３（ｂ）に示す工程で設計した通りのエミッタ開口部１１４の幅（すなわち、エミッタ幅）がほぼ維持される。つまり、本実施形態の製造方法によれば、従来の製造方法において生じるサイドエッチングによるエミッタ幅の広がりを抑制することができる。
【００４４】
従って、リソグラフィー技術の更なる向上を要することなく、エミッタ幅が微細で、且つエミッタ幅の寸法バラツキが小さいバイポーラトランジスタを実現することができる。
【００４５】
また、本実施形態のバイポーラトランジスタの製造方法によれば、外部ベースとして機能する単結晶構造部１１１ａのうちエミッタ開口部１１４の下方領域を除く部分および多結晶構造部１１１ｂと、エミッタとして機能するＮ型半導体層１２９とがエミッタ開口部１１４に対して自己整合的に形成される。このため、フォトリソグラフィーにおける重ね合わせマージンがなくなるためにトランジスタサイズを微細化できる。
【００４６】
絶縁膜１１２としては、具体的には、シリコン酸化膜（ＳｉＯ２膜）、ＴＥＯＳ膜を形成することが好ましい。このことによって、窒化絶縁膜１１２ａとしてシリコン酸窒化膜（ＳｉＯＮ膜）が形成される。ＳｉＯＮ膜は、シリコン酸化膜およびＴＥＯＳ膜に比べて一般的なウェットエッチングに用いられるエッチャント（例えば、希フッ酸水溶液）に対するエッチングレートが非常に小さい。このため、ウエットエッチングによりサイドエッチングされる量はわずか数ｎｍ程度となる。つまり、ウエットエッチングによるサイドエッチング量が小さくなる。このため、エミッタサイズの増大を抑制することができる。
【００４７】
なお、図５（ａ）に示す工程での窒化絶縁膜１１２ａの除去には、例えば窒化絶縁膜１１２がシリコン酸窒化膜である場合、リン酸ボイル等の方法により除去する。このことによってエッチングダメージのない外部ベースを形成することができる。
【００４８】
本実施形態のバイポーラトランジスタにおいて、半導体層１１１およびＮ型半導体層１２９を、例えば、Ｓｉ、ＳｉＧｅ、ＳｉＣ、およびＳｉＧｅＣのいずれか１つを用いて形成してもよい。また特に、ベースとして機能する半導体層１１１を、エミッタとして機能するＮ型半導体層１２９よりもバンドギャップの狭い材料から形成することが好ましい。例えば、半導体層１１１をＳｉＧｅ、ＳｉＣ、またはＳｉＧｅＣのいずれかで、Ｎ型半導体層１２９をＳｉでそれぞれ形成することが好ましい。このことによって、ヘテロバイポーラトランジスタ（ＨＢＴ）を実現することができる。
【００４９】
ヘテロバイポーラトランジスタ（ＨＢＴ）は、より優れた伝導特性を有し、さらに良好な高周波特性を有することが知られている（Ｂ． Ｊａｇａｎｎａｔｈａｎ， Ｍ． Ｋｈａｔｅｒ， Ｆ． Ｐａｇｅｔｔｅ， Ｊ． −Ｓ． Ｒｉｅｈ， Ｄ． Ａｎｇｅｌｌ， Ｈ． Ｃｈｅｎ， Ｌ． Ｆｌｏｒｋｅｙ， Ｄ． Ｒ． Ｇｒｅｅｎｂｅｒｇ， Ｒ． Ｇｒｏｖｅｓ， Ｓ． Ｊ． Ｊｅｎｇ， Ｊ． Ｊｏｈｎｓｏｎ， Ｅ． Ｍｅｎｇｉｓｔｕ， Ｋ． Ｔ． Ｓｃｈｏｎｅｎｂｅｒｇ， Ｃ． Ｍ． Ｓｃｈｎａｂｅｌ， Ｐ． Ｓｍｉｔｈ， Ａ． Ｓｔｒｉｃｋｅｒ， Ｄ． Ａｈｌｇｒｅｎ， Ｇ． Ｆｒｅｅｍａｎ， Ｋ． Ｓｔｅｉｎ， ａｎｄ Ｓ． Ｓｕｂｂａｎｎａ， ‘Ｓｅｌｆ−Ａｌｉｇｎｅｄ ＳｉＧｅ ＮＰＮ Ｔｒａｎｓｉｓｔｏｒｓ Ｗｉｔｈ ２８５ ＧＨｚ ｆｍａｘ ａｎｄ ２０７ ＧＨｚ ｆｔ ｉｎ ａ Ｍａｎｕｆａｃｔｕｒａｂｌｅ Ｔｅｃｈｎｏｌｏｇｙ’， ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ， ｖｏｌ． ２３， ＮＯ． ５， Ｍａｙ， ２００２）。
【００５０】
例えば、半導体層１１１をＳｉＧｅ、Ｎ型半導体層１２９をＳｉでそれぞれ形成し、本実施形態のバイポーラトランジスタをＳｉ／ＳｉＧｅ−ＨＢＴとすると、エミッタとして機能するＮ型半導体層１２９（Ｓｉ）よりもバンドギャップの狭いＳｉＧｅがベースとして機能する半導体層１１１を形成しており、このバンドギャップの違いによってエミッタ−ベース接合の注入効率を大幅に増大することができる。このため、ベースの不純物濃度を高くして、ベース抵抗を低減することができる。さらに、エミッタの不純物濃度を低くできるため、従来のホモ型のバイポーラトランジスタよりも高速動作が可能となる。
【００５１】
なお、半導体層１１１を、厚さ２０〜４０ｎｍ程度でＧｅ組成が１０％〜２０％程度のアンドープＳｉＧｅ層（Ｉ−ＳｉＧｅ層）と、Ｐ型に不純物がドープされた厚さ２０〜４０ｎｍ程度のｐ−ＳｉＧｅ層と、厚さ１０〜３０ｎｍ程度のＳｉキャップ層とから構成されている積層構造としてもよい。ここでｐ−ＳｉＧｅ層のＧｅ組成を、基板１００側からＳｉキャップ層方向に傾斜させたプロファイルとすることが好ましい。このことによって、さらに高周波特性を向上できることが知られている（特開２００１−６８４７９号公報）。
【００５２】
上述した実施形態で説明したＮＰＮ型のバイポーラトランジスタおよびその製造方法は、不純物の種類を変更することによってＰＮＰ型のバイポーラトランジスタにも適用することも可能である。
【００５３】
【発明の効果】
本発明によれば、高性能で且つ量産性に優れたバイポーラトランジスタを提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明の実施形態のバイポーラトランジスタを示す断面図である。
【図２】図２（ａ）および図２（ｂ）は、本発明の実施形態のバイポーラトランジスタの製造方法を示す工程断面図である。
【図３】図３（ａ）および図３（ｂ）は、本発明の実施形態のバイポーラトランジスタの製造方法を示す工程断面図である。
【図４】図４（ａ）および図４（ｂ）は、本発明の実施形態のバイポーラトランジスタの製造方法を示す工程断面図である。
【図５】図５（ａ）および図５（ｂ）は、本発明の実施形態のバイポーラトランジスタの製造方法を示す工程断面図である。
【図６】図６（ａ）および図６（ｂ）は、従来のバイポーラトランジスタの製造方法を示す工程断面図である。
【図７】図７（ａ）および図７（ｂ）は、従来のバイポーラトランジスタの製造方法を示す工程断面図である。
【図８】図８（ａ）および図８（ｂ）は、従来のバイポーラトランジスタの製造方法を示す工程断面図である。
【図９】図９は、図７（ｂ）に示す工程で形成されたエミッタ開口部を拡大した断面図である。
【符号の説明】
１００、５００ 基板
１０１、５０１ Ｎ型埋め込み拡散層
１０２、５０２ コレクタ層
１０３、５０３ シャロートレンチ分離（ＳＴＩ）
１０４、５０４ ディープトレンチ分離（ＤＴＩ）
１０５、５０５ アンドープポリシリコン膜
１０６、５０６ シリコン酸化膜
１０７、５０７ Ｎ＋コレクタ引き出し層
１０８ 絶縁膜
１０９、５０９ アンドープポリシリコン層
１１０、５１０ ベース開口部
１１１、５１１ 半導体層
１１１ａ、５１１ａ 単結晶構造部
１１１ｂ、５１１ｂ 多結晶構造部
１１２ 絶縁膜
１１２ａ 窒化絶縁膜
１１３ レジストマスク
１１４、５１４ エミッタ開口部
１１９ 内部ベース（真性ベース）
１２４、５２４ 電極
１２５、５２５ 層間絶縁膜
１２６、５２６ プラグ
１２７、５２７ 金属配線
１２９、５２９ Ｎ型半導体層
５１２ 堆積酸化膜
５１３ ポリシリコン膜
【発明の属する技術分野】
本発明は、バイポーラトランジスタおよびその製造方法に関し、特に、バイポーラトランジスタ、それを含むＢｉＣＭＯＳデバイスの製造方法に関する。
【０００２】
【従来の技術】
現在、シリコン基板上に形成されるバイポーラトランジスタとして、シングルポリシリコン構造を有するバイポーラトランジスタと、ダブルポリシリコン構造を有するバイポーラトランジスタとが提案されている。シングルポリシリコン構造を有するバイポーラトランジスタでは、ベース層をエピタキシャル成長によって形成する際に外部ベースを同時に形成するため、内部ベース（真性ベース）と外部ベースとの接続部の寄生抵抗が低減できベース抵抗を小さくすることができる。また、シンプルな構造のためプロセスが容易になり、工程数を大幅に削減することができる（非特許文献１を参照）。
【０００３】
従来のシングルポリシリコン構造を有するバイポーラトランジスタの製造方法を、図６（ａ）〜図８（ｂ）を参照しながら説明する。図６（ａ）〜図８（ｂ）は、従来のシングルポリシリコン構造を有するバイポーラトランジスタの製造方法を示す工程断面図である。
【０００４】
まず、図６（ａ）に示す工程で、Ｓｉ基板５００の上部に、Ｎ型不純物をドープしながらＳｉ単結晶層をエピタキシャル成長させる、あるいは、エピタキシャル成長後に高エネルギーのイオン注入を行なうことにより、深さ約１μｍのＮ型埋め込み拡散層５０１を形成する。
【０００５】
次に、素子分離として、酸化シリコンが埋め込まれたシャロートレンチ分離（ＳＴＩ）５０３と、アンドープポリシリコン膜５０５及びこれを取り囲むシリコン酸化膜５０６により構成されるディープトレンチ分離（ＤＴＩ）５０４とを形成する。ＳＴＩ５０３およびＤＴＩ５０４の深さは、それぞれ０．２５μｍ〜０．４μｍ程度および２μｍ〜４μｍ程度としておく。Ｓｉ基板５００内におけるＳＴＩ５０３同士によって挟まれる領域がコレクタ層５０２となる。また、ＳＴＩ５０３によってＳｉ基板５００内のコレクタ層５０２から分離された領域に、Ｎ型埋め込み拡散層５０１を介してコレクタ層５０２の電極とコンタクトするための、リンなどがイオン注入されたＮ＋コレクタ引き出し層５０７を形成する。
【０００６】
次に、図６（ｂ）に示す工程で、基板上に厚さ約３０〜５０ｎｍの堆積酸化膜５０８と、厚さ約５０〜１００ｎｍ程度のアンドープポリシリコン層５０９とを順次形成する。続いて、堆積酸化膜５０８およびアンドープポリシリコン層５０９をリソグラフィー技術、異方性ドライエッチング技術およびウェットエッチング技術によってパターニングを行ない、ベース開口部５１０を形成する。
【０００７】
次に、図７（ａ）に示す工程で、Ｓｉ基板５００上のベース開口部５１０に半導体層５１１を非選択的にエピタキシャル成長により形成する。なお、ここでは半導体層５１１を形成する材料がＳｉＧｅである。ＳｉＧｅからなる半導体層５１１は、コレクタ層５０２上では単結晶構造を有している（単結晶構造部５１１ａ）が、アンドープポリシリコン層５０９上では多結晶構造となっている（多結晶構造部５１１ｂ）。続いて、基板上に厚さ２０〜５０ｎｍ程度の堆積酸化膜５１２と、厚さ２０〜１００ｎｍ程度のポリシリコン膜５１３とを順次堆積する。
【０００８】
次に、図７（ｂ）に示す工程で、ポリシリコン膜５１３をリソグラフィーおよび異方性ドライエッチングによりパターニングする。その後レジストを除去し、ポリシリコン膜５１３をマスクとするウェットエッチングによって堆積酸化膜５１２を除去することによりエミッタ開口部５１４を形成する。なお、単結晶構造部５１１ａのうちのエミッタ開口部５１４の下方領域が内部ベース（真性ベース）として機能する。単結晶構造部５１１ａのうちのエミッタ開口部５１４の下方領域を除く部分と、多結晶構造部５１１ｂとは、外部ベースとして機能する。
【０００９】
次に、図８（ａ）に示す工程で、Ｎ型にドープされたポリシリコンを厚さ１００〜４００ｎｍ程度堆積させ、エミッタ開口部５１４を埋める。この後、リソグラフィーおよびドライエッチングによりＮ型ポリシリコン層５２９を形成する。続いて、多結晶構造部５１１ｂ上にある堆積酸化膜５１２を、ウェットエッチングにより除去する。
【００１０】
次に、図８（ｂ）に示す工程で、基板上に金属層を形成し、この金属層をパターニングすることによって、Ｎ＋コレクタ引き出し層５０７、多結晶構造部５１１ｂおよびＮ型ポリシリコン層５２９の上に電極５２４を形成する。続いて、基板上に層間絶縁膜５２５を堆積し、層間絶縁膜５２５に各電極に到達する接続孔を形成する。次いで、各接続孔を埋めるプラグ５２６と各プラグ５２６に接続されて、層間絶縁膜５２５上に延びる金属配線５２７とを形成する。
【００１１】
【非特許文献１】
Ｂ． Ｊａｇａｎｎａｔｈａｎ， Ｍ． Ｋｈａｔｅｒ， Ｆ． Ｐａｇｅｔｔｅ， Ｊ． −Ｓ． Ｒｉｅｈ， Ｄ． Ａｎｇｅｌｌ， Ｈ． Ｃｈｅｎ， Ｌ． Ｆｌｏｒｋｅｙ， Ｄ． Ｒ． Ｇｒｅｅｎｂｅｒｇ， Ｒ． Ｇｒｏｖｅｓ， Ｓ． Ｊ． Ｊｅｎｇ， Ｊ． Ｊｏｈｎｓｏｎ， Ｅ． Ｍｅｎｇｉｓｔｕ， Ｋ． Ｔ． Ｓｃｈｏｎｅｎｂｅｒｇ， Ｃ． Ｍ． Ｓｃｈｎａｂｅｌ， Ｐ． Ｓｍｉｔｈ， Ａ． Ｓｔｒｉｃｋｅｒ， Ｄ． Ａｈｌｇｒｅｎ， Ｇ． Ｆｒｅｅｍａｎ， Ｋ． Ｓｔｅｉｎ， ａｎｄ Ｓ． Ｓｕｂｂａｎｎａ， ‘Ｓｅｌｆ−Ａｌｉｇｎｅｄ ＳｉＧｅ ＮＰＮ Ｔｒａｎｓｉｓｔｏｒｓ Ｗｉｔｈ ２８５ ＧＨｚ ｆｍａｘ ａｎｄ ２０７ ＧＨｚ ｆｔ ｉｎ ａ Ｍａｎｕｆａｃｔｕｒａｂｌｅ Ｔｅｃｈｎｏｌｏｇｙ’， ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ， ｖｏｌ． ２３， ＮＯ． ５， Ｍａｙ， ２００２
【００１２】
【発明が解決しようとする課題】
しかしながら、上述したシングルポリシリコン構造を有するバイポーラトランジスタの従来の製造方法において、堆積酸化膜のウェットエッチングによってエミッタ開口部を形成する際に、エミッタ開口部の幅（以下、エミッタ幅と称する）が設計された幅よりも広くなる。このことを図９を参照しながらより詳しく説明する。
【００１３】
図９は、シングルポリシリコン構造を有するバイポーラトランジスタの従来の製造方法において、図７（ｂ）に示す工程で形成されたエミッタ開口部５１４を拡大した断面図である。
【００１４】
シングルポリシリコン構造を有するバイポーラトランジスタの従来の製造方法では、図７（ｂ）に示す工程でウェットエッチングによって堆積酸化膜５１２が等方的にエッチングされる。このため、図９に示すように、堆積酸化膜５１２のサイドエッチングによって、実際のエミッタ幅Ｗ１は、ポリシリコン膜５１３をパターニングすることによって設計した開口幅（理想的なエミッタ幅）Ｗ２よりも大きくなってしまう。このため、エミッタ−ベース間の寄生容量をさらに低減することが難しく、電気的特性のさらなる向上を困難なものとしている。また、実際のエミッタ幅Ｗ１を縮小するために堆積酸化膜５１２のウェットエッチング量を変更しても、１つのウエハから得られる各トランジスタに電流利得のバラツキが生じる原因ともなる。
【００１５】
本発明は、上記の諸事情に鑑みてなされたものであり、高性能で且つ量産性に優れたバイポーラトランジスタを提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明のバイポーラトランジスタの製造方法は、第１導電型の第１半導体層と、上記第１半導体層上に形成された第２導電型の第２半導体層とを有する基板を用意する工程（ａ）と、上記第２半導体層上に絶縁膜を堆積した後、上記絶縁膜の一部を覆い、上記絶縁膜の上記一部を除く部分を露出する第１開口部を有するレジストマスクを形成する工程（ｂ）と、上記レジストマスクをマスクとして窒素イオンを上記絶縁膜中に注入することによって、上記第１開口部内に位置する上記絶縁膜を窒化絶縁膜に変成させる工程（ｃ）と、上記レジストマスクを除去した後、ウェットエッチングによって、上記絶縁膜を除去することによって、上記窒化絶縁膜に上記第２半導体層の上面を露出する第２開口部を形成する工程（ｄ）と、上記第２開口部を埋める第１導電型の第３半導体層を堆積する工程（ｅ）とを含み、上記工程（ｄ）で用いられるエッチャントに対する上記窒化絶縁膜のエッチングレートが、上記エッチャントに対する上記絶縁膜のエッチングレートよりも低い。
【００１７】
本発明のバイポーラトランジスタの製造方法では、上記工程（ｄ）で用いられるエッチャントに対する上記窒化絶縁膜のエッチングレートが、上記絶縁膜よりも低い。このため、工程（ｄ）で、絶縁膜をウェットエッチングを行なうことによって除去する際に、窒化絶縁膜がほとんど影響を受けないエッチャントを用いることによって、工程（ｃ）でレジストマスクを用いて形成した通りの第２開口部の幅（すなわち、エミッタ幅）がほぼ維持される。つまり、本発明によれば、従来の製造方法において生じるサイドエッチングによるエミッタ幅の広がりを抑制することができる。
【００１８】
上記絶縁膜は、シリコン酸化膜であり、上記窒化絶縁膜は、シリコン酸窒化膜であってもよい。
【００１９】
上記第２半導体層は、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣのうちのいずれか１つから形成されていてもよい。
【００２０】
上記エッチャントは、希フッ酸を含む溶液であってもよい。
【００２１】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を順次説明する。
【００２２】
図１は、本実施形態のシングルポリシリコン構造を有するバイポーラトランジスタを示す断面図である。なお、図１にはバイポーラトランジスタの断面図のみが示されているが、共通の基板上にＣＭＯＳデバイスが設けられていることが多く、その場合には、図示していない領域にＣＭＯＳデバイスが形成されているものとする。
【００２３】
図１に示すように、基板１００の上部は、エピタキシャル成長法、イオン注入法などによって導入されたリンなどのＮ型不純物を含む深さ約１μｍのＮ型埋め込み拡散層１０１となっている。また、基板１００には、酸化シリコンが埋め込まれたＳＴＩ１０３と、アンドープポリシリコン膜１０５およびこれを取り囲むシリコン酸化膜１０６により構成されるＤＴＩ１０４とが、素子分離として設けられている。ＳＴＩ１０３の深さは、０．２５μｍ〜０．４μｍ程度、ＤＴＩ１０４の深さは２μｍ〜４μｍ程度である。
【００２４】
基板１００内のＳＴＩ１０３によって挟まれる領域にはコレクタ層１０２が設けられており、基板１００内のコレクタ層１０２とＳＴＩ１０３によって分離された領域には、Ｎ型埋め込み拡散層１０１を介してコレクタ層１０２の電極とコンタクトするためのＮ＋コレクタ引き出し層１０７が設けられている。
【００２５】
また、基板１００の上には、Ｐ型不純物がドープされた厚さ約５０〜１００ｎｍの半導体層１１１が設けられている。半導体層１１１のうちの中央部（後述するエミッタ開口部１１４の下方領域）が内部ベース（真性ベース）１１９として機能する。なお、半導体層１１１は、コレクタ層１０２上では単結晶構造、ＳＴＩ１０３上では多結晶構造となっている。
【００２６】
半導体層１１１の上には厚さ約２０〜５０ｎｍの窒化絶縁膜１１２ａが設けられており、窒化絶縁膜１１２ａにはエミッタ開口部１１４が形成されている。
【００２７】
上記半導体層１１１のうちエミッタ開口部１１４の下方領域を除く部分と、ＳＴＩ１０３上で多結晶構造となっている部分とによって外部ベースが構成されている。
【００２８】
エミッタ開口部１１４を埋めて窒化絶縁膜１１２ａ上に延びる厚さ約１００〜４００ｎｍのＮ型半導体層１２９が設けられている。
【００２９】
さらに、コレクタ引き出し層１０７、半導体層１１１のＳＴＩ１０３上で多結晶構造となっている部分およびＮ型半導体層１２９の表面には、それぞれ電極１２４が形成されている。また、基板全体は層間絶縁膜１２５によって覆われており、層間絶縁膜１２５を貫通してＮ＋コレクタ引き出し層１０７、外部ベースの一部である半導体層１１１のＳＴＩ１０３上で多結晶構造となっている部分およびＮ型半導体層１２９上の電極１２４に到達する接続孔がそれぞれ形成されている。そして、この各接続孔を埋めるプラグ１２６と、各プラグ１２６に接続されて、層間絶縁膜１２５の上に延びる金属配線１２７とが設けられている。
【００３０】
本実施形態のシングルポリシリコン構造を有するバイポーラトランジスタの製造方法を、図２（ａ）〜図５（ｂ）を参照しながら説明する。図２（ａ）〜図５（ｂ）は、本実施形態のシングルポリシリコン構造を有するバイポーラトランジスタの製造方法を示す工程断面図である。なお、図２（ａ）〜図５（ｂ）にはバイポーラトランジスタの断面図のみが示されているが、共通の基板上にＣＭＯＳデバイスが設けられていることが多く、その場合には、図示していない領域にＣＭＯＳデバイスが形成されているものとする。
【００３１】
まず、図２（ａ）に示す工程で、最上部に半導体層を有する基板１００の上部に、Ｎ型不純物をドープしながら単結晶半導体層をエピタキシャル成長させる、あるいは、単結晶半導体層をエピタキシャル成長させた後に高エネルギーのＮ型不純物イオンを注入することにより、深さ約１μｍのＮ型埋め込み拡散層１０１を形成する。
【００３２】
次に、素子分離として、酸化シリコンが埋め込まれたシャロートレンチ分離（ＳＴＩ）１０３と、アンドープポリシリコン膜１０５及びこれを取り囲むシリコン酸化膜１０６により構成されるディープトレンチ分離（ＤＴＩ）１０４とを形成する。ＳＴＩ１０３およびＤＴＩ１０４の深さは、それぞれ０．２５μｍ〜０．４μｍ程度および２μｍ〜４μｍ程度としておく。基板１００内におけるＳＴＩ１０３同士によって挟まれる領域がコレクタ層１０２となる。また、ＳＴＩ１０３によって基板１００内のコレクタ層１０２から分離された領域に、Ｎ型埋め込み拡散層１０１を介してコレクタ層１０２の電極とコンタクトするための、リンなどがイオン注入されたＮ＋コレクタ引き出し層１０７を形成する。
【００３３】
次に、図２（ｂ）に示す工程で、基板上に厚さ約３０〜５０ｎｍの絶縁膜１０８と、厚さ約５０〜１００ｎｍ程度のアンドープポリシリコン層１０９とを順次形成する。続いて、絶縁膜１０８およびアンドープポリシリコン層１０９をリソグラフィー技術、異方性ドライエッチング技術およびウェットエッチング技術によってパターニングを行ない、ベース開口部１１０を形成する。
【００３４】
続いて、基板上にＰ型不純物がドープされた厚さ約５０〜１００ｎｍの半導体層１１１を非選択的にエピタキシャル成長により形成する。半導体層１１１は、コレクタ層１０２上では単結晶構造を有している（単結晶構造部１１１ａ）が、ＳＴＩ１０３およびアンドープポリシリコン層１０９上では多結晶構造となっている（多結晶構造部１１１ｂ）。
【００３５】
次に、図３（ａ）に示す工程で、基板上に厚さ２０〜５０ｎｍ程度の絶縁膜１１２を堆積する。なお、本実施形態では絶縁膜１１２として、ＴＥＯＳ膜を形成している。
【００３６】
次に、図３（ｂ）に示す工程で、絶縁膜１１２の上にレジストを堆積し、このレジストをパターニングすることによってレジストマスク１１３を形成する。このとき、レジストマスク１１３は、絶縁膜１１２のうち、単結晶構造部１１１ａ上に位置する絶縁膜１１２の一部を覆い、絶縁膜１１２の上記一部を除く部分を露出する開口部を有する。続いて、レジストマスク１１３をマスクとして、絶縁膜１１２中に窒素イオンの注入を行なう。
【００３７】
次に、図４（ａ）に示す工程で、レジストマスク１１３を除去した後、アニール等の熱処理を施す。このことによって、絶縁膜１１２のうちの窒素が注入された領域には、窒化絶縁膜１１２ａが形成され、レジストマスク１１３により覆われていた領域には絶縁膜１１２が残存する。例えば、絶縁膜１１２としてＴＥＯＳ膜を用いる場合、窒化絶縁膜１１２ａとしてＳｉＯＮ膜が形成される。
【００３８】
次に、図４（ｂ）に示す工程で、図４（ａ）に示す工程で残存している絶縁膜１１２をウェットエッチングにより除去する。例えば、絶縁膜１１２としてＴＥＯＳ膜、窒化絶縁膜１１２ａとしてＳｉＯＮ膜が形成されている場合、希フッ酸水溶液（混合比はフッ酸：水＝１：５００）によりウエットエッチングを行なう。あるいはこのとき、希フッ酸に代えて、希フッ酸とフッ化アンモニウムとの混合液（バッファード希フッ酸）を用いても良い。このことによって、エミッタ開口部１１４を形成する。また、エミッタ開口部１１４の加工精度をさらに向上させるために、窒化絶縁膜１１２ａ上にポリシリコン膜を５０ｎｍ程度堆積させ、このポリシリコン膜をハードマスクとして絶縁膜１１２を除去してもよい。なお、単結晶構造部１１１ａのうちのエミッタ開口部１１４の下方領域が内部ベース（真性ベース）として機能する。単結晶構造部１１１ａのうちのエミッタ開口部１１４の下方領域を除く部分と、多結晶構造部１１１ｂとは、外部ベースとして機能する。
【００３９】
次に、図５（ａ）に示す工程で、Ｎ型不純物がドープされた半導体層を厚さ１００〜４００ｎｍ程度堆積させ、エミッタ開口部１１４を埋める。この後、リソグラフィーおよびドライエッチングによりＮ型半導体層１２９を形成する。続いて、多結晶構造部１１１ｂ上にある窒化絶縁膜１１２ａを除去する。窒化絶縁膜１１２ａの除去方法としては、具体的には、ＣＨＦ３、ＣＦ４またはＯ２等のガスを用いるドライエッチング、あるいは、Ｈ３ＰＯ４を用いて１５０℃で１０分間処理するリン酸ボイルを行なう。上記のドライエッチングを行なう場合、窒化絶縁膜１１２ａを精度良く除去できる。また、上記のリン酸ボイルを行なう場合、エッチングダメージのない多結晶構造部１１１ｂ（すなわち、外部ベース）を形成することができる。
【００４０】
ここで、外部ベースとして機能する単結晶構造部１１１ａのうちエミッタ開口部１１４の下方領域を除く部分および多結晶構造部１１１ｂと、エミッタとして機能するＮ型半導体層１２９とがエミッタ開口部１１４に対して自己整合的に形成される。
【００４１】
次に、図５（ｂ）に示す工程で、絶縁膜１０８、アンドープポリシリコン層１０９およびアンドープポリシリコン層１０９上に位置する多結晶構造部１１１ｂを除去する。このとき、アンドープポリシリコン層１０９および多結晶構造部１１１ｂの除去方法として、例えばＨＢｒおよびＣｌ２等のガスを用いるドライエッチングを、絶縁膜１０８の除去方法として、例えばＨＦを用いたウェットエッチングを用いる。続いて、基板上に金属層を形成し、この金属層をパターニングすることによって、Ｎ＋コレクタ引き出し層１０７、多結晶構造部１１１ｂおよびＮ型半導体層１２９の上に電極１２４を形成する。なお、電極表面を、低抵抗化するためシリサイド化しておくことが好ましい。
【００４２】
続いて、基板上に層間絶縁膜１２５を堆積し、層間絶縁膜１２５に各電極に到達する接続孔を形成する。次いで、各接続孔を埋めるプラグ１２６と各プラグ１２６に接続されて、層間絶縁膜１２５上に延びる金属配線１２７とを形成する。
【００４３】
上述の本実施形態のバイポーラトランジスタの製造方法では、図３（ｂ）および図４（ａ）に示す工程によって形成される窒化絶縁膜１１２ａと絶縁膜１１２とは、ウェットエッチングで用いるエッチャントに対するエッチングレートが異なる材料となる。このため、図４（ｂ）に示す工程で、絶縁膜１１２をウェットエッチングを行なうことによって除去する際に、窒化絶縁膜１１２ａはほとんど影響を受けない。従って、図３（ｂ）に示す工程で設計した通りのエミッタ開口部１１４の幅（すなわち、エミッタ幅）がほぼ維持される。つまり、本実施形態の製造方法によれば、従来の製造方法において生じるサイドエッチングによるエミッタ幅の広がりを抑制することができる。
【００４４】
従って、リソグラフィー技術の更なる向上を要することなく、エミッタ幅が微細で、且つエミッタ幅の寸法バラツキが小さいバイポーラトランジスタを実現することができる。
【００４５】
また、本実施形態のバイポーラトランジスタの製造方法によれば、外部ベースとして機能する単結晶構造部１１１ａのうちエミッタ開口部１１４の下方領域を除く部分および多結晶構造部１１１ｂと、エミッタとして機能するＮ型半導体層１２９とがエミッタ開口部１１４に対して自己整合的に形成される。このため、フォトリソグラフィーにおける重ね合わせマージンがなくなるためにトランジスタサイズを微細化できる。
【００４６】
絶縁膜１１２としては、具体的には、シリコン酸化膜（ＳｉＯ２膜）、ＴＥＯＳ膜を形成することが好ましい。このことによって、窒化絶縁膜１１２ａとしてシリコン酸窒化膜（ＳｉＯＮ膜）が形成される。ＳｉＯＮ膜は、シリコン酸化膜およびＴＥＯＳ膜に比べて一般的なウェットエッチングに用いられるエッチャント（例えば、希フッ酸水溶液）に対するエッチングレートが非常に小さい。このため、ウエットエッチングによりサイドエッチングされる量はわずか数ｎｍ程度となる。つまり、ウエットエッチングによるサイドエッチング量が小さくなる。このため、エミッタサイズの増大を抑制することができる。
【００４７】
なお、図５（ａ）に示す工程での窒化絶縁膜１１２ａの除去には、例えば窒化絶縁膜１１２がシリコン酸窒化膜である場合、リン酸ボイル等の方法により除去する。このことによってエッチングダメージのない外部ベースを形成することができる。
【００４８】
本実施形態のバイポーラトランジスタにおいて、半導体層１１１およびＮ型半導体層１２９を、例えば、Ｓｉ、ＳｉＧｅ、ＳｉＣ、およびＳｉＧｅＣのいずれか１つを用いて形成してもよい。また特に、ベースとして機能する半導体層１１１を、エミッタとして機能するＮ型半導体層１２９よりもバンドギャップの狭い材料から形成することが好ましい。例えば、半導体層１１１をＳｉＧｅ、ＳｉＣ、またはＳｉＧｅＣのいずれかで、Ｎ型半導体層１２９をＳｉでそれぞれ形成することが好ましい。このことによって、ヘテロバイポーラトランジスタ（ＨＢＴ）を実現することができる。
【００４９】
ヘテロバイポーラトランジスタ（ＨＢＴ）は、より優れた伝導特性を有し、さらに良好な高周波特性を有することが知られている（Ｂ． Ｊａｇａｎｎａｔｈａｎ， Ｍ． Ｋｈａｔｅｒ， Ｆ． Ｐａｇｅｔｔｅ， Ｊ． −Ｓ． Ｒｉｅｈ， Ｄ． Ａｎｇｅｌｌ， Ｈ． Ｃｈｅｎ， Ｌ． Ｆｌｏｒｋｅｙ， Ｄ． Ｒ． Ｇｒｅｅｎｂｅｒｇ， Ｒ． Ｇｒｏｖｅｓ， Ｓ． Ｊ． Ｊｅｎｇ， Ｊ． Ｊｏｈｎｓｏｎ， Ｅ． Ｍｅｎｇｉｓｔｕ， Ｋ． Ｔ． Ｓｃｈｏｎｅｎｂｅｒｇ， Ｃ． Ｍ． Ｓｃｈｎａｂｅｌ， Ｐ． Ｓｍｉｔｈ， Ａ． Ｓｔｒｉｃｋｅｒ， Ｄ． Ａｈｌｇｒｅｎ， Ｇ． Ｆｒｅｅｍａｎ， Ｋ． Ｓｔｅｉｎ， ａｎｄ Ｓ． Ｓｕｂｂａｎｎａ， ‘Ｓｅｌｆ−Ａｌｉｇｎｅｄ ＳｉＧｅ ＮＰＮ Ｔｒａｎｓｉｓｔｏｒｓ Ｗｉｔｈ ２８５ ＧＨｚ ｆｍａｘ ａｎｄ ２０７ ＧＨｚ ｆｔ ｉｎ ａ Ｍａｎｕｆａｃｔｕｒａｂｌｅ Ｔｅｃｈｎｏｌｏｇｙ’， ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ， ｖｏｌ． ２３， ＮＯ． ５， Ｍａｙ， ２００２）。
【００５０】
例えば、半導体層１１１をＳｉＧｅ、Ｎ型半導体層１２９をＳｉでそれぞれ形成し、本実施形態のバイポーラトランジスタをＳｉ／ＳｉＧｅ−ＨＢＴとすると、エミッタとして機能するＮ型半導体層１２９（Ｓｉ）よりもバンドギャップの狭いＳｉＧｅがベースとして機能する半導体層１１１を形成しており、このバンドギャップの違いによってエミッタ−ベース接合の注入効率を大幅に増大することができる。このため、ベースの不純物濃度を高くして、ベース抵抗を低減することができる。さらに、エミッタの不純物濃度を低くできるため、従来のホモ型のバイポーラトランジスタよりも高速動作が可能となる。
【００５１】
なお、半導体層１１１を、厚さ２０〜４０ｎｍ程度でＧｅ組成が１０％〜２０％程度のアンドープＳｉＧｅ層（Ｉ−ＳｉＧｅ層）と、Ｐ型に不純物がドープされた厚さ２０〜４０ｎｍ程度のｐ−ＳｉＧｅ層と、厚さ１０〜３０ｎｍ程度のＳｉキャップ層とから構成されている積層構造としてもよい。ここでｐ−ＳｉＧｅ層のＧｅ組成を、基板１００側からＳｉキャップ層方向に傾斜させたプロファイルとすることが好ましい。このことによって、さらに高周波特性を向上できることが知られている（特開２００１−６８４７９号公報）。
【００５２】
上述した実施形態で説明したＮＰＮ型のバイポーラトランジスタおよびその製造方法は、不純物の種類を変更することによってＰＮＰ型のバイポーラトランジスタにも適用することも可能である。
【００５３】
【発明の効果】
本発明によれば、高性能で且つ量産性に優れたバイポーラトランジスタを提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明の実施形態のバイポーラトランジスタを示す断面図である。
【図２】図２（ａ）および図２（ｂ）は、本発明の実施形態のバイポーラトランジスタの製造方法を示す工程断面図である。
【図３】図３（ａ）および図３（ｂ）は、本発明の実施形態のバイポーラトランジスタの製造方法を示す工程断面図である。
【図４】図４（ａ）および図４（ｂ）は、本発明の実施形態のバイポーラトランジスタの製造方法を示す工程断面図である。
【図５】図５（ａ）および図５（ｂ）は、本発明の実施形態のバイポーラトランジスタの製造方法を示す工程断面図である。
【図６】図６（ａ）および図６（ｂ）は、従来のバイポーラトランジスタの製造方法を示す工程断面図である。
【図７】図７（ａ）および図７（ｂ）は、従来のバイポーラトランジスタの製造方法を示す工程断面図である。
【図８】図８（ａ）および図８（ｂ）は、従来のバイポーラトランジスタの製造方法を示す工程断面図である。
【図９】図９は、図７（ｂ）に示す工程で形成されたエミッタ開口部を拡大した断面図である。
【符号の説明】
１００、５００ 基板
１０１、５０１ Ｎ型埋め込み拡散層
１０２、５０２ コレクタ層
１０３、５０３ シャロートレンチ分離（ＳＴＩ）
１０４、５０４ ディープトレンチ分離（ＤＴＩ）
１０５、５０５ アンドープポリシリコン膜
１０６、５０６ シリコン酸化膜
１０７、５０７ Ｎ＋コレクタ引き出し層
１０８ 絶縁膜
１０９、５０９ アンドープポリシリコン層
１１０、５１０ ベース開口部
１１１、５１１ 半導体層
１１１ａ、５１１ａ 単結晶構造部
１１１ｂ、５１１ｂ 多結晶構造部
１１２ 絶縁膜
１１２ａ 窒化絶縁膜
１１３ レジストマスク
１１４、５１４ エミッタ開口部
１１９ 内部ベース（真性ベース）
１２４、５２４ 電極
１２５、５２５ 層間絶縁膜
１２６、５２６ プラグ
１２７、５２７ 金属配線
１２９、５２９ Ｎ型半導体層
５１２ 堆積酸化膜
５１３ ポリシリコン膜
Claims (4)
- 第１導電型の第１半導体層と、上記第１半導体層上に形成された第２導電型の第２半導体層とを有する基板を用意する工程（ａ）と、
上記第２半導体層上に絶縁膜を堆積した後、上記絶縁膜の一部を覆い、上記絶縁膜の上記一部を除く部分を露出する第１開口部を有するレジストマスクを形成する工程（ｂ）と、
上記レジストマスクをマスクとして窒素イオンを上記絶縁膜中に注入することによって、上記第１開口部内に位置する上記絶縁膜を窒化絶縁膜に変成させる工程（ｃ）と、
上記レジストマスクを除去した後、ウェットエッチングによって、上記絶縁膜を除去することによって、上記窒化絶縁膜に上記第２半導体層の上面を露出する第２開口部を形成する工程（ｄ）と、
上記第２開口部を埋める第１導電型の第３半導体層を堆積する工程（ｅ）とを含み、
上記工程（ｄ）で用いられるエッチャントに対する上記窒化絶縁膜のエッチングレートが、上記エッチャントに対する上記絶縁膜のエッチングレートよりも低いバイポーラトランジスタの製造方法。 - 請求項１に記載のバイポーラトランジスタの製造方法において、
上記絶縁膜は、シリコン酸化膜であり、
上記窒化絶縁膜は、シリコン酸窒化膜であるバイポーラトランジスタの製造方法。 - 請求項１に記載のバイポーラトランジスタの製造方法において、
上記第２半導体層は、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣのうちのいずれか１つから形成されているバイポーラトランジスタの製造方法。 - 請求項１に記載のバイポーラトランジスタの製造方法において、
上記エッチャントは、希フッ酸を含む溶液であるバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003058942A JP2004273558A (ja) | 2003-03-05 | 2003-03-05 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003058942A JP2004273558A (ja) | 2003-03-05 | 2003-03-05 | バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004273558A true JP2004273558A (ja) | 2004-09-30 |
Family
ID=33121931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003058942A Pending JP2004273558A (ja) | 2003-03-05 | 2003-03-05 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004273558A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102544079A (zh) * | 2010-12-15 | 2012-07-04 | 上海华虹Nec电子有限公司 | 锗硅异质结npn晶体管及制造方法 |
-
2003
- 2003-03-05 JP JP2003058942A patent/JP2004273558A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102544079A (zh) * | 2010-12-15 | 2012-07-04 | 上海华虹Nec电子有限公司 | 锗硅异质结npn晶体管及制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3494638B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US8541812B2 (en) | Semiconductor device and method of manufacture thereof | |
| JP2001326230A (ja) | 半導体装置及びその製造方法 | |
| JP2009141375A (ja) | 半導体プロセスおよび集積回路 | |
| US7091099B2 (en) | Bipolar transistor and method for fabricating the same | |
| JP2004241779A (ja) | 自己整列を利用したＢｉＣＭＯＳの製造方法 | |
| JP3258123B2 (ja) | 半導体装置 | |
| US7838374B2 (en) | Method of manufacturing a bipolar transistor | |
| JP2008538864A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP4932981B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP4202389B2 (ja) | バイポーラ半導体構成要素、特にバイポーラ・トランジスタ、および対応するバイポーラ半導体構成要素の製造方法 | |
| US7091578B2 (en) | Bipolar junction transistors and methods of manufacturing the same | |
| US7511317B2 (en) | Porous silicon for isolation region formation and related structure | |
| US7368361B2 (en) | Bipolar junction transistors and method of manufacturing the same | |
| JP5545827B2 (ja) | シリコンゲルマニウムトランジスタの製造方法 | |
| JPH10112507A (ja) | 半導体装置の製造方法 | |
| EP2506297A1 (en) | Bi-CMOS Device and Method | |
| KR100580115B1 (ko) | 자기 정렬 쌍극자 반도체 소자 및 제작 방법 | |
| JP2004273558A (ja) | バイポーラトランジスタの製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005057171A (ja) | 半導体装置とその製造方法 | |
| JP2006310590A (ja) | 半導体装置及びその製造方法 | |
| JP2004253502A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3908023B2 (ja) | 半導体装置の製造方法 | |
| JP4181450B2 (ja) | 半導体装置の製造方法 |