CN105185692B - 应变弛豫方法、形成半导体层和半导体器件的方法 - Google Patents

应变弛豫方法、形成半导体层和半导体器件的方法 Download PDF

Info

Publication number
CN105185692B
CN105185692B CN201510126114.5A CN201510126114A CN105185692B CN 105185692 B CN105185692 B CN 105185692B CN 201510126114 A CN201510126114 A CN 201510126114A CN 105185692 B CN105185692 B CN 105185692B
Authority
CN
China
Prior art keywords
layer
germanium
semiconductor
silicon
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510126114.5A
Other languages
English (en)
Other versions
CN105185692A (zh
Inventor
王维一
马克·S·罗德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105185692A publication Critical patent/CN105185692A/zh
Application granted granted Critical
Publication of CN105185692B publication Critical patent/CN105185692B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种应变弛豫方法、一种形成应变弛豫半导体层的方法和一种形成半导体器件的方法。提供了形成应变弛豫半导体层的方法，其中，在半导体基底的表面中形成多孔区。在多孔区上形成与半导体基底晶格匹配的第一半导体层。在第一半导体层上形成第二半导体层，第二半导体层形成为应变层。然后，弛豫第二半导体层。

Description

应变弛豫方法、形成半导体层和半导体器件的方法
本申请要求于2014年3月20日提交的序列号为61,968,126的美国临时申请的优先权，该美国临时申请的全部内容通过引用包含于此，如同该美国专利申请在此被充分阐述一样。
技术领域
本发明构思总体上涉及半导体器件，更具体地，涉及在晶格失配半导体基底上形成应变弛豫层的方法以及包括这样的应变弛豫层的半导体装置。
背景技术
存在可能需要生长应变半导体层的多种应用。例如，在高性能互补金属氧化物半导体(CMOS)器件中通常使用应变硅层，这是因为应变半导体层可以表现出更高的载流子迁移率，所以具有形成在这样的应变硅层中的沟道的晶体管可以表现出更高的开关速度。应变硅层可以例如通过在较厚的硅锗层(通常称作硅-锗“缓冲”层)上生长相对薄的硅层来形成。
图1示出了根据传统技术形成的应变硅层。参照图1，根据该传统技术，在体硅基底10上外延地生长级配硅锗(Si1-xGex)层20。在级配Si1-xGex层20与体硅基底10之间的界面处，x的值可以非常低(或者为0)，并且随着距离基底10的距离增大，x可以增大。由于硅基底10与级配Si1-xGex层20之间的晶格失配，所以级配Si1-xGex层20可能随着生长而产生应变。在级配Si1-xGex层20生长超过特定厚度之后，在体硅基底10与级配Si1-xGex层20之间的界面处可能产生失配位错22。一对穿透位错24可以从每个失配位错22朝向级配Si1-xGex层20的表面向上延伸穿过级配Si1-xGex层20。在生长过程中可以使用趋于增大失配位错22的长度的技术，这可以帮助限制形成的穿透位错24的数量。这些位错22、24的形成可以用于弛豫级配Si1-xGex层20。随后级配Si1-xGex层20可以通过热退火而进一步弛豫。
然后，可以在级配Si1-xGex层20上生长硅层30。由于弛豫的级配Si1-xGex层20与硅层30之间的晶格失配，硅层30可能随着生长而产生应变。然而，遗憾的是，到达级配Si1-xGex层20的上表面的穿透位错24可能导致应变硅层30中的位错或其它缺陷。在应变硅层30中的这些缺陷/位错会负面地影响形成在硅层30中的任何半导体器件的性能。虽然在级配Si1-xGex层20的顶表面处的穿透位错的密度通常可以通过增大级配Si1-xGex层20的厚度来降低，但是更厚的Si1-xGex层20的生长会显著地增加需要的生长时间，并且还可能导致其它问题，例如，由于在外延生长的过程中落入到晶片中的颗粒而使得半导体晶片变得不可用的发生率增大。此外，为了将穿透位错的水平减少至1×106/cm2或更少，可能需要将级配Si1-xGex层20生长至几十或几百微米的厚度。在许多应用中，与这样的厚层的生长相关的生长时间和材料成本会过于昂贵。
在另一做法中，已经通过在绝缘体上硅基底(silicon-on-insulator substrate)上生长Si1-xGex层来形成应变弛豫Si1-xGex层。在生长这样的Si1-xGex层之前，绝缘体上硅基底被蚀刻或经受研磨操作，使得在绝缘体上硅基底的绝缘体上仅保留50nm厚的硅层。在生长Si1-xGex层之后，随后通过热退火工艺来使其弛豫。然而，这种工艺需要更昂贵的绝缘体上硅基底，并且已经表现出仅对于相对低的锗浓度的Si1-xGex层(即，x＝0.15)起作用。
发明内容
提供了形成应变弛豫半导体层的方法，其中，在半导体基底的表面中形成多孔区。在多孔区上形成与半导体基底晶格匹配的第一半导体层。在第一半导体层上形成第二应变半导体层。然后，使第二半导体层弛豫。
在一些实施例中，可以在弛豫的第二半导体层上形成第三半导体层。该第三半导体层可以是如形成的应变层。然后，可以使第三半导体层弛豫，以提供应变弛豫的半导体层。
在一些实施例中，可以通过利用湿蚀刻剂并使电势施加在半导体基底与湿蚀刻剂之间湿蚀刻半导体基底的顶表面来在半导体基底的顶表面中形成多孔区。
在一些实施例中，在使第二半导体层弛豫之前，第一半导体层可以受到张应力，第二半导体层可以受到压应力。
在一些实施例中，第一半导体层的厚度可以小于20nm。
在一些实施例中，第一半导体层可以仅弱结合到半导体基底，从而当张应力被施加到第一半导体层时，第一半导体层可以相对于半导体基底移动。
第一半导体层可以直接形成在半导体基底的表面中的多孔区上，第二半导体层可以直接形成在第一半导体层上。
在一些实施例中，半导体基底可以是硅基底，第一半导体层可以是硅层，第二半导体层可以是具有第一锗浓度的第一硅锗层，第三半导体层可以是具有大于第一锗浓度的第二锗浓度的第二硅锗层。
在一些实施例中，第二硅锗层的锗浓度可以大于75％(或85％)，第二硅锗层中的穿透位错密度可以小于大约1×105/cm2。
在一些实施例中，硅层、第一硅锗层和第二硅锗层的总厚度可以小于75nm。
在一些实施例中，第二半导体层可以是III族-V族化合物半导体层。
在一些实施例中，可以在第二硅锗层上形成第四半导体层，可以至少部分地在第四半导体层上或者在第四半导体层中形成半导体器件。
根据本发明构思的其它实施例，提供了形成应变弛豫半导体层的方法，其中，在半导体基底的柔顺区域的顶部上形成第一半导体层，半导体基底与第一半导体层晶格匹配，使得第一半导体层仅弱结合到半导体基底的柔顺区域，并且可以在半导体基底的顶表面上横向移动。在第一半导体层上形成与第一半导体层晶格失配的第二半导体层。对第二半导体层执行弛豫过程，以在第一半导体层中产生穿透位错，同时使第二半导体层基本不具有穿透位错。
在一些实施例中，可以在第二半导体层上形成与第二半导体层晶格失配的第三半导体层，并且可以对第三半导体层执行弛豫过程，以在第二半导体层中产生穿透位错，同时使第三半导体层基本不具有穿透位错。
在一些实施例中，第一半导体层在弛豫之前可以受到张应力，第二半导体层在弛豫之前可以受到压应力。
在一些实施例中，第一半导体层可以是具有第一厚度的硅层，第二半导体层可以是具有第一锗浓度并具有大于第一厚度的第二厚度的硅锗层，第三半导体层可以是具有大于第一锗浓度的第二锗浓度并具有大于第二厚度的第三厚度的第二硅锗层。
在一些实施例中，在半导体基底的顶表面中形成多孔区，并且半导体基底随后被加热以使表面孔中的至少一些表面孔封闭，同时使多孔区的内部是多孔的，以将半导体基底的区域转变为半导体基底的柔顺区域，然后，可以通过化学气相沉积在多孔区上外延生长第一半导体层。
在一些实施例中，第一半导体层和第二半导体层可以均具有小于25nm的厚度。
在一些实施例中，半导体基底的柔顺区域可以是在硅基底的顶表面中的多孔区，第一半导体层可以是硅层，第二半导体层可以是具有第一锗浓度的第一硅锗层，第三半导体层可以是具有大于第一锗浓度的第二锗浓度的第二硅锗层。
在一些实施例中，第二硅锗层的锗浓度可以大于75％，第二硅锗层中的穿透位错密度可以小于大约1×105/cm2。
在一些实施例中，硅层、第一硅锗层和第二硅锗层的总厚度可以小于75nm。
在一些实施例中，多孔区的孔隙率可以是至少30％。
在一些实施例中，弛豫过程可以是热退火。
在一些实施例中，可以在第三半导体层上形成第四半导体层，并且可以至少部分地在第四半导体层中或第四半导体层上形成半导体器件。
根据本发明的其它实施例，提供了形成半导体器件的方法，其中，在硅基底的表面中形成多孔区。在硅基底的表面中的多孔区上形成硅层。在硅层上形成具有第一锗浓度的第一硅锗层。然后使第一硅锗层弛豫。随后在弛豫的第一硅锗层上形成具有高于第一锗浓度的第二锗浓度的第二硅锗层，第二硅锗层形成为应变层。然后，使第二硅锗层弛豫。在第二硅锗层上形成半导体层。最终，至少部分地在半导体层中形成半导体器件。
在一些实施例中，在硅基底的表面中形成多孔区的步骤包括利用湿蚀刻剂并使电势施加到半导体基底与湿蚀刻剂之间来湿蚀刻半导体基底的顶表面。该方法还可以包括在形成第一硅锗层之前对硅基底进行退火以使多孔区的顶表面中的至少一些孔封闭。
在一些实施例中，第一半导体层可以具有小于20nm的厚度，硅层、第一硅锗层和第二硅锗层的总厚度可以小于75nm。
在一些实施例中，硅层可以仅弱结合到硅基底，从而当张应力被施加到硅层时，硅层可以相对于硅基底移动。
在一些实施例中，第二硅锗层的锗浓度可以大于75％，第二硅锗层中的穿透位错密度可以小于大约1×105/cm2。
根据本发明构思的其它实施例，提供了半导体结构，所述半导体结构包括：硅基底；多孔硅区域，在硅基底的顶表面中；硅层，在多孔硅区域的顶表面上；具有第一锗浓度的第一硅锗层，在硅层的顶表面上；以及具有大于第一锗浓度的第二锗浓度的应变弛豫的第二硅锗层，在第一硅锗层的顶表面上。
在一些实施例中，多孔硅区的孔隙率可为至少30％。
在一些实施例中，第一多个失配位错可以存在于硅层与第一硅锗层之间的界面处，硅层可以具有至少1×106/cm2的穿透位错密度，第二多个失配位错可以存在于第一硅锗层与第二硅锗层之间的界面处，第一硅锗层可以具有至少1×106/cm2的穿透位错密度，第二硅锗层可以具有小于1×105/cm2的穿透位错密度。
在一些实施例中，第二硅锗层的锗浓度可以大于75％。
在一些实施例中，硅层、第一硅锗层和第二硅锗层的总厚度可以小于75nm。
在一些实施例中，第一多个失配位错可以存在于硅层与第一硅锗层之间的界面处，多个穿透位错可以从失配位错向下延伸至硅层中。
在一些实施例中，硅层可具有小于20nm的厚度，硅层可以仅弱结合到硅基底，从而当张应力被施加到硅层时，硅层可以相对于硅基底移动。
在一些实施例中，硅层可以具有第一厚度，第一硅锗层可以具有大于第一厚度的第二厚度，第二硅锗层可以具有大于第二厚度的第三厚度。
附图说明
图1是示意性地示出在应变弛豫硅锗层上形成应变硅层的传统方法的剖视图。
图2是示意性地示出根据本发明构思的特定实施例的包括应变弛豫层的半导体结构的剖视图。
图3是示意性地示出根据本发明构思的其它实施例的包括应变弛豫层的半导体结构的剖视图。
图4是示出在依照根据本发明构思的实施例的技术形成的牺牲层中可能产生的失配位错和穿透位错的形成的示意图。
图5A至图5F是示意性地示出根据本发明构思的特定实施例的形成包括应变弛豫层的半导体结构的方法的剖视图。
图6A是示出在薄硅层上生长的薄硅锗层的示意性剖视图。
图6B是示出在薄硅层上生长的较厚硅锗层的示意性剖视图。
图7是根据本发明构思的实施例的包括应变弛豫层的半导体器件的透视图。
图8是根据本发明构思的特定实施例的形成应变弛豫层的方法的流程图。
图9是根据本发明构思的其它实施例的形成应变弛豫层的方法的流程图。
具体实施方式
依照本发明构思的实施例，提供了在半导体基底上形成应变弛豫层的方法。应变弛豫层可以是例如高锗浓度的硅锗层，半导体基底可以是体硅基底。在这些方法的一些实施例中，可以通过执行例如使用氢氟酸的湿蚀刻来在体硅基底的顶表面中形成多孔区。然后可以执行热处理来使硅基底的多孔区的顶表面中的孔闭合。然后可以在多孔区的顶表面上外延生长薄硅层。该薄硅层可以用作第一牺牲层。由于体硅基底的上部中的多孔区，薄硅外延层与硅基底的顶表面之间的结合会比普通情况弱，从而基底的顶表面相对于薄硅层可以在某种程度上是“滑的”或者柔顺的。
然后，可以在硅层上外延生长具有第一锗浓度的第一硅锗层。第一硅锗层可以是薄的(例如，10nm至20nm厚)。第一硅锗层可以具有相对高的锗浓度，例如，50％的锗浓度。在一些实施例中，第一硅锗层和下层的硅层可以随着生长而被充分地应变，并且可以随着生长基本上不具有缺陷。随后可以执行热退火工艺，以弛豫硅层和第一硅锗层。由于这些层弛豫，所以失配位错将沿着硅层和第一硅锗层之间的边界形成，并且穿透位错会传播穿过硅层，而第一硅锗层可以表现出更低水平的穿透位错或者甚至基本上不具有穿透位错。
在一些实施例中，随后可以在第一硅锗层上外延生长具有比第一锗浓度高的第二锗浓度的第二硅锗层。随着生长，第二硅锗层可以被充分地应变，并且下层的第一硅锗层也将在外延生长工艺期间被应变。然后，可以执行热退火工艺，以弛豫第一硅锗层和第二硅锗层。由于这些层弛豫，所以失配位错将沿着第一硅锗层与第二硅锗层之间的边界形成，并且穿透位错会传播穿过第一硅锗层，但是第二硅锗层可以表现出更低水平的缺陷或者甚至基本不具有缺陷。接下来，第二硅锗层可以被用作生长例如可被用作半导体器件的有源区的额外的半导体材料的晶种层，该半导体器件包括例如外延生长的用于FIN-FET晶体管的锗或硅锗鳍或者应变硅沟道层。该额外的半导体材料也可被用作用于在与半导体基底叠置的绝缘层上形成半导体器件的有源区的供体晶圆材料。
根据本发明构思的实施例制造的应变弛豫硅锗层可以是相对薄的层(例如，在一些实施例中，生长的一系列的层可以具有在硅基底的顶表面上方小于50nm至100nm的总厚度)，并且可具有减少了的缺陷密度(例如，可能具有1×105/cm2或更小的穿透位错密度)。另外，根据本发明构思的实施例的应变弛豫硅锗层可以被生长为具有非常高的锗浓度，例如，0.9或者甚至1.0(即，纯锗)的锗浓度，同时仍然表现出相对低的穿透位错密度。另外，根据本发明构思的实施例的应变弛豫硅锗层可以利用适于大规模制造的传统的化学气相沉积外延生长工艺来成本有效地形成在传统的体硅基底上。
虽然上面描述的本发明构思的示例实施例包括在硅基底上生长应变弛豫硅锗层，但是将理解的是，这里公开的技术可以被应用于多种多样的材料系统中。例如，在其它实施例中，可以在诸如蓝宝石、硅或碳化硅基底的晶格失配基底上生长应变弛豫III-V族化合物半导体层。
现在将参照附图更详细地讨论根据本发明构思的实施例的方法和半导体器件，在附图中示出了这些方法和半导体器件以及中间结构的示例实施例。
图2是示意性地示出根据本发明构思的特定实施例的包括应变弛豫层的半导体结构100的剖视图。半导体结构可以包括例如半导体晶圆或者这种半导体晶圆的一部分。
如图2中所示，半导体结构100包括硅基底110，例如体硅基底或厚硅外延层。硅基底110可以包括p型硅基底或n型硅基底，并且可以掺杂有杂质或者可以不掺杂杂质。硅基底110的顶表面可以包括多孔区120。多孔区120可以包括硅基底110的整个顶表面或者可以是形成在硅基底110的顶表面中的选定位置的一个或更多个离散的多孔区。多孔区120的最上表面上的孔可以通过适当的处理而闭合，使得多孔区120可以在后续的外延生长工艺过程中用作良好的晶种层。薄硅层130设置在多孔区120的顶表面上。最后，硅锗层140设置在薄硅层130的顶表面上。
硅锗层140可以是应变弛豫硅锗层140。多个失配位错132可以主要沿着薄硅层130与硅锗层140之间的界面形成在半导体结构100中。穿透位错134可以从失配位错132延伸。如图2中所示，穿透位错134可以主要从失配位错132向下延伸，以延伸穿过薄硅层130。穿透位错134可以仅扩散穿过硅层130，并且不扩散到硅基底110的多孔区120中。硅锗层140可以具有低穿透位错密度或者可以基本不具有穿透位错134。
在一些实施例中，硅层130可以是厚度为例如小于25nm的薄硅层130。在一些实施例中，硅层130可以具有小于15nm的厚度，例如，大约10nm的厚度。硅层130可以包括易于接受从失配位错132延伸的穿透位错134的牺牲层，失配位错132形成在晶格失配的硅层130与硅锗层140之间的界面处。
硅锗层140可以具有各种不同的锗浓度。锗浓度可以被选为一定水平，使得硅层130可以弛豫硅锗层140。因此，在一些情况下，这可以对锗浓度设定可实施的上限。在一些实施例中，虽然更典型地硅锗层140将具有恒定的锗浓度，但是硅锗层140可以包括级配层。如果硅锗层140是级配层，则层的平均锗浓度被考虑为层的锗浓度。
在一些实施例中，硅锗层140的厚度可以被选择为满足多个标准。例如，硅锗层140可具有足以储存足够的应变能量的厚度以使在后续弛豫过程期间能够对下层的硅层130进行弛豫。另外，硅锗层140的厚度可以接近硅锗层140的“临界厚度”。“临界厚度”表示硅锗层140的这样的厚度，即该厚度足够小使得层将被弹性地应变但是将是稳定的，稳定的意思是即使被加热至非常高的温度，层也将保持弹性应变。硅锗层140的临界厚度是例如层的锗浓度的函数。硅锗层140的厚度也可以处于硅锗层140的最大亚稳厚度或接近最大亚稳厚度。亚稳厚度表示在下层的晶格失配层上生长的层的厚度范围，该厚度范围比临界厚度厚直至在生长过程中将出现弛豫的厚度。换言之，对于大于最大亚稳厚度的厚度，由于应变能量大于晶格所能够承受的能量，所以层将随着生长被弛豫出现位错。临界厚度与最大亚稳厚度之间的层厚度的范围被称作亚稳区。具有亚稳区中的厚度的层随着生长而被应变，但是可以响应于例如热退火而弛豫(并形成位错)。硅锗层140的最大亚稳厚度可以取决于例如层的锗浓度以及层生长时的温度。通过将硅锗层140形成为在亚稳区中的厚度，硅锗层140可以随着生长而具有相对少的缺陷或不具有缺陷，并且可以对下层的硅层130施加使硅层130应变的张应力，从而在硅层130中形成穿透位错，而不在硅锗层140中形成穿透位错。在一些实施例中，硅锗层140可以具有例如大约10nm至大约20nm的厚度。硅锗层140可以比硅层130厚。
硅锗层140可以被用作例如用于额外的半导体材料的生长表面，所述额外的半导体材料可被用作包括例如应变硅层(未示出)的半导体器件的有源区。在其它情况下，硅锗层140可以被用作用于生长额外的半导体材料的晶种表面，所述额外的半导体材料可被用作包括用于FIN-FET晶体管的锗鳍片的半导体器件。广泛的其它应用是可能的。另外，如将在下面参照图3来解释的，硅锗层140可以用作用于在其顶表面上生长更高浓度的硅锗层的牺牲层。
图3是示意性地示出根据本发明构思的其它实施例的包括应变弛豫层的半导体器件100'的剖视图。
如图3中所示，半导体器件100'包括在上面参照图2讨论的半导体器件100的硅基底110、多孔区120和硅层130。半导体器件100'还包括硅锗层140'。硅锗层140'可以与上面讨论的硅锗层140相似。然而，硅锗层140'包括形成在硅锗层140'与硅锗层150(形成在硅锗层140'上)之间的界面处的多个失配位错142，以及从失配位错142向下延伸到第一硅锗层140'中的多个穿透位错144。
第二硅锗层150可以具有比第一硅锗层140'的锗浓度高的锗浓度。例如，在一些实施例中，第二硅锗层150可以具有90％或更高的锗浓度。在一些实施例中，第二硅锗层150可以被纯锗层替代。在一些实施例中，第二硅锗层150可以是例如厚度为小于50nm的相对薄的层。在一些实施例中，第二硅锗层150可以具有例如大约20nm至大约40nm之间的厚度。第二硅锗层150可以比第一硅锗层140'厚。第二硅锗层150可以具有低的穿透位错密度或者可以基本不具有穿透位错。
图4是示出在生长在下层的硅层或基底上的应变硅锗层被弛豫时，失配位错和穿透位错可以如何形成的示意性透视图。如图4中所示，硅锗外延层220可以生长在体硅基底210上。硅锗层220与下层的硅基底晶格失配，因此硅锗层220将随着生长而应变。硅锗层220可以被热退火弛豫，和/或在生长至超过最大亚稳厚度之后的生长过程中被弛豫。在弛豫过程中，产生失配位错222和穿透位错224。如图4中所示，对于每个失配位错222产生两个穿透位错224，并且穿透位错224穿透至表面。在图4的硅/硅锗结构中，穿透位错224通常处于60°，这是因为它们在Si(111)晶格平面上滑动。如也在图4中示出的，由于体硅基底210往往是坚硬的，所以弛豫趋于仅在硅锗层220中发生，因此穿透位错224传播穿过硅锗层220。当硅锗层220被弛豫时，硅锗层220中的穿透位错密度可以非常高。例如，假设在形成硅锗层220的过程中产生1％的应变，然后将该应变完全弛豫，并且假设每个穿透位错具有大约5埃的伯格斯矢量大小，则穿透位错密度(TDD)可以被如下地计算：
TDD＝0.01*1cm/5A＝2×105/cm(unit length) (1)
这对应于大约1×1010/cm2的穿透位错密度。
在很多情况下，该目标可以是形成具有低的穿透位错密度的应变弛豫硅锗层，从而随后可以在应变弛豫硅锗层上形成应变器件层。根据本发明构思的实施例，应变弛豫硅锗层可以在穿透位错将与硅锗层相对地传播穿过硅层的条件下生长在硅基底上。这可以提供具有低穿透位错密度的应变弛豫硅锗层。
为了实现这一点，可以在下层的硅层(例如，体硅基底)上生长牺牲硅层。该牺牲硅层可以是薄层，从而它将不像在利用体硅基底的情况下那样坚硬。另外，牺牲硅层可以被形成为使得牺牲硅层与下层的硅基底之间的界面可以是弱的，从而牺牲硅层可以相对于硅基底移动，而不是基本上成为硅基底的延伸。这种弱的界面可以通过例如在硅基底的上表面上形成多孔区来实现，多孔区将仅与牺牲硅层弱结合。在这些条件下，硅锗层中的应变可以在弛豫过程中转移到牺牲硅层与硅基底之间的滑的界面，因此穿透位错将穿过牺牲硅层流动而不是穿过硅锗层流动。
图5A至图5F是示意性地示出根据本发明构思的示例实施例的形成图3的半导体器件100'的方法的剖视图。
如图5A中所示，可以提供例如体硅基底或厚外延生长硅层的硅基底110。可以在硅基底110的顶表面中形成多孔区120。多孔区120可以形成在硅基底110的整个顶表面上，或者可以是例如形成在硅基底110的顶表面中的多孔区的图案。在示例实施例中，硅基底110可以包括p型硅基底，并且其顶表面可以通过电化学溶解而转变为多孔区120，电化学溶解是在40％氢氟酸溶液中利用施加在晶片与氢氟酸溶液之间的电压降来产生阳极反应。电压降可以被选择为产生例如大约1毫安/cm2的电流密度，以设置大约0.1nm/秒的孔产生速率。在一些实施例中，多孔区可以具有大约30％至60％的孔隙率，其中孔隙率被定义为多孔区120中的空的空间的体积除以区域120的总体积。通过包括确保多孔区120具有足够的机械强度同时充分削弱将硅层130结合到多孔区120的剪切力的权衡，可以使用不同的孔隙率值。孔隙度也可以被选择为足够低，使得表面孔隙可以在后续的处理步骤中被容易地闭合。多孔区120中的孔隙度可以例如通过调节用于反应的电流来控制。多孔区120的厚度可以适当地改变。在一些实施例中，多孔区120可以是厚度为大约50nm至2000nm的层。
对于n型硅基底110，可以使用上面描述的相同的湿蚀刻技术，并且可以辅以在湿蚀刻处理过程中对基底照射光。来自光的光子可以作为催化剂，以提高蚀刻速率，不然的话，蚀刻速率会比n型硅中的蚀刻速率慢。
虽然湿蚀刻是用于形成多孔区120的一种可能的方法，但是将理解的是，在其它实施例中，可以使用其它技术。例如，可选地，多孔区120可以通过离子(例如，诸如氮(N2)或氦(He2)的电中性离子)轰击来形成。也可以使用其它技术。
一旦多孔区120形成在硅基底110的顶表面中，则可以通过例如在氢(H2)中对半导体结构100'进行热退火来使多孔区120的最上部分中的孔闭合。退火温度可以被选择为足够高以通过回流工艺使多孔区120的顶表面塌陷，从而闭合表面孔中的至少一部分，但是也被选择为足够低以减少可能使内部孔塌陷的烧结效应。在一些实施例中，通过在氢退火之前对多孔区120进行原位氯(Cl2)退火，可以使用更低的退火温度。闭合多孔区的最上表面中的孔可以使多孔区120在后续的硅外延层130的生长过程中用作良好的晶种层。氢退火还有助于从多孔区120的顶表面去除自然氧化物。
在一些实施例中，多孔区120可以具有例如50％的高的孔隙度。这种高的孔隙度可以使多孔区120与后续生长的硅外延层130之间的剪切强度变弱。
参照图5B，可以通过例如化学气相沉积在多孔区120的最上表面上外延地生长薄硅层130。在一些实施例中，硅层130可以是厚度为5nm至10nm的薄层。硅层130可以具有足够的厚度，以确保多孔区120中的孔被充分地覆盖。由于多孔区120与薄硅层130之间的弱的剪切强度，所以当张应力被施加到硅层130时，硅层130可以表现为类似相对于多孔区120可相对自由地移动的薄膜。硅层130与其生长在其上的多孔区120晶格匹配，因此硅层130可以随着生长而被弛豫。
参照图5C，接下来，可以在薄硅层130的上表面上外延地生长相对薄的第一硅锗层140。第一硅锗层140可以具有相对高的锗浓度，例如在一些实施例中，例如50％(即，Si0.5Ge0.5层)或更高的锗浓度。在一些实施例中，第一硅锗层140的厚度可以被选择为使得第一硅锗层140将随着生长而基本完全地应变、具有低的位错密度、足够厚以在弛豫步骤过程中能够将其应变能量全部传递至硅层130、且足够薄以通过退火步骤被弛豫。第一硅锗层140可以比硅层130厚。在一些实施例中，假设锗浓度为大约40％至60％，则第一硅锗层可具有例如大约10nm至20nm的厚度。第一硅锗层140的厚度可以根据包括其锗浓度以及下层的硅层130的厚度等的多个参数而改变。可以存在最佳厚度，以使第一硅锗层140中的穿透位错密度减少和/或最少化。第一硅锗层140不与下层的硅层130晶格失配。随后，硅层130与第一硅锗层140均可随着生长而被充分地应变。在一些实施例中，硅层130与第一硅锗层140均可随着生长而没有缺陷。
参照图5D，随后可以使半导体结构100'热退火，以弛豫硅层130和第一硅锗层140。该热退火例如可以在外延生长反应器中原位执行。在示例实施例中，半导体结构100'可以在氢环境中以800℃的温度退火0.5分钟至30分钟。在该热退火完成之后，硅层130与第一硅锗层140均可被弛豫。随着生长(即，在热退火之前)，硅层130可以经受张应力并且形成在其上的第一硅锗层140可以经受压应力。如图5D中所示，随着这些层在热退火过程中弛豫，可以沿硅层130与第一硅锗层140之间的界面形成失配位错132。经受张应力的层可以更易于形成穿透位错。硅层130与来自形成在其顶部上的第一硅锗层140的张应力起作用并且完全弛豫以形成高度缺陷层。相反，由于应变被引导至下层的硅层130，所以第一硅锗层140可以弛豫以具有很少的缺陷形成或者不具有缺陷形成。随后，最终结果是可能从每个失配位错132的每个端部延伸的穿透位错134可以总体上形成在硅层130中，并且第一硅锗层140可以具有减小了的穿透位错密度或者甚至基本上不具有穿透位错。
如上面讨论的，由于多孔区120可以具有与硅层130的弱的剪切强度，从而多孔区120可以某种程度上相对于硅层130是柔顺的或者“滑的”，所以硅层130可趋于表现为与浮动膜类似。硅层130可以与从上面的第一硅锗层140施加到它的张应力起反应并且可以基本完全地弛豫，以随着弛豫的出现而在其中形成穿透位错。另一方面，由于在热退火过程中，主要的应变被引导至硅层130中，所以第一硅锗层140可以弛豫，以具有减少的或者最少的缺陷形成。因此，硅层130可以作为有助于减少了缺陷的第一硅锗层140的生长的牺牲层，如果未提供减弱了的结合，则硅层130将形成与下层的硅基底110一体化的结构，并且将表现为相对坚硬的结构，从而在弛豫退火过程中，第一硅锗层140将不能向硅层130/硅基底110传递应变。
参照图5E，随后可以在第一硅锗层140的上表面上外延地生长第二硅锗层150。第二硅锗层150可以具有比第一硅锗层140的锗浓度更高的锗浓度。在一些实施例中，在0.9或更高的锗浓度的第二硅锗层150(例如，Si0.1Ge0.9层)中可以包括非常高的锗浓度。实际上，在一些实施例中，第二硅锗层可以由纯锗层替代。第二硅锗层150(或纯锗层150)中包含的更高的锗浓度可以将张应力施加到其下的较低锗浓度的第一硅锗层140。第二硅锗层150的厚度可以再次被选择为使得第二硅锗层150将被基本完全地应变、具有低位错密度、并且还足够厚从而使它能够在弛豫步骤过程中将其全部应变能量传递至第一硅锗层140。在一些实施例中，第二硅锗层可以具有例如大约20nm至40nm的级别的厚度。厚度可以被选择为足够大使得第二硅锗层150可以能够储存足够的应变能量，从而使第二硅锗层150生长在其上的第一硅锗层140可以在后续的工艺步骤中被充分地弛豫。第二硅锗层150可以比第一硅锗层140厚。由于更高的锗浓度，所以第二硅锗层150不与下层的第一硅锗层140晶格失配。因此，第一硅锗层140和第二硅锗层150可以随着生长而充分地应变。第二硅锗层150可以随着生长而基本不具有缺陷。
参照图5F，接下来，可以使半导体结构100'热退火，以弛豫第一硅锗层140和第二硅锗层150。该热退火可以例如在外延生长反应器中原位执行。在示例实施例中，半导体基底100'可以在氢环境中以大约800℃的温度退火30秒至30分钟的时间段。如图5F中所示，在该热退火完成之后，第一硅锗层140和第二硅锗层150可以被弛豫。在热退火过程中，第一硅锗层140可以受到张应力，形成在其上的第二硅锗层150可以受到压应力。随着这些层在热退火过程中弛豫，可以沿着第一硅锗层140和第二硅锗层150之间的界面形成失配位错142。穿透位错144可以由于张应力而易于形成在第一硅锗层140中，并且第二硅锗层150可以具有减少了的穿透位错密度或者甚至基本不具有穿透位错。第二硅锗层150可以用作用于后续的较厚硅锗或锗层的形成的晶种层，或者可选地，第二硅锗层150可被用作用于一个或更多个半导体层的晶种层，所述半导体层被用作用于不同的半导体器件的有源区。
在一些实施例中，硅层130与第一硅锗层140和第二硅锗层150的总厚度可以小于大约50nm至100nm，例如，可以小于大约75nm。这可以是比利用传统的级配生长技术在体硅晶片上生长的应变弛豫硅锗层(可以是几十或几百微米厚)薄的数量级。另外，应变弛豫硅锗层150可以具有非常高的锗浓度，低的位错密度，并且可以生长在例如传统的体硅基底上，而不需要使用更加昂贵的绝缘体上硅基底。
根据本发明构思的实施例形成的高锗浓度、低缺陷应变弛豫硅锗层可以被用于使多种不同的技术成为可能，例如，SiGe-CMOS技术n型硅/p型锗系统，或者SiGe-CMOS技术p型硅/n型锗系统。这些技术可以实现在普通的硅基底上。
如上所述，多孔区120可以被形成为跨过硅基底110的整个顶表面，然后在一系列的一个或更多个硅锗层140、150之前的薄硅层130可以生长在其上，其中，硅锗层140、150可以具有增大了的锗浓度，使顶部硅锗层具有期望的锗浓度。在形成这样的最终(顶部)硅锗层之后，掩模层可以形成在半导体结构的顶表面上，并且该结构可以被蚀刻，以从该结构的选定的区域去除一系列的硅锗层的一部分，从而暴露硅层(或者可选地，暴露硅基底的在多孔区下方的部分)。然后，硅层可以外延地生长在其中硅锗层被去除的一些区域或全部区域中，从而提供具有形成在同一体硅基底上的硅区和高锗浓度硅锗区(或纯锗区)的结构。
相信的是，根据本发明构思的实施例的技术能够在标准的体硅基底上提供中等锗浓度(例如，40％至75％的锗浓度)或高锗浓度(例如，75％至100％的锗浓度)的硅锗层，其具有小于1×106/cm2甚至小于1×105/cm2或1×104/cm2的穿透位错密度。
本发明构思的实施例可以利用两个不同的半导体材料之间的应变能量的不平衡。例如，考虑图6A中示出的材料系统300，其中，具有50％的锗浓度的3nm厚的硅锗层320外延生长在3nm厚的硅层310上。这里，由晶格失配导致的应力应当以相反符号而在该双层系统中平衡，即，硅锗层320将受到压应力并且硅层310将受到张应力。在这种情况下，由于硅锗层320受到压应力，所以在弛豫退火过程中，穿透位错不容易形成在硅锗层320中。难以预测穿透位错是否将形成在硅层310中。
如图6B中所示，可以修改图6A中示出的情况，使得具有50％的锗浓度的30nm厚的硅锗层370外延生长在10nm厚的硅层360上。在这种情况下，较厚的硅锗层370的应变能量将被迫使进入受到张应力的较薄的硅层360中，以产生位于两层之间的界面处的失配位错362以及延伸到硅层360中的穿透位错364，由此弛豫硅锗层370。因此，图6B示出了可以用于将穿透位错364直接向下引导到硅层360中的机理。然而，为了实现这一点，需要可以通过硅锗层370而处于受到张应力状态的薄的硅层360。如上面所讨论的，在一些实施例中，这可以通过在硅基底的多孔区上生长硅层360，使得硅层360可以表现为类似在基底上浮动的薄膜。
根据本发明构思的其它实施例，生长在硅基底上的薄硅层的底表面可以被制造为“滑的”。可以这样做以代替在硅基底的顶表面上形成多孔区，或者除了形成多孔区之外还可以这样做。在一些实施例中，硅层的底表面可以在低温下生长，以形成不会与硅基底很好地结合的高度缺陷的硅。剩余的硅层可以在较高的温度下生长，以为了将缺陷限制于该薄硅层的底部。
将理解的是，虽然上面描述的实施例提供了一个(图2)或两个(图3以及图5A至图5F)硅锗层被形成在硅基底上的示例，但是在其它实施例中，可以形成更多数量的硅锗层。例如，在另一实施例中，第一Si0.7Ge0.3层可以形成在薄硅层上，然后第二Si0.4Ge0.6层可以形成在Si0.7Ge0.3层上，然后Si0.1Ge0.9层可以形成在Si0.4Ge0.6层上。该“三层”方案可以(1)帮助确保可以生长具有小于最大亚稳厚度的硅锗层以及(2)由于相邻的层之间的更接近的晶格匹配而可表现出更低的缺陷水平。将理解的是，每个层的锗浓度可以与上述示例中引用的锗浓度不同，层的数量可以超过三个，和/或相同的方案可以用于除了硅/硅锗材料系统之外的晶格失配材料系统。
根据本发明构思的实施例形成的器件的一个应用可以是具体地应用于形成FIN-FET晶体管的锗鳍片。能够相对无缺陷地生长的锗鳍片的最大高度是下层的应变弛豫硅锗层的锗浓度的函数。例如，完全弛豫并且无缺陷的Si0.3Ge0.7应变弛豫层可以具有生长在其上的小于10nm的无缺陷锗鳍片。该鳍片高度可能不足以支持期望的集成度。相反，完全弛豫并且无缺陷的Si0.1Ge0.9应变弛豫层可以支持生长在其上的超过100nm的无缺陷锗鳍片。该鳍片高度可以支撑显著更高的集成度。因此，利用根据本发明构思的实施例的技术，生长相对无缺陷的非常高的锗浓度的应变弛豫硅锗层的能力对于该应用来讲可以是非常有用的。图7是示出可以生长在根据本发明构思的一些实施例的半导体结构(例如，图2至图3的半导体结构100和100')上的鳍片场效应晶体管400的透视图，
参照图7，鳍片场效应晶体管400包括从半导体结构100'的上表面沿第一方向D1突出的鳍片体410。鳍片体410可以形成在半导体100'的第二硅锗层150(或者形成在硅锗层150上方的图7中未示出的半导体层)上，第二硅锗层150可具有例如90％的锗浓度(如上所述，或者可以甚至是纯锗层)。鳍片体410可以是与半导体结构100'的上表面的材料相同的半导体材料，因此在该实施例中，也可以是锗浓度为90％的硅锗层。因此，鳍片体410可以与下层的半导体结构100'晶格匹配。鳍片体410可以沿垂直于第一方向D1的第二方向D2纵向地延伸。鳍片体410的下侧壁可以被器件隔离层450覆盖，而鳍片体410的上侧壁可以暴露。
沿既垂直于第一方向D1又垂直于第二方向D2的第三方向D3延伸的栅电极430设置在鳍片体410上并跨过鳍片体410。栅电极430围绕鳍片体410的顶表面和两个上侧壁。栅电极430可以是金属层。栅绝缘层440可以设置在栅电极430与鳍片体410之间。栅绝缘层440可以是介电常数大于氧化硅的介电常数的金属氧化物层。掺杂有掺杂剂的源/漏区可以在栅电极430的两侧形成在鳍片体410中。
鳍片体410的被栅电极430覆盖的部分可以对应于沟道区。
图8是根据本发明构思的特定实施例的形成应变弛豫层的方法的流程图。如图8中所示，根据这些方法，可以在半导体基底的表面中形成多孔区(框500)。然后在半导体基底的多孔区上形成与半导体基底晶格匹配的半导体层(框510)。然后，可以在第一半导体层上形成与第一半导体层晶格失配的第二半导体层(框520)。第二半导体层可以随着生长而应变。然后，第二半导体层可以通过例如热退火的弛豫过程而弛豫(框530)。然后，可以在第二半导体层上选择性地形成与第二半导体层晶格匹配的第三半导体层(框540)。第三半导体层可以随着生长而应变。然后，第三半导体层可以通过例如热退火的弛豫过程而弛豫(框550)。
图9是根据本发明构思的其它实施例的形成应变弛豫层的方法的流程图。如图9中所示，根据这些方法，可以在柔顺的半导体基底上形成与柔顺的半导体基底晶格匹配的第一半导体层(框600)。然后，可以在第一半导体层上形成与第一半导体层晶格失配的第二半导体层(框610)。然后，第一半导体层和第二半导体层可以通过例如热退火的弛豫过程而弛豫(框620)。然后，可以在第二半导体层上可选择地形成与第二半导体层晶格匹配的第三半导体层(框630)。然后，第二半导体层和第三半导体层可以通过例如热退火的弛豫过程而弛豫(框640)。
因此，根据本发明构思的实施例，应变弛豫硅锗层可以形成在晶格失配的体硅基底上，其中应变弛豫硅锗层(1)可以具有高锗浓度并且(2)可以基本不具有穿透位错。这些应变弛豫缓冲层可以被形成为具有相对小的总厚度，例如小于100nm的厚度或甚至小于50nm的厚度。应变弛豫层可以非常成本有效地利用适于大规模制造的传统的化学气相沉积外延生长工艺形成在传统的体硅基底上。
这里，穿透位错密度被定义为每平方厘米的位错数量。将理解的是，穿透位错密度可以以多种方式来测量，所述方式包括例如测量腐蚀坑密度、TEM、平面图TEM和HR-XRD。
虽然已经在上面主要参照其中一个或更多个应变弛豫硅锗层被形成在硅基底上的实施例讨论了本发明构思，但是将理解的是，这里公开的技术可以被应用于多种多样的材料系统中。例如，在其它实施例中，可以利用这里公开的技术生长应变弛豫的III族-V族化合物半导体层，例如，在GaAs上生长应变弛豫的InxGa1-xAs层、在硅基底上生长应变弛豫的GaAs层和/或在GaAs基底上生长短波长II族-VI族或长波长III族-V族激光结构。另外，将理解的是，这里使用的技术不仅可以提供用于表现出更高的载流子迁移率的半导体器件的应变沟道层，还可以用于其它目的，例如用于出于光学目的来改变半导体材料的带隙。
已经在上面参照附图描述了本发明构思的实施例，其中示出了示例实施例。然而，本发明构思可以以许多不同的形式实施，而不应被解释为局限于这里阐述的实施例。相反，提供这些实施例，使得本公开将是彻底的和完整的，并将把本发明的范围充分地传达给本领域技术人员。同样的标号在附图和说明书中始终指示同样的元件。如在这里使用的，表述“和/或”包括一个或更多个相关所列项的任意组合和全部组合。
将理解的是，虽然在这里可以使用第一、第二等的术语来描述不同的元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本发明的范围的情况下，第一元件可以被命名为第二元件，并且相似地，第二元件可以被命名为第一元件。
将理解的是，当元件被称作“连接到”或“结合到”另一元件或者“在”另一元件“上”时，该元件可以直接连接到或直接结合到所述另一元件或者直接在所述另一元件上，或者也可以存在中间元件。相反，当元件被称作“直接连接到”或“直接结合到”另一元件或者“直接在”另一元件“上”时，不存在中间元件。用于描述元件之间的关系的其它词语应当以相似的方式解释(即，“在……之间”与“直接在……之间”、“相邻”与“直接相邻”等)。
在这里可以使用诸如“在……下面”或“在……上方”或“上”或“下”或“平行于”或“垂直于”的相对术语来描述如在图中示出的一个元件、层或区域与另一元件、层或区域之间的关系。将理解的是，这些术语意图包括除了在附图中描绘的方位之外的装置的不同方位。
这里使用的术语仅用于描述特定实施例的目的，而不意图限制本发明。如在这里使用的，除非上下文清楚地另外指出，否则单数形式“一个”、“一种”和“该”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包括”和/或“包含”时，说明存在所述特征、元件和/或组件，但不排除存在或附加一个或更多个其它特征、元件、组件和/或它们的组。
已经在上面参照示意性地示出本发明构思的理想实施例(和中间结构)的剖视图描述了本发明构思的实施例。为了清楚起见，可以夸大在附图中的层和区域的厚度。此外，预计将出现由于例如制造技术和/或公差而出现的图示的形状的变化。因此，本发明的实施例不应被解释为局限于这里示出的特定的形状和区域，而是包括由于例如制造而导致的形状的偏差。
全部实施例可以以任何方式和/或组合来结合。
在附图和说明书中，已经公开了本发明的典型实施例，但是虽然使用了特定的术语，但是仅以一般的和描述性的意义来使用它们，而不是出于限制的目的，本发明的范围在权利要求中阐述。

Claims (20)

1.一种应变弛豫方法，所述方法包括下述步骤：
在半导体基底的表面中形成多孔区；
在半导体基底的表面中的多孔区上形成与半导体基底晶格匹配的第一半导体层；
在第一半导体层上形成第二半导体层，第二半导体层形成为应变层；以及
弛豫第二半导体层。
2.如权利要求1所述的方法，所述方法还包括下述步骤：
在弛豫的第二半导体层上形成第三半导体层，第三半导体层形成为应变层；以及
弛豫第三半导体层。
3.如权利要求1所述的方法，其中，在半导体基底的表面中形成多孔区的步骤包括利用湿蚀刻剂并使电势施加到半导体基底与湿蚀刻剂之间来湿蚀刻半导体基底的顶表面。
4.如权利要求1所述的方法，其中，在弛豫第二半导体层之前，第一半导体层受到张应力，第二半导体层受到压应力。
5.如权利要求1所述的方法，其中，第一半导体层仅弱结合到半导体基底，从而当张应力被施加到第一半导体层时，第一半导体层可相对于半导体基底移动。
6.如权利要求1所述的方法，其中，第一半导体层直接形成在位于半导体基底的表面中的多孔区域上，第二半导体层直接形成在第一半导体层上。
7.如权利要求2所述的方法，其中，半导体基底包括硅基底，第一半导体层包括硅层，第二半导体层包括具有第一锗浓度的硅锗层，第三半导体层包括具有大于第一锗浓度的第二锗浓度的第二硅锗层。
8.如权利要求7所述的方法，其中，第二硅锗层的锗浓度大于75％，第二硅锗层中的穿透位错密度小于1×105/cm2。
9.如权利要求7所述的方法，其中，硅层、第一硅锗层和第二硅锗层的总厚度小于75nm。
10.如权利要求1所述的方法，所述方法还包括下述步骤：
在第二半导体层上形成第四半导体层；以及
至少部分地在第四半导体层上或者在第四半导体层中形成半导体器件。
11.一种形成应变弛豫半导体层的方法，所述方法包括下述步骤：
在半导体基底的柔顺区域的顶部上形成第一半导体层，半导体基底与第一半导体层晶格匹配，使得第一半导体层仅弱结合到半导体基底的柔顺区域，并且可在半导体基底的柔顺区域的顶表面上横向移动；
在第一半导体层上形成与第一半导体层晶格失配的第二半导体层；以及
对第二半导体层执行弛豫过程，所述弛豫过程在第一半导体层中产生穿透位错，同时使第二半导体层基本不具有穿透位错。
12.如权利要求11所述的方法，所述方法还包括下述步骤：
在第二半导体层上形成与第二半导体层晶格失配的第三半导体层；以及
对第三半导体层执行弛豫过程，所述弛豫过程在第二半导体层中产生穿透位错，同时使第三半导体层基本不具有穿透位错。
13.如权利要求12所述的方法，其中，第一半导体层在弛豫之前受到张应力，第二半导体层在弛豫之前受到压应力。
14.如权利要求11所述的方法，其中，在半导体基底的柔顺区域的顶部上形成第一半导体层的步骤包括下述步骤：
在半导体基底的顶表面中形成多孔区，然后加热半导体基底以使表面孔中的至少一些表面孔封闭，同时使多孔区的内部是多孔的，以将半导体基底的区域转变为半导体基底的柔顺区域；以及
然后通过化学气相沉积在多孔区上生长第一半导体层。
15.如权利要求12所述的方法，其中，半导体基底的柔顺区域包括在硅基底的顶表面中的多孔区，第一半导体层包括硅层，第二半导体层包括具有第一锗浓度的第一硅锗层，第三半导体层包括具有大于第一锗浓度的第二锗浓度的第二硅锗层。
16.如权利要求15所述的方法，其中，第二硅锗层的锗浓度大于75％，第二硅锗层中的穿透位错密度小于1×105/cm2。
17.如权利要求16所述的方法，其中，硅层、第一硅锗层和第二硅锗层的总厚度小于75nm。
18.如权利要求15所述的方法，其中，多孔区具有至少30％的孔隙率。
19.一种形成半导体器件的方法，所述方法包括下述步骤：
在硅基底的顶表面中形成多孔区；
在硅基底的表面中的多孔区上形成硅层；
在硅层上形成具有第一锗浓度的第一硅锗层；
弛豫第一硅锗层；
在弛豫的第一硅锗层上形成具有大于第一锗浓度的第二锗浓度的第二硅锗层，第二硅锗层形成为应变层；
弛豫第二硅锗层；
在第二硅锗层上形成半导体层；以及
至少部分地在半导体层中形成半导体器件。
20.如权利要求19所述的方法，其中，在硅基底的表面中形成多孔区的步骤包括利用湿蚀刻剂并使电势施加到半导体基底与湿蚀刻剂之间来湿蚀刻半导体基底的顶表面，所述方法还包括在形成第一硅锗层之前对硅基底进行退火以使多孔区的顶表面的至少一些孔封闭。
CN201510126114.5A 2014-03-20 2015-03-20 应变弛豫方法、形成半导体层和半导体器件的方法 Active CN105185692B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461968126P 2014-03-20 2014-03-20
US61/968,126 2014-03-20
US14/484,511 US9343303B2 (en) 2014-03-20 2014-09-12 Methods of forming low-defect strain-relaxed layers on lattice-mismatched substrates and related semiconductor structures and devices
US14/484,511 2014-09-12

Publications (2)

Publication Number Publication Date
CN105185692A CN105185692A (zh) 2015-12-23
CN105185692B true CN105185692B (zh) 2019-07-19

Family

ID=54142791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510126114.5A Active CN105185692B (zh) 2014-03-20 2015-03-20 应变弛豫方法、形成半导体层和半导体器件的方法

Country Status (4)

Country Link
US (1) US9343303B2 (zh)
KR (1) KR102067424B1 (zh)
CN (1) CN105185692B (zh)
TW (1) TWI648768B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711683B2 (en) * 2014-09-26 2017-07-18 Epistar Corporation Semiconductor device and the method of manufacturing the same
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US9559120B2 (en) 2015-07-02 2017-01-31 International Business Machines Corporation Porous silicon relaxation medium for dislocation free CMOS devices
US9570443B1 (en) * 2015-11-23 2017-02-14 International Business Machines Corporation Field effect transistor including strained germanium fins
JP7052280B2 (ja) * 2016-11-29 2022-04-12 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
FR3063571B1 (fr) * 2017-03-01 2021-04-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques, collection de substrats issus de ce procede
US20190131454A1 (en) * 2017-11-01 2019-05-02 Qualcomm Incorporated Semiconductor device with strained silicon layers on porous silicon
WO2019132943A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Lateral epitaxial overgrowth in integrated circuits
TW202401821A (zh) * 2022-06-28 2024-01-01 美商應用材料股份有限公司 用於環繞式閘極裝置的漸變超晶格結構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728249A (zh) * 2009-11-20 2010-06-09 清华大学 硅片上外延化合物半导体材料的过渡层单晶制备方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5685946A (en) 1993-08-11 1997-11-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of producing buried porous silicon-geramanium layers in monocrystalline silicon lattices
US5461243A (en) 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5906951A (en) 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
KR100392166B1 (ko) * 2000-03-17 2003-07-22 가부시끼가이샤 도시바 반도체 장치의 제조 방법 및 반도체 장치
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6515335B1 (en) 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US6805962B2 (en) 2002-01-23 2004-10-19 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
US6649492B2 (en) 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
EP1439570A1 (en) 2003-01-14 2004-07-21 Interuniversitair Microelektronica Centrum ( Imec) SiGe strain relaxed buffer for high mobility devices and a method of fabricating it
US7812340B2 (en) 2003-06-13 2010-10-12 International Business Machines Corporation Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same
US7259084B2 (en) 2003-07-28 2007-08-21 National Chiao-Tung University Growth of GaAs epitaxial layers on Si substrate by using a novel GeSi buffer layer
KR20060039915A (ko) 2003-07-30 2006-05-09 에이에스엠 아메리카, 인코포레이티드 완화된 실리콘 게르마늄 층의 에피택셜 성장
US7125458B2 (en) 2003-09-12 2006-10-24 International Business Machines Corporation Formation of a silicon germanium-on-insulator structure by oxidation of a buried porous silicon layer
JP4639649B2 (ja) * 2004-03-26 2011-02-23 住友電気工業株式会社 Ｉｉｉ−ｖ化合物半導体層を成長する方法、エピタキシャルウエハ、および半導体装置
US20050221591A1 (en) * 2004-04-06 2005-10-06 International Business Machines Corporation Method of forming high-quality relaxed SiGe alloy layers on bulk Si substrates
US6893936B1 (en) * 2004-06-29 2005-05-17 International Business Machines Corporation Method of Forming strained SI/SIGE on insulator with silicon germanium buffer
US7235812B2 (en) 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
US7186626B2 (en) * 2005-07-22 2007-03-06 The Regents Of The University Of California Method for controlling dislocation positions in silicon germanium buffer layers
US7902046B2 (en) 2005-09-19 2011-03-08 The Board Of Trustees Of The Leland Stanford Junior University Thin buffer layers for SiGe growth on mismatched substrates
US7648853B2 (en) 2006-07-11 2010-01-19 Asm America, Inc. Dual channel heterostructure
JP2008198656A (ja) 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
US8415718B2 (en) 2009-10-30 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming epi film in substrate trench
CN102465336B (zh) 2010-11-05 2014-07-09 上海华虹宏力半导体制造有限公司 一种高锗浓度的锗硅外延方法
US9761666B2 (en) 2011-06-16 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel field effect transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101728249A (zh) * 2009-11-20 2010-06-09 清华大学 硅片上外延化合物半导体材料的过渡层单晶制备方法

Also Published As

Publication number Publication date
TWI648768B (zh) 2019-01-21
KR102067424B1 (ko) 2020-01-20
US9343303B2 (en) 2016-05-17
KR20150110377A (ko) 2015-10-02
TW201537623A (zh) 2015-10-01
CN105185692A (zh) 2015-12-23
US20150270120A1 (en) 2015-09-24

Similar Documents

Publication Publication Date Title
CN105185692B (zh) 应变弛豫方法、形成半导体层和半导体器件的方法
Zaima et al. Growth and applications of GeSn-related group-IV semiconductor materials
US7494881B2 (en) Methods for selective placement of dislocation arrays
JP5076388B2 (ja) 半導体装置及びその製造方法
US9224605B2 (en) Forming alternative material fins with reduced defect density by performing an implantation/anneal defect generation process
US20150021691A1 (en) Finfet with electrically isolated active region on bulk semiconductor substrate and method of fabricating same
CN105762080B (zh) 具有替代通道材料的电性绝缘鳍片结构及其制法
US8963248B2 (en) Semiconductor device having SSOI substrate with relaxed tensile stress
EP3050090B1 (en) Methods of forming dislocation enhanced strain in nmos structures
JP5065676B2 (ja) 基板上に歪層を製造する方法及び層構造
JP2020202391A (ja) 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造
KR102441728B1 (ko) 수직 전계 효과 장치 및 이의 제조 방법
US9418870B2 (en) Silicon germanium-on-insulator formation by thermal mixing
US20110269281A1 (en) Transistor with Longitudinal Strain in Channel Induced by Buried Stressor Relaxed by Implantation
US7495266B2 (en) Strained silicon-on-silicon by wafer bonding and layer transfer
US9059201B2 (en) Transistor with longitudinal strain in channel induced by buried stressor relaxed by implantation
JP2004055943A (ja) 半導体装置とその製造方法
KR102045989B1 (ko) 상호 확산을 사용한 반도체 소자 및 이를 제조하는 방법
Fitzgerald et al. Dislocation engineering in strained MOS materials
EP3093881B1 (en) Method for manufacturing a cmos device
US20050280081A1 (en) Semiconductor devices having bonded interfaces and methods for making the same
Colombeau et al. Group IV Epitaxy Applications for Enabling Advanced Device Scaling
Claeys et al. Electrical defect issues of hetero-epitaxy for advanced nanometric CMOS technologies
JP2015159194A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant