CN105762080B - 具有替代通道材料的电性绝缘鳍片结构及其制法 - Google Patents

具有替代通道材料的电性绝缘鳍片结构及其制法 Download PDF

Info

Publication number
CN105762080B
CN105762080B CN201610005410.4A CN201610005410A CN105762080B CN 105762080 B CN105762080 B CN 105762080B CN 201610005410 A CN201610005410 A CN 201610005410A CN 105762080 B CN105762080 B CN 105762080B
Authority
CN
China
Prior art keywords
fin
silicon
fin structure
layer
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610005410.4A
Other languages
English (en)
Other versions
CN105762080A (zh
Inventor
M·K·阿卡瓦尔达
J·A·弗伦海塞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN105762080A publication Critical patent/CN105762080A/zh
Application granted granted Critical
Publication of CN105762080B publication Critical patent/CN105762080B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及具有替代通道材料的电性绝缘鳍片结构及其制法。提供数种半导体结构及制造方法，例如，该方法包含用下列步骤来制造半导体鳍片结构：提供在衬底上方延伸的鳍片结构，该鳍片结构包含第一鳍片部分、配置于该第一鳍片部分上面的第二鳍片部分、以及在该第一及该第二鳍片部分之间的介面，其中该第一鳍片部分与该第二鳍片部分在该鳍片结构内呈晶格失配；以及部分修改该鳍片结构以得到改质鳍片结构，该修改步骤包含：选择性氧化该介面以在该改质鳍片结构内形成隔离区，其中该隔离区电性隔离该第一鳍片部分与该第二鳍片部分，同时维持该改质鳍片结构的结构稳定性。

Description

具有替代通道材料的电性绝缘鳍片结构及其制法
技术领域
本发明涉及一种鳍片结构，且特别是涉及具有替代通道材料的电性绝缘鳍片结构及其制法。
背景技术
诸如积体电路的类的半导体结构由半导体衬底形成，该半导体衬底内部及表面可形成电路元件(例如，包含场效应晶体管(FET)的电晶体)。现有将场效应晶体管制作成为平面电路元件。
在先进的互补金属氧化物半导体(CMOS)技术中，由于它们改善短通道效应免疫力以及有较高的开关电流比(Ion/Ioff)，所以鳍片场效应晶体管(FinFET)装置目前被开发成可取代现有平面电晶体，例如金属氧化物半导体场效应晶体管(MOSFET)。众所周知，用语“鳍片”是指有一或多个FinFET或其他鳍片装置形成于内部或上面的垂直结构，例如被动装置，包括电容器、二极体等等。
如莫耳定律所述，半导体工业压低图案尺寸以便迅速减少电晶体大小及增强处理器速度。为了提高效能及商业优势，人们持续追寻鳍片装置结构及其制造方法的进一步增强。
发明内容
克服先前技术的缺点，以及提供额外的优点，在一方面中，例如，通过提供一种制造半导体鳍片结构的方法。该制造步骤包括：提供在衬底上方延伸的鳍片结构，该鳍片结构包含第一鳍片部分、配置于该第一鳍片部分上面的第二鳍片部分、以及在该第一及该第二鳍片部分之间的介面，其中该第一鳍片部分与该第二鳍片部分在该鳍片结构内呈晶格失配；以及部分修改该鳍片结构以得到改质鳍片结构，该修改步骤包含：选择性氧化该介面以在该改质鳍片结构内形成隔离区，其中该隔离区电性隔离该第一鳍片部分与该第二鳍片部分，同时维持该改质鳍片结构的结构稳定性。
在另一方面中，提供一种半导体结构，其系包含：衬底；以及驻留在该衬底上面且包含配置于第二鳍片部分上面的第一鳍片部分的鳍片结构，其中该第一鳍片部分与该第二鳍片部分呈晶格失配，以及该第一鳍片部分与该第二鳍片部分通过配置于其中的隔离区而隔离。
通过本发明的技术可实现额外的特征及优点。详述本发明的其他具体实施例和方面以及视为本发明的一部分。
附图说明
特别指出和清楚主张本发明的一或更多方面作为在本专利说明书结尾的专利申请项的实施例。由以下结合附图的详细说明可明白本发明以上及其他的目标、特征及优点。
图1A根据本发明的一或多个方面示出在半导体鳍片制造方法期间所得到的结构的横截面图；
图1B根据本发明的一或多个方面示意示出第一、第二鳍片部分的晶格结构之间的晶格失配；
图1C根据本发明的一或多个方面示出在由双层结构制成多个鳍片的加工之后的图1A结构；
图1D根据本发明的一或多个方面示出在提供共形氧化物层于结构上面之后的图1C结构；
图1E根据本发明的一或多个方面示出在氧化多个鳍片的介面后形成具有包含例如隔离区的改质鳍片的图1D结构；
图1F根据本发明的一或多个方面示出在使上覆氧化物层凹下以露出部分改质鳍片之后的图1E结构；
图1G根据本发明的一或多个方面在闸极结构形成之后的图1F结构；
图2A根据本发明的一或多个方面示出在半导体结构制造方法期间得到的中间结构的另一具体实施例的横截面图；
图2B根据本发明的一或多个方面示出在形成一或多个中间鳍片之后的图2A中间结构；
图2C根据本发明的一或多个方面示出在提供氧化物层于结构上面之后的图2B中间结构；
图2D根据本发明的一或多个方面示出在至少部分蚀刻中间鳍片之后的图2C中间结构；
图2E根据本发明的一或多个方面示出在磊晶成长第一鳍片材料于中间鳍片上面之后的图2D中间结构；
图2F根据本发明的一或多个方面示出有牺牲层配置于第一、第二鳍片部分之间的图2E中间结构。
图2G根据本发明的一或多个方面示出图2E中间结构，其中改质鳍片，例如，包含已在氧化介面之后形成的隔离区；
图2H根据本发明的一或多个方面示出在使上覆氧化物层凹下以露出部分改质鳍片之后的图2G中间结构；以及
图2I根据本发明的一或多个方面示出在闸极结构形成之后的图2H结构。
符号说明：
100 结构
102 衬底
103 双层结构
104 第一鳍片层、硅锗层
105 介面
106 鳍片结构或鳍片
106' 改质鳍片结构
108 开孔
110 氧化物层
112 隔离区
114 闸极结构
116 闸极介电层
118 闸极金属
200 中间结构
202 衬底
204 半导体鳍片
204' 凹下鳍片
204” 改质鳍片结构
206 间隔
208 氧化物层
210 上表面
212 第一鳍片部分
212' 硅锗层
214 介面
215 完全应变硅锗薄层
216 隔离区
218 闸极金属
220 闸极介电层。
具体实施方式
以下用随附图所示的非限定性具体实施例更详细地说明本发明的数个方面及其某些特征、优点及细节。省略现有材料、制造工具、加工技术等等的描述以免不必要的细节模糊本发明。不过，应了解，尽管详细说明及特定实施例指出本发明的数个具体实施例，然而它们都是仅供图解说明而不是用来限制。本领域技术人员显然由本发明的内容可明白在本发明概念的精神及/或范畴内有各种取代、修改、附加及/或配置。
至少部分揭示于本文的是一种用于制造增强半导体结构的方法，例如，在一或多个鳍片结构内具有隔离区的鳍片装置，该隔离区有助于隔离例如有替代通道材料的半导体鳍片结构。在一方面中，在半导体鳍片结构或鳍片的制造期间，当适当的电压施加于闸极结构上时，电荷载子(例如，电子(由n型掺杂物产生)或电洞(由p型掺杂物产生))由电晶体的源极区通过通道区流到汲极区。不过，由源极区到汲极区的泄露路径可能通过鳍片中没有被闸极覆盖但是在通道区下面的部分产生。在通道区下面由源极区至汲极区的泄露电流一般被称为冲穿(punch-through)泄露电流，这造成不合意的静态耗电量增加，特别是，现代纳米级的装置。
为了减少冲穿泄露电流，例如，在未被闸极覆盖的鳍片的主动部分下面可植入冲穿中止掺杂物。例如，该冲穿中止掺杂物的掺杂物材料可包含或为不同于在制造源极区及汲极区期间所使用的掺杂物材料。作为一实施例，例如，通过高能量离子植入制造方法可植入该冲穿中止掺杂物于硅鳍片内，以促进在主动鳍片下面形成所欲冲穿中止区。不过，当装置尺寸减小以快速增强处理器速度时，诸如III-V材料或锗之类的材料会被用来作为现有块体硅衬底的替代材料。不利的是，冲穿中止掺杂物可能在这些替代材料内不合意地扩散或迁移。例如，n型冲穿中止掺杂物(例如，砷与磷)扩散通过现有硅锗(SiGe)衬底材料的扩散性容易随着配置于其中的锗浓度增加而增加。接着，这会造成电荷载子在通道区内的移动率降低，从而，降低所得半导体结构的效能。此外，用来形成冲穿中止区的技术也可能对半导体装置的其他区域引起物理损伤或缺陷。
大体而言，在一方面中，揭示于本文的是一种用于制造半导体鳍片结构的方法。该制造方法，例如，包含：提供在衬底上方延伸的鳍片结构，该鳍片结构包含第一鳍片部分、配置于该第一鳍片部分上面的第二鳍片部分、以及在该第一及该第二鳍片部分之间的介面，其中该第一鳍片部分与该第二鳍片部分在该鳍片结构内呈晶格失配；以及部分修改该鳍片结构以得到改质鳍片结构，该修改步骤包含：选择性氧化该鳍片介面以在该改质鳍片结构内形成隔离区，其中该隔离区电性隔离该第一鳍片部分与该第二鳍片部分，同时维持该改质鳍片结构的结构稳定性。
例如，选择性氧化该介面的步骤可包含：用使氧化伸入该第一及该第二鳍片部分的至少一部分的受控氧化制造方法来选择性氧化该介面而形成该隔离区。例如，该选择性氧化步骤可包含：使用有助于选择性地氧化该介面至所欲厚度的氧化时间来氧化该鳍片结构，其中该氧化时间经选定成可制止该第一及该第二鳍片部分的其余部分的氧化。在一实施例中，该隔离区可具有在约5至15纳米之间的所欲厚度。在一具体实施例中，该修改步骤包含：配置氧化物层于该鳍片结构周围以使该鳍片结构有机械稳定性，其中该氧化物层有助于该鳍片结构选择性地在该介面处氧化，以及制止氧化该第一鳍片部分或该第二鳍片部分的其余部分。在一实施例中，该鳍片结构可被该氧化物层包围及/或覆盖，随后被平坦化以暴露该第一鳍片部分的上表面。在一实施例中，该修改步骤可包含：在没有制造方法氧气下，退火该鳍片结构以选择性氧化该介面而得到该隔离区。在此一实施例中，该氧化物层包围该鳍片结构有助于提供氧原子以促进该介面的氧化。在另一实施例中，该修改步骤也可包含：在存在制造方法氧气下，进行该鳍片结构的氧化制造方法，以局部氧化该鳍片结构的该介面，以及在该改质鳍片结构内形成该隔离区。
在一具体实施例中，该第二鳍片部分及该衬底可包含硅材料或由其制成，而该第一鳍片部分可包含本征应变硅锗材料或由其制成。该本征应变硅锗材料可具有，例如，配置于该本征应变硅锗材料内的特定锗/硅原子比。在一特定实施例中，该本征应变硅锗材料的该特定锗/硅原子比可约为0.5或更多。应注意，该选择性氧化步骤可包含：选择该本征应变硅锗材料的该特定锗/硅原子比以有助于确定使用于该介面的氧化的氧化时间。
在一方面中，该第一鳍片部分包含具有第一晶格常数的材料，而该第二鳍片部分及该衬底包含具有第二晶格常数的材料，其中该第一及该第二晶格常数为不同的晶格常数，而具有该第一晶格常数的该第一鳍片部分与具有该第二晶格常数的该第二鳍片部分在该第一鳍片部分内诱发本征应变(intrinsic strain)。
在一实作中，提供该鳍片结构的步骤可包含：提供包含该衬底的双层结构。在一具体实施例中，该衬底可为或包含第二鳍片层；配置于该衬底上面的第一鳍片层；以及移除该双层结构的至少一部分以建立该鳍片结构，该鳍片结构包含该第一鳍片部分的区域、该第二鳍片部分中配置于该第一鳍片部分的该区域上方的区域、以及在该第一及该第二鳍片部分之间的介面。
在另一实作中，提供该鳍片结构的步骤可包含：提供在该衬底上方延伸的中间鳍片结构，其中该中间鳍片结构可包含该第二鳍片部分的材料或由其制成；配置氧化物层于该中间鳍片结构周围；蚀刻该中间鳍片结构邻近该氧化物层的至少一部分以在该衬底上方建立凹下鳍片结构；以及磊晶成长该第一鳍片部分的材料于该凹下鳍片结构上面，以及平坦化该第一鳍片部分的该材料以与该氧化物层的表面实质共面，以及由此至少部分界定待改质的该鳍片结构。在此一实施例中，该第二鳍片部分的该材料可包含硅材料或由其制成，而该第一鳍片部分的该材料可包含本征应变硅锗材料或由其制成，其具有配置于该本征应变硅锗材料内的特定锗/硅原子比。在一特定实施例中，该本征应变硅锗材料的该特定锗/硅原子比约为0.5或更多。
在又一实作中，提供该鳍片结构的步骤可包含：提供包含该衬底的多层结构；在该衬底上面的牺牲层；该第一鳍片层配置于该牺牲层上面；移除该多层结构的至少一部分以建立该鳍片结构。在此具体实施例中，该衬底可为或包含第二鳍片层。如上述，该鳍片结构可包含该第一鳍片部分中配置于该第二鳍片部分的一区域上面的区域，其中该牺牲层有一部分配置于该第一鳍片部分与该第二鳍片部分之间；以及部分修改该鳍片结构以得到该改质鳍片结构，该修改步骤包含氧化该鳍片结构的该牺牲层，同时保持结构稳定性，其中该经氧化的牺牲层提供该隔离区。在此实施例中，该第二鳍片部分可包含硅材料或由其制成，而该牺牲层及该第一鳍片层可包含本征应变硅锗材料或由其制成，其中该牺牲层的该锗/硅原子比高于该第一鳍片层的锗/硅原子比。在一特定实施例中，配置于该牺牲层内的锗/硅原子比可约为0.5或更多，配置于该第一鳍片层内的锗原子比可在约0.25至0.5的范围内。
在此，也提供一种增强半导体结构，其系包含：衬底，以及驻留在该衬底上面且包含配置于第二鳍片部分上面的第一鳍片部分的鳍片结构，其中该第一鳍片部分与该第二鳍片部分呈晶格失配，以及该第一鳍片部分用配置于其中的隔离区与该第二鳍片部分隔离。如上述，该第二鳍片部分可包含硅材料或由其制成，而该第一鳍片部分可包含本征应变硅锗材料或由其制成。隔离该第一鳍片部分与该第二鳍片部分的该隔离区可为或包含氧化物材料，例如，硅氧化物材料、硅锗氧化物材料及/或彼等的组合。
以下参考为求容易了解而不按照比例绘制的附图，附图中相同或类似的组件用相同的元件符号表示。
图1A至图1G示出出用于制造在一或更多鳍片结构内例如有隔离区的增强半导体结构(例如，鳍片装置)的一方法实施例。有利的是，如下述，该制造方法有助于使具有例如有替代通道材料(例如，本征应变硅锗材料)的半导体鳍片结构与一或多个鳍片的底下硅材料隔离，这是通过局部氧化在两个鳍片材料之间的介面而在其间形成隔离区。
图1A根据本发明的一或多个方面示出在制造半导体结构(例如，平面场效应晶体管或鳍片型场效应晶体管)期间所得到之结构100的横截面图。如附图，结构100包含衬底102，可为(在一实施例中)块状半导体材料，例如结晶结构有任何适当结晶方向(例如，(100)、(111)及(110)方向)的块体硅晶圆。例如，硅衬底层可具有平面(100)晶面方向(在此被称为(100)表面)，而在该衬底为一晶圆时，更可包含在晶圆之一边的缺口(未图示)，其系沿着任何适当方向，例如<110>(最普遍)或<100>方向。应注意，符号<xyz>表示一组等价晶向的米勒指数，同时符号(xyz)表示一晶面。在另一实施例中，衬底102也可包含任何含硅衬底，包括但不限于：硅(Si)、单晶硅、多晶硅、非晶硅、硅悬空(silicon-on-nothing，SON)、绝缘体上覆硅(SOI)、松弛硅锗(SiGe)虚拟衬底或取代绝缘体上覆硅(SRI)衬底或其类似物。
继续参考图1A，第一鳍片层104可直接配置于衬底102上面而建立双层结构103。在一实施例中，第一鳍片层104可磊晶成长或沉积于衬底102上面，以及可为磊晶单晶半导体层。例如，第一层104可包含，例如，与硅衬底层102类似且可包含可用Si1-x-Gex表示之一层硅锗或由其制成的结晶结构，其中x，为锗/硅原子比，它可等于或高于0.5。硅锗层104的形成，例如可用各种磊晶成长制造方法，例如超高真空化学气相沉积(UHV-CVD)、低压CVD(LPCVD)、减压CVD(RPCVD)、快速热CVD(RTCVD)、或分子束磊晶(MBE)。在一实施例中，基于CVD的磊晶成长可以约400℃至800℃的温度进行，然而MBE通常可使用较低的温度。在一特定实施例中，进行硅锗层的选择性磊晶成长可使用卤锗烷(halogermane)及硅烷作为温度低于600℃的来源气体(source gas)。硅锗层104的厚度可约为5至50纳米，这取决于Si1- xGex层的亚稳态厚度(metastable thickness)。在另一实施例中，该第一鳍片层也可包含诸如化合物半导体之类的材料或由其制成，例如，包括磷化铟(InP)、砷化镓(GaAs)或砷化铟镓(InGaAs)。
继续参考图1A，如上述，各个硅锗层104与硅层102的晶格结构大小差异会导致彼等有各自不同的晶格常数。例如，当晶格常数与衬底不同的材料层被迫磊晶成长于衬底上时，该上覆材料层变成带有本征应变以顺应底下衬底层的晶格结构。因此，该衬底及该上覆硅锗层沿着双层结构的高度有相同的面内晶格常数(in-plane lattice constant)，如图1B所示。这两个晶格在处于松弛状态时有不同晶格常数的匹配会在上覆硅锗层中诱发应变而且该应变的振幅与晶格常数在松弛状态下的差额成正比。如本文所使用的，“晶格失配”系指硅锗层104与底下硅层102的晶格常数在松弛状态下的差额。硅锗层104与硅衬底层102的晶格常数差额产生本征应变硅锗层104，特别是，在硅锗层104有实质大于底下硅衬底102的晶格常数时产生压缩应变硅锗层104。
例如，如上述，硅锗层104的晶格常数实质大于硅衬底层102的晶格常数，且更特别的是，在约50至100％的范围内。如下述，在一具体实施例中，硅锗层与硅衬底层之间的晶格失配和对应本征应变造成介面105相对于硅锗层及硅衬底层的其余部分容易受到后续修改制造方法影响。
此外，硅锗层104及底下硅衬底层102的晶格失配随着配置于硅锗层内的锗/硅原子比增加而增加，造成硅锗层扭曲。可最小化或制止硅锗层的这种扭曲，同时增加上覆硅锗层内的本征应变，例如，通过控制硅锗层配置于硅衬底层102上面的厚度(在此也被称为“关键厚度”)及/或优化配置于硅锗层内的锗/硅原子比以便实现所欲晶格失配及/或上覆层内的所欲本征应变。例如，硅锗层配置于硅衬底层102上面的厚度可在约30至50纳米的范围内，同时配置于其内的锗/硅原子比可在50至100％的范围内以便在该硅层上面维持本征应变硅锗材料。
接下来，图1C中的鳍片结构或鳍片106通过，例如，移除双层结构103(图1A图)的一或多个部分(包括硅锗层104以及硅衬底层102的一部分)来形成。所得鳍片106可包含硅锗鳍片部分104与硅部分102，其中如示出，硅锗部分与硅衬底102具有介面105。应注意，在一具体实施例中，该硅锗部分界定鳍片106的第一鳍片部分，同时底下硅部分界定第二鳍片部分。例如，实现鳍片106的形成可通过：有各种方案的图案化法；直接微影技术；侧壁影像转移技术；极紫外线微影技术(EUV)；电子束技术；双微影蚀刻(litho-etch litho-etch)；或微影-蚀刻微影-冻结(litho-etch litho-freeze)。进行该移除，例如，可用任何适当蚀刻制造方法，例如非等向性干蚀刻制造方法，例如，在六氟化硫(SF6)中的反应式离子蚀刻(RIE)。在一实施例中，成对的相邻所得鳍片106可用开孔108隔开。
图1D示出在一或多个鳍片106已被氧化物层110包围及/或覆盖之后的图1C结构。在一实施例中，该氧化物层有足够的厚度以允许该结构的后续平坦化。在一具体实施例中，氧化物层110，例如，可用高纵深比制造方法(HARP)沉积。在一实施例中，该HARP可包含使用造成硅氧化物的共形沉积的以O-3/硅酸四乙脂(TEOS)为基础的次大气压化学气相沉积(SACVD)填充制造方法。HARP沉积制造方法，例如，在有高纵深比的开孔内作为间隙填充沉积可能是有利的。在另一实施例中，氧化物层110可为浅沟槽隔离(STI)氧化物(例如，二氧化硅)、流动性氧化物、或高密度电浆(HDP)氧化物。
图1E示出在存在氧化物层110下使鳍片106(图1D)经受修改制造方法以促进修改鳍片同时维持改质鳍片的结构稳定性后的图1D结构。例如，实现该修改制造方法，例如，可通过选择性氧化介面105(图1D)以形成隔离区112，这有助于使鳍片106(图1D)的硅锗部分104与底下硅部分102电性隔离。进行该选择性氧化制造方法例如，可通过使鳍片106(图1D)经受快速热氧化(RTO)程序或利用热退火制造方法。在存在包围所述鳍片的氧化物层110下进行介面105(图1D)的氧化或退火有助于所述鳍片的机械稳定性以及防止所述鳍片因该介面的氧化所造成的应力而倾斜。在一实施例中，隔离区112可为或包含氧化物材料，例如硅氧化物、硅锗氧化物、或其组合。例如，在介面的硅锗层及硅层的硅原子，由于本征应变，在氧化或退火制造方法下可被氧化，以形成氧化物材料，例如，硅氧化物材料，而产生该隔离区。在一特定实施例中，在存在制造方法气体(例如，氧)下，可以约800至1000℃进行约5秒至10分钟的快速热氧化，以便局部氧化介面105(图1D)，以及形成隔离区112。在另一特定实施例中，该退火制造方法可使用烤炉或快速热退火(RTA)制造方法在没有含氧制造方法气体下以约800至1100℃的温度进行约5秒至1小时以选择性氧化介面105(图1D)以得到隔离区112。在此一实施例中，囊封该鳍片结构的氧化物层110提供促进介面105氧化所需的氧原子。此外，也可利用蒸气退火制造方法以约500℃的温度持续约2小时来选择性氧化该介面。
继续参考图1E，在该结构上面可进行修改制造方法，以及特别是，在鳍片106(图1D)的介面105(图1D)。如上述，硅锗层与硅衬底层之间的晶格失配和对应本征应变造成介面105相对于硅锗层及硅衬底层的其余部分容易受到后续修改制造方法影响。在一实施例中，通过控制在该氧化制造方法期间所用的一或多个制造方法参数，该选择性氧化制造方法有助于选择性氧化该介面。有利的是，所述受控制造方法参数有助于该氧化制造方法延伸进入该上覆硅锗层及该底下硅层的至少一部分而在本征应变硅锗层104与硅层102之间形成隔离区112。另外，也可控制使用于该氧化制造方法的制造方法参数以便制止该硅锗层及该底下硅层的其余部分的氧化，导致改质鳍片结构106'有隔离区112可隔离硅锗层与底下硅层。在一特定实施例中，进行该介面的氧化，例如，可通过控制制造方法参数，例如，各自用于氧化或退火制造方法的时间、温度及/或压力以促进对于上覆硅锗层或底下硅层有选择性地氧化该介面至所欲厚度。在一特定实施例中，隔离区112可具有在约5至15纳米之间的厚度。例如，可选定用于氧化或退火制造方法的氧化时间以制止硅锗或硅层的其余部分的氧化。吾等可预期，配置于硅锗层内的锗愈多，硅锗层104容易受到用来选择性地氧化介面的任一修改制造方法影响的可能性愈高。在此情况下，配置于硅锗层内的锗/硅原子比，例如，界定用于所述制造方法的氧化时间。作为一特定实施例，当锗/硅原子比实质高于0.5时，该快速热氧化可以约900℃的温度进行约1分钟。在另一特定实施例中，配置于硅锗层内的锗/硅原子比可实质较低，特别是，在0.25至0.5之间。在此情形下，可进行氧化条件较严苛的选择性氧化或退火制造方法，例如，较高的温度及较长的时间以便相对于鳍片的硅锗层及/或硅层的其余部分选择性地氧化介面。另外，囊封鳍片106(图1D)的氧化物层110也可有利地促进制止或最小化硅锗层或硅层的氧化，同时选择性氧化鳍片的介面，由此维持改质鳍片106'的结构稳定性。
可进行图1F结构的进一步加工以露出改质鳍片106'的隔离硅锗层104。如图1F所示，氧化物110下凹穿过，例如，改质鳍片106'的上硅锗部分104。可用任何适当蚀刻制造方法，例如等向性干蚀刻制造方法(例如，SiCoNi蚀刻制造方法)，例如，来使HARP氧化物凹下。在一特定实施例中，干蚀刻制造方法(例如，SiCoNi蚀刻)利用气体混合物(例如，电浆室中的氨(NH3)及三氟化氮(NF3))可用来移除硅氧化物。
图1G示出在闸极结构形成加工的一具体实施例之后的图1F结构。如附图，闸极结构114在多个改质鳍片106'上面延伸，且包含，例如，闸极介电层116及闸极金属118。在一具体实施例中，闸极介电层116可由诸如二氧化硅或介电常数k高于约3.9的高k介电材料(应注意，SiO2的k＝3.9)之类的材料形成。此外，闸极材料118可包含金属或由其制成，以及被形成成为先形成闸极制造方法(gate-first formation process)的一部分。或者，在另一具体实施例中，闸极材料118可包含或为牺牲闸极材料，例如非晶硅(a-Si)或多晶硅，随后用取代闸极材料取代它，作为后形成闸极制造方法(gate-last fabrication process)的一部分。应注意，本文提及的各种层件可由各种不同的材料使用各式各样的技术来形成，例如，原子层沉积(ALD)及化学气相沉积(CVD)。取决于特定的应用，也可改变所述层的厚度。
图2A至图2I示出用以制造增强半导体结构的方法实施例，例如在一或多个鳍片结构内有隔离区的鳍片装置。有利的是，如下所述，该制造方法有助于隔离例如有替代通道材料(例如，硅锗材料)的半导体鳍片结构与该一或多个鳍片的底下硅材料，这是通过局部氧化在两个鳍片材料之间的介面而在其间形成隔离区。
图2A根据本发明的一或多个方面示出在制造半导体鳍片结构期间得到的中间结构200的横截面图。如附图，结构200包含衬底202，在一实施例中，它可为块状半导体材料，例如块体硅晶圆。在一更特定的实施例中，衬底102可为或包含有任何适当结晶方向的半导体材料，如以上在说明图1A时所述者。例如，该硅衬底层的适当结晶方向，例如，可为(100)、(110)及(111)方向。在另一实施例中，衬底202可包含任何含硅衬底，包括但不限于：硅(Si)、单晶硅、多晶硅、非晶硅、硅悬空(SON)、绝缘体上覆硅(SOI)、松弛虚拟硅锗(SiGe)衬底、或取代绝缘体上覆硅(SRI)衬底或其类似物。例如，仅供举例说明，衬底202可约有600至700微米厚。
图2B示出在形成在衬底上方延伸各自包含硅衬底材料的多个半导体鳍片204之后的图2A的中间结构。例如，可部分利用在说明图1B时提及用于形成鳍片结构或鳍片106的图案化及移除制造方法来实现半导体鳍片204的形成。如以上所附图及描述者，衬底202的部分图案化及移除会导致形成被间隔206隔开的半导体鳍片204。
图2C示出在一或多个鳍片204已被氧化物层208包围及/或覆盖之后的图2B的中间结构。在一实施例中，该氧化物层有足够的厚度允许该结构的后续平坦化。可共形沉积于该(等)鳍片周围的氧化物层208可包含氧化物材料(例如高纵深比制造方法(HARP)氧化物)或由其制成，以及可用在说明图1C时提及用以提供氧化物层110的任何沉积制造方法来形成。简言之，氧化物层208可包含HARP氧化物或流动性氧化物材料或由其制成，这取决于所使用的制造加工。
如图2D所示，根据本发明的一或多个方面，进行一或多个选择性蚀刻制造方法以使鳍片204，例如，从氧化物层208的上表面210向下凹陷。例如，利用一或多个等向性或非等向性干蚀刻制造方法(例如，反应性离子蚀刻或电浆蚀刻，盐酸(HCl)气相蚀刻制造方法)，可选择性地蚀刻鳍片204的半导体材料。尽管凹下鳍片的高度取决于所使用的技术节点及制造方法参数，然而在一实施例中，可使该(等)鳍片凹下到其高度为氧化物层208的高度的约20至50％。
图2E根据本发明的一或多个方面示出在磊晶成长第一鳍片部分212的材料于凹下鳍片204'(图2E)上面之后的图2D的中间结构。在一实施例中，第一鳍片部分212的材料可与第一鳍片层104的材料类似或相同，以及可使用在说明图1A时所提及用于提供第一鳍片层104的任何沉积制造方法来形成。在一实施例中，第一鳍片部分212的材料可为或包含磊晶单晶半导体层。如上述，第一鳍片部分212的材料可包含，例如，与凹下硅层202类似且可包含可用Si1-x-Gex表示的一层硅锗或由其制成的结晶结构，其中x，为锗/硅原子比，它可在约0.2至1的范围内。作为一特定实施例，锗在硅锗层中的原子比可约为0.5或更多。应注意，如上述，该硅锗部分界定鳍片204'的第一鳍片部分，而底下硅部分界定第二鳍片部分。在一实施例中，该第一鳍片部分的材料有足够的厚度允许该结构的后续平坦化。此外，如在说明图1A时所述，各个硅锗部分212与底下硅部分202的晶格结构大小差异会导致彼等有各自不同的晶格常数。例如，如上述，当晶格常数与衬底不同的材料层被迫磊晶成长于衬底上时，该上覆材料层变成带有本征应变以顺应底下衬底层的晶格结构。因此，如图1B所示及上述，该衬底及该上覆硅锗部分沿着结构的高度有相同的面内晶格常数。这两个晶格结构在处于松弛状态时有不同晶格常数的匹配会在上覆硅锗层中诱发应变而且该应变的振幅与晶格常数在松弛状态下的差额成正比。硅锗部分212与底下硅部分202之间的晶格常数的差额会在鳍片的硅部分上面产生本征应变硅锗部分，特别是，压缩应变硅锗部分。
可能有以下情形，锗在硅锗部分/层212中的原子比可能低于例如在约0.2至0.5之间的特定原子浓度。在此情况下，如图2F所示，例如用作介面区的完全应变硅锗薄层215可配置在硅锗层212'、底下硅层202之间。吾等可预期，留在介面区的锗愈多，在介面区内诱发本征应变的可能性愈高以及介面区更容易受到后续修改制造方法的影响。作为一特定实施例，锗在完全应变硅锗215层中的原子比可约为0.75至1。在一实施例中，完全应变硅锗层215的厚度可在约2至5纳米的范围内。
图2G示出在使鳍片204'(图2E)在存在氧化物层208下经受修改制造方法以有助于修改所述鳍片同时维持改质鳍片的结构稳定性之后的图2E的中间结构。实现该修改制造方法可通过部分使用在说明图1D时提及用于修改鳍片106的选择性氧化制造方法或退火制造方法来选择性氧化介面214(图2E)。简言之，例如，可通过使鳍片204'(图2E)经受快速热氧化(RTO)程序或利用热退火制造方法来进行该选择性氧化制造方法。此外，如图1D所示及以上所述，该(等)鳍片的修改制造方法有助于相对于硅锗层及底下硅层的其余部分有选择性地氧化介面214而产生改质鳍片结构204”，以及形成例如有助于使硅锗层212与底下硅层202电性绝缘的隔离区216。在另一具体实施例中，在硅锗层有较低原子浓度的情形下，部分利用在说明图1D时所提及用于修改鳍片106的选择性氧化制造方法或退火制造方法，也可选择性氧化用作介面区的完全应变硅锗层215(图2F)。在此情形下，可选择性氧化该完全应变硅锗层以形成例如有助于使硅锗层212与底下硅层202电性绝缘的隔离区216。在一实施例中，隔离区216可为或包含氧化物材料，例如，硅氧化物材料。例如，由于有本征应变，在氧化或退火制造方法下，可氧化硅锗层及硅层在介面的硅原子，以形成氧化物材料，例如，硅氧化物材料，而产生该隔离区。
如图2H所示，可进行图2G结构的进一步加工以露出改质鳍片204”的隔离硅锗层212。实现氧化物层208的凹下部分可使用一或多个现有等向性湿蚀刻制造方法或非等向性干蚀刻制造方法，例如在说明图1E时所提及用于使氧化物层110凹下的反应性离子蚀刻或电浆制造方法。
图2I示出在闸极结构形成加工的具体实施例之后的图2H结构，例如，这可部分利用在说明图1F时所提及用于形成闸极结构114的制造方法来完成。结果，可形成在多个改质鳍片204”上面延伸且可包含闸极介电层220及闸极金属118的闸极结构218。
有利的是，熟谙此艺者会注意到，图1A至图1G和图2A至图2I的制造加工有助于制造增强半导体结构，例如，在一或多个鳍片结构内具有例如隔离区的鳍片装置，该隔离区有助于隔离半导体鳍片结构(或数个，例如，硅锗鳍片)与该一或多个鳍片的底下硅部分。
用于本文的术语的目的仅在于要描述特定实施例而非旨在限制本发明。如本文所使用的，英文单数形式“a”、“an”和“the”也旨在包括多形式，除非上下文中另有明确指示。更应该理解，用语“包括(comprise)”(以及任何形式的包括，例如“comprises”及“comprising”)、“具有”(以及任何形式的具有，例如“has”及“having”)、“包含”(以及任何形式的包含，例如“includes”及“including”)以及“含有”(以及任何形式的含有，例如“contains”及“containing”)都是开放的连系动词。结果，“包括”“具有”“包含”“含有”一或更多步骤或元件的方法或装置系拥有该一或更多步骤或元件，但是不限于只有该一或更多步骤或元件。同样，“包括”“具有”“包含”“含有”一或更多特征的方法步骤或装置元件系拥有该一或更多特征，但是不限于只有该一或更多特征。此外，用某一方式组构而成的装置或结构至少是用该方式组构，但是也可用未表列的方式来组构。
以下申请专利范围中的手段功能用语元件或步骤功能用语元件的对应结构、材料、动作及等效物(若有的话)旨在涵盖任何结构、材料或动作用以完成与经具体主张的其他主张元件结合的功能。为了图解及说明已描述本发明，但是并非旨在穷举或限制本发明为所揭示的形式。本技艺一般技术人员明白在不脱离本发明的范畴及精神下，仍有许多修改及变体。选择及描述该具体实施例是为了以最佳的方式解释本发明及实际应用的一或更多方面的原理，以及使得其他本技艺一般技术人员能够了解用于适合特定预期用途而有不同修改的不同具体实施例的本发明一或多个方面。

Claims (18)

1.一种制造半导体结构的方法，其包含：
制造半导体鳍片结构，所述制造包含：
提供在衬底上方延伸的鳍片结构，所述鳍片结构包含第一鳍片部分、配置于所述第一鳍片部分上面的第二鳍片部分、以及在所述第一及所述第二鳍片部分之间的介面，其中所述第一鳍片部分与所述第二鳍片部分在所述鳍片结构内呈晶格失配，所述提供包含：
提供多层结构，所述多层结构包含：
包含第一鳍片层的所述衬底；
在所述衬底上面的牺牲层；
配置于所述牺牲层上面的第二鳍片层；以及
移除所述多层结构的至少一部分以建立所述鳍片结构，所述鳍片结构包含所述第二鳍片部分配置于所述第一鳍片部分的区域上方的区域，以及所述牺牲层有一部分配置于其间；
部分修改所述鳍片结构以得到改质鳍片结构，所述修改包含：经受快速热氧化程序或热退火程序以选择性氧化所述介面以在所述改质鳍片结构内形成隔离区，其中所述隔离区电性隔离所述第一鳍片部分与所述第二鳍片部分，同时维持所述改质鳍片结构的结构稳定性；以及
部分修改所述鳍片结构以得到所述改质鳍片结构，所述修改包含氧化所述鳍片结构的所述牺牲层，同时维持结构稳定性，其中经氧化的所述牺牲层提供所述隔离区。
2.根据权利要求1所述的方法，其中，所述选择性氧化包含：用使氧化伸入所述第一及所述第二鳍片部分的形成所述隔离区的至少一部分的受控氧化制造方法来选择性氧化所述介面，同时制止所述第一及所述第二鳍片部分的其余部分的氧化。
3.根据权利要求2所述的方法，其中，所述选择性氧化包含：使用有助于选择性地氧化所述介面至一所欲厚度的氧化时间来氧化所述鳍片结构，所述氧化时间经选定成制止所述第一及所述第二鳍片部分的其余部分的氧化。
4.根据权利要求3所述的方法，其中，所述隔离区具有在5至15纳米之间的所欲厚度。
5.根据权利要求2所述的方法，其中，所述修改包含：配置氧化物层于所述鳍片结构周围以使所述鳍片结构有机械稳定性，其中所述氧化物层有助于所述鳍片结构选择性地在所述介面处氧化，以及有助于制止所述第一鳍片部分或所述第二鳍片部分的所述其余部分氧化。
6.根据权利要求5所述的方法，其中，所述修改包含：在没有制造方法氧气下，退火所述鳍片结构以选择性氧化所述介面以得到所述隔离区，其中所述氧化物层提供氧原子以促进所述介面的氧化。
7.根据权利要求4所述的方法，其中，所述修改包含：在存在制造方法氧气下，进行所述鳍片结构的氧化制造方法以在所述鳍片结构内局部氧化所述介面，以及在所述改质鳍片结构内形成所述隔离区。
8.根据权利要求1所述的方法，其中，所述第一鳍片部分及所述衬底包含硅材料，以及所述第二鳍片部分包含有特定锗/硅原子比配置于其中的本征应变硅锗材料。
9.根据权利要求8所述的方法，其中，所述本征应变硅锗材料的所述特定锗/硅原子比为0.5或更多。
10.根据权利要求8所述的方法，其中，所述选择性氧化包含：选择所述本征应变硅锗材料的所述特定锗/硅原子比，其有助于确定使用于所述介面的氧化的氧化时间。
11.根据权利要求1所述的方法，其中，所述第二鳍片部分包含具有第一晶格常数的材料，以及所述第一鳍片部分及所述衬底包含具有第二晶格常数的材料，所述第一晶格常数及所述第二晶格常数为不同的晶格常数，以及具有所述第一晶格常数的所述第二鳍片部分与具有所述第二晶格常数的所述第一鳍片部分在所述第二鳍片部分内诱发本征应变。
12.根据权利要求1所述的方法，其中提供所述鳍片结构包含：
提供双层结构，所述双层结构包含：
包含第一鳍片层的所述衬底；
配置于所述衬底上面的第二鳍片层；以及
移除所述双层结构的至少一部分以建立所述鳍片结构，所述鳍片结构包含所述第一鳍片部分的区域，所述第二鳍片部分配置于所述第一鳍片部分的所述区域上方的区域，以及在所述第一鳍片及所述第二鳍片部分之间的所述介面。
13.根据权利要求1所述的方法，其中，提供所述鳍片结构包含：
提供在所述衬底上方延伸的中间鳍片结构，所述中间鳍片结构包含所述第二鳍片部分的材料；
配置氧化物层于所述中间鳍片结构周围；
蚀刻所述中间鳍片结构中邻近所述氧化物层的至少一部分以在所述衬底上方建立凹下鳍片结构；以及
磊晶成长所述第一鳍片部分的材料于所述凹下鳍片结构上面，以及平坦化所述第一鳍片部分的所述材料以与所述氧化物层的表面实质共面，以及由此至少部分界定待改质的所述鳍片结构。
14.根据权利要求13所述的方法，其中，所述第二鳍片部分的所述材料包含硅材料，以及所述第一鳍片部分的所述材料包含具有特定锗/硅原子比配置于其中的本征应变硅锗材料，所述特定锗/硅原子比为0.5或更多。
15.根据权利要求1所述的方法，其中，所述第一鳍片部分包含硅材料，以及其中所述牺牲层及所述第二鳍片层包含有变动的锗/硅原子比配置于其中的本征应变硅锗材料，配置于所述牺牲层内的锗/硅原子比高于配置于所述第一鳍片层内的锗/硅原子比。
16.根据权利要求15所述的方法，其中，配置于所述牺牲层内的锗/硅原子比为0.5或更多，以及配置于所述第一鳍片层内的锗/硅原子比在0.25至0.5的范围内。
17.一种半导体结构，其包含：
衬底；以及
驻留在所述衬底上面且包含配置于第二鳍片部分上面的第一鳍片部分的鳍片结构，其中，所述鳍片结构经选择性氧化所述第一与第二鳍片部分之间的介面所部分修改，以在改质鳍片结构内形成隔离区，所述第一鳍片部分与所述第二鳍片部分呈晶格失配，以及所述隔离区电性隔离所述第一鳍片部分与所述第二鳍片部分，同时维持所述改质鳍片结构的结构稳定性，其中，所述隔离区包含氧化物材料。
18.根据权利要求17所述的半导体结构，其中，所述衬底及所述第二鳍片部分包含硅材料，以及所述第一鳍片部分包含本征应变硅锗材料。
CN201610005410.4A 2015-01-06 2016-01-05 具有替代通道材料的电性绝缘鳍片结构及其制法 Active CN105762080B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/590,591 US9881830B2 (en) 2015-01-06 2015-01-06 Electrically insulated fin structure(s) with alternative channel materials and fabrication methods
US14/590,591 2015-01-06

Publications (2)

Publication Number Publication Date
CN105762080A CN105762080A (zh) 2016-07-13
CN105762080B true CN105762080B (zh) 2020-01-10

Family

ID=56286880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610005410.4A Active CN105762080B (zh) 2015-01-06 2016-01-05 具有替代通道材料的电性绝缘鳍片结构及其制法

Country Status (3)

Country Link
US (2) US9881830B2 (zh)
CN (1) CN105762080B (zh)
TW (1) TWI620314B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431425B1 (en) * 2015-03-31 2016-08-30 International Business Machines Corporation Directly forming SiGe fins on oxide
CN106611787A (zh) * 2015-10-26 2017-05-03 联华电子股份有限公司 半导体结构及其制作方法
US9960273B2 (en) * 2015-11-16 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with substrate isolation and un-doped channel
CN106847893B (zh) * 2015-12-07 2020-05-08 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US9680019B1 (en) * 2016-07-20 2017-06-13 Globalfoundries Inc. Fin-type field-effect transistors with strained channels
US10790272B2 (en) * 2017-08-02 2020-09-29 Qualcomm Incorporated Manufacturability (DFM) cells in extreme ultra violet (EUV) technology
US10622489B2 (en) * 2017-10-13 2020-04-14 International Business Machines Corporation Vertical tunnel FET with self-aligned heterojunction
US10170484B1 (en) * 2017-10-18 2019-01-01 Globalfoundries Inc. Integrated circuit structure incorporating multiple gate-all-around field effect transistors having different drive currents and method
US10332999B1 (en) * 2018-03-09 2019-06-25 International Business Machines Corporation Method and structure of forming fin field-effect transistor without strain relaxation
US10644157B2 (en) 2018-07-31 2020-05-05 Globalfoundries Inc. Fin-type field effect transistors with uniform channel lengths and below-channel isolation on bulk semiconductor substrates and methods
US11069791B2 (en) 2018-10-31 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
US11164867B2 (en) * 2019-08-07 2021-11-02 Globalfoundries U.S. Inc. Fin-type field-effect transistors over one or more buried polycrystalline layers
US11133224B2 (en) * 2019-09-27 2021-09-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
US12100746B2 (en) 2021-11-03 2024-09-24 International Business Machines Corporation Gate-all-around field effect transistor with bottom dielectric isolation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752258A (zh) * 2008-12-05 2010-06-23 台湾积体电路制造股份有限公司 形成半导体结构的方法
CN103928521A (zh) * 2014-04-04 2014-07-16 唐棕 一种鳍型半导体结构及其成型方法
CN104241128A (zh) * 2013-06-09 2014-12-24 中芯国际集成电路制造(上海)有限公司 一种垂直SiGe FinFET的制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963811A (en) 1997-08-05 1999-10-05 Powerchip Semiconductor Corp. Method of fabricating a MOS device with a localized punchthrough stopper
US6555891B1 (en) 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon
US7642171B2 (en) 2004-08-04 2010-01-05 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
US20060071213A1 (en) 2004-10-04 2006-04-06 Ce Ma Low temperature selective epitaxial growth of silicon germanium layers
US8263462B2 (en) 2008-12-31 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric punch-through stoppers for forming FinFETs having dual fin heights
US8941153B2 (en) * 2009-11-20 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with different fin heights
US8211772B2 (en) * 2009-12-23 2012-07-03 Intel Corporation Two-dimensional condensation for uniaxially strained semiconductor fins
US8673718B2 (en) 2012-07-09 2014-03-18 Globalfoundries Inc. Methods of forming FinFET devices with alternative channel materials
US9006786B2 (en) * 2013-07-03 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of semiconductor device
US8853019B1 (en) 2013-03-13 2014-10-07 Globalfoundries Inc. Methods of forming a semiconductor device with a nanowire channel structure by performing an anneal process
US9224736B1 (en) * 2014-06-27 2015-12-29 Taiwan Semicondcutor Manufacturing Company, Ltd. Structure and method for SRAM FinFET device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752258A (zh) * 2008-12-05 2010-06-23 台湾积体电路制造股份有限公司 形成半导体结构的方法
CN104241128A (zh) * 2013-06-09 2014-12-24 中芯国际集成电路制造(上海)有限公司 一种垂直SiGe FinFET的制备方法
CN103928521A (zh) * 2014-04-04 2014-07-16 唐棕 一种鳍型半导体结构及其成型方法

Also Published As

Publication number Publication date
US10163677B2 (en) 2018-12-25
TWI620314B (zh) 2018-04-01
US9881830B2 (en) 2018-01-30
TW201635517A (zh) 2016-10-01
CN105762080A (zh) 2016-07-13
US20180138079A1 (en) 2018-05-17
US20160197004A1 (en) 2016-07-07

Similar Documents

Publication Publication Date Title
CN105762080B (zh) 具有替代通道材料的电性绝缘鳍片结构及其制法
KR101857917B1 (ko) 반도체 구조물 및 그 제조 방법
CN105321822B (zh) 用于非平面化合物半导体器件的沟道应变控制
US9735160B2 (en) Method of co-integration of strained silicon and strained germanium in semiconductor devices including fin structures
US9219154B1 (en) Method of fabricating electrostatically enhanced fins and stacked nanowire field effect transistors
US7790528B2 (en) Dual substrate orientation or bulk on SOI integrations using oxidation for silicon epitaxy spacer formation
US9837415B2 (en) FinFET structures having silicon germanium and silicon fins with suppressed dopant diffusion
US9105661B2 (en) Fin field effect transistor gate oxide
US12027607B2 (en) Methods for GAA I/O formation by selective epi regrowth
US8216893B2 (en) Stress enhanced transistor devices and methods of making
US8084329B2 (en) Transistor devices and methods of making
US20070269963A1 (en) STRAINED HOT (HYBRID ORIENTATION TECHNOLOGY) MOSFETs
KR20150044412A (ko) 매립된 절연체층을 가진 finfet 및 그 형성 방법
US9324801B2 (en) Nanowire FET with tensile channel stressor
JP2007258485A (ja) 半導体装置及びその製造方法
US8895381B1 (en) Method of co-integration of strained-Si and relaxed Si or strained SiGe FETs on insulator with planar and non-planar architectures
WO2007037847A1 (en) Methods for fabrication of a stressed mos device
JP6613483B2 (ja) 異なる歪み状態を有するトランジスタチャネルを含んだ半導体構造を製造するための方法、及び関連する半導体構造
US10276573B2 (en) FinFET including tunable fin height and tunable fin width ratio
KR101824776B1 (ko) Ⅲ-ⅴ족 반도체 재료의 핀 피쳐에서 관통 전위 결함을 제거하는 방법
US9230802B2 (en) Transistor(s) with different source/drain channel junction characteristics, and methods of fabrication
US9209065B1 (en) Engineered substrate and device for co-integration of strained silicon and relaxed silicon

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210325

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.