TW201537623A - 應變釋放方法、形成應變釋放半導體層的方法及半導體元件 - Google Patents

應變釋放方法、形成應變釋放半導體層的方法及半導體元件 Download PDF

Info

Publication number
TW201537623A
TW201537623A TW104108878A TW104108878A TW201537623A TW 201537623 A TW201537623 A TW 201537623A TW 104108878 A TW104108878 A TW 104108878A TW 104108878 A TW104108878 A TW 104108878A TW 201537623 A TW201537623 A TW 201537623A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor layer
semiconductor
germanium
substrate
Prior art date
Application number
TW104108878A
Other languages
English (en)
Other versions
TWI648768B (zh
Inventor
Wei-E Wang
Mark Stephen Rodder
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201537623A publication Critical patent/TW201537623A/zh
Application granted granted Critical
Publication of TWI648768B publication Critical patent/TWI648768B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一種應變釋放方法與形成應變釋放半導體層的方法，以及一種半導體元件。在半導體基底的表面中形成多孔區域。在多孔區域上形成與半導體基底晶格匹配的第一半導體層。在第一半導體層上形成第二半導體層，所述第二半導體層形成時為應變層。接著，釋放第二半導體層。

Description

應變釋放方法、形成應變釋放半導體層的方法及半導體元件 【相關申請案之交叉參考】
本申請案主張於2014年3月20日提申的美國臨時專利申請案第61,968,126號的優先權，所述申請案之全部內容以引用之方式併入本文中。
本發明概念大體上是有關於半導體元件，且特別是有關於在晶格失配半導體基底上形成應變釋放層的方法及包含所述應變釋放層的半導體元件。
有許多適用於生長應變(strained)半導體層的申請案。舉例來說，在高效能(high performance)互補式金氧半導體(complementary metal oxide semiconductor，CMOS)元件中常規地使用應變矽層，因為應變半導體層可呈現較高的載子流動性 (carrier mobility)，故具有在所述應變矽層中所形成之通道的電晶體可呈現較高的切換速度(switching speed)。應變矽層例如可透過在較厚的矽鍺層上生長相對薄的矽層而形成，所述較厚的矽鍺層通常被稱為矽鍺「緩衝(buffer)」層。
圖1繪示依據習知技術所形成的應變矽層。請參照圖1，依照此習知技術，在主體矽基底(bulk silicon substrate)10上磊晶(epitaxially)生長漸進型(graded)矽鍺(Si1-xGex)層20。漸進型Si1-xGex層20與主體矽基底10之間界面處的x值可能非常低(或為0)，且隨著距離主體矽基底10的距離增加，x會增加。基於主體矽基底10與漸進型Si1-xGex層20之間的晶格失配，漸進型Si1-xGex層20生長時可能處於應變狀態。當漸進型Si1-xGex層20生長超過特定厚度之後，會在主體矽基底10與漸進型Si1-xGex層20之間的界面處產生錯位差排(misfit dislocation)22。一對穿透差排(threading dislocation)24可從各錯位差排22延伸向上朝向漸進型Si1-xGex層20的表面穿過漸進型Si1-xGex層20。可在生長時使用趨向增加錯位差排22之長度的技術，可有助於限制所形成之穿透差排24的數量。錯位差排22與穿透差排24的形成可用來釋放漸進型Si1-xGex層20。接著，可透過熱退火(thermal anneal)以進一步釋放漸進型Si1-xGex層20。
接著，可在漸進型Si1-xGex層20上形成矽層30。基於釋放的漸進型Si1-xGex層20與矽層30之間的晶格失配，矽層30生長時可能處於應變狀態。然而，不幸地，到達漸進型Si1-xGex層 20之上表面的穿透差排24可能導致應變矽層30中的差排或其他缺陷。應變矽層30中的這些缺陷/差排會負面地影響在矽層30中所形成的任何半導體元件之表現。即使大體上可透過增加漸進型Si1-xGex層20的厚度以減少漸進型Si1-xGex層20之上表面的穿透差排密度，但較厚漸進型Si1-xGex層20的生長會顯著地增加所需的生長時間且亦可能導致其他問題，例如是在磊晶生長期間因粒子落入晶圓(wafer)造成半導體晶圓無法使用之發生率增加。再者，為了將穿透差排水平降至1×106/cm2或更低，可能需要使漸進型Si1-xGex層20生長至數十或數百微米(micron)的厚度。在許多應用中，與所述厚層之生長相關的生長時間與材料成本可能過分地高。
在另一方法中，透過在絕緣體上矽(silicon-on-insulator)基底上形生長Si1-xGex層以形成應變釋放Si1-xGex層。在所述Si1-xGex層生長之前，蝕刻絕緣體上矽基底或對絕緣體上矽基底施以研磨操作(grinding operation)，使絕緣體上矽基底的絕緣體上只剩下厚度為50nm的矽層。Si1-xGex層生長後，接著透過熱退火製程將其釋放。然而，此製程需要更昂貴的絕緣體上矽基底且只會與具有相對低之鍺濃度的Si1-xGex層(亦即，x=0.15)一起作用。
提供形成應變釋放半導體層的方法，所述方法是在半導體基底的表面中形成多孔區域(porous region)。在多孔區域上形 成與半導體基底晶格匹配的第一半導體層。在第一半導體層上形成應變的第二半導體層。接著，釋放第二半導體層。
在一些實施例中，可在釋放的第二半導體層上形成第三半導體層。此第三半導體層形成時可以是應變層。接著，可釋放第三半導體層以提供應變釋放半導體層。
在一些實施例中，可透過使用濕蝕刻劑並在半導體基底與濕蝕刻劑之間施加電位能以濕蝕刻半導體基底的上表面，而在半導體基底的表面中形成多孔區域。
在一些實施例中，在第二半導體層釋放之前，第一半導體層可處於拉伸應力(tensile stress)的情況且第二半導體層可處於壓縮應力(compressive stress)的情況。
在一些實施例中，第一半導體層的厚度可小於20nm。
在一些實施例中，第一半導體層可僅微弱地連接至半導體基底，因此當施加拉伸應力至第一半導體層時，第一半導體層可相對於半導體基底而移動。
可在半導體基底的表面中的多孔區域上直接地形成第一半導體層，且可在第一半導體層上直接地形成第二半導體層。
在一些實施例中，半導體基底可以是矽基底，第一半導體層可以是矽層，第二半導體層可以是具有第一鍺濃度的第一矽鍺層，第三半導體層可以是具有超過第一鍺濃度的第二鍺濃度的第二矽鍺層。
在一些實施例中，第二矽鍺層的鍺濃度可超過百分之75 (或百分之85)，且第二矽鍺層中的穿透差排密度可低於約1×105/cm2。
在一些實施例中，矽層、第一矽鍺層與第二矽鍺層的總厚度可小於75nm。
在一些實施例中，第二半導體層可以是III-V族化合物(III-V compound)半導體層。
在一些實施例中，可在第二矽鍺層上形成第四半導體層，且可至少部分地在第四半導體層中或第四半導體層上形成半導體元件。
依據本發明概念的其他實施例，提供形成應變釋放半導體層的方法，所述方法是在與第一半導體層晶格匹配之半導體基底的順應(compliant)區域上方形成第一半導體層，以使第一半導體層僅微弱地連接至半導體基底的順應區域且可在半導體基底的順應區域的上表面上橫向地(laterally)移動。在第一半導體層上形成與第一半導體層晶格失配的第二半導體層。對第二半導體層進行釋放製程，以在第一半導體層中產生穿透差排，而使第二半導體層沒有穿透差排。
在一些實施例中，可在第二半導體層上形成與第二半導體層晶格失配的第三半導體層，並對第三半導體層進行釋放製程，以在第二半導體層中產生穿透差排，而使第三半導體層沒有穿透差排。
在一些實施例中，在第一半導體層釋放之前，第一半導 體層可處於拉伸應力的情況，且在第二半導體層釋放之前，第二半導體層可處於壓縮應力的情況。
在一些實施例中，第一半導體層可以是具有第一厚度的矽層，第二半導體層可以是具有第一鍺濃度且具有超過第一厚度之第二厚度的第一矽鍺層，第三半導體層可以是具有超過第一鍺濃度之第二鍺濃度且具有超過第二厚度之第三厚度的第二矽鍺層。
在一些實施例中，在半導體基底的上表面中形成多孔區域，接著加熱半導體基底以關閉至少部分表面孔洞，而留下多孔區域的多孔的內部，以將半導體基底的區域轉換為半導體基底的順應區域，接著可透過化學氣相沉積法(chemical vapor deposition)在多孔區域上磊晶生長第一半導體層。
在一些實施例中，第一半導體層與第二半導體層的厚度可各自小於25nm。
在一些實施例中，半導體基底的順應區域可以是矽基底的上表面的多孔區域，第一半導體層可以是矽層，第二半導體層可以是具有第一鍺濃度的第一矽鍺層，第三半導體層可以是具有超過第一鍺濃度之第二鍺濃度的第二矽鍺層。
在一些實施例中，第二矽鍺層的鍺濃度可超過百分之75，且第二矽鍺層中的穿透差排密度可低於約1×105/cm2。
在一些實施例中，矽層、第一矽鍺層與第二矽鍺層的總厚度可小於75nm。
在一些實施例中，多孔區域的孔隙率(porosity)至少為30%。
在一些實施例中，釋放製程可以是熱退火。
在一些實施例中，可在第三半導體層上形成第四半導體層，且可至少部分地在第四半導體層中或第四半導體層上形成半導體元件。
依據本發明的其他實施例，提供一種形成半導體元件的方法，所述方法是在矽基底的表面中形成多孔區域。在矽基底的表面中的多孔區域上形成矽層。在矽層上形成具有第一鍺濃度的第一矽鍺層。接著，釋放第一矽鍺層。接著，在釋放的第一矽鍺層上形成具有高於第一鍺濃度之第二鍺濃度的第二矽鍺層，第二矽鍺層形成時是應變層。接下來，釋放第二矽鍺層。在第二矽鍺層上形成半導體層。最後，至少部分地在半導體層中形成半導體元件。
在一些實施例中，在矽基底的表面中形成多孔區域可包含使用濕蝕刻劑並在矽基底與濕蝕刻劑之間施加電位能以濕蝕刻矽基底的上表面。所述方法亦可包含在形成第一矽鍺層之前，退火矽基底以關閉多孔區域的上表面中的至少部分孔洞。
在一些實施例中，第一半導體層的厚度可小於20nm，矽層、第一矽鍺層與第二矽鍺層的總厚度可小於75nm。
在一些實施例中，矽層可僅微弱地連接至矽基底，因此當施加拉伸應力至矽層時，矽層可相對於矽基底而移動。
在一些實施例中，第二矽鍺層的鍺濃度可超過百分之75，且第二矽鍺層中的穿透差排密度可低於約1×105/cm2。
依據本發明概念的其他實施例，提供一種半導體結構，其中包含矽基底、在矽基底的上表面中的多孔矽區域、在多孔隙區域的上表面上的矽層、在矽層的上表面上的具有第一鍺濃度的第一矽鍺層以及在第一矽鍺層的上表面上的具有超過第一鍺濃度之第二鍺濃度的應變釋放第二矽鍺層。
在一些實施例中，多孔矽區域的孔隙率可至少為30%。
在一些實施例中，在矽層與第一矽鍺層之間的界面處可存在多個第一錯位差排，且矽層的穿透差排密度可至少為1×106/cm2，在第一矽鍺層與第二矽鍺層之間的界面上可存在多個第二錯位差排，且第一矽鍺層的穿透差排密度可至少為1×106/cm2，第二矽鍺層的穿透差排密度可少於1×105/cm2。
在一些實施例中，第二矽鍺層的鍺濃度可超過百分之75。
在一些實施例中，矽層、第一矽鍺層與第二矽鍺層的總厚度可小於75nm。
在一些實施例中，矽層與第一矽鍺層之間的界面上可存在多個第一錯位差排，且多個穿透差排可從錯位差排向下延伸至矽層中。
在一些實施例中，矽層的厚度可小於20nm，且矽層可僅微弱地連接至矽基底，因此當施加拉伸應力至矽層時，矽層可相對於矽基底而移動。
在一些實施例中，矽層可具有第一厚度，第一矽鍺層可具有超過第一厚度的第二厚度，第二矽鍺層可具有超過第二厚度的第三厚度。
10、210‧‧‧主體矽基底
20‧‧‧漸進型Si1-xGex層
22、132、142、222、362‧‧‧錯位差排
24、134、144、224、364‧‧‧穿透差排
30、130、310、360‧‧‧矽層
100‧‧‧半導體結構
100'‧‧‧半導體元件
110‧‧‧矽基底
111‧‧‧矽
120‧‧‧多孔區域
140、220、320、370‧‧‧矽鍺層
140'‧‧‧第一矽鍺層
150‧‧‧第二矽鍺層
300‧‧‧材料系統
400‧‧‧鰭狀場效電晶體
410‧‧‧鰭片體
430‧‧‧閘極電極
440‧‧‧閘極隔離層
450‧‧‧元件隔離層
D1‧‧‧第一方向
D2‧‧‧第二方向
D3‧‧‧第三方向
圖1為在應變釋放矽鍺層上形成應變矽層的習知方法之剖面圖。
圖2為依據本發明概念的特定實施例之包含應變釋放層的半導體結構之剖面圖。
圖3為依據本發明概念的其他實施例之包含應變釋放層的半導體結構之剖面圖。
圖4為依據本發明概念的實施例可在犧牲層中產生的錯位差排與穿透差排之形成的示意圖。
圖5A至圖5F為依據本發明概念的特定實施例之形成包含應變釋放層的半導體結構之方法的剖面圖。
圖6A為在薄矽層上生長薄矽鍺層的剖面示意圖。
圖6B為在薄矽層上生長厚矽鍺層的剖面示意圖。
圖7為依據本發明概念的實施例之包含應變釋放層的半導體元件之透視圖。
圖8為依據本發明概念的特定實施例之形成應變釋放層的方法之流程圖。
圖9為依據本發明概念的其他實施例之形成應變釋放層的方法之流程圖。
依據本發明概念的實施例，提供一種在半導體基底上形成應變釋放層的方法。應變釋放層可例如是高鍺濃度矽鍺層，且半導體基底可以是主體矽基底。在這些方法的一些實施例中，例如是使用氫氟酸(hydrofluoric acid)進行濕蝕刻以在主體矽基板的上表面中形成多孔區域。接著，可進行加熱處理以關閉矽基底的多孔區域的上表面中的孔洞。接下來，可在多孔區域的上表面上磊晶生長薄矽層。此薄矽層可作為第一犧牲層。因為多孔區域位於主體矽基底的上部，因此薄矽磊晶層與矽基底的上表面之間的連結會比正常情形下微弱，使得基底的上表面某種程度上是對於薄矽層「滑動」或順應。
接著，可在矽層上磊晶生長具有第一鍺濃度的第一矽鍺層。第一矽鍺層可以是薄的(如，厚度為10nm至20nm)。第一矽鍺層可具有相對較高的鍺濃度，例如是50%的鍺濃度。在一些實施例中，第一矽鍺層與下方矽層在生長時可能完全應變，且在生長時可能實質上沒有缺陷。接著，可進行熱退火製程以釋放矽層與第一矽鍺層。當這些層釋放，會沿著矽層與第一矽鍺層之間的界面形成錯位差排，且穿透差排會穿過矽層擴散，但第一矽鍺層的穿透差排程度可能較低或甚至實質上沒有穿透差排。
在一些實施例中，可接著在第一矽鍺層上磊晶生長具有高於第一鍺濃度之第二鍺濃度的第二矽鍺層。生長時，第二矽鍺層可完全應變，且下方第一矽鍺層在磊晶生長製程中也將應變。接著，可進行熱退火製程以釋放第一矽鍺層與第二矽鍺層。當這些層釋放，會沿著第一矽鍺層與第二矽鍺層之間的界面形成錯位差排，且穿透差排會穿過第一矽鍺層擴散，但第二矽鍺層的缺陷程度可能較低或甚至實質上沒有缺陷。接著，可使用第二矽鍺層作為晶種層(seed layer)以生長例如額外的半導體材料，所述額外的半導體材料可作為半導體元件的主動區域，其中包含例如鰭狀場效電晶體(FIN-FET transistor)的磊晶生長鍺或矽鍺鰭片(fin)或應變矽通道層。額外半導體材料也可作為形成覆蓋半導體基底的絕緣層上之半導體元件的主動區域之施體晶圓(donor wafer)材料。
依據本發明概念的實施例製造之應變釋放矽鍺層可以是相對薄層(例如，在一些實施例中，所生長的多層在矽基底的上表面之總厚度小於50nm至100nm)且可具有降低的缺陷密度(例如，穿透差排密度為1×105/cm2或甚至可能更低)。再者，依據本發明概念的實施例之應變釋放矽鍺層可生長以具有非常高的鍺濃度，鍺濃度例如是0.9或甚至是1.0(亦即，純鍺)，同時仍呈現相對低的穿透差排密度。此外，依據本發明概念的實施例之應變釋放矽鍺層可使用習知化學氣相沉積磊晶生長製程在習知主體矽基底上以符合成本效益的方式形成，因此適合大量製造。
雖然本發明概念的上述實施例涉及在矽基底上生長應變釋放矽鍺層，但可理解的是，本文中所揭露的技術可用於廣大範圍的材料系統中。舉例來說，在其他實施例中，可在晶格失配的基底(如藍寶石(sapphire)、矽或碳化矽(silicon carbide)基底)上生長應變釋放III-V族化合物半導體層。
將在下文中參考隨附圖式詳細討論依據本發明概念的實施例之方法與半導體元件，其中呈現這些方法與半導體元件以及中間結構的實施例。
圖2為依據本發明概念的特定實施例之包含應變釋放層的半導體結構100之剖面圖。半導體結構100可包括例如半導體晶圓或部分所述半導體晶圓。
如圖2所示，半導體結構100包含矽基底110，所述矽基底110例如是主體矽基底或厚矽磊晶層。矽基底110可包括p型矽基底或n型矽基底，且可摻雜雜質或不摻雜雜質。矽基底110的上表面可包括多孔區域120。多孔區域120可包括矽基底110的整個上表面，或可以是在矽基底110的上表面中的選定位置中所形成的一個或更多不連續的多孔區域。可透過適當處理以關閉多孔區域120的最上表面上的孔洞，以使多孔區域120在後續的磊晶生長製程中可作為良好的晶種層。在多孔區域120的上表面上提供薄矽層130。最後，在薄矽層130的上表面上提供矽鍺層140。
矽鍺層140可以是應變釋放矽鍺層140。可在半導體結構100中形成多個錯位差排132，主要是沿著薄矽層130與矽鍺層140 之間的界面形成。穿透差排134可從錯位差排132延伸。如圖2所示，穿透差排134可主要從錯位差排132向下延伸穿過薄矽層130。穿透差排134可僅蔓延穿過矽層130而並未進入矽基底110的多孔區域120。矽鍺層140可具有低的穿透差排密度或可實質上沒有穿透差排134。
在一些實施例中，矽層130可以是薄矽層130，其厚度例如是小於25nm。在一些實施例中，矽層130的厚度小於15nm，其厚度例如是約10nm。矽層130可包括傾向於接收穿透差排134的犧牲層，其中穿透差排134是從錯位差排132延伸，且錯位差排132是在晶格失配矽層130與矽鍺層140之間的界面處形成。
矽鍺層140可具有不同的鍺濃度。可將鍺濃度選定處於某一程度，以使矽層130能夠釋放矽鍺層140。因此，在一些實例中，可對鍺濃度設定實際上限(practical upper limit)。在一些實施例中，矽鍺層140可包括漸進型層，即使矽鍺層140較常具有恆定的鍺濃度。如果矽鍺層140是漸進型層，則此層的平均鍺濃度被認為是此層的鍺濃度。
在一些實施例中，可選擇矽鍺層140的厚度以符合多個標準。舉例來說，矽鍺層140的厚度可足以儲存足夠應變能量以在後續釋放製程中使下方矽層130釋放。此外，矽鍺層140的厚度可接近矽鍺層140的「關鍵厚度(critical thickness)」。「關鍵厚度」是指矽鍺層140的足夠小而使層有彈性地應變但為穩定的(代表即使加熱至非常高的溫度，層仍保持有彈性地應變)的厚度。 矽鍺層140的關鍵厚度例如是層的鍺濃度之函數。矽鍺層140的厚度也可以是或是接近矽鍺層140的最大介穩態(meta-stable)厚度。介穩態厚度是指生長在下方晶格失配層上的層的厚度的範圍，所述厚度比關鍵厚度大，高達生長時釋放會發生的厚度。換言之，對於比最大介穩態厚度大的厚度而言，因為應變能量比晶格所能處理的大，生長時層將伴隨差排而釋放。介於關鍵厚度與最大介穩態厚度之間的層厚度的範圍被稱為介穩態區域。當層的厚度落於介穩態區域，則所述層於生長時應變，但可因應例如熱退火而釋放(並形成差排)。矽鍺層140的最大介穩態厚度可取決於例如層的鍺濃度與層生長時的溫度。藉由將矽鍺層140形成至介穩態區域的厚度，矽鍺層140生長時可為相對低缺陷或沒有缺陷，且可施加拉伸應力至下方矽層130上以應變矽層130，以使穿透差排在矽層130中形成而非於矽鍺層140中形成。在一些實施例中，矽鍺層140的厚度可例如是約10nm至約20nm。矽鍺層140可以比矽層130厚。
矽鍺層140可用來作為例如是額外的半導體材料之生長表面，所述額外的半導體材料可作為半導體元件的主動區域，其中包含例如應變矽層(未繪示)。在其他實例中，矽鍺層140可用來作為晶種表面(seed surface)以供額外的半導體材料之生長，所述額外的半導體材料可作為半導體元件的主動區域，其中包含鰭狀場效電晶體的鍺鰭片。可能是各種不同的其他用途。再者，下文中將針對圖3說明，矽鍺層140可用來作為在其上表面上的 高濃度矽鍺層生長的犧牲層。
圖3為依據本發明概念的其他實施例之包含應變釋放層的半導體元件100'之剖面圖。
如圖3所示，半導體元件100'包含上文中參照圖2所說明之半導體結構100的矽基底110、多孔區域120與矽層130。半導體元件100'更包含第一矽鍺層140'。第一矽鍺層140'可和上文所述的矽鍺層140相似。然而，第一矽鍺層140'包含在第一矽鍺層140'與其上所形成之第二矽鍺層150之間界面處所形成的多個錯位差排142以及從錯位差排142向下延伸至第一矽鍺層140'的多個穿透差排144。
第二矽鍺層150的鍺濃度可以比第一矽鍺層140'的鍺濃度高。舉例來說，在一些實施例中，第二矽鍺層150的鍺濃度可以是90%或更高。在一些實施例中，可以純鍺層取代第二矽鍺層150。在一些實施例中，第二矽鍺層150可以是相對薄層，其厚度例如是小於50nm。在一些實施例中，第二矽鍺層150的厚度可例如是介於約20nm至約40nm。第二矽鍺層150可以比第一矽鍺層140'厚。第二矽鍺層150可具有低穿透差排密度或可實質上沒有穿透差排。
圖4是繪示當生長在下方矽層或基底上的應變矽鍺層釋放時錯位差排與穿透差排可如何形成的透視示意圖。如圖4所示，可在主體矽基底210上生長矽鍺層220。矽鍺層220與下方矽基底晶格失配，故矽鍺層220生長時應變。透過熱退火及/或超過最大 介穩態厚度之後生長時，矽鍺層220可釋放。在釋放時，造成錯位差排222與穿透差排224。如圖4所示，每一錯位差排222造成兩個穿透差排224，且穿透差排224穿透至表面。在圖4的矽/矽鍺結構中，穿透差排224的角度通常是60°，因其在矽(111)晶格平面上滑動。亦如圖4所示，因為主體矽基底210傾向於不能彎曲，因此釋放傾向於僅在矽鍺層220中發生，且因此穿透差排224蔓延穿過矽鍺層220。當矽鍺層220釋放時，矽鍺層220中的穿透差排密度可非常高。舉例來說，假設在矽鍺層220形成時造成1%應變，接著完全地釋放，並假設每一穿透差排具有約5埃(Angstrom)的卜格向量(Burgers vector)規模，則穿透差排密度(threading dislocation density，TDD)可計算如下：TDD=0.01×1cm/5A=2×105/cm(單位長度) (1)
這對應至約1×1010/cm2的穿透差排密度。
在許多實例中，目的可能是形成具有低穿透差排密度的應變釋放矽鍺層，之後使應變元件層可在應變釋放矽鍺層上形成。依據本發明概念的實施例，可在穿透差排蔓延穿過矽層而非矽鍺層的條件下，於矽基底上生長應變釋放矽鍺層。這可提供具有低穿透差排密度的應變釋放矽鍺層。
為了達到此目的，可在下方矽層上生長犧牲矽層，所述下方矽層例如是主體矽基底。此犧牲矽層可以是薄層，故其不會像主體矽基底的情形不能彎曲。再者，可形成犧牲矽層以使犧牲矽層與下方矽基底之間的界面微弱，使犧牲矽層可相對於矽基底 而移動，而非實質上成為矽基底的延伸。可透過例如是在矽基底的上表面中形成多孔區域以達成此微弱界面，且矽基底僅微弱地連接至犧牲矽層。在這些條件下，在釋放製程中，矽鍺層中的應變可轉移至犧牲矽層與矽基底之間的滑動界面，因此穿透差排將穿過犧牲矽層而非穿過矽鍺層。
圖5A至圖5F為依據本發明概念的實施例之形成圖3的半導體元件100'之方法的剖面圖。
如圖5A所示，可提供例如主體矽基底或厚磊晶生長矽層的矽基底110。可在矽基底110的上表面中形成多孔區域120。可在矽基底110的整個上表面上形成多孔區域120，或多孔區域120可例如是形成在矽基底110的上表面中的多孔區塊圖案。在一實施例中，矽基底110可包括p型矽基底，且可透過在40%氫氟酸溶液中對晶圓與氫氟酸溶液之間施加電壓降(voltage drop)造成陽極反應(anodic reaction)的電化學溶解(electro-chemical dissolution)，將矽基底110的上表面轉換為多孔區域120。可選擇電降壓以產生例如1微安培/平方公分的電流密度，以設定約0.1奈米/秒的孔隙產生率。在一些實施例中，多孔區域的孔隙率可以是約30%至60%，其中孔隙率是以多孔區域120中的空洞空間體積除以多孔區域120的總體積來定義。可使用不同的孔隙率數值，權衡確保多孔區域120具有足夠的機械完整性(mechanical integrity)同時充分地減弱矽層130連接至多孔區域120的剪切應力(shear force)。也可選擇孔隙率程度使其夠低，以使表面孔洞 在後續製程步驟中可以輕易地關閉。可透過例如調整反應所使用的電流以控制多孔區域120中的孔隙率程度。多孔區域120的厚度可視情況變化。在一些實施例中，多孔區域120可以是厚度為約50nm至2000nm的層。
針對n型矽基底110，可使用上述相同的濕蝕刻技術，且可在濕蝕刻處理期間在基底上照射光線以輔助。來自光線的光子可作為催化劑以增加蝕刻速率，否則蝕刻速率在n型矽中往往較慢。
雖然濕蝕刻是形成多孔區域120的一種可行方法，但可理解的是在其他實施例中可使用其他技術。舉例來說，也可透過離子轟擊(ion bombardment)搭配例如電中性離子(electrically neutral ion)(如氮(N2)或氦(He2))以形成多孔區域120。也可使用其他技術。
一旦在矽基底110的上表面中形成多孔區域120，可例如透過在氫(H2)中熱退火半導體元件100'來關閉多孔區域120之最上部中的孔洞。可選擇退火溫度使其夠高，以透過迴焊製程(reflow process)瓦解多孔區域120的上表面，藉此封閉至少部分表面孔洞，但使其夠低以減少可能瓦解內部孔洞的燒結作用(sintering effect)。在一些實施例中，可在氫退火之前藉由對多孔區域120進行原位(in situ)氯(Cl2)退火來使用較低的退火溫度。在多孔區域120的最上表面關閉孔洞可使多孔區域120在矽層130的後續生長中作為良好的晶種層。氫退火也有助於從多孔 區域120的上表面移除原生氧化物。
在一些實施例中，多孔區域120可具有高孔隙率程度，例如是50%。此高孔隙率程度可減弱多孔區域120與後續生長的矽層130之間的剪切應力。
請參照圖5B，可透過例如化學氣相沉積法在多孔區域120的最上表面上磊晶生長薄矽層130。在一些實施例中，矽層130可以是薄層，其厚度例如是5nm至10nm。矽層130可具有充份厚度以確保完全地覆蓋多孔區域120中的孔洞。因為多孔區域120與薄矽層130之間的微弱剪切力(shear strength)，因此矽層130可表現得像當對矽層130施加拉伸應力時可相對於多孔區域120自由地移動的薄膜。矽層130生長於多孔區域120上，並與其晶格匹配，因此矽層130生長時可以是釋放層。
請參照圖5C，接著可在薄矽層130的上表面上磊晶生長相對薄的第一矽鍺層140'。在一些實施例中，第一矽鍺層140'可具有相對高的鍺濃度，其鍺濃度例如是百分之50或更高(亦即，Si0.5Ge0.5層)。在一些實施例中，可選擇第一矽鍺層140'的厚度以使第一矽鍺層140'在生長時實質上完全地應變，具有偏低的差排密度，夠厚使其在釋放步驟中能夠將其所有的應變能量移轉至矽層130，且夠薄以透過退火步驟釋放。第一矽鍺層140'可以比矽層130厚。在一些實施例中，假設鍺濃度為約40%至60%，第一矽鍺層140'的厚度例如是約10nm至20nm。第一矽鍺層140'的厚度可依數個參數而變化，所述參數包含例如第一矽鍺層140'的鍺濃度 以及下方矽層130的厚度。最佳厚度可能存在於減少及/或最小化第一矽鍺層140'中的穿透差排密度時。第一矽鍺層140'與下方矽層130沒有晶格匹配。因此，矽層130與第一矽鍺層140'在生長時皆會完全應變。在一些實施例中，矽層130與第一矽鍺層140'在生長時可實質上沒有缺陷。
請參照圖5D，接著可熱退火半導體元件100'以釋放矽層130與第一矽鍺層140'。此熱退火例如是可在磊晶生長反應器(epitaxial growth reactor)中原位進行。在實施例中，半導體元件100'可在氫環境中於溫度800℃下退火0.5分鐘至30分鐘。在此熱退火完成後，可釋放矽層130與第一矽鍺層140'。生長時(亦即，熱退火之前)，矽層130可處於拉伸應力的情況，且其上所形成的第一矽鍺層140'可處於壓縮應力的情況。如圖5D所示，當熱退火期間這些層釋放時，可沿著矽層130與第一矽鍺層140'之間的界面形成錯位差排132。處於拉伸應力情況的層易於形成穿透差排。矽層130對在其上形成之第一矽鍺層140'的拉伸應力反應並完全地釋放以形成高缺陷層。相對地，第一矽鍺層140'可釋放且缺陷形成很少或沒有缺陷形成，因為應變傳送至下方矽層130中。因此，最終結果是從各錯位差排132之各末端延伸的穿透差排134大體上可在矽層130中形成，且第一矽鍺層140'可具有降低的穿透差排密度或甚至實質上沒有穿透差排。
如上所述，矽層130可傾向於表現得類似浮動膜(floating membrane)，因為多孔區域120與矽層130可具有微弱的剪切力， 以使多孔區域120某種程度上是對於矽層130順應或「滑動」。矽層130可對從上方第一矽鍺層140'給予之拉伸應力反應，可實質上完全地釋放，並在釋放發生時於其中形成穿透差排。另一方面，第一矽鍺層140'釋放時的缺陷形成減少或最小化，因為多數應變在熱退火時傳送至矽層130中。因此，矽層130可作為犧牲層以便於具有減少缺陷之第一矽鍺層140'的生長。如果沒有提供減弱連結，矽層130會與下方矽基底110形成單一結構，而呈現相對不能彎曲的結構，使第一矽鍺層140'無法在釋放退火中移轉應變至矽層130/矽基底110。
請參照圖5E，接著可在第一矽鍺層140'的上表面上磊晶生長第二矽鍺層150。第二矽鍺層150的鍺濃度可以比第一矽鍺層140'高。在一些實施例中，第二矽鍺層150可包含非常高的鍺濃度，鍺濃度例如是0.9或更高(例如，Si0.1Ge0.9層)。事實上，在一些實施例中，可以純鍺層取代第二矽鍺層。第二矽鍺層150(或純鍺層150)所包含的較高鍺濃度可給予拉伸應力至下方低鍺濃度之第一矽鍺層140'。可再次選擇第二矽鍺層150的厚度，以使第二矽鍺層150實質上完全地應變，具有偏低的差排密度，且夠厚以在釋放步驟中移轉所有其應變能量至第一矽鍺層140'。在一些實施例中，第二矽鍺層150的厚度例如是約20nm至40nm。可選擇厚度使其夠大以使第二矽鍺層150能夠儲存足夠應變能量，以使第一矽鍺層140'(第二矽鍺層150生長於其上)在後續製程步驟中可完全釋放。第二矽鍺層150可比第一矽鍺層140'厚。基於 更高的鍺濃度，第二矽鍺層150不與下方第一矽鍺層140'晶格匹配。因此，第一矽鍺層140'與第二矽鍺層150在生長時可完全應變。第二矽鍺層150生長時可實質上沒有缺陷。
請參照圖5F，接著可熱退火半導體元件100'以釋放第一矽鍺層140'與第二矽鍺層150。此熱退火例如是可在磊晶生長反應器中原位進行。在實施例中，半導體元件100'可在氫環境中於溫度約800℃下退火30秒至30分鐘。如圖5F所示，此熱退火完成之後，第一矽鍺層140'與第二矽鍺層150可釋放。在熱退火中，第一矽鍺層140'可處於拉伸應力的情況，且其上所形成的第二矽鍺層150可處於壓縮應力的情況。當熱退火期間這些層釋放時，可沿著第一矽鍺層140'與第二矽鍺層150之間的界面形成錯位差排142。基於拉伸應力，傾向於在第一矽鍺層140'中形成穿透差排144，且第二矽鍺層150可具有降低的穿透差排密度或甚至實質上沒有穿透差排。第二矽鍺層150可在後續較厚矽鍺或鍺層的形成中作為晶種層，或著，可針對用作不同半導體元件的主動區域之一個或更多的半導體層作為晶種層。
在一些實施例中，矽層130以及第一矽鍺層140'與第二矽鍺層150的總厚度可小於約50nm至100nm。這可比使用習知漸進型生長技術在主體矽晶圓上所生長的應變釋放矽鍺層(可能是數十或數百微米厚)更薄。此外，應變釋放矽鍺層150可具有非常高的鍺濃度、低差排密度，且可在例如是習知主體矽基底上生長，且不需使用花費較高的絕緣體上矽基底。
依據本發明概念之實施例所形成的高鍺濃度、低缺陷應變釋放矽鍺層可用來實行各種不同的技術，例如SiGe-CMOS技術n型矽/p型鍺系統或SiGe-CMOS技術n型鍺/p型鍺系統。這些技術可在常用矽基底上實施。
如上所述，可遍及矽基底110的整個上表面形成多孔區域120，接著形成薄矽層130，並可在其上形成一系列的一個或更多矽鍺層140、150，其中矽鍺層140、150可具有增加的鍺濃度，且上矽鍺層具有所需的鍺濃度。在此最終(上)矽鍺層形成後，可在半導體結構的上表面上形成罩幕層，並可蝕刻此結構以從此結構的選定區域中移除此系列矽鍺層的部分，藉此暴露矽層(或著，多孔區域下的部分矽基底)。接著，矽層可在矽鍺層移除的一些或全部區域中磊晶生長，藉此提供具有在相同主體矽基底上形成的矽區域與高鍺濃度矽鍺區域(或純鍺區域)的結構。
相信依據本發明概念的實施例之技術能夠在標準主體矽基底上提供中等鍺濃度(例如40%至75%的鍺濃度)或高鍺濃度(例如75%至100%的鍺濃度)的矽鍺層，其中具有小於1×106/cm2或甚至小於1×105/cm2或1×104/cm2的穿透差排密度。
本發明概念的實施例可利用兩種不同半導體材料之間的應變能量不平衡。舉例來說，考量圖6A中所呈現的材料系統300，其中具有50%鍺濃度之3nm厚的矽鍺層320在3nm厚的矽層310上磊晶生長。在此，晶格失配所導致的應力在此雙層結構中應以相反跡象平衡，亦即，矽鍺層320處於壓縮應力下且矽層310處 於拉伸應力下。在此情況下，因為矽鍺層320處於壓縮應力下，在釋放退火期間，不可能在矽鍺層320中形成穿透差排。是否會在矽層310中形成穿透差排則難以預測。
如圖6B所示，可修改圖6A所呈現的情形，以使30nm厚之具有50%鍺濃度的矽鍺層370在10nm厚的矽層360上磊晶生長。在此實例中，較厚矽鍺層370的應變能量會被推進處於拉伸應力下的較薄矽層360，以在兩層之間的界面處產生錯位差排362以及產生延伸至矽層360中的穿透差排364，藉此釋放矽鍺層370。因此，圖6B繪示可用來引導穿透差排364往下進入矽層360的機制。然而，為了完成此機制，需要藉由矽鍺層370使薄矽層360處於拉伸應力下。如上所述，在一些實施例中，這可透過在矽基底的多孔區域上生長矽層360而使矽層表現得像在基底上浮動的薄膜來完成。
依據本發明概念的其他實施例，在矽基底上生長的薄矽層的下表面可以是「滑動」的。這可取代在矽基底的上表面中形成多孔區域，或可在形成多孔區域之外進行。在一些實施例中，可在低溫下生長矽層的下表面，以形成不與矽基底良好連接的高缺陷矽。剩餘矽層可在較高溫度下生長，以將缺陷限制於薄矽層的下部。
可理解的是，即使上述實施例所提供的實例是在矽基底上形成一個(圖2)或兩個(圖3與圖5A至圖5F)矽鍺層，但在其他實施例中可形成更多數量的矽鍺層。舉例來說，在另一實施 例中，可在薄矽層上形成第一Si0.7Ge0.3層，接著可在Si0.7Ge0.3層上形成第二Si0.4Ge0.6層，再於Si0.4Ge0.6層上形成Si0.1Ge0.9層。此「三層」方法可(1)幫助確保生長厚度小於最大介穩態厚度的矽鍺層以及(2)基於相鄰層之間更接近的晶格匹配而可呈現較低缺陷程度。可理解的是，各層的鍺濃度可不同於上述實例中所引用者，其中層數可延伸超過3及/或可在晶格失配材料系統而非矽/矽鍺材料系統中使用相同方法。
依據本發明概念的實施例所形成之元件的一種應用可在鰭狀場效電晶體的鍺鰭片形成上特別地有用。可相對無缺陷生長的鍺鰭片之最大高度為下方應變釋放矽鍺層之鍺濃度的函數。舉例來說，完全釋放且無缺陷的Si0.3Ge0.7應變釋放層可具有生長於其上的小於10nm的無缺陷鍺鰭片。此鰭片高度可能不足以支持所需的積體密度(integration densities)。相對地，完全釋放且無缺陷的Si0.1Ge0.9應變釋放層能夠支持在其上生長之超過100nm的無缺陷鍺鰭片。此鰭片高度可顯著地支持更高的積體密度。因此，使用依據本發明概念的實施例之技術生長相對無缺陷之非常高鍺濃度應變釋放矽鍺層的能力在此應用中可能特別地有用。圖7為依據本發明概念的一些實施例(如圖2至圖3的半導體結構100與半導體元件100')之可在半導體結構上生長的鰭狀場效電晶體(fin field effect transistor)400之透視圖。
請參照圖7，鰭狀場效電晶體400包含在第一方向D1上從半導體元件100'的上表面凸出之鰭片體(fin body)410。鰭片 體410可在半導體元件100'的第二矽鍺層150(或矽鍺層150的上方形成的半導體層，圖7中未繪示)上形成，其中鍺濃度例如是90%(或如上所述，甚至可以是純鍺層)。鰭片體410可與半導體元件100'的上表面具有相同材料，故在此實施例中，也可以是鍺濃度為90%的矽鍺層。因此，鰭片體410可與下方半導體元件100'晶格匹配。鰭片體410可在與第一方向D1垂直的第二方向D2上縱向延伸。鰭片體410的下部側壁可被元件隔離層450覆蓋，而暴露鰭片體410的上部側壁。
在與第一方向D1及第二方向D2垂直的第三方向D3上延伸之閘極電極430配置於鰭片體410上且越過鰭片體410。閘極電極430圍繞鰭片體410的上表面與兩側上部側壁。閘極電極430可以是金屬層。閘極隔離層440可配置於閘極電極430以及鰭片體410之間。閘極隔離層440可以是具有比氧化矽高的介電常數的金屬氧化層。以摻雜劑摻雜的源極/汲極區域可配置於鰭片體410中，位於閘極電極430的兩側。
鰭片體410被閘極電極430覆蓋的部分可對應至通道區域。
圖8為依據本發明概念的特定實施例之形成應變釋放層的方法之流程圖。如圖8所示，依據這些方法，可在半導體基底的表面中形成多孔區域(區塊500)。接著可在半導體基底的多孔區域上形成與半導體基底晶格匹配的半導體層(區塊510)。接下來，可在第一半導體層上形成與第一半導體層晶格失配的第二半 導體層(區塊520)。第二半導體層生長時可應變。接著，可透過釋放製程(例如是熱退火)以釋放第二半導體層(區塊530)。接下來，可選擇性地在第二半導體層上形成與第二半導體層晶格匹配的第三半導體層(區塊540)。第三半導體層在生長時可應變。接著，可透過釋放製程(例如是熱退火)以釋放第三半導體層(區塊550)。
圖9為依據本發明概念的其他實施例之形成應變釋放層的方法之流程圖。如圖9所示，依據這些方法，可在順應半導體基底上形成與順應半導體基底晶格匹配的第一半導體層(區塊600)。接著，可在第一半導體層上形成與第一半導體層晶格失配的第二半導體層(區塊610)。接著，可透過釋放製程(例如是熱退火)以釋放第一半導體層與第二半導體層(區塊620)。接下來，可在第二半導體層上選擇性地形成與第二半導體層晶格匹配的第三半導體層(區塊630)。接著，可透過釋放製程(例如是熱退火)以釋放第二半導體層與第三半導體層(區塊640)。
依據本發明概念的實施例，可在晶格失配的主體矽基底上形成應變釋放矽鍺層，其中應變釋放矽鍺層(1)可具有高鍺濃度且(2)可相對地沒有穿透差排。這些應變釋放緩衝層可形成為具有相對小的總厚度，例如是小於100nm的厚度或甚至小於50nm的厚度。可使用習知的化學氣相沉積磊晶生長製程在習知主體矽基底上以符合成本效益的方式形成應變釋放層，因此適用於大量製造。
在本文中，穿透差排密度是以每平方公分的差排數量定義。可理解的是，可以數種方式測量穿透差排密度，例如包含測量腐蝕坑(etch pit)密度、穿透式電子顯微鏡(TEM)、平面穿透式電子顯微鏡(plan-view TEM)與高解析X光繞射儀(HR-XRD)。
雖然在上文中主要是參照在矽基底上形成一個或更多應變釋放矽鍺層的實施例來討論本發明概念，可理解的是，本文中所揭露的技術可用於廣大範圍的材料系統中。舉例來說，在其他實施例中，可使用本文中所述的技術生長應變釋放III-V族化合物半導體層，例如是在砷化鎵(GaAs)上生長應變釋放InxGa1-xAs層、在矽基底上生長應變釋放砷化鎵層及/或在砷化鎵基底上生長短波長II-VI族或長波長III-V族雷射結構。再者，可理解的是，本文中所揭露的技術不僅可用於提供半導體元件的應變通道層以呈現較高的載子流動性，亦可提供其他目的，例如是針對選擇性目的改變半導體材料的能帶隙(bandgap)。
上文中參考隨附圖式描述本發明概念的實施例，其中呈現例示性實施例。然而，應注意本發明概念不限於本文之實施例，且可以各種形式實施。因此，僅提供這些實施例以使本揭露徹底且完全，且使得熟習此項技術者知曉本發明概念之類別。在整篇圖式與說明書中，相似標號表示相似元件。如本文中所使用，術語「及/或」包含相關聯之所列項目中之一或多者的任何及所有組合。
亦應理解，儘管本文中可使用術語第一、第二等等來描 述各種元件，但此等元件不應由此等術語來限制。此等術語僅用於將一元件與另一元件區分開。舉例來說，第一元件可被稱為第二元件，且相似地，第二元件可被稱為第一元件，而不脫離本發明之範圍。
應理解，當元件被稱為「連接」或「耦接」至另一元件時，所述元件可直接連接或耦接至另一元件或可存在介入元件。相對地，當元件被稱為「直接地連接至」或「直接地耦接至」至另一元件時，則不存在介入元件。其它用來描述元件之間關係的術語應以相似方式解釋(亦即，「之間」與「直接之間」，「相鄰」與「直接相鄰」)。
可在本文中使用相關術語如「在......下方」、「在......上方」、「上方」、「下方」、「水平」或「垂直」以描述圖式中所說明的一個元件、層或區域與另一個元件、層或區域的關係。應理解，這些術語意欲涵蓋除了圖式中所繪示方向以外之不同方向。
本文所使用之術語僅出於描述特定實施例之目的且並不意欲限制本發明。如本文中所使用，單數術語「一」及「所述」意欲亦包括複數形式，除非上下文另外清楚地指示。應進一步理解，當本說明書中使用術語「包括」及/或「包含」時，是指定所陳述之特徵、元件及/或組件之存在，但不排除一或多個其他特徵、元件、組件及/或其群組之存在或添加。
上文中參考橫截面說明來描述本發明概念的實施例，所述橫截面說明為理想化實施例(以及中間結構)的示意性說明。可能擴大層與區域的厚度以清楚說明。此外，應預料到由於(例 如)製造技術及/或容差而存在相對於所述說明的形狀的變化。因此，實施例不應解釋為限於本文中所說明的區域的特定形狀，而是應包含由(例如)製造引起的形狀的偏差。
可以任何方式及/或組合以組合所有實施例。
在圖式與說明書中，已揭露發明的典型實施例，即使使用了特定術語，所述特定術語僅為一般性且描述性的方式使用，而不具限制之目的，發明的範圍請參考以下申請專利範圍。
100‧‧‧半導體結構
110‧‧‧矽基底
120‧‧‧多孔區域
130‧‧‧矽層
132‧‧‧錯位差排
134‧‧‧穿透差排
140‧‧‧矽鍺層

Claims (20)

  1. 一種應變釋放方法，包括：在半導體基底的表面中形成多孔區域；在所述半導體基底的所述表面中的所述多孔區域上形成與所述半導體基底晶格匹配的第一半導體層；在所述第一半導體層上形成第二半導體層，所述第二半導體層形成時為應變層；以及釋放所述第二半導體層。
  2. 如申請專利範圍第1項所述的應變釋放方法，更包括：在經釋放的所述第二半導體層上形成第三半導體層，所述第三半導體層形成時為應變層；以及釋放所述第三半導體層。
  3. 如申請專利範圍第1項所述的應變釋放方法，其中在所述半導體基底的所述表面中形成所述多孔區域包括使用濕蝕刻劑並在所述半導體基底與所述濕蝕刻劑之間施加電位能，以濕蝕刻所述半導體基底的上表面。
  4. 如申請專利範圍第1項所述的應變釋放方法，其中在所述第二半導體層釋放之前，所述第一半導體層處於拉伸應力之情況且所述第二半導體層處於壓縮應力之情況。
  5. 如申請專利範圍第1項所述的應變釋放方法，其中所述第一半導體層僅微弱地連接至所述半導體基底，因此當施加拉伸應力至所述第一半導體層時，所述第一半導體層可相對於所述半導 體基底而移動。
  6. 如申請專利範圍第1項所述的應變釋放方法，其中在所述半導體基底的所述表面中的所述多孔區域上直接地形成所述第一半導體層，且在所述第一半導體層上直接地形成所述第二半導體層。
  7. 如申請專利範圍第2項所述的應變釋放方法，其中所述半導體基底包括矽基底，所述第一半導體層包括矽層，所述第二半導體層包括具有第一鍺濃度的第一矽鍺層，所述第三半導體層包括具有超過所述第一鍺濃度的第二鍺濃度的第二矽鍺層。
  8. 如申請專利範圍第7項所述的應變釋放方法，其中所述第二矽鍺層的第二鍺濃度超過百分之75，且所述第二矽鍺層中的穿透差排密度低於約1×105/cm2。
  9. 如申請專利範圍第7項所述的應變釋放方法，其中所述矽層、所述第一矽鍺層與所述第二矽鍺層的總厚度小於75nm。
  10. 如申請專利範圍第1項所述的應變釋放方法，更包括：在所述第二半導體層上形成第四半導體層；以及至少部分地在所述第四半導體層中或所述第四半導體層上形成半導體元件。
  11. 一種形成應變釋放半導體層的方法，包括：在半導體基底的順應區域上方形成第一半導體層，且所述半導體基底與所述第一半導體層晶格匹配，以使所述第一半導體層僅微弱地連接至所述半導體基底的所述順應區域且可在所述半導 體基底的所述順應區域的上表面上橫向地移動；在所述第一半導體層上形成與所述第一半導體層晶格失配的第二半導體層；對所述第二半導體層進行釋放製程，以在所述第一半導體層中產生穿透差排，而使所述第二半導體層實質上沒有穿透差排。
  12. 如申請專利範圍第11項所述的形成應變釋放半導體層的方法，更包括：在所述第二半導體層上形成與所述第二半導體層晶格失配的第三半導體層；以及對所述第三半導體層進行釋放製程，以在所述第二半導體層中產生穿透差排，而使所述第三半導體層實質上沒有穿透差排。
  13. 如申請專利範圍第12項所述的形成應變釋放半導體層的方法，其中在所述第一半導體層釋放之前，所述第一半導體層處於拉伸應力的情況，且在所述第二半導體層釋放之前，所述第二半導體層處於壓縮應力的情況。
  14. 如申請專利範圍第11項所述的形成應變釋放半導體層的方法，其中在與所述第一半導體層晶格匹配的所述半導體基底的所述順應區域的上方形成所述第一半導體層，以使所述第一半導體層僅微弱地連接至所述半導體基底的所述順應區域且可在所述半導體基底的所述順應區域的上表面上橫向地移動，的方法包括：在所述半導體基底的上表面中形成多孔區域，再加熱所述半導體基底以關閉至少部分表面孔洞，而留下所述多孔區域的多孔 的內部，以將所述半導體基底的一區域轉換為所述半導體基底的所述順應區域；以及透過化學氣相沉積在所述多孔區域上磊晶生長所述第一半導體層。
  15. 如申請專利範圍第12項所述的形成應變釋放半導體層的方法，其中所述半導體基底的所述順應區域包括矽基底的上表面的多孔區域，所述第一半導體層包括矽層，所述第二半導體層包括具有第一鍺濃度的第一矽鍺層，所述第三半導體層包括具有超過所述第一鍺濃度的第二鍺濃度的第二矽鍺層。
  16. 如申請專利範圍第15項所述的形成應變釋放半導體層的方法，其中所述第二矽鍺層的所述第二鍺濃度超過百分之75，且所述第二矽鍺層中的穿透差排密度低於約1×105/cm2。
  17. 如申請專利範圍第16項所述的形成應變釋放半導體層的方法，其中所述矽層、所述第一矽鍺層與所述第二矽鍺層的總厚度小於75nm。
  18. 如申請專利範圍第15項所述的形成應變釋放半導體層的方法，其中所述多孔區域的孔隙率至少為30%。
  19. 一種形成半導體元件的方法，包括：在矽基底的表面中形成多孔區域；在所述矽基底的所述表面中的所述多孔區域上形成矽層；在所述矽層上形成具有第一鍺濃度的第一矽鍺層；釋放所述第一矽鍺層； 在經釋放的所述第一矽鍺層上形成具有高於所述第一鍺濃度的第二鍺濃度的第二矽鍺層，所述第二矽鍺層形成時是應變層；釋放所述第二矽鍺層；在所述第二矽鍺層上形成半導體層；以及至少部分地在所述半導體層中形成所述半導體元件。
  20. 如申請專利範圍第19項所述的形成半導體元件的方法，其中在所述矽基底的所述表面中形成所述多孔區域包括使用濕蝕刻劑並在所述矽基底與所述濕蝕刻劑之間施加電位能以濕蝕刻所述矽基底的上表面，所述形成半導體元件的方法更包括在形成所述第一矽鍺層之前，退火所述矽基底以關閉所述多孔區域的上表面中的至少部分孔洞。
TW104108878A 2014-03-20 2015-03-20 應變釋放方法、形成應變釋放半導體層的方法及半導體元件 TWI648768B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461968126P 2014-03-20 2014-03-20
US61/968,126 2014-03-20
US14/484,511 US9343303B2 (en) 2014-03-20 2014-09-12 Methods of forming low-defect strain-relaxed layers on lattice-mismatched substrates and related semiconductor structures and devices
US14/484,511 2014-09-12

Publications (2)

Publication Number Publication Date
TW201537623A true TW201537623A (zh) 2015-10-01
TWI648768B TWI648768B (zh) 2019-01-21

Family

ID=54142791

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104108878A TWI648768B (zh) 2014-03-20 2015-03-20 應變釋放方法、形成應變釋放半導體層的方法及半導體元件

Country Status (4)

Country Link
US (1) US9343303B2 (zh)
KR (1) KR102067424B1 (zh)
CN (1) CN105185692B (zh)
TW (1) TWI648768B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759364B (zh) * 2016-11-29 2022-04-01 日商東京威力科創股份有限公司 基板處理裝置、基板處理方法及記錄媒體

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711683B2 (en) * 2014-09-26 2017-07-18 Epistar Corporation Semiconductor device and the method of manufacturing the same
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US9559120B2 (en) 2015-07-02 2017-01-31 International Business Machines Corporation Porous silicon relaxation medium for dislocation free CMOS devices
US9570443B1 (en) * 2015-11-23 2017-02-14 International Business Machines Corporation Field effect transistor including strained germanium fins
FR3063571B1 (fr) * 2017-03-01 2021-04-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques, collection de substrats issus de ce procede
US20190131454A1 (en) * 2017-11-01 2019-05-02 Qualcomm Incorporated Semiconductor device with strained silicon layers on porous silicon
WO2019132943A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Lateral epitaxial overgrowth in integrated circuits
TW202401821A (zh) * 2022-06-28 2024-01-01 美商應用材料股份有限公司 用於環繞式閘極裝置的漸變超晶格結構

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5685946A (en) 1993-08-11 1997-11-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of producing buried porous silicon-geramanium layers in monocrystalline silicon lattices
US5461243A (en) 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5906951A (en) 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
KR100392166B1 (ko) * 2000-03-17 2003-07-22 가부시끼가이샤 도시바 반도체 장치의 제조 방법 및 반도체 장치
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6515335B1 (en) 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US6805962B2 (en) 2002-01-23 2004-10-19 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
US6649492B2 (en) 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
EP1439570A1 (en) 2003-01-14 2004-07-21 Interuniversitair Microelektronica Centrum ( Imec) SiGe strain relaxed buffer for high mobility devices and a method of fabricating it
US7812340B2 (en) 2003-06-13 2010-10-12 International Business Machines Corporation Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same
US7259084B2 (en) 2003-07-28 2007-08-21 National Chiao-Tung University Growth of GaAs epitaxial layers on Si substrate by using a novel GeSi buffer layer
WO2005013326A2 (en) 2003-07-30 2005-02-10 Asm America, Inc. Epitaxial growth of relaxed silicon germanium layers
US7125458B2 (en) 2003-09-12 2006-10-24 International Business Machines Corporation Formation of a silicon germanium-on-insulator structure by oxidation of a buried porous silicon layer
JP4639649B2 (ja) * 2004-03-26 2011-02-23 住友電気工業株式会社 Ｉｉｉ−ｖ化合物半導体層を成長する方法、エピタキシャルウエハ、および半導体装置
US20050221591A1 (en) * 2004-04-06 2005-10-06 International Business Machines Corporation Method of forming high-quality relaxed SiGe alloy layers on bulk Si substrates
US6893936B1 (en) * 2004-06-29 2005-05-17 International Business Machines Corporation Method of Forming strained SI/SIGE on insulator with silicon germanium buffer
US7235812B2 (en) 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
US7186626B2 (en) * 2005-07-22 2007-03-06 The Regents Of The University Of California Method for controlling dislocation positions in silicon germanium buffer layers
US7902046B2 (en) 2005-09-19 2011-03-08 The Board Of Trustees Of The Leland Stanford Junior University Thin buffer layers for SiGe growth on mismatched substrates
US7648853B2 (en) 2006-07-11 2010-01-19 Asm America, Inc. Dual channel heterostructure
JP2008198656A (ja) 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
US8415718B2 (en) 2009-10-30 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming epi film in substrate trench
CN101728249B (zh) * 2009-11-20 2011-09-14 清华大学 硅片上外延化合物半导体材料的单晶过渡层制备方法
CN102465336B (zh) 2010-11-05 2014-07-09 上海华虹宏力半导体制造有限公司 一种高锗浓度的锗硅外延方法
US9761666B2 (en) 2011-06-16 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel field effect transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759364B (zh) * 2016-11-29 2022-04-01 日商東京威力科創股份有限公司 基板處理裝置、基板處理方法及記錄媒體

Also Published As

Publication number Publication date
KR102067424B1 (ko) 2020-01-20
CN105185692A (zh) 2015-12-23
TWI648768B (zh) 2019-01-21
CN105185692B (zh) 2019-07-19
KR20150110377A (ko) 2015-10-02
US9343303B2 (en) 2016-05-17
US20150270120A1 (en) 2015-09-24

Similar Documents

Publication Publication Date Title
TWI648768B (zh) 應變釋放方法、形成應變釋放半導體層的方法及半導體元件
JP5063594B2 (ja) 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
CN103972059B (zh) 用于在沟槽中形成半导体区的方法
WO2013121926A1 (ja) 半導体装置及びその製造方法
US7629666B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
JP5065676B2 (ja) 基板上に歪層を製造する方法及び層構造
JP2007123875A (ja) 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造
JPH0671073B2 (ja) 半導体装置及びその製造方法
KR102465268B1 (ko) 다양한 변형 상태를 갖는 핀 구조를 포함하는 반도체 구조를 제조하기 위한 방법, 및 관련 반도체 구조
JP2015503215A (ja) 炭化ケイ素エピタキシャル成長法
US10249737B2 (en) Silicon germanium-on-insulator formation by thermal mixing
KR100602534B1 (ko) ＳｉＧｅ 층의 이완을 억제하기 위해 얇은 ＳＯＩ를사용하는 방법 및 그 기판 물질
TWI596649B (zh) 在應變鬆弛緩衝層上方形成具應變之磊晶半導體材料的方法
WO2004012243A9 (en) Selective placement of dislocation arrays
JP2007214199A (ja) 半導体基板及びその製造方法
JP2017504951A (ja) プレーナ型異種デバイス
JP4474305B2 (ja) 半導体装置の製造方法
KR20070057044A (ko) 전기적 전도성을 위해 결합된 기판을 주입하는 방법 및구조
Baidakova et al. Growth of light-emitting SiGe heterostructures on strained silicon-on-insulator substrates with a thin oxide layer
JP2010278216A (ja) 炭化シリコン膜の製造方法
JP2005191457A (ja) 半導体基体とその作製方法、半導体装置
JP2008130726A (ja) 半導体装置の製造方法