JP2007194349A - 基板の製造方法 - Google Patents
基板の製造方法 Download PDFInfo
- Publication number
- JP2007194349A JP2007194349A JP2006010020A JP2006010020A JP2007194349A JP 2007194349 A JP2007194349 A JP 2007194349A JP 2006010020 A JP2006010020 A JP 2006010020A JP 2006010020 A JP2006010020 A JP 2006010020A JP 2007194349 A JP2007194349 A JP 2007194349A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonding
- manufacturing
- outer peripheral
- peripheral portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】 貼りあわせ基板の周辺部にボイドが発生し、SOI基板からのデバイスの取れ数が少ない
【解決手段】 図8において、SiO2表面(8002)を有する第1のSi基板(8001)とSi表面を有する第2のSi基板(8003)とを前記SiO2表面と前記Si表面とで貼り合せる事により得られるSOI基板の作成方法において、前記第1のSi基板(8001)と前記第2のSi基板(8002)とを貼り合せる前に少なくとも一方の基板の外周部を加熱(図8−3)し貼り合わせを行なうSOI基板の作成方法。
【選択図】 図8
【解決手段】 図8において、SiO2表面(8002)を有する第1のSi基板(8001)とSi表面を有する第2のSi基板(8003)とを前記SiO2表面と前記Si表面とで貼り合せる事により得られるSOI基板の作成方法において、前記第1のSi基板(8001)と前記第2のSi基板(8002)とを貼り合せる前に少なくとも一方の基板の外周部を加熱(図8−3)し貼り合わせを行なうSOI基板の作成方法。
【選択図】 図8
Description
本発明は、基板の製造方法に関する。
結合によりSOI基板を製造する方法がいくつか開示されているが、代表的な方法として次の3つの例が挙げられる。
第1の方法は、酸化膜を介して結合した2枚の基板の片側から研削と研磨を行い、酸化膜の上に所望の厚みで基板を残すものである(非特許文献1を参照)。更に、この技術を基本として、基板部分を制御良く薄層化する技術がいくつか提案されている。
第2の方法は、多孔質シリコンを用いる技術である(特許文献1を参照)。これは多孔質シリコン基板上に成長したエピタキシャルシリコン層を、酸化膜を介してもう一方の支持基板上に結合させ、結合強度を高める熱処理を行った後に、前記多孔質シリコン層内部の応力に沿って外力により劈開分離し、支持基板側に移載された層の表面に残る多孔質シリコン層を選択的にエッチングして、SOI基板を得る方法(ELTRAN(登録商標)法)である。また、前記方法において、結合した基板の多孔質形成側の裏面から研削を行い、多孔質シリコン層を露出した後に多孔質層を選択エッチングしても、同様なSOI基板が得られる。
第3の方法は、水素イオン注入を用いる技術である(特許文献2を参照)。この方法は2枚のシリコン基板のうち、少なくとも一方に酸化膜を形成すると共に、一方のシリコン基板の上面から水素イオン又は希ガスイオンを注入し、該基板内部に微小気泡層(封入層)を形成させた後、イオンを注入した方の面を酸化膜を介して他方のシリコン基板(支持基板)と密着させ、その後の熱処理により微小気泡層を劈開面として一方の基板を薄膜状に剥離し、更なる熱処理(結合熱処理)を加えて結合強度を高め、SOI基板とする方法(Smart Cut(登録商標)法)である。
これらの結合SOI基板の製造方法において共通の課題は、基板同士の結合面を如何に制御するかと言う点にある。結合面の制御については、結合強度を向上させることが重要である。結合強度を向上させる手法としては、シリコン面と酸化シリコン面の結合においてシリコン面側を親水性処理することが提案されている(非特許文献2を参照)。また、結合面を活性化することにより、更に結合強度を高める手法も提案されている(非特許文献3及び特許文献3を参照)。なお、非特許文献3及び特許文献3に記載の方法においても、表面は親水性となる。
一方で結合面に存在する水分(物理吸着水、化学結合水等)が過剰にあると、結合工程において過剰な水分が基板の外周部分にトラップされ、外周部分に微小なボイド(空隙)を発生させてしまうという問題も指摘されている。それを解決する手段として、シリコン面とシリコン酸化膜面の結合においてシリコン面を疎水性にする方法が提案されている(特許文献4を参照)。
特開平5−21338号公報
特開平5−211128号公報
特許第3294934号
特開平9−331049号公報
M−Shinbo, K−Furukawa, K.Fukada and K.tanazawa, J.Appl.Phys., vol60, p2987, 1986
Proc.4th International Symposium on Si on Insulator Technology and Devices, May 6−11, 1990, Moutread
G.G.Goetz, Electrochemical Society, Bonding Symposium 1991, Extended Abstract p65
シリコン面とシリコン酸化膜面の結合においてシリコン面が親水性であると、高い結合強度が得られ、その後の熱処理工程において比較的低い温度の熱処理で十分な結合強度が得られるというメリットが得られる一方、結合面の外周部分に過剰な表面吸着水分に起因するボイドが発生しやすい。
シリコン面を疎水性としたり、親水面のまま十分に加熱するなどして、全表面の水分を削減して結合させた場合、基板の外周部分にボイドが発生しないというメリットがあるものの、高い結合強度が得られない分、この後の熱処理温度を比較的高めに設定する必要が出てくる。
本発明は、上記の問題点を鑑みてなされたものであり、一部を除いた貼合界面に十分に高い結合強度を保ったまま、ボイドを発生させることなく結合基板を形成する技術を提供することを目的とする。
本発明は、第1の基板の結合面と第2の基板の結合面とを結合して結合基板を製造する基板の製造方法に係り、前記第1の基板の結合面及び前記第2の基板の結合面の少なくとも一方の結合面を部分的に加熱処理して、結合面内に吸着水分量の異なる領域を形成する工程と、前記第1の基板の結合面と前記第2の基板の結合面とを結合させる工程と、を含むことを特徴とする。
本発明によれば、特に外周部分にボイドを発生させることなく、なおかつ基板どうしの結合強度の高い結合基板を得ることができる。
結合強度を向上させる手法として、シリコン面と酸化シリコン面との貼り合せにおいて、シリコン面側を親水性に処理することが提案されている。親水性に処理された表面(以下「親水面」という。)は、O又はOH等の親水基で終端される。
親水基で終端された面どうしの結合は、水分による水素結合によって結合するとされている。そのため表面に水分が多いほど結合が強固となるが、親水基で終端された親水面では、そのまま貼り合せると外周部分の結合界面に図1に示すようなボイド(空隙)801が多く発生するという問題がある。
親水面では貼合面に過剰に水分があり、強力な水素結合が生じて、結合反応速度(例えば、特開平10−256107号公報に開示された装置において、基板同士を重ねて1点を押し、連鎖的に結合させたときの結合速度)が速く、雰囲気または水分が結合終端部で閉じ込められて図1に示すようなボイド(空隙)801が発生するものと考えた。
親水面同士結合エネルギー(結合強度)は、結合時の温度に依存性があり、我々の実験によると、25℃と75℃では、それぞれ350、180[erg/cm2]であり2倍もの差があった。これらの結合エネルギーは、結合反応速度にも関係することがわかっており。実際、200cmのシリコン基板において、結合所要時間(片端から結合反応を開始し、反対の端が完全に結合するまでの時間)は、それぞれ25℃結合で8sec、75℃結合で12secと大きな差があることが確認された。
我々は、結合時温度を25℃と75℃で貼り合せた後にアニール処理を行なった。75℃で結合させた基板には図1に示すようなボイド(空隙)の発生は無かった。結合強度を測定したところ、それぞれ3500、2500[erg/cm2]となり、貼合時の結合エネルギーは、アニール後の結合強度にも影響することを確認した。75℃に加熱して貼り合せを行なうことでボイドの発生は抑制することができるが、反面、アニール前後とも結合強度を低下させてしまうことがわかった。
以上の結果を踏まえて、結合前のシリコン基板の外周部分のみを加熱、内面部は室温状態の保持をした状態での結合を試みた。図2(a)は、外周部分のみを加熱したシリコン基板の結合反応の途中での反応状況を透過観察した赤外線カメラ写真を示す図である。図2(a)では、加圧ピン1001でシリコン基板1002上を加圧し、シリコン基板1002の外周方向に水分1003が徐々に押し出されて、基板同士の密着部分1005が拡大する様子が示されている。シリコン基板1002の外周部分1004を加熱状態で貼りあわせた場合では、外周部分1004での結合反応速度が中心部より極端に遅くなっていることが分かる。
これに対し、図2(b)は、全面を親水面としたシリコン基板1102の結合反応の途中での反応状況を透過観察した赤外線カメラ写真を示す図である。図2(b)では、加圧ピン1101でシリコン基板1102上を加圧し、シリコン基板1102の外周方向に水分1103が徐々に押し出されて、基板同士の密着部分1105が拡大する様子が示されている。シリコン基板1102の全面を親水性にした場合では、外周部分1004での結合反応速度が中心部より極端に遅くなることがないことが分かる。
上記方法にて製造した基板のボイドを観察したところ、外周部分のみを加熱としたシリコン基板の場合では、図1に示すような外周ボイド801は確認されなかったのに対し、シリコン基板1102の全面を親水性にした場合では、図1に示すような外周ボイド801が確認された。
これらの実験に基づいて、本願発明の発明者は、親水面同士の結合強度を保持したままで、外周ボイド801が発生しない結合構造として、結合時のシリコン基板の外周部分を加熱することが有効であることを見出した。
シリコン基板の外周部分を加熱する方法はいくつか考えられる。図3は、シリコン基板の外周部分を加熱する第1の方法を模式的に示す図である。表面に酸化膜が形成されたシリコン基板3001又は親水面にする洗浄(以下「親水洗浄」という。)が施されたシリコン基板3001を外周部に温水、中央部に冷水を循環させたステージに結合面を上にして吸着または静置し、基板の温度が安定するまで保持したのち、結合面を下にしたもう一方の基板3002を重ねあわせて1点を押して結合させ、残りの部分は結合エネルギーにより連鎖的に結合させる。ステージおよび温度により基板の温度分布を制御することができる。
本方法は、冷温水で温度を制御しているがヒーターやペルチェ素子などを用いて電気的に制御してもよい。
図4は、シリコン基板の外周部分を加熱する第2の方法を模式的に示す図である。表面に酸化膜が形成されたシリコン基板4001又は親水面にする洗浄(以下「親水洗浄」という。)が施されたシリコン基板4001結合面を上にして保持し回転させながら、裏面より外周部に温水、面内部に冷水を供給することにより、シリコン基板に任意の温度分布を持たせることができる。基板の温度が安定後に結合面を下にしたもう一方の基板4002を重ねあわせて、1点をシリコン基板と結合させて、残りの部分は結合エネルギーにより連鎖的に結合させる。
裏面については、結合とは独立した系となるので、冷温水の供給停止のタイミングは最適な条件となるように自由に設定できる。
図5は、シリコン基板の外周部分を加熱する第3の方法を模式的に示す図である。結合面を上にして保持したシリコン基板5001を回転させながら、裏面または表面より、例えばIRランプ5005などにより基板を加熱する光線5006を照射する。ただし光線は基板外周部のみにあたるように遮蔽版5007などによって調整する。基板の温度が安定後に結合面を下にしたもう一方の基板5002を重ねあわせて、1点をシリコン基板と結合させて、残りの部分は結合エネルギーにより連鎖的に結合させる。
加熱する光線の照射時間、位置により最適な温度分布となるように自由に設定できる。
なお、シリコン基板の外周部分のみを加熱する方法は、上記の方法に限定されない。例えば、上記の方法で周方向の均一性を向上させるために、基板を回転させたり、アニール炉内にて基板中心部のみを冷やすように冷却ガスなどを供給する方法なども考えられる。
上記のような方法を用いて、シリコン基板の外周部分のみを加熱して結合SOI基板を製造する代表的な例を、図6を用いて説明する。また、外周部分に加熱などを行なわない親水面同士の結合によって結合SOI基板を製造する従来の例を、図7を用いて説明する。
図6は、シリコン基板の外周部分を加熱して結合させSOI基板を製造する第1の方法を示す図である。図6に示すように、親水洗浄によって表面が親水性となったシリコン基板6001を準備する。次いで、図3等に示す方法を用いて、シリコン基板6001の外周から約5mmの領域のみを65℃程度に加熱し、それ以外の部分を25℃程度に保持する。シリコン基板6001の表面に約65℃に加熱された外周部領域6011と25℃に保持された領域6012とを形成する。また、熱酸化によって酸化膜が形成されたシリコン基板6002を準備する。このシリコン基板6002は、表面が全面親水領域6021となっている。次いで、2枚のシリコン基板6001及び6002の鏡面同士を接合し、結合基板6003を製造する。この結合の結合反応の途中での反応状況を透過観察した赤外線カメラ写真を図2(a)に示す。65℃程度に加熱した基板の外周部分1004で結合反応速度が低下している様子が確認できる。
図7は、親水面同士の結合によって結合SOI基板を製造する従来の例を示す図である。図7に示すように、親水洗浄によって全表面が親水性7011となったシリコン基板7001を準備する。また、熱酸化によって酸化膜が形成されたシリコン基板7002を準備する。このシリコン基板7002は、表面が全面親水性領域7021となっている。次いで、2枚のシリコン基板7001及び7002の鏡面同士を接合して結合基板7003を製造する。この結合の結合反応の途中での反応状況を透過観察した赤外線カメラ写真を図2(b)に示す。図2(b)では、シリコン基板1102の外周部分1104でも結合反応速度が極端に遅くなることがないことが確認できる。
このように、図2(a)では、外周部分1004の結合反応速度が中央部1005の結合反応速度よりも遅いために、水分1003がシリコン基板の外部に押し出されて、外周部分1004にボイドが発生しないことが分かる。これに対し、図2(b)では、水分1103が十分に押し出されずに、外周部分1104に水分がトラップされることが分かる。
次いで、結合基板6003、7003の各々に対し、800〜1000℃の熱処理を行う。熱処理後に各シリコン基板を赤外線カメラで透過観察すると、外周部分を加熱しないで結合を行ったシリコン基板7003(図7)だけに、外周から約3〜5mmの位置に数百μm程度のボイド(図1の801)が無数に発生した。これに対し、シリコン基板の片面の外周部分を加熱して結合を行ったシリコン基板6003(図6)では、外周部分にボイドは見られなかった。
このように、基板の外周部分に温度の高い領域を形成して結合を行うことによって、ボイドを発生させることなく、結合強度の高い結合基板を得ることができる。なお、本実施形態では、ボイドの発生が顕著である基板の外周部分に温度の高い領域を形成したが、本発明はこれに限定されず、例えば、ボイドが発生する領域に応じて、半円だけ加熱して、その部位のみボイドが発生しないようにするなどとしてもよい。
以下、本発明を実施例に基づき説明するが、本発明はこれらの実施例に限定されない。
図1は、本実施例に係るSOI基板の製造方法の実施例1を示す工程断面図である。
725μmの厚みを持つシリコン基板101を準備し、熱酸化を行い、表面に75nmのSiO2層102を形成した(図8−1)。
次に、SiO2膜102の外周部分のみが加熱されるヒーター8051に静置し、外周部のみ65℃、それ以外の部分はおおよそ25℃となるようにした。(図8−2)
この処理は、外周部8mm程度の位置とそれ以外の温度をそれぞれ温度差が40℃程度あればよく、80℃と40℃、50℃と10℃などとするほか、外周部とそれ以外の温度を結合開始点の対向側を70℃、それ以外を25℃としたりしても同様の効果が得られる。
この処理は、外周部8mm程度の位置とそれ以外の温度をそれぞれ温度差が40℃程度あればよく、80℃と40℃、50℃と10℃などとするほか、外周部とそれ以外の温度を結合開始点の対向側を70℃、それ以外を25℃としたりしても同様の効果が得られる。
そして、シリコン基板8001とシリコン基板8005とを結合させた。外周部分加熱された状態で結合されたことによって、外周部分にボイドが発生すること無く、結合を行うことができた(図8−3)。
次いで、1000℃、130分の熱処理を行ってシリコン基板8001とシリコン基板8005とを完全に接着した(図8−4)。
その後、シリコン基板8001側から表面グラインダーを用いて715μm研削した。次いで、コロイダルシリカを砥粒として鏡面研磨を行い、SiO2層8002の上にシリコン膜8001が2μmの厚みで残るようにした。その結果、外周部分にボイドの無いSOI基板を得ることができた(図8−5)。
図9は、本実施例に係るSOI基板の製造方法の実施例2を示す工程断面図である。
725μmの厚みを持つシリコン基板9001を準備し、熱酸化を行い、表面に75nmのSiO2層9002を形成した(図9−1)。
親水洗浄により全表面が親水性となっている725μmの厚みを持つシリコン基板9003を準備し、シリコン基板9003の外周部分のみが加熱されるヒーター9051に静置し、外周部のみ65℃、それ以外の部分はおおよそ25℃となるようにした。(図9−2)
この処理は、外周部8mm程度の位置とそれ以外の温度をそれぞれ温度差が40℃程度あればよく、80℃と40℃、50℃と10℃などとするほか、外周部とそれ以外の温度を結合開始点の対向側を70℃、それ以外を25℃としたりしても同様の効果が得られる。
この処理は、外周部8mm程度の位置とそれ以外の温度をそれぞれ温度差が40℃程度あればよく、80℃と40℃、50℃と10℃などとするほか、外周部とそれ以外の温度を結合開始点の対向側を70℃、それ以外を25℃としたりしても同様の効果が得られる。
そして、シリコン酸化膜基板9001とシリコン基板9003とを結合させた。シリコン基板9003の外周部分加熱された状態で結合されたことによって、外周部分にボイドが発生すること無く、結合を行うことができた(図9−3)。
次いで、1000℃、130分の熱処理を行ってシリコン酸化膜基板9001とシリコン基板9003とを完全に接着した(図9−4)。
その後、シリコン基板9001側から表面グラインダーを用いて715μm研削した。次いで、コロイダルシリカを砥粒として鏡面研磨を行い、SiO2層9002の上にシリコン膜9001が2μmの厚みで残るようにした。その結果、外周部分にボイドの無いSOI基板を得ることができた(図9−5)。
図10は、本実施例に係るSOI基板の製造方法の実施例3を示す工程断面図である。
親水洗浄により全表面が親水性となっているシリコン基板10001を準備し、シリコン基板10001表面に活性化処理10061を行った(図10−1)。
次に、シリコン基板10001の外周部分のみが加熱されるヒーター(10051)に静置し、外周部のみ65℃、それ以外の部分はおおよそ25℃となるようにした。(図10−2)
この処理は、外周部8mm程度の位置とそれ以外の温度をそれぞれ温度差が40℃程度あればよく、80℃と40℃、50℃と10℃などとするほか、外周部とそれ以外の温度を結合開始点の対向側を70℃、それ以外を25℃としたりしても同様の効果が得られる。
この処理は、外周部8mm程度の位置とそれ以外の温度をそれぞれ温度差が40℃程度あればよく、80℃と40℃、50℃と10℃などとするほか、外周部とそれ以外の温度を結合開始点の対向側を70℃、それ以外を25℃としたりしても同様の効果が得られる。
次に、725μmの厚みを持つシリコン基板10002を準備し、熱酸化を行い、表面に75nmのSiO2層10003を形成した。そして、シリコン基板10001とシリコン基板10002とを結合させた。外周部分加熱された状態で結合されたことによって、外周部分にボイドが発生することが無く、結合を行うことができた(図10−3)。
次いで、1000℃、130分の熱処理を行ってシリコン基板301とシリコン基板311とを完全に接着した(図10−4)。
その後、シリコン基板10002側から表面グラインダーを用いて715μm研削した。次いで、コロイダルシリカを砥粒として鏡面研磨を行い、SiO2層10003の上にシリコン膜10002が2μmの厚みで残るようにした。その結果、外周部分にボイドの無いSOI基板を得ることができた(図10−5)。
図11は、本実施例に係るSOI基板の製造方法の実施例4を示す工程断面図である。
725μmの厚みを持つシリコン基板11001、11002を2枚準備し、熱酸化を行い、表面に75nmのSiO2層11011、11012を形成した(図11−1)。
次に、SiO2膜11012の外周部分面のみが加熱されるヒーター(11051)に静置し、外周部のみ65℃、それ以外の部分はおおよそ25℃となるようにした。(図11−2)
この処理は、外周部8mm程度の位置とそれ以外の温度をそれぞれ温度差が40℃程度あればよく、80℃と40℃、50℃と10℃などとするほか、外周部とそれ以外の温度を結合開始点の対向側を70℃、それ以外を25℃としたりしても同様の効果が得られる。
この処理は、外周部8mm程度の位置とそれ以外の温度をそれぞれ温度差が40℃程度あればよく、80℃と40℃、50℃と10℃などとするほか、外周部とそれ以外の温度を結合開始点の対向側を70℃、それ以外を25℃としたりしても同様の効果が得られる。
次いで、シリコン基板11001、11002の酸化膜側どうしの結合を行った。外周部分加熱された状態で結合されたことによって、外周部分にボイドが発生すること無く、結合を行うことができた(図11−3)。
次いで、1000℃、130分の熱処理を行ってシリコン基板11001とシリコン基板11002とを完全に接着した(図11−4)。
その後、シリコン基板11002側から表面グラインダーを用いて715μm研削した。次いで、コロイダルシリカを砥粒として鏡面研磨を行い、SiO2層11011、11012の上にシリコン膜11002が2μmの厚みで残るようにした。その結果、外周部分にボイドの無いSOI基板を得ることができた(図11−5)。
図12は、本実施例に係るSOI基板の製造方法の実施例6を示す工程断面図である。
シリコン基板12001としては、P型(100)の比抵抗0.01Ωcmシリコン基板601を使用し、シリコン基板12001を洗浄した後、陽極化成を行った。陽極化成は49%フッ化水素酸溶液とアルコール溶液を1:1の割合で混合した。このシリコン基板12001を溶液中で14分間、電流密度10mA/cm2で陽極化成反応を行った。多孔質化されたシリコン層12031の厚みは15μmであった(図12−1)。
次に、酸素雰囲気で400℃、60分間の熱処理を行い多孔質シリコン層12031の表面を安定化させた。その後、多孔質シリコン層12031上にシリコンのエピタキシャル成長を行い、1μmのエピタキシャルシリコン層12041を形成した。このエピタキシャル層12041の結晶の品質を調べるためにseccoエッチング等の結晶欠陥の評価を行ったが、欠陥は観察されなかった。(図12−2)
次に、移設されるエピタキシャルシリコン層12041を熱酸化し、エピタキシャルシリコン層12041上に75nmのSiO2膜604を形成した(図12−3)。
次に、移設されるエピタキシャルシリコン層12041を熱酸化し、エピタキシャルシリコン層12041上に75nmのSiO2膜604を形成した(図12−3)。
次に、親水洗浄により全表面が親水性となっている725μmの厚みを持つシリコン基板12002を準備し、外周部分の裏面のみが加熱されるヒーター(12051)に静置し、外周部のみ65℃、それ以外の部分はおおよそ25℃となるようにした(図12−4)。
この処理は、外周部8mm程度の位置とそれ以外の温度をそれぞれ温度差が40℃程度あればよく、80℃と40℃、50℃と10℃などとするほか、外周部とそれ以外の温度を結合開始点の対向側を70℃、それ以外を25℃としたりしても同様の効果が得られる。
この処理は、シリコン基板側に行ったり(実施例2の結合方法)、表面を活性化処理した後におこなったりしても(実施例3の結合方法)同様の効果が得られ、シリコン基板側にSiO2層を持つ場合にも適用可能(実施例4の結合方法)である。
そして、シリコン基板12002と結合を行った。外周部分加熱された状態で結合されたことによって、外周部分にボイドが発生することが無く、結合を行うことができた((図12−5)
次いで、1000℃、130分の熱処理を行って両基板を完全に接着した。その後、ウオータージェットによる流体楔で多孔質シリコン層の部分で2枚のウエハを分離し、多孔質シリコン層−エピタキシャルシリコン層−熱酸化膜層−シリコン基板となる構造をもつ(図12-6)の基板を得た。
次いで、1000℃、130分の熱処理を行って両基板を完全に接着した。その後、ウオータージェットによる流体楔で多孔質シリコン層の部分で2枚のウエハを分離し、多孔質シリコン層−エピタキシャルシリコン層−熱酸化膜層−シリコン基板となる構造をもつ(図12-6)の基板を得た。
次いで、フッ化水素酸溶液と過酸化水素水溶液の混合液を用い、外部から超音波を与えて、多孔質シリコン層12031をエッチングした。この溶液での多孔質シリコン層12031とエピタキシャルシリコン層12041とのエッチング速度差は約10万倍程度であり、エピタキシャルシリコン層12041にダメージを与えることなく多孔質シリコン層12031をエッチングできた。その結果、均一なエピタキシャルシリコン層12041を持った、外周部分にボイドの無いSOI基板を得ることができた(図12−7)。
図13は、本実施例に係るSOI基板の製造方法の実施例6を示す工程断面図である。
725μmの厚みを持つシリコン基板13001を準備し、熱酸化を行い、表面に500nmのSiO2層13002を形成した(図13−1)。
この基板の表面から、水素イオン13061を注入した。その際に、イオンの加速エネルギーを適当に制御することにより、シリコン基板13001の所定の深さに微小気泡層13062を形成した。このとき、シリコン基板13001の表層部分はシリコン層13003となる(図13−2)。
次に、親水洗浄により全表面が親水性となっている725μmの厚みを持つシリコン基板13003を準備し、外周部分の裏面のみが加熱されるヒーター(13051)に静置し、外周部のみ65℃、それ以外の部分はおおよそ25℃となるようにした(図13−3)。
この処理は、外周部8mm程度の位置とそれ以外の温度をそれぞれ温度差が40℃程度あればよく、80℃と40℃、50℃と10℃などとするほか、外周部とそれ以外の温度を結合開始点の対向側を70℃、それ以外を25℃としたりしても同様の効果が得られる。
この処理は、シリコン基板側に行ったり(実施例2の結合方法)、表面を活性化処理した後におこなったりしても(実施例3の結合方法)同様の効果が得られ、シリコン基板側にSiO2層を持つ場合にも適用可能(実施例4の結合方法)である。
そして、シリコン基板13003と結合を行った。外周部分加熱された状態で結合されたことによって、外周部分にボイドが発生することが無く、結合を行うことができた(図13−4)。
次に、結合した基板に450〜550℃の熱処理を加えることによって、微小気泡層13062から劈開性分離がおこり、支持基板13003側は図13−5のようなSOI構造となった。このようにして、外周部分にボイドの無いSOI基板を得ることができた(図13−5)。
以上のように、本発明によれば、十分な結合強度を持つシリコンの親水性表面を結合する場合に、特に、ウエハの外周部分に発生するボイド(空隙)を抑制し、デバイスの製造可能領域を広げ、デバイスの取り数を向上させることができるようになった。
Claims (13)
- 第1の基板の結合面と第2の基板の結合面とを結合して結合基板を製造する基板の製造方法であって、前記第1の基板の結合面及び前記第2の基板の結合面の少なくとも一方の基板の結合面の外周部のうち少なくとも一部の温度をそれ以外の領域より高く保った状態で結合させる、かつ、上記外周部の一部は、結合開始点からも最も遠い点を含むことを特徴とする基板の製造方法。
- 前記結合面を形成する工程では、
前記第1、第2の基板の少なくとも一方の裏面に温度分布を持たせた固体を貼り付けて基板の温度分布を制御する工程を含むことを特徴とする請求項1に記載の基板の製造方法。 - 前記結合面を形成する工程では、
前記第1、第2の基板の少なくとも一方の裏面に温度を制御された気体を吹き付けて基板の温度分布を制御する工程を含むことを特徴とする請求項1に記載の基板の製造方法。 - 前記結合面を形成する工程では、
前記第1、第2の基板の少なくとも一方の裏面に温度を制御された液体を供給し基板の温度分布を制御する工程を含むことを特徴とする請求項1に記載の基板の製造方法。 - 前記結合面を形成する工程では、
前記第1、第2の基板の少なくとも一方の裏面の一部に加熱光を照射して基板の温度分布を制御する工程を含むことを特徴とする請求項1に記載の基板の製造方法。 - 前記温度分布は、前記第1の基板の結合面及び前記第2の基板の結合面の少なくとも一方の外周部分の温度を200℃以下の範囲で、内面部より5℃以上50℃以下の温度差とすることを特徴とする請求項1乃至請求項5のいずれか1項に記載の基板の製造方法。
- 前記結合させる工程の後に、前記結合された基板の前記第1の基板側の面を研磨する工程を含むことを特徴とする請求項1乃至請求項6のいずれか1項に記載の基板の製造方法。
- 前記第1の基板は、分離層を有することを特徴とする請求項1乃至請求項6のいずれか1項に記載の基板の製造方法。
- 半導体基板の表面を多孔質化して前記分離層を形成する工程と、
前記分離層の表面に半導体層を形成する工程と、
前記半導体層の表面に絶縁体層を形成する工程と、
を含むことを特徴とする請求項8に記載の基板の製造方法。 - 前記結合させる工程の後に、前記結合された基板を熱処理する工程を含むことを特徴とする請求項1乃至請求項9のいずれか1項に記載の基板の製造方法。
- 前記分離層は、前記第1の基板中にイオンを注入して形成されるイオン注入層であることを特徴とする請求項8に記載の基板の製造方法。
- 前記結合された基板を前記分離層の部分で分離する工程を含むことを特徴とする請求項8乃至請求項11のいずれか1項に記載の基板の製造方法。
- 少なくとも一方の基板の結合面の外周部のうち少なくとも一部の温度をそれ以外の領域より高く保った状態で結合させるという温度調整手段を有する請求項2乃至請求項5のいずれか1項に記載の基板はりあわせ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006010020A JP2007194349A (ja) | 2006-01-18 | 2006-01-18 | 基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006010020A JP2007194349A (ja) | 2006-01-18 | 2006-01-18 | 基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007194349A true JP2007194349A (ja) | 2007-08-02 |
Family
ID=38449812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006010020A Withdrawn JP2007194349A (ja) | 2006-01-18 | 2006-01-18 | 基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007194349A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253184A (ja) * | 2008-04-10 | 2009-10-29 | Shin Etsu Chem Co Ltd | 貼り合わせ基板の製造方法 |
JP2011155059A (ja) * | 2010-01-26 | 2011-08-11 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2012186292A (ja) * | 2011-03-04 | 2012-09-27 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
US8536629B2 (en) | 2009-02-24 | 2013-09-17 | Nec Corporation | Semiconductor device and method for manufacturing the same |
JP2018101663A (ja) * | 2016-12-19 | 2018-06-28 | 信越半導体株式会社 | Soiウェーハの製造方法 |
-
2006
- 2006-01-18 JP JP2006010020A patent/JP2007194349A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253184A (ja) * | 2008-04-10 | 2009-10-29 | Shin Etsu Chem Co Ltd | 貼り合わせ基板の製造方法 |
US8536629B2 (en) | 2009-02-24 | 2013-09-17 | Nec Corporation | Semiconductor device and method for manufacturing the same |
JP2011155059A (ja) * | 2010-01-26 | 2011-08-11 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2012186292A (ja) * | 2011-03-04 | 2012-09-27 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
JP2018101663A (ja) * | 2016-12-19 | 2018-06-28 | 信越半導体株式会社 | Soiウェーハの製造方法 |
WO2018116746A1 (ja) * | 2016-12-19 | 2018-06-28 | 信越半導体株式会社 | Soiウェーハの製造方法 |
US10763157B2 (en) | 2016-12-19 | 2020-09-01 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing SOI wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6487454B2 (ja) | 層状半導体構造体の製造方法 | |
KR101041015B1 (ko) | 분자 접착에 의한 결합 방법 및 장치 | |
US8993461B2 (en) | Method for curing defects in a semiconductor layer | |
TW200816398A (en) | A method of direct bonding two substrates used in electronics, optics, or optoelectronics | |
WO2000024059A1 (fr) | Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede | |
JP2010263073A (ja) | 貼り合わせウェーハの製造方法 | |
TW201036066A (en) | Method for manufacturing silicon thin-film transfer insulating wafer | |
WO2007012290A1 (fr) | Procede de production de silicium sur isolant | |
US9312166B2 (en) | Method for manufacturing composite wafers | |
JP2006005127A (ja) | 貼り合わせウェーハの製造方法 | |
JP2005347302A (ja) | 基板の製造方法 | |
JP2007194349A (ja) | 基板の製造方法 | |
TWI685019B (zh) | 絕緣體上矽晶圓的製造方法 | |
TW201140662A (en) | Method for the preparation of a multi-layered crystalline structure | |
JP2007073768A (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP2003347176A (ja) | 貼り合わせウェーハの製造方法 | |
WO2010137682A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP2018085536A (ja) | 多層半導体デバイス作製時の低温層転写方法 | |
US7799651B2 (en) | Method of treating interface defects in a substrate | |
JP2006140187A (ja) | 半導体ウェーハの製造方法 | |
JP5339785B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2008159692A (ja) | 半導体基板の製造方法 | |
JP2009224721A (ja) | Soi基板の製造方法 | |
JP2008205061A (ja) | 半導体基板の製造方法 | |
JP2004096044A (ja) | 基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090407 |