JP2022049603A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2022049603A
JP2022049603A JP2020155887A JP2020155887A JP2022049603A JP 2022049603 A JP2022049603 A JP 2022049603A JP 2020155887 A JP2020155887 A JP 2020155887A JP 2020155887 A JP2020155887 A JP 2020155887A JP 2022049603 A JP2022049603 A JP 2022049603A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
manufacturing
substrate
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020155887A
Other languages
English (en)
Inventor
慎一 中尾
Shinichi Nakao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020155887A priority Critical patent/JP2022049603A/ja
Priority to US17/202,055 priority patent/US11450547B2/en
Publication of JP2022049603A publication Critical patent/JP2022049603A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Abstract

【課題】支持基板を再利用できる半導体装置の製造方法を提供する。【解決手段】実施形態の半導体装置は、第１の基板の上に、酸化シリコン粒子を含む液体を塗布して第１の層を形成し、第１の熱処理を行い、第１の層の上面及び側面に第１の絶縁体を含む第２の層を形成し、第２の層の上に電子回路を含む第３の層を形成し、第３の層に、半導体回路を含む第２の基板を貼り合わせ、第１の層の一部と一体化した第１の基板と、第１の層の他の一部と一体化した第２の基板に分離する。【選択図】図３

Description

本発明の実施形態は、半導体装置の製造方法に関する。
貼合技術は、電子回路が形成された支持基板と、別の電子回路が形成された半導体基板を貼り合わせることにより、高機能又は高集積の半導体デバイスを実現する。例えば、メモリセルアレイが形成された支持基板と、メモリセルアレイを制御する制御回路が形成された半導体基板を貼り合わせる。そして、支持基板の不要部分を除去する。支持基板の不要部分は、例えば、支持基板を裏面から研削することによって除去される。その後、ダイシングにより複数のチップに分割することで、高機能又は高集積の半導体メモリが実現できる。
支持基板の不要部分がダイシングの前に除去されるため、新たな半導体デバイスを製造するためには、新たな支持基板が必要となる。半導体デバイスの製造コストを低減するために、支持基板を再利用できる貼合技術を用いた半導体デバイスの製造方法が望まれる。
特開２０１９－６１９７５号公報
本発明が解決しようとする課題は、支持基板を再利用できる半導体装置の製造方法を提供することにある。
実施形態の半導体装置の製造方法は、第１の基板の上に、酸化シリコン粒子を含む液体を塗布して第１の層を形成し、前記第１の層を形成した後に、第１の熱処理を行い、前記第１の熱処理を行った後に、前記第１の層の上面及び側面に第１の絶縁体を含む第２の層を形成し、前記第２の層の上に電子回路を含む第３の層を形成し、前記第３の層に、半導体回路を含む第２の基板を貼り合わせ、前記第１の層の一部と一体化した前記第１の基板と、前記第１の層の他の一部と一体化した前記第２の基板に分離する。
第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第２の実施形態の半導体装置の製造方法の説明図。 第３の実施形態の半導体装置の製造方法の説明図。 第３の実施形態の半導体装置の製造方法の説明図。 第３の実施形態の半導体装置の製造方法の説明図。 第６の実施形態の半導体装置の製造方法の説明図。 第６の実施形態の半導体装置の製造方法の説明図。 第６の実施形態の半導体装置の製造方法の説明図。 第７の実施形態の半導体装置の製造方法の説明図。 第７の実施形態の半導体装置の製造方法の説明図。 第７の実施形態の半導体装置の製造方法の説明図。 第７の実施形態の半導体装置の製造方法の説明図。 第８の実施形態の半導体装置の製造方法の説明図。 第８の実施形態の半導体装置の製造方法の説明図。 第９の実施形態の半導体装置の製造方法の説明図。 第９の実施形態の半導体装置の製造方法の説明図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、本明細書中、便宜上「上」、又は、「下」という用語を用いる場合がある。「上」、又は、「下」とは、例えば、図面内での相対的位置関係を示す用語である。「上」、又は、「下」という用語は、必ずしも、重力に対する位置関係を規定する用語ではない。
本明細書中の半導体装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）により行うことが可能である。また、半導体装置を構成する部材の厚さ、部材間の距離等の測定には、例えば、走査型電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＳＥＭ）を用いることが可能である。
（第１の実施形態）
第１の実施形態の半導体装置の製造方法は、第１の基板の上に、酸化シリコン粒子を含む液体を塗布して第１の層を形成し、第１の層を形成した後に、第１の熱処理を行い、第１の熱処理を行った後に、第１の層の上面及び側面に第１の絶縁体を含む第２の層を形成し、第２の層の上に電子回路を含む第３の層を形成し、第３の層に、半導体回路を含む第２の基板を貼り合わせ、第１の層の一部と一体化した第１の基板と、第１の層の他の一部と一体化した第２の基板に分離する。
第１の実施形態の半導体装置の製造方法は、貼合技術を用いて、半導体デバイスを製造する方法である。半導体デバイスは、例えば、半導体メモリである。半導体メモリは、例えば、メモリセルを３次元的に配置した３次元ＮＡＮＤフラッシュメモリである。
図１、図２、図３、図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、及び図１３は、第１の実施形態の半導体装置の製造方法の説明図である。
図１（ａ）は、支持基板の模式断面図である。図１（ｂ）は半導体基板の模式断面図である。図１（ｃ）は、半導体基板の一部の拡大模式断面図である。図１（ｃ）は、図１（ｂ）の破線で囲まれた領域Ｒ１の拡大図である。
最初に、支持基板１０及び半導体基板２０を準備する。支持基板１０は、第１の基板の一例である。半導体基板２０は、第２の基板の一例である。
支持基板１０は、例えば、単結晶シリコンである。支持基板１０は、例えば、シリコン基板である。
図１（ｂ）に示すように、半導体基板２０は、例えば、半導体層２０ａと配線層２０ｂを含む。半導体層２０ａは、例えば、単結晶シリコンである。半導体基板２０は、例えば、シリコン基板を含む。
半導体基板２０は、制御回路２０ｘを含む。制御回路２０ｘは、半導体回路の一例である。
制御回路２０ｘは、半導体層２０ａ及び配線層２０ｂで形成される。制御回路２０ｘは、例えば、トランジスタ及びトランジスタ間を接続する多層配線で形成される。制御回路２０ｘは、例えば、ｎ型トランジスタとｐ型トランジスタを含むＣＭＯＳ回路である。
次に、図２に示すように、支持基板１０の上に、酸化シリコン粒子を含む粒子分散液（ｐａｒｔｉｃｌｅ ｄｉｓｐｅｒｓｉｏｎ）を塗布して、粒子層１２を形成する。粒子層１２は、第１の層の一例である。酸化シリコン粒子を含む粒子分散液は、液体の一例である。
図３、及び図４は、粒子層１２の形成を説明する図である。図３、及び図４は、図２の破線で囲まれた領域Ｒ２の拡大図である。
図３に示すように、酸化シリコン粒子１２ａが分散媒１２ｘ（ｄｉｓｐｅｒｓｉｏｎ ｍｅｄｉｕｍ）の中に分散された粒子分散液を支持基板１０の上に塗布する。酸化シリコン粒子１２ａは、分散媒１２ｘの中に分散された分散質（ｄｉｓｐｅｒｓｏｉｄ）である。
酸化シリコン粒子１２ａを含む粒子分散液は、コロイド溶液である。酸化シリコン粒子１２ａを含む粒子分散液は、例えば、コロイダルシリカである。分散媒１２ｘは、例えば、水又は有機溶剤である。
酸化シリコン粒子１２ａが分散された粒子分散液は、例えば、スピンコート法により支持基板１０の上に塗布される。
粒子分散液の塗布後に、粒子分散液の周辺部をウェットエッチングにより除去する。粒子分散液の塗布後に、いわゆるエッジカットを行う。エッジカットを行うことにより、粒子層１２の外周部に支持基板１０の表面が露出することになる。
酸化シリコン粒子１２ａは、例えば、球状である。酸化シリコン粒子１２ａの粒径の中央値は、例えば、１０ｎｍ以上５００ｎｍ以下である。
酸化シリコン粒子１２ａの粒径は、例えば、円相当径である。円相当径は、例えば、走査電子顕微鏡画像（ＳＥＭ画像）で観察される図形の面積に相当する真円の直径である。酸化シリコン粒子１２ａの粒径は、例えば、ＳＥＭ画像の画像解析により求めることが可能である。
次に、ベーク処理を行う。ベーク処理は、例えば、１００℃以上３００℃以下の温度で、大気雰囲気中で行う加熱処理である。ベーク処理により分散媒１２ｘの少なくとも一部が除去される。
次に、第１の熱処理を行う。第１の熱処理により、粒子層１２が固化する。図４に示すように、ベーク処理及び第１の熱処理により分散媒１２ｘが除去され、粒子層１２が固化する。
第１の熱処理により、酸化シリコン粒子１２ａが結合する。酸化シリコン粒子１２ａと酸化シリコン粒子１２ａの間には、空隙１２ｙが形成される。粒子層１２は、多孔質な層となる。なお、空隙１２ｙの一部がベーク処理により形成される場合もある。
第１の熱処理の温度は、例えば、８００℃以上１２００℃以下である。第１の熱処理は、例えば、非酸化雰囲気である。第１の熱処理は、例えば、窒素雰囲気である。
第１の熱処理後の、粒子層１２の厚さは、例えば、０．５μｍ以上１０μｍ以下である。
次に、図５に示すように、粒子層１２の上面及び側面に保護層１４を形成する。保護層１４は、第２の層の一例である。保護層１４は、粒子層１２の上面の平坦化のために形成される。また、保護層１４は、後にメモリ層１６を形成する際に、粒子層１２が側面からエッチングされることを防止するために形成される。また、保護層１４は、後にメモリ層１６を形成する際に、粒子層１２の側面から粒子層１２の中に成膜時の材料が入り込むことを防止するために形成される。
保護層１４は、第１の絶縁体を含む。第１の絶縁体は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、又は、ポリシリコン層である。
保護層１４は、例えば、プラズマ化学気相成長法（Ｐ－ＣＶＤ法）を用いて形成される。
図６は、保護層１４の形成を説明する図である。図６は、図５の破線で囲まれた領域Ｒ３の拡大図である。
図６に示すように、保護層１４の形成後も、例えば、粒子層１２の内部の空隙１２ｙの一部は残存する。
次に、例えば、保護層１４の表面を、化学機械研磨法（ＣＭＰ法）を用いて平坦化する。
次に、図７（ａ）に示すように、保護層１４の上にメモリ層１６を形成する。メモリ層１６は、公知のプロセス技術を用いて形成される。
図７（ｂ）は、図７（ａ）の破線で囲まれた領域Ｒ４の拡大図である。図７（ｂ）に示すように、メモリ層１６は、複数のメモリセルを有するメモリセルアレイ１６ｘを含む。複数のメモリセルは、例えば、メモリセルアレイ１６ｘの中で３次元的に配置される。
メモリセルアレイ１６ｘは、電子回路の一例である。メモリセルアレイ１６ｘの動作は、例えば、半導体基板２０の制御回路２０ｘにより制御される。
次に、図８に示すように、半導体基板２０の配線層２０ｂと、メモリ層１６を対向させる。
次に、図９に示すように、半導体基板２０と、メモリ層１６を貼り合わせる。半導体基板２０の配線層２０ｂと、メモリ層１６を接触させて貼り合わせる。
例えば、支持基板１０と半導体基板２０との間に、機械的圧力を加える。例えば、機械的圧力を加えた状態で熱処理を加えることにより、配線層２０ｂとメモリ層１６とが接合する。熱処理の温度は、例えば、３００℃以上５００℃以下である。
図１０は、図９の破線で囲まれた領域Ｒ５の拡大図である。配線層２０ｂとメモリ層１６とが接合されることにより、制御回路２０ｘとメモリセルアレイ１６ｘが電気的に接続される。制御回路２０ｘは、例えば、メモリセルアレイ１６ｘの動作を制御する機能を備える。
次に、図１１に示すように、粒子層１２の側面に形成された保護層１４を除去する。粒子層１２の側面に形成された保護層１４を除去することにより、粒子層１２の側面が露出する。保護層１４の除去は、例えば、ウェットエッチングにより行われる。
なお、粒子層１２の側面に形成された保護層１４の除去は、半導体基板２０とメモリ層１６を貼り合わせる前に行われても構わない。
次に、図１２に示すように、粒子層１２を境界として支持基板１０と半導体基板２０を分離する。粒子層１２を間に挟んで一体化している支持基板１０と半導体基板２０を、粒子層１２の一部と一体化した支持基板１０と、粒子層１２の他の一部と一体化した半導体基板２０に分離する。例えば、粒子層１２が分断されることで、支持基板１０と半導体基板２０が分離する。
支持基板１０と半導体基板２０の分離は、例えば、粒子層１２をウェットエッチング法により、エッチングすることで行われる。例えば、フッ酸を含む溶液を用いたウェットエッチングにより、粒子層１２をエッチングする。
粒子層１２には空隙１２ｙが存在するため、ウェットエッチングが、例えば、ＣＶＤ法等で形成された稠密な膜よりも進行しやすい。粒子層１２のエッチングは、例えば、保護層１４が除去された粒子層１２の側面から進行する。
粒子層１２を境界とした支持基板１０と半導体基板２０の分離に、例えば、公知のレーザアブレーション法を用いることも可能である。例えば、粒子層１２に支持基板１０を通してレーザ光を照射する。レーザ光を照射することで粒子層１２を破壊し、支持基板１０と半導体基板２０を分離する。
レーザアブレーション法を用いる場合、粒子層１２の側面に形成された保護層１４をレーザ光により破壊することが可能である。したがって、粒子層１２の側面に形成された保護層１４をあらかじめ除去することが不要になる可能性がある。
粒子層１２を境界とした支持基板１０と半導体基板２０の分離に、公知のウォータージェット法を用いることも可能である。例えば、粒子層１２の側面にウォータージェットを噴射することで、粒子層１２を破壊し、支持基板１０と半導体基板２０を分離する。
分離された支持基板１０は、図１３（ａ）に示すように、残存していた粒子層１２を除去することで、再利用される。残存していた粒子層１２は、例えば、ウェットエッチング法を用いて除去される。
分離された半導体基板２０に、残存していた粒子層１２及び保護層１４は、図１３（ｂ）に示すように除去される。残存していた粒子層１２及び保護層１４は、例えば、ＣＭＰ法を用いて除去される。
その後、半導体基板２０及びメモリ層１６は、例えば、ブレードダイシング法を用いて複数の半導体メモリチップに分割される。
次に、第１の実施形態の半導体装置の製造方法の作用及び効果について説明する。
貼合技術は、電子回路が形成された支持基板と、別の電子回路が形成された半導体基板を貼り合わせることにより、高機能又は高集積の半導体デバイスを実現する。例えば、メモリセルアレイが形成された支持基板と、メモリセルアレイを制御する制御回路が形成された半導体基板を貼り合わせる。そして、支持基板の不要部分を除去する。支持基板の不要部分は、例えば、支持基板を裏面から研削することによって除去される。その後、ダイシングにより複数のチップに分割することで、高機能又は高集積の半導体メモリが実現できる。
支持基板の不要部分がダイシングの前に除去されるため、新たな半導体デバイスを製造するためには、新たな支持基板が必要となる。このため、半導体デバイスの製造コストが上昇する。
第１の実施形態の半導体装置の製造方法は、粒子層１２を境界として支持基板１０と半導体基板２０を分離する。分離された支持基板１０は、例えば、支持基板１０の上に残存していた粒子層１２を除去することにより、再度、支持基板１０として利用することが可能である。したがって、半導体デバイスの製造コストを低減させることが可能となる。
例えば、支持基板を再利用するために、支持基板に陽極酸化を用いて多孔質なシリコン領域を形成し、形成したシリコン領域を境界として、支持基板と半導体基板を分離する方法が考えられる。この方法の場合、多孔質なシリコン領域を形成するために、例えば、陽極酸化装置等、新規な製造装置の製造ラインへの導入が必要となる。また、この方法の場合、陽極酸化を用いて多孔質なシリコン領域を厚く形成するには、長い時間が必要となる。したがって、製造コストの増大が懸念される。
第１の実施形態の半導体装置の製造方法は、酸化シリコン粒子１２ａが分散された粒子分散液を塗布することで、粒子層１２を形成する。粒子層１２が塗布法により形成できるので、例えば、既存の塗布装置を流用することが可能である。したがって、新規な製造装置の製造ラインへの導入が不要となる可能性がある。また、粒子層１２を塗布により形成するため、比較的短い時間で層を厚くすることができる。
また、例えば、支持基板を再利用するために、支持基板に気相成長法を用いた堆積層を形成し、形成した堆積層を境界として、支持基板と半導体基板を分離する方法が考えられる。この方法の場合、堆積層の応力により、支持基板や半導体基板が変形し、電子回路の形成に問題が生じるおそれがある。この方法の場合、堆積層の密度が高いため、堆積層の除去又は破壊に長い時間を要するおそれがある。
第１の実施形態の半導体装置の製造方法において、粒子層１２は酸化シリコン粒子１２ａの間に空隙１２ｙが形成された多孔質な層である。したがって、密度の高い堆積層と比較して応力は小さくなる。よって、密度の高い堆積層と比較して、支持基板や半導体基板の変形は生じにくい。また、粒子層１２は多孔質な層であるため、密度の高い堆積層と比較して除去又は破壊に要する時間は短くなる。
また、例えば、支持基板を再利用するために、支持基板に樹脂層を形成し、形成した樹脂層を境界として、支持基板と半導体基板を分離する方法が考えられる。この方法の場合、樹脂層の上に、例えば、８００℃以上の熱処理を要する電子回路を形成することは困難である。
第１の実施形態の半導体装置の製造方法において、粒子層１２は酸化シリコン粒子１２ａで形成される。したがって、粒子層１２は樹脂層よりも耐熱性が高い。よって、例えば、８００℃以上の熱処理を要する電子回路を粒子層１２の上に形成することが可能である。
第１の実施形態の半導体装置の製造方法では、例えば、酸化シリコン粒子１２ａの粒径、粒子層１２の厚さ、粒子層１２に加える熱処理の温度、熱処理の雰囲気、熱処理の時間等を調整することが容易である。例えば、酸化シリコン粒子１２ａの粒径、粒子層１２の厚さ、粒子層１２に加える熱処理の温度、熱処理の雰囲気、熱処理の時間等を調整することで、粒子層１２の特性の調整ができる。したがって、酸化シリコン粒子１２ａの粒径、粒子層１２の厚さ、粒子層１２に加える熱処理の温度、熱処理の雰囲気、熱処理の時間等を調整することで、粒子層１２の特性の調整が容易にできる。
具体的には、粒子層１２を用いた支持基板１０と半導体基板２０の貼り合わせ強度の調整、粒子層１２のエッチング特性、又は、粒子層１２の破壊特性の調整が容易となる。よって、貼合技術を用いた半導体デバイスの製造方法の最適化が容易である。
第１の熱処理後の、粒子層１２の厚さは、０．５μｍ以上１０μｍ以下であることが好ましく、１μｍ以上５μｍ以下であることがより好ましい。上記下限値を上回ることにより、支持基板１０と半導体基板２０の分離が容易になる。また、上記下限値を上回ることにより、粒子層１２の応力が小さくなる。また、上記上限値を下回ることにより、支持基板１０と半導体基板２０の貼り合わせ強度が高くなる。
酸化シリコン粒子１２ａの粒径の中央値は、１０ｎｍ以上５００ｎｍ以下であることが好ましく、５０ｎｍ以上２００ｎｍ以下であることがより好ましい。上記下限値を上回ることにより、粒子層１２の中の酸化シリコン粒子１２ａの密度が低くなる。したがって、酸化シリコン粒子１２ａ同士の接触部の密度が低くなり、支持基板１０と半導体基板２０の分離が容易になる。また、上記上限値を下回ることにより、粒子層１２の中の酸化シリコン粒子１２ａの密度が高くなる。したがって、酸化シリコン粒子１２ａ同士の接触部の密度が高くなり、支持基板１０と半導体基板２０の貼り合わせ強度が高くなる。
第１の熱処理の温度は、例えば、８００℃以上であることが好ましく、９００℃以上であることがより好ましく、１０００℃以上であることが更に好ましい。上記下限値を上回ることにより、メモリ層１６の中にメモリセルアレイ１６ｘを形成する際の熱処理で、粒子層１２の特性が変動することを抑制できる。また、支持基板１０と半導体基板２０の貼り合わせ強度が高くなる。
保護層１４の形成には、Ｐ－ＣＶＤ法を用いることが好ましい。Ｐ－ＣＶＤ法は、例えば、減圧化学気相成長法（ＬＰＣＶＤ法）に比べ、粒子層１２の内部への原料ガスの侵入が抑制される。したがって、粒子層１２の内部の空隙１２ｙが保護層１４によって埋まることが防止できる。
保護層１４の上にメモリ層１６を形成する前に、保護層１４の表面を平坦化することが好ましい。メモリセルアレイ１６ｘの形成が容易になる。
以上、第１の実施形態の半導体装置の製造方法によれば、貼合技術を用いた半導体装置の製造において、支持基板を再利用することが可能となる。
（第２の実施形態）
第２の実施形態の半導体装置の製造方法は、第１の基板が、表面に設けられた酸化シリコン膜を含む点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態の半導体装置の製造方法と重複する内容については、一部記述を省略する。
図１４は、第２の実施形態の半導体装置の製造方法の説明図である。図１４は、支持基板の模式断面図である。
支持基板１０は、半導体層１０ａと酸化シリコン膜１０ｂを含む。
半導体層１０ａは、例えば、シリコン層である。シリコン層は、例えば、単結晶シリコンである。
酸化シリコン膜１０ｂは、支持基板１０の表面に設けられる。酸化シリコン膜１０ｂは、半導体層１０ａの上に設けられる。酸化シリコン膜１０ｂは、例えば、熱酸化によって形成される。酸化シリコン膜１０ｂの厚さは、例えば、１０ｎｍ以上１００ｎｍ以下である。
支持基板１０は、例えば、表面に酸化シリコン膜１０ｂが形成されたシリコンウェハである。
支持基板１０が酸化シリコン膜１０ｂを備えることで、支持基板１０と粒子層１２の密着性が向上する。したがって、支持基板１０と半導体基板２０の貼り合わせ強度が高くなる。
以上、第２の実施形態の半導体装置の製造方法によれば、第１の実施形態と同様、貼合技術を用いた半導体装置の製造において、支持基板を再利用することが可能となる。
（第３の実施形態）
第３の実施形態の半導体装置の製造方法は、第２の層を形成する前に、第１の層の中に、酸化シリコン粒子の少なくとも一部と第１の基板とに接し、第２の絶縁体を含む領域を形成する点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態の半導体装置の製造方法と重複する内容については、一部記述を省略する。
図１５、図１６、及び図１７は、第３の実施形態の半導体装置の製造方法の説明図である。図１５、図１６、及び図１７は、粒子層及び保護層の形成を説明する図である。
第１の実施形態の半導体装置の製造方法と同様、支持基板１０の上に、酸化シリコン粒子１２ａを含む粒子分散液を塗布して、粒子層１２を形成する。具体的には、酸化シリコン粒子１２ａが分散された粒子分散液を支持基板１０の上に塗布する。次に、ベーク処理を行う。図１５に示すように、ベーク処理により分散媒１２ｘの少なくとも一部が除去される。ベーク処理により、空隙１２ｙが形成される。
次に、粒子層１２の中に、接着領域１２ｃを形成する。接着領域１２ｃは、領域の一例である。
接着領域１２ｃは、粒子層１２の下部に形成される。接着領域１２ｃは、少なくとも一部の酸化シリコン粒子１２ａに接する。また、接着領域１２ｃは、支持基板１０に接する。
接着領域１２ｃは、第２の絶縁体を含む。第２の絶縁体は、例えば、酸化シリコン、窒化シリコン、又は酸窒化シリコンである。
接着領域１２ｃは、例えば、Ｓｐｉｎ Ｏｎ Ｄｉｅｌｅｃｔｒｉｃ法（ＳＯＤ法）により形成される。第２の絶縁体が、酸化シリコンの場合、例えば、粒子層１２のベーク処理の後に、シロキサンを粒子層１２の上に塗布する。塗布されたシロキサンが、例えば、重力により粒子層１２の下部に溜まり、接着領域１２ｃが形成される。接着領域１２ｃの形成の後、例えば、ベーク処理が行われる。
なお、接着領域１２ｃは、例えば、粒子層１２を形成する際に、酸化シリコン粒子１２ａ及びシロキサンを含む粒子分散液を塗布することにより形成することも可能である。
次に、第１の熱処理を行う。第１の熱処理により、粒子層１２が固化する。図１６に示すように、ベーク処理及び第１の熱処理により分散媒１２ｘが除去され、粒子層１２が固化する。粒子層１２の中の接着領域１２ｃも固化する。
次に、図１７に示すように、粒子層１２の上面及び図示しない側面に保護層１４を形成する。接着領域１２ｃと保護層１４の間には、空隙１２ｙが残存する。
粒子層１２の下部に、接着領域１２ｃを形成することにより、支持基板１０と粒子層１２の密着性が向上する。したがって、支持基板１０と半導体基板２０の貼り合わせ強度が高くなる。
以上、第３の実施形態の半導体装置の製造方法によれば、第１の実施形態と同様、貼合技術を用いた半導体装置の製造において、支持基板を再利用することが可能となる。
（第４の実施形態）
第４の実施形態の半導体装置の製造方法は、第１の熱処理の雰囲気は、酸化雰囲気である点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態の半導体装置の製造方法と重複する内容については、一部記述を省略する。
第４の実施形態の半導体装置の製造方法は、第１の熱処理を酸化雰囲気で行う。第１の熱処理は、例えば、酸素ガス又は水蒸気を含む雰囲気中で行われる。
第１の熱処理を酸化雰囲気で行うことにより、酸化シリコン粒子１２ａ同士の結合が強固になる。したがって、支持基板１０と半導体基板２０の貼り合わせ強度が高くなる。
以上、第４の実施形態の半導体装置の製造方法によれば、第１の実施形態と同様、貼合技術を用いた半導体装置の製造において、支持基板を再利用することが可能となる。
（第５の実施形態）
第５の実施形態の半導体装置の製造方法は、第１の熱処理の後、第２の層の形成前に、有機ケイ素化合物を含む雰囲気中での処理を行う点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態の半導体装置の製造方法と重複する内容については、一部記述を省略する。
第５の実施形態の半導体装置の製造方法は、第１の熱処理の後、保護層１４の形成前に、粒子層１２に対して、有機ケイ素化合物を含む雰囲気中での処理を行う。例えば、有機ケイ素化合物は、例えば、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）である。
有機ケイ素化合物を含む雰囲気中での処理の後に、第２の熱処理を行う。第２の熱処理により、例えば、粒子層１２の中からＴＭＣＴＳに由来する炭素を除去する。
第２の熱処理の温度は、例えば、８００℃以上１２００℃以下である。第２の熱処理は、例えば、非酸化雰囲気である。第２の熱処理は、例えば、窒素雰囲気である。
有機ケイ素化合物を含む雰囲気中での処理を行うことにより、酸化シリコン粒子１２ａの間の結合が強固になる。したがって、支持基板１０と半導体基板２０の貼り合わせ強度が高くなる。
以上、第５の実施形態の半導体装置の製造方法によれば、第１の実施形態と同様、貼合技術を用いた半導体装置の製造において、支持基板を再利用することが可能となる。
（第６の実施形態）
第６の実施形態の半導体装置の製造方法は、酸化シリコン粒子の粒径分布は、バイモーダル分布を含む点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態の半導体装置の製造方法と重複する内容については、一部記述を省略する。
図１８、図１９、及び図２０は、第６の実施形態の半導体装置の製造方法の説明図である。図１８、図１９、及び図２０は、粒子層及び保護層の形成を説明する図である。
図１８に示すように、酸化シリコン粒子１２ａ及び酸化シリコン粒子１２ｂが、分散媒１２ｘの中に分散された粒子分散液を支持基板１０の上に塗布する。
酸化シリコン粒子１２ｂの粒径は、酸化シリコン粒子１２ａの粒径よりも大きい。粒子層１２に含まれる酸化シリコン粒子の粒径分布は、バイモーダル分布を含む。酸化シリコン粒子の粒径分布は、マルチモーダル分布であっても構わない。
酸化シリコン粒子１２ａの粒径は、例えば、１０ｎｍ以上５０ｎｍ未満である。酸化シリコン粒子１２ｂの粒径は、例えば、５０ｎｍ以上５００ｎｍ以下である。
次に、ベーク処理を行う。ベーク処理により分散媒１２ｘの少なくとも一部が除去される。
次に、第１の熱処理を行う。第１の熱処理により、粒子層１２が固化する。図１９に示すように、ベーク処理及び第１の熱処理により分散媒１２ｘが除去され、粒子層１２が固化する。
第１の熱処理により、酸化シリコン粒子が結合する。酸化シリコン粒子の間には、空隙１２ｙが形成される。粒子層１２は、多孔質な層となる。なお、空隙１２ｙの一部がベーク処理により形成される場合もある。
次に、図２０に示すように、粒子層１２の上面及び図示しない側面に保護層１４を形成する。図２０に示すように、保護層１４の形成後も、例えば、粒子層１２の内部の空隙１２ｙの一部は残存する。
粒子層１２に含まれる酸化シリコン粒子の粒径分布が、バイモーダル分布を含むことにより、粒子層１２の中の酸化シリコン粒子の密度を高くすることができる。したがって、酸化シリコン粒子同士の接触部の密度を高くすることができる。よって、支持基板１０と半導体基板２０の貼り合わせ強度が高くなる。
以上、第６の実施形態の半導体装置の製造方法によれば、第１の実施形態と同様、貼合技術を用いた半導体装置の製造において、支持基板を再利用することが可能となる。
（第７の実施形態）
第７の実施形態の半導体装置の製造方法は、酸化シリコン粒子は、第１の粒径を有する第１の酸化シリコン粒子と、第１の粒径と異なる第２の粒径を有する第２の酸化シリコン粒子を含み、液体は、第１の酸化シリコン粒子を含む第１の液体と、第２の酸化シリコン粒子を含む第２の液体を含み、第１の層の形成は、第１の液体の塗布と、第１の液体の塗布の後の第２の液体の塗布を含む点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態の半導体装置の製造方法と重複する内容については、一部記述を省略する。
図２１、図２２、図２３、及び図２４は、第７の実施形態の半導体装置の製造方法の説明図である。図２１、図２２、図２３、及び図２４は、粒子層及び保護層の形成を説明する図である。
図２１に示すように、酸化シリコン粒子１２ａが分散媒１２ｘａの中に分散された粒子分散液を支持基板１０の上に塗布する。酸化シリコン粒子１２ａは、第１の粒子の一例である。酸化シリコン粒子１２ａが分散媒１２ｘａの中に分散された粒子分散液は、第１の液体の一例である。
次に、第１のベーク処理を行う。第１のベーク処理により分散媒１２ｘａの少なくとも一部が除去される。
次に、図２２に示すように、酸化シリコン粒子１２ｂが分散媒１２ｘｂの中に分散された粒子分散液を、酸化シリコン粒子１２ａ及び分散媒１２ｘａの上に塗布する。酸化シリコン粒子１２ｂは、第２の粒子の一例である。酸化シリコン粒子１２ｂが分散媒１２ｘｂの中に分散された粒子分散液は、第２の液体の一例である。
酸化シリコン粒子１２ｂの第２の粒径は、酸化シリコン粒子１２ａの第１の粒径よりも大きい。粒子層１２に含まれる酸化シリコン粒子の粒径分布は、バイモーダル分布を含む。
酸化シリコン粒子１２ａの第１の粒径は、例えば、１０ｎｍ以上５０ｎｍ未満である。酸化シリコン粒子１２ｂの第２の粒径は、例えば、５０ｎｍ以上５００ｎｍ以下である。
次に、第２のベーク処理を行う。ベーク処理により分散媒１２ｘｂの少なくとも一部が除去される。
次に、第１の熱処理を行う。第１の熱処理により、粒子層１２が固化する。図２３に示すように、ベーク処理及び第１の熱処理により分散媒１２ｘａ及び分散媒１２ｘｂが除去され、粒子層１２が固化する。
第１の熱処理により、酸化シリコン粒子が結合する。酸化シリコン粒子と酸化シリコン粒子の間には、空隙１２ｙが形成される。粒子層１２は、多孔質な層となる。なお、空隙１２ｙの一部がベーク処理により形成される場合もある。
次に、図２４に示すように、粒子層１２の上面及び図示しない側面に保護層１４を形成する。図２４に示すように、保護層１４の形成後も、例えば、粒子層１２の内部の空隙１２ｙの一部は残存する。
粒子層１２に含まれる酸化シリコン粒子の粒径分布は、バイモーダル分布を含む。粒子層１２の下部には、粒径の小さい酸化シリコン粒子１２ａが存在し、粒子層１２の上部には、粒径の大きい酸化シリコン粒子１２ｂが存在する。
粒子層１２の中に、酸化シリコン粒子の粒径が変化する境界面（図２４の中のＰ）が存在することになる。境界面Ｐの機械的強度は、粒子層１２の他の部分に比較して低くなる。したがって、支持基板１０と半導体基板２０を分離する際に、粒子層１２は境界面Ｐで分離しやすくなる。よって、支持基板１０と半導体基板２０の分離が容易になる。
なお、粒子層１２の下部に粒径の大きい酸化シリコン粒子が存在し、粒子層１２の上部に粒径の小さい酸化シリコン粒子が存在する構造とすることも可能である。
以上、第７の実施形態の半導体装置の製造方法によれば、第１の実施形態と同様、貼合技術を用いた半導体装置の製造において、支持基板を再利用することが可能となる。
（第８の実施形態）
第８の実施形態の半導体装置の製造方法は、第１の層を形成する前に、第１の基板の表面に複数の凸部を形成する点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態の半導体装置の製造方法と重複する内容については、一部記述を省略する。
図２５及び図２６は、第８の実施形態の半導体装置の製造方法の説明図である。
図２５に示すように、支持基板１０の表面に複数の凸部１０ｘを形成する。凸部１０ｘは、例えば、柱状である。
凸部１０ｘは、支持基板１０と同一材料である。例えば、支持基板１０が単結晶シリコンの場合、凸部１０ｘは単結晶シリコンである。
凸部１０ｘは、例えば、以下のように形成する。最初に、支持基板１０の表面にパターンを有するマスク材を形成する。次に、マスク材をマスクに支持基板１０をエッチングし、凸部１０ｘを形成する。その後、マスク材を剥離する。
図２６は、支持基板１０の上に粒子層１２と保護層１４を形成した後の、支持基板１０、粒子層１２、及び保護層１４の一部の拡大模式断面図である。
凸部１０ｘの上面は、例えば、保護層１４に接するように形成される。
粒子層１２の中に、凸部１０ｘが存在することにより、粒子層１２の機械的強度が高くなる。したがって、支持基板１０と半導体基板２０の貼り合わせ強度が高くなる。
以上、第８の実施形態の半導体装置の製造方法によれば、第１の実施形態と同様、貼合技術を用いた半導体装置の製造において、支持基板を再利用することが可能となる。
（第９の実施形態）
第９の実施形態の半導体装置の製造方法は、複数の凸部の材料が支持基板の材料と異なる点で、第８の実施形態の半導体装置の製造方法と異なる。以下、第８の実施形態の半導体装置の製造方法と重複する内容については、一部記述を省略する。
図２７及び図２８は、第９の実施形態の半導体装置の製造方法の説明図である。
図２７に示すように、支持基板１０の表面に複数の凸部１０ｘを形成する。凸部１０ｘは、例えば、柱状である。
凸部１０ｘは、支持基板１０と異なる材料である。例えば、支持基板１０が単結晶シリコンの場合、凸部１０ｘは、例えば、絶縁体である。凸部１０ｘは、例えば、酸化シリコン、窒化シリコン又は酸窒化シリコンである。凸部１０ｘは、例えば、多結晶シリコン又はアモルファスシリコンであっても構わない。
凸部１０ｘは、例えば、以下のように形成する。支持基板１０の表面に絶縁膜を形成する。次に、パターンを有するマスク材を形成する。次に、マスク材をマスクに絶縁膜をエッチングし、凸部１０ｘを形成する。その後、マスク材を剥離する。
図２８は、支持基板１０の上に粒子層１２と保護層１４を形成した後の、支持基板１０、粒子層１２、及び保護層１４の一部の拡大模式断面図である。
凸部１０ｘの上面は、例えば、保護層１４に接するように形成される。
粒子層１２の中に、凸部１０ｘが存在することにより、粒子層１２の機械的強度が高くなる。したがって、支持基板１０と半導体基板２０の貼り合わせ強度が高くなる。
以上、第９の実施形態の半導体装置の製造方法によれば、第１の実施形態と同様、貼合技術を用いた半導体装置の製造において、支持基板を再利用することが可能となる。
第１の実施形態ないし第９の実施形態において、製造される半導体デバイスの一例として３次元ＮＡＮＤフラッシュメモリ、電子回路の一例としてのメモリセルアレイ、半導体回路の一例として、メモリセルアレイの動作を制御する制御回路を示した。しかし、製造される半導体デバイス、電子回路、及び半導体回路は、上記の例に限定されるものではない。例えば、製造される半導体デバイスが光センサ、電子回路が受光部、半導体回路が受光部の制御回路であっても構わない。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 支持基板（第１の基板）
１０ａ 半導体層
１０ｂ 酸化シリコン膜
１０ｘ 凸部
１２ 粒子層（第１の層）
１２ａ 酸化シリコン粒子（第１の酸化シリコン粒子）
１２ｂ 第２の酸化シリコン粒子
１２ｃ 接着領域（領域）
１４ 保護層（第２の層）
１６ メモリ層（第３の層）
１６ｘ メモリセルアレイ（電子回路）
２０ 半導体基板（第２の基板）
２０ｘ 制御回路（半導体回路）

Claims (19)

  1. 第１の基板の上に、酸化シリコン粒子を含む液体を塗布して第１の層を形成し、
    前記第１の層を形成した後に、第１の熱処理を行い、
    前記第１の熱処理を行った後に、前記第１の層の上面及び側面に第１の絶縁体を含む第２の層を形成し、
    前記第２の層の上に電子回路を含む第３の層を形成し、
    前記第３の層に、半導体回路を含む第２の基板を貼り合わせ、
    前記第１の層の一部と一体化した前記第１の基板と、前記第１の層の他の一部と一体化した前記第２の基板に分離する半導体装置の製造方法。
  2. 前記第２の層を形成する前に、前記第１の層の中に、前記酸化シリコン粒子の少なくとも一部と前記第１の基板とに接し、第２の絶縁体を含む領域を形成する請求項１記載の半導体装置の製造方法。
  3. 前記第２の絶縁体は酸化シリコン又は窒化シリコンである請求項２記載の半導体装置の製造方法。
  4. 前記酸化シリコン粒子の粒径分布は、バイモーダル分布を含む請求項１ないし請求項３いずれか一項記載の半導体装置の製造方法。
  5. 前記酸化シリコン粒子は、第１の粒径を有する第１の酸化シリコン粒子と、前記第１の粒径と異なる第２の粒径を有する第２の酸化シリコン粒子を含み、前記液体は、前記第１の酸化シリコン粒子を含む第１の液体と、前記第２の酸化シリコン粒子を含む第２の液体を含み、
    前記第１の層の形成は、前記第１の液体の塗布と、前記第１の液体の塗布の後の前記第２の液体の塗布を含む請求項４記載の半導体装置の製造方法。
  6. 前記第１の熱処理は、酸化雰囲気で行われる請求項１ないし請求項５いずれか一項記載の半導体装置の製造方法。
  7. 前記第１の熱処理の温度は、８００℃以上である請求項１ないし請求項６いずれか一項記載の半導体装置の製造方法。
  8. 前記第１の熱処理の後、前記第２の層の形成前に、有機ケイ素化合物を含む雰囲気中での処理を行う請求項１ないし請求項７いずれか一項記載の半導体装置の製造方法。
  9. 前記処理の後、第２の熱処理を行う請求項８記載の半導体装置の製造方法。
  10. 前記第２の層を形成後、前記第３の層を形成する前に、前記第２の層を平坦化する請求項１ないし請求項９いずれか一項記載の半導体装置の製造方法。
  11. 前記第１の基板と前記第２の基板を分離する前に、前記第１の層の側面に形成された前記第２の層を除去する請求項１ないし請求項１０いずれか一項記載の半導体装置の製造方法。
  12. 前記第１の層を形成する前に、前記第１の基板の表面に複数の凸部を形成する請求項１ないし請求項１１いずれか一項記載の半導体装置の製造方法。
  13. 前記第１の基板は、表面に設けられた酸化シリコン膜を含む請求項１ないし請求項１２いずれか一項記載の半導体装置の製造方法。
  14. 前記電子回路はメモリセルアレイを含み、前記半導体回路は前記メモリセルアレイの動作を制御する請求項１ないし請求項１３いずれか一項記載の半導体装置の製造方法。
  15. 前記第１の基板と前記第２の基板を分離した後に、前記第１の基板の上の前記第１の層を除去する請求項１ないし請求項１４いずれか一項記載の半導体装置の製造方法。
  16. 前記酸化シリコン粒子の粒径の中央値は、１０ｎｍ以上５００ｎｍ以下である請求項１ないし請求項１５いずれか一項記載の半導体装置の製造方法。
  17. 前記第１の層の厚さは０．５μｍ以上５μｍ以下である請求項１ないし請求項１６いずれか一項記載の半導体装置の製造方法。
  18. 前記第１の絶縁体は酸化シリコン又は窒化シリコンである請求項１ないし請求項１７いずれか一項記載の半導体装置の製造方法。
  19. 前記第１の基板及び前記第２の基板はシリコン基板を含む請求項１ないし請求項１８いずれか一項記載の半導体装置の製造方法。
JP2020155887A 2020-09-16 2020-09-16 半導体装置の製造方法 Pending JP2022049603A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020155887A JP2022049603A (ja) 2020-09-16 2020-09-16 半導体装置の製造方法
US17/202,055 US11450547B2 (en) 2020-09-16 2021-03-15 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020155887A JP2022049603A (ja) 2020-09-16 2020-09-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2022049603A true JP2022049603A (ja) 2022-03-29

Family

ID=80626980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020155887A Pending JP2022049603A (ja) 2020-09-16 2020-09-16 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11450547B2 (ja)
JP (1) JP2022049603A (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
JP5659118B2 (ja) 2011-09-20 2015-01-28 株式会社東芝 半導体装置及びその製造方法
JP6299406B2 (ja) 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP6658782B2 (ja) 2013-12-19 2020-03-04 ソニー株式会社 半導体装置の製造方法
JP6152070B2 (ja) 2014-04-23 2017-06-21 日本電信電話株式会社 貼り合わせ用ＩｎＧａＳｂ積層構造基板
US10892269B2 (en) * 2014-09-12 2021-01-12 Toshiba Memory Corporation Semiconductor memory device having a bonded circuit chip including a solid state drive controller connected to a control circuit
JP6607207B2 (ja) 2017-01-25 2019-11-20 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6492140B1 (ja) 2017-09-22 2019-03-27 ジオマテック株式会社 樹脂基板積層体及び電子デバイスの製造方法

Also Published As

Publication number Publication date
US11450547B2 (en) 2022-09-20
US20220084868A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
US11664357B2 (en) Techniques for joining dissimilar materials in microelectronics
US9355881B2 (en) Semiconductor device including a dielectric material
CN108122823B (zh) 晶圆键合方法及晶圆键合结构
CN102194667A (zh) 使用热机械作用通过修整制造多层结构的过程
US10510604B2 (en) Semiconductor device and method
JP4725638B2 (ja) 半導体装置の製造方法
TW201908124A (zh) 高熱傳導性之元件基板及其製造方法
US20130029475A1 (en) Method of manufacturing semiconductor device
WO2021084902A1 (ja) チップ付き基板の製造方法、及び基板処理装置
WO2019021865A1 (ja) 積層型素子の製造方法
JP2022049603A (ja) 半導体装置の製造方法
JP2009095962A (ja) 薄膜半導体装置の製造方法
JP6349121B2 (ja) 積層デバイスの製造方法
JP5223215B2 (ja) ウェハー構造体及びその製造方法
TWI782062B (zh) 層積型元件之製造方法
KR102596148B1 (ko) 적층형 소자의 제조 방법
US20220399235A1 (en) Manufacturing method for device chip
WO2022190908A1 (ja) 積層基板の製造方法、及び基板処理装置
WO2022190914A1 (ja) 半導体チップの製造方法、及び基板処理装置
CN110797329B (zh) 一种三维堆叠方法
JP7223828B2 (ja) 積層型素子の製造方法
TWI840686B (zh) 半導體裝置的製造方法、及半導體裝置
TW202238941A (zh) 半導體裝置的製造方法、及半導體裝置
CN115763347A (zh) 制造半导体器件结构的方法
KR20230074056A (ko) 단결정 박막의 전사방법 및 이를 이용한 반도체 소자의 제조방법