JP5659118B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。

近年、コンピュータや通信機器の重要部分には、多数のトランジスタや抵抗などを電気回路として結びつけ、１チップ上に集積化して形成した大規模集積回路（ＬＳＩ）が多用されている。特に半導体メモリは応用製品群の拡大に伴い、その記憶容量の増大が求められている。例えば、フラッシュメモリに代表される不揮発性高密度半導体メモリは、ＳＤカード、ＵＳＢメモリ、ＳＳＤ（Solid State Drive）などに用いられている。

このような不揮発性高密度半導体メモリの製造は以下のようにして行う。まず、シリコン半導体基板にメモリ素子および周辺回路を形成する。次に、このシリコン半導体基板の裏面を機械研磨および化学機械研磨によって削り、シリコン半導体基板を薄層化する。さらに、その薄層化したシリコン半導体基板を複数個積層して実装する。

また、このような高密度半導体メモリの信頼性を保証するために、シリコン半導体基板内の金属や酸素、炭素などの不純物濃度および原子空孔や格子間原子などの結晶欠陥の密度は非常に小さく制御されており、このようなシリコン半導体基板は、高品質シリコン半導体基板として半導体ウエハメーカーが製造しており、高価なものである。

特開２００９−１３０２８９号公報 特開２００８−２６３０１０号公報

本発明は、半導体基板において無駄となってしまう部分を極力減らし、同時に半導体基板の再使用により、製造コストの低減と環境負荷の低減とを実現する、半導体装置及びその製造方法を提供する。

本発明の実施形態によれば、半導体装置の製造方法は、第１の基板にイオンを注入し、前記第１の基板と第２の基板とを接合し、マイクロ波を照射して、前記イオンを前記第１の基板中の所望の位置に平面状に凝集させて、平面状に広がる凝集領域を形成し、接合した前記第１の基板と前記第２の基板とを前記凝集領域で剥離することにより、前記第１の基板の一部を備える前記第２の基板と、残りの前記第１の基板とに分離し、前記第１の基板の一部を備える前記第２の基板において、その剥離面とは反対側にある裏面側の前記第２の基板の一部を研削する。

第１の実施形態にかかる半導体装置の製造方法を説明するための図（その１）である。 第１の実施形態にかかる半導体装置の製造方法を説明するための図（その２）である。 第１の実施形態にかかる半導体装置の製造方法を説明するための図（その３）である。 第１の実施形態にかかる半導体装置の製造方法を説明するための図（その４）である。 第１の実施形態にかかる半導体装置の製造方法を説明するための図（その５）である。 第１の実施形態にかかる半導体装置の製造方法を説明するための図（その６）である。 第２の実施形態にかかる半導体装置の製造方法を説明するための図（その１）である。 第２の実施形態にかかる半導体装置の製造方法を説明するための図（その２）である。 第２の実施形態にかかる半導体装置の製造方法を説明するための図（その３）である。 第３の実施形態にかかる半導体装置の製造方法を説明するための図（その１）である。 第３の実施形態にかかる半導体装置の製造方法を説明するための図（その２）である。 第３の実施形態にかかる半導体装置の製造方法を説明するための図（その３）である。 第４の実施形態にかかる半導体装置の製造方法を説明するための図（その１）である。 第４の実施形態にかかる半導体装置の製造方法を説明するための図（その２）である。 第４の実施形態にかかる半導体装置の製造方法を説明するための図（その３）である。 第５の実施形態にかかる半導体装置の製造方法を説明するための図（その１）である。 第５の実施形態にかかる半導体装置の製造方法を説明するための図（その２）である。 第５の実施形態にかかる半導体装置の製造方法を説明するための図（その３）である。

以下、図面を参照して、実施形態を説明する。ただし、本発明はこの実施形態に限定されるものではない。なお、全図面にわたり共通する部分には、共通する符号を付すものとし、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。

（第１の実施形態）
以下に本発明の実施形態にかかる半導体装置の製造方法を、本実施形態の半導体基板の製造方法を示す図１から図６を用いて説明する。ここでは、半導体メモリである半導体装置の製造方法を例に説明するが、本発明は、このような半導体装置に限られるものではなく、光半導体素子等といった半導体装置であっても良い。

まず、シリコンを主成分とし、その基板中の酸素濃度、炭素濃度、金属原子濃度、結晶欠陥濃度のうちの少なくとも１つが低濃度であるような高品質シリコン半導体基板（第１の基板）１１を準備する。次に、図１（ａ）に示すように、高品質シリコン半導体基板１１をその裏面１１ａから冷却しながら、高品質シリコン半導体基板１１の上面１１ｂの垂直方向に対して若干傾けた方向から、例えば２８０ｋｅＶのエネルギーを有する水素イオン、又は、７７０ｋｅＶのエネルギーを有するヘリウムイオンを、１Ｅ１６から１Ｅ１７ｃｍ^−２の条件の下で、高品質シリコン半導体基板１１に注入する。このようにして、高品質シリコン半導体基板１１の上面１１ｂから例えば約２．５μｍの深さの部分にイオン注入層２３を形成する。

次いで、図１（ｂ）に示すように、高品質シリコン半導体基板１１の上面１１ｂ上に膜厚数ｎｍ程度の薄いシリコン酸化膜４１を形成し、水又は水を含む媒体中に高品質シリコン半導体基板１１を浸漬させて、シリコン酸化膜４１の表面のＯＨ基を終端させる。

また、シリコンを主成分とし、その基板中の酸素濃度、炭素濃度、金属原子濃度、結晶欠陥濃度のうちの少なくとも１つが、高品質シリコン半導体基板１１と比べて高い低品質シリコン半導体基板（第２の基板）１２を準備する。そして、図２（ｃ）に示すように、低品質シリコン半導体基板１２の上面１２ｂ上に、先に説明したシリコン酸化膜４１の形成と同様に、薄いシリコン酸化膜４２を形成し、水又は水を含む媒体中に低品質シリコン半導体基板１２を浸漬させて、シリコン酸化膜４２の表面のＯＨ基を終端させる。

次に、図２（ｄ）に示すように、高品質シリコン半導体基板１１のＯＨ終端したシリコン酸化膜４１の表面と、低品質シリコン半導体基板１２のＯＨ終端したシリコン酸化膜４２の表面とを、＜１１０＞等といった結晶方位が一致するように重ね合わせ、さらに２００℃以下の低温で加熱を行う。加熱することにより、シリコン酸化膜４１及び４２の表面のＯＨ基から水分子が脱離し、高品質シリコン半導体基板１１と低品質シリコン半導体基板１２とが接合し一体化する。この際、図２（ｄ）に示すように、シリコン酸化膜４１とシリコン酸化膜４２とが還元されずに一部残存したままでも良く、もしくは、加熱により、シリコン酸化膜４１とシリコン酸化膜４２とのすべてがシリコン層に還元されてしまっても良い。

そして、図３（ｅ）に示すように、接合した高品質シリコン半導体基板１１と低品質シリコン半導体基板１２とにマイクロ波を照射する。５分程度以上の照射を行うことにより、イオン注入層２３に含まれていた水素イオン又はヘリウムイオンを、高品質シリコン半導体基板１１の上面１１ｂから例えば約２．５μｍだけ高品質シリコン半導体基板１１の裏面１１ａ側に入った部分に平面状に凝集させ、平面状の凝集領域（脆弱領域）３３を形成する。この際、マイクロ波を用いることにより、高品質シリコン半導体基板１１を高い温度で加熱することを避けることができるため、注入した水素イオン又はヘリウムイオンが高品質シリコン半導体基板１１中の上下方向（膜厚方向）に拡散することを避け、薄い平面状の凝集領域３３を形成することができる。従って、この後、接合した高品質シリコン半導体基板１１と低品質シリコン半導体基板１２とをこの凝集領域３３において剥離する際に、凝集領域３３が薄いことから、容易に剥離を行うことができ、且つ、剥離することにより無駄（ロス）になってしまう高品質シリコン半導体基板１１の量（凝集領域３３）を抑えることができる。このマイクロ波の特性と平面状の凝集領域３３の形成のメカニズムとについては、後で説明する。

詳細には、照射するマイクロ波は、２．４５ＧＨｚよりも高く５０ＧＨｚより低い周波数のマイクロ波であることが好ましく、５．８ＧＨｚ以上３０ＧＨｚまでの周波数のマイクロ波であることがより好ましい。なお、５．８０ＧＨｚを中心とする周波数帯は、ＩＳＭ (Industry-Science-Medical)バンド（(産業科学医療用バンド)）に指定されているため、容易にマグネトロンが入手しやすい。

また、照射するマイクロ波のパワー密度は、１ｃｍ^２当たり５０Ｗから１５００Ｗになるように設定し、高品質シリコン半導体基板１１と低品質シリコン半導体基板１２とを３００℃以下、望ましくは１００℃以下の基板温度に保つようにマイクロ波照射することが望ましい。マイクロ波の照射の際、必要に応じて冷却を行う。冷却することにより、高品質シリコン半導体基板１１と低品質シリコン半導体基板１２との温度の上昇を抑え、マイクロ波の照射パワーをより高くしてマイクロ波処理による効果をより引き出すことが可能となり、より容易に平面状の凝集領域３３を形成することができる。冷却方法の一例としては、高品質シリコン半導体基板１１の裏面１１ａ、及び／又は、低品質シリコン半導体基板１２の裏面１２ａに不活性ガスを流すという方法が挙げられる。

なお、高品質シリコン半導体基板１１と低品質シリコン半導体基板１２との基板温度は、高品質シリコン半導体基板１１の裏面１１ａ、及び／又は、低品質シリコン半導体基板１２の裏面１２ａ側からグラスファイバーを介してパイロメーターを用いて計測する。詳細には、これらのシリコン半導体基板の裏面の中心部、または、中心から例えば３０ｍｍ以内の領域の温度を計測する。また、プロセス制御のために正確な温度測定が必要な場合には、これらのシリコン半導体基板の裏面の中心部、外周部、及び、それらの中間部というように、複数の領域の測定を行う。

次に、図３（ｆ）に示すように、高品質シリコン半導体基板１１中におけるその上面１１ｂ側の例えば約２．５μｍの厚みを持つシリコン層５１を低品質シリコン半導体基板１２上に残すように、凝集領域３３において、高品質シリコン半導体基板１１を低品質シリコン半導体基板１２から剥離する。従って、２つの半導体基板に分離されることとなる。詳細には、一方の半導体基板は、高品質シリコン半導体基板１１の一部（シリコン層５１）を有する低品質シリコン半導体基板１２であり、言い換えると、高品質シリコン半導体基板１１の一部（シリコン層５１）と前記低品質シリコン半導体基板１２とを有する積層からなる半導体基板６２である。他方の半導体基板６３は残りの高品質シリコン半導体基板１１である。

この剥離により形成された半導体基板６２の剥離面６２ｂの表面は原子レベルで凹凸があるため、化学研磨法で平坦化した後に、例えば水素を含むような不活性ガス雰囲気または真空中で加熱を行い、表面のシリコン原子を移動させて平滑な表面となるように処理して、図４（ｇ）に示すような半導体基板６２を形成する。

さらに、図４（ｈ）に示すように、他方の半導体基板６３も、上記の半導体基板６２と同様に、その剥離面６３ｂに対して平坦化及び平滑化処理を行う。

その後、図５（ｉ）に示すように、半導体基板６２の平滑化された剥離面６２ｂ上に回路等の半導体素子や配線層等を形成する。この半導体素子等が形成される素子形成領域５２の厚みは例えば２０μｍ未満である。

そして、剥離面６２ｂと反対側にある半導体基板６２の裏面６２ａ側を機械研磨および化学機械研磨によって削り、半導体基板６２を薄層化する。そして、図５（ｊ）に示されるように、高品質シリコン半導体基板１１からなる層（第１の層）５１と前記低品質シリコン半導体基板１２からなる層(第２の層)とを有する積層構造である半導体基板６２を得ることができる。上記の説明からわかるように、半導体基板６２において薄層化のために削られる部分は低品質シリコン半導体基板１２からなる。従って、高価な高品質シリコン半導体基板１１を削り取ることを避け、廉価な低品質シリコン半導体基板１２を削り取ることから、製造コストの低減を行うことができる。

なお、先に説明したように、高品質シリコン半導体基板１１と低品質シリコン半導体基板１２とを接合した際に、シリコン酸化膜４１とシリコン酸化膜４２との全てが加熱により還元された場合には、最終的には（図５（ｊ）の図に対応する工程において）、図６（ｋ）に示すような半導体基板６２が形成されることとなる。

また、平坦化及び平滑化処理が行われた半導体基板６３を用いて、再度図１から図５に示される工程を繰り返し、本実施形態にかかる半導体基板６２の製造を行うことができる。この一連の工程を複数回行うと、半導体基板６３の厚みが薄くなるため、図６（ｌ）に示すように、半導体基板６３の上面６３ｂにシリコンをエピタキシャル成長させてエピタキシャルシリコン層５３を形成することにより、半導体基板６３を、例えば当初の高品質シリコン半導体基板１１と同じ膜厚に戻すことができる。この後、再度、本実施形態の一連の工程を複数回行っても良い。このようにして、高品質シリコン半導体基板１１からなる半導体基板６３を再利用することができ、ひいては製造コストの低減と環境負荷の低減とを実現することができる。

本実施形態と比較するための比較例として、本発明者が従来行っていた方法を説明する。この比較例の方法においては、薄層化された半導体基板を得るために、例えば当初７８０μｍの厚さを有する高品質シリコン半導体基板を準備し、その上面に例えば厚さ１μｍ以下の素子形成領域を形成し、次に、素子形成領域とは反対側の高品質シリコン半導体基板の裏面を例えば７００μｍ以上研削・研磨して薄層化し、例えば３０から５０μｍの厚さを持つ半導体基板を最終的に得ていた。すなわち、比較例の方法においては、薄層化した半導体基板を得るために、研削により高価な高品質シリコン半導体基板のほとんどを無駄にしていたのである。

しかしながら、本実施形態においては、マイクロ波処理を用いて平面状に凝集領域３３を形成し、その凝集領域３３において剥離して半導体基板６２を得ており、加えて、その後に行われる半導体基板６２の薄層化の際には、低品質シリコン半導体基板１２からなる部分を研削・研磨することから、高価な高品質シリコン半導体基板１１を無駄にしてしまうことをなるべく避けることができる。従って製造コストの低減を実現することができる。また、本実施形態においては残った高品質シリコン半導体基板１１を再利用することができることから、製造コストの低減と環境負荷とのさらなる低減を実現することができる。

ところで、本実施形態は、平面状の凝集領域を形成する際にマイクロ波の特性を利用している。以下にそのマイクロ波の特性について説明する。

マイクロ波は電磁波の１つである。従って、マイクロ波においては、波の進行方向に対して互いに垂直になるように電場と磁場とが存在する。そして、この電場と磁場とは、波が最大振幅になるところでは最大になり、波の振幅がゼロとなる瞬間にゼロとなる。

ところで、シリコン結晶中に不純物があったり、結晶欠陥（原子空孔、格子間原子、未結合原子）があったりすると、シリコン結晶中に電荷分布が生じることとなる。特に不純物があると不純物原子とシリコン原子とでは電気陰性度が異なるので、電子を引き付けやすい原子の方に電子が偏り（負に帯電）、反対に他方の原子は電子が不足した状態（正に帯電）になる。このようにして、シリコン結晶中に電気双極子が形成される。そして、マイクロ波が照射されるとこの電気双極子がマイクロ波の電場に応じて振動する。よって、マイクロ波のパワーが大きくなるとこの振動が大きくなる。

さらに、ＲＴＡ（Rapid Thermal Annealing）や炉アニール等の加熱処理で用いられる赤外線と比較しつつ、マイクロ波の特性をさらに説明する。

赤外線は、その波長が１０μｍと短く、周波数に換算すると３０ＴＨｚと高い周波数のため、シリコン結晶に対して赤外線を照射すると、シリコンの結晶中では隣り合うシリコン原子間の結合の伸縮振動が生じ、シリコン原子間の結合のねじれ振動（回転振動）は生じにくい。このような伸縮振動では、シリコン原子の位置が大きく動かないために、シリコン原子間の結合の組み換えが起こりにくい。

一方、マイクロ波をシリコン結晶に対して照射した場合には、シリコン原子間の４本あるＳｐ^３混成軌道の結合がねじれるように振動するために、効率よくシリコン原子間の結合の組み換えが起こることとなる。また、マイクロ波は赤外線と比べて波長が長く、シリコン結晶内部への浸透性が高い。従って、マイクロ波は必要な箇所に効率よく到達することとなる。

しかしながら、家庭用の電子レンジの周波数である２．４５ＧＨｚでは周波数が低すぎて、シリコン原子間の結合のねじれ振動を効率よく起こすことは難しい。一方、周波数が３０ＧＨｚを超えるとシリコン原子間の結合のねじれ振動が追随できなくなり始める。従って、これらの周波数の中間領域、例えば、周波数を５．８ＧＨｚとすると、シリコン原子間の結合のねじれ振動が効率よく生じ、効率よくシリコン原子の組み換えが起こりやすくなる。

従って、２．４５ＧＨｚよりも高く５０ＧＨｚより低い周波数のマイクロ波を照射することにより、水素イオンやヘリウムイオン等を注入して形成したダングリングボンド等からなる双極子をねじれ振動させ、効率よくシリコン原子の組み換えを起こさせることができる。従って、イオンが注入された領域で、選択的にシリコン原子の組み換えが起こることとなり、高品質シリコン半導体基板１１の所望の位置に、注入されたイオンを平面状に凝集させることができる。さらに、効率よく凝集させることができることから、高品質シリコン半導体基板１１を高い温度にまで加熱することを必要としない。従って、イオンが高品質シリコン半導体基板１１中を上下方向（膜厚方向）に拡散し難くなり、イオンが高品質シリコン半導体基板１１の上面１１ｂに平行な横（左右）方向に拡散することから、凝集領域３３をより薄く平面状に形成することができる。従って、平面状に凝集することからその箇所での剥離が容易になり、且つ、剥離することにより無駄（ロス）になってしまう高品質シリコン半導体基板１１の量（凝集領域３３）を抑えることができる。

なお、本実施形態においては、低品質シリコン半導体基板１２として、基板中の酸素濃度、炭素濃度、金属原子濃度、結晶欠陥濃度のいずれかについて高品質シリコン半導体基板１１と比べて高いシリコン基板を用いたが、これに限るものではなく、廉価な基板として、石英基板、ガラス基板、グラファイト基板、ステンレス基板、プラスチック基板、ポリイミド基板、ＰＥＴ（ポリエチレンテレフタレート）基板等を用いることもできる。本実施形態においては、その工程の途中で高温にすることがないため、使用する基板を限定することはなく、安価な基板、透明性のある基板等、用途等に応じて適宜選択することができる。

また、上記の本実施形態の説明においては、高品質シリコン半導体基板１１と低品質シリコン半導体基板１２との接合は、シリコン酸化膜４１及び４２をこれらのシリコン半導体基板の間に介在させそれを加熱することにより行っていたが、このような方法に限定されるものではなく、他の方法を用いて行うこともできる。なお、この際、高品質シリコン半導体基板１１と低品質シリコン半導体基板１２とに対して高温を印加することを避けることが好ましい。

接合方法の１つとして、例えば直接接合法が挙げられる。この方法は以下のように行われる。高品質シリコン半導体基板１１と低品質シリコン半導体基板１２との表面を酸性水溶液で処理し、その表面をわずかに酸化させて薄い酸化膜を形成しつつ、その酸化膜の表面をＯＨ基で終端させる。さらに、互いの酸化膜が向かい合うようにこれらのシリコン半導体基板を重ね合わせ、加熱する。

また、他の例としては、ベンゾシクロブテン樹脂（ＢＣＢ）、ポリメタクリル酸メチル（ＰＭＭＡ）、シクロオレフィン樹脂（ＣＯＰ）等の樹脂や接着剤を用いた接合方法が挙げられる。

さらに、高品質シリコン半導体基板１１と低品質シリコン半導体基板１２との表面に、Ｉｎ、Ｓｎ、Ｃｕ、Ａｕ等の金属膜や低融点のウッドメタル（ウッド合金）を形成し、上記の金属膜等が向かい合うように、これらのシリコン半導体基板を重ね合わせ、不活性ガス雰囲気又は真空中で加熱して接合する方法や、シリコン半導体基板の表面をプラズマ処理して活性化させて接合する方法も挙げられる。

（第２の実施形態）
第１の実施形態では、半導体基板６２を形成した後に半導体素子等を形成していたが、本実施形態においては、あらかじめ半導体素子等が形成された高品質シリコン半導体基板１１を用いて、半導体基板６２を形成する点が第１の実施形態と異なる点である。加えて、低品質シリコン半導体基板のかわりに廉価な支持基板を用いる点でも異なり、より製造コストの低減を図ることができる。

以下に本実施形態に係る半導体装置の製造方法を、本実施形態の半導体装置の製造方法を示す図７から図９を用いて説明する。ここでは、第１の実施形態と共通する部分については、説明を省略する。

まず、例えば厚みが２０μｍ未満であるような素子形成領域５２を有する高品質シリコン半導体基板１１を準備する。この素子形成領域５２には、半導体素子等が形成されている。そして、図７（ａ）に示すように、第１の実施形態と同様に、高品質シリコン半導体基板１１に、例えば水素イオン又はヘリウムイオンをイオン注入し、素子形成領域５２の裏面５２ａから例えば約２．５μｍの深さの部分にイオン注入層２３を形成する。

さらに、図７（ｂ）に示すように、第１の実施形態と同様に、素子形成領域５２上に薄いシリコン酸化膜４１を形成し、水又は水を含む媒体中に高品質シリコン半導体基板１１を浸漬させて、シリコン酸化膜４１の表面のＯＨ基を終端させる。

次に、支持基板１３を準備する。この支持基板１３は、用途やコスト等に応じて適宜選択することができるが、シリコンと熱膨張率が近い基板であることが好ましい。次に、図８（ｃ）に示すように、この支持基板１３の上に、第１の実施形態と同様に、薄いシリコン酸化膜４２を形成し、水又は水を含む媒体中に支持基板１３を浸漬させて、シリコン酸化膜４２の表面のＯＨ基を終端させる。

次に、図８（ｄ）に示すように、第１の実施形態と同様に、イオン注入した高品質シリコン半導体基板１１のＯＨ終端したシリコン酸化膜４１の表面と、支持基板１３のＯＨ終端したシリコン酸化膜４２の表面とを、＜１１０＞といった結晶方位が一致するように重ね合わせ、さらに２００℃以下の低温で加熱を行う。このようにして、高品質シリコン半導体基板１１と支持基板１３とが接合し一体化する。

この後、図９（ｅ）に示すように、第１の実施形態と同様の条件を用いて、高品質シリコン半導体基板１１にマイクロ波を照射して、高品質シリコン半導体基板１１中の素子形成領域５２の下面５２ａから例えば約２．５μｍの深さの部分に、イオン注入層２３に含まれていたイオンを平面状に凝集させる。このようにして、イオンが凝集した凝集領域３３を形成する。

そして、図９（ｆ）に示すように、高品質シリコン半導体基板１１中における素子形成領域５２側の例えば約２．５μｍの厚みを有するシリコン層５１と素子形成領域５２とを支持基板１３の上に残すように、凝集領域３３において、高品質シリコン半導体基板１１を支持基板１３から剥離する。従って、２つの半導体基板に分離されることとなる。詳細には、一方の半導体基板は、高品質シリコン半導体基板１１の一部（シリコン層５１）と、支持基板１３と、これらの間に位置する素子形成領域５２とを有する半導体基板６２であり、他方の半導体基板６３は、残りの高品質シリコン半導体基板１１からなる。この後に、図示を省略するが、第１の実施形態と同様に、それぞれの半導体基板６２の剥離面６２ｂと半導体基板６３の剥離面６３ｂとに対して、平坦化及び平滑化処理を行う。

そして、図示は省略するが、第１の実施形態と同様に、剥離面６２ｂと反対側にある半導体基板６２の裏面６２ａを機械研磨および化学機械研磨によって削り、半導体基板６２を薄層化する。従って、薄層化のために削られる部分は支持基板１３からなる。従って、支持基板１３として廉価な基板を用いた場合には、薄層化のために無駄にする部分は支持基板１３からなることから、製造コストの低減を行うことができる。

なお、本実施形態においても、第１の実施形態と同様に、平坦化及び平滑化処理が行われた半導体基板６３を再移用して、すなわち、高価な高品質シリコン半導体基板１１の残りの部分を再利用して、本実施形態の半導体基板６２の製造を行うことができる。さらに、第１の実施形態と同様に、再利用を繰り返すことにより薄くなった半導体基板６３上にシリコンをエピタキシャル成長させて再利用をすることもできることから、さらなる製造コストの低減と環境負荷の低減とを実現することができる。

本実施形態によれば、マイクロ波処理を用いて平面状に凝集領域３３を形成し、その凝集領域３３において剥離して半導体基板６２を得ており、加えて、その後に行われる半導体基板６２の薄層化の際には、廉価な支持基板１３からなる部分を研削・研磨することから、製造コストの低減を実現することができる。また、本実施形態においては、残った高品質シリコン半導体基板１１を再利用することができることから、製造コストの低減と環境負荷との低減を実現することができる。

（第３の実施形態）
これまで説明した第１及び第２の実施形態においては、高品質シリコン半導体基板１１を用いて半導体基板６２を形成していたが、本実施形態においては、高品質シリコン半導体基板１１の代わりに、ボロン又は炭素を高濃度に含むシリコン半導体基板１４を用い、シリコン半導体基板１４上にボロン濃度又は炭素濃度が低いエピタキシャルシリコン層５４もしくは不純物を含まないエピタキシャルシリコン層５４を形成する点で異なる。このようにすることで、平面状の凝集領域３３の形成がより容易となり、さらに、製造コストを低減することができる。

以下に本実施形態に係る半導体装置の製造方法を、本実施形態の半導体装置の製造方法を示す図１０から図１２を用いて説明する。ここでは、第１の実施形態と共通する部分については説明を省略する。

まず、例えばボロン又は炭素といった不純物を含むようなシリコン半導体基板１４を準備する。このシリコン半導体基板１４は、これらの不純物を例えば１Ｅ２０ｃｍ^−３以上の濃度で含むものである。次に、図１０（ａ）に示すように、シリコン半導体基板１４上に、ボロン濃度又は炭素濃度がシリコン半導体基板１４よりも低いエピタキシャルシリコン層５４、もしくは、これらの不純物を含まないエピタキシャルシリコン層５４を例えば膜厚が２から３μｍ程度になるように形成する。

次に、図１０（ｂ）に示すように、第１の実施形態と同様の条件で、シリコン半導体基板１４とエピタキシャルシリコン層５４との境界近傍に例えば水素イオン又はヘリウムイオンを注入し、イオン注入層２３を形成する。

そして、図１１（ｃ）に示すように、第１の実施形態と同様に、シリコン半導体基板１４上に薄いシリコン酸化膜４１を形成し、媒体中にシリコン半導体基板１４を浸漬させて、シリコン酸化膜４１の表面のＯＨ基を終端させる。

また、図１１（ｄ）に示すように、第１の実施形態と同様に、低品質シリコン半導体基板１２を準備し、低品質シリコン半導体基板１２上に薄いシリコン酸化膜４２を形成し、媒体中に低品質シリコン半導体基板１２を浸漬させて、シリコン酸化膜４２の表面のＯＨ基を終端させる。

次に、図１２（ｅ）に示すように、第１の実施形態と同様に、シリコン半導体基板１４のシリコン酸化膜４１の表面と、低品質シリコン半導体基板１２のシリコン酸化膜４２の表面とを、結晶方位が一致するように重ね合わせ、さらに２００℃以下の低温で加熱を行う。加熱することにより、シリコン半導体基板１４と低品質シリコン半導体基板１２とが接合し一体化する。

さらに、図１２（ｆ）に示すように、マイクロ波を、第１の実施形態と同じ条件にて、接合したシリコン半導体基板１４と低品質シリコン半導体基板１２とに照射する。５分程度以上の照射を行うことにより、イオン注入層２３に含まれていたイオンを、シリコン半導体基板１４とエピタキシャルシリコン層５４との境界近傍に平面状に凝集させ、凝集領域３３を形成する。マイクロ波を用いてイオンを凝集させた場合、不純物が１Ｅ２０ｃｍ^−３以上の高濃度で存在する領域ではイオンはより容易に凝集しやすく、従って、凝集領域３３をより容易に形成することができる。このメカニズムについては後で説明する。

この後は、図示は省略するが、第１の実施形態と同様に、凝集領域３３にて、シリコン半導体基板１４と低品質シリコン半導体基板１２との剥離を行い、シリコン半導体基板１４からなる半導体基板６３と、低品質シリコン半導体基板１２とエピタキシャルシリコン層５４とを有する半導体基板６２とを形成する。なお、このエピタキシャルシリコン層５４には、半導体素子等を形成することができる。次いで、それぞれの半導体基板６２及び６３の剥離面に対して平坦化及び平滑化処理を行い、さらに、半導体基板６２上に素子形成領域５２を形成する。そして、第１の実施形態と同様に、半導体基板６２のその剥離面とは反対側に位置する裏面を機械研磨および化学機械研磨によって削り、半導体基板６２を薄層化する。この薄層化のために削られる部分は低品質シリコン半導体基板１２からなる。

なお、本実施形態においても、製造コストの低減と環境負荷の低減とを実現するために、第１の実施形態と同様に、平坦化及び平滑化処理が行われた半導体基板６３を再利用して、本実施形態の半導体基板６２の製造を行うことができる。さらに、第１の実施形態と同様に、再利用を繰り返すことにより薄くなった半導体基板６３上に、シリコンをエピタキシャル成長させて、再利用することもできる。

本実施形態においては、マイクロ波を用いて、不純物が高濃度に存在する領域にイオンを凝集させることから、より容易に平面状の凝集領域３３を形成することができ、その凝集領域３３において剥離して半導体基板６２を得ており、加えて、その後に行われる半導体基板６２の薄層化の際には、低品質シリコン半導体基板１２を研削・研磨することから、製造コストの低減を実現することができる。また、本実施形態においては、残ったシリコン半導体基板１４を再利用することができることから、製造コストの低減と環境負荷との低減を実現することができる。

ところで、本実施形態は、マイクロ波の特性を利用して、不純物が高濃度に存在する領域にイオンをより平面状に凝集させている。以下にそのマイクロ波の特性について説明する。詳細には、先にも説明したように、シリコン結晶中に不純物があると、不純物原子とシリコン原子とでは電気陰性度が異なるので、電子を引き付けやすい原子の方に電子が偏り、反対に他方の原子は電子が不足した状態になり、シリコン結晶中に電気双極子が形成される。本実施形態においては、不純物が高濃度に存在する領域を形成することにより、この領域に多くの電気双極子を生成させることができる。さらに、マイクロ波を照射すると、多くの電気双極子が存在する領域が特に振動を起こすことから、この領域中もしくは近傍に注入されたイオンをこの領域に効果的に平面状に凝集させることができる。

なお、本実施形態においては、上記のようなボロン又は炭素を高濃度に含むシリコン半導体基板１４を用いるかわりに、以下のようにして形成された半導体基板を用いても良い。まず、ｐ型又はｎ型の不純物の濃度が１Ｅ１５から１Ｅ１６ｃｍ^−３であるようなシリコン半導体基板を準備する。次に、このシリコン半導体基板の上面から所望の深さに位置する領域に、例えば２価のボロンイオン（Ｂ＋＋）を６５０ｋｅＶのエネルギーで１Ｅ１５から１Ｅ１６ｃｍ^−２の条件でイオン注入し、ボロンを高濃度に含むシリコン半導体基板を形成する。

また、本実施形態においては、これまで説明した実施形態と同様に、低品質シリコン半導体基板１２のかわりに、第２の実施形態で用いたような支持基板１３を用いても良い。

また、高濃度に不純物が含まれたシリコン半導体基板１４についてもシリコン基板に限定されるものではなく、他の基板であっても良い。その場合には、基板の材質に応じて基板上に形成するエピタキシャル層の組成を変えることができる。

（第４の実施形態）
本実施形態は、所望の厚さのシリコン酸化膜を有するＳＯＩ（Silicon on Insulator）基板を製造するものである。

以下に本実施形態に係る半導体装置の製造方法を、本実施形態の半導体装置の製造方法を示す図１３から図１５を用いて説明する。ここでは、第１の実施形態と共通する部分については、説明を省略する。

第１の実施形態と同様に、高品質シリコン半導体基板１１と、基板中の酸素濃度、炭素濃度、金属原子濃度、結晶欠陥濃度のうちの少なくとも１つが、高品質シリコン半導体基板１１と比べて高い低品質シリコン半導体基板１２とを準備する。そして、第１の実施形態と同様に、図１３（ａ）に示すように、低品質シリコン半導体基板１２の上面に、例えば膜厚１００ｎｍから３００ｎｍといった所望の厚さを有するシリコン酸化膜４３を形成する。さらに、水又は水を含む媒体中に低品質シリコン半導体基板１２を浸漬させて、シリコン酸化膜４３の表面のＯＨ基を終端させる。

次に、第１の実施形態と同様に、高品質シリコン半導体基板１１に例えば水素イオン又はヘリウムイオンをイオン注入して、高品質シリコン半導体基板１１の上面１１ｂから例えば１０ｎｍから１０μｍの深さの部分にイオン注入層２３を形成したものを準備する。そして、図１３（ｂ）に示すように、高品質シリコン半導体基板１１の上面１１ｂ上に、薄いシリコン酸化膜４１を形成し、水又は水を含む媒体中に高品質シリコン半導体基板１１を浸漬させて、シリコン酸化膜４１の表面のＯＨ基を終端させる。

さらに、図１４（ｃ）に示すように、第１の実施形態と同様に、高品質シリコン半導体基板１１のシリコン酸化膜４１の表面と、低品質シリコン半導体基板１２のシリコン酸化膜４３の表面とを、結晶方位が一致するように重ね合わせ低温で加熱を行う。加熱することにより、高品質シリコン半導体基板１１と低品質シリコン半導体基板１２とが接合し一体化する。

この後、図１４（ｄ）に示すように、第１の実施形態と同様に、マイクロ波を照射して、イオン注入層２３に含まれていたイオンを平面状に凝集させ、剥離のための凝集領域３３を形成する。ここでも、これまでの実施形態と同様に、マイクロ波を用いることによりイオンを平面状に凝集させることができる。

そして、図１５（ｅ）に示すように、高品質シリコン半導体基板１１中におけるシリコン酸化膜４１側の例えば１０ｎｍから１０μｍの厚みを持つシリコン層５１がシリコン酸化膜４３上に残るように、凝集領域３３において、高品質シリコン半導体基板１１を低品質シリコン半導体基板１２から剥離する。従って、２つの半導体基板に分離されることとなる。詳細には、一方の半導体基板は、低品質シリコン半導体基板１２と、例えば１０ｎｍから１０μｍの厚さを有する高品質シリコン半導体基板１１の一部（シリコン層５１）と、これらの間に位置する所望の厚さを有するシリコン酸化膜４３と、を有するＳＯＩ基板６４であり、他方の半導体基板６３は、残りの高品質シリコン半導体基板１１からなる。なお、これまでの説明した実施形態と同様に、高品質シリコン半導体基板１１の一部（シリコン層５１）には、半導体素子等を形成することができる。

この後は図示を省略するが、第１の実施形態と同様に、ＳＯＩ基板６４の剥離面６４ｂと半導体基板６３の剥離面６３ｂとに対して平坦化及び平滑化処理を行う。そして、第１の実施形態と同様に、剥離面６４ｂと反対側にあるＳＯＩ基板６４の裏面６４ａを機械研磨および化学機械研磨によって削り、ＳＯＩ基板６４を薄層化する。ＳＯＩ基板６４において薄層化のために削られる部分は低品質シリコン半導体基板１２からなる。

なお、本実施形態においても、第１の実施形態と同様に、平坦化及び平滑化処理が行われた半導体基板６３を再利用して、本実施形態のＳＯＩ基板６４の製造を行うことができる。さらに、第１の実施形態と同様に、再利用を繰り返すことにより薄くなった半導体基板６３上に、シリコンをエピタキシャル成長させ再利用することもできることから、製造コストの低減と環境負荷の低減とを実現することができる。

本実施形態によれば、ＳＯＩ基板６４を作成の際に、マイクロ波処理を用いて平面状に凝集領域３３を形成し、その凝集領域３３において剥離してＳＯＩ基板６４を得ており、加えて、その後に行われるＳＯＩ基板６４の薄層化の際には、低品質シリコン半導体基板１２からなる部分を研削・研磨することから、製造コストの低減を実現することができる。また、本実施形態においては、残った高品質シリコン半導体基板１１を再利用することができることから、製造コストの低減と環境負荷の低減とを実現することができる。

なお、本実施形態においては、シリコンからなる低品質シリコン半導体基板１２の代わりにＳｉＧｅ基板やＧｅ基板等を用いることができる。

（第５の実施形態）
これまで説明した第１から第４の実施形態においては、イオン注入層２３を形成し、次いでマイクロ波を照射することによりイオンを凝集させ凝集領域３３を形成し、この凝集領域３３で剥離を行うことにより２つの半導体基板を得ていたが、本実施形態においては、凝集領域３３の代わりにＳｉＧｅ等からなるエピタキシャル層を形成し、このエピタキシャル層を選択的に除去することにより、２つの半導体基板に分離する点が異なる。

以下に本実施形態に係る半導体装置の製造方法を、本実施形態の半導体装置の製造方法を示す図１６から図１８を用いて説明する。ここでは、第１の実施形態と共通する部分については、説明を省略する。

まず、結晶方位が＜１００＞又は＜１１０＞又は＜１１１＞であるようなシリコン半導体基板１５を準備する。そして、図１６（ａ）に示すように、シリコン半導体基板１５の上に、例えばゲルマニウム（Ｇｅ）の濃度（Ｘ）が約２０％以上であるようなＳｉＧe_X層（第１のエピタキシャル層）５５をエピタキシャル成長させる。詳細には、ＳｉＨ_４のような水素化シリコンからなるガスとＧｅＨ_４のような水素化ゲルマニウムからなるガスとを用いてＣＶＤ（Chemical Vapor Deposition）法により基板温度５００℃以上の条件で、膜厚１から１０μｍのＳｉＧe_X層５５をエピタキシャル成長させる。例えばＧｅの濃度が２５％以上であるようなＳｉＧe_X層５５を形成しようとする場合には、ＳｉＧe_X層５５中に積層欠陥を生じることを避けるために、下地であるシリコン半導体基板１５側から上層に向かってゲルマニウム濃度が高くなるように形成することが好ましく、言い換えると、ＳｉＧe_X層５５の膜厚方向にゲルマニウムの濃度勾配を持たせるように、ＳｉＧe_X層５５をエピタキシャル成長させることが好ましい。

次に、図１６（ｂ）のように、ＳｉＧe_X層５５の上に膜厚１から１０μｍのエピタキシャルシリコン層（第２のエピタキシャル層）５６をエピタキシャル成長させる。エピタキシャル成長によるＳｉＧe_X層５５の上に、シリコン層をエピタキシャル成長により得ていることから、エピタキシャルシリコン層５６は良好な結晶性を有する。また、このように形成することで、ＳｉＧe_X層５５とエピタキシャルシリコン層５６の界面を平坦にすることができる。

なお、ＳｉＧe_X層５５は大気にさらすとその表面に自然酸化膜が形成されてしまい、エピタキシャルシリコン層５６を形成する前にＳｉＧe_X層５５の表面の自然酸化膜を除去する工程が必要となってしまうため、ＳｉＧe_X層５５及びエピタキシャルシリコン層５６の形成は、大気にさらすことなく、同一装置又は同一システム内の異なる成膜チャンバーで連続的に行うことが望ましい。

そして、図１７（ｃ）に示すように、エピタキシャルシリコン層５６の表面にメモリ素子やＬＯＧＩＣ素子等の半導体素子や配線層等を含む素子形成領域５２を形成する。

さらに、図１７（ｄ）に示すように、素子形成領域５２を覆う保護膜５７を形成する。この保護膜５７は、酸化膜、樹脂等からなる。

次に、ポリイミド等の樹脂を保護膜５７の表面にスプレー又は塗布し、図１８（ｅ）に示すように、保護膜５７上にエピタキシャルシリコン層５６の膜厚よりの厚い支持基板１６を接着する。この支持基板１６は廉価な基板であることが好ましく、例えば、プラスチック、ポリイミド、ＰＥＴ、ガラス、石英、樹脂等からなる。本実施形態においては、高温にすることがないため、使用する支持基板を限定することはなく、用途等に応じて適宜選択することができる。

そして、ＳｉＧe_X層５５に、塩化水素ガス、又は、コリン等のアルカリ性溶液と過酸化水素水との混合液を吹き付けて、ＳｉＧe_X層５５を選択的にエッチング除去する。ＳｉＧe_X層５５はエピタキシャル成長させることにより得ていることから均一な結晶層であるため、エッチング除去の際に残渣が残りにくく、再現性良く除去することができる。このようにして、図１８（ｆ）に示されるように、ＳｉＧe_X層５５において、２つの半導体基板に分離される。詳細には、一方の半導体基板は、エピタキシャルシリコン層５６と、素子形成領域５２と、保護膜５７とを有する支持基板１６であり、他方の半導体基板は、シリコン半導体基板１５である。

この後は図示を省略するが、第１の実施形態と同様に、支持基板１６の分離面１６ｂとシリコン半導体基板１５の分離面１５ｂとに対して、平坦化及び平滑化処理を行う。さらに必要に応じて、この支持基板１６に対して研削等を行い薄層化しても良く、また、支持基板１６を除去しても良い。

また、このようにして得られたエピタキシャルシリコン層５６と素子形成領域５２と保護膜５７と支持基板１６とからなる積層体を記憶媒体システムなどに実装する場合には、上記の工程の後に、ＴＳＶ（シリコン貫通ビア）を形成して、別の半導体基板等に実装することもできる。

なお、本実施形態においても、第１の実施形態と同様に、平坦化及び平滑化処理が行われたシリコン半導体基板１５を用いて、再度図１６から図１８に示される工程を繰り返し、エピタキシャルシリコン層５６と素子形成領域５２と保護膜５７と支持基板１６とからなる積層体の製造を行うことができる。従って、製造コストの低減と環境負荷の低減とを実現することができる。また、選択的に除去されるエピタキシャル層は、ＳｉＧe_X層に限定されるものではなく、用いられる基板にあわせてその組成は適宜選択することができる。

本実施形態によれば、ＳｉＧｅ等からなるエピタキシャル層５５を形成し、このエピタキシャル層５５を選択的に除去することにより、２つの半導体基板をより容易に再現性良く２つの基板に分離することができるため、製造コストの低減を実現することができる。また、本実施形態においては、エピタキシャル成長によるＳｉＧe_X層５５の上に、シリコン層をエピタキシャル成長により得ていることから、エピタキシャルシリコン層５６は良好な結晶性を有することができる。

なお、これまで説明した第１から第５の実施形態においては、シリコン半導体基板等は、シリコンからなる基板に限定されるものではなく、ＳｉＧｅ基板、Ｇｅ基板、ＳｉＣ基板、ＧａＡｓ基板、ＩｎＳｂ基板、ＧａＰ基板、ＩｎＧａＡｓ基板等の他の基板であっても良い。また、このような種々の基板上の全体又は部分に半導体素子構造等や絶縁層等が形成されたものでも良い。

本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１１…高品質シリコン半導体基板（第１の基板）、１１ａ、１２ａ、５２ａ、６２ａ、６４ａ…裏面、１１ｂ、１２ｂ…上面、１２…低品質シリコン半導体基板（第２の基板）、１３、１６…支持基板、１４、１５…シリコン半導体基板、１５ｂ、１６ｂ…分離面、２３…イオン注入層、３３…凝集領域（脆弱領域）、４１、４２、４３…シリコン酸化膜、５１…シリコン層、５２…素子形成領域、５３、５４、５６…エピタキシャルシリコン層、５５…ＳｉＧe_X層（第１のエピタキシャル層）５７…保護膜、６２、６３…半導体基板、６２ｂ、６３ｂ、６４ｂ…剥離面、６４…ＳＯＩ基板。

Claims (7)

1. 第１の基板にイオンを注入し、
   前記第１の基板と第２の基板とを加熱により接合し、
   前記第１の基板と前記第２の基板とを加熱により接合した後にマイクロ波を照射して、前記イオンを前記第１の基板中の所望の位置に平面状に凝集させて、平面状に広がる凝集領域を形成し、
   接合した前記第１の基板と前記第２の基板とを前記凝集領域で剥離することにより、前記第１の基板の一部を備える前記第２の基板と、残りの前記第１の基板とに分離し、
   前記第１の基板の一部を備える前記第２の基板において、その剥離面とは反対側にある裏面側の前記第２の基板の一部を研削する、
   ことを特徴とする半導体装置の製造方法。
2. 前記第１の基板の一部に半導体素子を形成することをさらに備えることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記第１の基板と前記第２の基板とはシリコンを主成分とし、
   基板中の酸素濃度、炭素濃度、金属原子濃度、結晶欠陥濃度のうちの少なくとも１つに関して、前記第１の基板と比べて前記第２の基板のほうが高い、ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
4. 前記第２の基板は、石英、ガラス、グラファイト、ステンレス、プラスチック、ポリイミド、ＰＥＴのいずれか１つからなる、ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
5. 前記マイクロ波は、２．４５ＧＨｚから５０ＧＨｚの間の周波数を有することを特徴とする請求項１から４のいずれか１つに記載の半導体装置の製造方法。
6. 前記マイクロ波の照射は、接合した前記第１の基板と前記第２の基板との基板温度が３００℃以下となるように行われることを特徴とする請求項１から５のいずれか１つに記載の半導体装置の製造方法。
7. 剥離して得られた前記第１の基板の残りの剥離面に対して平坦化を行い、平坦化した前記剥離面の上に、エピタキシャル成長層を形成することを特徴とする請求項１から６のいずれか１つに記載の半導体装置の製造方法。