JP5404064B2 - レーザ処理装置、および半導体基板の作製方法 - Google Patents

レーザ処理装置、および半導体基板の作製方法 Download PDF

Info

Publication number
JP5404064B2
JP5404064B2 JP2009001434A JP2009001434A JP5404064B2 JP 5404064 B2 JP5404064 B2 JP 5404064B2 JP 2009001434 A JP2009001434 A JP 2009001434A JP 2009001434 A JP2009001434 A JP 2009001434A JP 5404064 B2 JP5404064 B2 JP 5404064B2
Authority
JP
Japan
Prior art keywords
single crystal
layer
substrate
crystal semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009001434A
Other languages
English (en)
Other versions
JP2009194370A (ja
Inventor
明久 下村
直樹 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009001434A priority Critical patent/JP5404064B2/ja
Publication of JP2009194370A publication Critical patent/JP2009194370A/ja
Application granted granted Critical
Publication of JP5404064B2 publication Critical patent/JP5404064B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/12—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure
    • B23K26/123—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure in an atmosphere of particular gases
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/14—Working by laser beam, e.g. welding, cutting or boring using a fluid stream, e.g. a jet of gas, in conjunction with the laser beam; Nozzles therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/70—Auxiliary operations or equipment
    • B23K26/702—Auxiliary equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Description

本発明は、レーザ処理装置に関し、詳しくは半導体試料を改質するレーザ処理装置に関する。また、レーザ光の照射によって半導体試料の改質を図る半導体基板の製造方法に関する。
近年、バルク状のシリコンウエハに代わり、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。絶縁層上に形成された薄い単結晶シリコン層の特長を生かすことで、集積回路中のトランジスタの半導体層を完全に分離して形成することができ、またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電力など付加価値の高い半導体集積回路が実現できる。
ＳＯＩ基板として、ＳＩＭＯＸ基板、貼り合わせ基板が知られている。例えばＳＩＭＯＸ基板は、単結晶シリコン基板に酸素イオンを注入し、１３００℃以上で熱処理して埋め込み酸化膜（ＢＯＸ：Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層を形成することにより、表面に単結晶シリコン薄膜を形成してＳＯＩ構造を得ている。
貼り合わせ基板は、酸化膜を介して２枚の単結晶シリコン基板（ベース基板およびボンド基板）を貼り合わせ、一方の単結晶シリコン基板（ボンド基板）を裏面（貼り合わせた面ではない面）から薄膜化することにより、単結晶シリコン薄膜を形成してＳＯＩ構造を得ている。研削や研磨では均一で薄い単結晶シリコン薄膜を形成することが難しいため、スマートカット（登録商標）と呼ばれる水素イオン注入を利用する技術が提案されている（例えば、特許文献１参照）。
このＳＯＩ基板の作製方法の概要を説明すると、シリコンウエハに水素イオンを注入することによって、表面から所定の深さにイオン注入層を形成する。次に、ベース基板となる別のシリコンウエハを酸化して酸化シリコン膜を形成する。その後、水素イオンを注入したシリコンウエハと、別のシリコンウエハの酸化シリコン膜とを接合させて、２枚のシリコンウエハを貼り合わせる。そして、加熱処理によって、イオン注入層を劈開面としてシリコンウエハを劈開させることで、ベース基板に薄い単結晶シリコン層が貼り付けられた基板が形成される。
また、ガラス基板に単結晶シリコン層が貼り付けられたＳＯＩ基板を形成する方法が知られている（例えば、特許文献２参照）。特許文献２では、水素イオン注入によって形成された欠陥層や、剥離面の数ｎｍ〜数十ｎｍの段差を除去するために、剥離面を機械研磨している。
また、特許文献３及び特許文献４には、スマートカット（登録商標）を利用して耐熱性の高い基板を支持基板として用いる半導体装置の作製方法が開示され、特許文献５には、スマートカット（登録商標）を利用して支持基板として透光性基板を用いた半導体装置の作製方法が開示されている。
一方、基板上のシリコン薄膜を熱処理する方法として、レーザ光とマイクロ波を組み合わせて処理するレーザアニール装置が知られている（例えば、特許文献６参照）。特許文献６では、レーザ光で溶融したシリコンにマイクロ波を照射することで、レーザ光のみで溶融した場合より冷却時間を長くし、シリコンの結晶化深度の拡大を図る方法を開示している。
また、別の基板上のシリコン薄膜を熱処理する方法として、レーザ光とマイクロ波と加熱窒素を組み合わせて処理するレーザアニール装置が知られている（例えば、特許文献７参照）。特許文献７では、基板裏面から加熱窒素とマイクロ波を照射し、基板を加熱した状態で、レーザ光を照射している。
特開平５−２１１１２８号公報 特開平１１−０９７３７９号公報 特開平１１−１６３３６３号公報 特開２０００−０１２８６４号公報 特開２０００−１５０９０５号公報 特開２００１−２２３１７５号公報 特開昭５８−７０５３６号公報
ガラス基板はシリコンウエハよりも大面積であり、安価であることから、ガラス基板を支持基板として用いることで、大面積で安価なＳＯＩ基板を作製することが可能になる。しかしながら、ガラス基板は、歪み点が７００℃以下であり、耐熱性が低い。このため、ガラス基板の耐熱温度を超える温度で加熱することはできず、プロセス温度は７００℃以下に制限されてしまう。つまり、剥離面における結晶欠陥の除去、表面の平坦化の工程にも、プロセス温度の制約がある。
従来、シリコンウエハに貼り付けられた半導体層の結晶欠陥の除去は、１０００℃以上の温度で加熱することによって行われている。しかしながら、歪み点が７００℃以下のガラス基板に貼り付けられた半導体層の結晶欠陥の除去に、このような高温プロセスを用いることはできない。すなわち、従来では、歪み点が７００℃以下のガラス基板に貼り付けられた単結晶半導体層を、加工する前の単結晶半導体基板と同程度の結晶性を有する単結晶半導体層に回復させる再単結晶化方法は確立されていない。
また、ガラス基板はシリコンウエハよりも撓みやすく、表面にうねりがある。特に一辺が３０ｃｍを超える大面積のガラス基板に対して機械研磨による処理を行うことは困難である。よって、加工精度や、歩留まり等の観点から、剥離面の機械研磨による処理は、支持基板に貼り付けられた半導体層の平坦化処理に用いることは推奨されない。その一方で、高性能な半導体素子を作製するには、剥離面における表面の凹凸を抑えることが要求されている。それは、ＳＯＩ基板からトランジスタを作製する場合、半導体層上にゲート絶縁層を介してゲート電極が形成されるため、半導体層の凹凸が大きいと、絶縁耐圧性の高いゲート絶縁層を作製することが困難であるからである。そのため、絶縁耐圧性を高めるために厚いゲート絶縁層が必要になる。よって、半導体層の表面の凹凸が大きいと、ゲート絶縁層との界面準位密度が高くなるなどの原因により、電界効果移動度が低下する、又はしきい値電圧値の大きさが増加するなど、半導体素子の性能が低下する。
このように、耐熱性が低く、撓みやすいガラス基板のような基板が支持基板に用いられると、シリコンウエハから剥離されて支持基板上に固定された半導体層の表面凹凸を改善することが困難であるという問題が顕在化する。
特許文献６の処理装置は、結晶化や再結晶化処理については好適に用いることが出来るが、ＳＯＩ基板の単結晶半導体層のように、結晶性や表面の平坦性が重視される半導体試料において、レーザ処理による改質効果を十分に得るためには、レーザ照射直後のシリコンの溶融している時間をさらに長くする必要がある。特許文献６の処理装置において、レーザ照射領域に、マイクロ波に加え付加的な加熱手段を設けようとしても、装置構成においてマイクロ波アンテナと試料との間は２ｍｍ程度と狭く、加熱手段をこの間に設けるのは困難である。
また特許文献７の加熱方法を用いた場合も同様に、マイクロ波に加え、下側から加熱窒素を吹き付けても、支持基板の表面から熱が逃げるため、十分なシリコンの溶融時間の確保が難しい。
そこで本発明は、レーザ処理により単結晶半導体層の結晶性若しくは表面の平坦性、又は結晶性及び表面の平坦性を高めることのできる技術的手段を提供することを目的の一とする。また、耐熱性の低い基板が単結晶半導体層の支持基板に用いられたとしても、該単結晶半導体層の結晶性又は表面の平坦性、あるいは結晶性及び表面の平坦性を高めることのできる技術的手段を提供することを目的の一とする。
本発明の一例は、支持基板の第一の面にバッファ層を介して固定された単結晶半導体層に、レーザ光を照射するレーザ光照射手段と、該レーザ光が照射される領域の単結晶半導体層に加熱されたガスを吹き付ける加熱ガス吹付手段と、支持基板の第一の面とは反対側の第二の面から、該レーザ光が照射される領域の単結晶半導体層にマイクロ波を照射するマイクロ波照射手段と、を有するレーザ処理装置である。このレーザ処理装置の構成において、さらに支持基板浮上用窒素ガスを支持基板の第二の面より吹きつけ、支持基板を浮上させる手段を付加することができる。この場合において、支持基板浮上用窒素ガスは加熱されていることが好ましい。
本発明の一例に係るレーザ処理装置は、レーザ光照射手段に、加熱ガス吹付手段とマイクロ波照射手段を組み合わせることにより、単結晶半導体層においてレーザ光が照射される部分の温度を精密に制御することができる。加熱された窒素ガスの吹きつけ手段とマイクロ波照射手段は、単結晶半導体層のレーザ照射部が、急冷されないように作用する。
本発明の一例は、第１の面にバッファ層を介して固定された単結晶半導体層を有する支持基板の該単結晶半導体層が設けられた側から、加熱されたガスを吹きつけると共にレーザ光を単結晶半導体層に照射し、同時に第一の面と反対側の第二の面より、単結晶半導体層にマイクロ波を照射する半導体基板の作製方法である。この場合において、レーザ光の照射、加熱された窒素ガスの照射、及びマイクロ波の照射によって単結晶半導体層が溶融し、再単結晶化するまでの時間を、２００ナノ秒以上１０００ナノ秒以下と制御することは好ましい。
本発明の一例に係る半導体基板の作製方法は、レーザ光が照射される部分に、加熱されたガスとマイクロ波を照射することで、単結晶半導体層においてレーザ光が照射された後の冷却過程において、単結晶半導体層が急冷されないように作用する。
溶融している時間を延長することにより、単結晶半導体層がレーザビームの照射によって溶融してから固化するまでに、次のレーザビームを照射できるため、ショット数を低減することができる。別言すると、ショット数を低減しても十分な表面の平坦性が得られる。また、ショット数を低減することは生産性の向上に寄与する。レーザビームの走査において、１回のショットと次のショットとを一部重ねてオーバーラップさせる割合をオーバーラップ率と呼ぶが、溶融している時間を延長することにより、オーバーラップ率も十分の一程度にまで低減でき、さらに０％とすることもできる。
加熱された窒素ガスを吹きつけることで、吹きつけられた領域の単結晶半導体層を４００℃以上支持基板の歪点以下、好ましくは、４５０℃以上６５０℃以下の温度に加熱する。
窒素ガスが吹き出す開口、例えばノズル開口の方向にもよるが、加熱された窒素ガスを吹きつけると、レーザビームの照射領域に加えて、その周辺の単結晶半導体層も加熱することができる。ブロー手段の一つであるノズルは、ノズル先端のスリットから基板に向けて窒素ガスを吹きつけるエアーナイフと呼ばれるノズルを用いることができる。
レーザビームの走査を行う前に、照射しようとしている領域に対して加熱された窒素ガスを吹きつけることにより、レーザビームの照射領域を予め加熱することができるため、単結晶半導体層の溶融に必要なレーザビームのエネルギーを低減することができる。
必要なレーザビームのエネルギーを低減できれば、消費電力の削減に加え、レーザ発振器の寿命を延ばすことができる。レーザ発振器の寿命を延ばすことにより、部品の交換時期の間隔を長くすることができるため、生産性が向上する。
また、レーザビームの走査を行った後に、照射した領域に対して加熱された窒素ガスを吹きつけ、またマイクロ波を照射することにより、溶融している時間を延長することに加え、溶融した単結晶半導体層の冷却速度を自然冷却に比べて低減させることができる。
溶融した単結晶半導体層の冷却速度を自然冷却に比べて低下させることができれば、溶融している時間の延長により再単結晶化がスムーズに行われ、粒界のない単結晶半導体層を得ることができる。
また、本発明の一例を利用した半導体基板の作製方法において、単結晶半導体層に照射するレーザビームの断面形状を線状、正方形、または長方形とすることができる。線状の照射領域を有するレーザビームを走査することにより、溶融させて再単結晶化が生じる場所を移動させることができ、部分的に単結晶の精製が行われ、含まれる不純物が低減された単結晶半導体層を得ることができる。
また、線状の照射領域を有するレーザビームの照射面積は光学系により、適宜調節が可能であり、例えば長方形形状の一辺を長くすれば、複数の半導体基板を用いて、大面積を有するガラス基板上に複数の単結晶半導体層それぞれが隣り合うように固定し、その複数の単結晶半導体層に渡ってレーザビームを照射することができる。また、加熱された窒素ガスを吹きつけることにより、単結晶半導体層の溶融に必要なレーザビームのエネルギーを低減することができるため、光学系などを調節することによって、１回のショットの照射面積を拡大することができる。１回のショットの照射面積も拡大できれば、１枚当たりのレーザ処理にかかる時間を短縮することもできる。
また、単結晶半導体層に接する絶縁膜にハロゲンを含ませておくことで、レーザビームの照射時に、その絶縁膜も加熱されるため、絶縁膜からハロゲンが拡散し、単結晶半導体層と絶縁膜界面にハロゲンを偏析させることができる。ハロゲンを単結晶と絶縁膜との界面に偏析させることで、ハロゲンによりこの界面に存在するナトリウムなどのイオンを捕獲することができる。よって、支持基板にガラス基板を用いる場合は、ハロゲンを含んだ絶縁膜を形成し、単結晶半導体層を加熱しながらのレーザビームの照射処理は、ナトリウムなどの不純物汚染を防ぐために、非常に効果的である。
また、大面積基板を用いる場合、基板の下方に設置された窒素ガスを吹きつける手段によって基板を浮上させて基板の搬送を行う場合がある。レーザビーム照射領域に吹きつける加熱された窒素ガスによる気流を利用して、基板の搬送を補助することができる。また、搬送のための気流により冷却される恐れがあるため、レーザビーム走査の際においては、下方から吹きつける窒素ガスも加熱させて行うことが好ましい。
レーザビームを照射することで溶融され、再単結晶化された単結晶シリコン層の表面は平坦化される。平坦化処理には、化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、略称：ＣＭＰ）が知られているが、ガラス基板は撓みやすく、うねりがあるため、支持基板にガラス基板を使用した場合、ＣＭＰで単結晶半導体層の平坦化処理を行うことは困難である。この平坦化処理をレーザビームの照射処理で行うと、支持基板を破損する力を加えることなく、かつ歪み点を超える温度で支持基板を加熱することなく、単結晶半導体層の平坦化することが可能である。したがって、支持基板にガラス基板を使用することが可能になる。
本発明の一例に係るレーザ処理装置は、単結晶シリコン層が形成された基板に、窒素ガスを吹き付け、マイクロ波を照射し、レーザ光を照射することにより、レーザ照射時の単結晶シリコン層の溶融時間に作用し、良好な単結晶シリコン層の再単結晶化を行うことが可能である。また、同作用により、単結晶半導体層を良好に平坦化することが可能である。また、同作用により、得られた半導体素子を用い、高性能な半導体素子を形成することが可能になる。
（Ａ）作製装置の断面図。（Ｂ）支持基板の上面図。 レーザ照射装置の構成の一例を示す図。 気体噴出部の構成の一例を示す外観図。 気体噴出部の構成の一例を示す断面図。 セラミックサーミスタの構成の一例を示す外観図。 レーザ照射装置の光学系の構成の一例を示す図。 マイクロ波照射装置の構成の一例を示す図。 作製装置の斜視図の一例を示す図である。 加熱したガスの吹きつけ方法の一例を示す断面図。 半導体基板の構成の一例を示す外観図。 単結晶半導体基板の構成の一例を示す外観図。 半導体基板の作製方法を示す断面図。 半導体基板の作製方法を示す断面図。 半導体基板の作製方法を示す断面図。 半導体基板の作製方法を示す断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 マイクロプロセッサの構成の一例を示すブロック図。 半導体装置の構成の一例を示すブロック図。 （Ａ）液晶表示装置の画素の平面図。（Ｂ）Ｊ−Ｋ切断線による図２１（Ａ）の断面図。 （Ａ）エレクトロルミネセンス表示装置の画素の平面図。（Ｂ）Ｊ−Ｋ切断線による図２２（Ａ）の断面図。 （Ａ）携帯電話の外観図。（Ｂ）デジタルプレーヤーの外観図。（Ｃ）電子ブックの外観図。 携帯電話の外観図。 ガラス基板上に接合した単結晶半導体層の一例を示す断面図。 半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。
以下に、本発明の具体例を説明する。本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は実施の形態の記載内容に限定して解釈されるものではない。また、異なる図面間で同じ参照符号が付されている要素は同じ要素を表しており、材料、形状、作製方法などについて繰り返しになる説明は省略している。
（実施の形態１）
本実施の形態では、基板の表面側及び裏面側の両方に加熱した窒素ガスを吹きつけてレーザ照射ができ、且つ、大面積基板を処理できる作製装置の一例を示す。尚、ここでは大面積基板上に、複数領域に区切られた単結晶シリコン層が形成されており、レーザ照射することでシリコンを溶融、再単結晶化し、単結晶シリコン層の表面を平坦化する処理を例示する。また、レーザ光照射の処理時間を短縮するため、一度に照射できるレーザ光の照射領域の長さＬを長くし、大面積基板を一方向に移動させることでレーザ光の照射を完了させる作製装置とする。
本発明のレーザ処理装置の１つは、支持基板の第一の面にバッファ層を介して固定された単結晶半導体層に、レーザ光を照射する手段と、単結晶半導体層のレーザ光が照射される領域に、加熱された窒素ガスを吹きつける手段と、支持基板の第一の面と反対側の第二の面から単結晶半導体層に、マイクロ波を照射する手段を有することを特徴とする。また本発明の半導体基板の作製方法の１つは、支持基板の第一の面にバッファ層を介して固定された単結晶半導体層へのレーザ光の照射、単結晶半導体層のレーザ光が照射される領域に、加熱された窒素ガスの吹きつけ、及び支持基板の第一の面と反対側の第二の面から単結晶半導体層へのマイクロ波の照射を同時に行うことを特徴とする。
また、本発明のレーザ処理装置の１つは、支持基板の第一の面を上側とし、支持基板の第二の面に支持基板浮上用として窒素ガスを吹き付け、支持基板を浮かせた状態にて搬送する。
本発明のレーザ処理装置の１つは、ＳＯＩ基板の単結晶部分の欠陥を修復することができる。すなわち本発明のレーザ処理装置の１つにて、支持基板にバッファ層を介して形成された単結晶半導体層を溶融し、再単結晶化させることができる。再単結晶化とともに、溶融されていた単結晶部分の欠陥は修復される。半導体層へのレーザビームの照射は、単結晶半導体層の上面におけるレーザビームの照射領域に、加熱された窒素ガスを吹き付けながら行われる。単結晶半導体層の一部にマイクロ波を照射する方法は、支持基板において単結晶半導体層が形成された面の裏側の方に配置された導波管及びアンテナよりマイクロ波を支持基板に照射することで行われる。
レーザビームの照射により、単結晶半導体層のレーザビームが照射されている領域の表面から任意の深さまでを溶融する。または、単結晶半導体層のレーザビームが照射されている領域の全てを溶融する。
ここでは、単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分において同じ方向を向いている結晶のことをいい、かつ結晶と結晶との間に結晶粒界が存在しない結晶である。なお、本明細書では、結晶欠陥やダングリグボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶であるものは単結晶とする。また、単結晶半導体層の再単結晶化とは、単結晶構造の半導体層が、その単結晶構造と異なる状態（例えば、液相状態）を経て、再び単結晶構造になることをいう。あるいは、単結晶半導体層の再単結晶化とは、単結晶半導体層を再結晶化して、単結晶半導体層を形成するということもできる。
支持基板には歪み点が６５０℃以上６９０℃以下の基板を用いることが好ましい。支持基板にはガラス基板を用いることができる。例えば、無アルカリガラス基板を用いることができる。
また、単結晶半導体基板から分離される単結晶半導体層の厚さは２０ｎｍ以上２００ｎｍ以下が好ましい。
バッファ層は、１層または２層以上の膜で形成することができる。バッファ層には、支持基板側からナトリウムが拡散することを防止できるバリア層を含むことが好ましい。レーザビームを照射するときに、単結晶半導体層と共に支持基板は加熱され、かつ溶融した単結晶半導体層からの熱が伝導することでも支持基板が加熱される。支持基板にアルカリ金属、またはアルカリ土類金属などの不純物（代表的には、ナトリウム）が含まれている場合、支持基板の温度上昇によって、このような不純物が支持基板から単結晶半導体層に拡散するおそれがある。バリア層を設けることで、単結晶半導体層に不純物が拡散することを防ぐことができる。
また、バッファ層は、単結晶半導体層に密着し、かつ塩素またはフッ素などのハロゲンを含む絶縁膜を有することが好ましい。
本発明の半導体装置の作製方法の１つは、窒素ガス雰囲気中で、レーザビームの照射領域に窒素ガスを吹き付けながら、半導体層にレーザビームを照射する。このとき窒素ガス雰囲気に含まれる酸素濃度は３０ｐｐｍ以下、好ましくは３０ｐｐｂ以下であることが好ましい。さらに好ましくは、前記酸素濃度に加え、窒素ガス雰囲気に含まれる水分（Ｈ２Ｏ）濃度も３０ｐｐｍ以下であることが好ましい。最も好ましくは、窒素ガス雰囲気に含まれる酸素濃度３０ｐｐｂは以下、且つ、水分濃度は３０ｐｐｂ以下である。
また、吹きつける窒素ガスも高純度の窒素ガスを用いることが好ましく、窒素ガスに含まれる酸素濃度は３０ｐｐｍ以下、好ましくは３０ｐｐｂ以下であることが好ましい。また、窒素ガスの水分（Ｈ２Ｏ）濃度も３０ｐｐｍ以下であることが好ましい。望ましくは、窒素ガスに含まれる酸素濃度３０ｐｐｂ以下、且つ、水分濃度３０ｐｐｂ以下とする超高純度ガスを用いる。レーザ照射の際に、窒素雰囲気及び吹きつける窒素ガスに含まれる酸素元素を極力低減することで、単結晶半導体層表面にレーザ照射による酸化膜が形成されることを防ぐ。
また、単結晶半導体層の温度を短時間で昇温させるためには、ステージに加熱手段を設けてステージ加熱と同時に加熱した窒素ガスを吹きつけることが好ましい。また、単結晶半導体層の温度を短時間で昇温させるため、基板の表面側及び裏面側の両方から加熱された窒素ガスを吹き付けながら、半導体層にレーザビームを照射することが好ましい。
また、本発明のレーザ処理装置の１つは、支持基板に周波数が３００ＭＨｚ以上３００ＧＨｚ以下のマイクロ波を照射する手段を有する。マイクロ波は移動可能なキャリアに対して、振動を与え、キャリア分布が拡張する。シリコン中のキャリアとしては、不純物添加による注入電子や、不対電子等が挙げられる。マイクロ波は、１μｍ以下の膜厚の固体のシリコン層に対しては、不対電子が少ないことから、該層へ吸収されにくい。一方レーザ等でシリコンを溶融した場合キャリアが発生し、さらにこの領域にマイクロ波を照射した場合、溶融シリコン下方に存在する溶融していないシリコン原子の、不対電子に対して電子分布が拡張する。すなわちシリコン薄膜にレーザを照射した場合、溶融している領域近傍のみ、マイクロ波は吸収される。そのため基板の広い領域を加熱することが無く、基板の歪を生じさせにくい。
本発明の半導体基板の作製装置の１つは、支持基板の第二の面から単結晶半導体層に、マイクロ波を照射する手段を有する。なぜなら、支持基板の第一の面より、加熱された窒素ガスを吹きつける手段、及びレーザ光を照射する手段を設けるため、マイクロ波を照射する設置箇所を支持基板の第一の面の方に設けることが困難なためである。
単結晶半導体層の表面に対して加熱された窒素ガスを吹きつけ、またマイクロ波を照射しながら、レーザビームを照射することにより、単結晶半導体層が溶融している時間を延長させることができる。室温でレーザビームを照射した場合、溶融している時間は約１００ナノ秒程度以下であるが、加熱された窒素ガスを吹きつけ、またマイクロ波を照射することにより、溶融している時間を延長することができる。好ましくは、溶融している時間を２００ナノ秒以上１０００ナノ秒以下とする。１０００ナノ秒を超えると、熱が伝導して支持基板であるガラス基板が溶融するなど、支持基板にダメージを与える恐れがある。
単結晶半導体層の表面に加熱された窒素ガスを吹きつけ、またマイクロ波を照射しながら、レーザビームを照射することにより、以下に示す多くの効果の少なくとも一つが得られる。
溶融している時間を延長することにより、シリコン原子の移動の制限が小さくなる。溶融時、表面張力が原子の移動に作用するが、溶融時間の延長により被照射面の平坦性が格段に向上する。また、単結晶半導体層中のダングリングボンドや、単結晶半導体層と下地膜との界面の欠陥などのミクロな欠陥を除去することができ、より高品質の単結晶半導体層を得ることができる。本明細書において述べられる、加熱された窒素ガスの吹きつけ及びマイクロ波の照射、と同時にレーザビームを照射した単結晶半導体層の被照射領域は、溶融し、再単結晶化させた結果、優れた特性を有する単結晶半導体層となる。
以下、上記の構成を持つ作製装置の詳細を示す。
レーザビームの走査を行う前に、照射しようとしている領域に対して加熱された気体を吹きつけることにより、レーザビームの照射領域を予め加熱することができるため、単結晶半導体層の溶融に必要なレーザビームのエネルギーを低減することができる。また、光学系などを調節することによって、１回のショットの照射面積も拡大することができる。１回のショットの照射面積を拡大できれば、１枚当たりのレーザ光照射処理にかかる時間を短縮することもできる。ここでは、レーザ発振器の出力できるエネルギーを最大限に利用してレーザ光の照射領域の長さＬを長くする。
また、レーザ照射の際、大面積基板１４０５とレーザ光の照射領域１４１１と単結晶半導体層１４０６との位置関係を示した上面図を図１（Ｂ）に示す。図１（Ｂ）に示すように、レーザ光の照射領域の長さＬは、６個並べて配置した単結晶半導体層１４０６の合計よりも長い。また、大面積基板１４０５の幅はＷで示している。また、大面積基板の幅Ｗと直交する方向におけるレーザ光の照射領域をレーザ光の幅と呼ぶ。ここでは大面積基板１４０５のサイズを６００ｍｍ×７２０ｍｍとし、１枚の基板に２４個の単結晶半導体層１４０６を配置している例である。単結晶半導体層１４０６は、それぞれシリコンウエハから分離した層である。
図１（Ａ）は、作製装置の一部を示す断面図であり、この作製装置は、チャンバー内に複数のステージを有し、ステージに設けられた流出穴から加熱された窒素ガスを吹きつけて基板を浮上させて搬送する手段を有する。なお、図１（Ａ）ではチャンバーは図示しない。
また、チャンバー内の酸素濃度、水分濃度はともに３０ｐｐｍ以下、好ましくは３０ｐｐｂ以下とする。そのため、チャンバー（反応容器）内の酸素やＨ２Ｏなどのガスの残留を極力低減するため、到達最低圧力を１×１０−７〜１×１０−１０Ｔｏｒｒ（約１×１０−５Ｐａ以上１×１０−８Ｐａ以下）の超高真空（ＵＨＶ）領域に下げた後、極低酸素分圧Ｎ２ガス発生装置を用いて高い純度の窒素ガスを流し、チャンバー内を窒素雰囲気とする。また、高い純度の窒素ガスをチャンバー外に排気した後、再度チャンバー内に循環する機構を設けてもよい。循環させることで、さらに含有酸素濃度や水分濃度を下げることも可能である。また、加熱されたガスの温度を保ったまま循環させることができるのであれば、再度吹きつける場合に加熱のためのエネルギーを抑えることができる。また、再利用することとなるため、高価である高純度ガスの消費を抑えることができる。
また、作製装置には発振器１５０１、導波管１５０２、誘電体１５０３が設けられている。発振器１５０１ではマイクロ波を照射することが出来、誘電体１５０３を介して大面積基板１４０５に放射する。マイクロ波は周波数が３００ＭＨｚ以上３００ＧＨｚ以下の周波数であれば良く、代表的には２．４５ＧＨｚが挙げられる。マイクロ波はレーザでシリコンを溶融する箇所に照射できれば良く、その照射領域は少なくとも図１（Ｂ）におけるレーザ光の照射領域１４１１を含ませれば良い。誘電体１５０３表面はステージ１４０１表面の延長上にあり、ステージを兼ねることとなる。また誘電体１５０３はレーザ光の照射領域にあるが、材料としては石英ガラス、酸化珪素、サファイア等を用い、レーザ光によって加熱されないもの、また耐熱性が高いものとする。
チャンバー内の真空度を１０−５Ｐａよりも低くする超高真空排気を行う場合、クライオポンプを併用し、ターボ分子ポンプによる排気を行い、さらにクライオポンプを使って真空排気することが好ましい。
チャンバーの内壁を鏡面加工し、内壁からのガス放出を低減するためにベーキング用のヒータを設けても良い。チャンバーをベーキング（２００℃〜３００℃）してチャンバー内に存在する水分を主成分とする残留ガスを取り除くことが好ましい。
気体貯蔵装置１４３０に貯蔵されている窒素ガスがチューブ１４２９に設けられたバルブを介して極低酸素分圧Ｎ２ガス発生装置１４２８に供給する。そして、極低酸素分圧Ｎ２ガス発生装置１４２８からチューブ１４２７と気体加熱装置１４２６とチューブ１４２５を通過させてステージ１４０１の複数の流出穴１４１２に供給される。極低酸素分圧Ｎ２ガス発生装置１４２８では、窒素ガスの流量、圧力が調節され、大面積基板１４０５が浮上するように、窒素ガスを供給する。
また、レーザ照射領域と重ならないように２つのステージ１４０１及び１４０２の間隔が空けられており、レーザ光が照射されてステージが加熱されないように設置されている。また、ステージ１４０２にも同様に、複数の流出穴１４１２が設けられている。また、気体貯蔵装置１４２０に貯蔵されている窒素ガスがチューブ１４１９に設けられたバルブを介して極低酸素分圧Ｎ２ガス発生装置１４１８に供給する。そして、極低酸素分圧Ｎ２ガス発生装置１４１８からチューブ１４１７と気体加熱装置１４１６とチューブ１４１５を通過させてステージ１４０２の複数の流出穴１４１２に供給される。
チャンバー内の酸素濃度、水分濃度はともに３０ｐｐｍ以下、好ましくは３０ｐｐｂ以下とするため、複数の流出穴１４１２から流出させる支持基板浮上用窒素ガスも高純度のガスを用いることが好ましい。なお、図１（Ａ）ではステージの下方に気体加熱装置や気体貯蔵装置などを図示しているが、説明のための一例であって、特に限定されず、各チューブを延長することで他の場所に設置することができることは言うまでもない。
２つのステージ１４０１及び１４０２に設けられた複数の流出穴１４１２により基板を浮上させ、両サイドに配置される搬送ローラ（図示しない）により搬送方向に力を加えられ、白抜き矢印で示した方向に大面積基板１４０５を搬送できる。
以下、図面を参照して、本実施の形態のレーザ照射装置を説明する。図２は、レーザ照射装置の構成の一例を説明する図面である。
レーザ照射装置は、レーザビーム３００を発振するレーザ発振器３０１と、被処理物である支持基板３０２を配置するステージ３０３を有する。レーザ発振器３０１にはコントローラ３０４が接続されている。コントローラ３０４の制御により、レーザ発振器３０１から発振するレーザビーム３００のエネルギーや、繰り返し周波数などを変化させることができる。ステージ３０３には、抵抗加熱装置など加熱装置が設けられており、支持基板３０２を加熱できるようになっている。
レーザ発振器３０１とステージ３０３の間には、レンズやミラーなどを含む光学系３０５が配置されている。レーザ発振器３０１から射出されたレーザビーム３００は、光学系３０５により、そのエネルギー分布が均一化され、かつその断面形状が線状に成形される。光学系３０５を通過したレーザビーム３００は、気体噴出部３０６を通過し、ステージ３０３上に固定された支持基板３０２に照射される。
気体噴出部３０６は、支持基板３０２に窒素ガス３０７を吹き付けるための箱状の部材である。別言すると、気体噴出部３０６は、内部に空洞を有する板状の部材である。
レーザ照射装置は、ボンベなどの窒素ガス３０７を貯蔵するための気体貯蔵装置３０８、窒素ガス３０７を気体貯蔵装置３０８から気体噴出部３０６に供給するための気体供給装置３０９、および窒素ガス３０７を加熱するための気体加熱装置３１０を有する。気体貯蔵装置３０８はチューブ３２１によって気体供給装置３０９に連結されている。気体加熱装置３１０は、上流側の気体供給装置３０９とチューブ３２２により連結され、下流側の気体噴出部３０６とチューブ３２３により連結されている。
気体噴出部３０６から噴出する窒素ガス３０７及び流出穴１４１２（図１（Ａ）参照）から噴出する窒素ガスは、特に高純度のものを用いることが好ましく、窒素ガスに含まれる酸素濃度は３０ｐｐｍ以下、好ましくは３０ｐｐｂ以下であることが好ましい。また、窒素ガスの水分（Ｈ２Ｏ）濃度も３０ｐｐｍ以下であることが好ましい。望ましくは、窒素ガスに含まれる酸素濃度３０ｐｐｂ以下、且つ、水分濃度３０ｐｐｂ以下とする超高純度ガスを用いる。例えば、酸素濃度が３０ｐｐｍよりも多く含む窒素ガスを用いる場合、レーザ照射領域近傍の雰囲気は加熱されているため、酸素との反応性が大きくなり、レーザ照射の際に表面に薄い酸化膜が形成される恐れがある。この薄い酸化膜は除去することが好ましいため、除去工程が増加してしまう。窒素ガスに含まれる酸素濃度３０ｐｐｂ以下、且つ、水分濃度３０ｐｐｂ以下とする超高純度ガスを用いることで、レーザ照射時の酸化膜の形成を防止する。
気体貯蔵装置３０８に貯蔵されている窒素ガス３０７は、気体供給装置３０９によって、気体加熱装置３１０に供給される。窒素ガス３０７は気体加熱装置３１０を通過することで、加熱され、加熱された窒素ガス３０７が気体噴出部３０６に供給され、支持基板３０２に吹き付けられる。
図３は、気体噴出部３０６の構成の一例を示す図面であり、その外観が図示されている。図４は、図３の気体噴出部３０６の内部構造を説明するための断面図である。
気体噴出部３０６は、板状の部材であり、上面にレーザビーム３００が通過する窓３３１が取り付けられ、その窓３３１に対向する面に開口部３３２が形成された枠３３３でなる。枠３３３に窒素ガス３０７が通るチューブ３２３が連結されている。枠３３３、および窓３３１で囲まれた空洞３３４に気体加熱装置３１０を通過した窒素ガス３０７が供給される。この窒素ガス３０７は開口部３３２から噴出し、被処理物に吹き付けられる。窒素ガス３０７を噴出することにより、気体噴出部３０６を被処理物上面から浮上させる（図２参照）。図４においては、被処理物として、無アルカリガラス基板３９５上にバッファ層３９６と、単結晶半導体層３９７を図示している。
気体噴出部３０６の開口部３３２は、窒素ガス３０７の吹き出し口の機能だけでなく、レーザビーム３００が通過するスリットの機能を持つ。このような構造により、支持基板３０２において、レーザビーム３００が照射される領域は、窒素ガス３０７が吹き付けられている領域となる。
窓３３１はレーザビーム３００を通過できればよく、使用するレーザ光の強度に耐えうる耐熱性が高い材料、例えば石英板で形成することができる。枠３３３は、例えば、セラミックなどで形成することができる。
次に、気体加熱装置３１０の構成を説明する。例えば、窒素ガス３０７が通過するチューブ３２３を加熱するヒータと、ヒータを制御するコントローラ、コントローラの制御によって、ヒータを発熱させ、チューブ３２３を加熱する。加熱されたチューブ３２３を窒素ガス３０７が通過することで、窒素ガス３０７が加熱される。また、窒素ガス３０７と発熱体を接触させることで、窒素ガス３０７を加熱することもできる。発熱体には、窒素ガスを吹きつけて単結晶半導体層を４００℃以上無アルカリガラス基板の歪点（７６０℃）以下、好ましくは、４５０℃以上６５０℃以下の温度になるように十分な高温に加熱されたガスを用いるため、そのガスに接触しても耐えることのできる材料、例えばセラミックなどを用いることができる。
また、窒素ガス３０７の過剰な加熱を防ぐために、正の抵抗温度係数（Ｐｏｓｉｔｉｖｅ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ、ＰＴＣ）を有するセラミックを含むサーミスタを、気体加熱装置３１０に設けることが好ましい。その理由は、ＰＴＣを有することで、キュリー温度以上の温度にセラミックが発熱すると、セラミックの抵抗が急激に増加するため、過剰な加熱を防止できるという特長を有するからである。図５に、セラミックサーミスタの構成の一例を示す。図５のセラミックサーミスタ３４０は、ＰＴＣ特性を有するセラミックでなる発熱体３４１、および発熱体３４１の端部に設けられた一対の電極３４２、３４３を有する。発熱体３４１は、複数の孔３４４を有するハニカム構造となっている。なお、図５では、発熱体３４１の孔３４４の形状を六角形としたが、孔３４４の形状は六角形に限定されるものではなく、円、四角形、不定形など任意の形状にすることができる。
加熱された窒素ガス３０７をセラミックサーミスタの孔３４４を流れるように、セラミックサーミスタが配置される。加熱された窒素ガス３０７により、発熱体３４１が加熱される。電極３４２、３４３間の電圧を監視する。電極３４２、電極３４３間の電圧値から発熱体の抵抗値の変化が検出され、その抵抗値から発熱体３４１の温度が分かる。したがって、セラミックサーミスタで窒素ガス３０７の温度を監視することができる。例えば、セラミックサーミスタにより、発熱体３４１の温度が所定の温度以上になったことが検出されると、窒素ガス３０７を加熱するためのヒータを制御し、その動作を停止する、またはその出力を抑えることで窒素ガス３０７が過熱されることを防ぐ。
図６に光学系３０５の構成の一例を示す。図６（Ａ）に示す光学系３０５はレーザビーム３００の断面形状を線状に加工し、かつそのエネルギー分布を均一にするための光学系である。
光学系３０５には、レーザ発振器３０１側から、シリンドリカルレンズアレイ３５１、シリンドリカルレンズアレイ３５２、シリンドリカルレンズアレイ３５３、シリンドリカルレンズ３５４、シリンドリカルレンズ３５５、ミラー３５６、ダブレットシリンドリカルレンズ３５７が配置されている。なお、一点鎖線で囲った領域３５８は光学系３０５の部分的な領域である。図６（Ｂ）には、光路を中心にシリンドリカルレンズアレイ３５１からシリンドリカルレンズ３５５までの各光学素子を９０度回転した平面図を示している。
光学系３０５に入射したレーザビーム３００は、シリンドリカルレンズアレイ３５１、シリンドリカルレンズアレイ３５２、シリンドリカルレンズアレイ３５３を通過することで、レーザビーム３００の幅方向のエネルギープロファイルがガウシアン分布から長方形状に変化する。線状ビームは、シリンドリカルレンズ３５４、３５５を通過することで、長さ方向のビーム長が長くされ、且つ幅方向に集光される。レーザビーム３００はミラー３５６で反射される。ダブレットシリンドリカルレンズ３５７により、レーザビーム３００はビームの幅方向に集光される。その結果、線状のレーザビームが気体噴出部３０６に入射される。
レーザ発振器３０１には、連続発振レーザ、疑似連続発振レーザおよびパルス発振レーザを用いることができる。部分溶融させるためパルス発振レーザが好ましい。パルス発振レーザの場合は、繰り返し周波数１ＭＨｚ以下、パルス幅１０ｎ秒以上５００ｎ秒以下とすることができる。代表的なパルス発振レーザは、４００ｎｍ以下の波長のビームを発振するエキシマレーザである。レーザとして、例えば、繰り返し周波数１０Ｈｚ〜３００Ｈｚ、パルス幅２５ｎ秒、波長３０８ｎｍのＸｅＣｌエキシマレーザを用いることができる。
レーザビーム３００のエネルギーは、レーザビーム３００の波長、レーザビーム３００の表皮深さ、単結晶半導体層の膜厚などを考慮して決定することができる。レーザビーム３００のエネルギーは、例えば、３００ｍＪ／ｃｍ２以上８００ｍＪ／ｃｍ２以下の範囲とすることができる。例えば、単結晶半導体層の厚さが１２０ｎｍ程度であり、レーザ発振器にパルス発振レーザを用い、レーザビーム３００の波長が３０８ｎｍの場合は、レーザビーム３００のエネルギー密度は６００ｍＪ／ｃｍ２以上７００ｍＪ／ｃｍ２以下とすることができる。
なお、レーザを照射する半導体層まわりの雰囲気と、光学系３０５の雰囲気とを分断するために光学系３０５を囲い、レーザ光を透過させる石英窓を設けてもよい。例えば、本実施の形態では、光学系３０５を窒素パージすることで光学系の劣化を抑えることができる。
次に、図２のレーザ照射装置によって、単結晶半導体層にレーザビームを照射する方法を説明する。ここでは、窒素ガスとして高純度の窒素ガスを吹き付けることにする。
まず、単結晶半導体層が貼り付けられた支持基板３０２をステージ３０３に配置する。気体貯蔵装置３０８に貯蔵されている窒素ガスが気体供給装置３０９により気体噴出部３０６に供給される。気体供給装置３０９では、窒素ガスの流量、圧力が調節され、気体噴出部３０６が浮上するように、窒素ガスを供給する。窒素ガスは、気体加熱装置３１０を通過することで、加熱されて気体噴出部３０６に供給される。
レーザ発振器３０１から射出したレーザビーム３００は、光学系３０５により断面が線状の線状ビームにされる。図２では、紙面に垂直な方向が線状のレーザビーム３００の長さ方向である。
線状に加工されたレーザビーム３００は、気体噴出部３０６を通過し、試料すなわち基板に照射される。図２の白抜き矢印に沿って、ステージ３０３を移動しながら、かつ加熱された窒素ガスを試料すなわち支持基板３０２に吹き付けながら、レーザビーム３００を照射する。白抜き矢印の方向は、線状のレーザビーム３００の幅方向である。
上記レーザ照射装置は、耐熱性の低い基板が半導体層の支持基板に用いられたとしても、半導体層の表面の平坦化が可能なレーザ照射装置である。
上記レーザ照射装置は、ステージ３０３を大気雰囲気から隔離するためのチャンバーを用いずに、レーザ照射の雰囲気を制御することができる。よって、レーザ照射装置を小型化、安価にすることができ、また装置の維持管理の費用を抑えることができる。
マイクロ波を照射する手段、およびその構造について図７を用いて説明する。図７には図１（Ａ）に示された様に、発振器１５０１、導波管１５０２、誘電体１５０３が組み込まれるように設けられている。誘電体１５０３は、ステージ１４０１に組み込まれるように設置され、またステージを兼ねる。
発振器１５０１から発生するマイクロ波は、ＵＨＦ（Ｕｌｔｒａ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）、ＳＨＦ（Ｓｕｐｅｒ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）、およびＥＨＦ（Ｅｘｔｒｅｍｅｌｙ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）の何れかの帯域内であれば良い。詳細は以下の通りである。
・ＵＨＦ ３００ＭＨｚ以上３ＧＨｚ以下
・ＳＨＦ ３ＧＨｚ以上３０ＧＨｚ以下
・ＥＨＦ ３０ＧＨｚ以上３００ＧＨｚ以下
代表的には２．４５ＧＨｚを用いる。
図１（Ｂ）のようなレーザの照射領域となる場合、導波管１５０２の長さはＬ方向に沿って長くなる。導波管１５０２にはスロット１５０４が設けられ、ここからマイクロ波が誘電体１５０３に伝わる。図７ではスロット１５０４及び誘電体１５０３は、マイクロ波照射領域に複数個間隔を置いて並べられているが、何れも連続して配置してもよい。
図２のようなレーザ照射手段と窒素ガスを吹き付ける手段は、単結晶半導体層１４０６側に設け、それぞれを作用し照射させることが効果的である。このとき基板の表面からでは、効果的にマイクロ波を大面積基板１４０５に照射するための誘電体１５０３を設置する領域を確保することが難しくなる。そのため本発明のレーザ処理装置の１つ、およびその作製方法の１つは、図１及び図７で示されるような、光学系３０５、気体噴出部３０６が組み込まれた部分を、基板の表面側に設け、誘電体１５０３を基板の裏面側に設け、マイクロ波は裏面側から照射する。
また、図８に斜視図の一例を示す。図８に示すようにステージ１４０２には、排気穴１４０４が設けられ、排気穴１４０４から排気する流量を調節する流量調節器（図示しない）が設けられている。また、流出穴はステージの中央部よりも端部に多く設けることで、基板の撓みを防いでいる。
また、加熱した窒素ガスを大面積基板１４０５に吹きつけるブロー手段を用いて、さらに微調節を行うことができ、基板の撓みを防ぐことができる。誘電体１５０３部分からはブローすることは出来ないが、基板の送り方向には幅が狭いため、基板の撓みを抑えることが出来る。
また、固定軸１４２１によってチャンバー底部に固定されている気体噴出部３０６を有するブロー手段には石英窓１４１０が設けられておりレーザ光が通過するように設置されている。また、気体噴出部３０６にはチューブ３２３が設けられており、気体加熱装置３１０から加熱された窒素ガスが供給される。
図８中に示すレーザ照射手段は、レーザ発振器３０１、ホモジナイザが組み込まれている光学装置１４０７、落射ミラー１４０８、ダブレットレンズ１４０９ａ、１４０９ｂ、を有している。なお、一般的にレーザビームのエネルギー分布を均一化させることをホモジナイズといい、ホモジナイズする光学系をホモジナイザという。レーザ発振器３０１から射出されたレーザビームは、球面レンズにより拡大される。なお、球面レンズは、レーザ発振器３０１から出るビームスポットが十分に大きい場合には必要ない。次いで、シリンドリカルレンズアレイにより、スポットが線状の長辺（長軸）方向に分割される。その後、シリンドリカルレンズアレイの後方に置かれたシリンドリカルレンズによって、レーザビームは大面積基板１４０５において１つに合成された線状ビームが照射される。また、これにより、大面積基板１４０５面において線状ビームのビームスポットの長辺方向のエネルギー分布の均一化（長軸ホモジナイズ）がなされ、長辺方向の長さが決定される。
また、ブロー手段をスリットが形成されたマスクとして用いてもよい。
また、基板の表面側及び裏面側の両方から加熱された窒素ガスを吹き付けながら、半導体層にレーザビームを照射することにより、単結晶半導体層の温度を短時間に昇温させることができる。また、図１（Ａ）（Ｂ）乃至図８に示すレーザ処理装置を用いることにより、短時間でレーザ照射処理を行うことができる。
（実施の形態２）
本実施の形態では、図２に示したレーザ照射装置の構成の一例とは異なる例を図９に示す。
一方向にガスを吹きつける装置の一部の拡大断面図が図９である。
大型の透光性基板８２０上にバッファ層８２１を介して単結晶シリコン層８２２を固定している。バッファ層８２１は多層構造であり、バリア層８２６が設けられ、その上に接合層８２７が設けられている。
ブロー手段８２５から加熱されたガスを基板に吹きつけ、実線で示す矢印の方向に気流を形成する。加熱されたガスは、ここでは図示しないが、ブロー手段８２５に窒素ガスを供給する気体供給装置と、気体供給装置から供給される窒素ガスを加熱する気体加熱装置とを有する。
また、レーザ光８２３を単結晶シリコン層８２２に照射する。ステージを移動させることによって基板を白抜きの矢印の方向に移動させる。
また、線状のレーザを照射する際、加熱された窒素ガスを吹きつけて単結晶シリコン層を無アルカリガラス基板の歪点以下の温度である５００℃程度まで加熱する。
ブロー手段８２５の開口は、そのレーザ光８２３の照射領域よりも幅が広いことが好ましい。
ブロー手段８２５が設けられており、ガスを基板に吹きつけることによって、点線で示す矢印の方向に気流を形成する。気流の方向とステージの移動方向を同じにすることが好ましい。また、ステージの移動方向は、線状のレーザ光８２３の照射領域の長手方向と直交する方向とする。
なお、簡略化のため、光学系やレーザ発振器などを省略して図示している。光学系やレーザ発振器は、図６に示した構成を用いることができる。レーザ発振器は、コンピュータに接続され、制御を行う。ブロー手段８２５もコンピュータに接続し、ブロー手段８２５もコンピュータにより制御する。
一方向に加熱したガスを吹きつける場合、ブロー手段８２５はレーザ光８２３と距離をとることができるため、直接照射されることを防ぐことができる。従って、ブロー手段８２５として加熱されたガスに耐えることができるのであれば、レーザ光に弱い材料を用いることもできる。
図９に示す装置を用いて、加熱された窒素ガスを吹きつけ、且つ、支持基板にバッファ層を介して固定された単結晶シリコン層８２２の一部にレーザ光８２３を照射して、単結晶シリコン層８２２を溶融することで、再単結晶化させる。再単結晶化により平坦な表面を得ることができる。レーザ光８２３の照射によって、単結晶シリコン層８２２のレーザ光８２３が照射されている領域を、部分溶融または完全溶融させる。
レーザ光８２３の照射により、部分溶融させる場合、単結晶シリコン層８２２では、溶融された部分が凝固するときに、下層の溶融されていない固相部分である単結晶半導体から結晶成長し、いわゆる縦成長が起こる。下層の固相部分は単結晶であり、結晶方位がそろっているため、結晶粒界が形成されず、レーザ照射処理後の単結晶シリコン層８２２は、結晶粒界の無い単結晶半導体層とすることができる。また、溶融された表面近傍または上層は、凝固することで再単結晶化するが、下層の固相部の単結晶半導体と結晶方位が揃った単結晶半導体が形成される。よって、主表面の面方位が（１００）の単結晶シリコンウエハを単結晶半導体基板として用いた場合、単結晶シリコン層８２２の主表面の面方位は、（１００）であり、レーザ照射処理によって部分溶融し、再単結晶化された単結晶シリコン層８２２の主表面の面方位は（１００）になる。
また、レーザ光８２３の照射により、完全溶融させる場合、溶融された領域は、溶融された領域と隣接している単結晶半導体から結晶成長させることができ、横成長が起こる。溶融されていない部分は、単結晶であり、結晶方位がそろっているため、結晶粒界が形成されず、レーザ照射処理後の単結晶シリコン層８２２は、結晶粒界の無い単結晶半導体層とすることができる。また、完全溶融された領域は、凝固することで再単結晶化するが、隣接している溶融していない部分の単結晶半導体と結晶方位が揃った単結晶半導体が形成される。よって、主表面の面方位が（１００）の単結晶シリコンウエハを単結晶半導体基板として用いた場合、単結晶シリコン層８２２の主表面の面方位は、（１００）であり、レーザ照射処理によって完全溶融し、再単結晶化された単結晶シリコン層８２２の主表面の面方位は（１００）になる。
よって、部分溶融させる場合であっても、完全溶融させる場合であっても、一つの単結晶シリコン層８２２内の結晶方位はそろっているため、後に単結晶シリコン層８２２とほぼ同じサイズの表示装置を作製した場合、表示特性の優れた表示装置を得ることができる。
（実施の形態３）
本実施の形態では、バッファ層を介して単結晶半導体層が支持基板に固定されている半導体基板について説明する。
図１０は、半導体層基板の構成例を示す斜視図である。半導体基板１０は、支持基板１００に単結晶半導体層１１６が貼り付けられている。単結晶半導体層１１６はバッファ層１０１を介して支持基板１００に設けられており、半導体基板１０はいわゆるＳＯＩ構造の基板であり、絶縁層上に単結晶半導体層が形成されている基板である。
バッファ層１０１は、単層構造でも膜を２層以上積層した多層でもよい。本実施の形態ではバッファ層１０１は３層構造であり、支持基板１００側から、接合層１１４、絶縁膜１１２ｂ、絶縁膜１１２ａが積層されている。接合層１１４は絶縁膜で形成されている。また、絶縁膜１１２ａは、バリア層として機能する絶縁膜である。バリア層は、半導体基板を作製時、およびこの半導体基板を用いた半導体装置の作製時に、アルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物（代表的には、ナトリウム）が、支持基板１００側から単結晶半導体層１１６に侵入することを防ぐ膜である。バリア層を形成することで、半導体装置が不純物で汚染されることを防止できるため、その信頼性を向上させることができる。
単結晶半導体層１１６は、単結晶半導体基板を薄膜化することで形成される層である。単結晶半導体基板には、市販の半導体基板を用いることができ、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の単結晶化合物半導体基板も用いることができる。もちろん、単結晶半導体基板は、円形のウエハに限定されるものではなく、様々な形状の単結晶半導体基板を用いることができる。例えば、円形、長方形、五角形、六角形などの多角形の基板を用いることができる。もちろん、市販の円形状の単結晶半導体ウエハを単結晶半導体基板に用いることも可能である。円形状の単結晶半導体ウエハには、シリコンやゲルマニウムなどの半導体ウエハ、ガリウムヒ素やインジウムリンなどの化合物半導体ウエハなどがある。単結晶半導体ウエハの代表例は、単結晶シリコンウエハであり、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズ、直径４００ｍｍ、直径４５０ｍｍの円形のウエハを用いることができる。また、長方形の単結晶半導体基板は、市販の円形状の単結晶半導体ウエハを切断することで形成することができる。基板の切断には、ダイサー或いはワイヤソー等の切断装置、レーザ切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いることができる。また、基板として薄片化する前の半導体基板製造用のインゴットを、その断面が長方形になるように直方体状に加工し、この直方体状のインゴットを薄片化することでも、長方形状の単結晶半導体基板を製造することができる。また、単結晶半導体基板の厚さは特に限定されないが、単結晶半導体基板を再利用することを考慮すれば、厚い方が１枚の原料ウエハからより多くの単結晶半導体層を形成することができるため、好ましい。市場に流通している単結晶シリコンウエハの厚さはＳＥＭＩ規格に準じており、例えば直径６インチのウエハは膜厚６２５μｍ、直径８インチのウエハは膜厚７２５μｍ、直径１２インチのウエハは７７５μｍとされている。なお、ＳＥＭＩ規格のウエハの厚さは公差±２５μｍを含んでいる。もちろん、原料となる単結晶半導体基板の厚さはＳＥＭＩ規格に限定されず、インゴットをスライスするときに、その厚さを適宜調節することができる。もちろん、再利用された単結晶半導体基板１１０を用いるときには、その厚さは、ＳＥＭＩ規格よりも薄くなる。
支持基板１００は、絶縁表面を有する基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。好ましくは支持基板１００としてガラス基板を用いるのがよい。ガラス基板には、熱膨張係数が２５×１０−７／℃以上５０×１０−７／℃以下（好ましくは、３０×１０−７／℃以上４０×１０−７／℃以下）であり、歪み点が５８０℃以上７００℃以下、好ましくは、６５０℃以上６９０℃以下である基板を用いることが好ましい。また、半導体装置の汚染を抑えるため、ガラス基板は無アルカリガラス基板が好ましい。無アルカリガラス基板の材料には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料などがある。例えば、支持基板１００として、無アルカリガラス基板（商品名ＡＮ１００）、無アルカリガラス基板（商品名ＥＡＧＬＥ２０００（登録商標））または無アルカリガラス基板（商品名ＥＡＧＬＥＸＧ（登録商標））を用いることが好ましい。
また、支持基板１００には、ガラス基板の他、セラミック基板、石英基板やサファイア基板などの絶縁性基板、ステンレスなどの導電性基板、シリコンやガリウムヒ素などの半導体基板などを用いることができる。また、支持基板には、ガラス基板、石英基板などの透光性の基板が好ましい。透光性の基板を用いることで、透過型または半透過型の表示装置の製造に適した半導体基板１０を作製することができる。
以下、図１２〜図１４を参照して、図１０に示す半導体基板１０の作製方法を説明する。
まず、単結晶半導体基板１１０を準備する。単結晶半導体基板１１０は、所望の大きさ、形状に加工されている。図１２は、単結晶半導体基板１１０の構成の一例を示す外観図である。支持基板１００に貼り合わせること、および縮小投影型露光装置などの露光装置の露光領域が矩形であること等を考慮すると、図１２に示すように単結晶半導体基板１１０の形状は矩形であることが好ましい。もちろん、単結晶半導体基板１１０には、図１２の形状の基板に限定されるものではなく、様々な形状の単結晶半導体基板を用いることができる。例えば、矩形の他、三角形、五角形、六角形などの多角形の基板を用いることができる。市販の円盤状の半導体ウエハを単結晶半導体基板１１０に用いることも可能である。
矩形の単結晶半導体基板１１０は、市販の円形状のバルク単結晶半導体基板を切断することで形成することができる。基板の切断には、ダイサー或いはワイヤソー等の切断装置、レーザ切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いることができる。また、基板として薄片化する前の半導体基板製造用のインゴットを、その断面が矩形になるように直方体状に加工し、この直方体状のインゴットを薄片化することでも、矩形状の単結晶半導体基板１１０を製造することができる。
なお、単結晶半導体基板１１０に、単結晶シリコン基板のような結晶構造がダイヤモンド構造の第４族元素でなる基板を用いる場合は、その主表面の面方位は、（１００）であっても良いし、（１１０）であってもよいし、（１１１）であってもよい。主表面の面方位が（１００）の単結晶半導体基板１１０を用いることで、単結晶半導体層１１６とその表面に形成される絶縁層との界面準位密度を小さくすることができるため、電界効果型トランジスタの作製に好適である。
主表面が（１１０）の単結晶半導体基板１１０を用いることで、接合層１１４と単結晶半導体層１１６との接合面において、接合層１１４を構成する元素と単結晶半導体層１１６を構成する第４族元素（例えばシリコン元素）との結合が密に形成されるため、接合層１１４と単結晶半導体層１１６との結合力が向上する。
主表面が（１１０）の単結晶半導体基板１１０を用いることで、その主表面には、他の面方位に比べて原子が密に配列しているため、単結晶半導体層１１６の平坦性が向上する。したがって、主表面が（１１０）の単結晶半導体層１１６を用いて作製したトランジスタは、小さいＳ値、高電界効果移動度などの、優れた電気的特性を有する。なお、主表面が（１１０）の単結晶半導体基板は、（１００）の単結晶半導体基板よりも比較してヤング率が大きく、劈開しやすいという長所がある。
次に、図１３（Ａ）に示すように、単結晶半導体基板１１０上に絶縁層１１２を形成する。絶縁層１１２は単層構造、２層以上の多層構造とすることができる。その厚さは５ｎｍ以上４００ｎｍ以下とすることができる。絶縁層１１２を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などのシリコンまたはゲルマニウムを組成に含む絶縁膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの金属の窒化酸化物でなる絶縁膜を用いることもできる。
なお、本明細書において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５０原子％、シリコンが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
絶縁層１１２を構成する絶縁膜は、ＣＶＤ法、スパッタリング法、単結晶半導体基板１１０を酸化するまたは窒化する方法などにより形成することができる。
支持基板１００にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いた場合、このような不純物が支持基板１００から、ＳＯＩ基板の半導体層に拡散することを防止できるような膜を少なくとも１層以上、絶縁層１１２に設けることが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などがある。このような膜を含ませることで、絶縁層１１２をバリア層として機能させることができる。
例えば、絶縁層１１２を単層構造のバリア層として形成する場合、厚さ５ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で形成することができる。
絶縁層１１２には、ナトリウムが単結晶半導体層１１６に侵入することを防ぐためのバリア層を含むことが好ましい。バリア層は１層でも２層以上でもよい。例えば、支持基板１００にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いた場合、支持基板１００が加熱されたりすると、このような不純物が支持基板１００から単結晶半導体層１１６に拡散するおそれがある。よって、バリア層を形成することで、このようなアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物が単結晶半導体層１１６に移動することを防止することができる。バリア層として機能する膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などがある。このような膜を含ませることで、絶縁層１１２をバリア層として機能させることができる。
例えば、絶縁層１１２を単層構造とする場合は、バリア層として機能する膜で絶縁層１１２を形成することが好ましい。この場合、厚さ５ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で、単層構造の絶縁層１１２を形成することができる。
絶縁層１１２を、バリア層を１層含む２層構造の膜とする場合は、上層は、ナトリウムなどの不純物をブロッキングするためのバリア層として機能する、厚さ５ｎｍ〜２００ｎｍの窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で形成することができる。バリア層として機能するこれらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、単結晶半導体基板１１０と接する下層の絶縁膜には、上層の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。このような絶縁膜には、酸化シリコン膜および酸化窒化シリコン膜、および単結晶半導体基板１１０を熱酸化して形成した熱酸化膜などがある。下層の絶縁膜の厚さは５ｎｍ以上３００ｎｍ以下とすることができる。
本実施の形態では、絶縁層１１２を絶縁膜１１２ａと絶縁膜１１２ｂでなる２層構造とする。絶縁層１１２をブロッキング膜として機能させる絶縁膜１１２ａと絶縁膜１１２ｂの組み合わせは、例えば、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、酸化窒化シリコン膜と窒化酸化シリコン膜などがある。
例えば、下層の絶縁膜１１２ａは、プロセスガスにＳｉＨ４およびＮ２Ｏを用いてプラズマ励起ＣＶＤ法（以下、「ＰＥＣＶＤ法」という）で形成した酸化窒化シリコン膜で形成することができる。また、絶縁膜１１２ａとして、プロセスガスに有機シランガスと酸素を用いて、ＰＥＣＶＤ法で酸化シリコン膜を形成することもできる。また、単結晶半導体基板１１０を酸化した、酸化膜で絶縁膜１１２ａを形成することもできる。
有機シランとは、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、またはトリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などの化合物である。
上層の絶縁膜１１２ｂは、プロセスガスにＳｉＨ４、Ｎ２Ｏ、ＮＨ３およびＨ２を用いてＰＥＣＶＤ法で形成した窒化酸化シリコン膜で、または、プロセスガスにＳｉＨ４、Ｎ２、ＮＨ３およびＨ２を用いてＰＥＣＶＤ法で形成した窒化シリコン膜で形成することができる。
例えば、ＰＥＣＶＤ法で、酸化窒化シリコンでなる絶縁膜１１２ａ、窒化酸化シリコンでなる絶縁膜１１２ｂを形成する場合、単結晶半導体基板１１０をＰＥＣＶＤ装置の処理室に搬入する。そして、絶縁膜１１２ａの形成用プロセスガスとしてＳｉＨ４およびＮ２Ｏを処理室に供給し、このプロセスガスのプラズマを生成し、窒化酸化シリコン膜を単結晶半導体基板１１０上に形成する。次に、処理室に導入するガスを絶縁膜１１２ｂ形成用のプロセスガスに変更する。ここでは、ＳｉＨ４、ＮＨ３、Ｈ２およびＮ２Ｏを用いる。これらの混合ガスのプラズマを生成して、酸化窒化シリコン膜上に窒化酸化シリコン膜を連続して形成する。また、複数の処理室を有するＰＥＣＶＤ装置を用いる場合は、酸化窒化シリコン膜と窒化酸化シリコン膜を異なる処理室で形成することもできる。もちろん、処理室に導入するガスを変更することで、下層に酸化シリコン膜を形成することもできるし、上層に窒化シリコン膜を形成することもできる。
上記のように絶縁膜１１２ａおよび絶縁膜１１２ｂを形成することで、スループット良く、複数の単結晶半導体基板１１０に絶縁層１１２を形成することができる。また、大気に触れさせることなく絶縁膜１１２ａ、絶縁膜１１２ｂを形成できるので、絶縁膜１１２ａと絶縁膜１１２ｂの界面が大気によって汚染されることを防止することができる。
また、絶縁膜１１２ａとして、単結晶半導体基板１１０を酸化処理して酸化膜を形成することができる。この酸化膜を形成するための、熱酸化処理には、ドライ酸化でも良いが、酸化雰囲気中にハロゲンを含むガスを添加することが好ましい。ハロゲンを含んだ酸化膜を絶縁膜１１２ａとして形成することができる。ハロゲンを含むガスとして、ＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ、ＣｌＦ、ＢＣｌ３、Ｆ、Ｂｒ２などから選ばれた一種類又は複数種類のガスを用いることができる。
例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。９５０℃以上１１００℃以下の加熱温度で熱酸化を行うとよい。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚は、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとすることができる。
このような温度範囲で酸化処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に、金属不純物を除去する効果がある。すなわち、ハロゲン元素の作用により、金属などの不純物が揮発性の金属ハロゲン化物となって気相中へ離脱して、単結晶半導体基板１１０から除去される。また、酸化処理に含まれるハロゲン元素により、単結晶半導体基板１１０の表面の未結合手が終端されるため、酸化膜と単結晶半導体基板１１０との界面の局在準位密度が低減できる。
このハロゲンを含む雰囲気での熱酸化処理により、酸化膜にハロゲンを含ませることができる。ハロゲン元素を１×１０１７ａｔｏｍｓ／ｃｍ３〜５×１０２０ａｔｏｍｓ／ｃｍ３の濃度で含ませることにより、半導体基板１０において、金属などの不純物を捕獲して単結晶半導体層１１６の汚染を防止する保護膜としての機能させることができる。
また、絶縁膜１１２ａにハロゲンを含ませるには、フッ化物ガスまたはフッ素ガスを含むＰＥＣＶＤ装置のチャンバーで、絶縁膜１１２ａを形成することでも実現できる。このようなチャンバーに絶縁膜１１２ａ形成用プロセスガスを導入し、このプロセスガスを励起してプラズマを生成し、当該プラズマに含まれる活性種の化学反応により、単結晶半導体基板１１０上に絶縁膜１１２ａを形成する。
ＰＥＣＶＤ装置のチャンバーにフッ素化合物ガスを含ませるには、フッ化物ガスを用いたプラズマガスエッチングによってチャンバーをクリーニングすることで実現できる。ＰＥＣＶＤ装置で膜を形成すると、基板表面だけでなく、チャンバーの内壁、電極、基板ホルダーなどにも原料が反応した生成物が堆積する。この堆積物はパーティクルやダストの原因となる。そこで、このような堆積物を除去するクリーニング工程が定期的に行われる。チャンバーのクリーニング方法の代表的な１つとして、プラズマガスエッチングによる方法がある。チャンバーにＮＦ３などのフッ化物ガスを導入して、フッ化物ガスを励起してプラズマ化することで、フッ素ラジカルを生成し、堆積物をエッチングして除去する方法である。フッ素ラジカルと反応して生成されたフッ化物は蒸気圧が高いため、排気系によって反応容器から除去される。
プラズマガスエッチングによるクリーニングを行うことで、クリーニングガスとして用いたフッ化物ガスが、チャンバーの内壁や、チャンバーに設けられている電極、各種の治具に吸着する。つまり、チャンバーにフッ化物ガスを含むませることができる。なお、フッ化物ガスチャンバーに含ませる方法には、チャンバーをフッ化物ガスによりクリーニングして、チャンバーにフッ化物ガスを残留させる方法の他に、単結晶半導体基板をチャンバーに設置した後に、チャンバーにフッ化物ガス導入する方法を用いることができる。
例えば、ＳｉＨ４およびＮ２Ｏから、ＰＥＣＶＤ法で酸化窒化シリコン膜を絶縁膜１１２ａとして成膜する場合、チャンバーにＳｉＨ４およびＮ２Ｏを供給し、これらのガスを励起しプラズマを生成することで、チャンバーに残存しているフッ化物ガスも励起し、フッ素ラジカルが生成される。よって、酸化窒化シリコン膜にフッ素を含ませることができる。また、チャンバーに残存しているフッ化物は微量であり、酸化窒化シリコン膜の形成中に供給されないため、酸化窒化シリコン膜の形成の初期の段階にフッ素が取り込まれることとなる。よって、絶縁膜１１２ａにおいて、単結晶半導体基板１１０と絶縁膜１１２ａ（絶縁層１１２）の界面、またはその近傍のフッ素濃度を高くすることができる。つまり、図１０の半導体基板１０の絶縁層１１２においては、単結晶半導体層１１６との界面、またはその界面の近傍のフッ素濃度を高くすることができる。
このような領域にフッ素を含ませることにより、単結晶半導体層１１６との界面における半導体の未結合手をフッ素で終端することができるため、単結晶半導体層１１６と絶縁層１１２との界面準位密度を低減できる。また、支持基板１００からナトリウムなどの不純物が絶縁層１１２に拡散した場合でも、フッ素が存在することで、フッ素により金属を捕獲することができるため、単結晶半導体層１１６の金属汚染を防止することができる。
フッ化物ガスの代わりにフッ素（Ｆ２）ガスをチャンバーに含ませることもできる。フッ化物とは、組成にフッ素（Ｆ）を含む化合物である。フッ化物ガスには、ＯＦ２、ＣｌＦ３、ＮＦ３、ＦＮＯ、Ｆ３ＮＯ、ＳＦ６、ＳＦ５ＮＯ、ＳＯＦ２などから選ばれたガスを用いることができる。
次に、図１３（Ｂ）に示すように、絶縁層１１２を介して、電界で加速されたイオンでなるイオンビーム１２１を単結晶半導体基板１１０に照射して、単結晶半導体基板１１０の表面から所定の深さの領域に、損傷領域１１３を形成する。イオンビーム１２１は、ソースガスを励起して、ソースガスのプラズマを生成し、プラズマから電界の作用により、プラズマに含まれるイオンを引き出すことで生成される。
損傷領域１１３が形成される領域の深さは、イオンビーム１２１の加速エネルギーとイオンビーム１２１の入射角によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に損傷領域１１３が形成される。イオンを添加する深さで、単結晶半導体基板１１０から分離される単結晶半導体層の厚さが決定される。この単結晶半導体層の厚さが２０ｎｍ以上５００ｎｍ以下、好ましくは２０ｎｍ以上２００ｎｍ以下になるように、損傷領域１１３が形成される深さを調節する。
単結晶半導体基板１１０へのイオン添加方法には、Ｈ３ ＋イオンを添加するため、質量分離を伴わないイオンドーピング法を用いる。質量分離を伴わないイオンドーピング法は、質量分離を伴うイオン注入法に比べて単結晶半導体基板１１０に損傷領域１１３を形成するタクトタイムを短縮できる点で好ましい。
単結晶半導体基板１１０を、イオンドーピング装置の処理室に搬入する。イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極などで構成される。プラズマを形成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極など、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には多数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。イオンドーピング装置の処理室でソースガスを励起してプラズマを生成する。このプラズマ中からイオン種を引き出し、加速してイオンビーム１２１を生成し、そのイオンビーム１２１を、複数の単結晶半導体基板１１０に照射することで、所定の深さにイオンが高濃度に添加され、損傷領域１１３が形成される。
ソースガスに水素（Ｈ２）を用いる場合、水素ガスを励起してＨ＋、Ｈ２ ＋、Ｈ３ ＋を含むプラズマを生成することができる。ソースガスから生成されるイオン種の割合は、プラズマの励起方法、プラズマを発生させる雰囲気の圧力、ソースガスの供給量などを調節することで、変化させることができる。プラズマ中にイオン種Ｈ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンの総量に対してＨ３ ＋イオンが５０％以上含まれることが好ましい。より好ましくは、イオン種Ｈ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンの総量に対して、プラズマ中のＨ３ ＋イオンの割合を８０％以上とする。そのため、プロセスガスをプラズマ励起して生成された全てのイオン種をチャンバー内に配置された被処理体に照射する非質量分離型の装置であるイオンドーピング装置を用いる。例えば、Ｈ２ガスを供給する。プラズマソースガスとしてＨ２ガスが供給されたイオンドーピング装置では、Ｈ２が励起され、水素イオンであるＨ＋イオンや、Ｈ２ ＋イオンが生成される。また、イオンドーピング装置では、プラズマが生成される領域中に、分子状水素（Ｈ２）を多く存在させることで、プラズマ中にＨ３ ＋を生成させることが容易にできる。Ｈ３ ＋の生成には、Ｈ２＋Ｈ＋→Ｈ３ ＋という反応が生じることが重要である。よって、Ｈ２＋Ｈ＋→Ｈ３ ＋という反応をプラズマ中で発生させる確率を高めることで、プラズマ中に存在するＨ３ ＋の割合を高くすることができる。イオンドーピング装置では、プラズマ中に分子状水素（Ｈ２）を多く存在させることが容易であるため、Ｈ２＋Ｈ＋→Ｈ３ ＋という反応をプラズマ中で起こる確率が高くなり、Ｈ３ ＋の割合が高いプラズマを生成することができる。一方、質量分離を伴うイオン注入法では、Ｈ３ ＋が５０％以上、さらに８０％以上とすることは困難である。イオン注入法を用いるイオン注入装置は、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する装置であり、イオンドーピング装置とは非質量分離型の装置であり、大きく異なっている。イオン注入装置では、プラズマが生成される領域の圧力が小さく、水素ガスが励起されてＨ＋イオン、およびＨ２ ＋イオンが生成されると、これらのイオン種はプラズマの生成領域から直ちに引き抜かれるため、プラズマ中でＨ２＋Ｈ＋→Ｈ３ ＋という反応が起こりにくく、水素ガスから生成されるＨ３ ＋イオンの割合が極端に低い。
Ｈ３ ＋は他の水素イオン種（Ｈ＋、Ｈ２ ＋）よりも、水素原子の数が多く、その結果質量が大きいため、同じエネルギーで加速される場合、Ｈ＋、Ｈ２ ＋よりも単結晶半導体基板１１０のより浅い領域に添加される。よって、イオンビーム１２１に含まれるＨ３ ＋の割合を高くすることにより、水素イオンの平均侵入深さのばらつきが小さくなるので、単結晶半導体基板１１０において、水素の深さ方向の濃度プロファイルはより急峻になり、そのプロファイルのピーク位置を浅くすることができる。また、同じ深さに水素原子を１つ添加する場合、Ｈ３ ＋イオンの加速電圧は、Ｈ＋イオンの加速電圧の３倍にすることも可能と考えられる。イオンの加速電圧を大きくできれば、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。
水素ガスを用いて、イオンドーピング法で添加を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２以上６×１０１６ｉｏｎｓ／ｃｍ２以下とすることができる。この条件で水素イオンを添加することで、イオンビーム１２１に含まれるイオン種および、その割合にもよるが、損傷領域１１３を単結晶半導体基板１１０の深さ５０ｎｍ以上５００ｎｍ以下の部分に形成することができる。
例えば、単結晶半導体基板１１０が単結晶シリコン基板であり、絶縁膜１１２ａが厚さ５０ｎｍの酸化窒化シリコン膜であり、絶縁膜１１２ｂが厚さ５０ｎｍの窒化酸化シリコン膜の場合、ソースガスが水素であり、加速電圧４０ｋＶ、ドーズ量２．２×１０１６ｉｏｎｓ／ｃｍ２の条件では、単結晶半導体基板１１０から厚さ１２０ｎｍ程度の単結晶半導体層を剥離することができる。また、絶縁膜１１２ａを厚さ１００ｎｍの酸化窒化シリコン膜とし、他は同じ条件で水素イオンをドープすると、単結晶半導体基板１１０から厚さ７０ｎｍ程度の半導体層を剥離することができる。
イオンビーム１２１のソースガスにヘリウム（Ｈｅ）を用いることもできる。ヘリウムを励起して生成されるイオン種がＨｅ＋が殆どであるため、質量分離を伴わないイオンドーピング法でも、Ｈｅ＋を主なイオンとして単結晶半導体基板１１０に添加することができる。よって、イオンドーピング法で、効率良く、微小な空孔を損傷領域１１３に形成することができる。ヘリウムを用いて、イオンドーピング法で添加を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２以上６×１０１６ｉｏｎｓ／ｃｍ２以下とすることができる。
ソースガスに塩素ガス（Ｃｌ２ガス）、フッ素ガス（Ｆ２ガス）などのハロゲンガスを用いることもできる。
損傷領域１１３を形成した後、図１３（Ｃ）に示すように、絶縁層１１２の上面に接合層１１４を形成する。接合層１１４を形成する工程では、単結晶半導体基板１１０の加熱温度は損傷領域１１３に添加した元素または分子が析出しない温度とし、その加熱温度は３５０℃以下が好ましい。言い換えると、この加熱温度は損傷領域１１３からガスが抜けない温度である。なお、接合層１１４は、イオン添加工程を行う前に形成することもできる。この場合、接合層１１４を形成するときのプロセス温度は、３５０℃以上にすることができる。
接合層１１４は、平滑で親水性の接合面を単結晶半導体基板１１０の表面に形成するため層である。そのため、接合層１１４の平均粗さＲａが０．７ｎｍ以下、より好ましくは、０．４ｎｍ以下が好ましい。また、接合層１１４の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは５ｎｍ以上５００ｎｍ以下であり、より好ましくは１０ｎｍ以上２００ｎｍ以下である。
接合層１１４には、化学的気相反応により形成される絶縁膜が好ましい。例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜などを、接合層１１４として形成することとができる。接合層１１４として、ＰＥＣＶＤ法で酸化シリコン膜を形成する場合には、ソースガスに有機シランガスおよび酸素（Ｏ２）ガスを用いることが好ましい。ソースガスに有機シランを用いることで、プロセス温度が３５０℃以下で、平滑な表面を有する酸化シリコン膜を形成することができる。また、熱ＣＶＤ法で、加熱温度が２００℃以上５００℃以下で形成されるＬＴＯ（低温酸化物、ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）で形成することができる。ＬＴＯの形成には、シリコンソースガスにモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）などを用い、酸素ソースガスに一酸化二窒素（Ｎ２Ｏ）などを用いることができる。
例えば、ソースガスにＴＥＯＳとＯ２を用いて、酸化シリコン膜でなる接合層１１４を形成するための条件例としては、処理室に、流量１５ｓｃｃｍでＴＥＯＳを導入し、流量７５０ｓｃｃｍでＯ２を導入する。成膜圧力は１００Ｐａ、成膜温度３００℃、ＲＦ出力３００Ｗ、電源周波数１３．５６ＭＨｚが挙げられる。
また、図１３（Ｂ）の工程と図１３（Ｃ）の工程の順序を逆にすることもできる。すなわち、単結晶半導体基板１１０に、絶縁層１１２および接合層１１４を形成した後、損傷領域１１３を形成することもできる。この場合、絶縁層１１２と接合層１１４を同じ成膜装置で形成できる場合は、絶縁層１１２と接合層１１４の形成を連続して行うことが好ましい。
また、図１３（Ｃ）の工程を行った後、図１３（Ａ）の工程と図１３（Ｂ）の工程を行うこともできる。すなわち、単結晶半導体基板１１０にイオンをドープして損傷領域１１３を形成した後、絶縁層１１２および接合層１１４を形成することもできる。この場合、絶縁層１１２と接合層１１４を同じ成膜装置で形成できる場合は、絶縁層１１２と接合層１１４の形成を連続して行うことが好ましい。また、損傷領域１１３を形成する前に、単結晶半導体基板１１０の表面を保護するために、単結晶半導体基板１１０を酸化処理して、表面に酸化膜を形成し、酸化膜を介してイオン種を単結晶半導体基板１１０にドープすることもできる。損傷領域１１３を形成した後はこの酸化膜を除去する。また、酸化膜を残した状態で、絶縁層１１２を形成することもできる。
次に、絶縁層１１２、損傷領域１１３および接合層１１４が形成された単結晶半導体基板１１０と支持基板１００を洗浄する。この洗浄工程は、純水による超音波洗浄で行うことができる。超音波洗浄はメガヘルツ超音波洗浄（メガソニック洗浄）が好ましい。超音波洗浄の後、単結晶半導体基板１１０および支持基板１００の一方または両方をオゾン水で洗浄することが好ましい。オゾン水で洗浄することで、有機物の除去と、接合層１１４表面および支持基板１００の親水性を向上させる表面活性化処理を行うことができる。
また、接合層１１４の表面、および支持基板１００の活性化処理には、オゾン水による洗浄の他原子ビーム若しくはイオンビームの照射処理、プラズマ処理、若しくはラジカル処理で行うことができる。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の希ガス中性原子ビーム若しくは希ガスイオンビームを用いることができる。
図１３（Ｄ）は接合工程を説明する断面図である。接合層１１４を介して、支持基板１００と単結晶半導体基板１１０を密接させる。単結晶半導体基板１１０の端の一箇所に３００〜１５０００Ｎ／ｃｍ２程度の圧力を加える。この圧力は、１０００〜５０００Ｎ／ｃｍ２が好ましい。圧力をかけた部分から接合層１１４と支持基板１００とが接合しはじめ、接合部分が接合層１１４の全面におよぶ。その結果、支持基板１００に単結晶半導体基板１１０が密着される。この接合工程は、加熱処理を伴わず、常温で行うことができるため、支持基板１００に、ガラス基板のように耐熱温度が７００℃以下の低耐熱性の基板を用いることが可能である。
支持基板１００に単結晶半導体基板１１０を貼り合わせた後、支持基板１００と接合層１１４との接合界面での結合力を増加させるための加熱処理を行うことが好ましい。この処理温度は、損傷領域１１３に亀裂を発生させない温度とし、２００℃以上４５０℃以下の温度範囲で処理することができる。また、この温度範囲で加熱しながら、支持基板１００に単結晶半導体基板１１０を貼り合わせることで、支持基板１００と接合層１１４との接合界面での結合力を強固にすることができる。
次いで、加熱処理を行い、損傷領域１１３で剥離を生じさせて、単結晶半導体基板１１０から単結晶半導体層１１５を分離する。図１３（Ｅ）は、単結晶半導体基板１１０から単結晶半導体層１１５を分離する分離工程を説明する図である。１１７を付した要素は単結晶半導体層１１５が分離された単結晶半導体基板１１０を示している。
加熱処理を行うことで、温度上昇によって損傷領域１１３に形成されている微小な孔には、イオンドーピングで添加した元素が析出し、内部の圧力が上昇する。圧力の上昇により、損傷領域１１３の微小な孔に体積変化が起こり、損傷領域１１３に亀裂が生じるので、損傷領域１１３に沿って単結晶半導体基板１１０が劈開される。接合層１１４は支持基板１００に接合しているので、支持基板１００上には単結晶半導体基板１１０から分離された単結晶半導体層１１５が固定される。単結晶半導体層１１５を単結晶半導体基板１１０から分離するための加熱処理の温度は、支持基板１００の歪み点を越えない温度とする。
この加熱処理には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。この加熱処理で、単結晶半導体層１１５が貼り付けられた支持基板１００の温度を５５０℃以上６５０℃以下の範囲に上昇させることが好ましい。
ＧＲＴＡ装置を用いる場合は、加熱温度５５０℃以上６５０℃以下、処理時間０．５分以上６０分以内とすることができる。抵抗加熱炉を用いる場合は、処理温度２００℃以上６５０℃以下、処理時間２時間以上４時間以内とすることができる。マイクロ波加熱装置を用いる場合は、例えば、周波数２．４５ＧＨｚのマイクロ波を照射し、処理時間１０分以上２０分以内とすることができる。
抵抗加熱を有する縦型炉を用いた加熱処理の具体的な処理方法を説明する。単結晶半導体基板１１０が貼り付けられた支持基板１００を縦型炉のボートに載置する。ボートを縦型炉のチャンバーに搬入する。単結晶半導体基板１１０の酸化を抑制するため、まずチャンバー内を排気して真空状態とする。真空度は、５×１０−３Ｐａ程度とする。真空状態にした後、窒素をチャンバー内に供給して、チャンバー内を大気圧の窒素雰囲気にする。この間、温度を２００℃に上昇させる。
チャンバー内を大気圧の窒素雰囲気にした後、２００℃で２時間保持する。その後、１時間かけて４００℃に温度上昇させる。４００℃の状態が安定したら、１時間かけて６００℃に温度上昇させる。６００℃の状態が安定したら、６００℃で２時間保持する。その後、１時間かけて、４００℃まで下げ、１０分〜３０分間後に、チャンバー内からボートを搬出する。大気雰囲気下で、ボート上の単結晶半導体基板１１７、および単結晶半導体層１１５が貼り付けられた支持基板１００を冷却する。
上記の抵抗加熱炉を用いた加熱処理は、接合層１１４と支持基板１００との結合力を強化するための加熱処理と、損傷領域１１３に分離を生じさせる加熱処理が連続して行われる。この２つの加熱処理を異なる装置で行う場合は、例えば、抵抗加熱炉において、処理温度２００℃、保持時間２時間の処理を行った後、貼り合わされた支持基板１００と単結晶半導体基板１１０を炉から搬出する。次いで、ＲＴＡ装置で、処理温度６００℃以上７００℃以下、保持時間１分以上３０分以下の処理を行い、単結晶半導体基板１１０を損傷領域１１３で分割させる。
７００℃以下の低温処理で、接合層１１４と支持基板１００を強固に接合させるためには、接合層１１４の表面、および支持基板１００の表面にＯＨ基、水分子（Ｈ２Ｏ）が存在することが好ましい。これは、接合層１１４と支持基板１００との接合が、ＯＨ基や水分子が共有結合（酸素分子と水素分子の共有結合）や水素結合を形成することで開始するからである。
したがって、接合層１１４、支持基板１００の表面を活性化して親水性とすることが好ましい。また、酸素または水素を含ませるような方法で、接合層１１４を形成することが好ましい。例えば、処理温度４００℃以下のＰＥＣＶＤ法により、酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜、窒化シリコン膜などを形成することで水素を膜に含ませることができる。酸化シリコン膜または酸化窒化シリコン膜を形成するには、例えば、プロセスガスにＳｉＨ４およびＮ２Ｏを用いる。窒化酸化シリコン膜を形成するには、例えばＳｉＨ４、ＮＨ３およびＮ２Ｏを用いる。窒化シリコン膜を形成するには、例えばＳｉＨ４、およびＮＨ３を用いる。また、ＰＥＣＶＤ法で形成するときの原料に、ＴＥＯＳ（化学式Ｓｉ（ＯＣ２Ｈ５）４）のようなＯＨ基を有する化合物を用いることが好ましい。
なお、プロセス温度が７００℃以下であることを低温処理というのは、プロセス温度がガラス基板の歪み点以下の温度になるからである。対照的に、スマートカット（登録商標）で形成されるＳＯＩ基板では単結晶シリコン層と単結晶シリコンウエハを貼り付けるために８００℃以上の加熱処理を行っており、ガラス基板の歪み点を超える温度での加熱処理を必要とするからである。
なお、図１３（Ｅ）に示すように、単結晶半導体基板１１０の周辺部が支持基板１００に接合しない場合が多い。これは、単結晶半導体基板１１０の周辺部が面取りされているため、または、単結晶半導体基板１１０を移動した際に接合層１１４の周辺部が傷つけたり汚れたりしたため、支持基板１００と接合層１１４とが密着しない単結晶半導体基板１１０の周辺部では損傷領域１１３が分離しにくいなどの理由によるものと考えられる。そのため、支持基板１００には、単結晶半導体基板１１０よりも面積が小さい単結晶半導体層１１５が貼り付けられ、また、単結晶半導体基板１１７の周囲には凸部が形成され、その凸部上に、支持基板１００に貼り付けられなかった絶縁膜１１２ｂ、絶縁膜１１２ａおよび接合層１１４が残っている。
単結晶半導体層１１５が分離された単結晶半導体基板１１７は再生処理して、単結晶半導体基板１１０として再利用することができる。以下、再生処理方法について説明する。
図１３（Ｅ）に示すように、単結晶半導体基板１１７の周囲には、支持基板１００に貼り付けられなかった部分が残っている。この部分に、支持基板１００に貼り付けられなかった、絶縁膜１１２ｂ、絶縁膜１１２ａおよび接合層１１４が残っている。
まず、絶縁膜１１２ｂ、絶縁膜１１２ａおよび接合層１１４を除去するエッチング処理を行う。例えば、これらの膜が、酸化シリコン、酸化窒化シリコン、または窒化酸化シリコンなどで形成されている場合、フッ酸を用いたウエットエッチング処理で、絶縁膜１１２ｂ、絶縁膜１１２ａおよび接合層１１４を除去することができる。
次に、単結晶半導体基板１１７をエッチング処理して、その周囲の凸部および単結晶半導体層１１５の分離面を除去する。単結晶半導体基板１１７のエッチング処理はウエットエッチング処理が好ましく、エッチング液には、水酸化テトラメチルアンモニウム（ｔｅｔｒａ ｍｅｔｈｙｌ ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ、略称；ＴＭＡＨ）溶液を用いることができる。
単結晶半導体基板１１７をエッチング処理した後、その表面を研磨し、表面を平坦化する。研磨処理には、化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、略称：ＣＭＰ）、機械研磨を用いることができる。単結晶半導体基板の表面を平滑にするため、１μｍ〜１０μｍ程度研磨する。研磨後は、単結晶半導体基板表面に研磨粒子などが残るため、フッ酸洗浄やＲＣＡ洗浄を行う。
以上の工程を経ることにより単結晶半導体基板１１７を図１２に示す単結晶半導体基板１１０として再利用することができる。単結晶半導体基板１１７を再利用することで、半導体基板１０の材料コストを削減することができる。
支持基板１００に密着された単結晶半導体層１１５は、損傷領域１１３の形成、および損傷領域１１３の分離によって、結晶欠陥が形成されている。また、その表面は平坦性が損なわれている。単結晶半導体層１１５を再単結晶化させ、またその表面の平坦性を向上するために、図１４（Ａ）に示すように、単結晶半導体層１１５にレーザビーム１２２を照射し、加熱された窒素ガスを吹きつけて照射領域を加熱する。このとき発振器１５０１から発生されたマイクロ波を導波管１５０２、誘電体１５０３を介して支持基板１００に照射する。
ステージを移動させ、図１４（Ａ）に示した白抜き矢印の方向に支持基板１００を移動し、レーザビーム１２２を単結晶半導体層１１５に対して走査しながら、レーザビーム１２２を単結晶半導体層１１５の剥離面に照射する。加熱された窒素ガス１２４及びレーザビーム１２２の照射によって、単結晶半導体層１１５の一部または深さ方向の層全体を溶融させる。溶融させることで表面張力の作用により、平坦性が向上する。図１４（Ａ）では模式的に一部が溶融した様子を示しており、点線で囲まれた部分の少なくとも一部はシリコンの融点１４１０℃を超えて液相となっていることを示している。
さらに、加熱された窒素ガスを吹きつけ、且つマイクロ波を照射することで溶融している時間、及び完全に凝固するまでにかかる時間を延長する。本実施の形態では、加熱されたガスがレーザビームの照射領域を中心に広がるように気流が形成され、またマイクロ波を照射する領域を同様にレーザビームの照射領域を中心に広がるようにする。従って、レーザ照射前後において単結晶半導体層１１５を４００℃以上支持基板１００の歪点以下、好ましくは、４５０℃以上６５０℃以下の温度で加熱することができる。
溶融した後、単結晶半導体層１１５が自然冷却よりもゆっくりと冷却、固化させることで、図１４（Ｂ）に示すように、その上面のさらに一段と平坦性が向上され、かつ再単結晶化された単結晶半導体層１１６が形成される。また、レーザビームを照射することで、単結晶半導体層１１６の歪みを低下させることができる。図１４（Ｂ）の外観図が図１０である。なお、レーザビーム１２２による単結晶半導体層１１６の結晶性の向上は、ラマン分光スペクトルから得られるラマンシフトや半値全幅などにより確認することができる。また、単結晶半導体層１１６の平坦性の向上は、原子間力顕微鏡観察などにより確認することができる。
レーザビーム１２２の照射によって、単結晶半導体層１１５のレーザビーム１２２が照射されている領域を、部分溶融または完全溶融させる。なお、単結晶半導体層１１５が完全溶融状態であるとは、膜の表面から下面までの層全体が溶融されていることをいう。図１４（Ａ）の積層構造では、完全溶融状態とは、単結晶半導体層１１５の上面から絶縁層１１２との界面まで溶融され、液体状態になっていることをいう。他方、単結晶半導体層１１５を部分溶融状態させるとは、単結晶半導体層１１５の溶融されている深さが絶縁層１１２の界面（単結晶半導体層１１５の厚さ）よりも浅くすることである。つまり、単結晶半導体層１１５において部分溶融状態とは、単結晶半導体層１１５が上層は溶融して液相となり、下層は溶けずに、固相の単結晶半導体のままである状態をいう。
レーザビーム１２２の照射により、部分溶融させることで、単結晶半導体層１１５では、溶融された部分が凝固するときに、下層の溶融されていない固相部分である単結晶半導体から結晶成長し、いわゆる縦成長が起こる。下層の固相部分は単結晶であり、結晶方位がそろっているため、結晶粒界が形成されず、レーザ照射処理後の単結晶半導体層１１６は、結晶粒界の無い単結晶半導体層とすることができる。また、溶融された上層は、凝固することで再単結晶化するが、下層の固相部の単結晶半導体と結晶方位が揃った単結晶半導体が形成される。よって、主表面の面方位が（１００）の単結晶シリコンウエハを単結晶半導体基板１１０として用いた場合、単結晶半導体層１１５の主表面の面方位は、（１００）であり、レーザ照射処理によって部分溶融し、再単結晶化された単結晶半導体層１１６の主表面の面方位は（１００）になる。
他方、レーザビーム１２２の照射により完全溶融させながら、レーザビーム１２２を走査することで、溶融された領域は、溶融された領域と隣接している単結晶半導体から結晶成長させることができ、横成長が起こる。溶融されていない部分は、単結晶であり、結晶方位がそろっているため、結晶粒界が形成されず、レーザ照射処理後の単結晶半導体層１１６は、結晶粒界の無い単結晶半導体層とすることができる。また、完全溶融された領域は、凝固することで再単結晶化するが、隣接している溶融していない部の単結晶半導体と結晶方位が揃った単結晶半導体が形成される。よって、主表面の面方位が（１００）の単結晶シリコンウエハを単結晶半導体基板１１０として用いた場合、単結晶半導体層１１５の主表面の面方位は、（１００）であり、レーザ照射処理によって完全溶融し、再単結晶化された単結晶半導体層１１６の主表面の面方位は（１００）になる。
レーザビーム１２２の照射によって、単結晶半導体層１１５を部分溶融または完全溶融させることで、表面が平坦な単結晶半導体層１１６を形成することができる。これは、単結晶半導体層１１５の溶融された部分は液体であるため、表面張力の作用によって、その表面積が最小になるように変形する。つまり、液体部分は凹部、および凸部が無くなるように変形し、この液体部分が凝固し、再単結晶化するため、表面が平坦化された単結晶半導体層１１６を形成することができる。
単結晶半導体層１１６の表面を平坦化することで、単結晶半導体層１１６上に形成されるゲート絶縁膜の膜厚を５ｎｍ乃至５０ｎｍ程度まで薄くすることが可能である。よって、ゲート電圧を抑えつつ、高いオン電流のトランジスタを形成することができる。
このように、本実施の形態では、単結晶半導体層に対してレーザビームを照射し、単結晶半導体層の一部または全部を溶融させ、再単結晶化させてよりよい単結晶を得る方法に関して、従来にない革新的な技術を開示するものである。このようなレーザビームの利用方法は、従来の技術では全く想定されておらず、極めて新しい概念である。
単結晶半導体層１１５を再単結晶化させることで、半導体基板１０から、高いオン電流、高い電界効果移動度のトランジスタを形成することができる。単結晶半導体層の再単結晶化の処理をレーザビーム１２２の照射処理で行うため、支持基板１００を破損する力を加えることなく、かつ耐熱温度を超える温度で支持基板１００を加熱することなく、単結晶半導体層１１５を再単結晶化させて単結晶の形成を可能にする。
レーザビーム１２２が照射された単結晶半導体層１１６の表面は平坦化され、その表面の凹凸形状の算術平均粗さを１ｎｍ以上７ｎｍ以下とすることができる。また、その凹凸形状の二乗平均平方根粗さを１ｎｍ以上１０ｎｍ以下とすることができる。また、その凹凸形状の最大高低差が５ｎｍ以上２５０ｎｍ以下とすることができる。すなわち、レーザビーム１２２の照射処理は、単結晶半導体層１１５の平坦化処理ということができる。
このように単結晶半導体層１１５の表面を平坦化することで、単結晶半導体層１１６上に形成されるゲート絶縁膜の膜厚を５ｎｍ乃至５０ｎｍ程度まで薄くすることが可能である。よって、高いゲート耐圧を有する信頼性の高いトランジスタを形成することができる。
平坦化処理には、化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、略称：ＣＭＰ）が知られているが、マザーガラス基板は大面積でうねりがありため、支持基板１００にマザーガラス基板を使用した場合、ＣＭＰで単結晶半導体層１１５の平坦化処理を行うことは困難である。本実施の形態では、この平坦化処理をレーザビーム１２２の照射処理で行うため、支持基板１００を破損する力を加えることなく、かつ耐熱温度を超える温度で支持基板１００を加熱することなく、単結晶半導体層１１５の平坦化を可能にする。
レーザビーム１２２を照射する際に、加熱されたガスを吹きつけ、支持基板１００に固定された単結晶半導体層１１５を加熱し、単結晶半導体層１１５の温度を上昇させる。支持基板１００の加熱温度は２５０℃以上支持基板１００の歪み点以下とすることができる。加熱温度は４００℃以上が好ましく、４５０℃以上がより好ましい。具体的には、加熱温度は、４００℃以上６７０℃以下が好ましく、４５０℃以上６５０℃以下がより好ましい。
単結晶半導体層を加熱することで、単結晶半導体層中のダングリングボンドや、単結晶半導体層と下地膜との界面の欠陥などのミクロの欠陥を除去することができ、よりよい単結晶半導体層を得ることができる。転位などの結晶欠陥や、ダングリングボンドなどのミクロの結晶欠陥が少ない単結晶半導体層１１６が固定された半導体基板１０から、高いオン電流、高い電界効果移動度のトランジスタを形成することができる。
また、支持基板１００にガラス基板を用いた場合、単結晶半導体層が固定された支持基板を４００℃以上、好ましくは４５０℃以上に加熱することで、支持基板をシュリンクさせることができる。よって、単結晶半導体層が固定されたガラス基板を用いてトランジスタを作製する場合、予め単結晶半導体基板の作製工程でシュリンクさせておくことで、トランジスタの作製工程でのシュリンク量を抑えることができるため、露光工程でのマスクずれを抑えることができる。
また、単結晶半導体層１１５に接する絶縁膜１１２ａにハロゲンを含ませておくことで、レーザビームの照射によって、その絶縁膜も加熱されるため、絶縁膜からハロゲンが拡散し、再単結晶化された単結晶半導体層１１６と絶縁膜１１２ａ界面にハロゲンを偏析させることができる。ハロゲンを単結晶半導体層１１６と絶縁膜１１２ａとの界面に偏析させることで、ハロゲンによりこの界面に存在するナトリウムなどのイオンを捕獲することができる。よって、支持基板１００にガラス基板を用いる場合は、ハロゲンを含んだ絶縁膜１１２ａを形成し、加熱されたガスを吹きつけ、加熱しながらのレーザビームの照射処理は、単結晶半導体層１１６のナトリウムなどの不純物汚染を防ぐために、非常に効果的である。
また、単結晶半導体層１１５に接して、ハロゲンを含む絶縁膜１１２ａを形成し、絶縁膜１１２ａに接して、不純物のブロッキング効果の高いバリア層として絶縁膜１１２ｂを形成することは、単結晶半導体層１１６と絶縁膜１１２ａの界面に偏析されるハロゲンの濃度を高めることに効果的である。それは、バリア層である絶縁膜１１２ｂ中にはハロゲンが拡散しにくいため、より多くのハロゲンが単結晶半導体層１１６側に拡散するためである。このような絶縁膜１１２ｂとしては、窒化シリコン膜、窒化酸化シリコン膜を用いることができる。
このような絶縁膜１１２ａおよび絶縁膜１１２ｂを形成するには、例えば、ＮＦ３によるプラズマクリーニングした後のＰＥＣＶＤ装置のチャンバーで、酸化窒化シリコンまたは酸化シリコンでなる絶縁膜１１２ａと、窒化酸化シリコンまたは窒化シリコンでなる絶縁膜１１２ｂを連続して形成する方法がある。絶縁膜１１２ａと絶縁膜１１２ｂを連続して形成するには、チャンバー内に供給する膜形成用のプロセスガスを変更することで実現できる。
レーザビーム１２２の照射によって単結晶半導体層１１５を溶融させることで、単結晶半導体層１１６を再単結晶化させてよりよい単結晶半導体層を形成し、かつその表面を平坦化することができる。レーザビーム１２２の照射によって単結晶半導体層を部分溶融させることが好ましい。完全溶融させると、液相となった単結晶半導体層１１５で無秩序に結晶成長核が発生し、これらの核から単結晶半導体層１１５が再単結晶化することとなり、単結晶半導体層１１６の結晶性が低下する。部分溶融させることで、無秩序な核生成が抑えられる。なお、単結晶半導体層１１５が完全溶融状態であるとは、図１４（Ａ）の積層構造では、単結晶半導体層１１５が接合層１１４との界面まで溶融され、液体状態になっていることをいう。他方、単結晶半導体層１１５が部分溶融状態であるとは、レーザビーム１２２が入射する側の一部が溶融して液相になるが、一部は溶けずに、固相のままである状態をいう。
平坦化処理には、化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、略称：ＣＭＰ）が知られているが、ガラス基板は撓みやすく、うねりがあるため、支持基板１００にガラス基板を使用した場合、ＣＭＰで単結晶半導体層１１５の平坦化処理を行うことは困難である。本実施の形態では、この平坦化処理をレーザビーム１２２の照射処理で行うため、支持基板１００を破損する力を加えることなく、かつ歪み点を超える温度で支持基板１００を加熱することなく、単結晶半導体層１１５の平坦化を可能にする。したがって、支持基板１００にガラス基板を使用することが可能になる。すなわち、本実施の形態は、半導体基板の作製方法において、レーザビームの照射処理の革新的な使用方法を開示するものである。
レーザビーム１２２を発振するレーザ発振器は、その発振波長が、紫外光域乃至可視光域にあるものが選択される。レーザビームの１２２の波長は、単結晶半導体層１１５に吸収される波長とする。その波長は、レーザ光の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定することができる。例えば、波長は２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。
レーザビーム１２２の照射の雰囲気は、雰囲気を制御しない大気雰囲気でも、酸素が少ない窒素ガス雰囲気のいずれでも、単結晶半導体層１１５の平坦化の効果があることが、確認されている。また、大気雰囲気よりも窒素ガス雰囲気が好ましいことが確認されている。窒素雰囲気や真空状態のほうが、大気雰囲気よりも単結晶半導体層１１６の平坦性を向上させる効果が高く、また、これらの雰囲気のほうが大気雰囲気よりもクラックの発生を抑える効果が高くなるため、レーザビーム１２２の使用可能なエネルギー範囲が広くなる。
窒素ガス雰囲気でレーザビーム１２２を単結晶半導体層１１５の剥離面に照射するには、図１４（Ａ）に示すように、単結晶半導体層１１５において、レーザビーム１２２の被照射面に窒素ガス１２４を吹き付けながら、レーザビーム１２２を照射すればよい。つまり、単結晶半導体層１１５において、窒素ガス１２４が吹き付けられている領域に対して、レーザビーム１２２を照射しているため、窒素ガス雰囲気でのレーザビーム１２２の照射を実現することができる。
窒素ガス１２４は加熱されていることが好ましい。窒素ガス１２４を加熱し、加熱された窒素ガスを吹き付けたことで単結晶半導体層１１５の表面温度が下がることを抑制することができる。窒素ガス１２４を２５０℃以上に加熱することで、単結晶半導体層１１５表面の温度低下を抑えることができる。窒素ガス１２４の加熱温度は２５０℃以上６７０℃以下が好ましい。窒素ガス１２４を２５０℃以上とすることで、単結晶半導体層１１５が加熱できる。その結果、レーザビーム１２２のエネルギー不足を補うことができ、レーザビーム１２２の使用可能なエネルギー範囲を広げることができる。加熱温度は４５０℃以上６２５℃以下がより好ましい。
またレーザビーム１２２を、光学系を通過させて、レーザビーム１２２のエネルギー分布を均一にすることが好ましい。さらに、レーザビーム１２２の断面形状を線状にすることが好ましい。このことにより、スループット良く、かつレーザビーム１２２の照射を均一に行うことができる。
レーザビーム１２２を単結晶半導体層１１５に照射する前に、単結晶半導体層１１５の表面に形成されている自然酸化膜などの酸化膜を除去する処理を行うことが好ましい。それは、単結晶半導体層１１５表面に酸化膜が残存した状態で、レーザビーム１２２を照射しても、平坦化の効果が十分に得られないからである。酸化膜の除去処理は、フッ酸で単結晶半導体層１１５を処理することで行うことができる。フッ酸による処理は、単結晶半導体層１１５の表面が撥水性を示すまで行う。撥水性があることで、単結晶半導体層１１５から酸化膜が除去されたことが確認できる。
図１４（Ａ）のレーザビーム１２２の照射工程は、次のように行うことができる。まず、単結晶半導体層１１５を１／１００に希釈されたフッ酸で１１０秒間処理して、表面の酸化膜を除去する。レーザビーム１２２のレーザ発振器として、ＸｅＣｌエキシマレーザ（波長：３０８ｎｍ、パルス幅：２５ｎ秒、繰り返し周波数６０Ｈｚ）を用いる。光学系により、レーザビーム１２２の断面を３００ｍｍ×０．３４ｍｍの線状に整形する。レーザビーム１２２の走査速度を２．０ｍｍ／秒とし、スキャンピッチを３３μｍ、ビームショット数を約１０ショットで、レーザビーム１２２を単結晶半導体層１１５に照射する。また、単結晶半導体層１１５の照射面に、３００℃に加熱された窒素ガスを吹き付けながら、レーザビーム１２２を走査する。
単結晶半導体層１１５にレーザビーム１２２を照射する前に、単結晶半導体層１１５をエッチングすることができる。このエッチングにより、単結晶半導体層１１５の分離面に残っている損傷領域１１３を除去することが好ましい。損傷領域１１３を除去することで、レーザビーム１２２の照射による、表面の平坦化の効果、および再単結晶化の効果を高めることができる。
このエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化珪素または四塩化炭素などの塩化物ガス、塩素ガス、弗化硫黄、弗化窒素などの弗化物ガス、酸素ガスなどを用いることができる。ウエットエッチング法ではエッチング液に、水酸化テトラメチルアンモニウム（ｔｅｔｒａｍｅｔｈｙｌ ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ、略称；ＴＭＡＨ）溶液を用いることができる。
単結晶半導体層１１５にレーザビーム１２２を照射した後、単結晶半導体層１１６をエッチングして、薄膜化してもよい。単結晶半導体層１１６の厚さは、単結晶半導体層１１６から形成される素子の特性に合わせて決めることができる。支持基板１００に貼り付けられた単結晶半導体層１１６の表面に、薄いゲート絶縁層を段差被覆性良く形成するには、単結晶半導体層１１６の厚さは５０ｎｍ以下とすることが望ましく、その厚さは５ｎｍ以上５０ｎｍ以下とすればよい。
単結晶半導体層１１６を薄膜化するためのエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化珪素または四塩化炭素などの塩化物ガス、塩素ガス、弗化硫黄、弗化窒素などの弗化物ガス、酸素ガスなどを用いることができる。ウエットエッチング法では、エッチング液に、水酸化テトラメチルアンモニウム（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ、略称；ＴＭＡＨ）溶液を用いることができる。
図１３（Ａ）から図１４（Ｂ）までの工程を７００℃以下の温度で行うことができるため、支持基板１００に耐熱温度が７００℃以下のガラス基板を用いることが可能である。よって、安価なガラス基板を使用できるため、半導体基板１０の材料コストを低減することができる。
なお、支持基板１００に接合層を形成することもできる。また、支持基板１００の表面に密接して絶縁層を形成することもできる。図１５は、支持基板１００の断面図であり、支持基板１００表面に接して絶縁層１０２が形成され、絶縁層１０２上に接合層１０４が形成されている。もちろん、支持基板１００には、絶縁層１０２と接合層１０４の一方を形成することもできる。絶縁層１０２は、例えば、絶縁層１１２と同様に、ＰＥＣＶＤ法で形成できる単層の絶縁膜、または２層以上の絶縁膜でなる。接合層１０４は、接合層１１４と同様に形成することができる。図１５において、バッファ層１０５は、絶縁層１０２と接合層１０４の積層構造である。
なお、本実施の形態の方法を用いて、１枚の支持基板１００に複数の単結晶半導体層１１６を貼り付けることもできる。支持基板１００に図１３（Ｃ）の構造の単結晶半導体基板１１０を複数枚貼り付ける。そして、図１３（Ｅ）〜図１４（Ｂ）の工程を行うことで、図１１に示すように、複数の単結晶半導体層１１６が貼り付けられた支持基板１００でなる半導体基板２０を作製することができる。
半導体基板２０を作製するためには、支持基板１００に３００ｍｍ×３００ｍｍ以上のガラス基板を用いることが好ましい。大面積ガラス基板として、液晶パネルの製造用に開発されたマザーガラス基板が好適である。マザーガラス基板としては、例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）などのサイズの基板が知られている。マザーガラス基板のような大面積な基板を支持基板１００として用いることで、ＳＯＩ基板の大面積化が実現できる。ＳＯＩ基板の大面積化が実現すれば、１枚のＳＯＩ基板から多数のＩＣ、ＬＳＩ等のチップを製造することができ、１枚の基板から製造されるチップ数が増加するので、生産性を飛躍的に向上させることができる。
（実施の形態４）
図１６乃至図１８を用いて、本実施の形態では、半導体基板１０を用いた半導体装置の作製方法の一例として、薄膜トランジスタ（ＴＦＴ）を作製する方法を説明する。複数の薄膜トランジスタを組み合わせることで、各種の半導体装置が形成される。以下、図１６乃至図１８の断面図を用いて、ＴＦＴの作製方法を説明する。なお、本実施の形態では、ｎチャネル型のＴＦＴとｐチャネル型のＴＦＴを同一基板上に作製する方法を説明する。
図１６（Ａ）に示すように、支持基板１００上の単結晶半導体層１１６をエッチングにより所望の形状に加工する（パターニングする）ことで、半導体層６０３と半導体層６０４とを形成する。半導体層６０３からｐ型トランジスタが形成され、半導体層６０４からｎ型トランジスタが形成される。
半導体層６０３と半導体層６０４には、しきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加してもよい。例えば、ｐ型を付与する不純物元素としてボロンを添加する場合、５×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度で添加すればよい。しきい値電圧を制御するための不純物元素の添加は、単結晶半導体層１１６に対して行ってもよいし、半導体層６０３と半導体層６０４に対して行ってもよい。また、しきい値電圧を制御するための不純物元素の添加を、単結晶半導体基板１１０に対して行ってもよい。若しくは、不純物元素の添加を、しきい値電圧を大まかに調整するために単結晶半導体基板１１０に対して行った上で、しきい値電圧を微調整するために、単結晶半導体層１１６に対して、または半導体層６０３および半導体層６０４に対して行うようにしてもよい。
例えば、単結晶半導体基板１１０に弱いｐ型の単結晶シリコン基板を用いた場合を例に、この不純物元素の添加方法の一例を説明する。まず、単結晶半導体層１１６をエッチングする前に、単結晶半導体層１１６全体にボロンを添加する。このボロンの添加は、ｐ型トランジスタのしきい値電圧を調節することを目的とする。ドーパントガスにＢ２Ｈ６を用い、１×１０１６〜１×１０１７ａｔｏｍｓ／ｃｍ３の濃度でボロンを添加する。ボロンの濃度は、活性化率などを考慮して決定される。たとえば、ボロンの濃度は６×１０１６ａｔｏｍｓ／ｃｍ３とすることができる。次に、単結晶半導体層１１６をエッチングして、半導体層６０３、６０４を形成する。そして、半導体層６０４のみにボロンを添加する。この２回目のボロンの添加は、ｎ型トランジスタのしきい値電圧を調節することを目的とする。ドーパントガスにＢ２Ｈ６を用い、１×１０１６〜１×１０１７ａｔｏｍｓ／ｃｍ３の濃度でボロンを添加する。たとえば、ボロンの濃度は６×１０１６ａｔｏｍｓ／ｃｍ３とすることができる。
なお、単結晶半導体基板１１０に、ｐ型トランジスタ又はｎ型トランジスタの一方のしきい値電圧に適した導電型および抵抗を有する基板が用いることができる場合は、しきい値制御をするための不純物元素添加の工程を１回にすることができ、半導体層６０３または半導体層６０４の一方にしきい値電圧の制御のための不純物元素を添加すればよい。
次に図１６（Ｂ）に示すように、半導体層６０３と半導体層６０４を覆うように、ゲート絶縁膜６０６を形成する。ＰＥＣＶＤ法またはスパッタリング法などを用い、酸化珪素、窒化酸化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウムまたは酸化タンタルを含む膜を、単層で、または積層させることで、ゲート絶縁膜６０６を形成する。本実施の形態では、ゲート絶縁膜６０６は、ＰＥＣＶＤ法を行うことにより半導体層６０３と半導体層６０４の表面を覆って薄い膜厚、例えば２０ｎｍの膜厚で形成することができる。また、高密度プラズマ処理により半導体層６０３と半導体層６０４の表面を酸化または窒化することで形成してもよい。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化または窒化することにより、１〜５０ｎｍ、望ましくは５〜３０ｎｍの絶縁膜が半導体層に接するように形成される。加熱を行いながら、レーザ照射を行うことで単結晶半導体層の表面が十分に平坦化されるため、厚さ２０ｎｍの絶縁膜をゲート絶縁膜６０６として用いても、十分な絶縁耐圧を得ることができる。
或いは、半導体層６０３と半導体層６０４を熱酸化させることで、ゲート絶縁膜６０６を形成するようにしてもよい。
或いは、水素を含んだゲート絶縁膜６０６を形成した後、３５０℃以上４５０℃以下の温度による加熱処理を行うことで、ゲート絶縁膜６０６中に含まれる水素を半導体層６０３および半導体層６０４中に拡散させるようにしてもよい。この場合、ゲート絶縁膜６０６は、プロセス温度を３５０℃以下で、ＰＥＣＶＤ法で窒化シリコン又は窒化酸化シリコンを堆積することで形成することができる。半導体層６０３および半導体層６０４に水素を供給することで、半導体層６０３および半導体層６０４中、およびゲート絶縁膜６０６と半導体層６０３および半導体層６０４の界面での、電荷捕獲中心となるような結晶欠陥を効果的に低減することができる。
次に図１６（Ｃ）に示すように、ゲート絶縁膜６０６上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、半導体層６０３と半導体層６０４の上方に電極６０７を形成する。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることができる。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いてもよい。または、半導体層に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成してもよい。
２つの導電膜の組み合わせとして、１層目に窒化タンタルまたはタンタル（Ｔａ）を、２層目にタングステン（Ｗ）を用いることができる。上記例の他に、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層目の導電膜の組み合わせとして、例えば、ｎ型を付与する不純物元素がドーピングされたシリコンとニッケルシリサイド、ｎ型を付与する不純物元素がドーピングされたシリコンとタングステンシリサイド等も用いることができる。
また、本実施の形態では電極６０７を単層の導電膜で形成しているが、本実施の形態はこの構成に限定されない。電極６０７は積層された複数の導電膜で形成されていてもよい。３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
なお電極６０７を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、窒化酸化珪素等をマスクとして用いてもよい。この場合、酸化珪素、窒化酸化珪素等をエッチングする工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅を有する電極６０７を形成することができる。またマスクを用いずに、液滴吐出法を用いて選択的に電極６０７を形成してもよい。
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
また電極６０７は、導電膜を形成後、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いる。エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスクの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素もしくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素などのフッ素系ガス又は酸素を適宜用いることができる。
次に図１６（Ｄ）に示すように、電極６０７をマスクとして一導電型を付与する不純物元素を半導体層６０３、半導体層６０４に添加する。本実施の形態では、半導体層６０３にｐ型を付与する不純物元素（例えばボロン）を添加し、半導体層６０４にｎ型を付与する不純物元素（例えばリンまたはヒ素）を添加する。この工程は、半導体層６０３にソース領域、またはドレイン領域となる不純物領域を形成し、半導体層６０４には、高抵抗領域として機能する不純物領域を形成するための工程である。
なお、ｐ型を付与する不純物元素を半導体層６０３に添加するときには、ｐ型を付与する不純物元素が添加されないように、半導体層６０４をマスク等で覆う。他方、ｎ型を付与する不純物元素を半導体層６０４に添加するときには、ｎ型を付与する不純物元素が添加されないように、半導体層６０３をマスク等で覆う。或いは、先に半導体層６０３および半導体層６０４にｐ型もしくはｎ型のいずれか一方を付与する不純物元素を添加した後、一方の半導体層のみに選択的により高い濃度でｐ型もしくはｎ型のうちの他方を付与する不純物元素を添加するようにしてもよい。この不純物元素の添加工程により、半導体層６０３にｐ型の高濃度不純物領域６０８が形成され、半導体層６０４には、ｎ型の低濃度不純物領域６０９が形成される。また、半導体層６０３、６０４において、それぞれ、電極６０７と重なる領域はチャネル形成領域６１０、６１１となる。
次に、図１７（Ａ）に示すように、電極６０７の側面にサイドウォール６１２を形成する。サイドウォール６１２は、例えば、ゲート絶縁膜６０６および電極６０７を覆うように新たに絶縁膜を形成し、垂直方向を主体とした異方性エッチングにより、新たに形成された該絶縁膜を部分的にエッチングすることで形成することができる。この異方性エッチングにより、新たに形成された絶縁膜が部分的にエッチングされて、電極６０７の側面にサイドウォール６１２が形成される。なおこの異方性エッチングにより、ゲート絶縁膜６０６も部分的にエッチングされる。サイドウォール６１２を形成するための絶縁膜は、ＰＥＣＶＤ法やスパッタリング法等により、シリコン膜、酸化シリコン膜、窒化酸化シリコン膜や、有機樹脂などの有機材料を含む膜を、１層または２層以上積層して形成することができる。本実施の形態では、膜厚１００ｎｍの酸化シリコン膜をＰＥＣＶＤ法によって形成する。酸化シリコン膜のエッチングガスには、ＣＨＦ３とヘリウムの混合ガスを用いることができる。なお、サイドウォール６１２を形成する工程は、これらに限定されるものではない。
次に図１７（Ｂ）に示すように、電極６０７およびサイドウォール６１２をマスクとして半導体層６０４にｎ型を付与する不純物元素を添加する。この工程は、半導体層６０４にソース領域またはドレイン領域として機能する不純物領域を形成するための工程である。この工程では、半導体層６０３はマスク等で覆い、半導体層６０４にｎ型を付与する不純物元素を添加する。
上記不純物元素の添加により、電極６０７、サイドウォール６１２がマスクとなり、半導体層６０４に一対のｎ型の高濃度不純物領域６１４が自己整合的に形成される。次に、半導体層６０３を覆うマスクを除去した後、加熱処理を行い、半導体層６０３に添加したｐ型を付与する不純物元素、および半導体層６０４に添加したｎ型を付与する不純物元素を活性化する。図１６（Ａ）乃至図１７（Ｂ）に示す一連の工程により、ｐチャネル型トランジスタ６１７、およびｎチャネル型トランジスタ６１８が形成される。
なお、ソースおよびドレインの抵抗を下げるために、半導体層６０３の高濃度不純物領域６０８、半導体層６０４の高濃度不純物領域６１４をシリサイド化して、シリサイド層を形成してもよい。シリサイド化は、半導体層６０３、６０４に金属を接触させ、加熱処理によって、半導体層中のシリコンと金属とを反応させてシリサイド化合物を生成する。この金属にはコバルトまたはニッケルが好ましく、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｂ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。半導体層６０３、半導体層６０４の厚さが薄い場合には、この領域の半導体層６０３、半導体層６０４の底部までシリサイド反応を進めてもよい。シリサイド化のための加熱処理には、抵抗加熱炉、ＲＴＡ装置、マイクロ波加熱装置、またはレーザ照射装置を用いることができる。
次に図１７（Ｃ）に示すように、トランジスタ６１７、トランジスタ６１８を覆うように絶縁膜６１９を形成する。絶縁膜６１９として、水素を含む絶縁膜を形成する。本実施の形態では、モノシラン、アンモニア、Ｎ２Ｏを含むソースガスを用いて、ＰＥＣＶＤ法で形成した膜厚６００ｎｍ程度の窒化酸化シリコン膜を形成する。これは、水素を絶縁膜６１９に含ませることで、絶縁膜６１９から水素を拡散させて、半導体層６０３、半導体層６０４の未結合手を終端させることができるからである。また、絶縁膜６１９を形成することで、アルカリ金属やアルカリ土類金属などの不純物がトランジスタ６１７、トランジスタ６１８へ侵入するのを防ぐことができる。具体的に絶縁膜６１９として、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いる。
次に、トランジスタ６１７、トランジスタ６１８を覆うように、絶縁膜６１９上に絶縁膜６２０を形成する。絶縁膜６２０は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、またはアリール基のうち少なくとも１種を有していてもよい。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜６２０を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち、少なくとも１種を有していてもよい。
絶縁膜６２０の形成には、その材料に応じて、ＣＶＤ法、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
次に、窒素雰囲気中で、４００℃〜４５０℃程度（例えば、４１０℃）の熱処理を１時間程度行い、絶縁膜６１９から水素を拡散させ、半導体層６０３および半導体層６０４の未結合手を水素で終端する。なお、単結晶半導体層１１６は、非晶質シリコン膜を結晶化した多結晶シリコン膜とくらべて非常に欠陥密度が小さいため、この水素による終端処理を短時間にすることができる。
次に、図１８に示すように、半導体層６０３と半導体層６０４がそれぞれ一部露出するように絶縁膜６１９および絶縁膜６２０にコンタクトホールを形成する。コンタクトホールの形成は、ＣＨＦ３とＨｅの混合ガスを用いたドライエッチング法で行うことができるが、これに限定されるものではない。そして、該コンタクトホールを介して半導体層６０３と半導体層６０４に接する導電膜６２１、６２２を形成する。導電膜６２１はｐチャネル型トランジスタ６１７の高濃度不純物領域６０８に接続されている。導電膜６２２はｎチャネル型トランジスタ６１８の高濃度不純物領域６１４に接続されている。
導電膜６２１、６２２は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に導電膜６２１、６２２として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）等を用いることができる。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いてもよい。導電膜６２１、６２２は、上記金属が用いられた膜を単層または複数積層させて形成することができる。
アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方とを含むものも例として挙げることができる。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜６２１、６２２を形成する材料として好適である。特にアルミニウムシリコン（Ａｌ−Ｓｉ）膜の形状をエッチングで加工する場合は、エッチング用のマスクを形成する際のレジストベークにおけるヒロックの発生をアルミニウム膜に比べて防止することができる。また、シリコン（Ｓｉ）の代わりに、アルミニウム膜に０．５％程度のＣｕを混入させてもよい。
導電膜６２１、６２２は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物を用いて形成された膜である。アルミニウムシリコン（Ａｌ−Ｓｉ）膜を間に挟むようにバリア膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体層６０３と半導体層６０４上に薄い酸化膜ができていたとしても、バリア膜に含まれるチタンがこの酸化膜を還元し、導電膜６２１、６２２と、半導体層６０３および半導体層６０４とがそれぞれ良好なコンタクトをとることができる。またバリア膜を複数積層するようにして用いてもよい。その場合、例えば、導電膜６２１、６２２を下層からＴｉ、窒化チタン、Ａｌ−Ｓｉ、Ｔｉ、窒化チタンの５層構造とすることができる。
また導電膜６２１、６２２として、ＷＦ６ガスとＳｉＨ４ガスから化学気相成長法で形成したタングステンシリサイドを用いてもよい。また、ＷＦ６を水素還元して形成したタングステンを、導電膜６２１、６２２として用いてもよい。
図１８には、ｐチャネル型トランジスタ６１７およびｎチャネル型トランジスタ６１８の上面図と、この上面図の切断線Ａ−Ａ’に沿った断面図が共に示されている。なお、図１８の上面図では導電膜６２１、６２２、絶縁膜６１９、絶縁膜６２０を省略した図を示している。
本実施の形態では、ｐチャネル型トランジスタ６１７とｎチャネル型トランジスタ６１８が、それぞれゲートとして機能する電極６０７を１つずつ有する場合を例示しているが、本発明はこの構成に限定されない。作製されるトランジスタに、ゲートとして機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造のトランジスタを適用することもできる。
なお、本実施の形態の半導体基板が有する半導体層は、単結晶半導体基板を薄片化した層であるため、配向のばらつきがない。そのため、半導体基板を用いて作製される複数のトランジスタのしきい値電圧や移動度などの電気的特性のばらつきを小さくすることができる。また、結晶粒界が殆どないため、結晶粒界に起因するリーク電流を抑え、また、半導体装置の省電力化を実現することができる。したがって、信頼性の高い半導体装置を作製することができる。
レーザ結晶化により得られる多結晶の半導体層からトランジスタを作製する場合、高い移動度を得るために、レーザ光の走査方向を考慮して、トランジスタの半導体層のレイアウトを決める必要があった。しかしながら、本実施の形態の半導体層付き基板ではその必要がないため、半導体装置の設計における制約が少ない。
（実施の形態５）
実施の形態４では、半導体装置の作製方法の一例として、ＴＦＴの作製方法を説明したが、半導体層付き基板に、ＴＦＴと共に容量、抵抗など各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。本実施の形態では、図面を参照しながら半導体装置の具体的な態様を説明する。
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図１９はマイクロプロセッサ２００の構成例を示すブロック図である。
マイクロプロセッサ２００は、演算回路２０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ（ＡＬＵともいう））、演算回路制御部２０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部２０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ２０９、およびメモリインターフェース２１０を有している。
バスインターフェース２０８を介してマイクロプロセッサ２００に入力された命令は、命令解析部２０３に入力され、デコードされた後、演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５に入力される。演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５は、デコードされた命令に基づき、様々な制御を行う。
演算回路制御部２０２は、演算回路２０１の動作を制御するための信号を生成する。また、割り込み制御部２０４は、マイクロプロセッサ２００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部２０４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部２０７は、レジスタ２０６のアドレスを生成し、マイクロプロセッサ２００の状態に応じてレジスタ２０６の読み出しや書き込みを行う。タイミング制御部２０５は、演算回路２０１、演算回路制御部２０２、命令解析部２０３、割り込み制御部２０４、およびレジスタ制御部２０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部２０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図１９に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。
次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図２０は、このような半導体装置の構成例を示すブロック図である。図２０に示す半導体装置２１１は、無線通信により外部装置と信号の送受信を行って動作する演算処理装置として機能する。
図２０に示すように、半導体装置２１１は、アナログ回路部２１２とデジタル回路部２１３を有している。アナログ回路部２１２として、共振容量を有する共振回路２１４、整流回路２１５、定電圧回路２１６、リセット回路２１７、発振回路２１８、復調回路２１９、変調回路２２０、および電源管理回路２３０を有している。デジタル回路部２１３は、ＲＦインターフェース２２１、制御レジスタ２２２、クロックコントローラ２２３、ＣＰＵインターフェース２２４、中央処理ユニット２２５、ランダムアクセスメモリ２２６、読み出し専用メモリ２２７を有している。
半導体装置２１１の動作の概要は以下の通りである。アンテナ２２８が受信した信号は共振回路２１４により誘導起電力を生じる。誘導起電力は、整流回路２１５を経て容量部２２９に充電される。この容量部２２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部２２９は、半導体装置２１１を構成する基板に集積されている必要はなく、他の部品として半導体装置２１１に組み込むこともできる。
リセット回路２１７は、デジタル回路部２１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路２１８は、定電圧回路２１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路２１９は、受信信号を復調する回路であり、変調回路２２０は、送信するデータを変調する回路である。
例えば、復調回路２１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路２２０は、共振回路２１４の共振点を変化させることで通信信号の振幅を変化させている。
クロックコントローラ２２３は、電源電圧または中央処理ユニット２２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２３０が行っている。
アンテナ２２８から半導体装置２１１に入力された信号は復調回路２１９で復調された後、ＲＦインターフェース２２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ２２２に格納される。制御コマンドには、読み出し専用メモリ２２７に記憶されているデータの読み出し、ランダムアクセスメモリ２２６へのデータの書き込み、中央処理ユニット２２５への演算命令などが含まれている。
中央処理ユニット２２５は、インターフェース２２４を介して読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２にアクセスする。インターフェース２２４は、中央処理ユニット２２５が要求するアドレスより、読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット２２５の演算方式は、読み出し専用メモリ２２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット２２５が処理する方式を適用できる。
次に、図２１および図２２を用いて、半導体装置の構成例として表示装置について説明する。
図２１は、液晶表示装置の構成例を示す図面である。図２１（Ａ）は液晶表示装置の画素の平面図であり、図２１（Ｂ）はＪ−Ｋ切断線による図２１（Ａ）の断面図である。図２１（Ａ）において、半導体層５１１は、単結晶半導体層１１６から形成された層であり、画素のＴＦＴ５２５を構成する。画素は、半導体層５１１、半導体層５１１と交差している走査線５２２、走査線５２２と交差している信号線５２３、画素電極５２４、画素電極５２４と半導体層５１１を電気的に接続する電極５２８を有する。
図２１（Ｂ）に示すように、基板５１０上に、接合層１１４、絶縁膜１１２ｂと絶縁膜１１２ａでなる絶縁層１１２、半導体層５１１が積層されている。基板５１０は分割された支持基板１００である。半導体層５１１は、単結晶半導体層１１６をエッチングすることによって形成された層である。半導体層５１１には、チャネル形成領域５１２、ｎ型の不純物領域５１３が形成されている。ＴＦＴ５２５のゲート電極は走査線５２２に含まれ、ソース電極またはドレイン電極の一方は信号線５２３に含まれている。
層間絶縁膜５２７上には、信号線５２３、画素電極５２４および電極５２８が設けられている。層間絶縁膜５２７上には、柱状スペーサ５２９が形成され、信号線５２３、画素電極５２４、電極５２８および柱状スペーサ５２９を覆って配向膜５３０が形成されている。対向基板５３２には、対向電極５３３、対向電極５３３を覆う配向膜５３４が形成されている。柱状スペーサ５２９は、基板５１０と対向基板５３２の隙間を維持するために形成される。柱状スペーサ５２９によって形成される隙間に液晶層５３５が形成されている。信号線５２３および電極５２８と不純物領域５１３との接続部は、コンタクトホールの形成によって層間絶縁膜５２７に段差が生じるので、この接続部では液晶層５３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ５２９を形成して、液晶の配向の乱れを防ぐ。
次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という）について、説明する。図２２は実施の形態２の方法で作製されたＥＬ表示装置を説明するための図面である。図２２（Ａ）はＥＬ表示装置の画素の平面図であり、図２２（Ｂ）は、図２２（Ａ）のＪ−Ｋ切断線における画素の断面図である。図２２（Ａ）に示すように、画素は、ＴＦＴでなる選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。
選択用トランジスタ４０１は、単結晶半導体層１１６から形成された半導体層４０３を有する。選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１１として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。
表示制御用トランジスタ４０２はｐチャネル型のＴＦＴであり、単結晶半導体層１１６から形成された半導体層４０４を有する。図２２（Ｂ）に示すように、半導体層４０４には、チャネル形成領域４５１、ｐ型の不純物領域４５２が形成されている。表示制御用トランジスタ４０２のゲート電極４１２を覆って、層間絶縁膜４２７が形成されている。層間絶縁膜４２７上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２により基板４００に固定されている。基板４００は支持基板１００を分割した基板である。
半導体基板１０を用いて様々な電気機器を作製することができる。電気機器としては、ビデオカメラ、デジタルカメラ等のカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）などの画像データを表示する表示装置を備えた装置）などが含まれる。
図２３を用いて、電気機器の具体的な態様を説明する。図２３（Ａ）は携帯電話機９０１の一例を示す外観図である。この携帯電話機９０１は、表示部９０２、操作スイッチ９０３などを含んで構成されている。表示部９０２に、図２１で説明した液晶表示装置または図２２で説明したＥＬ表示装置を適用することで、表示むらが少なく画質の優れた表示部９０２とすることができる。
また、図２３（Ｂ）は、デジタルプレーヤー９１１の構成例を示す外観図である。デジタルプレーヤー９１１は、表示部９１２、操作部９１３、イヤホン９１４などを含んでいる。イヤホン９１４の代わりにヘッドホンや無線式イヤホンを用いることができる。表示部９１２に、図２１で説明した液晶表示装置または図２２で説明したＥＬ表示装置を適用することで、画面サイズが０．３インチから２インチ程度の場合であっても高精細な画像および多量の文字情報を表示することができる。
また、図２３（Ｃ）は、電子ブック９２１の外観図である。この電子ブック９２１は、表示部９２２、操作スイッチ９２３を含んでいる。電子ブック９２１にはモデムを内蔵していてもよいし、図２０の半導体装置２１１を内蔵させて、無線で情報を送受信できる構成としてもよい。表示部９２２には、図２１で説明した液晶表示装置、または図２２で説明したＥＬ表示装置を適用することで、高画質の表示を行うことができる。
図２４は図２３（Ａ）に示した携帯電話とは異なる例を示す。図２４は本発明を適用したスマートフォン携帯電話の構成の一例であり、図２４（Ａ）が正面図、図２４（Ｂ）が背面図、図２４（Ｃ）が展開図である。筐体１００１及び１００２二つの筐体で構成されている。スマートフォン携帯電話は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能である。
携帯電話は、筐体１００１及び１００２二つの筐体で構成されている。筐体１００１においては、表示部１１０１、スピーカー１１０２、マイクロフォン１１０３、操作キー１１０４、ポインティングデバイス１１０５、表面カメラ用レンズ１１０６、外部接続端子１１０７等を備え、筐体１００２においては、キーボード１２０１、外部メモリスロット１２０２、裏面カメラ１２０３、ライト１２０４、イヤホン端子１２０５等を備えているなどにより構成されている。また、アンテナは筐体１００１内部に内蔵されている。
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
重なり合った筐体１００１と筐体１００２（図２４（Ａ））は、スライドし図２４（Ｃ）のように展開する。表示部１１０１には、上記実施の形態に示される表示装置を組み込むことが可能であり、使用形態に応じて表示の方向が適宜変化する。表示部１１０１と同一面上に表面カメラ用レンズ１１０６を備えているため、テレビ電話が可能である。また、表示部１１０１をファインダーとし裏面カメラ１２０３及びライト１２０４で静止画及び動画の撮影が可能である。スピーカー１１０２及びマイクロフォン１１０３は音声通話に限らず、テレビ電話、録音、再生等の用途に使用できる。操作キー１１０４では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等が可能である。書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合はキーボード１２０１を用いると便利である。更に、重なり合った筐体１００１と筐体１００２（図２４（Ａ））は、スライドし図２４（Ｃ）のように展開し、携帯情報端末として使用する。この場合、キーボード１２０１、ポインティングデバイス１１０５を用い円滑な操作が可能である。外部接続端子１１０７はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット１２０２に記録媒体を挿入することにより大量のデータ保存及び移動に対応できる。筐体１００２の裏面（図２４（Ｂ））には、裏面カメラ１２０３及びライト１２０４を備えており、表示部１１０１をファインダーとし静止画及び動画の撮影が可能である。
また、上記機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビ受信機能等を備えたものであってもよい。
（実施の形態６）
本実施の形態では、無アルカリガラス基板（商品名ＡＮ１００）を用いて複数のシリコン基板を固定した後、複数の単結晶シリコン層を形成する例を図２５（Ａ）に示す。
まず、無アルカリガラス基板８００上にバッファ層の一層であるバリア層８０１をＰＥＣＶＤ法により形成する。なお、無アルカリガラス基板（商品名ＡＮ１００）は、比重２．５１ｇ／ｃｍ３、ポワソン比０．２２、ヤング率７７ＧＰａ、二軸弾性係数９８．７ＧＰａ、熱膨張率３８×１０−７／℃という物性値を有する無アルカリガラス基板である。
バリア層８０１は、半導体基板を作製時、およびこの半導体基板を用いた半導体装置の作製時に、アルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物（代表的には、ナトリウム）が、支持基板側から単結晶半導体層に侵入することを防ぐ膜である。バリア層を形成することで、半導体装置が不純物で汚染されることを防止できるため、その信頼性を向上させることができる。バリア層８０１は、厚さ５ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜を用いる。
次いで、バリア層８０１上にＰＥＣＶＤ法により、厚さ５０ｎｍ酸化シリコン膜でなる接合層８０２を形成する。接合層８０２はバッファ層の一層を構成する層である。酸化シリコン膜のプロセスガスには、ＴＥＯＳ、およびＯ２を用いる。
また、円形の単結晶シリコンウエハを用意し、イオンドーピング装置を用い、水素イオンを単結晶シリコンウエハにドープして、損傷領域を形成したソースガスには１００％水素ガスを用い、イオン化された水素を質量分離せずに、電界で加速して単結晶シリコンウエハ基板に添加して、損傷領域を形成する。また、単結晶シリコンウエハから分離される単結晶シリコン層の厚さが１２０ｎｍになるように、損傷領域が形成される深さを調節する。
次いで、単結晶シリコンウエハ表面を純水中で超音波洗浄した後、オゾンを含む純水で洗浄する。オゾンを含む純水で洗浄すると、単結晶シリコンウエハ表面に薄い酸化物膜が形成される。
そして、無アルカリガラス基板８００上の接合層８０２と単結晶シリコンウエハを密接させ、接合させた後、損傷領域で単結晶シリコンウエハを分離し、単結晶シリコン層８０３が貼り付けられた無アルカリガラス基板８００が形成される。
同じ手順で、２枚目の円形の単結晶シリコンウエハを用意し、無アルカリガラス基板８００上の接合層８０２と２枚目の単結晶シリコンウエハを密接させ、接合させた後、損傷領域で単結晶シリコンウエハを分離し、単結晶シリコン層８０３が貼り付けられた無アルカリガラス基板８００が形成される。
次いで、図２に示す装置を用いて、加熱された窒素ガスを吹きつけ、且つ、支持基板にバッファ層を介して固定された単結晶シリコン層８０３の一部にレーザ光を照射して、単結晶シリコン層８０３を溶融することで、再単結晶化させる。ここでは、加熱された窒素ガスを吹きつけて単結晶シリコン層を無アルカリガラス基板（商品名ＡＮ１００）の歪点以下の温度である６００℃程度まで加熱する。加熱された窒素ガスを吹きつけ、４００℃以上、好ましくは４５０℃以上に加熱することで、支持基板をシュリンクさせることができる。よって、後に単結晶半導体層が固定されたガラス基板を用いてトランジスタを作製する場合、予め単結晶半導体基板の作製工程でシュリンクさせておくことで、トランジスタの作製工程でのシュリンク量を抑えることができるため、露光工程でのマスクずれを抑えることができる。
この段階を終えた断面図が図２５（Ａ）に相当する。以降の工程は、上述した実施の形態の半導体装置の作製工程に従って半導体装置を作製すればよい。
本実施の形態では、単結晶半導体層と支持基板の間に接合層１１４、及び絶縁膜１１２ａ、１１２ｂの３層が形成される実施の形態５と比べ、単結晶半導体層と支持基板の間に形成される層が、バリア層８０１及び接合層８０２の２層であるため工程数を低減することもできる。また、２層としても、再単結晶化させるため、単結晶シリコン層８０３の表面に十分な平坦性を持たせることができる。
また、本実施の形態では、２枚の円形の単結晶シリコンウエハを用いる例を示したが、勿論１枚のガラス基板に対して、重ならないように２枚以上の単結晶シリコンウエハを用いることができることは言うまでもない。
また、本実施の形態は、実施の形態１乃至４のいずれか一と自由に組み合わせることができる。
（実施の形態７）
本実施の形態では、無アルカリガラス基板（商品名ＥＡＧＬＥ２０００（登録商標））を用いて複数のシリコン基板を固定した後、それぞれの単結晶半導体層の間を狭くする例を図２５（Ｂ）を用いて示す。
まず、無アルカリガラス基板８１０上にバリア層８１１をＰＥＣＶＤ法により形成する。なお、無アルカリガラス基板（商品名ＥＡＧＬＥ２０００（登録商標））は、比重２．３７ｇ／ｃｍ３、ポワソン比０．２３、ヤング率７０．９ＧＰａ、二軸弾性係数９２．０７ＧＰａ、熱膨張率３１．８×１０−７／℃という物性値を有する無アルカリガラス基板である。
バリア層８１１は、半導体基板を作製時、およびこの半導体基板を用いた半導体装置の作製時に、アルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物（代表的には、ナトリウム）が、支持基板側から単結晶半導体層に侵入することを防ぐ膜である。バリア層を形成することで、半導体装置が不純物で汚染されることを防止できるため、半導体装置の信頼性を向上させることができる。バリア層８１１は、厚さ５ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜を用いる。
次いで、バリア層８１１上にＰＥＣＶＤ法により、厚さ５０ｎｍ酸化シリコン膜でなる接合層８１２を形成する。接合層８１２はバッファ層の一層を構成する層である。酸化シリコン膜のプロセスガスには、ＴＥＯＳ、およびＯ２を用いる。
また、矩形の単結晶シリコンウエハを用意し、イオンドーピング装置を用い、水素イオンを単結晶シリコンウエハにドープして、損傷領域を形成したソースガスには１００％水素ガスを用い、イオン化された水素を質量分離せずに、電界で加速して単結晶シリコンウエハ基板に添加して、損傷領域を形成する。また、単結晶シリコンウエハから分離される単結晶シリコン層の厚さが１２０ｎｍになるように、損傷領域が形成される深さを調節する。
次いで、矩形の単結晶シリコンウエハ表面を純水中で超音波洗浄した後、オゾンを含む純水で洗浄する。オゾンを含む純水で洗浄すると、単結晶シリコンウエハ表面に薄い酸化物膜が形成される。
そして、無アルカリガラス基板８１０上の接合層８１２と単結晶シリコンウエハを密接させ、接合させた後、損傷領域で単結晶シリコンウエハを分離し、単結晶シリコン層８１３が貼り付けられた無アルカリガラス基板８１０が形成される。
同じ手順で、２枚目の矩形の単結晶シリコンウエハを用意し、無アルカリガラス基板８１０上の接合層８１２と２枚目の単結晶シリコンウエハを密接させ、接合させる。接合させる際には隣り合う単結晶半導体層の隙間が狭くなるようにする。そして、損傷領域で単結晶シリコンウエハを分離し、単結晶シリコン層８１３が貼り付けられた無アルカリガラス基板８１０が形成される。
そして、３枚目の矩形の単結晶シリコンウエハを用意し、同様の作業を行う。
矩形の単結晶シリコンウエハを用いることで、隙間を狭くして長方形形状のガラス基板に対して固定することができる。単結晶シリコン層の隙間を狭くして固定し、図２に示す装置を用いて、加熱された窒素ガスを吹きつけ、且つ、支持基板にバッファ層を介して固定された単結晶シリコン層８１３の一部にレーザ光を照射して、単結晶シリコン層８１３を溶融することで、再単結晶化させる。
ここでは、線状のレーザを照射する際、加熱された窒素ガスを吹きつけて単結晶シリコン層を無アルカリガラス基板（商品名ＥＡＧＬＥ２０００（登録商標））の歪点以下の温度である５００℃程度まで加熱する。加熱された窒素ガスを吹きつけ、４００℃以上、好ましくは４５０℃以上に加熱することで、支持基板をシュリンクさせることができる。よって、後に単結晶半導体層が固定されたガラス基板を用いてトランジスタを作製する場合、予め単結晶半導体基板の作製工程でシュリンクさせておくことで、トランジスタの作製工程でのシュリンク量を抑えることができるため、露光工程でのマスクずれを抑えることができる。
この段階を終えた断面図が図２５（Ｂ）に相当する。以降の工程は、上述した実施の形態の半導体装置の作製工程に従って半導体装置を作製すればよい。
本実施の形態のように隙間を狭くすることで、線状のレーザを照射する場合、長手方向の長さにもよるが、矩形のシリコンウエハの一辺よりも大幅に長ければ、３つの単結晶シリコン層８１３に対して２回のレーザ光の走査で処理を終えることができる。基板を移動させる方向は、線状のレーザの長手方向と直交する方向とする。
また、本実施の形態では、３枚の単結晶シリコンウエハを用いる例を示したが、勿論１枚のガラス基板に対して、重ならないように４枚以上の単結晶シリコンウエハを用いることができることは言うまでもない。
（実施の形態８）
図２６を用いて、本実施の形態では、半導体基板１０を用いた半導体装置の作製方法の一例としてトランジスタを作製する方法を説明する。複数の薄膜トランジスタを組み合わせることで、各種の半導体装置が形成される。なお、本実施の形態では、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを同一基板上に作製する方法を説明する。
図２６（Ａ）に示すように、支持基板１００上に、バッファ層１０１、単結晶半導体層１１６が形成された半導体基板を用意する。バッファ層１０１は３層構造であり、バリア層となる絶縁膜１１２ｂを含んでいる。なお、図１０に示す構成の半導体基板１０を適用する例を示すが、本明細書で示すその他の構成の半導体基板も適用できる。
単結晶半導体層１１６には、ｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加された不純物領域（チャネルドープ領域）を有している。
保護層１８０４をマスクとしてエッチングを行い、露呈している単結晶半導体層１１６及びその下方のバッファ層１０１の一部を除去する。次いで、有機シランを用いて酸化シリコン膜をＰＥＣＶＤ法で堆積する。この酸化シリコン膜は、単結晶半導体層１１６が埋め込まれるように厚く堆積する。次いで、単結晶半導体層１１６上に重なる酸化シリコン膜を研磨により除去した後、保護層１８０４を除去して、素子分離絶縁層１８０３を残存させる。素子分離絶縁層１８０３により単結晶半導体層１１６は、素子領域１８０５及び素子領域１８０６に分離される（図２６（Ｂ）参照）。
次いで、第１の絶縁膜を形成し、第１の絶縁膜上にゲート電極層１８０８ａ、１８０８ｂを形成し、ゲート電極層１８０８ａ、１８０８ｂをマスクとして第１の絶縁膜をエッチングしてゲート絶縁層１８０７ａ、１８０７ｂを形成する。
ゲート絶縁層１８０７ａ、１８０７ｂは酸化シリコン膜、若しくは酸化シリコン膜と窒化シリコン膜の積層構造で形成すればよい。ゲート絶縁層として酸化窒化シリコン膜、窒化酸化シリコン膜なども用いることができる。ゲート絶縁層１８０７ａ、１８０７ｂは、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力において３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して単結晶半導体層１１６（素子領域１８０５、１８０６）の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力において３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加してＰＥＣＶＤ法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
また、ゲート絶縁層１８０７ａ、１８０７ｂとして、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層１８０７ａ、１８０７ｂに高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
ゲート電極層１８０８ａ、１８０８ｂは、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。ゲート電極層１８０８ａ、１８０８ｂはタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、ゲート電極層１８０８ａ、１８０８ｂとしてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。
次いで、ゲート電極層１８０８ａ、１８０８ｂを覆う第２の絶縁層１８１０を形成し、さらにサイドウォール構造の側壁絶縁層１８１６ａ、１８１６ｂ、１８１７ａ、１８１７ｂを形成する。ｐチャネル型電界効果トランジスタ（ｐＦＥＴ）となる領域の側壁絶縁層１８１６ａ、１８１６ｂは、ｎチャネル型電界効果トランジスタ（ｎＦＥＴ）となる領域の側壁絶縁層１８１７ａ、１８１７ｂよりも幅を広くする。次いで、ｎチャネル型電界効果トランジスタとなる領域にヒ素（Ａｓ）などを添加して浅い接合深さの第１の不純物領域１８２０ａ、１８２０ｂを形成し、ｐチャネル型電界効果トランジスタとなる領域にボロン（Ｂ）などを添加して浅い接合深さの第２の不純物領域１８１５ａ、１８１５ｂを形成する（図２６（Ｃ）参照）。
次いで、第２の絶縁層１８１０を部分的にエッチングしてゲート電極層１８０８ａ、１８０８ｂの上面と、第１の不純物領域１８２０ａ、１８２０ｂ及び第２の不純物領域１８１５ａ、１８１５ｂとを露出させる。次いで、ｎチャネル型電界効果トランジスタとなる領域にＡｓなどをドーピングして深い接合深さの第３の不純物領域１８１９ａ、１８１９ｂを形成し、ｐチャネル型電界効果トランジスタとなる領域にＢなどをドーピングして深い接合深さの第４の不純物領域１８２４ａ、１８２４ｂを形成する。次いで、活性化のための熱処理を行う。次いで、シリサイドを形成するための金属膜としてコバルト膜を成膜する。次いでＲＴＡなどの熱処理（５００℃、１分）を行い、コバルト膜に接する部分のシリコンをシリサイド化させ、シリサイド１８２２ａ、１８２２ｂ、１８２３ａ、１８２３ｂを形成する。その後、コバルト膜を選択的に除去する。次いで、シリサイド化の熱処理よりも高い温度で熱処理を行い、シリサイド１８２２ａ、１８２２ｂ、１８２３ａ、１８２３ｂの低抵抗化を図る（図２６（Ｄ）参照）。素子領域１８０６にはチャネル形成領域１８２６が、素子領域１８０５にはチャネル形成領域１８２１が形成される。
次いで、層間絶縁層１８２７を形成し、レジストからなるマスクを用いて層間絶縁層１８２７に深い接合深さの第３の不純物領域１８１９ａ、１８１９ｂや深い接合深さの第４の不純物領域１８２４ａ、１８２４ｂにそれぞれ達するコンタクトホール（開口）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。
エッチング方法及び条件は、コンタクトホールを形成する層間絶縁層１８２７の材料によって適宜設定すればよい。ウエットエッチング、ドライエッチング、またはその両方を適宜用いることができる。本実施の形態ではドライエッチングを用いる。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに希ガスを添加してもよい。添加する希ガスとしては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。ウエットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。
コンタクトホールを覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層としても機能する配線層を形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電膜を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。
本実施の形態では、層間絶縁層１８２７に形成されたコンタクトホールを埋めるように埋込配線層として配線層１８４０ａ、１８４０ｂ、１８４０ｃ、１８４０ｄを形成する。埋込型の配線層１８４０ａ、１８４０ｂ、１８４０ｃ、１８４０ｄは、コンタクトホールを埋め込む十分な膜厚の導電膜を形成し、コンタクトホール部だけに導電膜を残し、不要な導電膜部分を除去して形成する。
埋込型の配線層１８４０ａ、１８４０ｂ、１８４０ｃ、１８４０ｄ及び層間絶縁層１８２７上に絶縁層１８２８及び引き回し配線層として配線層１８４１ａ、１８４１ｂ、１８４１ｃを形成する。
以上の工程で支持基板１００に接合された単結晶半導体層１１６の素子領域１８０５を用いてｎチャネル型電界効果トランジスタ１８３２を、素子領域１８０６を用いてｐチャネル型電界効果トランジスタ１８３１が作製できる（図２６（Ｅ）参照）。なお、本実施の形態において、ｎチャネル型電界効果トランジスタ１８３２及びｐチャネル型電界効果トランジスタ１８３１は配線層１８４１ｂによって電気的に接続されている。
このようにｎチャネル型電界効果トランジスタ１８３２とｐチャネル型電界効果トランジスタ１８３１を相補的に組み合わせることによってＣＭＯＳ構造を構成する。
このＣＭＯＳ構造上に、さらに配線や素子などを積層することでマイクロプロセッサなどの半導体装置を作製することができる。なお、マイクロプロセッサは、演算回路（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ（ＡＬＵともいう））、演算回路制御部（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ、及びメモリインターフェース（ＲＯＭ Ｉ／Ｆ）を有している。
マイクロプロセッサは、ＣＭＯＳ構造を含む集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。
トランジスタの構造は本実施の形態に限定されず、その構造はチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
また、本実施の形態は、実施の形態１乃至７のいずれか一と自由に組み合わせることができる。
（実施の形態９）
本実施の形態では、本発明に係る半導体基板を用いた半導体装置の一例、およびその作製方法の一例について説明する。本実施の形態では、本発明に係る半導体基板を用いた半導体装置の一例として、トランジスタについて説明する。複数のトランジスタを組み合わせることで、各種の半導体装置が形成される。以下、図２７〜図２９の断面図を用いて、トランジスタの作製方法を説明する。なお、本実施の形態では、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを同一基板上に作製する方法を説明する。
まず、図２７（Ａ）に示すように、半導体基板を準備する。本実施の形態では、図１０の半導体基板１０を用いる。つまり、絶縁表面を有する支持基板１００上に、バッファ層１０１を介して単結晶半導体層１１６が固定された半導体基板を用いる。なお、トランジスタを作製する半導体基板は、図２７（Ａ）の構成に限定されるものではなく、本発明に係る半導体基板を用いることができる。
なお、単結晶半導体層１１６には、ｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加することが好ましい。すなわち、ｎチャネル型電界効果トランジスタの形成領域に対応してｐ型不純物元素を添加し、ｐチャネル型電界効果トランジスタの形成領域に対応してｎ型不純物元素を添加して、所謂ウェル領域を形成する。不純物イオンのドーズ量は１×１０１２ｉｏｎｓ／ｃｍ２乃至１×１０１４ｉｏｎｓ／ｃｍ２程度で行えばよい。さらに、電界効果トランジスタのしきい値電圧を制御する場合には、これらのウェル領域にｐ型若しくはｎ型不純物元素を添加すればよい。
次に、図２７（Ｂ）に示すように、単結晶半導体層１１６をエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層６５１、単結晶半導体層６５２を形成する。本実施の形態では、単結晶半導体層６５１からｎチャネル型のトランジスタを作製し、単結晶半導体層６５２からｐチャネル型のトランジスタを作製する。
次に、図２７（Ｃ）に示すように、単結晶半導体層６５１、単結晶半導体層６５２上に、ゲート絶縁層６５３、ゲート電極を形成する導電層６５４、及び導電層６５５を順に形成する。
ゲート絶縁層６５３は、ＣＶＤ法、スパッタリング法、又はＡＬＥ法等により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等の絶縁層を用いて、単層構造又は積層構造で形成する。
また、ゲート絶縁層６５３は、単結晶半導体層６５１、単結晶半導体層６５２に対してプラズマ処理を行うことにより、表面を酸化又は窒化することで形成してもよい。この場合のプラズマ処理はマイクロ波（代表的な周波数は２．４５ＧＨｚ）を用いて励起したプラズマによるプラズマ処理も含むものとする。例えばマイクロ波で励起され、電子密度が１×１０１１／ｃｍ３以上１×１０１３／ｃｍ３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを用いた処理も含むものとする。このようなプラズマ処理を適用して半導体層表面の酸化処理又は窒化処理を行うことにより、薄くて緻密な膜を形成することが可能である。また、半導体層表面を直接酸化するため、界面特性の良好な膜を得ることができる。また、ゲート絶縁層６５３は、ＣＶＤ法、スパッタリング法、又はＡＬＥ法により形成した膜に対してマイクロ波を用いたプラズマ処理を行うことで形成してもよい。
なお、ゲート絶縁層６５３は半導体層との界面を形成するため、酸化シリコン層、酸化窒化シリコン層が界面となるように形成することが好ましい。これは、窒化シリコン層又は窒化酸化シリコン層のように酸素よりも窒素の含有量が多い膜を形成すると、トラップ準位が形成され界面特性が問題となる恐れがあるからである。
ゲート電極を形成する導電層は、タンタル、窒化タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、又はニオブ等から選択された元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料を用いて、ＣＶＤ法やスパッタリング法により、単層膜又は積層膜で形成する。積層膜とする場合は、異なる導電材料を用いて形成することもできるし、同一の導電材料を用いて形成することもできる。本形態では、ゲート電極を形成する導電層を、導電層６５４及び導電層６５５の２層構造で形成する例を示す。
ゲート電極を形成する導電層を、導電層６５４及び導電層６５５の２層の積層構造とする場合は、例えば、窒化タンタル層とタングステン層、窒化タングステン層とタングステン層、窒化モリブデン層とモリブデン層の積層膜を形成することができる。なお、窒化タンタル層とタングステン層との積層膜とすると、両者のエッチングの選択比が取れやすく好ましい。なお、例示した２層の積層膜において、先に記載した膜がゲート絶縁層６５３上に形成される膜とすることが好ましい。ここでは、導電層６５４は、２０ｎｍ乃至１００ｎｍの厚さで形成する。導電層６５５は、１００ｎｍ乃至４００ｎｍの厚さで形成する。なお、ゲート電極は３層以上の積層構造とすることもでき、その場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。
次に、導電層６５５上にレジストマスク６５６、レジストマスク６５７を選択的に形成する。そして、レジストマスク６５６、レジストマスク６５７を用いて第１のエッチング処理及び第２のエッチング処理を行う。
まず、レジストマスク６５６、レジストマスク６５７を用いた第１のエッチング処理により導電層６５４及び導電層６５５を選択的にエッチングして、単結晶半導体層６５１上に、導電層６５８および導電層６５９を形成し、単結晶半導体層６５２上に導電層６６０及び導電層６６１を形成する（図２７（Ｄ）参照）。
次に、レジストマスク６５６、レジストマスク６５７を用いた第２のエッチング処理により導電層６５９及び導電層６６１の端部をエッチングして、導電層６６２及び導電層６６３を形成する（図２７（Ｅ）参照）。なお、導電層６６２及び導電層６６３は導電層６５８及び導電層６６０よりも幅（キャリアがチャネル形成領域を流れる方向（ソース領域とドレイン領域を結ぶ方向）に平行な方向の長さ）が小さくなるように形成する。このようにして、導電層６５８及び導電層６６２からなる２層構造のゲート電極６６５、並びに導電層６６０及び導電層６６３からなる２層構造のゲート電極６６６を形成する。
第１のエッチング処理及び第２のエッチング処理に適用するエッチング法は適宜選択すればよいが、エッチング速度を向上するにはＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合プラズマ）方式などの高密度プラズマ源を用いたドライエッチング装置を用いる。第１のエッチング処理および第２のエッチング処理のエッチング条件を適宜調節することで、導電層６５８、６６０、及び導電層６６２、６６３の側面を所望のテーパー形状とすることができる。所望のゲート電極６６５、６６６を形成した後、レジストマスク６５６、６５７は除去すればよい。
次に、ゲート電極６６５、ゲート電極６６６をマスクとして、単結晶半導体層６５１及び単結晶半導体層６５２に不純物元素６６８を添加する。単結晶半導体層６５１には、導電層６５８及び導電層６６２をマスクとして自己整合的に一対の不純物領域６６９が形成される。また、単結晶半導体層６５２には、導電層６６０及び導電層６６３をマスクとして自己整合的に一対の不純物領域６７０が形成される（図２８（Ａ）参照）。
不純物元素６６８としては、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加する。ここでは、ｎチャネル型トランジスタの高抵抗領域を形成するため、不純物元素６６８としてｎ型不純物元素であるリンを添加する。また、不純物領域６６９に、１×１０１７ａｔｏｍｓ／ｃｍ３乃至５×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度でリンが含まれるように、リンを添加することとする。
次に、ｎチャネル型トランジスタのソース領域、およびドレイン領域となる不純物領域を形成するため、単結晶半導体層６５１を部分的に覆うようにレジストマスク６７１を形成し、単結晶半導体層６５２を覆うようにレジストマスク６７２を選択的に形成する。そして、レジストマスク６７１をマスクとして、単結晶半導体層６５１に不純物元素６７３を添加して、単結晶半導体層６５１に一対の不純物領域６７５を形成する（図２８（Ｂ）参照）。
不純物元素６７３としては、ｎ型不純物元素であるリンを単結晶半導体層６５１に添加し、添加される濃度を５×１０１９ａｔｏｍｓ／ｃｍ３乃至５×１０２０ａｔｏｍｓ／ｃｍ３となるようにすることとする。不純物領域６７５はソース領域又はドレイン領域として機能する。不純物領域６７５は導電層６５８及び導電層６６２と重ならない領域に形成される。
また、単結晶半導体層６５１において、不純物領域６７６は、不純物元素６７３が添加されなかった、不純物領域６６９である。不純物領域６７６は、不純物領域６７５よりも不純物濃度が低く、高抵抗領域またはＬＤＤ領域として機能する。単結晶半導体層６５１において、導電層６５８および導電層６６２と重なる領域にチャネル形成領域６７７が形成される。
なお、ＬＤＤ領域とは、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に形成する低濃度に不純物元素を添加した領域のことである。ＬＤＤ領域を設けると、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐという効果がある。また、ホットキャリアによるオン電流値の劣化を防ぐため、ゲート絶縁層を介してＬＤＤ領域をゲート電極と重ねて配置させた構造（「ＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造」とも呼ぶ）としてもよい。
次に、レジストマスク６７１及びレジストマスク６７２を除去した後、ｐチャネル型トランジスタのソース領域およびドレイン領域を形成するため、単結晶半導体層６５１を覆うようにレジストマスク６７９を形成する。そして、レジストマスク６７９、導電層６６０及び導電層６６３をマスクとして不純物元素６８０を添加して、単結晶半導体層６５２に一対の不純物領域６８１と、一対の不純物領域６８２と、を形成する（図２８（Ｃ）参照）。
不純物元素６８０は、硼素、アルミニウム、ガリウムなどのｐ型不純物元素が用いられる。ここではｐ型不純物元素である硼素を１×１０２０ａｔｏｍｓ／ｃｍ３乃至５×１０２１ａｔｏｍｓ／ｃｍ３程度含まれるように添加するものとする。
単結晶半導体層６５２において、不純物領域６８１は導電層６６０及び導電層６６３と重ならない領域に形成され、ソース領域又はドレイン領域として機能する。不純物領域６８１に、ここではｐ型不純物元素である硼素を１×１０２０ａｔｏｍｓ／ｃｍ３乃至５×１０２１ａｔｏｍｓ／ｃｍ３程度含まれるようする。
不純物領域６８２は、導電層６６０と重なり、導電層６６３と重ならない領域に形成されており、不純物元素６８０が導電層６６０を貫通して、不純物領域６７０に添加された領域である。不純物領域６７０はｎ型の導電性を示すため、不純物領域６８２がｐ型の導電性を有するように、不純物元素６８０を添加する。不純物領域６８２に含まれる不純物元素６８０の濃度を調節することで、不純物領域６８２をソース領域又はドレイン領域として機能させることができる。または、ＬＤＤ領域として機能させることもできる。
単結晶半導体層６５２において、導電層６６０および導電層６６３と重なる領域にチャネル形成領域６８３が形成される。
次に、層間絶縁層を形成する。層間絶縁層は、単層構造又は積層構造で形成することができるが、ここでは絶縁層６８４及び絶縁層６８５の２層の積層構造で形成する（図２９（Ａ）参照）。
層間絶縁層としては、ＣＶＤ法やスパッタリング法により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等を形成することができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂などを用いて、スピンコート法などの塗布法により形成することができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、芳香族炭化水素）やフルオロ基を用いても良い。有機基は、フルオロ基を有していてもよい。
例えば、絶縁層６８４として窒化酸化シリコン層を膜厚１００ｎｍで形成し、絶縁層６８５として酸化窒化シリコン層を膜厚９００ｎｍで形成する。また、絶縁層６８４及び絶縁層６８５を、プラズマＣＶＤ法を適用して連続成膜する。なお、層間絶縁層は３層以上の積層構造とすることもできる。また、酸化シリコン層、酸化窒化シリコン層又は窒化シリコン層と、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂を用いて形成した絶縁層との積層構造とすることもできる。
次に、層間絶縁層（本形態では絶縁層６８４及び絶縁層６８５）にコンタクトホールを形成し、該コンタクトホールにソース電極又はドレイン電極として機能する導電層６８６を形成する（図２９（Ｂ）参照）。
コンタクトホールは、単結晶半導体層６５１に形成された不純物領域６７５、単結晶半導体層６５２に形成された不純物領域６８１に達するように、絶縁層６８４及び絶縁層６８５に選択的に形成する。
導電層６８６は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、ネオジムから選ばれた一種の元素または当該元素を複数含む合金からなる単層膜または積層膜を用いることができる。例えば、当該元素を複数含む合金からなる導電層として、チタンを含有したアルミニウム合金、ネオジムを含有したアルミニウム合金などを形成することができる。また、積層膜とする場合、例えば、アルミニウム層若しくは上述したようなアルミニウム合金層を、チタン層で挟持する構成とすることができる。
図２９（Ｂ）に示すように、半導体基板１０を用いて、ｎチャネル型トランジスタおよびｐチャネル型トランジスタを作製することができる。
また、本実施の形態は、実施の形態１乃至７のいずれか一と自由に組み合わせることができる。
１０ 半導体基板
２０ 半導体基板
１００ 支持基板
１０１ バッファ層
１０２ 絶縁層
１０４ 接合層
１０５ バッファ層
１１０ 単結晶半導体基板
１１２ 絶縁層
１１２ａ 絶縁膜
１１２ｂ 絶縁膜
１１３ 損傷領域
１１４ 接合層
１１５ 単結晶半導体層
１１６ 単結晶半導体層
１１７ 単結晶半導体基板
１２１ イオンビーム
１２２ レーザビーム
１２４ 窒素ガス
２００ マイクロプロセッサ
２０１ 演算回路
２０２ 演算回路制御部
２０３ 命令解析部
２０４ 割り込み制御部
２０５ タイミング制御部
２０６ レジスタ
２０７ レジスタ制御部
２０８ バスインターフェース
２０９ 読み出し専用メモリ
２１０ メモリインターフェース
２１１ 半導体装置
２１２ アナログ回路部
２１３ デジタル回路部
２１４ 共振回路
２１５ 整流回路
２１６ 定電圧回路
２１７ リセット回路
２１８ 発振回路
２１９ 復調回路
２２０ 変調回路
２２１ ＲＦインターフェース
２２２ 制御レジスタ
２２３ クロックコントローラ
２２４ インターフェース
２２５ 中央処理ユニット
２２６ ランダムアクセスメモリ
２２７ 読み出し専用メモリ
２２８ アンテナ
２２９ 容量部
３００ レーザビーム
３０１ レーザ発振器
３０２ 支持基板
３０３ ステージ
３０４ コントローラ
３０５ 光学系
３０６ 気体噴出部
３０７ 窒素ガス
３０８ 気体貯蔵装置
３０９ 気体供給装置
３１０ 気体加熱装置
３２１ チューブ
３２２ チューブ
３２３ チューブ
３３１ 窓
３３２ 開口部
３３３ 枠
３３４ 空洞
３４０ セラミックサーミスタ
３４１ 発熱体
３４２ 電極
３４３ 電極
３４４ 孔
３５１ シリンドリカルレンズアレイ
３５２ シリンドリカルレンズアレイ
３５３ シリンドリカルレンズアレイ
３５４ シリンドリカルレンズ
３５５ シリンドリカルレンズ
３５６ ミラー
３５７ ダブレットシリンドリカルレンズ
３５８ 領域
３９５ 無アルカリガラス基板
３９６ バッファ層
３９７ 単結晶半導体層
４００ 基板
４０１ 選択用トランジスタ
４０２ 表示制御用トランジスタ
４０３ 半導体層
４０４ 半導体層
４０５ 走査線
４０６ 信号線
４０７ 電流供給線
４０８ 画素電極
４１１ 電極
４１２ ゲート電極
４１３ 電極
４２７ 層間絶縁膜
４２８ 隔壁層
４２９ ＥＬ層
４３０ 対向電極
４３１ 対向基板
４３２ 樹脂層
４５１ チャネル形成領域
４５２ 不純物領域
５１０ 基板
５１１ 半導体層
５１２ チャネル形成領域
５１３ 不純物領域
５２２ 走査線
５２３ 信号線
５２４ 画素電極
５２５ ＴＦＴ
５２７ 層間絶縁膜
５２８ 電極
５２９ 柱状スペーサ
５３０ 配向膜
５３２ 対向基板
５３３ 対向電極
５３４ 配向膜
５３５ 液晶層
６０３ 半導体層
６０４ 半導体層
６０６ 絶縁膜
６０７ 電極
６０８ 高濃度不純物領域
６０９ 低濃度不純物領域
６１０ チャネル形成領域
６１１ チャネル形成領域
６１２ サイドウォール
６１４ 高濃度不純物領域
６１７ トランジスタ
６１８ トランジスタ
６１９ 絶縁膜
６２０ 絶縁膜
６２１ 導電膜
６２２ 導電膜
６５１ 単結晶半導体層
６５２ 単結晶半導体層
６５３ ゲート絶縁層
６５４ 導電層
６５５ 導電層
６５６ レジストマスク
６５７ レジストマスク
６５８ 導電層
６５９ 導電層
６６０ 導電層
６６１ 導電層
６６２ 導電層
６６３ 導電層
６６５ ゲート電極
６６６ ゲート電極
６６８ 不純物元素
６６９ 不純物領域
６７０ 不純物領域
６７１ レジストマスク
６７２ レジストマスク
６７３ 不純物元素
６７５ 不純物領域
６７６ 不純物領域
６７７ チャネル形成領域
６７９ レジストマスク
６８０ 不純物元素
６８１ 不純物領域
６８２ 不純物領域
６８３ チャネル形成領域
６８４ 絶縁層
６８５ 絶縁層
６８６ 導電層
８００ 無アルカリガラス基板
８０１ バリア層
８０２ 接合層
８０３ 単結晶シリコン層
８１０ 無アルカリガラス基板
８１１ バリア層
８１２ 接合層
８１３ 単結晶シリコン層
８２０ 透光性基板
８２１ バッファ層
８２２ 単結晶シリコン層
８２３ レーザ光
８２５ ブロー手段
８２６ バリア層
８２７ 接合層
９０１ 携帯電話機
９０２ 表示部
９０３ 操作スイッチ
９１１ デジタルプレーヤー
９１２ 表示部
９１３ 操作部
９１４ イヤホン
９２１ 電子ブック
９２２ 表示部
９２３ 操作スイッチ
１００１ 筐体
１００２ 筐体
１１０１ 表示部
１１０２ スピーカー
１１０３ マイクロフォン
１１０４ 操作キー
１１０５ ポインティングデバイス
１１０６ カメラ用レンズ
１１０７ 外部接続端子
１２０１ キーボード
１２０２ 外部メモリスロット
１２０３ 裏面カメラ
１２０４ ライト
１２０５ イヤホン端子
１４０１ ステージ
１４０２ ステージ
１４０４ 排気穴
１４０５ 大面積基板
１４０６ 単結晶半導体層
１４０７ 光学装置
１４０８ 落射ミラー
１４０９ａ ダブレットレンズ
１４０９ｂ ダブレットレンズ
１４１０ 石英窓
１４１１ 照射領域
１４１２ 流出穴
１４１５ チューブ
１４１６ 気体加熱装置
１４１７ チューブ
１４１８ ガス発生装置
１４１９ チューブ
１４２０ 気体貯蔵装置
１４２１ 固定軸
１４２５ チューブ
１４２６ 気体加熱装置
１４２７ チューブ
１４２８ ガス発生装置
１４２９ チューブ
１４３０ 気体貯蔵装置
１５０１ 発振器
１５０２ 導波管
１５０３ 誘電体
１５０４ スロット
１８０３ 素子分離絶縁層
１８０４ 保護層
１８０５ 素子領域
１８０６ 素子領域
１８０７ａ ゲート絶縁層
１８０７ｂ ゲート絶縁層
１８０８ａ ゲート電極層
１８０８ｂ ゲート電極層
１８１０ 絶縁層
１８１５ａ 不純物領域
１８１５ｂ 不純物領域
１８１６ａ 側壁絶縁層
１８１６ｂ 側壁絶縁層
１８１７ａ 側壁絶縁層
１８１７ｂ 側壁絶縁層
１８１９ａ 不純物領域
１８１９ｂ 不純物領域
１８２０ａ 不純物領域
１８２０ｂ 不純物領域
１８２１ チャネル形成領域
１８２２ａ シリサイド
１８２２ｂ シリサイド
１８２３ａ シリサイド
１８２３ｂ シリサイド
１８２４ａ 不純物領域
１８２４ｂ 不純物領域
１８２６ チャネル形成領域
１８２７ 層間絶縁層
１８２８ 絶縁層
１８３１ ｐチャネル型電界効果トランジスタ
１８３２ ｎチャネル型電界効果トランジスタ
１８４０ａ 配線層
１８４０ｂ 配線層
１８４０ｃ 配線層
１８４０ｃ 配線層
１８４０ｄ 配線層
１８４１ａ 配線層
１８４１ｂ 配線層
１８４１ｃ 配線層

Claims (4)

  1. 支持基板の第一の面にバッファ層を介して固定された単結晶半導体層へのレーザ光の照射、前記単結晶半導体層の前記レーザ光が照射される領域への加熱された窒素ガスの吹きつけ、及び前記支持基板の前記第一の面と反対側の第二の面から前記単結晶半導体層へのマイクロ波の照射を同時に行う半導体基板の作製方法であって、
    前記レーザ光の照射、前記加熱された窒素ガスの吹きつけ、及び前記マイクロ波の照射によって、前記レーザ光が照射される領域の前記単結晶半導体層が溶融し、再単結晶化するまでの時間を、２００ナノ秒以上１０００ナノ秒以下とすることを特徴とする半導体基板の作製方法。
  2. 請求項１において、
    前記窒素ガスに含まれる酸素濃度が３０ｐｐｍ以下であることを特徴とする半導体基板の作製方法。
  3. 請求項１または請求項２において、
    前記窒素ガスに含まれる水分濃度が３０ｐｐｍ以下であることを特徴とする半導体基板の作製方法。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記加熱された窒素ガスを吹き付けることにより、前記単結晶半導体層の温度を、４００℃以上前記支持基板の歪点以下に加熱することを特徴とする半導体基板の作製方法。
JP2009001434A 2008-01-16 2009-01-07 レーザ処理装置、および半導体基板の作製方法 Expired - Fee Related JP5404064B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009001434A JP5404064B2 (ja) 2008-01-16 2009-01-07 レーザ処理装置、および半導体基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008007295 2008-01-16
JP2008007295 2008-01-16
JP2009001434A JP5404064B2 (ja) 2008-01-16 2009-01-07 レーザ処理装置、および半導体基板の作製方法

Publications (2)

Publication Number Publication Date
JP2009194370A JP2009194370A (ja) 2009-08-27
JP5404064B2 true JP5404064B2 (ja) 2014-01-29

Family

ID=40851026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009001434A Expired - Fee Related JP5404064B2 (ja) 2008-01-16 2009-01-07 レーザ処理装置、および半導体基板の作製方法

Country Status (3)

Country Link
US (1) US8324086B2 (ja)
JP (1) JP5404064B2 (ja)
KR (1) KR101563136B1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7877895B2 (en) 2006-06-26 2011-02-01 Tokyo Electron Limited Substrate processing apparatus
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
US8802580B2 (en) * 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US8669644B2 (en) * 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
KR101630234B1 (ko) * 2009-11-17 2016-06-15 주성엔지니어링(주) 공정챔버의 세정방법
US9546416B2 (en) 2010-09-13 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Method of forming crystalline oxide semiconductor film
US20120088370A1 (en) * 2010-10-06 2012-04-12 Lam Research Corporation Substrate Processing System with Multiple Processing Devices Deployed in Shared Ambient Environment and Associated Methods
CN103370774B (zh) * 2011-02-21 2016-08-24 应用材料公司 在激光处理系统中的周围层气流分布
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
DE102011100056B4 (de) * 2011-04-29 2015-01-08 Centrotherm Photovoltaics Ag Verfahren zur Festphasen-Kristallisation einer amorphen oder polykristallinen Schicht
JP5659118B2 (ja) * 2011-09-20 2015-01-28 株式会社東芝 半導体装置及びその製造方法
WO2013105614A1 (ja) * 2012-01-10 2013-07-18 シャープ株式会社 半導体基板、薄膜トランジスタ、半導体回路、液晶表示装置、エレクトロルミネセンス装置、半導体基板の製造方法、及び半導体基板の製造装置
JP6150986B2 (ja) * 2012-05-24 2017-06-21 株式会社 Ｍ＆Ｍ研究所 金属ナノ粒子焼結体から成る機能性膜を形成する方法
US8841635B2 (en) * 2012-06-26 2014-09-23 The United States Of America As Represented By The Secretary Of The Navy Microwave induced visible luminescence
NL2009147C2 (nl) * 2012-07-06 2014-01-07 Fico Bv Inrichting en werkwijze voor het separeren, ten minste gedeeltelijk drogen en inspecteren van elektronische componenten.
US8842358B2 (en) 2012-08-01 2014-09-23 Gentex Corporation Apparatus, method, and process with laser induced channel edge
JP5977617B2 (ja) * 2012-08-08 2016-08-24 東京エレクトロン株式会社 被処理体のマイクロ波処理方法及びマイクロ波処理装置
JP5865806B2 (ja) * 2012-09-05 2016-02-17 株式会社東芝 半導体装置の製造方法及び半導体製造装置
KR102246721B1 (ko) * 2014-03-07 2021-05-03 삼성디스플레이 주식회사 레이저 결정화 장치
KR102298008B1 (ko) * 2015-02-09 2021-09-06 삼성디스플레이 주식회사 레이저빔 어닐링 장치 및 이를 이용한 디스플레이 장치 제조방법
JP2016161007A (ja) * 2015-02-27 2016-09-05 株式会社日本製鋼所 ガス浮上ワーク支持装置および非接触ワーク支持方法
JP6018659B2 (ja) * 2015-02-27 2016-11-02 株式会社日本製鋼所 雰囲気形成装置および浮上搬送方法
JP2016225573A (ja) * 2015-06-03 2016-12-28 株式会社東芝 基板処理装置および基板処理方法
JP6215281B2 (ja) * 2015-10-27 2017-10-18 株式会社日本製鋼所 被処理体搬送装置、半導体製造装置および被処理体搬送方法
US11255606B2 (en) 2015-12-30 2022-02-22 Mattson Technology, Inc. Gas flow control for millisecond anneal system
US10475930B2 (en) 2016-08-17 2019-11-12 Samsung Electronics Co., Ltd. Method of forming crystalline oxides on III-V materials
JP6803177B2 (ja) 2016-08-29 2020-12-23 株式会社日本製鋼所 レーザ照射装置
JP6854605B2 (ja) * 2016-08-29 2021-04-07 株式会社日本製鋼所 レーザ照射装置、レーザ照射方法、及び半導体装置の製造方法
US11177373B2 (en) * 2016-11-03 2021-11-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2018085472A (ja) * 2016-11-25 2018-05-31 株式会社ブイ・テクノロジー レーザアニール装置
JP6782433B2 (ja) * 2017-03-22 2020-11-11 パナソニックＩｐマネジメント株式会社 画像認識装置
CN107492515A (zh) * 2017-08-10 2017-12-19 京东方科技集团股份有限公司 激光退火设备和激光退火方法
JP7244256B2 (ja) * 2018-11-08 2023-03-22 住友重機械工業株式会社 レーザアニール装置、ウエハ保持装置及びレーザアニール方法
KR20210094119A (ko) * 2018-12-17 2021-07-28 어플라이드 머티어리얼스, 인코포레이티드 기판 상에 디바이스들을 형성하는 방법
JP7306860B2 (ja) 2019-04-11 2023-07-11 Ｊｓｗアクティナシステム株式会社 レーザ処理装置
JP7082097B2 (ja) * 2019-08-22 2022-06-07 信越化学工業株式会社 ガラス・オン・シリコン基板およびその製造方法
JP7412111B2 (ja) * 2019-08-29 2024-01-12 Ｊｓｗアクティナシステム株式会社 レーザ処理装置及び半導体装置の製造方法
CN113448186A (zh) * 2020-03-27 2021-09-28 长鑫存储技术有限公司 晶圆处理装置及晶圆处理方法
CN115346891A (zh) * 2021-05-14 2022-11-15 日扬科技股份有限公司 整合雷射与微波的退火系统及退火方法
CN113529033B (zh) * 2021-06-11 2023-04-07 中国科学院宁波材料技术与工程研究所 一种防护涂层的制备方法及制备得到的防护涂层
WO2023095188A1 (ja) * 2021-11-24 2023-06-01 Ｊｓｗアクティナシステム株式会社 レーザ照射装置、レーザ照射方法、及び半導体デバイスの製造方法
WO2024044030A1 (en) * 2022-08-25 2024-02-29 Applied Materials, Inc. Laser enhanced microwave anneal

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5870536A (ja) * 1981-10-22 1983-04-27 Fujitsu Ltd レ−ザアニ−ル方法
US5383993A (en) 1989-09-01 1995-01-24 Nippon Soken Inc. Method of bonding semiconductor substrates
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH10284431A (ja) 1997-04-11 1998-10-23 Sharp Corp Ｓｏｉ基板の製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
JP3349931B2 (ja) 1997-10-30 2002-11-25 松下電器産業株式会社 半導体レーザ装置の製造方法
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3794876B2 (ja) 1998-09-09 2006-07-12 松下電器産業株式会社 半導体装置の製造方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP4379943B2 (ja) * 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
US6863733B1 (en) * 1999-07-15 2005-03-08 Nec Corporation Apparatus for fabricating thin-film semiconductor device
JP2001223175A (ja) 2000-02-08 2001-08-17 Toyota Central Res & Dev Lab Inc レーザアニール装置およびレーザアニール方法
FR2894990B1 (fr) 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
DE10224160A1 (de) 2002-05-31 2003-12-18 Advanced Micro Devices Inc Eine Diffusionsbarrierenschicht in Halbleitersubstraten zur Reduzierung der Kupferkontamination von der Rückseite her
US7018910B2 (en) 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
JP4289837B2 (ja) 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法
JP4328067B2 (ja) 2002-07-31 2009-09-09 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法、並びにイオン注入装置
JP2004134672A (ja) 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP4610178B2 (ja) * 2002-11-15 2011-01-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4509488B2 (ja) 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP4759919B2 (ja) 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
US7504663B2 (en) 2004-05-28 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a floating gate electrode that includes a plurality of particles
JP5030405B2 (ja) * 2004-09-01 2012-09-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7410882B2 (en) 2004-09-28 2008-08-12 Palo Alto Research Center Incorporated Method of manufacturing and structure of polycrystalline semiconductor thin-film heterostructures on dissimilar substrates
KR101123094B1 (ko) 2004-10-13 2012-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 에칭 방법 및 반도체장치의 제조방법
US7148124B1 (en) 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
US7193294B2 (en) 2004-12-03 2007-03-20 Toshiba Ceramics Co., Ltd. Semiconductor substrate comprising a support substrate which comprises a gettering site
JP2006264804A (ja) 2005-03-22 2006-10-05 Daiichi Shisetsu Kogyo Kk 大型フラットパネルの浮上ユニット及びこれを用いた非接触搬送装置
US7566971B2 (en) * 2005-05-27 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7674687B2 (en) 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7608521B2 (en) 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US20070281440A1 (en) 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7579654B2 (en) 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
JP2008112847A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
KR101440930B1 (ko) 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
KR101457656B1 (ko) 2007-05-17 2014-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법, 표시장치의 제조방법, 반도체장치,표시장치 및 전자기기
EP1993127B1 (en) 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
JP5459899B2 (ja) 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7781306B2 (en) 2007-06-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
JP2009094488A (ja) 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP2009135430A (ja) 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7799658B2 (en) 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US7883990B2 (en) 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate
JP5688203B2 (ja) 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法

Also Published As

Publication number Publication date
US20090181552A1 (en) 2009-07-16
KR20090079178A (ko) 2009-07-21
JP2009194370A (ja) 2009-08-27
US8324086B2 (en) 2012-12-04
KR101563136B1 (ko) 2015-10-26

Similar Documents

Publication Publication Date Title
JP5404064B2 (ja) レーザ処理装置、および半導体基板の作製方法
JP5383143B2 (ja) 半導体基板の作製方法および半導体装置の作製方法
JP5452900B2 (ja) 半導体膜付き基板の作製方法
JP5688203B2 (ja) 半導体基板の作製方法
US7638408B2 (en) Manufacturing method of substrate provided with semiconductor films
JP5500914B2 (ja) レーザ照射装置
JP5457002B2 (ja) 半導体装置の作製方法
JP5548351B2 (ja) 半導体装置の作製方法
JP5619474B2 (ja) Ｓｏｉ基板の作製方法
JP2009135430A (ja) 半導体装置の作製方法
JP2009177154A (ja) 半導体基板の作製方法、および半導体装置の作製方法
JP2011077504A (ja) 半導体装置の作製方法
KR101691387B1 (ko) Ｓｏｉ 기판의 제작 방법 및 반도체 장치의 제작 방법
US7772089B2 (en) Method for manufacturing semiconductor device
KR20090079170A (ko) 반도체 기판의 제조장치
KR20100036208A (ko) 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131029

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees