JP3794876B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3794876B2
JP3794876B2 JP24425799A JP24425799A JP3794876B2 JP 3794876 B2 JP3794876 B2 JP 3794876B2 JP 24425799 A JP24425799 A JP 24425799A JP 24425799 A JP24425799 A JP 24425799A JP 3794876 B2 JP3794876 B2 JP 3794876B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
manufacturing
semiconductor device
plasma
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24425799A
Other languages
English (en)
Other versions
JP2000216164A (ja
Inventor
賢児 折田
昌宏 石田
真嗣 中村
正昭 油利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JP2000216164A publication Critical patent/JP2000216164A/ja
Application granted granted Critical
Publication of JP3794876B2 publication Critical patent/JP3794876B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Description

【０００１】
【発明の属する技術分野】
本発明は、III 族窒化物半導体により構成される半導体装置の製造方法に関する。
【０００２】
【従来の技術】
一般式がＡｌx Ｇａ1-x-y Ｉｎy Ｎ（但し、ｘ及びｙは、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１である。）で表わされるIII 族窒化物半導体は、バンドギャップエネルギーが１．９ｅＶ〜６．２ｅＶ程度の直接遷移型のバンド構造を有し、且つ、耐熱性に優れている。現在、このIII 族窒化物半導体を用いた半導体装置の研究及び開発が盛んに行なわれている。例えば、主に窒化ガリウムを含む化合物半導体により構成される半導体発光装置は、次世代の高密度光ディスク用の光源又はフルカラーＬＥＤディスプレイ用の光源として、ますます注目を集めている。
【０００３】
III 族窒化物半導体よりなる発光装置の動作特性を向上させるには、ｐ型導電性を有し且つ低抵抗の半導体層をどのようにして形成するかが極めて重要となる。
【０００４】
以下、従来のｐ型半導体層形成方法とそれを用いた半導体装置について図面を参照しながら説明する。
【０００５】
図１０は従来の半導体装置の部分的な断面構成を示している。図１０に示すように、サファイアよりなる基板１０１上には、窒化アルミニウム（ＡｌＮ）又は窒化ガリウム（ＧａＮ）よりなるバッファ層１０２と、アンドープのＧａＮよりなる第１の半導体層１０３と、アクセプタとなるマグネシウム（Ｍｇ）がドープされたｐ型のＧａＮよりなる第２の半導体層１０４とが順次形成されている。第２の半導体層１０４上には、ニッケル（Ｎｉ）層１０５ａ及び金（Ａｕ）層１０５ｂよりなるｐ側電極１０５が形成されている。ここでは、第２の半導体層１０４の形成方法にのみ言及するため、ｎ側電極は省略している。
【０００６】
ｐ型不純物として、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）又はベリリウム（Ｂｅ）等が用いられるが、特に、ＭｇとＺｎとが一般に用いられる。
【０００７】
一般に、第２の半導体層１０４にｐ型不純物をドープしただけでは、ドープされたｐ型不純物はアクセプタとしてほとんど機能しない。従って、第２の半導体層１０４は、抵抗率が１×１０8 Ωｃｍ以上の高抵抗型、すなわち真性（ｉ型）の結晶となる。これは、第２の半導体層１０４を成長させる際に、窒素源として用いられるアンモニア（ＮＨ3 ）ガスの分解等により発生する水素がｐ型不純物であるＭｇやＺｎ等と結合することにより、アクセプタとしての機能を阻害してしまうためであると考えられている。
【０００８】
そこで、ドープされたｐ型不純物をアクセプタとして機能（活性化）させるｐ型半導体層形成方法として、いくつかの方法が提案されている。
【０００９】
第１の方法として、特公平６−９２５８号公報に開示されているような、ｐ型不純物がドープされた第２の半導体層１０４に電子線を照射する方法がある。
【００１０】
第２の方法として、特開平８−２１３６５６号公報に開示されているような、第２の半導体層１０４を不活性ガス雰囲気中において温度が８００℃程度の加熱処理をする方法がある。これら第１の方法における電子線照射による電子の電気エネルギー又は第２の方法における加熱処理による熱エネルギーによって、ｐ型不純物であるＭｇ又はＺｎ等と結合した水素が解離し、解離した水素が第２の半導体層１０４から脱離することにより、ｐ型不純物がアクセプタとして活性化すると考えられる。
【００１１】
さらに、第３の方法として、特開平６−２７５８６８号公報には窒素雰囲気において、特開平１０−１６３５２９号公報には酸素雰囲気において、第２の半導体層１０４に対してアニールを施すことにより、第２の半導体層１０４中のＭｇを活性化させる方法が示されている。
【００１２】
また、第４の方法として、特開平１０−１４４９６０号公報は、第２の半導体層１０４に対してプラズマアニールを施すことを開示している。
【００１３】
これらのｐ型半導体層形成方法により、抵抗率が１Ωｃｍ程度の第２の半導体層１０４が得られると共に、第２の半導体層１０４との接触抵抗率が１×１０-3Ωｃｍ2 程度のオーミック特性を有するｐ側電極１０５を得ることができる。
【００１４】
【発明が解決しようとする課題】
しかしながら、前記従来のIII 族窒化物半導体層における各ｐ型半導体層形成方法はそれぞれ以下に示すような問題がある。
【００１５】
前記の第１の方法は、電子線照射に用いる電子線のスポット径が精々５０μｍ〜６０μｍ程度であるため、例えば大きさが２ｃｍ角程度の基板１０１を用いる場合には、第２の半導体層１０４の上面の全面に対して電子線を走査すると、１枚の基板１０１を照射し終えるのに１０時間以上を要し、量産は困難である。また、複数の基板１０１に対して並行処理を行なうことも不可能である。
【００１６】
第２又は第３の方法によると、基板温度を６００℃以上にまで昇温しなければ第２の半導体層１０４がｐ型の導電性を示さない。一方、基板温度が６００℃以上となるアニールを行なう場合には、基板１０１と、窒化ガリウムよりなる第１の半導体層１０３及び第２の半導体層１０４との間の熱膨張係数が大きく異なるため、アニール処理の前後の熱履歴により、第１の半導体層１０３又は第２の半導体層１０４に欠陥やクラックが生じる可能性がある。さらに、基板温度を６００℃以上にまで昇温した場合は、第１の半導体層１０３及び第２の半導体層１０４から窒素が脱離したり、第２の半導体層１０４中のＭｇが第１の半導体層１０３に拡散する熱拡散が生じたりして、半導体層の結晶性を悪化させるため、半導体装置の特性が劣化する。
【００１７】
第４の方法のプラズマアニールを用いる方法は、具体的な方法が何も示されていない。
【００１８】
本発明は、前記従来の問題を解決し、III 族窒化物よりなる半導体層から、該半導体層に欠陥を生じさせることなく、短時間で且つ確実に低抵抗のｐ型層を得られるようにすることを目的とする。
【００１９】
【課題を解決するための手段】
本発明に係る第１の半導体装置の製造方法は、基板の上に、不純物を含むIII 族窒化物よりなる半導体層を形成する第１の工程と、基板の温度を約６００℃以下に保ちながら、半導体層をプラズマにさらすことにより、半導体層の導電型をｐ型とする第２の工程とを備えている。
【００２０】
第１の半導体装置の製造方法によると、不純物を含むIII 族窒化物よりなる半導体層に対して、基板の温度を約６００℃以下に保ちながら半導体層をプラズマにさらすことにより半導体層の導電型をｐ型とするため、プラズマは比較的低温であっても反応性が高く、例えば、不純物のアクセプタとしての活性化を妨げている不純物原子と水素原子との結合が効果的に解離される。このため、半導体層に熱履歴による欠陥やクラックが生じることがなく、また、得られたｐ型半導体層から該ｐ型半導体層と隣接する他の半導体層中に不純物が拡散することもない。その上、プラズマを用いることにより、基板１枚当たりの処理時間が短くできると共に、複数の基板に対して並行処理が可能となるため、さらに処理効率の向上を図ることができる。
【００２１】
第１の半導体装置の製造方法は、第２の工程よりも後に、半導体層の上に金属よりなるｐ側電極を形成する第３の工程をさらに備えていることが好ましい。このようにすると、効率良く且つ高品質のｐ型の導電型を得られた半導体層上にｐ側電極を形成するため、形成されたｐ側電極は得られたｐ型半導体層と確実にオーミック接触するので、高品質の半導体装置を効率良く製造できる。
【００２２】
この場合に、第３の工程が、ｐ側電極を形成した後、ｐ側電極に対して温度が約４００℃以下の熱処理を行なう工程を含むことが好ましい。このようにすると、半導体層の結晶性を損なうことなく、該半導体層とｐ側電極との合金化を図ることができる。
【００２３】
また、この場合に、前記第３の工程が、ｐ側電極を形成した後、半導体層をプラズマにさらす工程を含むことが好ましい。このようにすると、ｐ側電極が形成された半導体層に残存する不純物をさらに活性化させることができる。
【００２４】
第１の半導体装置の製造方法において、プラズマが、ＲＦ方式、ＥＣＲ方式又はホットウォール方式により生成されることが好ましい。このようにすると、プラズマを確実に生成することができる。
【００２５】
第１の半導体装置の製造方法において、プラズマが窒素プラズマを含むことが好ましい。このようにすると、窒素を含む半導体層がプラズマにさらされている間に、半導体層中の窒素が該半導体層から脱離することを防止できるので、半導体層の結晶性を高度に維持できる。
【００２６】
第１の半導体装置の製造方法において、不純物が、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、ベリリウム（Ｂｅ）、カドミウム（Ｃｄ）、水銀（Ｈｇ）又はリチウム（Ｌｉ）を含むことが好ましい。このようにすると、半導体層を確実にｐ型とすることができる。
【００２７】
本発明に係る第２の半導体装置の製造方法は、基板の上に、不純物を含むIII 族窒化物よりなる半導体層を形成する第１の工程と、半導体層の上に金属よりなるｐ側電極を形成する第２の工程と、基板の温度を約６００℃以下に保ちながら、半導体層をプラズマにさらすことにより、半導体層の導電型をｐ型とする第３の工程とを備えている。
【００２８】
第２の半導体装置の製造方法によると、ｐ側電極が形成され、不純物を含むIII 族窒化物よりなる半導体層に対して、基板の温度を約６００℃以下に保ちながら半導体層をプラズマにさらすことにより半導体層の導電型をｐ型とするため、例えば不純物原子と水素原子との結合が効果的に解離される。これにより、半導体層に熱履歴による欠陥やクラックが生じることがなく、また、得られたｐ型半導体層から該半導体層と隣接する他の半導体層中に不純物が拡散することもない。その上、得られたｐ型半導体層とｐ側電極との合金化をも同時に行なえる。
【００２９】
第２の半導体装置の製造方法において、金属が、ニッケル（Ｎｉ）、鉄（Ｆｅ）、銅（Ｃｕ）、クロム（Ｃｒ）、タンタル（Ｔａ）、バナジウム（Ｖ）、マンガン（Ｍｎ）、アルミニウム（Ａｌ）、銀（Ａｇ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、金（Ａｕ）又は白金（Ｐｔ）よりなることが好ましい。このようにすると、ｐ型のIII 族窒化物である半導体層に確実にｐ側電極を形成することができる。
【００３０】
第２の半導体装置の製造方法において、金属が水素吸蔵金属であって、チタン（Ｔｉ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、ニオブ（Ｎｂ）、バナジウム（Ｖ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）、クロム（Ｃｒ）又はアルミニウム（Ａｌ）を含むことが好ましい。このようにすると、ｐ側電極を形成する金属が水素吸蔵金属であるため、半導体層から脱離した水素原子が水素吸蔵金属に吸蔵されるので、脱離した水素原子が半導体層中のｐ型の不純物と再結合することを防止できる。その結果、得られたｐ型半導体層のアクセプタの活性化率を高度に維持できる。
【００３１】
第２の半導体装置の製造方法において、第２の工程が、ｐ側電極を形成するよりも前に、半導体層の上に水素吸蔵金属よりなる水素吸着層を形成する工程を含むことが好ましい。このようにすると、ｐ側電極と半導体層との間に水素吸着層が形成されるため、半導体層から脱離した水素が水素吸着層に吸蔵されるので、半導体層中のｐ型不純物が脱離した水素と再結合することを防止できる。その結果、得られたｐ型半導体層のアクセプタの活性化率が高度に維持される。
【００３２】
この場合に、水素吸蔵金属が、チタン（Ｔｉ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、ニオブ（Ｎｂ）、バナジウム（Ｖ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）、クロム（Ｃｒ）又はアルミニウム（Ａｌ）を含むことが好ましい。
【００３３】
第２の半導体装置の製造方法において、プラズマが窒素プラズマを含むことが好ましい。
【００３４】
【発明の実施の形態】
本発明に係る第１の実施形態について図面を参照しながら説明する。
【００３５】
図１（ａ）、（ｂ）及び図２は本発明の第１の実施形態に係るダブルヘテロ接合を有する窒化物半導体レーザ装置の製造方法を示す工程順の断面構成を示している。
【００３６】
図１（ａ）に示すように、例えば、有機金属気相エピタキシャル成長（ＭＯＶＰＥ）法を用いて、III 族源をトリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）又はトリメチルインジウム（ＴＭＩ）とし、窒素源をアンモニア（ＮＨ3 ）とし、キャリアガスを水素とし、圧力を５０Ｔｏｒｒ（１Ｔｏｒｒ≒１３３．３Ｐａ）程度に保ちながら、面方位が（０００１）面のサファイアよりなる基板１１上に各エピタキシャル層を順次成長させる。
【００３７】
すなわち、ＴＭＡ及びＮＨ3 を原料として、結晶成長温度を５００℃程度に保ちながら、基板１１上に、膜厚が約４０ｎｍのＡｌＮよりなるバッファ層１２を成長させる。続いて、成長温度を１０００℃にまで昇温し、III 族源をＴＭＡからトリメチルガリウム（ＴＭＧ）に代え、ｎ型不純物であるシリコン（Ｓｉ）を添加しながら、膜厚が約１．０μｍのｎ型ＧａＮよりなるｎ型コンタクト層１３を成長させる。その後、ＴＭＧに適当量のＴＭＡを加えながら、膜厚が約０．７μｍのｎ型ＡｌＧａＮよりなるｎ型クラッド層１４を成長させる。次に、成長温度を８００℃程度に降温すると共に、ＴＭＡに代えて適当量のＴＭＩを加えながら、ＩｎＧａＮの多重量子井戸よりなり、総膜厚が約５０ｎｍの活性層１５を成長させる。その後、再び、成長温度を１０００℃程度に昇温し、ｎ型不純物の供給を止める一方ｐ型不純物のＭｇを含むシクロペンタジエニルマグネシウム（Ｃｐ2 Ｍｇ）を添加しながら、ＴＭＩに代えて適当量のＴＭＡを加えることにより、膜厚が約０．７μｍのＡｌＧａＮよりなる第１のＭｇドープ層１６Ａを成長させる。続いて、III 族源をＴＭＧのみとして、膜厚が約１．０μｍのＧａＮよりなる第２のＭｇドープ層１７Ａを成長させることにより、エピタキシャル基板２０を得る。ここでは、第２のＭｇドープ層１７ＡのＭｇ濃度は約２×１０19ｃｍ-3としている。このとき、第１のＭｇドープ層１６Ａ及び第２のＭｇドープ層１７ＡにドープされたＭｇには、窒素源のＮＨ3 が分解して生ずる水素がＭｇに結合している。
【００３８】
次に、第２のＭｇドープ層１７Ａまでが形成されたエピタキシャル基板２０をプラズマ処理装置に投入する。
【００３９】
ここで、本実施形態に係るプラズマ処理装置について図面を参照しながら説明する。図３は本実施形態に係るプラズマ処理装置５０の模式的な断面構成を示している。図３に示すように、プラズマ処理装置５０は、互いに対向する壁面に吸気孔５２Ａ及び排気孔５２Ｂが設けられた真空槽（反応室）５１と、該真空槽５１内の上部及び底部に互いに対向し且つ加熱可能に設けられた上部電極５３Ａ及び下部電極５３Ｂとを備えている。上部電極５３Ａは接地されており、下部電極５３Ｂは、真空槽５１の外部に整合器５４を介して設けられたＲＦ電源５５と接続されている。このように、プラズマ処理装置５０は、いわゆる平行平板型のプラズマ発生装置である。
【００４０】
プラズマ処理装置５０の下部電極５３Ｂ上に、図１（ａ）のように形成された１枚又は２枚以上のエピタキシャル基板２０をその上部がプラズマに均一に触れるように保持する。その後、基板温度を室温のままとし、真空槽５１を真空に排気する。続いて、窒素ガスの流量を約５ｓｃｃｍとして、真空漕５１内の圧力を２×１０-2Ｔｏｒｒ程度とする。
【００４１】
次に、出力が１５０Ｗ以下で、周波数が１３．５６ＭＨｚのＲＦ電力により真空槽５１内にプラズマ放電を起こすことにより、真空槽５１を窒素プラズマで満たし、エピタキシャル基板２０をこの満たされた窒素プラズマに４０分間程度さらす。
【００４２】
その結果、図１（ｂ）に示すように、第１のＭｇドープ層１６Ａ及び第２のＭｇドープ層１７ＡにドープされたアクセプタのＭｇが室温程度であっても活性化するため、第１のＭｇドープ層１６Ａ及び第２のＭｇドープ層１７Ａから、それぞれ低抵抗で且つ結晶性に優れるｐ型クラッド層１６Ｂ及びｐ型コンタクト層１７Ｂを得ることができる。
【００４３】
次に、図２に示すように、低抵抗化されたｐ型層を持つエピタキシャル基板２０を金属蒸着装置（図示せず）に投入し、ｐ型コンタクト層１７Ｂ上に、膜厚が約１００ｎｍのＮｉよりなる第１の金属膜１８ａ及びＡｕよりなる第２の金属膜１８ｂをこの順に積層してｐ側電極１８を形成する。
【００４４】
次に、エピタキシャル基板２０上のエピタキシャル層に対して異方性のドライエッチングを行なって、ｎ型コンタクト層１３を露出させ、このｎ型コンタクト層１３の露出面上に膜厚が約１００ｎｍのＴｉよりなる第１の金属膜１９ａ及びＡｌよりなる第２の金属層膜１９ｂをこの順に積層してｎ側電極１９を形成する。
【００４５】
その後、これら電極形成用金属膜が蒸着されたエピタキシャル基板２０に対して、窒素雰囲気で４００℃程度のアニールを行なうことにより、電極形成用金属膜と該電極形成用金属膜とそれぞれ接触する半導体層との合金化を図る。
【００４６】
なお、ｐ側電極１８の合金化処理はｎ側電極１９を形成するよりも前に行なってもよい。
【００４７】
このように、本実施形態によると、第１のＭｇドープ層１６Ａ及び第２のＭｇドープ層１７Ａを窒素プラズマにさらすことにより、アクセプタとなるＭｇを活性化させるため、エピタキシャル層に熱履歴により生じる欠陥やクラックを著しく減少させることができる。また、アクセプタのＭｇが第１のＭｇドープ層１６Ａから活性層１５に拡散する熱拡散も生じにくくなる。その結果、半導体レーザ装置の動作特性が向上する。さらに、複数の基板に対して同時にアクセプタの活性化処理を行なえるため、スループットが向上する。
【００４８】
また、プラズマ源は窒素ガスに限られないが、窒素プラズマを用いると、第１のＭｇドープ層１６Ａ及び第２のＭｇドープ層１７Ａからの窒素の脱離を防止できるため、半導体レーザ装置の動作特性をさらに向上させることができる。
【００４９】
図４はｐ側電極１８とｐ型コンタクト層１７Ｂとの間の接触抵抗率のプラズマ処理時間依存性を示し、図５は半導体レーザ装置の抵抗率のプラズマ処理時間依存性を示している。ここでは、接触抵抗率及び抵抗率の測定方法としてＴＬＭ（Transmission Line Model)法を用いている。
【００５０】
図４に示すように、接触抵抗率が１×１０-3Ωｃｍ2 以下であり、ｐ側電極１８とｐ型コンタクト層１７Ｂとの接触はオーミック接触であることが分かる。接触抵抗率は、プラズマにさらされる時間が開始から３０分までは処理時間の増加に伴って減少し、処理時間が３０分を越えると接触抵抗率が３．０×１０-4Ωｃｍ2 となって、ほぼ一定の値を示す。この接触抵抗率の値は従来の半導体装置の接触抵抗率の約３分の１の値である。
【００５１】
また、図５に示すように、半導体レーザ装置の抵抗率は、プラズマにさらされる時間が開始から３０分までは処理時間の増加に伴って減少し、処理時間が３０分を越えると接触抵抗率が０．４Ωｃｍとなって、ほぼ一定の値を示す。この抵抗率の値も、従来の半導体装置の抵抗率の３分の１程度の値である。
【００５２】
これは、本実施形態においては、加熱処理を用いずにアクセプタを活性化させるため、ｐ型クラッド層１６Ｂ及びｐ型コンタクト層１７Ｂの結晶性を損なうことなく、各ｐ型層１６Ｂ、１７Ｂの結晶成長面内に均一にＭｇが活性化し、その結果、ホールの移動度が大きくなるからである。本願発明者らの測定結果によると、加熱温度が６００℃以上のアニール処理を用いた場合のホールの移動度は約１０ｃｍ2 ／Ｖｓｅｃであるのに対し、本実施形態の場合のホールの移動度は、約２２ｃｍ2 ／Ｖｓｅｃである。
【００５３】
なお、本実施形態に係るプラズマ処理を加熱しながら行なう場合には、窒素を含む各半導体層、とりわけ活性層１５、ｐ型クラッド層１６Ｂ及びｐ型コンタクト層１７Ｂの窒素原子が結晶中から脱離することを防止するため、加熱温度を５００℃以下とすることが好ましい。
【００５４】
以下、本実施形態に係る製造方法を用いたｐ型窒化物半導体層のアクセプタが活性化している様子を他のいくつかの検証結果に基づいて説明する。
【００５５】
図６はプラズマ処理前の第２のＭｇドープ層１７Ａとプラズマ処理後のｐ型コンタクト層１７Ｂとのフォトルミネッセンスの各測定結果を示している。図６において、曲線Ａ１はプラズマ処理前のフォトルミネッセンス特性を表わし、曲線Ｂ１はプラズマ処理後のフォトルミネッセンス特性を表わしている。フォトルミネッセンス測定用の励起光源には、Ｈｅ−Ｃｄレーザ光を用いている。図６に示すように、曲線Ａ１は、ＭｇとＨとの結合による発光波長が約６８０ｎｍの発光ピークが現われている。一方、曲線Ｂ１には、Ｈが解離し、アクセプタとして活性化したＭｇによる発光波長が約４７０ｎｍの発光ピークが現われている。このように、プラズマ処理によりｐ型不純物のＭｇがアクセプタとして活性化していることが分かる。
【００５６】
図７は従来のアニール処理を施したｐ型コンタクト層と本実施形態に係るプラズマ処理を施したｐ型コンタクト層１７Ｂとのキャリア（ホール）密度のアニール温度依存性を示している。図７において、曲線Ｂ２は４０分間のプラズマ処理によるキャリア密度を表わし、破線Ａ２は従来の基板温度が６００℃のアニール処理によるキャリア密度を表わしている。図７に示すように、ホール測定によりｐ型コンタクト１７Ｂのキャリア密度を測定したところ、破線Ａ２に示す従来の方法によるキャリア密度は２．２×１０17ｃｍ-3程度であり、曲線Ｂ２に示す本実施形態によるキャリア密度は２．７×１０17ｃｍ-3程度にまで増大している。このように、本実施形態は従来の方法と比べてキャリア密度が大きくなっていることが分かる。
【００５７】
また、図示はしていないが、プラズマ処理前の第２のＭｇドープ層１７Ａ及び４０分間のプラズマ処理後のｐ型コンタクト１７Ｂに対して、二次イオン質量分析（ＳＩＭＳ）法を用いて比較したところ、プラズマ照射を施す前の第２のＭｇドープ層１７Ａの水素濃度は１．８×１０19ｃｍ-3であるのに対し、プラズマ処理後のｐ型コンタクト層１７Ｂの水素濃度は１．０×１０19ｃｍ-3と、第２のＭｇドープ層１７Ａと比べて水素濃度が減少していることを確認している。また、Ｍｇの活性層１５への拡散はみられなかった。
【００５８】
さらに、本実施形態に係る半導体レーザ装置を電子顕微鏡により観察したところ、従来の半導体装置にみられるような熱履歴による欠陥又はクラックはほとんどみられなかった。
【００５９】
このように、種々の検証結果により、本実施形態に係る半導体装置の製造方法、特にｐ型窒化物半導体の製造方法は従来の製造方法よりも格段に優れていることが分かる。
【００６０】
従来の製造方法と比べてｐ型半導体層の特性が優れるのは、次の理由による。
【００６１】
（１）第２のＭｇドープ層１７Ａの表面がプラズマにさらされるため、その表面に酸化膜が形成されない。
【００６２】
（２）プラズマにさらされることにより、第２のＭｇドープ層１７Ａの表面に付着した汚染物が除去されるため、清浄表面を持つｐ型コンタクト層１７Ｂを得ることができる。
【００６３】
（３）プラズマにさられることにより、アニール処理と比べて、第２のＭｇドープ層１７Ａの表面からの水素の脱離が効率良く行なわれるため、第２のＭｇドープ層１７Ａの表面におけるＭｇが従来よりも活性化される。
【００６４】
なお、図２に示すｐ側電極１８の合金化工程においても図３に示すようなプラズマ処理装置５０を用いて、加熱温度が４００℃程度で窒素雰囲気のプラズマアニールを行なうことが好ましい。このようにすると、電極蒸着工程等の他の工程において、脱離した水素が半導体層中のｐ型不純物と再結合するのを防止することができる。
【００６５】
また、アクセプタ活性化工程におけるプラズマ処理工程を、このプラズマ処理による電極合金化工程によってその一部又は全部を兼用してもよい。
【００６６】
また、ｐ側電極１８に水素吸蔵金属を用いることが好ましい。すなわち、チタン、マグネシウム、カルシウム、ジルコニウム、ランタン、ニオブ、バナジウム、ニッケル、鉄、マンガン、コバルト、クロム又はアルミニウム、又はこれらのうちの２つ以上の合金よりなり、且つ、ｐ型コンタクト層１７Ｂとオーミック接触可能なｐ側電極１８を形成すればよい。このようにすると、プラズマ処理によるアクセプタ活性化工程において、ｐ型半導体層から脱離した水素を水素吸蔵金属よりなるｐ側電極１８が吸着するため、ｐ型半導体層から脱離した水素が半導体層中のｐ型不純物と再結合することをより確実に防止できる。
【００６７】
（第２の実施形態）
以下、本発明に係る第２の実施形態について図面を参照しながら説明する。
【００６８】
図８（ａ）、（ｂ）及び図９は本発明の第２の実施形態に係るダブルヘテロ接合を有する窒化物半導体レーザ装置の製造方法を示す工程順の断面構成を示している。図８（ａ）、（ｂ）及び図９において、図１（ａ）、（ｂ）及び図２に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００６９】
図８（ａ）に示すように、例えばＭＯＶＰＥ法を用いて、第１の実施形態と同様に、サファイアよりなる基板１１上に、第２のＭｇドープ層１７Ａまでを成長させてエピタキシャル基板２０を得る。その後、スパッタ法又は蒸着法等を用いて、第２のＭｇドープ層１７Ａの上に、膜厚が５０ｎｍ〜１００ｎｍ程度の水素吸蔵金属又は水素吸蔵合金よりなる水素吸着膜２１を形成する。
【００７０】
次に、アクセプタ活性化工程において、水素吸着膜２１が形成されたエピタキシャル基板２０を図３に示すプラズマ処理装置５０に投入し、投入されたエピタキシャル基板２０を４０分間程度の窒素プラズマにさらす。これにより、図８（ｂ）に示すように、ｐ型不純物のＭｇが活性化することにより、第１のＭｇドープ層１６Ａからｐ型クラッド層１６Ｂが得られ、第２のＭｇドープ層１７Ａからｐ型コンタクト層１７Ｂが得られる。このとき、第２のＭｇドープ層１７Ａの上に水素吸着膜２１が形成されているため、第１のＭｇドープ層１６Ａ及び第２のＭｇドープ層１７Ａから脱離した水素が水素吸着膜２１に吸着される。このため、エピタキシャル基板２０の各半導体層中のｐ型不純物と脱離した水素との再結合を防止できる。
【００７１】
次に、図９に示すように、ｐ側電極１８を所定の形状にパターニングする際に、水素吸着膜２１に対しても、ｐ側電極１８と同一形状のパターニングを施す。その後、窒素雰囲気における４００℃程度のアニールを行なうことにより、ｐ側電極１８及び水素吸着膜２１とｐ型コンタクト層１７Ｂとの合金化処理を行なう。この合金化処理はｐ側電極１８のパターニングの前であってもよい。
【００７２】
また、この合金化工程においても、プラズマ処理装置５０を用いて、加熱温度が４００℃程度で窒素雰囲気のプラズマアニールを行なうことが好ましい。このようにすると、電極蒸着工程等の他の工程において、水素が半導体層中のｐ型不純物と再結合することを防止できる。
【００７３】
さらに、アクセプタ活性化工程におけるプラズマ処理工程を、このプラズマ処理による電極合金化工程によってその一部又は全部を兼用してもよい。
【００７４】
第１の実施形態又は第２の実施形態における構成部材を以下のように置き換えてもよい。
【００７５】
基板１１にサファイアを用いたが、炭化珪素（ＳｉＣ）、スピネル又はＧａＮよりなる基板を用いてもよい。
【００７６】
基板１１と該基板上に成長する窒化物半導体との格子不整合を緩和するバッファ層１２には、ＡｌＮに代えてＧａＮを用いてもよい。
【００７７】
ｐ型半導体層の例として、ＧａＮ及びＡｌＧａＮを用いたが、Ｍｇを添加したＩｎz Ｇａ1-z Ｎ（但し、ｚは０＜ｚ≦１である。）でも同様にＭｇのアクセプタとしての活性化率を向上させることができる。
【００７８】
アクセプタとなるｐ型不純物はＭｇに限らず、亜鉛（Ｚｎ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、ベリリウム（Ｂｅ）、カドミウム（Ｃｄ）、水銀（Ｈｇ）又はリチウム（Ｌｉ）であってもよい。
【００７９】
ｐ側電極１８は、ニッケル（Ｎｉ）、鉄（Ｆｅ）、銅（Ｃｕ）、クロム（Ｃｒ）、タンタル（Ｔａ）、バナジウム（Ｖ）、マンガン（Ｍｎ）、アルミニウム（Ａｌ）、銀（Ａｇ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、金（Ａｕ）及び白金（Ｐｔ）のうちの少なくとも１つの金属単体、２層以上の金属単体よりなる積層体又は２つ以上の金属を含む合金を用いてもよい。
【００８０】
なお、各実施形態においては、互いに異なる組成を持つ複数のIII 族窒化物半導体層を積層してなる半導体装置としてダブルへテロ型半導体レーザ装置を例に挙げたが、これは一例に過ぎず、本発明は、ｐ型窒化物半導体を有する半導体装置のすべてに適用できる。
【００８１】
また、プラズマ処理装置５０のプラズマ生成方式を、ＲＦ方式としたが、ＥＣＲ方式やホットウォール方式等、エピタキシャル基板２０が均一なプラズマにさらされる方式であればよい。
【００８２】
【発明の効果】
本発明に係る半導体装置の製造方法によると、不純物をドープした窒化物半導体層をプラズマにさらすことにより、ｐ型で且つ低抵抗のｐ型半導体層を得るため、得られたｐ型半導体層に熱履歴による欠陥やクラックが生じることがなく、ｐ型半導体層から他の半導体層中に不純物が拡散することもない。その上、基板１枚当たりの処理時間が短くできると共に、複数の基板に対して並行処理できるため、処理効率の向上を図ることができる。その結果、高品位で低抵抗のｐ型窒化物半導体層を短時間で形成できる。
【００８３】
また、得られたｐ型半導体層とｐ側電極との間に低抵抗のオーミック接触が可能となり、半導体装置の抵抗率を低減できるため、半導体装置の動作特性を改善できる。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図３】本発明の第１の実施形態に係る半導体装置の製造方法に用いるプラズマ処理装置を示す模式的構成断面図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法におけるｐ側電極とｐ型半導体層との間の接触抵抗率のプラズマ処理時間依存性を表わすグラフである。
【図５】本発明の第１の実施形態に係る半導体装置の製造方法を用いて得られた半導体装置の抵抗率のプラズマ処理時間依存性を表わすグラフである。
【図６】本発明の第１の実施形態に係る半導体装置の製造方法におけるプラズマ処理前の半導体層とプラズマ処理後の半導体層とのフォトルミネッセンス強度を表わすグラフである。
【図７】本発明の第１の実施形態に係る半導体装置の製造方法におけるプラズマ処理後の半導体層と従来のアニール処理を施した半導体層とのキャリア密度のアニール温度依存性を表わすグラフである。
【図８】（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図９】本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。
【図１０】従来の半導体装置を示す部分的な構成断面図である。
【符号の説明】
１１ 基板
１２ バッファ層
１３ ｎ型コンタクト層
１４ ｎ型クラッド層
１５ 活性層
１６Ａ 第１のＭｇドープ層
１７Ａ 第２のＭｇドープ層
１６Ｂ ｐ型クラッド層
１７Ｂ ｐ型コンタクト層
１８ ｐ側電極
１８ａ 第１の金属膜
１８ｂ 第２の金属膜
１９ ｎ側電極
１９ａ 第１の金属膜
１９ｂ 第２の金属膜
２０ エピタキシャル基板
２１ 水素吸着膜
５０ プラズマ処理装置
５１ 真空槽
５２Ａ 吸気孔
５２Ｂ 排気孔
５３Ａ 上部電極
５３Ｂ 下部電極
５４ 整合器
５５ ＲＦ電源

Claims (13)

  1. 基板の上に、不純物を含むIII 族窒化物よりなる半導体層を有機金属気相成長法により形成する第１の工程と、
    前記第１の工程の後に、室温の状態のまま前記半導体層をプラズマにさらすことにより、前記半導体層の導電型をｐ型とする第２の工程とを備えていることを特徴とする半導体装置の製造方法。
  2. 前記第２の工程よりも後に、
    前記半導体層の上に金属よりなるｐ側電極を形成する第３の工程をさらに備えていることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第３の工程は、前記ｐ側電極を形成した後、前記ｐ側電極に対して温度が約４００℃以下の熱処理を行なう工程を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記第３の工程は、前記ｐ側電極を形成した後、前記半導体層をプラズマにさらす工程を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
  5. 前記プラズマは、ＲＦ方式、ＥＣＲ方式又はホットウォール方式により生成されることを特徴とする請求項１又は４に記載の半導体装置の製造方法。
  6. 前記プラズマは窒素プラズマを含むことを特徴とする請求項１又は４に記載の半導体装置の製造方法。
  7. 前記不純物は、マグネシウム、亜鉛、カルシウム、ストロンチウム、ベリリウム、カドミウム、水銀又はリチウムを含むことを特徴とする請求項１又は４に記載の半導体装置の製造方法。
  8. 基板の上に、不純物を含むIII 族窒化物よりなる半導体層を有機金属気相成長により形成する第１の工程と、
    前記半導体層の上に水素吸蔵金属を含む金属よりなるｐ側電極を形成する第２の工程と、
    室温の状態のまま前記半導体層をプラズマにさらすことにより、前記半導体層の導電型をｐ型とする第３の工程とを備えていることを特徴とする半導体装置の製造方法。
  9. 前記金属は、ニッケル、鉄、銅、クロム、タンタル、バナジウム、マンガン、アルミニウム、銀、パラジウム、イリジウム、金又は白金よりなることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記金属は、水素吸蔵金属であって、チタン、マグネシウム、カルシウム、ジルコニウム、ランタン、ニオブ、バナジウム、ニッケル、鉄、マンガン、コバルト、クロム又はアルミニウムを含むことを特徴とする請求項８に記載の半導体装置の製造方法。
  11. 前記第２の工程は、前記ｐ側電極を形成するよりも前に、前記半導体層の上に水素吸蔵金属よりなる水素吸着層を形成する工程を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
  12. 前記水素吸蔵金属は、チタン、マグネシウム、カルシウム、ジルコニウム、ランタン、ニオブ、バナジウム、ニッケル、鉄、マンガン、コバルト、クロム又はアルミニウムを含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記プラズマは窒素プラズマ含むことを特徴とする請求項８に記載の半導体装置の製造方法。
JP24425799A 1998-09-09 1999-08-31 半導体装置の製造方法 Expired - Fee Related JP3794876B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP25499698 1998-09-09
JP10-254996 1998-11-17
JP10-326352 1998-11-17
JP32635298 1998-11-17

Publications (2)

Publication Number Publication Date
JP2000216164A JP2000216164A (ja) 2000-08-04
JP3794876B2 true JP3794876B2 (ja) 2006-07-12

Family

ID=26541966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24425799A Expired - Fee Related JP3794876B2 (ja) 1998-09-09 1999-08-31 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6117700A (ja)
JP (1) JP3794876B2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291840B1 (en) 1996-11-29 2001-09-18 Toyoda Gosei Co., Ltd. GaN related compound semiconductor light-emitting device
EP0926744B8 (en) * 1997-12-15 2008-05-21 Philips Lumileds Lighting Company, LLC. Light emitting device
US7056755B1 (en) * 1999-10-15 2006-06-06 Matsushita Electric Industrial Co., Ltd. P-type nitride semiconductor and method of manufacturing the same
JP3568112B2 (ja) 1999-12-27 2004-09-22 豊田合成株式会社 半導体基板の製造方法
EP1113485A3 (en) * 1999-12-27 2005-08-31 Matsushita Electric Industrial Co., Ltd. Method for producing a semiconductor device
JP2001298214A (ja) * 2000-02-10 2001-10-26 Sharp Corp 半導体発光素子およびその製造方法
JP4618465B2 (ja) * 2000-04-04 2011-01-26 ソニー株式会社 ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法および半導体素子の製造方法
JP4652530B2 (ja) * 2000-07-10 2011-03-16 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子の作製方法
EP1482549B1 (en) * 2003-05-27 2011-03-30 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of fabrication of a heteroepitaxial microstructure
DE10060439A1 (de) * 2000-12-05 2002-06-13 Osram Opto Semiconductors Gmbh Kontaktmetallisierung für GaN-basierende Halbleiterstrukturen und Verfahren zu deren Herstellung
JP4148664B2 (ja) * 2001-02-02 2008-09-10 三洋電機株式会社 窒化物系半導体レーザ素子およびその形成方法
JP3622200B2 (ja) * 2001-07-02 2005-02-23 ソニー株式会社 窒化物半導体の製造方法および半導体素子の製造方法
US6665329B1 (en) * 2002-06-06 2003-12-16 Sandia Corporation Broadband visible light source based on AllnGaN light emitting diodes
US20040175904A1 (en) * 2003-03-04 2004-09-09 Bor-Jen Wu Method for activating P-type semiconductor layer
WO2004086522A1 (en) * 2003-03-24 2004-10-07 Showa Denko K.K. Ohmic electrode structure, compound semiconductor light-emitting device having the same, and led lamp
KR100707167B1 (ko) * 2003-07-11 2007-04-13 삼성전자주식회사 고성능의 질화갈륨계 광소자 구현을 위한 ｐ형 열전산화물을 형성하는 2원계 및 3원계 합금 또는 고용체박막을 이용한 오믹접촉 형성을 위한 박막전극 및 그제조방법
KR20050032159A (ko) 2003-10-01 2005-04-07 삼성전기주식회사 질화갈륨계 반도체 발광 소자 및 그 제조방법
KR100506736B1 (ko) * 2003-10-10 2005-08-08 삼성전기주식회사 질화갈륨계 반도체 발광 소자 및 그 제조방법
TWI307175B (en) * 2006-01-11 2009-03-01 Ind Tech Res Inst Non-substrate light emitting diode and fabrication method thereof
JP2007214378A (ja) * 2006-02-09 2007-08-23 Rohm Co Ltd 窒化物系半導体素子
JP5049659B2 (ja) 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009049267A (ja) * 2007-08-22 2009-03-05 Toshiba Corp 半導体発光素子及びその製造方法
JP2010537436A (ja) * 2007-08-31 2010-12-02 ラティス パワー （チアンシ） コーポレイション 低温でｐ型ＩＩＩ−Ｖ窒化物半導体材料に低抵抗率オーム接点を製作する方法
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7799658B2 (en) * 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
CN100514558C (zh) * 2007-12-10 2009-07-15 厦门大学 一种p-GaN低阻欧姆接触的制备方法
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
JP5552276B2 (ja) * 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5305790B2 (ja) * 2008-08-28 2013-10-02 株式会社東芝 半導体発光素子
SG182208A1 (en) * 2008-12-15 2012-07-30 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
US20110207256A1 (en) * 2010-02-24 2011-08-25 Applied Materials, Inc. In-situ acceptor activation with nitrogen and/or oxygen plasma treatment
JP5533573B2 (ja) * 2010-11-10 2014-06-25 日亜化学工業株式会社 半導体素子
WO2014115060A1 (en) 2013-01-24 2014-07-31 Koninklijke Philips N.V. Control of p-contact resistance in a semiconductor light emitting device
KR20220033650A (ko) * 2020-09-09 2022-03-17 삼성디스플레이 주식회사 반사 전극 및 이를 포함하는 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100471A (ja) * 1981-12-09 1983-06-15 Matsushita Electric Ind Co Ltd 半導体装置
JPH069258A (ja) * 1991-03-07 1994-01-18 Nippon Cement Co Ltd 超高流動コンクリート
JP2803741B2 (ja) * 1993-03-19 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体の電極形成方法
JPH06350137A (ja) * 1993-06-08 1994-12-22 Toyoda Gosei Co Ltd 窒素−３族元素化合物半導体発光素子
JPH08213656A (ja) * 1995-11-29 1996-08-20 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体発光素子
JPH10144960A (ja) * 1996-11-08 1998-05-29 Nichia Chem Ind Ltd ｐ型窒化物半導体の製造方法及び窒化物半導体素子
JP3309745B2 (ja) * 1996-11-29 2002-07-29 豊田合成株式会社 ＧａＮ系化合物半導体発光素子及びその製造方法
TW329058B (en) * 1997-03-20 1998-04-01 Ind Tech Res Inst Manufacturing method for P type gallium nitride

Also Published As

Publication number Publication date
US6117700A (en) 2000-09-12
JP2000216164A (ja) 2000-08-04

Similar Documents

Publication Publication Date Title
JP3794876B2 (ja) 半導体装置の製造方法
JP3344257B2 (ja) 窒化ガリウム系化合物半導体及び素子の製造方法
JP3365607B2 (ja) ＧａＮ系化合物半導体装置及びその製造方法
JP5049659B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
TW200901513A (en) Method for producing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device, and lamp
JP3612985B2 (ja) 窒化ガリウム系化合物半導体素子及びその製造方法
JP2000286448A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
US6365923B1 (en) Nitride semiconductor light-emitting element and process for production thereof
JP2006278554A (ja) ＡｌＧａＮ系深紫外発光素子およびその製造方法
JPH11145518A (ja) 窒化ガリウム系化合物半導体の製造方法
JP2000315818A (ja) 半導体装置の製造方法
JPH10294490A (ja) ｐ型窒化ガリウム系化合物半導体、その製造方法および青色発光素子
JP4652530B2 (ja) 窒化ガリウム系化合物半導体発光素子の作製方法
JPH10229219A (ja) 窒化ガリウム系化合物半導体素子
JP3703975B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP5081823B2 (ja) 基板分解防止膜を利用した窒化物系発光素子及びその製造方法
JP3836245B2 (ja) 窒化ガリウム系化合物半導体素子
JP3480297B2 (ja) 半導体素子
JP3712870B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP3555419B2 (ja) 窒化ガリウム系化合物半導体の電極形成方法及び素子の製造方法
JPH11354458A (ja) ｐ型ＩＩＩ−Ｖ族窒化物半導体およびその製造方法
JP2004363401A (ja) 半導体素子の製造方法
JP3723374B2 (ja) 半導体発光素子の製法
JPH11274567A (ja) 半導体素子の電極の形成方法
JPH11274557A (ja) ｐ型窒化ガリウム系化合物半導体層の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees