JP4148664B2 - 窒化物系半導体レーザ素子およびその形成方法 - Google Patents

窒化物系半導体レーザ素子およびその形成方法 Download PDF

Info

Publication number
JP4148664B2
JP4148664B2 JP2001279020A JP2001279020A JP4148664B2 JP 4148664 B2 JP4148664 B2 JP 4148664B2 JP 2001279020 A JP2001279020 A JP 2001279020A JP 2001279020 A JP2001279020 A JP 2001279020A JP 4148664 B2 JP4148664 B2 JP 4148664B2
Authority
JP
Japan
Prior art keywords
layer
nitride
electrode layer
electrode
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001279020A
Other languages
English (en)
Other versions
JP2002305358A (ja
Inventor
勤 山口
潔 太田
康彦 野村
壮謙 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001279020A priority Critical patent/JP4148664B2/ja
Priority to US10/058,378 priority patent/US6743702B2/en
Publication of JP2002305358A publication Critical patent/JP2002305358A/ja
Application granted granted Critical
Publication of JP4148664B2 publication Critical patent/JP4148664B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04252Electrodes, e.g. characterised by the structure characterised by the material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04254Electrodes, e.g. characterised by the structure characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0233Mounting configuration of laser chips
    • H01S5/0234Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04256Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3201Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、窒化物系半導体レーザ素子およびその形成方法に関し、特に、電極層を含む窒化物系半導体レーザ素子およびその形成方法に関する。
【0002】
【従来の技術】
近年、窒化物系半導体レーザ素子は、次世代の大容量光ディスク用光源としての利用が期待され、その開発が盛んに行われている。この窒化物系半導体レーザ素子の低動作電圧化および高信頼性化のためには、電極の低コンタクト抵抗化は不可欠である。特に、窒化物系半導体は、p型のキャリア濃度が低いため、p側電極に関しては、良好なオーミック性(低いコンタクト抵抗)を得ることが困難である。これに対処するために、近年では、p側電極として、良好なオーミック性を有するPdを含むPd/Au電極やPd/Pt/Au電極などのPd系の電極材料が用いられている。
【0003】
図35は、従来のPd系電極を有する窒化物系半導体レーザ素子を示した断面図である。まず、図35を参照して、従来の窒化物系半導体レーザ素子の構造について説明する。この従来の窒化物系半導体レーザ素子では、サファイア基板201上に、約15nmの厚みを有するAlGaN低温バッファ層202が形成されている。AlGaN低温バッファ層202上には、約3μmの厚みを有するアンドープGaN層203が形成されている。アンドープGaN層203上には、n型GaNコンタクト層204が約5μmの厚みで形成されている。n型GaNコンタクト層204上には、約1μmの厚みを有するn型AlGaNクラッド層205、約50nmの厚みを有するInGaNからなるMQW(Multiple Quantum Well;多重量子井戸)活性層206、および、凸部を有する約300nmの厚みのp型AlGaNクラッド層207が形成されている。p型AlGaNクラッド層207の凸部上には、約70nmの厚みを有するp型GaNコンタクト層208が形成されている。
【0004】
p型GaNコンタクト層208上には、下から、約10nmの厚みのPd層と、約100nmの厚みのAu層と、約200nmの厚みのNi層との3層構造のPd系電極からなるp側電極209が形成されている。また、p側電極209の上面およびn型GaNコンタクト層204の上面の一部以外の領域を覆うように、SiO2膜210が形成されている。また、SiO2膜210を覆うとともに、p側電極209の上面に接触するように、パッド電極211が形成されている。
【0005】
また、p型AlGaNクラッド層207からn型GaNコンタクト層204までの一部領域が除去されている。その露出されたn型GaNコンタクト層204の上面に接触するように、n側電極212が形成されている。また、n側電極212に接触するように、パッド電極213が形成されている。
【0006】
図36〜図40は、図35に示した従来のPd系電極を有する窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。また、図41は、図35に示した従来の窒化物系半導体レーザ素子を活性層側からジャンクションアップ方式でサブマウントに取り付けた状態を示した断面図である。次に、図35〜図41を参照して、従来のPd系電極を有する窒化物系半導体レーザ素子の製造プロセスについて説明する。
【0007】
まず、図36に示すように、MOCVD法を用いて、サファイア基板201上に、格子不整合を緩和するために、約600℃の温度条件下でAlGaN低温バッファ層202を約15nmの厚みで低温成長させる。そして、AlGaN低温バッファ層202上に、MOCVD法を用いて、約3μmの厚みでアンドープGaN層203を形成する。
【0008】
その後、MOCVD法を用いて、アンドープGaN層203上に、約5μmの厚みを有するn型GaNコンタクト層204、約1μmの厚みを有するn型AlGaNクラッド層205、約50nmの厚みを有するInGaNからなるMQW活性層206、約300nmの厚みを有するp型AlGaNクラッド層207、および、約70nmの厚みを有するp型GaNコンタクト層208を順次形成する。
【0009】
次に、図37に示すように、p型GaNコンタクト層208からn型GaNコンタクト層204までの一部領域を異方性ドライエッチングを用いて除去する。
【0010】
次に、図38に示すように、リフトオフ法などを用いて、下から、約10nmの厚みのPd層、約100nmの厚みのAu層および約200nmの厚みのNi層の積層膜を約2μm幅のストライプ状に形成することによって、Pd層、Au層およびNi層の3層構造のPd系電極からなるp側電極209を形成する。この後、p側電極209の最上層のNi層をエッチングマスクとして、CF4ガスを用いた異方性ドライエッチングによりp型GaNコンタクト層208をエッチングするとともに、p型AlGaNクラッド層207を約150nmだけエッチングする。これにより、図39に示されるようなリッジ部が形成される。
【0011】
次に、図40に示すように、プラズマCVD法を用いて、全面にSiO2膜210を形成した後、n型GaNコンタクト層204上の一部上に位置するSiO2膜210を除去する。そして、そのSiO2膜210を除去した部分のn型GaNコンタクト層204上に、n側電極212を形成する。
【0012】
最後に、図35に示したように、Pd系電極からなるp側電極209の上面上に位置するSiO2膜210を除去した後、p側電極209およびn側電極212上に、それぞれ、パッド電極211および213を形成する。
【0013】
そして、図35に示すような窒化物系半導体レーザ素子を、図41に示すように、ステム271に固定したサブマウント(放熱基台)270上に、半田などの融着材260を用いて固定する。この場合、素子のリッジ部と反対の面(サファイア基板201の裏面側)をサブマウント270に融着するジャンクションアップ方式を用いる。
【0014】
従来のPd系電極からなるp側電極209を有する窒化物系半導体レーザ素子は、上記のように形成されていた。
【0015】
【発明が解決しようとする課題】
しかしながら、上記した従来のPd系電極からなるp側電極209を有する窒化物系半導体レーザ素子では、Pd系電極からなるp側電極209は、p型GaNコンタクト層208に対する付着力が弱いため、製造プロセスの途中でPd系電極からなるp側電極209が膜剥がれを起こしやすいという不都合があった。このため、素子の信頼性を向上させるのが困難であるといった問題点があった。
【0016】
また、従来のPd系電極からなるp側電極209を有する窒化物系半導体レーザ素子では、p側電極209上にパッド電極211を形成する工程や組立工程における熱または応力によって、p側電極209のコンタクト特性が劣化するという不都合が生じる。この場合、コンタクト抵抗が高くなるので、動作電圧が高くなるという問題点があった。
【0017】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の1つの目的は、低動作電圧で、かつ、信頼性の高い窒化物系半導体レーザ素子を提供することである。
【0018】
この発明のもう1つの目的は、上記の窒化物系半導体レーザ素子において、低コンタクト性を損なうことなく、電極層全体の窒化物系半導体層に対する付着力を強くすることである。
【0019】
この発明のさらにもう1つの目的は、低動作電圧で、かつ、信頼性の高い窒化物系半導体レーザ素子を容易に形成することが可能な窒化物系半導体レーザ素子の形成方法を提供することである。
【0020】
【課題を解決するための手段】
この発明の第1の局面による窒化物系半導体レーザ素子は、活性層上に形成された窒化物系半導体層と、窒化物系半導体層上に形成された電極層とを備え、電極層は、窒化物系半導体層に対する付着力の強い材料を含む第1電極層と、第1電極層上に形成され、第1電極層よりも窒化物系半導体層に対する付着力が弱いとともに、電極層の窒化物系半導体層に対するコンタクト抵抗を低下させる第2電極層とを含む。
【0021】
この第1の局面による窒化物系半導体レーザ素子では、上記のように、窒化物系半導体層上に、窒化物系半導体層に対する付着力の強い材料を含む第1電極層を設けるとともに、第1電極層上に、電極層の窒化物系半導体層に対するコンタクト抵抗を低下させる第2電極層を設けることによって、第1電極層により電極層全体の窒化物系半導体層に対する付着力を強くすることができるとともに、第2電極層により低いコンタクト抵抗を得ることができる。これにより、素子の信頼性を向上することができるとともに、動作電圧を低減することができる。
【0022】
上記第1の局面による窒化物系半導体レーザ素子において、好ましくは、第2電極層は、第1電極層よりも窒化物系半導体層に対するコンタクト抵抗が低い。このように構成すれば、第2電極層により容易に低いコンタクト抵抗を得ることができる。また、第1電極層は、3nm以下の厚みを有するのが好ましい。このように、第1電極層を3nm以下の薄い厚みで形成することによって、第2電極層の低コンタクト性を損なうことなく、第1電極層により電極層全体の窒化物系半導体層に対する付着力を強くすることができる。
【0023】
上記第1の局面による窒化物系半導体レーザ素子において、好ましくは、第1電極層は、Ptを含み、第2電極層は、Pd層を有する積層膜を含む。このように構成すれば、容易に、第1電極層により電極層全体の窒化物系半導体層に対する付着力を強くすることができるとともに、第2電極層により低いコンタクト抵抗を得ることができる。この場合、より好ましくは、第1電極層は、Pt層を含み、第2電極層は、Pd層を有する積層膜を含む。この場合、第2電極層の最上層は、エッチングマスクとなる金属層を含むのが好ましい。このように構成すれば、第2電極層の最上層を、リッジ部を形成する際のエッチングマスクとして用いることができるので、別途エッチングマスクを形成する必要がない。その結果、製造プロセスを簡略化することができる。
【0024】
上記の窒化物系半導体レーザ素子において、好ましくは、第1電極層と第2電極層との間に形成され、Pt層とPd層とを含む混合層をさらに備える。このように構成すれば、Pdが窒化物系半導体層により近づくので、Pdによるコンタクト抵抗の低減効果を確実に得ることができる。
【0025】
上記の窒化物系半導体レーザ素子において、好ましくは、窒化物系半導体層は、凹凸形状の表面を有する。このように構成すれば、窒化物系半導体層と、第1電極層との接触面積を増加することができるので、コンタクト抵抗をより低減することができる。この場合、凹凸形状の表面を有する窒化物系半導体層は、3%以上のIn組成と、20nm以下の膜厚とを有する。このような組成および膜厚で窒化物系半導体層を形成すれば、容易に、窒化物系半導体層の表面を、凹凸形状にすることができる。
【0026】
上記の窒化物系半導体レーザ素子において、好ましくは、窒化物系半導体層は、クラッド層の凸部上に形成されたコンタクト層を含み、クラッド層の凸部とコンタクト層とによってリッジ部が構成されている。このような構成では、狭い面積のコンタクト層上に電極層を形成する必要がある。この場合にも、リッジ部を構成するコンタクト層に対する電極層全体の付着力を第1電極層により強くすることができるとともに、第2電極層により低いコンタクト抵抗を得ることができるので、素子の信頼性を向上することができるとともに、動作電流および動作電圧を低減することができる。
【0027】
上記の窒化物系半導体レーザ素子において、好ましくは、窒化物系半導体層、第1電極層および第2電極層を含む素子を、活性層側から取り付けるための基台をさらに備える。このように構成すれば、発光時に活性層からの熱を基台を介して良好に放熱することができる。なお、このようなジャンクションダウン組立では、リッジ部に応力がかかりやすいので、電極層がはがれやすい。本発明では、第1電極層により電極層全体の窒化物系半導体層に対する付着力を強くすることができるので、ジャンクションダウン組立の場合にも、電極層の剥がれを有効に防止することができる。
【0028】
【0029】
【0030】
この発明の第2の局面による窒化物系半導体レーザ素子の形成方法は、活性層上に窒化物系半導体層を形成する工程と、窒化物系半導体層の表面上に電極層を形成する工程とを備え、電極層を形成する工程は、窒化物系半導体層に対する付着力の強い材料を含む第1電極層を形成する工程と、第1電極層上に、第1電極層よりも窒化物系半導体層に対する付着力が弱いとともに、電極層の窒化物系半導体層に対するコンタクト抵抗を低下させる第2電極層を形成する工程とを含む。
【0031】
この第2の局面による窒化物系半導体レーザ素子の形成方法では、上記のように、窒化物系半導体層の表面上に、窒化物系半導体層に対する付着力の強い材料を含む第1電極層を形成するとともに、第1電極層上に、電極層の窒化物系半導体層に対するコンタクト抵抗を低下させる第2電極層を形成することによって、第1電極層により電極層全体の窒化物系半導体層に対する付着力を強くすることができるとともに、第2電極層により低いコンタクト抵抗を得ることができる。これにより、素子の信頼性を向上することができるとともに、動作電圧を低減することが可能な窒化物系半導体レーザ素子を容易に形成することができる。
【0032】
上記第2の局面による窒化物系半導体レーザ素子の形成方法において、好ましくは、第2電極層は、第1電極層よりも窒化物系半導体層に対するコンタクト抵抗が低い。このように構成すれば、第2電極層により容易に低いコンタクト抵抗を得ることができる。また、第1電極層は、3nm以下の厚みを有するのが好ましい。このように、第1電極層を3nm以下の薄い厚みで形成することによって、第2電極層の低コンタクト性を損なうことなく、第1電極層により電極層全体の窒化物系半導体層に対する付着力を強くすることができる。
【0033】
この第2の局面による窒化物系半導体レーザ素子の形成方法において、好ましくは、窒化物系半導体層の表面上に、第1電極層を形成する工程は、窒化物系半導体層の表面上に、第1電極層および第2電極層を形成した後、第2電極層と窒化物系半導体層との間に、電流を流すことによって、第2電極層の一部を窒化物系半導体層の表面近傍に移動させる工程を含む。このように構成すれば、第1電極層による窒化物系半導体層に対する付着力を損なうことなく、第2電極層の低コンタクト性をより発揮させることができる。
【0034】
上記の窒化物系半導体レーザ素子の形成方法において、好ましくは、第1電極層を形成する工程は、電子線加熱蒸着法、抵抗加熱蒸着法およびスパッタ蒸着法のいずれかを用いて第1電極層を形成する工程を含む。このような蒸着法を用いれば、容易に、窒化物系半導体層に対する付着力の強い材料を含む第1電極層を形成することができる。
【0035】
上記の窒化物系半導体レーザ素子の形成方法において、好ましくは、窒化物系半導体層は、クラッド層上に形成されたコンタクト層を含み、第2電極層を形成する工程は、リフトオフ法を用いて、第1電極層の上面上の所定領域に第2電極層を形成する工程を含み、第2電極層を形成した後、第2電極層をマスクとして、第1電極層、コンタクト層およびクラッド層の一部をエッチングすることによって、リッジ部を形成する工程をさらに備える。このように構成すれば、容易に、クラッド層の凸部およびコンタクト層からなるリッジを形成することができる。また、第1電極層をリフトオフ法ではなく、エッチングによりパターニングすることによって、リフトオフ法で生じやすいパターン剥がれを防止することができる。
【0036】
上記の窒化物系半導体レーザ素子の形成方法において、好ましくは、第1電極層は、Pt、Ni、Cr、Ti、HfおよびZrからなるグループより選択される少なくとも1つの材料を含み、第2電極層は、Pdを含む。このように構成すれば、容易に、第1電極層により電極層全体の窒化物系半導体層に対する付着力を強くすることができるとともに、第2電極層により低いコンタクト抵抗を得ることができる。
【0037】
上記の窒化物系半導体レーザ素子の形成方法において、好ましくは、窒化物系半導体層を形成する工程は、凹凸形状の表面を有する窒化物系半導体層を形成する工程を含む。このように構成すれば、窒化物系半導体層と、第1電極層との接触面積を増加することができるので、コンタクト抵抗をより低減することができる。この場合、凹凸形状の表面を有する窒化物系半導体層は、3%以上のIn組成と、20nm以下の膜厚とを有する。このような組成および膜厚で窒化物系半導体層を形成すれば、容易に、窒化物系半導体層の表面を、凹凸形状にすることができる。
【0038】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【0039】
(第1実施形態)
図1は、本発明の第1実施形態による窒化物系半導体レーザ素子を示した断面図である。図2および図3は、図1に示した第1実施形態による窒化物系半導体レーザ素子の効果を説明するための特性図である。
【0040】
まず、図1を参照して、第1実施形態の窒化物系半導体レーザ素子の構造について説明する。この第1実施形態では、サファイア基板101上に、約15nmの厚みを有するAlGaN低温バッファ層102が形成されている。AlGaN低温バッファ層102上には、約3μmの厚みを有するアンドープGaN層103が形成されている。アンドープGaN層103上には、約5μmの厚みを有するn型GaNコンタクト層104、約1μmの厚みを有するn型AlGaNクラッド層105、約50nmの厚みを有するInGaNからなるMQW活性層106、および、約300nmの厚みを有するとともに凸部を有するp型AlGaNクラッド層107が順次形成されている。p型AlGaNクラッド層107の凸部上には、約70nmの厚みを有するp型GaNコンタクト層108が形成されている。
【0041】
ここで、第1実施形態では、p型GaNコンタクト層108上に、約1nmの厚みを有するPt電極層109が形成されている。Pt電極層109上には、下から、約17nmの厚みのPd層、約100nmの厚みのAu層および約200nmの厚みのNi層の3層構造からなるPd系電極層110が形成されている。Pt電極層109とPd系電極層110とによって、p側電極が構成されている。
【0042】
また、Pd系電極層110の上面およびn型GaNコンタクト層104の上面の一部以外の領域を覆うように、SiO2膜111が形成されている。Pd系電極層110の上面に接触するように、パッド電極112が形成されている。また、n型GaNコンタクト層104の上面上には、n側電極113が形成されている。n側電極113に接触するように、パッド電極114が形成されている。
【0043】
第1実施形態では、上記のようにp型GaNコンタクト層108上に、p型GaNコンタクト層108に対する付着力の強い材料であるPtからなるPt電極層109を形成するとともに、そのPt電極層109上に、p型GaNコンタクト層108に対するコンタクト抵抗(界面エネルギ障壁)が低い材料であるPdを含むPd系電極層110を形成することによって、Pt電極層109によりp側電極のp型GaNコンタクト層108に対する付着力を強くすることができるとともに、Pd系電極層110のPd層により低いコンタクト抵抗を得ることができる。
【0044】
特に、Pt電極層109を約1nmの薄い厚みで形成することによって、Pd系電極層110の低コンタクト性を損なうことなく、Pt電極層109によりp側電極全体のp型GaNコンタクト層108に対する付着力を強くすることができる。これにより、動作電圧を低減することができるとともに、素子の信頼性を向上することができる。
【0045】
図2には、窒化物系半導体レーザ素子を熱処理した後の動作電圧の変化が示されている。窒化物系半導体レーザチップをパッケージ上に固定し、半田付けによる配線を行う際には、350℃程度の加熱が必要になる。従来のPd系電極(Pd10nm/Au100nm/Ni200nm)を含むレーザ素子では、素子作製後に350℃の熱処理を行ったときには、図2に示すように、電極のオーミック性の劣化により動作電圧が7Vから20Vに増大する。その一方、第1実施形態のPt電極層とPd系電極層とを含む窒化物系半導体レーザ素子では、350℃の熱処理後も、良好なオーミック性を維持することができ、その結果、図2に示すように、動作電圧はほとんど増加しない。したがって、第1実施形態では、低い動作電圧を得ることができる。
【0046】
また、図3には、Pt電極層109の膜厚と動作電圧との関係が示されている。図3から明らかなように、Pt電極層109の膜厚が3nmを超えると、窒化物系半導体レーザ素子の動作電圧は増大する。したがって、低動作電圧を得るためには、Pt電極層109の膜厚は、3nm以下、好ましくは、2nm以下に設定する必要があることがわかる。第1実施形態では、この点を考慮して、Pt電極層109の膜厚を約1nmに設定している。
【0047】
図4〜図8は、図1に示した第1実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。また、図9は、図1に示した第1実施形態の窒化物系半導体レーザ素子を発光層側からジャンクションダウン方式でサブマウントに取り付けた状態を示した断面図である。以下、図1、図4〜図9を参照して、第1実施形態の窒化物系半導体レーザ素子の製造プロセスについて説明する。
【0048】
まず、図4に示すように、MOCVD法を用いて、サファイア基板101上に、格子不整合を緩和するために、約600℃の温度条件下で、約15nmの厚みを有するAlGaN低温バッファ層102を低温成長させる。その後、MOCVD法を用いて、AlGaN低温バッファ層102上に、アンドープGaN層103を約3μmの厚みで成長させる。
【0049】
その後、アンドープGaN層103上に、MOCVD法を用いて、約5μmの厚みを有するn型GaNコンタクト層104、約1μmの厚みを有するn型AlGaNクラッド層105、約50nmの厚みを有するMQW活性層106、約300nmの厚みを有するp型AlGaNクラッド層107、および、約70nmの厚みを有するp型GaNコンタクト層108を順次形成する。そして、p型GaNコンタクト層108からn型GaNコンタクト層104の一部領域を異方性ドライエッチングを用いてエッチングすることによって、図5に示すように、n型GaNコンタクト層104の一部領域を露出させる。
【0050】
次に、王水煮沸による洗浄を行った後、図6に示すように、EB蒸着法を用いて、Pt電極層109を約1nmの厚みで形成するとともに、そのPt電極層109上にPd層110aを約7nmの厚みで形成する。この時、Pt電極層109の膜厚を均一にするために、蒸着時の基板温度を約150℃に昇温する。その後、リフトオフ法を用いて、Pd層110a上のリッジ部に対応する領域に、下から、約10nmの厚みのPd層、約100nmの厚みのAu層および約200nmの厚みのNi層からなる積層膜110bを、約2μm幅のストライプ状(細長状)に形成する。
【0051】
そして、積層膜110bの最上層のNi層をエッチングマスクとして、CF4ガスを用いた異方性ドライエッチングにより、Pd層110a、Pt電極層109およびp型GaNコンタクト層108をエッチングするとともに、p型AlGaNクラッド層107を約150nmの厚み分だけエッチングする。これにより、図7に示されるようなリッジ部が形成される。また、Pt電極層109と、下からPd層(約17nm)/Au層(約100nm)/Ni層(約200nm)が順次積層されたPd系電極層110とが形成される。このPt電極層109とPd系電極層110とによって、第1実施形態のp側電極が構成される。
【0052】
次に、図8に示すように、プラズマCVD法を用いて、SiO2膜111を堆積した後、n型GaNコンタクト層104上の一部上に位置するSiO2膜111を除去する。そして、そのSiO2膜111を除去した部分のn型GaNコンタクト層104上に、n側電極113を形成する。
【0053】
最後に、図1に示したように、Pd系電極層110の上面上のSiO2膜111を除去した後、Pd系電極層110に接触するように、パッド電極112を形成するとともに、n側電極113に接触するように、パッド電極114を形成する。このようにして、第1実施形態の窒化物系半導体レーザ素子が形成される。
【0054】
上記のように、第1実施形態の製造プロセスでは、付着力の強いPt電極層109が、低コンタクト材料(低界面エネルギ障壁材料)であるPdを含むPd系電極層110と、p型GaNコンタクト層108との間に存在するため、Pd系電極層110により電極部での電圧降下を小さくすることができるとともに、Pt電極層109により剥がれを防止することができる。その結果、低動作電圧で、かつ、高信頼性の素子を形成することができる。ここで、Ptは、Pdよりも接触抵抗が半導体の表面状態に左右されやすく不安定である。第1実施形態では、Pt/Pdの積層構造にすることによって、Pdの低コンタクト性を損なうことなく、かつ、Pdの存在によりPt自体の不安定性も改善されるので、相乗効果的にコンタクト抵抗を低減することができる。
【0055】
また、第1実施形態の製造プロセスでは、Pt電極層109およびPd層110aをリフトオフ法ではなく、全面に堆積およびエッチングする方法によってパターニングすることによって、リフトオフ法で生じやすいパターン剥がれを抑制することができる。
【0056】
また、上記第1実施形態の製造プロセスでは、電極材料(Pt電極層109)を蒸着する直前に、塩酸や王水などの強酸による洗浄を行うことによって、接触抵抗をより低減することができる。
【0057】
図1に示した第1実施形態の窒化物系半導体レーザ素子150を、リッジ部側からジャンクションダウン方式でステム171に設けられたサブマウント170に取り付けた状態が図9に示されている。ジャンクションダウン方式でサブマウント170に第1実施形態の窒化物系半導体レーザ素子150を取り付ける場合、半田などの融着材160を用いて取り付けられる。このようにジャンクションダウン方式を用いることにより、MQW活性層106の発熱領域がジャンクションアップ方式の場合よりもサブマウント170に接近するとともに、熱伝導の悪いサファイア基板を間に介さなくてよいので、素子の放熱特性を向上させることができる。その結果、放熱特性の悪化に起因して発生するしきい値電流の上昇を防止することができるので、窒化物系半導体レーザ素子の動作電流および消費電力を低減することができる。
【0058】
なお、第1実施形態では、Pt電極層109によってp側電極の付着力を向上させることができるので、ジャンクションダウン方式を用いたとしても、融着時の熱または応力によってp側電極のオーミック性が劣化するのを抑制することができる。これにより、放熱効果に優れ、かつ、低消費電力のデバイスを実現することができる。
【0059】
(第2実施形態)
図10は、本発明の第2実施形態による窒化物系半導体レーザ素子を示した断面図である。図11は、図10に示した第2実施形態のp側電極周辺の拡大断面図である。
【0060】
まず、図10および図11を参照して、第2実施形態の窒化物系半導体レーザ素子の構造について説明する。この第2実施形態では、第1実施形態と同様、サファイア基板101上に、約15nmの厚みを有するAlGaN低温バッファ層102、約3μmの厚みを有するアンドープGaN層103、約5μmの厚みを有するn型GaNコンタクト層104、約1μmの厚みを有するn型AlGaNクラッド層105、約50nmの厚みを有するMQW活性層106、約300nmの厚みを有するp型AlGaNクラッド層107、および、約70nmの厚みを有するp型GaNコンタクト層108が順次形成されている。
【0061】
ここで、第2実施形態では、p型GaNコンタクト層108上に、Pt電極層121が形成されている。そして、Pt電極層121上には、PtとPdとの混合層122が形成されている。さらに、その混合層122上には、下から、約17nmの厚みのPd層、約100nmの厚みのAu層、および、約200nmの厚みのNi層からなる3層構造のPd系電極層123が形成されている。Pt電極層121と、混合層122と、Pd系電極層123とによって、p側電極が構成されている。
【0062】
また、Pd系電極層123の上面およびn型GaNコンタクト層104の露出された上面の一部を除く領域を覆うように、SiO2膜111が形成されている。Pd系電極層123の上面に接触するように、パッド電極112が形成されている。また、n型GaNコンタクト層104の露出された上面上には、n側電極113が形成されている。n側電極113上には、パッド電極114が形成されている。
【0063】
第2実施形態では、上記のように、p型GaNコンタクト層108に対する付着力の強いPt電極層121と、PtとPdとの混合層122と、コンタクト抵抗の低いPd層を含むPd系電極層123とによって構成することにより、Pt電極層121および混合層122によりp側電極全体のp型GaNコンタクト層108に対する付着力を強くすることができるとともに、Pd系電極層123および混合層122により低いコンタクト抵抗を得ることができる。
【0064】
図12〜図18は、図10に示した第2実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。以下、図10〜図18を参照して、第2実施形態の窒化物系半導体レーザ素子の製造プロセスについて説明する。
【0065】
まず、図12に示すように、MOCVD法を用いて、サファイア基板101上に、格子不整合を緩和するために、約600℃の温度条件下で、約15nmの厚みを有するAlGaN低温バッファ層102を低温成長させる。その後、MOCVD法を用いて、AlGaN低温バッファ層102上に、アンドープGaN層を約3μmの厚みで形成する。そして、アンドープGaN層103上に、MOCVD法を用いて、約5μmの厚みを有するn型GaNコンタクト層104、約1μmの厚みを有するn型AlGaNクラッド層105、約50nmの厚みを有するMQW活性層106、約300nmの厚みを有するp型AlGaNクラッド層107、および、約70nmの厚みを有するp型GaNコンタクト層108を順次形成する。
【0066】
そして、p型GaNコンタクト層108からn型GaNコンタクト層104の一部領域までを異方性ドライエッチングすることによって、図13に示すように、n型GaNコンタクト層104の一部領域を露出させる。
【0067】
次に、王水煮沸による洗浄を行った後、図14に示すように、EB蒸着法を用いて、約3nmの厚みを有するPt電極層121と、約10nmの厚みを有するPd層123aを順次形成する。この時、Pt電極層121の膜厚を均一にするために、蒸着時の基板温度を約150℃程度に昇温する。そして、リフトオフ法を用いて、Pd層123aの上のリッジ部が形成される領域に対応する領域に、下から、約10nmの厚みのPd層、約100nmの厚みのAu層および約200nmの厚みのNi層の3層構造の積層膜123bを約2μm幅のストライプ状に形成する。
【0068】
そして、積層膜123bの最上層のNi層をエッチングマスクとして、Pd層123a、Pt電極層121およびp型GaNコンタクト層108を、CF4ガスを用いた異方性ドライエッチングによりエッチングした後、さらに、p型AlGaNクラッド層107も約150nmの厚み分だけエッチングする。これにより、図15に示されるようなリッジ部が形成される。また、Pt電極層121と、下からPd層(約20nm)/Au層(約100nm)/Ni層(約200nm)が順次積層されたPd系電極層123とが形成される。
【0069】
次に、図16に示すように、プラズマCVD法を用いて、全面にSiO2膜111を形成した後、n型GaNコンタクト層104上の一部上に位置するSiO2膜111を除去する。そして、そのSiO2膜111を除去した部分のn型GaNコンタクト層104上に、n側電極113を形成する。
【0070】
次に、図17に示すように、Pd系電極層123上のSiO2膜111を除去した後、Pd系電極層123の上面に接触するようにパッド電極112を形成するとともに、n側電極113の上面に接触するようにパッド電極114を形成する。
【0071】
次に、図18に示すように、p側のパッド電極112と、n側のパッド電極114との間に、約0.6Aの電流を、約5秒間印加することによって、p側電極(Pt電極層121)と、p型GaNコンタクト層108との接触面での電流密度を30kA/cm2にする。ただし、共振器長は1mmとする。この場合、上記の電流密度30kA/cm2は、以下の式(1)によって求められる。
【0072】
0.6A/(1mm×リッジ部幅2μm)=30kA/cm2 ・・・(1)
なお、上記の電流密度30kA/cm2は、動作時の電流密度(5kA/cm2程度)より大きく、かつ、素子許容電流密度である100kA/cm2以下である必要がある。特に、電流密度は、20kA/cm2〜40kA/cm2の範囲が効果的である。この点を考慮して、第2実施形態では、30kA/cm2としている。上記のような電流の印加によって、Pt電極層121とPd系電極層123のPd層との間において、Pd層中のPdがマイグレーション効果によってPt側に移動する。これにより、Pd系電極層123とPt電極層121との間にPtとPdとからなる混合層122が形成される。
【0073】
第2実施形態では、上記のように、p側電極とn側電極との間に電流を印加することによって、Pd系電極層123中のPdをp型GaNコンタクト層108の表面近傍に移動させることにより、混合層122を形成することによって、Pt電極層121による付着力を損なうことなく、Pdの低コンタクト性を確実に発揮させることができる。
【0074】
(第3実施形態)
図19は、本発明の第3実施形態による窒化物系半導体レーザ素子を示した断面図である。また、図20は、図19に示した第3実施形態のp側電極周辺の拡大断面図である。図19および図20を参照して、この第3実施形態では、図1に示した第1実施形態の構造において、p型GaNコンタクト層108とPt電極層109との間に、p型InGaNコンタクト層131を設けている。その他の構造は、第1実施形態と同様である。以下、詳細に説明する。
【0075】
この第3実施形態の窒化物系半導体レーザ素子では、第1実施形態と同様、サファイア基板101上に、約15nmの厚みを有するAlGaN低温バッファ層102、約3μmの厚みを有するアンドープGaN層103、約5μmの厚みを有するn型GaNコンタクト層104、約1μmの厚みを有するn型AlGaNクラッド層106、約50nmの厚みを有するMQW活性層106、約300nmの厚みを有するp型AlGaNクラッド層107、および、約70nmの厚みを有するp型GaNコンタクト層108が順次形成されている。
【0076】
ここで、この第3実施形態では、リッジ部を構成するp型GaNコンタクト層108上に、約3nmの厚みを有するp型InGaNコンタクト層131が形成されている。このp型InGaNコンタクト層131のIn組成は、15%である。このように膜厚が薄く、かつ、In組成の高いp型InGaNコンタクト層131の表面は、図20に示すように、多数の凹凸形状を有する形状になる。このようなp型InGaNコンタクト層131上に、約1nmの厚みを有するPt電極層109が形成されている。そのPt電極層109上には、下から、約17nmの厚みのPd層、約100nmの厚みのAu層および約200nmの厚みのNi層の積層膜からなるPd系電極層110が形成されている。Pt電極層109とPd系電極層110とによって、p側電極が構成されている。
【0077】
Pd系電極層110の上面およびn型GaNコンタクト層104の上面の一部以外の領域を覆うように、SiO2膜111が形成されている。Pd系電極層110に接触するように、パッド電極112が形成されている。また、n型GaNコンタクト層104の露出された表面上に接触するように、n側電極113が形成されている。n側電極113の上面に接触するように、パッド電極114が形成されている。
【0078】
第3実施形態では、上記のように、p型GaNコンタクト層108上に、厚みが薄く(3nm)、かつ、In組成の高い(15%)p型InGaNコンタクト層131を形成することによって、p型InGaNコンタクト層131の表面の凹凸を増加させることができる。これにより、p型InGaNコンタクト層131と、Pt電極層109との接触面積を増加させることができる。その結果、接触抵抗を低下させることができるとともに、Pt電極層109とp型InGaNコンタクト層131との付着力をさらに向上させることができる。
【0079】
なお、この第3実施形態においても、第1実施形態と同様、付着力の強いPt電極層109を設けるとともに、そのPt電極層上に、コンタクト抵抗(界面エネルギ障壁)が低いPd層を含むPd系電極層110を設けることによって、Pt電極層109によりp側電極全体の付着力を強くすることができるとともに、Pd系電極層110のPd層により低いコンタクト抵抗値を得ることができる。特に、Pt電極層109は、約1nmと薄い厚みで形成しているので、Pd層の低コンタクト性を損なうことなく、Pt電極層によりp側電極層全体のp型InGaNコンタクト層131に対する付着力を向上させることができる。その結果、動作電圧を低減することができるとともに、素子の信頼性を向上させることができる。
【0080】
図21〜図25は、図19に示した第3実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。以下、図19〜図25を参照して、第3実施形態の窒化物系半導体レーザ素子の製造プロセスについて説明する。
【0081】
まず、図21に示すように、MOCVD法を用いて、サファイア基板101上に、格子不整合を緩和するために、約600℃の温度条件下で、約15nmの厚みを有するAlGaN低温バッファ層102を形成する。そして、そのAlGaN低温バッファ層102上に、MOCVD法を用いて、約3μmの厚みを有するアンドープGaN層103を形成する。その後、アンドープGaN層103上に、MOCVD法を用いて、約5μmの厚みを有するn型GaNコンタクト層104、約1μmの厚みを有するn型AlGaNクラッド層105、約50nmの厚みを有するMQW活性層106、約300nmの厚みを有するp型AlGaNクラッド層107、および、約70nmの厚みを有するp型GaNコンタクト層108を順次形成する。さらに、MOCVD法を用いて、p型GaNコンタクト層108上に、In組成が15%の約3nmの厚みを有するp型InGaNコンタクト層131を形成する。
【0082】
次に、p型InGaNコンタクト層131からn型GaNコンタクト層104の領域の一部までを異方性ドライエッチングすることによって、図22に示すように、n型GaNコンタクト層104の一部領域を露出させる。
【0083】
次に、王水煮沸による洗浄を行った後、図23に示すように、EB蒸着法を用いて、Pt電極層109を約1nmの厚みで形成した後、そのPt電極層109上に、Pd層110aを約7nmの厚みで形成する。この時、Pt電極層109の厚みを均一にするために、蒸着時の基板温度を約150℃に昇温する。この後、リフトオフ法を用いて、Pd層110a上のリッジ部が形成される領域に対応する領域に、下から、約10nmの厚みのPd層、約100nmの厚みのAu層および約200nmの厚みのNi層の積層膜110aを約2μmの幅のストライプ状に形成する。そして、積層膜110aの最上層のNi層をエッチングマスクとして、CF4ガスを用いた異方性エッチングにより、Pd層110a、Pt電極層109、p型InGaNコンタクト層131およびp型GaNコンタクト層108をエッチングするとともに、p型AlGaNクラッド層を約150nmの厚み分だけエッチングする。これにより、図24に示されるような、リッジ部が形成される。また、Pt電極層109と、下からPd層(約17nm)/Au層(約100nm)/Ni層(約200nm)が順次積層されたPd系電極層110とが形成される。
【0084】
次に、図25に示すように、プラズマCVD法を用いて、SiO2膜111を堆積した後、n型GaNコンタクト層104上の一部上に位置するSiO2膜111を除去する。そして、そのSiO2膜111を除去した部分のn型GaNコンタクト層104上に、n側電極113を形成する。
【0085】
最後に、図19に示したように、Pd系電極層110の上面上に位置するSiO2膜111を除去した後、Pd系電極層110上およびn側電極113上に、それぞれ、パッド電極112および114を形成する。
【0086】
このようにして、第3実施形態の窒化物系半導体レーザ素子が形成される。
【0087】
(第4参考形態)
図26は、本発明の第4参考形態による窒化物系半導体レーザ素子の構造を説明するための断面図である。図27は、図26に示した第4参考形態の窒化物系半導体レーザ素子を活性層側からジャンクションダウン方式でサブマウントに取り付けた状態を示した断面図である。
【0088】
まず、図26を参照して、第4参考形態による窒化物系半導体レーザ素子の構造について説明する。この第4参考形態では、サファイア基板1上に、約4μm〜約6μmの膜厚を有するGaNからなるn型コンタクト層2が形成されている。n型コンタクト層2上には、約0.6μm〜約1.2μmの膜厚を有するAlGaNからなるn型クラッド層3と、多重量子井戸(MQW;Multiple Quantum Well)構造を有するMQW活性層4とが形成されている。このMQW活性層4は、約4nm〜約8nmの厚みを有する3つのInXGa1-XN量子井戸層と、約8nm〜約24nmの厚みを有する4つのInYGa1-YN量子障壁層とが交互に積層された構造を有する。従って、MQW活性層4は、約44nm〜約120nm(約0.044μm〜約0.12μm)の厚みを有する。ここで、X>Yであり、第4参考形態においては、X=0.13、Y=0.05である。
【0089】
MQW活性層4上には、突出部を有するAlGaNからなるp型クラッド層5が形成されている。このp型クラッド層5の突出部分の膜厚は、約0.3μm〜約0.6μmであるとともに、突出部以外の領域の膜厚は、約0.1μmである。
【0090】
p型クラッド層5の突出部の上面上には、約0.05μm〜約0.15μmの膜厚を有するGaNからなるp型コンタクト層6が形成されている。p型クラッド層5の突出部とp型コンタクト層6とによって、リッジ部が構成されている。リッジ部の上面上には、p型コンタクト層6の上面のほぼ全面と接触するように、約0.3nm〜約1nmの膜厚を有するPtと、約3nm〜約7nmの膜厚を有するPdとからなるp型電極10が形成されている。
【0091】
この場合、Ptによりp型電極10のGaNからなるp型コンタクト層6に対する付着力を強くすることができるとともに、Pdにより低いコンタクト抵抗を得ることができる。
【0092】
また、p型クラッド層5からn型GaNコンタクト層2までの一部領域が除去されている。その露出されたn型GaNコンタクト層2の上面の一部と、n型クラッド層3、MQW活性層4およびp型クラッド層5の側面と、p型クラッド層5の上面とを覆うとともに、p型電極10の上面を露出させるように、約0.2μmの膜厚を有するSiO2からなる電流ブロック層7が形成されている。
【0093】
ここで、この第4参考形態では、電流ブロック層7上に、p型電極10と接触するように、約3μmの大きな厚みを有するAuからなる、p型パッド電極11が形成されている。これにより、第4参考形態では、p型電極10とp型パッド電極11との合計膜厚(約3μm)が、MQW活性層4下のn型クラッド層3の下面からリッジ部の上面までの距離(約1.0μm〜約2.1μm)よりも大きくなる。このため、第4参考形態では、p型パッド電極11の上面からMQW活性層4までの距離が大きくなる。
【0094】
また、露出されたn型GaNコンタクト層2の表面に、n型電極12が形成されている。n型電極12上には、n型パッド電極13が形成されている。
【0095】
上記のような構造を有する窒化物系半導体レーザ素子の電流経路としては、p型パッド電極11から、p型電極10、リッジ部を構成するp型GaNコンタクト層6およびp型クラッド層5を経て、MQW活性層4、n型クラッド層3、n型GaNコンタクト層2、n型電極12、n型パッド電極13へと電流が流れる。これにより、リッジ部下方に位置するMQW活性層4の領域において、レーザ光を発生させることができる。
【0096】
図26に示した構造を有する窒化物系半導体レーザ素子を、サファイア基板1とサブマウント70との距離よりも、MQW活性層4とサブマウント70との距離の方が近づくように、ジャンクションダウン方式でサブマウント70に取り付けると、図27に示すような構造になる。図27を参照して、窒化物系半導体レーザ素子をサブマウント70に取り付ける場合、p型パッド電極11の上面を半田などの融着材61により、サブマウント70に熱と圧力とを用いて押圧融着する。これにより、窒化物系半導体レーザ素子がサブマウント70に固定される。この後、サブマウント70をステム(図示せず)に固定して、組立が行われる。
【0097】
第4参考形態では、上記のように、p型パッド電極11を大きな厚み(約3μm)で形成することによって、MQW活性層4からp型パッド電極11の上面までの距離が大きくなる。これにより、p型パッド電極11の上面を融着材61によって、ジャンクションダウン方式でサブマウント70に固定する際に、融着材61とMQW活性層4との距離が大きくなるので、図27に示したように、MQW活性層4が融着材61によって覆われるのを防止することができる。その結果、発光特性が劣化するのを防止することができる。また、第4参考形態では、融着材61とMQW活性層4との距離が大きくなるので、ジャンクションダウン組立時に融着材61がMQW活性層を越えてn型クラッド層3(p−nジャンクション部)の前面または側面に達するのを防止することができる。その結果、窒化物系半導体レーザ素子の短絡不良を防止することができる。このように、第4参考形態では、発光特性の劣化と短絡不良とを防止することができるので、ジャンクションダウン組立時の歩留まりを向上させることができる。
【0098】
また、第4参考形態では、上記のように、p型パッド電極11を大きな厚み(約3μm)で形成することによって、融着材61とMQW活性層4との距離が大きくなるので、融着材61がMQW活性層4を覆わない範囲で、半田などの融着材61の厚みを厚くしたり、ペレット状の融着材61の量を増加させることができる。これにより、窒化物系半導体レーザ素子をサブマウント70またはステム(図示せず)に確実に融着することができ、その結果、レーザ素子がサブマウント70またはステムから剥離するのを有効に防止することができる。これによっても、組立の歩留まりを向上させることができる。
【0099】
また、第4参考形態では、上記のように、p型パッド電極11を大きな厚み(約3μm)で形成することによって、リッジ部からp型パッド電極11の上面までの距離も大きくなる。それによって、融着材61による融着時に、熱がリッジ部に伝達されにくくなるとともに、比較的柔らかい材料(Au)からなるp型パッド電極11の厚みが大きくなった分、リッジ部に伝わる圧力を吸収することができる。これにより、融着時の熱や圧力に起因して窒化物系半導体レーザ素子の動作電圧が上昇するのを防止することができるので、発熱量の増大を防止することができる。その結果、窒化物系半導体レーザ素子の素子寿命の低下を防止することができる。
【0100】
また、第4参考形態では、上記のように、p型パッド電極11を大きな厚みで形成することによって、MQW活性層4(発光部)で発生した熱を、リッジ部を介して、p型パッド電極11内を横方向にも放出することができる。その結果、良好な放熱特性を得ることができる。
【0101】
(第5参考形態)
図28は、本発明の第5参考形態による窒化物系半導体レーザ素子の構造を説明するための断面図である。図29は、図28に示した第5参考形態の窒化物系半導体レーザ素子を活性層側からジャンクションダウン方式でサブマウントに取り付けた状態を示した断面図である。
【0102】
まず、図28を参照して、この第5参考形態による窒化物系半導体レーザ素子では、上記した第4参考形態と異なり、p型電極20を大きな厚みで形成した例を示している。この第5参考形態では、リッジ部の上面上に、p型コンタクト層6の上面のほぼ全面と接触するように、約0.5nmの膜厚を有するPtと、約5nmの膜厚を有するPdと、約3μmの膜厚を有するAuとからなる大きな厚みを有するp型電極20が形成されている。
【0103】
この場合、Ptによりp型電極20のGaNからなるp型コンタクト層6に対する付着力を強くすることができるとともに、Pdにより低いコンタクト抵抗を得ることができる。
【0104】
また、p型電極20を覆うように、約80nm(約0.08μm)の膜厚を有するTiと約0.2μmの膜厚を有するAuとからなるp型パッド電極21が形成されている。
【0105】
この第5参考形態のその他の構造は、図26に示した第4参考形態の構造とほぼ同様である。
【0106】
図28に示した構造を有する第5参考形態の窒化物系半導体レーザ素子を、ジャンクションダウン方式でサブマウント70に取り付けると、図29に示すような構造になる。図29を参照して、第5参考形態の窒化物系半導体レーザ素子をサブマウント70に取り付ける場合、第4参考形態と同様、p型パッド電極21の上面を、半田などの融着材62によって熱と圧力とを用いてサブマウント70に押圧融着する。
【0107】
第5参考形態では、第4参考形態と異なり、p型電極20を、リッジ部の上面のほぼ全面と接触するように、大きな厚みで形成することによって、図28に示すように、リッジ部上に形成される突出部とそれ以外の部分との段差が大きくなる。それによって、リッジ部およびその直下に存在するMQW活性層4の発光点位置を容易に判別することができる。その結果、組立時に、発光点位置を精密に制御することができる。
【0108】
また、第5参考形態では、上記のように、p型電極20を大きな厚み(約3μm)で形成することによって、第4参考形態と同様、MQW活性層4からp型パッド電極21の上面までの距離が大きくなる。これにより、p型パッド電極21の上面を融着材62によって、ジャンクションダウン方式でサブマウント70に固定する際に、融着材62とMQW活性層4との距離が大きくなるので、図29に示したように、MQW活性層4が融着材62によって覆われるのを防止することができる。その結果、発光特性が劣化するのを防止することができる。また、第5参考形態では、融着材62とMQW活性層4との距離が大きくなるので、第4参考形態と同様、ジャンクションダウン組立時に融着材62がMQW活性層4を越えてn型クラッド層3(p−nジャンクション部)の前面または側面に達するのを防止することができる。その結果、窒化物系半導体レーザ素子の短絡不良を防止することができる。このように、第5参考形態では、第4参考形態と同様、発光特性の劣化と短絡不良とを防止することができるので、ジャンクションダウン組立時の歩留まりを向上させることができる。
【0109】
また、第5参考形態では、上記のように、p型電極20を大きな厚み(約3μm)で形成することによって、第4参考形態と同様、融着材62とMQW活性層4との距離が大きくなるので、融着材62がMQW活性層4を覆わない範囲で、半田などの融着材62の厚みを厚くしたり、ペレット状の融着材62の量を増加させることができる。これにより、窒化物系半導体レーザ素子をサブマウント70またはステム(図示せず)に確実に融着することができ、その結果、レーザ素子がサブマウント70またはステムから剥離するのを有効に防止することができる。これによっても、組立の歩留まりを向上させることができる。
【0110】
また、第5参考形態では、上記のように、p型電極20を大きな厚み(約3μm)で形成することによって、リッジ部からp型パッド電極21の上面までの距離も大きくなる。それによって、融着材62による融着時に、熱がリッジ部に伝達されにくくなるとともに、比較的柔らかい材料(Au)を含むp型電極20の厚みが大きくなった分、リッジ部に伝わる圧力を吸収することができる。これにより、第4参考形態と同様、融着時の熱と圧力に起因して窒化物系半導体レーザ素子の動作電圧が上昇するのを防止することができるので、発熱量の増大を防止することができる。その結果、窒化物系半導体レーザ素子の素子寿命の低下を防止することができる。
【0111】
(第6実施形態)
図30は、本発明の第6実施形態による窒化物系半導体レーザ素子の構造を説明するための断面図である。図31は、図30に示した第6実施形態の窒化物系半導体レーザ素子を活性層側からジャンクションダウン方式でサブマウントに取り付けた状態を示した断面図である。
【0112】
まず、図30を参照して、第6実施形態による窒化物系半導体レーザ素子では、p型電極30上のp型パッド電極31上に、さらに、厚みの大きなp型厚膜電極32を形成した例を示している。この第6実施形態では、p型電極30は、約0.3nm〜約1.0nmの膜厚を有するPtと、約3nm〜約7nmの膜厚を有するPdと、約200nm〜約300nmの膜厚を有するAuと、約200nm〜約300nmの膜厚を有するNiとの積層膜からなる。
【0113】
この場合、Ptによりp型電極30のGaNからなるp型コンタクト層6に対する付着力を強くすることができるとともに、Pdにより低いコンタクト抵抗を得ることができる。
【0114】
また、p型パッド電極31は、約5nm〜約120nmの膜厚を有するTiと、約80nm〜約120nmの膜厚を有するPtと、約160nm〜約240nmの膜厚を有するAuとの積層膜からなる。また、p型厚膜電極32は、約80nm〜約120nmの膜厚を有するPdと、約2.5μm〜約3.5μmの膜厚を有するAuと、約120nm〜約180nmの膜厚を有するPtと、約80nm〜約120nmの膜厚を有するAuとの積層膜からなる。
【0115】
この第6実施形態のその他の構造は、図26に示した第4参考形態とほぼ同様である。
【0116】
図30に示した構造を有する第6実施形態の窒化物系半導体レーザ素子を、ジャンクションダウン方式でサブマウント70に取り付けると、図31に示すような構造になる。図31を参照して、窒化物系半導体レーザ素子をサブマウント70に取り付ける場合、p型厚膜電極32の上面を融着材63によって、熱と圧力によりサブマウント70に押圧融着する。
【0117】
第6実施形態では、上記のように、p型パッド電極31上に、大きな膜厚(約2.8μm〜約3.9μm)を有するp型厚膜電極32を形成することによって、MQW活性層4からp型厚膜電極32の上面までの距離が大きくなる。これにより、p型厚膜電極32の上面を半田などの融着材63によって、ジャンクションダウン方式でサブマウント70に固定する際に、融着材63とMQW活性層4との距離が大きくなるので、図31に示したように、MQW活性層4が融着材63によって覆われるのを防止することができる。その結果、第4および第5参考形態と同様、発光特性が劣化するのを防止することができる。また、第6実施形態では、融着材63とMQW活性層4との距離が大きくなるので、第4および第5参考形態と同様、ジャンクションダウン組立時に融着材63がMQW活性層4を越えてn型クラッド層3(p−nジャンクション部)の前面または側面に達するのを防止することができる。その結果、窒化物系半導体レーザ素子の短絡不良を防止することができる。このように、第6実施形態では、第4および第5参考形態と同様、発光特性の劣化と短絡不良とを防止することができるので、ジャンクションダウン組立時の歩留まりを向上させることができる。
【0118】
また、第6実施形態では、上記のように、p型パッド電極31上に、大きな膜厚を有するp型厚膜電極32を形成することによって、第4および第5参考形態と同様、融着材63とMQW活性層4との距離が大きくなるので、融着材63がMQW活性層4を覆わない範囲で、半田などの融着材63の厚みを厚くしたり、ペレット状の融着材63の量を増加させることができる。これにより、窒化物系半導体レーザ素子をサブマウント70またはステム(図示せず)に確実に融着することができ、その結果、レーザ素子がサブマウント70またはステムから剥離するのを有効に防止することができる。これによっても、組立の歩留まりを向上させることができる。
【0119】
また、第6実施形態では、上記のように、p型パッド電極31上に、大きな膜厚を有するp型厚膜電極32を形成することによって、リッジ部からp型厚膜電極32の上面までの距離も大きくなる。それによって、融着材63による融着時に、熱がリッジ部に伝達されにくくなるとともに、比較的柔らかい材料(Au)を含むp型厚膜電極32を大きな厚みで形成した分、リッジ部に伝わる圧力を吸収することができる。これにより、第4および第5参考形態と同様、融着時の熱と圧力に起因して、窒化物系半導体レーザ素子の動作電圧が上昇するのを防止することができるので、発熱量の増大を防止することができる。その結果、窒化物系半導体レーザ素子の素子寿命の低下を防止することができる。
【0120】
ここで、p型パッド電極31上にp型厚膜電極32を形成しない場合と、p型パッド電極31上にp型厚膜電極32を形成する場合との動作電圧の変化を比較した結果を、以下の表1および表2を参照して説明する。
【0121】
【表1】
Figure 0004148664
この実験では、p型電極30を構成するPt、Pd、AuおよびNiの厚みを、それぞれ、約0.7nm、約5nm、約240nmおよび約240nmにした。また、p型パッド電極31を構成するTi、PtおよびAuの厚みを、それぞれ、約100nm、約100nmおよび約200nmにした。また、p型厚膜電極32を構成するPd、Au、PtおよびAuの厚みを、それぞれ、約100nm、約3μm、約150nmおよび約100nmにした。なお、表1および表2を参照して、Vf@100mA(V)は、一定の電流(100mA)での順方向電圧である。また、ΔVfは、組立前と組立後との電圧の上昇分を示している。そして、表1には、p型パッド電極31上にp型厚膜電極32を形成しない場合が示されており、表2には、p型パッド電極31上にp型厚膜電極32を形成した場合が示されている。
【0122】
p型パッド電極31上にp型厚膜電極32を形成しない場合には、表1に示すように、組立前と、ジャンクションダウンで組立後との間の動作電圧上昇分ΔVfは、2.1(V)であった。一方、p型パッド電極31上にp型厚膜電極32を形成した第6実施形態による窒化物系半導体レーザ素子においては、動作電圧上昇分ΔVfは、0.4(V)であった。このように、実験データから、第6実施形態において、動作電圧の上昇が低減されていることがわかる。
【0123】
また、第6実施形態では、上記のように、p型パッド電極31上に、大きな膜厚を有するp型厚膜電極32を形成することによって、MQW活性層4(発光部)で発生した熱を、リッジ部を介して、p型厚膜電極32内を横方向にも放出することができる。その結果、良好な放熱特性を得ることができる。
【0124】
(第7参考形態)
図32は、本発明の第7参考形態による窒化物系半導体レーザ素子の構造を説明するための断面図である。
【0125】
まず、図32を参照して、第7参考形態による窒化物系半導体レーザ素子では、図26に示した第4参考形態の電流ブロック層7の代わりに、SiO2からなる保護膜40およびAlGaNからなるn型電流ブロック層47を形成した例を示している。すなわち、この第7参考形態では、一部領域が除去されて露出されたn型GaNコンタクト層2、n型クラッド層3、MQW活性層4およびp型クラッド層5の側面を覆うように、約0.2μm〜約0.5μmの膜厚を有するSiO2からなる保護膜40が形成されている。また、p型クラッド層5の上面およびリッジ部の側面を覆うとともに、p型電極10の上面を露出させるように、約0.1μm〜約0.6μmの膜厚を有するAlGaNからなるn型電流ブロック層47が形成されている。また、この第7参考形態のその他の構造は、図26に示した第4参考形態の構造とほぼ同様である。
【0126】
図32に示した構造を有する第7参考形態の窒化物系半導体レーザ素子を、ジャンクションダウン方式でサブマウントに取り付ける場合、第4参考形態と同様、p型パッド電極11の上面を融着材によってサブマウントに押圧融着して、固定する。
【0127】
第7参考形態では、上記のように、第4参考形態のSiO2からなる電流ブロック層7の代わりに、SiO2からなる保護膜40およびAlGaNからなるn型電流ブロック層47を形成することによって、第4参考形態と同様の効果を得ることができる。
【0128】
(第8参考形態)
図33は、本発明の第8参考形態による窒化物系半導体レーザ素子の構造を説明するための断面図である。
【0129】
まず、図33を参照して、この第8参考形態では、上記第1〜第3、第6実施形態及び第4、第5、第7参考形態と異なり、p型電極50をリッジ部上のみならず電流ブロック層57上にも形成するとともに、p型電極50の上面のほぼ全面に、p型パッド電極51を大きな厚みで形成した例について示している。
【0130】
すなわち、この第8参考形態では、一部領域が除去されて露出されたn型GaNコンタクト層2の上面の一部と、n型クラッド層3、MQW活性層4およびp型クラッド層5の側面と、p型クラッド層5の上面とを覆うとともに、リッジ部の上面(p型GaNコンタクト層6の上面)のみを露出させるように、SiO2からなる電流ブロック層57が成されている。電流ブロック層57上には、電流ブロック層57の上面のほぼ全面を覆うとともに、リッジ部の上面においてp型コンタクト層6と接触するように、約0.3nm〜約1nmの膜厚を有するPtと、約3nm〜約7nmの膜厚を有するPdとからなるp型電極50が形成されている。また、p型電極50の上面のほぼ全面を覆うように、約3μmの大きな膜厚を有するAuからなるp型パッド電極51が形成されている。
【0131】
なお、この第8参考形態のその他の構造は、図26に示した第4参考形態の構造とほぼ同様である。
【0132】
図33に示した構造を有する窒化物系半導体レーザ素子を、ジャンクションダウン方式でサブマウントに取り付ける場合、第4参考形態と同様、p型パッド電極51の上面を融着材によってサブマウントに押圧融着して、固定する。
【0133】
第8参考形態では、リッジ部上のみならず電流ブロック層57上にも形成したp型電極50の上面のほぼ全面を覆うように、p型パッド電極51を形成することによって、第1〜第3、第6実施形態及び第4、第5、第7参考形態に比べて、p型電極50とp型パッド電極51との接触面積が増加する。これにより、p型電極50からp型パッド電極51への放熱を良好に行うことができる。また、p型パッド電極51を大きな厚み(約3μm)で形成することによって、MQW活性層4(発光部)で発生した熱を、p型パッド電極51内を横方向にも放出することができる。その結果、良好な放熱特性を得ることができる。
【0134】
なお、第8参考形態では、上記のように、p型電極50の上面上のほぼ全面に、p型パッド電極51を大きな厚みで形成することによって、上記した第4参考形態と同様の効果を得ることができる。
【0135】
(第9参考形態)
図34は、本発明の第9参考形態による窒化物系半導体レーザ素子の構造を説明するための断面図である。
【0136】
まず、図34を参照して、この第9参考形態による窒化物系半導体レーザ素子では、図33に示した第8参考形態のp型電極50の下に、p型GaN第2コンタクト層66を形成した例を示している。また、この第9参考形態では、第8参考形態の電流ブロック層57の代わりに、保護膜40およびn型電流ブロック層47を形成している。なお、p型GaN第2コンタクト層66が、本発明の「コンタクト層」の一例である。
【0137】
すなわち、この第9参考形態では、一部領域が除去されて露出されたn型GaNコンタクト層2の上面の一部上と、n型クラッド層3、MQW活性層4およびp型クラッド層5の側面とを覆うように、約0.2μm〜約0.5μmの膜厚を有するSiO2からなる保護膜40が形成されている。また、p型クラッド層5の上面を覆うとともに、p型GaNコンタクト層6の上面のみを露出させるように、約0.1μm〜約0.6μmの膜厚を有するAlGaNからなるn型電流ブロック層47が形成されている。電流ブロック層47上には、電流ブロック層47の上面のほぼ全面を覆うとともに、リッジ部の上面においてp型コンタクト層6と接触するように、p型GaN第2コンタクト層66が形成されている。
【0138】
また、p型GaN第2コンタクト層66の上面のほぼ全面を覆うように、p型電極50と、大きな膜厚を有するp型パッド電極51とが形成されている。なお、p型電極50およびp型パッド電極51の構成材料および膜厚は、図33に示した第8参考形態と同じである。また、この第9参考形態のその他の構造は、図33に示した第8参考形態の構造とほぼ同様である。
【0139】
図34に示した構造を有する第9参考形態の窒化物系半導体レーザ素子を、ジャンクションダウン方式でサブマウントに取り付ける場合、第8参考形態と同様、p型パッド電極51の上面を融着材によってサブマウントに押圧融着して、固定する。
【0140】
第9参考形態では、上記のように、電流ブロック層47の上面のほぼ全面に、p型GaN第2コンタクト層66を形成するとともに、p型GaN第2コンタクト層66の上面のほぼ全面を覆うように、p型電極50および厚みの大きなp型パッド電極51を形成することによって、第8参考形態と同様の効果を得ることができる。
【0141】
なお、今回開示された実施形態及び参考形態は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態及び参考形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【0142】
【0143】
たとえば、上記第1〜第3実施形態では、窒化物系半導体レーザ素子の表面側にp側電極とn側電極との両方が設けられる場合の構造を示したが、本発明はこれに限らず、窒化物系半導体レーザ素子の表面側にp側電極が設けられるとともに、裏面側にn側電極が設けられる場合の構造にも同様に適用可能である。
【0144】
また、上記第1実施形態では、窒化物系半導体レーザ素子をジャンクションダウン方式で組み立てる例を示したが、本発明はこれに限らず、ジャンクションアップ方式で組み立てる場合にも同様に適用可能である。
【0145】
また、第3実施形態では、In組成が15%で3nmの厚みを有するp型InGaN層131を形成する例を示したが、本発明はこれに限らず、3%以上のIn組成と、20nm以下の厚みとを有するp型InGaN層であれば、表面を凹凸形状にすることができるので、同様の効果を得ることができる。
【0146】
また、上記第7および第9参考形態では、保護膜40をSiO2により形成したが、本発明はこれに限らず、絶縁膜であれば、同様の効果を得ることができる。
【0147】
また、第7および第9参考形態では、n型電流ブロック層47をAlGaNにより形成したが、本発明はこれに限らず、AlGaN以外のInGaNまたはGaNなどの窒化物半導体を用いて形成しても、同様の効果を得ることができる。
【0148】
【発明の効果】
以上のように、本発明によれば、低コンタクト性を損なうことなく、電極層全体の窒化物系半導体層に対する付着力を強くすることができるので、低動作電圧で、かつ、信頼性の高い窒化物系半導体レーザ素子を得ることができる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態による窒化物系半導体レーザ素子を示した断面図である。
【図2】 図1に示した第1実施形態による窒化物系半導体レーザ素子の効果を説明するための特性図である。
【図3】 図1に示した第1実施形態による窒化物系半導体レーザ素子の効果を説明するための特性図である。
【図4】 図1に示した第1実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図5】 図1に示した第1実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図6】 図1に示した第1実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図7】 図1に示した第1実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図8】 図1に示した第1実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図9】 図1に示した第1実施形態による窒化物系半導体レーザ素子をジャンクションダウン方式でサブマウントに取り付けた状態を示した斜視図である。
【図10】 本発明の第2実施形態による窒化物系半導体レーザ素子を示した断面図である。
【図11】 図10に示した第2実施形態による窒化物系半導体レーザ素子のp側電極周辺の拡大断面図である。
【図12】 図10に示した第2実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図13】 図10に示した第2実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図14】 図10に示した第2実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図15】 図10に示した第2実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図16】 図10に示した第2実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図17】 図10に示した第2実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図18】 図10に示した第2実施形態の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図19】 本発明の第3実施形態による窒化物系半導体レーザ素子を示した断面図である。
【図20】 図19に示した第3実施形態による窒化物系半導体レーザ素子のp側電極部分の拡大断面図である。
【図21】 図19に示した第3実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図22】 図19に示した第3実施形態による窒化物系半導体レーザ素子の製造プロセス
を説明するための断面図である。
【図23】 図19に示した第3実施形態による窒化物系半導体レーザ素子の製造プロセス
を説明するための断面図である。
【図24】 図19に示した第3実施形態による窒化物系半導体レーザ素子の製造プロセス
を説明するための断面図である。
【図25】 図19に示した第3実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図26】 本発明の第4参考形態による窒化物系半導体レーザ素子を示した断面図である。
【図27】 図26に示した第4参考形態による窒化物系半導体レーザ素子をジャンクションダウン方式でサブマウントに取り付けた状態を示した断面図である。
【図28】 本発明の第5参考形態による窒化物系半導体レーザ素子を示した断面図である。
【図29】 図28に示した第5参考形態による窒化物系半導体レーザ素子をジャンクションダウン方式でサブマウントに取り付けた状態を示した断面図である。
【図30】 本発明の第6実施形態による窒化物系半導体レーザ素子を示した断面図である。
【図31】 図30に示した第6実施形態による窒化物系半導体レーザ素子をジャンクションダウン方式でサブマウントに取り付けた状態を示した断面図である。
【図32】 本発明の第7参考形態による窒化物系半導体レーザ素子を示した断面図である。
【図33】 本発明の第8参考形態による窒化物系半導体レーザ素子を示した断面図である。
【図34】 本発明の第9参考形態による窒化物系半導体レーザ素子を示した断面図である。
【図35】 従来の窒化物系半導体レーザ素子を示した断面図である。
【図36】 図35に示した従来の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図37】 図35に示した従来の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図38】 図35に示した従来の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図39】 図35に示した従来の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図40】 図35に示した従来の窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。
【図41】 図35に示した従来の窒化物系半導体レーザ素子をジャンクションアップ方式でサブマウントに取り付けた状態を示した斜視図である。
【符号の説明】
106 MQW活性層(活性層)
108 p型GaNコンタクト層(窒化物系半導体層)
109 Pt電極層(第1電極層)
110 Pd系電極層(第2電極層)
122 混合層
131 p型InGaNコンタクト層(窒化物系半導体層)

Claims (18)

  1. 活性層上に形成された窒化物系半導体層と、
    前記窒化物系半導体層上に形成された電極層とを備え、
    前記電極層は、
    前記窒化物系半導体層上に形成されたPtを含む第1電極層と、
    前記第1電極層上に形成されたPd層を有する積層膜を含む第2電極層とを含む、窒化物系半導体レーザ素子。
  2. 前記第2電極層は、前記第1電極層よりも前記窒化物系半導体層に対するコンタクト抵抗が低い、請求項1に記載の窒化物系半導体レーザ素子。
  3. 前記第1電極層は、3nm以下の厚みを有する、請求項1または2に記載の窒化物系半導体レーザ素子。
  4. 前記第2電極層の最上層は、エッチングマスクとなる金属層を含む、請求項1〜3のいずれか1項に記載の窒化物系半導体レーザ素子。
  5. 前記第1電極層と第2電極層との間に形成され、Pt層とPd層とを含む混合層をさらに備える、請求項1〜4のいずれか1項に記載の窒化物系半導体レーザ素子。
  6. 前記窒化物系半導体層は、凹凸形状の表面を有する、請求項1〜のいずれか1項に記載の窒化物系半導体レーザ素子。
  7. 前記凹凸形状の表面を有する窒化物系半導体層は、3%以上のIn組成と、20nm以下の膜厚とを有する、請求項に記載の窒化物系半導体レーザ素子。
  8. 前記窒化物系半導体層は、クラッド層の凸部上に形成されたコンタクト層を含み、
    前記クラッド層の凸部と、前記コンタクト層とによってリッジ部が構成されている、請求項1〜のいずれか1項に記載の窒化物系半導体レーザ素子。
  9. 前記窒化物系半導体層、前記第1電極層および前記第2電極層を含む素子を、前記活性層側から取り付けるための基台をさらに備える、請求項1〜のいずれか1項に記載の窒化物系半導体レーザ素子。
  10. 活性層上に窒化物系半導体層を形成する工程と、
    前記窒化物系半導体層の表面上に電極層を形成する工程とを備え、
    前記電極層を形成する工程は、
    前記窒化物系半導体層に対する付着力の強い材料を含む第1電極層を形成する工程と、
    前記第1電極層上に、前記第1電極層よりも前記窒化物系半導体層に対する付着力が弱いとともに、前記電極層の前記窒化物系半導体層に対するコンタクト抵抗を低下させる第2電極層を形成する工程とを含み、
    前記窒化物系半導体層の表面上に、前記第1電極層および前記第2電極層を形成した後、前記第2電極層と前記窒化物系半導体層との間に、電流を流すことによって、前記第2電極層の一部を前記窒化物系半導体層の表面近傍に移動させる工程を含む、窒化物系半導体レーザ素子の形成方法。
  11. 前記第2電極層は、前記第1電極層よりも前記窒化物系半導体層に対するコンタクト抵抗が低い、請求項10に記載の窒化物系半導体レーザ素子の形成方法。
  12. 前記第1電極層は、Pt、Ni、Cr、Ti、HfおよびZrからなるグループより選択される少なくとも1つの材料を含み、
    前記第2電極層は、Pdを含む、請求項10または11に記載の窒化物系半導体レーザ素子の形成方法。
  13. 活性層上に窒化物系半導体層を形成する工程と、
    前記窒化物系半導体層の表面上に電極層を形成する工程とを備え、
    前記電極層を形成する工程は、
    前記窒化物系半導体層上に第1電極層を形成する工程と、
    前記第1電極層上に第2電極層を形成する工程とを含み、
    前記第1電極層は、Ptを含み、
    前記第2電極層は、Pd層を有する積層膜を含む、窒化物系半導体レーザ素子の形成方法。
  14. 前記第1電極層は、3nm以下の厚みを有する、請求項10〜13のいずれか1項に記載の窒化物系半導体レーザ素子の形成方法。
  15. 前記第1電極層を形成する工程は、
    電子線加熱蒸着法、抵抗加熱蒸着法およびスパッタ蒸着法のいずれかを用いて前記第1電極層を形成する工程を含む、請求項10〜14のいずれか1項に記載の窒化物系半導体レーザ素子の形成方法。
  16. 前記窒化物系半導体層は、クラッド層上に形成されたコンタクト層を含み、
    前記第2電極層を形成する工程は、
    リフトオフ法を用いて、前記第1電極層の上面上の所定領域に前記第2電極層を形成する工程を含み、
    前記第2電極層を形成した後、前記第2電極層をマスクとして、前記第1電極層、前記コンタクト層および前記クラッド層の一部をエッチングすることによって、リッジ部を形成する工程をさらに備える、請求項10〜15のいずれか1項に記載の窒化物系半導体レーザ素子の形成方法。
  17. 前記窒化物系半導体層を形成する工程は、
    凹凸形状の表面を有する前記窒化物系半導体層を形成する工程を含む、請求項10〜16のいずれか1項に記載の窒化物系半導体レーザ素子の形成方法。
  18. 前記凹凸形状の表面を有する窒化物系半導体層は、3%以上のIn組成と、20nm以下の膜厚とを有する、請求項17に記載の窒化物系半導体レーザ素子の形成方法。
JP2001279020A 2001-02-02 2001-09-14 窒化物系半導体レーザ素子およびその形成方法 Expired - Fee Related JP4148664B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001279020A JP4148664B2 (ja) 2001-02-02 2001-09-14 窒化物系半導体レーザ素子およびその形成方法
US10/058,378 US6743702B2 (en) 2001-02-02 2002-01-30 Nitride-based semiconductor laser device and method of forming the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001026765 2001-02-02
JP2001-26765 2001-02-02
JP2001279020A JP4148664B2 (ja) 2001-02-02 2001-09-14 窒化物系半導体レーザ素子およびその形成方法

Publications (2)

Publication Number Publication Date
JP2002305358A JP2002305358A (ja) 2002-10-18
JP4148664B2 true JP4148664B2 (ja) 2008-09-10

Family

ID=26608840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001279020A Expired - Fee Related JP4148664B2 (ja) 2001-02-02 2001-09-14 窒化物系半導体レーザ素子およびその形成方法

Country Status (2)

Country Link
US (1) US6743702B2 (ja)
JP (1) JP4148664B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967982B2 (en) * 2001-12-25 2005-11-22 The Furukawa Electric Co., Ltd. Semiconductor laser device with a strain reduction cushion function, semiconductor laser module, and semiconductor laser device fabrication method
JP4178836B2 (ja) * 2002-05-29 2008-11-12 ソニー株式会社 窒化ガリウム系半導体素子及びその製造方法
EP1583154B1 (en) 2003-01-06 2011-12-28 Nippon Telegraph And Telephone Corporation P-type nitride semiconductor structure and bipolar transistor
JP4547933B2 (ja) * 2003-02-19 2010-09-22 日亜化学工業株式会社 窒化物半導体素子
CN2717023Y (zh) * 2003-02-19 2005-08-10 日亚化学工业株式会社 氮化物半导体元件
US7260130B2 (en) * 2003-03-31 2007-08-21 Sanyo Electric Co., Ltd. Semiconductor laser device and method of fabricating the same
CN100483612C (zh) * 2003-06-04 2009-04-29 刘明哲 用于制造垂直结构的复合半导体器件的方法
JP4544892B2 (ja) * 2004-03-30 2010-09-15 三洋電機株式会社 半導体レーザ装置およびその製造方法
WO2005104780A2 (en) * 2004-04-28 2005-11-10 Verticle, Inc Vertical structure semiconductor devices
TWI433343B (zh) * 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
TWI389334B (zh) 2004-11-15 2013-03-11 Verticle Inc 製造及分離半導體裝置之方法
JP4522333B2 (ja) * 2005-07-01 2010-08-11 三洋電機株式会社 半導体レーザ素子の製造方法
WO2007040295A1 (en) * 2005-10-04 2007-04-12 Seoul Opto Device Co., Ltd. (al, ga, in)n-based compound semiconductor and method of fabricating the same
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
JP2007266574A (ja) * 2006-02-28 2007-10-11 Sanyo Electric Co Ltd 半導体レーザ素子及び半導体レーザ素子の製造方法
JP2008066003A (ja) * 2006-09-04 2008-03-21 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の欠陥検査方法及び欠陥修正方法及びエレクトロルミネッセンス表示装置の製造方法
JP2008288500A (ja) * 2007-05-21 2008-11-27 Mitsubishi Electric Corp 半導体光デバイス、及びその製造方法
JP2009026886A (ja) * 2007-07-18 2009-02-05 Sharp Corp 窒化物半導体レーザ素子および窒化物半導体レーザ素子の製造方法
DE102007046337A1 (de) * 2007-09-27 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
JP2009295835A (ja) * 2008-06-06 2009-12-17 Sanyo Electric Co Ltd 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP5334501B2 (ja) * 2008-09-02 2013-11-06 日立電線株式会社 窒化物半導体素子
JP2010114430A (ja) * 2008-10-07 2010-05-20 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子およびその製造方法
JP5440565B2 (ja) * 2011-07-25 2014-03-12 住友電気工業株式会社 Iii族窒化物半導体レーザ、半導体レーザ装置
JP5928366B2 (ja) * 2013-02-13 2016-06-01 豊田合成株式会社 Iii族窒化物半導体の製造方法
EP2881982B1 (en) * 2013-12-05 2019-09-04 IMEC vzw Method for fabricating cmos compatible contact layers in semiconductor devices
CN103618212B (zh) * 2013-12-10 2016-03-30 北京燕园中镓半导体工程研发中心有限公司 GaN基脊型激光二极管的制备方法
JP2015176961A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体発光装置およびその製造方法
KR102299362B1 (ko) * 2014-08-21 2021-09-08 삼성전자주식회사 경사진 c-plane 상의 4성분계 양자우물을 포함하는 그린광 발광소자
US10833474B2 (en) * 2017-08-02 2020-11-10 Nlight, Inc. CTE-matched silicon-carbide submount with high thermal conductivity contacts
KR102544296B1 (ko) * 2018-09-13 2023-06-16 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 표면발광레이저 소자 및 이를 구비한 표면발광레이저 장치
DE102020132133A1 (de) * 2020-12-03 2022-06-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierendes laserbauteil und verfahren zur herstellung eines strahlungsemittierenden laserbauteils

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900647A (en) * 1996-02-05 1999-05-04 Sharp Kabushiki Kaisha Semiconductor device with SiC and GaAlInN
US6121127A (en) * 1996-06-14 2000-09-19 Toyoda Gosei Co., Ltd. Methods and devices related to electrodes for p-type group III nitride compound semiconductors
US5776623A (en) * 1996-07-29 1998-07-07 Eastman Kodak Company Transparent electron-injecting electrode for use in an electroluminescent device
JP3060973B2 (ja) * 1996-12-24 2000-07-10 日本電気株式会社 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ
JPH10294531A (ja) * 1997-02-21 1998-11-04 Toshiba Corp 窒化物化合物半導体発光素子
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Tdk株式会社 電子デバイス用基板
US6559467B2 (en) * 1997-11-18 2003-05-06 Technologies And Devices International, Inc. P-n heterojunction-based structures utilizing HVPE grown III-V compound layers
US6559038B2 (en) * 1997-11-18 2003-05-06 Technologies And Devices International, Inc. Method for growing p-n heterojunction-based structures utilizing HVPE techniques
JP4183299B2 (ja) * 1998-03-25 2008-11-19 株式会社東芝 窒化ガリウム系化合物半導体発光素子
JP3794876B2 (ja) * 1998-09-09 2006-07-12 松下電器産業株式会社 半導体装置の製造方法
JP4296644B2 (ja) * 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード
JP4282173B2 (ja) * 1999-09-03 2009-06-17 シャープ株式会社 窒素化合物半導体発光素子およびその製造方法
US6424669B1 (en) * 1999-10-29 2002-07-23 E20 Communications, Inc. Integrated optically pumped vertical cavity surface emitting laser
TW451504B (en) * 2000-07-28 2001-08-21 Opto Tech Corp Compound semiconductor device and method for making the same
JP4581198B2 (ja) * 2000-08-10 2010-11-17 ソニー株式会社 窒化物化合物半導体層の熱処理方法及び半導体素子の製造方法
JP4416297B2 (ja) * 2000-09-08 2010-02-17 シャープ株式会社 窒化物半導体発光素子、ならびにそれを使用した発光装置および光ピックアップ装置

Also Published As

Publication number Publication date
US6743702B2 (en) 2004-06-01
JP2002305358A (ja) 2002-10-18
US20020146855A1 (en) 2002-10-10

Similar Documents

Publication Publication Date Title
JP4148664B2 (ja) 窒化物系半導体レーザ素子およびその形成方法
JP5953155B2 (ja) 半導体発光装置
US20210249839A1 (en) Semiconductor Laser Diode
US20060006398A1 (en) Nitride-based compound semiconductor light emitting device and fabricating method thereof
JP4597796B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP2004274057A (ja) 半導体レーザーダイオードのサブマウント、その製造方法及びこれを採用した半導体レーザーダイオード組立体
JP5377725B1 (ja) 半導体発光素子
JP4046582B2 (ja) 窒化物系半導体発光素子およびその形成方法
JP2010067858A (ja) 窒化物系半導体素子およびその製造方法
JP7154429B2 (ja) 発光ダイオード及びその製作方法
JP2004152841A (ja) 窒化物半導体レーザ素子
JP4131623B2 (ja) 電極構造およびその製造方法
JP2012094564A (ja) 半導体レーザ素子およびその製造方法
JP3965610B2 (ja) 半導体装置及びその製造方法
JP2004140052A (ja) 電極構造およびその製造方法
JP4583058B2 (ja) 半導体レーザ素子
JP2007027572A (ja) 半導体発光装置およびその製造方法
US6744075B2 (en) Nitride-based semiconductor light-emitting device and method of forming the same
JP4049590B2 (ja) 窒化物系半導体レーザ素子
JP2000299528A (ja) 半導体レーザおよびその製造方法
JP3693142B2 (ja) 半導体レーザ装置およびその製造方法
JP2000124540A (ja) 半導体発光素子
JP5041653B2 (ja) 窒化物半導体発光素子およびその製造方法
JP4111696B2 (ja) 窒化物系半導体レーザ素子
JP5153082B2 (ja) 半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees