JP3965610B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3965610B2 JP3965610B2 JP20773797A JP20773797A JP3965610B2 JP 3965610 B2 JP3965610 B2 JP 3965610B2 JP 20773797 A JP20773797 A JP 20773797A JP 20773797 A JP20773797 A JP 20773797A JP 3965610 B2 JP3965610 B2 JP 3965610B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- semiconductor device
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関するものであり、特に、ＧａＮ系化合物半導体からなる短波長発光素子のオーミック電極構造及びその製造工程に特徴がある半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、青色から近紫外領域に波長を有する短波長半導体レーザの開発が盛んであり、ＧａＮ系化合物半導体は、直接遷移型を有し、バンド・ギャップが１．９５〜６ｅＶまで変化するため、青色半導体レーザ用材料等として研究されている。
【０００３】
特に、３年前の日亜化学によるＧａＮ高輝度ＬＥＤの発表を境に、ＺｎＳｅ系でネックになっている信頼性に関して耐環境性に優れるＧａＮ系化合物半導体が見直され、また、去年の注入励起によるレーザ発振の成功の報告（必要ならば、Ｓ．Ｎａｋａｍｕｒａ ｅｔ ａｌ．，Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，ｖｏｌ３５，ｐ．Ｌ７４，１９９６参照）により、世界中で研究者の大きな増加を見ている。
【０００４】
このＧａＮ系化合物半導体は、ウルツ鉱型化合物半導体であるため、類似の結晶構造を有する六方晶系のサファイア基板或いは６Ｈ−ＳｉＣ基板上にＭＯＶＰＥ法（有機金属気相成長法）を用いてエピタキシャル成長させていたので、ここで、図９を参照して従来の短波長発光素子を説明する。
【０００５】
図９参照
まず、（０００１）面を主面とするサファイア基板５１上に、ＧａＮ低温バッファ層５２を介して、ｎ型Ａｌ0.1 Ｇａ0.9 Ｎクラッド層５３、ｎ型ＧａＮ光ガイド層５４、Ｉｎ0.1 Ｇａ0.9 Ｎ活性層５５、ｐ型ＧａＮ光ガイド層５６、ｐ型Ａｌ0.1 Ｇａ0.9 Ｎクラッド層５７、及び、ｐ型ＧａＮコンタクト層５８をＭＯＶＰＥ法によってエピタキシャル成長させたのち、エッチングによりｎ型Ａｌ0.1 Ｇａ0.9 Ｎクラッド層５３の一部を露出させて、Ｔｉ／Ａｕ電極５９からなるｎ側電極を設けると共に、ｐ型ＧａＮコンタクト層５８上にはＮｉ／Ａｕ電極６０からなるｐ側電極を設けていた。
【０００６】
また、サファイア基板の代わりにｎ型の６Ｈ−ＳｉＣ基板を用いた場合には、ｎ型ＳｉＣ基板の裏面にＮｉ／Ａｕ電極等を形成することになる。
【０００７】
【発明が解決しようとする課題】
しかし、従来の短波長発光素子の場合、ｐ型半導体層及びｎ型半導体層に対するＮｉ／Ａｕ電極（上記以外に必要ならば、例えば、特開平３−４６３７９号公報、特開平８−３１６５２９号公報、或いは、特開昭６１−２７２９６８号公報参照）において、オーミックコンタクト電極となるＮｉ層とボンディングメタル層となるＡｕ層との密着性が悪く、電極が剥がれやすいという問題がある。
【０００８】
また、Ｎｉ／Ａｕ電極以外に、Ｔｉ／Ｎｉ／Ａｕ構造の電極も提案（必要ならば、特開昭６１−４３４６１号公報、特開昭５５−１１５３９２号公報、或いは、特開昭５７−１５４４６号公報参照）されており、アニール処理によりＴｉが拡散し、Ｎｉ層とＡｕ層との密着性は向上するが、膜厚を直接コントロールすることが可能なＴｉ層を形成する方法に比べて密着性や信頼性が劣るという問題がある。
【０００９】
また、Ｎｉ／Ｔｉ／Ｐｔ／Ａｕ構造の電極も提案（必要ならば、特開昭６１−６９１４８号公報、或いは、特開平８−２５０７０４号公報参照）されているが、Ｎｉ／Ｔｉ及びＴｉ／Ｐｔの密着性は良好であるものの、Ｐｔ／Ａｕの密着性が悪いという問題がある。
【００１０】
さらに、ｎ型ＳｉＣ或いはｐ型ＡｌＩｎＧａＮについては、Ｎｉ層をコンタクト層とするのに比べ、上述のＴｉ／Ｎｉ／Ａｕ，或いは、Ｎｉ・Ｃｒ／（Ｔｉ）／Ａｕ（例えば、特開昭６１−２７２９６８号公報参照）、或いは、Ａｕ・Ｇｅ／Ｎｉ／Ａｕ（例えば、特開平５−２９１６０９号公報参照）等の構造では、密着性のみならず、オーミック性にも問題がみられた。
【００１１】
したがって、本発明は、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎ及びｎ型ＳｉＣに設ける電極の剥離を防止することを目的とする。
【００１２】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
（１）本発明は、半導体装置において、ｎ型ＳｉＣからなる半導体層１上にＮｉ層２、Ｔｉ層３、ボンディングメタル層としてのＡｕ層４を順次積層させたことを特徴とする。
【００１７】
この様に、ｎ型ＳｉＣからなる半導体層１に対するオーミックコンタクト層としてのＮｉ層２とボンディングメタル層としてのＡｕ層４との間に、Ｔｉ層３を介在させることによって密着性が高まり、電極の剥離を防止することができる。
【００１８】
（２）また、本発明は、上記（１）において、ｎ型ＳｉＣが、発光半導体素子のｎ型半導体層を構成することを特徴とする。
【００１９】
この様な構成のｎ型ＳｉＣに対するｎ側電極は、ｎ型ＳｉＣを基板とする青色半導体レーザや青色発光ダイオード、或いは、ＳｉＣ青色発光ダイオード等の発光半導体素子用のｎ側電極として好適である。
【００２０】
（３）本発明は、上記（１）または（２）において、ｎ型ＳｉＣ上に設ける積層構造の最上層としてのｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎ（但し、０≦ｘ≦１，０≦ｙ≦１）を設けるとともに、このｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎに接するＮｉ層２と、ボンディングメタル層としてのＡｕ層４との間にＴｉ層３を介在させたことを特徴とする。
【００２１】
この様に、ｎ型ＳｉＣ基板を用いたＧａＮ系半導体装置に対しては、ｎ側電極及びｐ側電極として、同じＮｉ／Ｔｉ／Ａｕ構造の電極によって密着性の良好な電極を構成することができる。
【００２４】
（４）また、本発明は、半導体層１にＮｉ層２を堆積させたのち、アニール処理を施し、次いで、その上に、Ｔｉ層３及びＡｕ層４を順次堆積させたことを特徴とする半導体装置の製造方法において、半導体層１がｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎ（但し、０≦ｘ≦１，０≦ｙ≦１）であり、且つ、アニール処理の温度が８００℃以下であることを特徴とする。
【００２５】
この様に、Ｎｉ層２をオーミックコンタクト層とした電極が、ノンアロイコンタクトである場合には、Ｎｉ層２を堆積させたのち、Ｔｉ層３及びＡｕ層４の堆積前にアニール処理を施すことによって、Ｎｉ層２の耐溶剤性、例えば、耐エッチング性を高めることができ、また、ノンアロイコンタクトでない場合には、アニールを行うことによってオーミック性を高めることが必要になる。
【００２７】
この様な構造の電極は、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎに対して好適であり、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎに対するＮｉ層２は、ノンアロイコンタクトであるので、Ｎｉ層２、Ｔｉ層３、及び、Ａｕ層４をアニール処理を施すことなく連続して堆積させても良い。
【００２９】
アニール処理の温度が８００℃を越えると、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y ＮとＮｉ層２との合金化反応が進み、ｐ側電極のオーミック性が劣化するので、アニール処理の温度は８００℃以下とすることが望ましい。
【００３０】
（５）また、本発明は、上記（４）において、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎ１が、発光半導体素子のｐ型半導体層を構成することを特徴とする。
【００３１】
この様な構成のｐ側電極の製造工程を、青色半導体レーザや青色発光ダイオード等の発光半導体素子のｐ側電極の製造工程として採用することにより、発光半導体素子のｐ側電極の剥離を防止して信頼性を高めることができる。
【００３２】
（６）また、本発明は、半導体層１にＮｉ層２を堆積させたのち、アニール処理を施し、次いで、その上に、Ｔｉ層３及びＡｕ層４を順次堆積させたことを特徴とする半導体装置の製造方法において、半導体層１がｎ型ＳｉＣであることを特徴とする。
【００３３】
この様な電極の製造方法は、ｎ型ＳｉＣに対して好適であり、ｎ型ＳｉＣに対するＮｉ層２は、ノンアロイコンタクトでないので、Ｎｉ層２を堆積させたのち、アニール処理を施すことが必要になる。
【００３４】
（７）また、本発明は、上記（６）において、アニール処理の温度が８００℃以上であることを特徴とする。
【００３５】
アニール処理の温度が８００℃未満であると、ｎ側電極として良好なオーミック性が得られないので、８００℃以上とすることが望ましく、また、結晶の劣化防止の観点から１１００℃以下とすることが望ましい。
【００３６】
（８）また、本発明は、上記（７）において、アニール処理を施したのち、Ｔｉ層を堆積する前にフッ酸系溶剤による処理を行うことを特徴とする。
【００３７】
この様に、アニール処理を施したのち、Ｔｉ層を堆積する前にフッ酸系溶剤、例えば、フッ酸水溶液、或いは、バッファードフッ酸（緩衝フッ酸）による処理を行うことによって、Ｔｉ層３及びＡｕ層４の密着性をより向上することができる。
【００３８】
（９）また、本発明は、上記（６）乃至（８）のいずれかにおいて、ｎ型ＳｉＣが、発光半導体素子のｎ型半導体層を構成することを特徴とする。
【００３９】
この様な構成のｎ側電極の製造工程を、ｎ型ＳｉＣを基板とした青色半導体レーザや青色発光ダイオード、或いは、ＳｉＣ発光ダイオード等の発光半導体素子のｎ側電極の製造工程として採用することにより、発光半導体素子のｎ側電極の剥離を防止して信頼性を高めることができる。
【００４０】
（１０）また、本発明は、上記（６）乃至（９）のいずれかにおいて、ｎ型ＳｉＣ上に、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎ（但し、０≦ｘ≦１，０≦ｙ≦１）を最上層とする多層構造を形成すると共に、このｐ型Ａｌx Ｉｎy Ｇａ1-x-y ＮにＮｉ層２を堆積させたのち、その上に、Ｔｉ層３及びＡｕ層４を順次堆積させたことを特徴とする。
【００４１】
上記の様な電極の製造工程は、ｎ型ＳｉＣ基板上にＧａＮ系半導体を積層させた半導体装置に対するｎ側電極及びｐ側電極の双方に適用することによって、剥離のないｎ側電極及びｐ側電極を構成することができる。
【００４２】
（１１）また、本発明は、上記（１０）において、ｎ型ＳｉＣに対するｎ側電極を設けたのち、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎに対するｐ側電極を形成することを特徴とする。
【００４３】
上述の様に、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎに対するアニール温度は８００℃以下であり、ｎ型ＳｉＣに対するアニール温度は８００℃以上であるので、ｎ側電極を形成したのちに、ｐ側電極を形成することが必要となる。
【００４４】
（１２）また、本発明は、上記（４）乃至（１１）のいずれかにおいて、Ｎｉ層２、Ｔｉ層３、及び、Ａｕ層４のうち、少なくとも、Ｔｉ層３及びＡｕ層４を所定の形状にエッチングして電極を形成することを特徴とする。
【００４５】
この様に、Ｎｉ層２、Ｔｉ層３、及び、Ａｕ層４を全面に設けたのち、少なくとも、Ｔｉ層３及びＡｕ層４を所定の形状にエッチングして電極を形成することによって、電極の密着性をより改善することができる。
【００４６】
【発明の実施の形態】
ここで、図２及び図３を参照して、本発明の第１の実施の形態を説明する。
なお、図２は、本発明の第１の実施の形態の製造工程の説明図であり、図においては、説明を簡単にするために、素子構造を省略して最上層のｐ型ＧａＮ層に対するｐ側電極の形成工程を示すものであり、また、図３は、本発明の第１の実施の形態の電極のオーミック性の熱処理温度（アニール処理温度）依存性の測定結果を示す図である。
【００４７】
図２（ａ）参照
まず、ｐ型ＧａＮ層１１を有機洗浄及び酸洗浄してその表面を清浄化した後、ＥＢ（電子ビーム）蒸着法を用いて、ｐ型ＧａＮ層１１上に、厚さ０．０５〜０．３μｍ、例えば、０．３μｍのＮｉ層１２をオーミックコンタクト層として堆積させる。
【００４８】
次いで、Ｎ2 雰囲気中で、４００〜８００℃、例えば、４００℃で、６０秒〜２５分、例えば、５分間のアニール処理を施す。
このアニール処理によってＮｉ層１２の耐溶剤性、例えば、耐エッチャント性が高まる。
【００４９】
図２（ｂ）参照
次いで、同じくＥＢ蒸着法を用いて、厚さ０．０３〜０．１μｍ、例えば、０．０５μｍのＴｉ層１３、及び、厚さ０．０３〜０．４μｍ、例えば、０．０５μｍのＡｕ蒸着層１４を順次堆積させる。
【００５０】
図２（ｃ）参照
次いで、電解メッキ法を用いて、Ａｕ蒸着層１４上に、厚さ０．５〜５μｍ、例えば、２．０μｍのＡｕメッキ層１５を堆積させる。
【００５１】
図２（ｄ）参照
最後に、マスク（図示せず）を用いてシアン系エッチャントのテクニストリップ金を用いてＡｕメッキ層１５及びＡｕ蒸着層１４を所定パターンにエッチングし、次いで、フッ素系エッチャント、例えば、０．２％フッ酸水溶液、或いは、２％バッファードフッ酸を用いてＴｉ層１３をエッチングし、次いで、硝酸水溶液、硫酸水溶液、または、塩酸水溶液、例えば、４０％硝酸水溶液を用いてＮｉ層１２をエッチングすることによって、ｐ型ＧａＮ層１１に対するｐ側電極が完成する。
【００５２】
この様な、Ｎｉ／Ｔｉ／Ａｕ構造の電極は、中間にＴｉ層を介在させているので、従来のＮｉ／Ａｕ構造のｐ側電極に比べて密着性が高まり、ボンディング圧力等の物理的な衝撃によっても剥離しにくくなり、発光半導体素子の信頼性が向上する。
【００５３】
図３（ａ）参照
図３（ａ）は、４００℃でアニール処理を行った場合の、ｐ側電極の電流−電圧特性（Ｉ−Ｖ特性）の測定結果を示す図であり、低抵抗で、且つ、直線性の良好な従来のＮｉ／Ａｕ電極と同様のオーミック特性を示している。
なお、図において、縦軸の１目盛りは５０μＡを表し、横軸の１目盛りは２Ｖを表しており、図３（ｂ）及び（ｃ）も同様である。
【００５４】
図３（ｂ）参照
図３（ｂ）は、６００℃でアニール処理を行った場合の、ｐ側電極のＩ−Ｖ特性の測定結果を示す図であり、比較的低抵抗ではあるが、低バイアス電圧時に高抵抗化する傾向が見られる。
【００５５】
図３（ｃ）参照
図３（ｃ）は、８００℃でアニール処理を行った場合の、ｐ側電極のＩ−Ｖ特性の測定結果を示す図であり、高抵抗化すると共に、低バイアス電圧側における非直線性が顕著になり、ｐ型ＧａＮ層１１とＮｉ層１２との間の合金化反応が進行していることを示している。
【００５６】
したがって、８００℃以上の温度によるアニール処理を行った場合には、オーミック性が劣化し、電気的特性の良好な発光半導体素子を得ることが困難になるので、アニール処理温度は８００℃以下が望ましい。
【００５７】
なお、Ｎｉオーミックコンタクトは、ノンアロイコンタクトであるので、４００℃以下のアニール処理を施しても、そのオーミック性は４００℃のアニール処理の場合と殆ど変わらない。
【００５８】
また、Ｎｉ層１２のアニール工程は必ずしも必須の工程ではないが、Ｎｉ層１２の耐溶剤性を高めるためには、４００℃以上の熱処理が必要となる。
【００５９】
また、このアニール処理は、Ｔｉ層１３及びＡｕ層１４の堆積前に行うことが肝要であり、Ｔｉ層１３及びＡｕ層１４の堆積後に行った場合には、メタルの層間拡散、或いは、ｐ型ＧａＮ層１１への拡散等により半導体素子の電気的特性が劣化する。
【００６０】
また、上記の第１の実施の形態の説明においては、メタル層の堆積手段として、ＥＢ蒸着法を用いているが、Ｎｉ層１２及びＡｕ蒸着層１４についてはＥＢ蒸着法に限られるものではなく、例えば、通常の抵抗加熱による蒸着法を用いても良いものである。
【００６１】
また、上記の第１の実施の形態の説明においては、Ｔｉ層１３とＡｕ蒸着層１４の厚さを０．５μｍ及び０．５μｍにしているが、夫々、０．０３μｍ及び０．０３μｍにしても良いのである。
【００６２】
さらに、上記の第１の実施の形態においてはＡｕメッキ層１５を設けているが、Ａｕメッキ層１５を用いずに、Ｔｉ層１３の厚さを０．０５μｍにすると共に、Ａｕ蒸着層１４の厚さを０．３８μｍ以上、例えば、０．４５μｍに堆積するだけでも良い。
【００６３】
また、上記の第１の実施の形態においては、説明を簡単にするために、ｐ側電極を設ける半導体層をｐ型ＧａＮ層として説明しているが、この様な電極構造はｐ型Ａｌ0.1 Ｇａ0.9 Ｎ層等の他のｐ型ＧａＮ系化合物半導体、即ち、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎ（但し、０≦ｘ≦１，０≦ｙ≦１）にも適用されるものである。
【００６４】
次に、図４及び図５を参照して、本発明の第２の実施の形態を説明する。
なお、図４は、本発明の第２の実施の形態の製造工程の説明図であり、図においては、説明を簡単にするために、素子構造を省略してｎ型ＳｉＣ層に対するｎ側電極の形成工程を示すものであり、また、図５は、本発明の第２の実施の形態の電極のオーミック性の熱処理温度（アニール処理温度）依存性の測定結果を示す図である。
【００６５】
図４（ａ）参照
まず、ｎ型ＳｉＣ層２１を有機洗浄及び酸洗浄してその表面を清浄化した後、ＥＢ（電子ビーム）蒸着法を用いて、ｎ型ＳｉＣ層２１上に、厚さ０．０５〜０．３μｍ、例えば、０．３μｍのＮｉ層２２をオーミックコンタクト層として堆積させる。
【００６６】
次いで、Ｎ2 雰囲気中で、８００〜１１００℃、例えば、９００℃で、３０秒〜５分、例えば、５分間のアニール処理を施す。
このアニール処理によってＮｉ層１２の耐溶剤性、例えば、耐エッチャント性が高まる。
【００６７】
図４（ｂ）及び（ｃ）参照
次いで、同じくＥＢ蒸着法を用いて、厚さ０．０３〜０．１μｍ、例えば、０．０５μｍのＴｉ層２３、及び、厚さ０．３８μｍ以上、例えば、０．５μｍのＡｕ蒸着層２４を順次堆積させる。
【００６８】
図４（ｄ）参照
最後に、マスク（図示せず）を用いてシアン系エッチャントのテクニストリップ金を用いてＡｕ蒸着層２４を所定パターンにエッチングし、次いで、フッ素系エッチャント、例えば、０．２％フッ酸水溶液、或いは、２％バッファードフッ酸を用いてＴｉ層２３をエッチングし、次いで、硝酸水溶液、硫酸水溶液、または、塩酸水溶液、例えば、４０％硝酸水溶液を用いてＮｉ層２２をエッチングすることによって、ｎ型ＳｉＣ層２１に対するｎ側電極が完成する。
【００６９】
この様なｎ型ＳｉＣ層２１に対する、Ｎｉ／Ｔｉ／Ａｕ構造の電極も、中間にＴｉ層を介在させているので、従来のＮｉ／Ａｕ構造のｎ側電極に比べて密着性が高まり、ボンディング圧力等の物理的な衝撃によっても剥離しにくくなり、発光半導体素子の信頼性が向上する。
【００７０】
図５（ａ）参照
図５（ａ）は、６００℃でアニール処理を行った場合の、ｎ側電極の電流−電圧特性（Ｉ−Ｖ特性）の測定結果を示す図であり、低バイアス電圧においてはほとんど電流が流れず、オーミック性を示さない。
なお、図において、縦軸の１目盛りは５０μＡを表し、横軸の１目盛りは２Ｖを表しており、図５（ｂ）も同様である。
【００７１】
図５（ｂ）参照
図５（ｂ）は、８００℃でアニール処理を行った場合の、ｎ側電極のＩ−Ｖ特性の測定結果を示す図であり、比較的低抵抗ではあるが、低バイアス電圧時に高抵抗化する傾向が見られる。
【００７２】
図５（ｃ）参照
図５（ｃ）は、９００℃でアニール処理を行った場合の、ｎ側電極の電流−電圧特性（Ｉ−Ｖ特性）の測定結果を示す図であり、低抵抗で、且つ、直線性の良好な従来のＮｉ／Ａｕ電極と同様のオーミック特性を示している。
なお、図において、縦軸の１目盛りは５ｍＡを表し、横軸の１目盛りは０．２Ｖを表している。
【００７３】
したがって、８００℃未満の温度によるアニール処理を行った場合には、オーミック性が得られず、電気的特性の良好な発光半導体素子を得ることが困難になるので、アニール処理温度は８００℃以上、且つ、結晶の劣化防止の観点から１１００℃以下が望ましい。
【００７４】
また、この場合のアニール処理も、Ｔｉ層２３及びＡｕ蒸着層２４の堆積前に行うことが肝要であり、Ｔｉ層２３及び蒸着Ａｕ層２４の堆積後に行った場合には、メタルの層間拡散、或いは、ｎ型ＳｉＣ層２１への拡散等により半導体素子の電気的特性が劣化する。
【００７５】
また、この場合、Ｎｉ／Ｔｉ／Ａｕ構造を全面に蒸着したのちエッチングによりパターニングしているので、各電極の密着面積が大きくなるので、密着性が向上する。
【００７６】
なお、上記の第２の実施の形態の説明においても、メタル層の堆積手段として、ＥＢ蒸着法を用いているが、Ｎｉ層２２及びＡｕ蒸着層２４についてはＥＢ蒸着法に限られるものではなく、例えば、通常の抵抗加熱による蒸着法を用いても良いものである。
【００７７】
また、上記の第２の実施の形態において、アニール処理後に、酸洗浄、例えば、バッファードフッ酸による洗浄を行うことにより、Ｔｉ／Ａｕ層との密着性がさらに改善される。
【００７８】
また、上記の第２の実施の形態においては、Ｎｉ層２２も選択エッチングによりボンディングパッド以外の領域を除去しているが、Ｎｉ層２２はエッチングせずに、Ｔｉ層２３及びＡｕ蒸着層２４のみを選択的にエッチングしても良いものである。
【００７９】
次に、図６及び図７を参照して、本発明の第３の実施の形態の製造工程を説明する。
図６（ａ）参照
まず、（０００１）面、即ち、ｃ面を主面とする六方晶の６Ｈ−ＳｉＣからなるｎ型ＳｉＣ基板３１を厚さ８０〜２００μｍ、より好適には１００〜１２０μｍになるように研磨したのち、有機洗浄及びフッ酸等による酸洗浄してその表面を清浄化した後、ｎ型ＳｉＣ基板３１上に、有機金属気相成長法（ＭＯＶＰＥ法）を用いて、例えば、厚さ５０ｎｍのｎ型ＡｌＧａＮバッファ層３２を成長させる。
【００８０】
引き続いて、厚さ０．５μｍのｎ型ＧａＮ中間層３３、厚さ０．５μｍで、不純物濃度が１．０×１０18ｃｍ-3のｎ型ＡｌＧａＮクラッド層３４、厚さ１００ｎｍのＧａＮ光ガイド層３５、ＭＱＷ活性層３６、厚さ１００ｎｍのＧａＮ光ガイド層３７、厚さ０．５μｍで、不純物濃度が１．０×１０17ｃｍ-3のｐ型ＡｌＧａＮクラッド層３８、及び、厚さ、０．５μｍで、不純物濃度が１．０×１０17ｃｍ-3のｐ型ＧａＮコンタクト層３９を順次成長させる。
【００８１】
なお、この場合のＭＱＷ活性層３６は、厚さ５ｎｍのアンドープＩｎ0.03Ｇａ0.97Ｎバリア層と厚さ５ｎｍのアンドープＩｎ0.15Ｇａ0.85Ｎ井戸層を交互に成長させたものであり、また、ｎ型ＡｌＧａＮクラッド層３４及びｐ型ＡｌＧａＮクラッド層３８のＡｌ組成比は０．０９である。
【００８２】
図６（ｂ）参照
次いで、ＥＢ蒸着法を用いてｎ型ＳｉＣ基板３１の裏面に厚さ０．０３〜０．５μｍ、例えば、０．３μｍのＮｉ層４２をオーミックコンタクト層として堆積させたのち、Ｎ2 雰囲気中で、９００〜１１００℃、例えば、９００℃で、３０秒〜５分、例えば、５分間のアニール処理を施したのち、バッファードフッ酸或いはフッ酸水溶液を用いて洗浄する。
このアニール処理によってＮｉ層４２の耐溶剤性、例えば、耐エッチャント性が高まり、また、洗浄によって次工程で堆積させるＴｉ／Ａｕ層との密着性が改善される。
【００８３】
次いで、ｐ型ＧａＮコンタクト層３９の表面を有機洗浄及び酸洗浄を行ったのち、ｐ型ＧａＮコンタクト層３９上に厚さ０．２〜０．４μｍ、例えば、０．２５μｍのＳｉＯ2 膜４０を形成し、次いで、エッチングにより幅１〜１２μｍのコンタクトホール４１（ストライプ状開口）を形成する。
【００８４】
図７（ｃ）参照
次いで、ｐ型ＧａＮコンタクト層３９の露出表面を有機洗浄及び酸洗浄を行ったのち、ｐ型ＧａＮコンタクト層３９側の全面に厚さ０．０３〜０．５μｍ、例えば、０．３μｍのＮｉ層４３をオーミックコンタクト層として堆積させる。
【００８５】
次いで、Ｎ2 雰囲気中で、４００〜８００℃、例えば、４００℃で、６０秒〜２５分、例えば、５分間のアニール処理を行う。
このアニール処理によってＮｉ層４３の耐溶剤性、例えば、耐エッチャント性が高まる。
【００８６】
図７（ｄ）参照
次いで、同じくＥＢ蒸着法を用いて、ｐ型ＧａＮコンタクト層３９側に厚さ０．０３〜０．１μｍ、例えば、０．０５μｍのＴｉ層４６、及び、厚さ０．３８μｍ以上、例えば、０．４５μｍのＡｕ層４７を順次堆積させる。
【００８７】
次いで、ボンディングパッドに対応する大きさの３００μｍ×７００μｍのマスク（図示せず）を用いてシアン系エッチャントのテクニストリップ金を用いてＡｕ層４７を所定パターンにエッチングし、次いで、フッ素系エッチャント、例えば、０．２％フッ酸水溶液、或いは、２％バッファードフッ酸を用いてＴｉ層４６をエッチングし、次いで、硝酸水溶液、硫酸水溶液、或いは、塩酸水溶液、例えば、４０％硝酸水溶液を用いてＮｉ層４３をエッチングすることによって、ｐ側電極を形成する。
【００８８】
次いで、同じくＥＢ蒸着法を用いて、ｎ型ＳｉＣ基板３１側に厚さ０．０３〜０．１μｍ、例えば、０．０５μｍのＴｉ層４４、及び、厚さ０．３８μｍ以上、例えば、０．４５μｍのＡｕ層４５を順次堆積させる。
【００８９】
次いで、ボンディングパッドに対応する大きさの３００μｍ×７００μｍのマスク（図示せず）を用いてシアン系エッチャントのテクニストリップ金を用いてＡｕ層４５を所定パターンにエッチングし、次いで、フッ素系エッチャント、例えば、０．２％フッ酸水溶液、或いは、２％バッファードフッ酸を用いてＴｉ層４４をエッチングすることによって、ｎ型ＳｉＣ層２１に対するｎ側電極を形成し、最後に、適当な荷重でスクライブのキズをいれ、劈開を行うことによって青色半導体レーザが完成する。
【００９０】
この様に、第３の実施の形態においては、同じ材料及び同じ工程によって形成した同じＮｉ／Ｔｉ／Ａｕ構造の電極を用いてｎ側電極及びｐ側電極の双方を形成することができるので、製造工程を簡素化することができる。
【００９１】
なお、上記の第３の実施の形態におけるｐ側電極は、上記の第１の実施の形態及びその変形例によって構成しても良く、また、ｎ側電極は、上記の第２の実施の形態及びその変形例によって構成しても良い。
【００９２】
また、この第３の実施の形態においては、アニール処理温度の関係から、ｎ型ＳｉＣ基板３１に対してＮｉ層４２を形成したのち、ｐ型ＧａＮコンタクト層３９に対するＮｉ層４３形成することが必須であるが、Ｔｉ層４４／Ａｕ層４５及びＴｉ層４６／Ａｕ層４７の形成順序及びパターニング順序は適宜変更し得るものである。
【００９３】
例えば、上記の図７（ｃ）の様にｎ型ＳｉＣ基板とｐ型ＧａＮコンタクト層にＮｉ層を形成したのち、ｎ型ＳｉＣ基板とｐ型ＧａＮコンタクト層の双方にＴｉ／Ａｕ層を順次形成し、次いで、ｎ側電極及びｐ側電極をボンディングパッドに相当する大きさにエッチングしても良く、ｎ側電極及びｐ側電極のどちらのボンディングパッドを先に形成しても良いものである。
【００９４】
次に、図８を参照して本発明の第４の実施の形態を説明するが、オーバーフロー防止層を設ける工程、及び、リッジを構成する工程を加える以外は上記の第３の実施の形態と同様である。
図８参照
まず、ｎ型ＳｉＣ基板３１上に、有機金属気相成長法（ＭＯＶＰＥ法）を用いて、ｎ型ＡｌＧａＮバッファ層３２、ｎ型ＧａＮ中間層３３、ｎ型ＡｌＧａＮクラッド層３４、ＧａＮ光ガイド層３５、ＭＱＷ活性層３６、オーバーフロー防止層となるｐ型ＡｌＧａＮ層４８、ＧａＮ光ガイド層３７、ｐ型ＡｌＧａＮクラッド層３８、及び、ｐ型ＧａＮコンタクト層３９を順次成長させる。
【００９５】
次いで、ＣＨＦ3 を用いたドライ・エッチングによって、ｐ型ＧａＮコンタクト層３９及びｐ型ＡｌＧａＮクラッド層３８を選択的にエッチングしてリッジ４９を形成する。
【００９６】
後は、第３の実施の形態と同様に、ＥＢ蒸着法を用いてｎ型ＳｉＣ基板３１の裏面にＮｉ層４２を堆積させたのち、Ｎ2 雰囲気中でアニール処理を施したのち、バッファードフッ酸或いはフッ酸水溶液を用いて洗浄する。
【００９７】
次いで、ｐ型ＧａＮコンタクト層３９及びｐ型ＡｌＧａＮクラッド層３８の露出表面を有機洗浄及び酸洗浄を行ったのち、全面にＳｉＯ2 膜４０を形成し、次いで、エッチングによりコンタクトホール４１（ストライプ状開口）を形成し、次いで、ｐ型ＧａＮコンタクト層３９の露出表面を有機洗浄及び酸洗浄を行ったのち、ｐ型ＧａＮコンタクト層３９側の全面にＮｉ層４３を堆積させる。
【００９８】
次いで、Ｎ2 雰囲気中でアニール処理を行ったのち、同じくＥＢ蒸着法を用いて、ｐ型ＧａＮコンタクト層３９側にＴｉ層４６及びＡｕ層４７を順次堆積させ、次いで、ボンディングパッドに対応する大きさの３００μｍ×７００μｍのマスクを用いてＡｕ層４７、Ｔｉ層４６、及び、Ｎｉ層４３を順次エッチングすることによってｐ側電極を形成する。
【００９９】
次いで、同じくＥＢ蒸着法を用いて、ｎ型ＳｉＣ基板３１側にＴｉ層４４及び、Ａｕ層４５を順次堆積させたのち、ボンディングパッドに対応する大きさの３００μｍ×７００μｍのマスクを用いて、Ａｕ層４５及びＴｉ層４４を順次エッチングすることによって、ｎ型ＳｉＣ層３１に対するｎ側電極を形成し、最後に、適当な荷重でスクライブのキズをいれ、劈開を行うことによって青色半導体レーザが完成する。
【０１００】
以上、本発明の各実施の形態を説明してきた様に、本発明の半導体装置の主な対象は、半導体レーザ或いは発光ダイオード等の発光半導体素子であるが、本発明は、必ずしも発光半導体素子に限られるものではなく、ＧａＮ系化合物半導体を用いた他の非発光性の半導体素子にも適用されるものであり、また、ＳｉＣのみを用いた半導体装置、例えば、ＳｉＣ青色発光ダイオードにも適用されるものである。
【０１０１】
【発明の効果】
本発明によれば、ＧａＮ系化合物半導体からなる半導体装置のｐ側電極及びｎ側電極を、Ｎｉ／Ｔｉ／Ａｕ構造としたので、電気的特性を損なうことなく密着性が向上し、電極の剥離が防止されるので、ＧａＮ系化合物半導体装置の信頼性向上に寄与し、ひいては、青色半導体レーザや青色発光ダイオードの実用化に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の製造工程の説明図である。
【図３】本発明の第１の実施の形態の電極のオーミック性の熱処理温度依存性の説明図である。
【図４】本発明の第２の実施の形態の製造工程の説明図である。
【図５】本発明の第２の実施の形態の電極のオーミック性の熱処理温度依存性の説明図である。
【図６】本発明の第３の実施の形態の途中までの製造工程の説明図である。
【図７】本発明の第３の実施の形態の図６以降の製造工程の説明図である。
【図８】本発明の第４の実施の形態の説明図である。
【図９】従来の短波長発光素子の説明図である。
【符号の説明】
１ 半導体層
２ Ｎｉ層
３ Ｔｉ層
４ Ａｕ層
１１ ｐ型ＧａＮ層
１２ Ｎｉ層
１３ Ｔｉ層
１４ Ａｕ蒸着層
１５ Ａｕメッキ層
２１ ｎ型ＳｉＣ層
２２ Ｎｉ層
２３ Ｔｉ層
２４ Ａｕ蒸着層
３１ ｎ型ＳｉＣ基板
３２ ｎ型ＡｌＧａＮバッファ層
３３ ｎ型ＧａＮ中間層
３４ ｎ型ＡｌＧａＮクラッド層
３５ ＧａＮ光ガイド層
３６ ＭＱＷ活性層
３７ ＧａＮ光ガイド層
３８ ｐ型ＡｌＧａＮクラッド層
３９ ｐ型ＧａＮコンタクト層
４０ ＳｉＯ2 膜
４１ コンタクトホール
４２ Ｎｉ層
４３ Ｎｉ層
４４ Ｔｉ層
４５ Ａｕ層
４６ Ｔｉ層
４７ Ａｕ層
４８ ｐ型ＡｌＧａＮ層
４９ リッジ
５１ サファイア基板
５２ ＧａＮ低温バッファ層
５３ ｎ型Ａｌ0.1 Ｇａ0.9 Ｎクラッド層
５４ ｎ型ＧａＮ光ガイド層
５５ Ｉｎ0.1 Ｇａ0.9 Ｎ活性層
５６ ｐ型ＧａＮ光ガイド層
５７ ｐ型Ａｌ0.1 Ｇａ0.9 Ｎクラッド層
５８ ｐ型ＧａＮコンタクト層
５９ Ｔｉ／Ａｕ電極
６０ Ｎｉ／Ａｕ電極
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関するものであり、特に、ＧａＮ系化合物半導体からなる短波長発光素子のオーミック電極構造及びその製造工程に特徴がある半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、青色から近紫外領域に波長を有する短波長半導体レーザの開発が盛んであり、ＧａＮ系化合物半導体は、直接遷移型を有し、バンド・ギャップが１．９５〜６ｅＶまで変化するため、青色半導体レーザ用材料等として研究されている。
【０００３】
特に、３年前の日亜化学によるＧａＮ高輝度ＬＥＤの発表を境に、ＺｎＳｅ系でネックになっている信頼性に関して耐環境性に優れるＧａＮ系化合物半導体が見直され、また、去年の注入励起によるレーザ発振の成功の報告（必要ならば、Ｓ．Ｎａｋａｍｕｒａ ｅｔ ａｌ．，Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，ｖｏｌ３５，ｐ．Ｌ７４，１９９６参照）により、世界中で研究者の大きな増加を見ている。
【０００４】
このＧａＮ系化合物半導体は、ウルツ鉱型化合物半導体であるため、類似の結晶構造を有する六方晶系のサファイア基板或いは６Ｈ−ＳｉＣ基板上にＭＯＶＰＥ法（有機金属気相成長法）を用いてエピタキシャル成長させていたので、ここで、図９を参照して従来の短波長発光素子を説明する。
【０００５】
図９参照
まず、（０００１）面を主面とするサファイア基板５１上に、ＧａＮ低温バッファ層５２を介して、ｎ型Ａｌ0.1 Ｇａ0.9 Ｎクラッド層５３、ｎ型ＧａＮ光ガイド層５４、Ｉｎ0.1 Ｇａ0.9 Ｎ活性層５５、ｐ型ＧａＮ光ガイド層５６、ｐ型Ａｌ0.1 Ｇａ0.9 Ｎクラッド層５７、及び、ｐ型ＧａＮコンタクト層５８をＭＯＶＰＥ法によってエピタキシャル成長させたのち、エッチングによりｎ型Ａｌ0.1 Ｇａ0.9 Ｎクラッド層５３の一部を露出させて、Ｔｉ／Ａｕ電極５９からなるｎ側電極を設けると共に、ｐ型ＧａＮコンタクト層５８上にはＮｉ／Ａｕ電極６０からなるｐ側電極を設けていた。
【０００６】
また、サファイア基板の代わりにｎ型の６Ｈ−ＳｉＣ基板を用いた場合には、ｎ型ＳｉＣ基板の裏面にＮｉ／Ａｕ電極等を形成することになる。
【０００７】
【発明が解決しようとする課題】
しかし、従来の短波長発光素子の場合、ｐ型半導体層及びｎ型半導体層に対するＮｉ／Ａｕ電極（上記以外に必要ならば、例えば、特開平３−４６３７９号公報、特開平８−３１６５２９号公報、或いは、特開昭６１−２７２９６８号公報参照）において、オーミックコンタクト電極となるＮｉ層とボンディングメタル層となるＡｕ層との密着性が悪く、電極が剥がれやすいという問題がある。
【０００８】
また、Ｎｉ／Ａｕ電極以外に、Ｔｉ／Ｎｉ／Ａｕ構造の電極も提案（必要ならば、特開昭６１−４３４６１号公報、特開昭５５−１１５３９２号公報、或いは、特開昭５７−１５４４６号公報参照）されており、アニール処理によりＴｉが拡散し、Ｎｉ層とＡｕ層との密着性は向上するが、膜厚を直接コントロールすることが可能なＴｉ層を形成する方法に比べて密着性や信頼性が劣るという問題がある。
【０００９】
また、Ｎｉ／Ｔｉ／Ｐｔ／Ａｕ構造の電極も提案（必要ならば、特開昭６１−６９１４８号公報、或いは、特開平８−２５０７０４号公報参照）されているが、Ｎｉ／Ｔｉ及びＴｉ／Ｐｔの密着性は良好であるものの、Ｐｔ／Ａｕの密着性が悪いという問題がある。
【００１０】
さらに、ｎ型ＳｉＣ或いはｐ型ＡｌＩｎＧａＮについては、Ｎｉ層をコンタクト層とするのに比べ、上述のＴｉ／Ｎｉ／Ａｕ，或いは、Ｎｉ・Ｃｒ／（Ｔｉ）／Ａｕ（例えば、特開昭６１−２７２９６８号公報参照）、或いは、Ａｕ・Ｇｅ／Ｎｉ／Ａｕ（例えば、特開平５−２９１６０９号公報参照）等の構造では、密着性のみならず、オーミック性にも問題がみられた。
【００１１】
したがって、本発明は、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎ及びｎ型ＳｉＣに設ける電極の剥離を防止することを目的とする。
【００１２】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
（１）本発明は、半導体装置において、ｎ型ＳｉＣからなる半導体層１上にＮｉ層２、Ｔｉ層３、ボンディングメタル層としてのＡｕ層４を順次積層させたことを特徴とする。
【００１７】
この様に、ｎ型ＳｉＣからなる半導体層１に対するオーミックコンタクト層としてのＮｉ層２とボンディングメタル層としてのＡｕ層４との間に、Ｔｉ層３を介在させることによって密着性が高まり、電極の剥離を防止することができる。
【００１８】
（２）また、本発明は、上記（１）において、ｎ型ＳｉＣが、発光半導体素子のｎ型半導体層を構成することを特徴とする。
【００１９】
この様な構成のｎ型ＳｉＣに対するｎ側電極は、ｎ型ＳｉＣを基板とする青色半導体レーザや青色発光ダイオード、或いは、ＳｉＣ青色発光ダイオード等の発光半導体素子用のｎ側電極として好適である。
【００２０】
（３）本発明は、上記（１）または（２）において、ｎ型ＳｉＣ上に設ける積層構造の最上層としてのｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎ（但し、０≦ｘ≦１，０≦ｙ≦１）を設けるとともに、このｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎに接するＮｉ層２と、ボンディングメタル層としてのＡｕ層４との間にＴｉ層３を介在させたことを特徴とする。
【００２１】
この様に、ｎ型ＳｉＣ基板を用いたＧａＮ系半導体装置に対しては、ｎ側電極及びｐ側電極として、同じＮｉ／Ｔｉ／Ａｕ構造の電極によって密着性の良好な電極を構成することができる。
【００２４】
（４）また、本発明は、半導体層１にＮｉ層２を堆積させたのち、アニール処理を施し、次いで、その上に、Ｔｉ層３及びＡｕ層４を順次堆積させたことを特徴とする半導体装置の製造方法において、半導体層１がｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎ（但し、０≦ｘ≦１，０≦ｙ≦１）であり、且つ、アニール処理の温度が８００℃以下であることを特徴とする。
【００２５】
この様に、Ｎｉ層２をオーミックコンタクト層とした電極が、ノンアロイコンタクトである場合には、Ｎｉ層２を堆積させたのち、Ｔｉ層３及びＡｕ層４の堆積前にアニール処理を施すことによって、Ｎｉ層２の耐溶剤性、例えば、耐エッチング性を高めることができ、また、ノンアロイコンタクトでない場合には、アニールを行うことによってオーミック性を高めることが必要になる。
【００２７】
この様な構造の電極は、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎに対して好適であり、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎに対するＮｉ層２は、ノンアロイコンタクトであるので、Ｎｉ層２、Ｔｉ層３、及び、Ａｕ層４をアニール処理を施すことなく連続して堆積させても良い。
【００２９】
アニール処理の温度が８００℃を越えると、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y ＮとＮｉ層２との合金化反応が進み、ｐ側電極のオーミック性が劣化するので、アニール処理の温度は８００℃以下とすることが望ましい。
【００３０】
（５）また、本発明は、上記（４）において、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎ１が、発光半導体素子のｐ型半導体層を構成することを特徴とする。
【００３１】
この様な構成のｐ側電極の製造工程を、青色半導体レーザや青色発光ダイオード等の発光半導体素子のｐ側電極の製造工程として採用することにより、発光半導体素子のｐ側電極の剥離を防止して信頼性を高めることができる。
【００３２】
（６）また、本発明は、半導体層１にＮｉ層２を堆積させたのち、アニール処理を施し、次いで、その上に、Ｔｉ層３及びＡｕ層４を順次堆積させたことを特徴とする半導体装置の製造方法において、半導体層１がｎ型ＳｉＣであることを特徴とする。
【００３３】
この様な電極の製造方法は、ｎ型ＳｉＣに対して好適であり、ｎ型ＳｉＣに対するＮｉ層２は、ノンアロイコンタクトでないので、Ｎｉ層２を堆積させたのち、アニール処理を施すことが必要になる。
【００３４】
（７）また、本発明は、上記（６）において、アニール処理の温度が８００℃以上であることを特徴とする。
【００３５】
アニール処理の温度が８００℃未満であると、ｎ側電極として良好なオーミック性が得られないので、８００℃以上とすることが望ましく、また、結晶の劣化防止の観点から１１００℃以下とすることが望ましい。
【００３６】
（８）また、本発明は、上記（７）において、アニール処理を施したのち、Ｔｉ層を堆積する前にフッ酸系溶剤による処理を行うことを特徴とする。
【００３７】
この様に、アニール処理を施したのち、Ｔｉ層を堆積する前にフッ酸系溶剤、例えば、フッ酸水溶液、或いは、バッファードフッ酸（緩衝フッ酸）による処理を行うことによって、Ｔｉ層３及びＡｕ層４の密着性をより向上することができる。
【００３８】
（９）また、本発明は、上記（６）乃至（８）のいずれかにおいて、ｎ型ＳｉＣが、発光半導体素子のｎ型半導体層を構成することを特徴とする。
【００３９】
この様な構成のｎ側電極の製造工程を、ｎ型ＳｉＣを基板とした青色半導体レーザや青色発光ダイオード、或いは、ＳｉＣ発光ダイオード等の発光半導体素子のｎ側電極の製造工程として採用することにより、発光半導体素子のｎ側電極の剥離を防止して信頼性を高めることができる。
【００４０】
（１０）また、本発明は、上記（６）乃至（９）のいずれかにおいて、ｎ型ＳｉＣ上に、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎ（但し、０≦ｘ≦１，０≦ｙ≦１）を最上層とする多層構造を形成すると共に、このｐ型Ａｌx Ｉｎy Ｇａ1-x-y ＮにＮｉ層２を堆積させたのち、その上に、Ｔｉ層３及びＡｕ層４を順次堆積させたことを特徴とする。
【００４１】
上記の様な電極の製造工程は、ｎ型ＳｉＣ基板上にＧａＮ系半導体を積層させた半導体装置に対するｎ側電極及びｐ側電極の双方に適用することによって、剥離のないｎ側電極及びｐ側電極を構成することができる。
【００４２】
（１１）また、本発明は、上記（１０）において、ｎ型ＳｉＣに対するｎ側電極を設けたのち、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎに対するｐ側電極を形成することを特徴とする。
【００４３】
上述の様に、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎに対するアニール温度は８００℃以下であり、ｎ型ＳｉＣに対するアニール温度は８００℃以上であるので、ｎ側電極を形成したのちに、ｐ側電極を形成することが必要となる。
【００４４】
（１２）また、本発明は、上記（４）乃至（１１）のいずれかにおいて、Ｎｉ層２、Ｔｉ層３、及び、Ａｕ層４のうち、少なくとも、Ｔｉ層３及びＡｕ層４を所定の形状にエッチングして電極を形成することを特徴とする。
【００４５】
この様に、Ｎｉ層２、Ｔｉ層３、及び、Ａｕ層４を全面に設けたのち、少なくとも、Ｔｉ層３及びＡｕ層４を所定の形状にエッチングして電極を形成することによって、電極の密着性をより改善することができる。
【００４６】
【発明の実施の形態】
ここで、図２及び図３を参照して、本発明の第１の実施の形態を説明する。
なお、図２は、本発明の第１の実施の形態の製造工程の説明図であり、図においては、説明を簡単にするために、素子構造を省略して最上層のｐ型ＧａＮ層に対するｐ側電極の形成工程を示すものであり、また、図３は、本発明の第１の実施の形態の電極のオーミック性の熱処理温度（アニール処理温度）依存性の測定結果を示す図である。
【００４７】
図２（ａ）参照
まず、ｐ型ＧａＮ層１１を有機洗浄及び酸洗浄してその表面を清浄化した後、ＥＢ（電子ビーム）蒸着法を用いて、ｐ型ＧａＮ層１１上に、厚さ０．０５〜０．３μｍ、例えば、０．３μｍのＮｉ層１２をオーミックコンタクト層として堆積させる。
【００４８】
次いで、Ｎ2 雰囲気中で、４００〜８００℃、例えば、４００℃で、６０秒〜２５分、例えば、５分間のアニール処理を施す。
このアニール処理によってＮｉ層１２の耐溶剤性、例えば、耐エッチャント性が高まる。
【００４９】
図２（ｂ）参照
次いで、同じくＥＢ蒸着法を用いて、厚さ０．０３〜０．１μｍ、例えば、０．０５μｍのＴｉ層１３、及び、厚さ０．０３〜０．４μｍ、例えば、０．０５μｍのＡｕ蒸着層１４を順次堆積させる。
【００５０】
図２（ｃ）参照
次いで、電解メッキ法を用いて、Ａｕ蒸着層１４上に、厚さ０．５〜５μｍ、例えば、２．０μｍのＡｕメッキ層１５を堆積させる。
【００５１】
図２（ｄ）参照
最後に、マスク（図示せず）を用いてシアン系エッチャントのテクニストリップ金を用いてＡｕメッキ層１５及びＡｕ蒸着層１４を所定パターンにエッチングし、次いで、フッ素系エッチャント、例えば、０．２％フッ酸水溶液、或いは、２％バッファードフッ酸を用いてＴｉ層１３をエッチングし、次いで、硝酸水溶液、硫酸水溶液、または、塩酸水溶液、例えば、４０％硝酸水溶液を用いてＮｉ層１２をエッチングすることによって、ｐ型ＧａＮ層１１に対するｐ側電極が完成する。
【００５２】
この様な、Ｎｉ／Ｔｉ／Ａｕ構造の電極は、中間にＴｉ層を介在させているので、従来のＮｉ／Ａｕ構造のｐ側電極に比べて密着性が高まり、ボンディング圧力等の物理的な衝撃によっても剥離しにくくなり、発光半導体素子の信頼性が向上する。
【００５３】
図３（ａ）参照
図３（ａ）は、４００℃でアニール処理を行った場合の、ｐ側電極の電流−電圧特性（Ｉ−Ｖ特性）の測定結果を示す図であり、低抵抗で、且つ、直線性の良好な従来のＮｉ／Ａｕ電極と同様のオーミック特性を示している。
なお、図において、縦軸の１目盛りは５０μＡを表し、横軸の１目盛りは２Ｖを表しており、図３（ｂ）及び（ｃ）も同様である。
【００５４】
図３（ｂ）参照
図３（ｂ）は、６００℃でアニール処理を行った場合の、ｐ側電極のＩ−Ｖ特性の測定結果を示す図であり、比較的低抵抗ではあるが、低バイアス電圧時に高抵抗化する傾向が見られる。
【００５５】
図３（ｃ）参照
図３（ｃ）は、８００℃でアニール処理を行った場合の、ｐ側電極のＩ−Ｖ特性の測定結果を示す図であり、高抵抗化すると共に、低バイアス電圧側における非直線性が顕著になり、ｐ型ＧａＮ層１１とＮｉ層１２との間の合金化反応が進行していることを示している。
【００５６】
したがって、８００℃以上の温度によるアニール処理を行った場合には、オーミック性が劣化し、電気的特性の良好な発光半導体素子を得ることが困難になるので、アニール処理温度は８００℃以下が望ましい。
【００５７】
なお、Ｎｉオーミックコンタクトは、ノンアロイコンタクトであるので、４００℃以下のアニール処理を施しても、そのオーミック性は４００℃のアニール処理の場合と殆ど変わらない。
【００５８】
また、Ｎｉ層１２のアニール工程は必ずしも必須の工程ではないが、Ｎｉ層１２の耐溶剤性を高めるためには、４００℃以上の熱処理が必要となる。
【００５９】
また、このアニール処理は、Ｔｉ層１３及びＡｕ層１４の堆積前に行うことが肝要であり、Ｔｉ層１３及びＡｕ層１４の堆積後に行った場合には、メタルの層間拡散、或いは、ｐ型ＧａＮ層１１への拡散等により半導体素子の電気的特性が劣化する。
【００６０】
また、上記の第１の実施の形態の説明においては、メタル層の堆積手段として、ＥＢ蒸着法を用いているが、Ｎｉ層１２及びＡｕ蒸着層１４についてはＥＢ蒸着法に限られるものではなく、例えば、通常の抵抗加熱による蒸着法を用いても良いものである。
【００６１】
また、上記の第１の実施の形態の説明においては、Ｔｉ層１３とＡｕ蒸着層１４の厚さを０．５μｍ及び０．５μｍにしているが、夫々、０．０３μｍ及び０．０３μｍにしても良いのである。
【００６２】
さらに、上記の第１の実施の形態においてはＡｕメッキ層１５を設けているが、Ａｕメッキ層１５を用いずに、Ｔｉ層１３の厚さを０．０５μｍにすると共に、Ａｕ蒸着層１４の厚さを０．３８μｍ以上、例えば、０．４５μｍに堆積するだけでも良い。
【００６３】
また、上記の第１の実施の形態においては、説明を簡単にするために、ｐ側電極を設ける半導体層をｐ型ＧａＮ層として説明しているが、この様な電極構造はｐ型Ａｌ0.1 Ｇａ0.9 Ｎ層等の他のｐ型ＧａＮ系化合物半導体、即ち、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎ（但し、０≦ｘ≦１，０≦ｙ≦１）にも適用されるものである。
【００６４】
次に、図４及び図５を参照して、本発明の第２の実施の形態を説明する。
なお、図４は、本発明の第２の実施の形態の製造工程の説明図であり、図においては、説明を簡単にするために、素子構造を省略してｎ型ＳｉＣ層に対するｎ側電極の形成工程を示すものであり、また、図５は、本発明の第２の実施の形態の電極のオーミック性の熱処理温度（アニール処理温度）依存性の測定結果を示す図である。
【００６５】
図４（ａ）参照
まず、ｎ型ＳｉＣ層２１を有機洗浄及び酸洗浄してその表面を清浄化した後、ＥＢ（電子ビーム）蒸着法を用いて、ｎ型ＳｉＣ層２１上に、厚さ０．０５〜０．３μｍ、例えば、０．３μｍのＮｉ層２２をオーミックコンタクト層として堆積させる。
【００６６】
次いで、Ｎ2 雰囲気中で、８００〜１１００℃、例えば、９００℃で、３０秒〜５分、例えば、５分間のアニール処理を施す。
このアニール処理によってＮｉ層１２の耐溶剤性、例えば、耐エッチャント性が高まる。
【００６７】
図４（ｂ）及び（ｃ）参照
次いで、同じくＥＢ蒸着法を用いて、厚さ０．０３〜０．１μｍ、例えば、０．０５μｍのＴｉ層２３、及び、厚さ０．３８μｍ以上、例えば、０．５μｍのＡｕ蒸着層２４を順次堆積させる。
【００６８】
図４（ｄ）参照
最後に、マスク（図示せず）を用いてシアン系エッチャントのテクニストリップ金を用いてＡｕ蒸着層２４を所定パターンにエッチングし、次いで、フッ素系エッチャント、例えば、０．２％フッ酸水溶液、或いは、２％バッファードフッ酸を用いてＴｉ層２３をエッチングし、次いで、硝酸水溶液、硫酸水溶液、または、塩酸水溶液、例えば、４０％硝酸水溶液を用いてＮｉ層２２をエッチングすることによって、ｎ型ＳｉＣ層２１に対するｎ側電極が完成する。
【００６９】
この様なｎ型ＳｉＣ層２１に対する、Ｎｉ／Ｔｉ／Ａｕ構造の電極も、中間にＴｉ層を介在させているので、従来のＮｉ／Ａｕ構造のｎ側電極に比べて密着性が高まり、ボンディング圧力等の物理的な衝撃によっても剥離しにくくなり、発光半導体素子の信頼性が向上する。
【００７０】
図５（ａ）参照
図５（ａ）は、６００℃でアニール処理を行った場合の、ｎ側電極の電流−電圧特性（Ｉ−Ｖ特性）の測定結果を示す図であり、低バイアス電圧においてはほとんど電流が流れず、オーミック性を示さない。
なお、図において、縦軸の１目盛りは５０μＡを表し、横軸の１目盛りは２Ｖを表しており、図５（ｂ）も同様である。
【００７１】
図５（ｂ）参照
図５（ｂ）は、８００℃でアニール処理を行った場合の、ｎ側電極のＩ−Ｖ特性の測定結果を示す図であり、比較的低抵抗ではあるが、低バイアス電圧時に高抵抗化する傾向が見られる。
【００７２】
図５（ｃ）参照
図５（ｃ）は、９００℃でアニール処理を行った場合の、ｎ側電極の電流−電圧特性（Ｉ−Ｖ特性）の測定結果を示す図であり、低抵抗で、且つ、直線性の良好な従来のＮｉ／Ａｕ電極と同様のオーミック特性を示している。
なお、図において、縦軸の１目盛りは５ｍＡを表し、横軸の１目盛りは０．２Ｖを表している。
【００７３】
したがって、８００℃未満の温度によるアニール処理を行った場合には、オーミック性が得られず、電気的特性の良好な発光半導体素子を得ることが困難になるので、アニール処理温度は８００℃以上、且つ、結晶の劣化防止の観点から１１００℃以下が望ましい。
【００７４】
また、この場合のアニール処理も、Ｔｉ層２３及びＡｕ蒸着層２４の堆積前に行うことが肝要であり、Ｔｉ層２３及び蒸着Ａｕ層２４の堆積後に行った場合には、メタルの層間拡散、或いは、ｎ型ＳｉＣ層２１への拡散等により半導体素子の電気的特性が劣化する。
【００７５】
また、この場合、Ｎｉ／Ｔｉ／Ａｕ構造を全面に蒸着したのちエッチングによりパターニングしているので、各電極の密着面積が大きくなるので、密着性が向上する。
【００７６】
なお、上記の第２の実施の形態の説明においても、メタル層の堆積手段として、ＥＢ蒸着法を用いているが、Ｎｉ層２２及びＡｕ蒸着層２４についてはＥＢ蒸着法に限られるものではなく、例えば、通常の抵抗加熱による蒸着法を用いても良いものである。
【００７７】
また、上記の第２の実施の形態において、アニール処理後に、酸洗浄、例えば、バッファードフッ酸による洗浄を行うことにより、Ｔｉ／Ａｕ層との密着性がさらに改善される。
【００７８】
また、上記の第２の実施の形態においては、Ｎｉ層２２も選択エッチングによりボンディングパッド以外の領域を除去しているが、Ｎｉ層２２はエッチングせずに、Ｔｉ層２３及びＡｕ蒸着層２４のみを選択的にエッチングしても良いものである。
【００７９】
次に、図６及び図７を参照して、本発明の第３の実施の形態の製造工程を説明する。
図６（ａ）参照
まず、（０００１）面、即ち、ｃ面を主面とする六方晶の６Ｈ−ＳｉＣからなるｎ型ＳｉＣ基板３１を厚さ８０〜２００μｍ、より好適には１００〜１２０μｍになるように研磨したのち、有機洗浄及びフッ酸等による酸洗浄してその表面を清浄化した後、ｎ型ＳｉＣ基板３１上に、有機金属気相成長法（ＭＯＶＰＥ法）を用いて、例えば、厚さ５０ｎｍのｎ型ＡｌＧａＮバッファ層３２を成長させる。
【００８０】
引き続いて、厚さ０．５μｍのｎ型ＧａＮ中間層３３、厚さ０．５μｍで、不純物濃度が１．０×１０18ｃｍ-3のｎ型ＡｌＧａＮクラッド層３４、厚さ１００ｎｍのＧａＮ光ガイド層３５、ＭＱＷ活性層３６、厚さ１００ｎｍのＧａＮ光ガイド層３７、厚さ０．５μｍで、不純物濃度が１．０×１０17ｃｍ-3のｐ型ＡｌＧａＮクラッド層３８、及び、厚さ、０．５μｍで、不純物濃度が１．０×１０17ｃｍ-3のｐ型ＧａＮコンタクト層３９を順次成長させる。
【００８１】
なお、この場合のＭＱＷ活性層３６は、厚さ５ｎｍのアンドープＩｎ0.03Ｇａ0.97Ｎバリア層と厚さ５ｎｍのアンドープＩｎ0.15Ｇａ0.85Ｎ井戸層を交互に成長させたものであり、また、ｎ型ＡｌＧａＮクラッド層３４及びｐ型ＡｌＧａＮクラッド層３８のＡｌ組成比は０．０９である。
【００８２】
図６（ｂ）参照
次いで、ＥＢ蒸着法を用いてｎ型ＳｉＣ基板３１の裏面に厚さ０．０３〜０．５μｍ、例えば、０．３μｍのＮｉ層４２をオーミックコンタクト層として堆積させたのち、Ｎ2 雰囲気中で、９００〜１１００℃、例えば、９００℃で、３０秒〜５分、例えば、５分間のアニール処理を施したのち、バッファードフッ酸或いはフッ酸水溶液を用いて洗浄する。
このアニール処理によってＮｉ層４２の耐溶剤性、例えば、耐エッチャント性が高まり、また、洗浄によって次工程で堆積させるＴｉ／Ａｕ層との密着性が改善される。
【００８３】
次いで、ｐ型ＧａＮコンタクト層３９の表面を有機洗浄及び酸洗浄を行ったのち、ｐ型ＧａＮコンタクト層３９上に厚さ０．２〜０．４μｍ、例えば、０．２５μｍのＳｉＯ2 膜４０を形成し、次いで、エッチングにより幅１〜１２μｍのコンタクトホール４１（ストライプ状開口）を形成する。
【００８４】
図７（ｃ）参照
次いで、ｐ型ＧａＮコンタクト層３９の露出表面を有機洗浄及び酸洗浄を行ったのち、ｐ型ＧａＮコンタクト層３９側の全面に厚さ０．０３〜０．５μｍ、例えば、０．３μｍのＮｉ層４３をオーミックコンタクト層として堆積させる。
【００８５】
次いで、Ｎ2 雰囲気中で、４００〜８００℃、例えば、４００℃で、６０秒〜２５分、例えば、５分間のアニール処理を行う。
このアニール処理によってＮｉ層４３の耐溶剤性、例えば、耐エッチャント性が高まる。
【００８６】
図７（ｄ）参照
次いで、同じくＥＢ蒸着法を用いて、ｐ型ＧａＮコンタクト層３９側に厚さ０．０３〜０．１μｍ、例えば、０．０５μｍのＴｉ層４６、及び、厚さ０．３８μｍ以上、例えば、０．４５μｍのＡｕ層４７を順次堆積させる。
【００８７】
次いで、ボンディングパッドに対応する大きさの３００μｍ×７００μｍのマスク（図示せず）を用いてシアン系エッチャントのテクニストリップ金を用いてＡｕ層４７を所定パターンにエッチングし、次いで、フッ素系エッチャント、例えば、０．２％フッ酸水溶液、或いは、２％バッファードフッ酸を用いてＴｉ層４６をエッチングし、次いで、硝酸水溶液、硫酸水溶液、或いは、塩酸水溶液、例えば、４０％硝酸水溶液を用いてＮｉ層４３をエッチングすることによって、ｐ側電極を形成する。
【００８８】
次いで、同じくＥＢ蒸着法を用いて、ｎ型ＳｉＣ基板３１側に厚さ０．０３〜０．１μｍ、例えば、０．０５μｍのＴｉ層４４、及び、厚さ０．３８μｍ以上、例えば、０．４５μｍのＡｕ層４５を順次堆積させる。
【００８９】
次いで、ボンディングパッドに対応する大きさの３００μｍ×７００μｍのマスク（図示せず）を用いてシアン系エッチャントのテクニストリップ金を用いてＡｕ層４５を所定パターンにエッチングし、次いで、フッ素系エッチャント、例えば、０．２％フッ酸水溶液、或いは、２％バッファードフッ酸を用いてＴｉ層４４をエッチングすることによって、ｎ型ＳｉＣ層２１に対するｎ側電極を形成し、最後に、適当な荷重でスクライブのキズをいれ、劈開を行うことによって青色半導体レーザが完成する。
【００９０】
この様に、第３の実施の形態においては、同じ材料及び同じ工程によって形成した同じＮｉ／Ｔｉ／Ａｕ構造の電極を用いてｎ側電極及びｐ側電極の双方を形成することができるので、製造工程を簡素化することができる。
【００９１】
なお、上記の第３の実施の形態におけるｐ側電極は、上記の第１の実施の形態及びその変形例によって構成しても良く、また、ｎ側電極は、上記の第２の実施の形態及びその変形例によって構成しても良い。
【００９２】
また、この第３の実施の形態においては、アニール処理温度の関係から、ｎ型ＳｉＣ基板３１に対してＮｉ層４２を形成したのち、ｐ型ＧａＮコンタクト層３９に対するＮｉ層４３形成することが必須であるが、Ｔｉ層４４／Ａｕ層４５及びＴｉ層４６／Ａｕ層４７の形成順序及びパターニング順序は適宜変更し得るものである。
【００９３】
例えば、上記の図７（ｃ）の様にｎ型ＳｉＣ基板とｐ型ＧａＮコンタクト層にＮｉ層を形成したのち、ｎ型ＳｉＣ基板とｐ型ＧａＮコンタクト層の双方にＴｉ／Ａｕ層を順次形成し、次いで、ｎ側電極及びｐ側電極をボンディングパッドに相当する大きさにエッチングしても良く、ｎ側電極及びｐ側電極のどちらのボンディングパッドを先に形成しても良いものである。
【００９４】
次に、図８を参照して本発明の第４の実施の形態を説明するが、オーバーフロー防止層を設ける工程、及び、リッジを構成する工程を加える以外は上記の第３の実施の形態と同様である。
図８参照
まず、ｎ型ＳｉＣ基板３１上に、有機金属気相成長法（ＭＯＶＰＥ法）を用いて、ｎ型ＡｌＧａＮバッファ層３２、ｎ型ＧａＮ中間層３３、ｎ型ＡｌＧａＮクラッド層３４、ＧａＮ光ガイド層３５、ＭＱＷ活性層３６、オーバーフロー防止層となるｐ型ＡｌＧａＮ層４８、ＧａＮ光ガイド層３７、ｐ型ＡｌＧａＮクラッド層３８、及び、ｐ型ＧａＮコンタクト層３９を順次成長させる。
【００９５】
次いで、ＣＨＦ3 を用いたドライ・エッチングによって、ｐ型ＧａＮコンタクト層３９及びｐ型ＡｌＧａＮクラッド層３８を選択的にエッチングしてリッジ４９を形成する。
【００９６】
後は、第３の実施の形態と同様に、ＥＢ蒸着法を用いてｎ型ＳｉＣ基板３１の裏面にＮｉ層４２を堆積させたのち、Ｎ2 雰囲気中でアニール処理を施したのち、バッファードフッ酸或いはフッ酸水溶液を用いて洗浄する。
【００９７】
次いで、ｐ型ＧａＮコンタクト層３９及びｐ型ＡｌＧａＮクラッド層３８の露出表面を有機洗浄及び酸洗浄を行ったのち、全面にＳｉＯ2 膜４０を形成し、次いで、エッチングによりコンタクトホール４１（ストライプ状開口）を形成し、次いで、ｐ型ＧａＮコンタクト層３９の露出表面を有機洗浄及び酸洗浄を行ったのち、ｐ型ＧａＮコンタクト層３９側の全面にＮｉ層４３を堆積させる。
【００９８】
次いで、Ｎ2 雰囲気中でアニール処理を行ったのち、同じくＥＢ蒸着法を用いて、ｐ型ＧａＮコンタクト層３９側にＴｉ層４６及びＡｕ層４７を順次堆積させ、次いで、ボンディングパッドに対応する大きさの３００μｍ×７００μｍのマスクを用いてＡｕ層４７、Ｔｉ層４６、及び、Ｎｉ層４３を順次エッチングすることによってｐ側電極を形成する。
【００９９】
次いで、同じくＥＢ蒸着法を用いて、ｎ型ＳｉＣ基板３１側にＴｉ層４４及び、Ａｕ層４５を順次堆積させたのち、ボンディングパッドに対応する大きさの３００μｍ×７００μｍのマスクを用いて、Ａｕ層４５及びＴｉ層４４を順次エッチングすることによって、ｎ型ＳｉＣ層３１に対するｎ側電極を形成し、最後に、適当な荷重でスクライブのキズをいれ、劈開を行うことによって青色半導体レーザが完成する。
【０１００】
以上、本発明の各実施の形態を説明してきた様に、本発明の半導体装置の主な対象は、半導体レーザ或いは発光ダイオード等の発光半導体素子であるが、本発明は、必ずしも発光半導体素子に限られるものではなく、ＧａＮ系化合物半導体を用いた他の非発光性の半導体素子にも適用されるものであり、また、ＳｉＣのみを用いた半導体装置、例えば、ＳｉＣ青色発光ダイオードにも適用されるものである。
【０１０１】
【発明の効果】
本発明によれば、ＧａＮ系化合物半導体からなる半導体装置のｐ側電極及びｎ側電極を、Ｎｉ／Ｔｉ／Ａｕ構造としたので、電気的特性を損なうことなく密着性が向上し、電極の剥離が防止されるので、ＧａＮ系化合物半導体装置の信頼性向上に寄与し、ひいては、青色半導体レーザや青色発光ダイオードの実用化に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の製造工程の説明図である。
【図３】本発明の第１の実施の形態の電極のオーミック性の熱処理温度依存性の説明図である。
【図４】本発明の第２の実施の形態の製造工程の説明図である。
【図５】本発明の第２の実施の形態の電極のオーミック性の熱処理温度依存性の説明図である。
【図６】本発明の第３の実施の形態の途中までの製造工程の説明図である。
【図７】本発明の第３の実施の形態の図６以降の製造工程の説明図である。
【図８】本発明の第４の実施の形態の説明図である。
【図９】従来の短波長発光素子の説明図である。
【符号の説明】
１ 半導体層
２ Ｎｉ層
３ Ｔｉ層
４ Ａｕ層
１１ ｐ型ＧａＮ層
１２ Ｎｉ層
１３ Ｔｉ層
１４ Ａｕ蒸着層
１５ Ａｕメッキ層
２１ ｎ型ＳｉＣ層
２２ Ｎｉ層
２３ Ｔｉ層
２４ Ａｕ蒸着層
３１ ｎ型ＳｉＣ基板
３２ ｎ型ＡｌＧａＮバッファ層
３３ ｎ型ＧａＮ中間層
３４ ｎ型ＡｌＧａＮクラッド層
３５ ＧａＮ光ガイド層
３６ ＭＱＷ活性層
３７ ＧａＮ光ガイド層
３８ ｐ型ＡｌＧａＮクラッド層
３９ ｐ型ＧａＮコンタクト層
４０ ＳｉＯ2 膜
４１ コンタクトホール
４２ Ｎｉ層
４３ Ｎｉ層
４４ Ｔｉ層
４５ Ａｕ層
４６ Ｔｉ層
４７ Ａｕ層
４８ ｐ型ＡｌＧａＮ層
４９ リッジ
５１ サファイア基板
５２ ＧａＮ低温バッファ層
５３ ｎ型Ａｌ0.1 Ｇａ0.9 Ｎクラッド層
５４ ｎ型ＧａＮ光ガイド層
５５ Ｉｎ0.1 Ｇａ0.9 Ｎ活性層
５６ ｐ型ＧａＮ光ガイド層
５７ ｐ型Ａｌ0.1 Ｇａ0.9 Ｎクラッド層
５８ ｐ型ＧａＮコンタクト層
５９ Ｔｉ／Ａｕ電極
６０ Ｎｉ／Ａｕ電極
Claims (12)
- ｎ型ＳｉＣからなる半導体層上にＮｉ層、Ｔｉ層、ボンディングメタル層としてのＡｕ層を順次積層させたことを特徴とする半導体装置。
- 上記ｎ型ＳｉＣが、発光半導体素子のｎ型半導体層を構成することを特徴とする請求項１記載の半導体装置。
- 上記ｎ型ＳｉＣ上に設けた積層構造の最上層となるｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎ（但し、０≦ｘ≦１，０≦ｙ≦１）を設けると共に、前記ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎに接するＮｉ層を設け、前記Ｎｉ層とボンディングメタル層としてのＡｕ層との間にＴｉ層を介在させることを特徴とする請求項１または２に記載の半導体装置。
- 半導体層にＮｉ層を堆積させたのち、アニール処理を施し、次いで、前記Ｎｉ層上に、Ｔｉ層及びＡｕ層を順次堆積させたことを特徴とする半導体装置の製造方法において、前記半導体層がｐ型Ａｌ x Ｉｎ y Ｇａ 1-x-y Ｎ（但し、０≦ｘ≦１，０≦ｙ≦１）であり、且つ、前記アニール処理の温度が、８００℃以下であることを特徴とする半導体装置の製造方法。
- 上記ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎが、発光半導体素子のｐ型半導体層を構成することを特徴とする請求項４記載の半導体装置の製造方法。
- 半導体層にＮｉ層を堆積させたのち、アニール処理を施し、次いで、前記Ｎｉ層上に、Ｔｉ層及びＡｕ層を順次堆積させたことを特徴とする半導体装置の製造方法において、前記半導体層がｎ型ＳｉＣであることを特徴とする半導体装置の製造方法。
- 上記アニール処理の温度が、８００℃以上であることを特徴とする請求項６記載の半導体装置の製造方法。
- 上記アニール処理を施したのち、Ｔｉ層を堆積する前にフッ酸系溶剤による処理を行うことを特徴とする請求項７記載の半導体装置の製造方法。
- 上記ｎ型ＳｉＣが、発光半導体素子のｎ型半導体層を構成することを特徴とする請求項６乃至請求項８のいずれか１項に記載の半導体装置の製造方法。
- 上記ｎ型ＳｉＣ上に、ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎ（但し、０≦ｘ≦１，０≦ｙ≦１）を最上層とする多層構造を設けると共に、前記ｐ型Ａｌx Ｉｎy Ｇａ1-x-y ＮにＮｉ層を堆積させたのち、前記Ｎｉ層上に、Ｔｉ層３及びＡｕ層４を順次堆積させたことを特徴とする請求項６乃至９のいずれか１項に記載の半導体装置の製造方法。
- 上記ｎ型ＳｉＣに対するｎ側電極を形成したのち、上記ｐ型Ａｌx Ｉｎy Ｇａ1-x-y Ｎに対するｐ側電極を形成することを特徴とする請求項１０記載の半導体装置の製造方法。
- 上記Ｎｉ層、Ｔｉ層、及び、Ａｕ層のうち、少なくとも、Ｔｉ層及びＡｕ層を所定の形状にエッチングして電極を形成することを特徴とする請求項４乃至１１のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20773797A JP3965610B2 (ja) | 1997-08-01 | 1997-08-01 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20773797A JP3965610B2 (ja) | 1997-08-01 | 1997-08-01 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154843A JPH1154843A (ja) | 1999-02-26 |
| JP3965610B2 true JP3965610B2 (ja) | 2007-08-29 |
Family
ID=16544711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20773797A Expired - Lifetime JP3965610B2 (ja) | 1997-08-01 | 1997-08-01 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3965610B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10679861B2 (en) | 2017-03-24 | 2020-06-09 | Toyoda Gosei Co., Ltd. | Manufacturing method of a semiconductor device |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19954319C1 (de) | 1999-11-11 | 2001-05-03 | Vishay Semiconductor Gmbh | Verfahren zum Herstellen von mehrschichtigen Kontaktelektroden für Verbindungshalbeiter und Anordnung |
| JP3912044B2 (ja) * | 2001-06-06 | 2007-05-09 | 豊田合成株式会社 | Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法 |
| WO2005059982A1 (en) * | 2003-12-17 | 2005-06-30 | Showa Denko K.K. | Gallium nitride-based compound semiconductor light-emitting device and negative electrode thereof |
| JP2005203765A (ja) * | 2003-12-17 | 2005-07-28 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子およびその負極 |
| CN1305186C (zh) * | 2003-12-29 | 2007-03-14 | 中国科学院半导体研究所 | 电泵浦边发射半导体微腔激光器的制作方法 |
| JP4030556B2 (ja) | 2005-06-30 | 2008-01-09 | シャープ株式会社 | 窒化物半導体レーザ素子および窒化物半導体レーザ装置 |
| JP2007059719A (ja) * | 2005-08-25 | 2007-03-08 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体 |
| JP2007188928A (ja) * | 2006-01-11 | 2007-07-26 | Matsushita Electric Ind Co Ltd | 窒化物半導体発光素子 |
| DE102007012359A1 (de) * | 2007-03-14 | 2008-09-25 | Fupo Electronics Corp. | Verfahren zur Herstellung von Bondpad eines epitaxischen Leuchtdiodenchips und dieser Leuchtdiodenchip |
| JP2007173866A (ja) * | 2007-03-16 | 2007-07-05 | Sumitomo Electric Ind Ltd | 半導体発光素子 |
| JP2009182217A (ja) * | 2008-01-31 | 2009-08-13 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP6111818B2 (ja) | 2013-04-24 | 2017-04-12 | 三菱電機株式会社 | 半導体素子、半導体素子の製造方法 |
| US20220278507A1 (en) * | 2020-02-06 | 2022-09-01 | Mitsubishi Electric Corporation | Semiconductor device and method for producing the same |
-
1997
- 1997-08-01 JP JP20773797A patent/JP3965610B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10679861B2 (en) | 2017-03-24 | 2020-06-09 | Toyoda Gosei Co., Ltd. | Manufacturing method of a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1154843A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3965610B2 (ja) | 半導体装置及びその製造方法 | |
| US20100059790A1 (en) | Nitride-based semiconductor device and method of manufacturing the same | |
| US7964424B2 (en) | Method for manufacturing nitride semiconductor light-emitting element | |
| US20040026703A1 (en) | Light emitting element and method for manufacturing the same | |
| US8686442B2 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
| JP4046582B2 (ja) | 窒化物系半導体発光素子およびその形成方法 | |
| US6744075B2 (en) | Nitride-based semiconductor light-emitting device and method of forming the same | |
| JP2000299528A (ja) | 半導体レーザおよびその製造方法 | |
| JP3693142B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| US8000364B2 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
| JP2002016286A (ja) | 半導体発光素子 | |
| JP2006066660A (ja) | 窒化物半導体レーザ素子及びその製造方法 | |
| JP2004022989A (ja) | 窒化物半導体レーザ及びその製造方法 | |
| JPH11298040A (ja) | 半導体発光素子及びその製造方法 | |
| JP4601391B2 (ja) | 窒化物半導体素子およびその製造方法 | |
| JP4111696B2 (ja) | 窒化物系半導体レーザ素子 | |
| JP2007184644A (ja) | 半導体装置及びその製造方法 | |
| JP4136746B2 (ja) | 窒化物系半導体の形成方法および窒化物系半導体素子 | |
| JPH11150302A (ja) | 窒化物半導体発光素子 | |
| JPH11340569A (ja) | 半導体素子の電極形成方法およびその構造 | |
| JP2010021206A (ja) | 半導体発光素子 | |
| KR101124470B1 (ko) | 반도체 발광소자 | |
| KR102051477B1 (ko) | 반도체 발광소자의 제조방법 | |
| JP4994656B2 (ja) | 光半導体素子の製造方法 | |
| JP4799582B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140608 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |