JP4131623B2 - 電極構造およびその製造方法 - Google Patents
電極構造およびその製造方法 Download PDFInfo
- Publication number
- JP4131623B2 JP4131623B2 JP2001276487A JP2001276487A JP4131623B2 JP 4131623 B2 JP4131623 B2 JP 4131623B2 JP 2001276487 A JP2001276487 A JP 2001276487A JP 2001276487 A JP2001276487 A JP 2001276487A JP 4131623 B2 JP4131623 B2 JP 4131623B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- point metal
- semiconductor laser
- type
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/0014—Measuring characteristics or properties thereof
- H01S5/0021—Degradation or life time measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0213—Sapphire, quartz or diamond based substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザ装置およびその製造方法に関し、特に、半導体レーザ素子を基台にジャンクションダウンで取り付ける半導体レーザ装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体レーザ素子をサブマウント（基台）に、ジャンクションダウンで取り付ける半導体レーザ装置が知られている。ジャンクションダウンとは、半導体レーザ素子の発光層に近い側の表面からサブマウントに固着する方法である。
【０００３】
図１７は、従来の第１の例による複数のリッジ部を有する半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。図１７を参照して、第１の例による従来の複数のリッジ部を有する半導体レーザ素子１００の構造について説明する。
【０００４】
従来の第１の例による複数のリッジ部を有する半導体レーザ素子１００では、図１７に示すように、ｎ型ＧａＡｓ基板１０１上に、約０．３μｍの膜厚を有するｎ型ＧａＩｎＰからなるｎ型バッファ層１０２、約２μｍの膜厚を有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層１０３、ＧａＩｎＰ／ＡｌＧａＩｎＰからなる多重量子井戸（ＭＱＷ）発光層１０４、および、約０．３μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層１０５が順次形成されている。
【０００５】
ｐ型第１クラッド層１０５上の中央部には、約１．２μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層１０６と、約０．１μｍの膜厚を有するｐ型ＧａＩｎＰからなるｐ型コンタクト層１０７とから構成されるメサ形状（台形状）のリッジ部が形成されている。このリッジ部は、約２．５μｍの幅の底部を有するストライプ形状に形成されている。また、中央に位置するリッジ部と所定の間隔を隔てて、リッジ部を挟むように、リッジ部と同様の構造を有するダミーリッジ部が形成されている。
【０００６】
また、ｐ型第１クラッド層１０５の上面上と、左右に位置するダミーリッジ部の上面および側面とを覆うとともに、中央部のリッジ部の上面のみを露出させるように、約０．３μｍの膜厚を有するｎ型ＡｌＩｎＰからなるｎ型光閉じ込め層１０８および約０．５μｍの膜厚を有するｎ型ＧａＡｓからなるｎ型電流ブロック層１０９が形成されている。このため、ダミーリッジ部には、電流が流れない。そして、中央部のリッジ部の上面上およびｎ型電流ブロック層１０９の上面上の全面を覆うように、約３μｍの膜厚を有するｐ型ＧａＡｓからなるｐ型キャップ層１１０が形成されている。
【０００７】
また、ｐ型キャップ層１１０上には、約０．１μｍの膜厚を有するＣｒ層および約３μｍの膜厚を有するＡｕ層の積層膜からなるｐ側電極１１１が形成されている。このｐ側電極１１１は、リッジ部およびダミーリッジ部の形状を反映した凹凸形状に形成されるとともに、ダミーリッジ部上に形成されたｐ側電極１１１は、中央部のリッジ部の上面上に形成されたｐ側電極１１１に比べて、ｎ型光閉じ込め層１０８およびｎ型電流ブロック層１０９の厚み分だけ高い位置に形成されている。また、ｎ型ＧａＡｓ基板１０１の裏面には、約０．２μｍの膜厚を有するＡｕ−Ｇｅ層、約０．０１μｍの膜厚を有するＮｉ層、および、約０．５μｍの膜厚を有するＡｕ層の積層膜からなるｎ側電極１１２が形成されている。
【０００８】
図１８は、図１７に示した従来の第１の例による半導体レーザ素子をジャンクションダウンでサブマウントに取り付けた状態を示した断面図である。図１８を参照して、従来の第１の例による半導体レーザ素子１００は、半導体レーザ素子１００の表面のｐ側電極１１１側を下向きにして、ステム（図示せず）に取り付けられたサブマウント（基台）１１３にジャンクションダウンで取り付けられる。サブマウント１１３の上面の窒化アルミ層上には、Ｔｉ／Ｐｔ／Ａｕからなる金属膜１１４が形成されている。また、金属膜１１４上には、融着材としてのＰｂ−Ｓｎ６０％またはＡｇ−Ｓｎ９５％からなる低融点金属層１１５が形成されている。
【０００９】
半導体レーザ素子１００をｐ側電極１１１側が下向きになるようにジャンクションダウンでサブマウント１１３に取り付ける際には、ｐ側電極１１１の凸部が、融着材としての低融点金属層１１５によって、サブマウント１１３に接合（融着）される。この場合、ｐ側電極１１１の凹部と、低融点金属層１１５との間には、空洞部１１６が形成されている。
【００１０】
図１９は、従来の第２の例による１つのリッジ部を有する半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。図１９を参照して、従来の第２の例による１つのリッジ部を有する半導体レーザ素子１２０の構造について説明する。
【００１１】
従来の第２の例による１つのリッジ部を有する半導体レーザ素子１２０では、図１７に示した従来の第１の例による半導体レーザ素子１００と同様、ｎ型ＧａＡｓ基板１０１上に、ｎ型バッファ層１０２、ｎ型クラッド層１０３、ＭＱＷ発光層１０４およびｐ型第１クラッド層１０５が順次形成されている。なお、各層１０２〜１０５の膜厚および組成は、図１７に示した従来の第１の例による半導体レーザ素子１００と同様である。
【００１２】
ｐ型第１クラッド層１０５上には、約１．２μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層１２１と、約０．１μｍの膜厚を有するｐ型ＧａＩｎＰからなるｐ型コンタクト層１２２とから構成されるメサ形状（台形状）のリッジ部が形成されている。このリッジ部は、約２．５μｍの幅の底部を有するストライプ形状に形成されている。
【００１３】
また、ｐ型第１クラッド層１０５の上面上を覆うとともに、リッジ部の上面のみを露出させるように、約０．３μｍの膜厚を有するｎ型ＡｌＩｎＰからなるｎ型光閉じ込め層１２３と、約０．５μｍの膜厚を有するｎ型ＧａＡｓからなるｎ型電流ブロック層１２４とが形成されている。そして、リッジ部の上面上およびｎ型電流ブロック層１２４の上面上の全面を覆うように、約３μｍの膜厚を有するｐ型ＧａＡｓからなるｐ型キャップ層１２５が形成されている。
【００１４】
また、ｐ型キャップ層１２５上には、約０．１μｍの膜厚を有するＣｒ層および約３μｍの膜厚を有するＡｕ層の積層膜からなるｐ側電極１２６が形成されている。このｐ側電極１２６は、リッジ部の形状を反映した凹凸形状に形成されている。また、ｎ型ＧａＡｓ基板１０１の裏面には、約０．２μｍの膜厚を有するＡｕ−Ｇｅ層、約０．０１μｍの膜厚を有するＮｉ層、および、約０．５μｍの膜厚を有するＡｕ層の積層膜からなるｎ側電極１２７が形成されている。
【００１５】
図２０は、図１９に示した従来の第２の例による半導体レーザ素子をジャンクションダウンでサブマウントに取り付けた状態を示した断面図である。図２０を参照して、従来の第２の例による半導体レーザ素子１２０は、半導体レーザ素子１２０の表面のｐ側電極１２６側を下向きにして、ステム（図示せず）に取り付けられたサブマウント（基台）１１３にジャンクションダウンで取り付けられる。サブマウント１１３の上面の窒化アルミ層上には、Ｔｉ／Ｐｔ／Ａｕからなる金属膜１１４が形成されている。その金属膜１１４上には、融着材としてのＰｂ−Ｓｎ６０％またはＡｇ−Ｓｎ９５％からなる低融点金属層１１５が形成されている。
【００１６】
半導体レーザ素子１２０をｐ側電極１２６側が下向きになるようにジャンクションダウンでサブマウント１１３に取り付ける際には、ｐ側電極１２６の凸部が、融着材としての低融点金属層１１５によって、サブマウント１１３に接合（融着）される。この場合、ｐ側電極１２６の凸部以外の領域と、低融点金属層１１５との間には、空洞部１１７が形成されている。
【００１７】
図２１は、従来の第３の例による共振器端面に電流非注入領域を有する半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。図２２は、図２１に示した従来の第３の例による半導体レーザ素子の電流非注入領域付近を示した共振器方向に対して平行な方向の拡大断面図である。図２１および図２２を参照して、従来の第３の例による共振器端面に電流非注入領域を有する半導体レーザ素子１３０の構造について説明する。
【００１８】
従来の第３の例による共振器端面に電流非注入領域を有する半導体レーザ素子１３０では、図１７に示した従来の第１の例による半導体レーザ素子１００と同様、ｎ型ＧａＡｓ基板１０１上に、ｎ型バッファ層１０２、ｎ型クラッド層１０３、ＭＱＷ発光層１０４およびｐ型第１クラッド層１０５が順次形成されている。なお、各層１０２〜１０５の膜厚および組成は、図１７に示した半導体レーザ素子１００と同様である。
【００１９】
ｐ型第１クラッド層１０５上には、約１．２μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層１２１と、約０．１μｍの膜厚を有するｐ型ＧａＩｎＰからなるｐ型コンタクト層１２２とから構成されるメサ形状（台形状）のリッジ部が形成されている。このリッジ部は、約２．５μｍの幅の底部を有するストライプ形状に形成されている。
【００２０】
また、ｐ型第１クラッド層１０５の上面上を覆うとともに、リッジ部の上面のみを露出させるように、約０．３μｍの膜厚を有するｎ型ＡｌＩｎＰからなるｎ型光閉じ込め層１３１が形成されている。また、ｎ型光閉じ込め層１３１の上面上のほぼ全面と、露出されたリッジ部の上面上の共振器端面近傍領域（図２２参照）とを覆うように、約０．５μｍの膜厚を有するｎ型ＧａＡｓからなるｎ型電流ブロック層１３２が形成されている。このリッジ部の上面上の共振器端面近傍領域（図２２参照）に形成されたｎ型電流ブロック層１３２の下方に電流非注入領域が形成されている。そして、リッジ部の上面上およびｎ型電流ブロック層１３２の上面上を覆うように、約３μｍの膜厚を有するｐ型ＧａＡｓからなるｐ型キャップ層１３３が形成されている。
【００２１】
また、ｐ型キャップ層１３３上には、約０．１μｍの膜厚を有するＣｒ層および約１μｍの膜厚を有するＡｕ層の積層膜からなるｐ側第１電極１３４が形成されている。ｐ側第１電極１３４上には、電流非注入領域以外の領域に、約０．１μｍの膜厚を有するＰｄ層および約２μｍの膜厚を有するＡｕ層の積層膜からなるｐ側第２電極１３５が形成されている。このｐ側第２電極１３５は、リッジ部の形状を反映した凹凸形状に形成されている。また、ｎ型ＧａＡｓ基板１０１の裏面には、約０．２μｍの膜厚を有するＡｕ−Ｇｅ層、約０．０１μｍの膜厚を有するＮｉ層、および、約０．５μｍの膜厚を有するＡｕ層の積層膜からなるｎ側電極１３６が形成されている。
【００２２】
図２３は、図２１に示した従来の第３の例による半導体レーザ素子をジャンクションダウンでサブマウントに取り付けた状態を示した断面図である。図２３を参照して、従来の第３の例による半導体レーザ素子１３０は、半導体レーザ素子１３０の表面のｐ側第２電極１３５側を下向きにして、ステム（図示せず）に取り付けられたサブマウント（基台）１１３にジャンクションダウンで取り付けられる。サブマウント１１３の上面の窒化アルミ層上には、Ｔｉ／Ｐｔ／Ａｕからなる金属膜１１４が形成されている。その金属膜１１４上には、融着材としてのＰｂ−Ｓｎ６０％またはＡｇ−Ｓｎ９５％からなる低融点金属層１１５が形成されている。
【００２３】
半導体レーザ素子１３０をｐ側第２電極１３５側が下向きになるようにジャンクションダウンでサブマウント１１３に取り付ける際には、ｐ側第２電極１３５の凸部が、融着材としての低融点金属層１１５によって、サブマウント１１３に接合（融着）される。この場合、ｐ側第２電極１３５の凸部以外の領域と、低融点金属層１１５との間には、空洞部１１８が形成されている。
【００２４】
【発明が解決しようとする課題】
上記したように、従来の第１〜第３の例による半導体レーザ素子１００、１２０および１３０をジャンクションダウンでサブマウント１１３に取り付けた半導体レーザ装置では、サブマウント１１３上に設けられた融着材としての低融点金属層１１５によって、半導体レーザ素子１００、１２０および１３０がサブマウント１１３に接合されていた。一般に、サブマウントは、半導体レーザ素子の熱を吸収して外部に放熱するヒートシンクの役割も有する。
【００２５】
しかしながら、上記した従来の第１の例による半導体レーザ素子１００をジャンクションダウンでサブマウント１１３に接合した半導体レーザ装置では、図１８に示したように、ｐ側電極１１１の凹部と、低融点金属層１１５との間に空洞部１１６が形成されるため、放熱特性が低下するとともに、接着強度が低下するという不都合が生じる。このため、従来の第１の例による半導体レーザ装置では、信頼性が低下するという問題点があった。
【００２６】
また、上記した従来の第２および第３の例による半導体レーザ素子１２０および１３０をジャンクションダウンでサブマウント１１３に接合した半導体レーザ装置では、図２０および図２３に示したように、ｐ側電極１２６およびｐ側第２電極１３５の凸部のみがサブマウント１１３上の金属膜１１４に接触するため、ｐ側電極１２６およびｐ側第２電極１３５の凸部下のリッジ部に応力が加わるという不都合が生じる。その結果、応力に起因して動作電流および動作電圧が増加するというおそれがあった。また、ｐ側電極１２６およびｐ側第２電極１３５の凸部以外の領域と、低融点金属層１１５との間に空洞部１１７および１１８が形成されるため、放熱特性が低下するとともに、接着強度が低下するという不都合が生じる。接着強度が低下すると、半導体レーザ素子１２０および１３０をサブマウント１１３に取り付ける際に、半導体レーザ素子１２０および１３０が傾きやすくなる。このため、従来の第２および第３の例による半導体レーザ装置では、信頼性が低下するという問題点もあった。
【００２７】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の１つの目的は、半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付ける構造において、信頼性を向上させることが可能な半導体レーザ装置を提供することである。
【００２８】
この発明のもう１つの目的は、上記の半導体レーザ装置において、放熱特性および接着強度を向上させることである。
【００２９】
この発明のさらにもう１つの目的は、上記の半導体レーザ装置において、リッジ部に加わる応力に起因する動作電流および動作電圧の増加を防止することである。
【００３０】
この発明の他の目的は、半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付ける構造において、信頼性を向上させることが可能な半導体レーザ装置の製造方法を提供することである。
【００３１】
【課題を解決するための手段】
上記目的を達成するために、この発明の第１の局面による半導体レーザ装置は、発光層を含む半導体素子の表面に形成され、凹凸形状を有する第１電極層と、半導体素子が取り付けられる基台と、半導体素子表面の第１電極層と基台との間に設けられ、半導体素子表面の第１電極層と基台とを接合するための複数の低融点金属層とを備え、複数の低融点金属層は、半導体素子の第１電極層側に設けられたＡｕ−Ｓｎ組成の異なる複数のＡｕ−Ｓｎ層を含む積層膜からなる第１低融点金属層と、基台側に設けられた第２低融点金属層とを含み、第１低融点金属層は、凹凸形状の凹部及び凸部を埋め込むように形成されている。
【００３２】
この第１の局面による半導体レーザ装置では、上記のように、半導体素子表面の第１電極層と基台とを接合するための複数の低融点金属層を設けることによって、１つの低融点金属層を用いる場合と異なり、半導体素子表面の第１電極層と基台との接合面に位置する半導体素子表面の凹凸形状による隙間が複数の低融点金属層により埋め込まれやすくなる。これにより、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。このように、接着強度を向上させることができるので、半導体素子を基台に取り付ける際に、半導体素子を傾くことなく安定して取り付けることができる。また、低融点金属層として柔らかい材料を用いれば、リッジ部を有する半導体レーザ素子においては、柔らかい材料である複数の低融点金属層によりリッジ部を埋め込むことができるので、リッジ部に加わる応力を有効に緩和することができる。その結果、応力に起因する動作電流および動作電圧の増加を防止することができるので、信頼性の良好な半導体レーザ装置を得ることができる。
【００３３】
上記第１の局面による半導体レーザ装置において、好ましくは、複数の低融点金属層は、凹凸形状を埋め込んだ状態で、半導体素子表面の第１電極層と基台とを接合するように形成されている。このように構成すれば、容易に、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。
【００３４】
上記第１の局面による半導体レーザ装置において、好ましくは、複数の低融点金属層は、凹凸形状部分の高さ以上の厚みを有する。このように構成すれば、容易に、複数の低融点金属層により凹凸形状を埋め込むことができる。
【００３５】
上記第１の局面による半導体レーザ装置において、好ましくは、半導体素子の発光層に近い側の表面が、基台に取り付けられている。このようにジャンクションダウン組立を行うように構成すれば、発光層により発生した熱を基台側に良好に放熱することができる。
【００３６】
【００３７】
【００３８】
上記第１の局面による半導体レーザ装置において、好ましくは、低融点金属層は、半導体素子の第１電極層側に設けられた第１低融点金属層と、基台側に設けられた第２低融点金属層とを含む。このように構成すれば、第１低融点金属層の溶融により、半導体素子の第１電極層の凹凸形状が埋め込まれるので、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。この場合、第１低融点金属層は、Ｓｎ層およびＡｕ−Ｓｎ層の少なくともいずれかを含み、第２低融点金属層は、Ｐｂ−Ｓｎ層、Ａｇ−Ｓｎ層およびＡｕ−Ｓｎ層のうちの少なくともいずれかを含んでいてもよい。
【００３９】
上記第１の局面による半導体レーザ装置において、好ましくは、第１電極層は、半導体素子の表面側に設けられた第１導電型の第１電極層を含み、半導体素子の表面側には、さらに、第２導電型の第２電極層が設けられており、第１電極層および第２電極層は、低融点金属層によって基台と接合されている。このように構成すれば、容易に、第２電極層と基台との接着強度も向上させることができる。
【００４０】
【００４１】
【００４２】
この発明の第２の局面による半導体レーザ装置の製造方法は、発光層を含む半導体素子の表面に形成された凹凸形状を有する第１電極層上に、Ａｕ−Ｓｎ組成の異なる複数のＡｕ−Ｓｎ層を含む積層膜からなる第１低融点金属層を形成する工程と、半導体素子が取り付けられる基台上に、第２低融点金属層を形成する工程と、第１低融点金属層と第２低融点金属層とを対向させた状態で、加熱することによって、第１低融点金属層および第２低融点金属層を溶融させて、半導体素子の第１電極層と基台とを接合する工程とを備え、半導体素子の第１電極層と基台とを接合する工程は、第１低融点金属層を溶融させることによって凹凸形状の凹部及び凸部を埋め込む工程を含んでいる。
【００４３】
この第２の局面による半導体レーザ装置の製造方法では、上記のように、第１電極層上の第１低融点金属層および基台上の第２低融点金属層を溶融させて、半導体素子の第１電極層と基台とを接合することによって、１つの低融点金属層を用いる場合と異なり、半導体素子表面の第１電極層と基台との接合面に位置する半導体素子表面の凹凸形状による隙間が第１低融点金属層および第２低融点金属層により埋め込まれやすくなる。これにより、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。このように、接着強度を向上させることができるので、半導体素子を基台に取り付ける際に、半導体素子を傾くことなく安定して取り付けることができる。また、低融点金属層として柔らかい材料を用いれば、リッジ部を有する半導体レーザ素子においては、柔らかい材料である低融点金属層によりリッジ部を埋め込むことができるので、リッジ部に加わる応力を有効に緩和することができる。その結果、応力に起因する動作電流および動作電圧の増加を防止することができるので、信頼性の良好な半導体レーザ装置を形成することができる。
【００４４】
上記第２の局面による半導体レーザ装置の製造方法において、好ましくは、半導体素子の第１電極層と基台とを接合する工程は、複数の低融点金属層を溶融させて、凹凸形状を埋め込む状態にして、半導体素子表面の第１電極層と基台とを接合する工程を含む。このように構成すれば、容易に、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。
【００４５】
上記第２の局面による半導体レーザ装置の製造方法において、好ましくは、半導体素子の第１電極層と基台とを接合する工程は、半導体素子の発光層に近い側の表面を基台に接合する工程を含む。このようにジャンクションダウン組立を行うように構成すれば、発光層により発生した熱を基台側に良好に放熱することができる。
【００４６】
上記第２の局面による半導体レーザ装置の製造方法において、第１低融点金属層は、Ｓｎ層およびＡｕ−Ｓｎ層の少なくともいずれかを含み、第２低融点金属層は、Ｐｂ−Ｓｎ層、Ａｇ−Ｓｎ層およびＡｕ−Ｓｎ層のうちの少なくともいずれかを含んでいてもよい。また、第１低融点金属層を形成する工程は、Ａｕ−Ｓｎ組成の異なる複数のＡｕ−Ｓｎ層を含む積層膜を形成する工程を含んでいてもよい。
【００４７】
【００４８】
【００４９】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００５０】
（第１実施形態）
図１は、本発明の第１実施形態による半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。この第１実施形態では、本発明を、複数のリッジ部を有する半導体レーザ素子へ適用した例について説明する。
【００５１】
まず、図１を参照して、本発明の第１実施形態による半導体レーザ素子１５０の構造について説明する。第１実施形態による半導体レーザ素子１５０では、ｎ型ＧａＡｓ基板１上に、約０．３μｍの膜厚を有するｎ型ＧａＩｎＰからなるｎ型バッファ層２、約２μｍの膜厚を有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層３、ＧａＩｎＰ／ＡｌＧａＩｎＰからなる多重量子井戸（ＭＱＷ）発光層４、および、約０．３μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層５が形成されている。なお、ＭＱＷ発光層４は、本発明の「発光層」の一例である。
【００５２】
ｐ型第１クラッド層５の上面上には、約１．２μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層６、および、約０．１μｍの膜厚を有するｐ型ＧａＩｎＰからなるｐ型コンタクト層７からなるメサ形状（台形状）のリッジ部およびダミーリッジ部が形成されている。リッジ部およびダミーリッジ部は、約１．３μｍの高さを有するとともに、リッジ部の底部の幅が約２．５μｍ、および、ダミーリッジ部の底部の幅が約２０μｍになるように形成されている。また、ｐ型第１クラッド層５の上面上と、リッジ部およびダミーリッジ部の側面と、ダミーリッジ部の上面上とを覆うように、約０．３μｍの膜厚を有するｎ型ＡｌＩｎＰからなるｎ型光閉じ込め層８および約０．５μｍの膜厚を有するｎ型ＧａＡｓからなるｎ型電流ブロック層９が形成されている。これらのｎ型光閉じ込め層８およびｎ型電流ブロック層９は、ダミーリッジ部の上面上を覆うように形成されているため、ダミーリッジ部には電流が流れない。また、ｎ型光閉じ込め層８およびｎ型電流ブロック層９は、中央部のリッジ部の上面より上に突出した形状で形成されている。
【００５３】
そして、露出されたリッジ部の上面上およびｎ型電流ブロック層９の上面上を覆うように、約３μｍの膜厚を有するｐ型ＧａＡｓからなるｐ型キャップ層１０が形成されている。ｐ型キャップ層１０の上面上の所定領域には、約０．１μｍの膜厚を有するＣｒ層および約３μｍの膜厚を有するＡｕ層の積層膜からなるｐ側電極１１が形成されている。中央部のリッジ部上のｐ側電極１１は、中央部のリッジ部の上面より上に突出した形状のｎ型光閉じ込め層８およびｎ型電流ブロック層９の形状を反映した凹凸形状を有するように形成されている。また、ｐ側電極１１は、リッジ部およびダミーリッジ部の形状を反映した凹凸形状に形成されるとともに、ダミーリッジ部上に形成されたｐ側電極１１は、中央部のリッジ部の上面上に形成されたｐ側電極１１に比べて、ｎ型光閉じ込め層８およびｎ型電流ブロック層９の厚み分だけ高い位置に形成されている。なお、ｐ側電極１１は、本発明の「第１電極層」の一例である。
【００５４】
また、ｎ型ＧａＡｓ基板１の裏面には、約０．２μｍの膜厚を有するＡｕ−Ｇｅ層、約０．０１μｍの膜厚を有するＮｉ層、および。約０．５μｍの膜厚を有するＡｕ層の積層膜からなるｎ側電極１２が形成されている。
【００５５】
また、ｐ側電極１１上には、約０．３μｍの膜厚を有するＡｕ−Ｓｎ２０％、および、約０．６μｍの膜厚を有するＡｕ−Ｓｎ９０％からなる融着材としての低融点金属層１３ａが形成されている。この低融点金属層１３ａ上には、酸化防止のために、約０．０１μｍの膜厚を有するＡｕ膜（図示せず）が形成されている。なお、低融点金属層１３ａは、本発明の「第１低融点金属層」の一例である。
【００５６】
次に、図１を参照して、上記のような構造を有する第１実施形態の半導体レーザ素子１５０の形成プロセスについて説明する。まず、ｎ型ＧａＡｓ基板１上に、ＭＯＶＰＥ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：有機金属気相成長法）を用いて、約０．３μｍの膜厚を有するｎ型ＧａＩｎＰからなるｎ型バッファ層２、約２μｍの膜厚を有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層３、ＧａＩｎＰ／ＡｌＧａＩｎＰからなる多重量子井戸（ＭＱＷ）発光層４、約０．３μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層５、約１．２μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層６、および、約０．１μｍの膜厚を有するｐ型ＧａＩｎＰからなるｐ型コンタクト層７を順次形成する。
【００５７】
次に、フォトリソグラフィ技術とエッチング技術とを用いて、ｐ型第２クラッド層６およびｐ型コンタクト層７からなるメサ形状（台形状）のリッジ部およびダミーリッジ部を形成する。リッジ部およびダミーリッジ部は、約１．３μｍの高さを有するとともに、リッジ部の底部の幅が約２．５μｍ、および、ダミーリッジ部の底部の幅が約２０μｍになるように形成する。
【００５８】
次に、ＭＯＶＰＥ法を用いて、中央部のリッジ部上のＳｉＯ2からなるマスク層（図示せず）をマスクとして、ｐ型第１クラッド層５の上面上と、リッジ部の側面と、中央部のリッジ部以外のダミーリッジ部の上面上とを覆うように、約０．３μｍの膜厚を有するｎ型ＡｌＩｎＰからなるｎ型光閉じ込め層８および約０．５μｍの膜厚を有するｎ型ＧａＡｓからなるｎ型電流ブロック層９を成長させる。これらのｎ型光閉じ込め層８およびｎ型電流ブロック層９は、ダミーリッジ部の上面上を覆うように形成されているため、ダミーリッジ部には電流が流れない。その後、中央部のリッジ部上のＳｉＯ2からなるマスク層（図示せず）を除去する。この場合、ｎ型光閉じ込め層８およびｎ型電流ブロック層９は、ＳｉＯ2膜からなるマスク層（図示せず）の側面上にも形成されるため、ＳｉＯ2からなるマスク層（図示せず）を除去した後、リッジ部の上面より上に突出した形状のｎ型光閉じ込め層８およびｎ型電流ブロック層９が形成される。
【００５９】
この後、ＭＯＶＰＥ法を用いて、露出されたリッジ部の上面上およびｎ型電流ブロック層９の上面上を覆うように、約３μｍの膜厚を有するｐ型ＧａＡｓからなるｐ型キャップ層１０を形成する。次に、ｐ型キャップ層１０上に、リフトオフ法を用いて、約０．１μｍの膜厚を有するＣｒ層および約３μｍの膜厚を有するＡｕ層の積層膜からなるｐ側電極１１を形成する。中央部のリッジ部上のｐ側電極１１は、中央部のリッジ部の上面より上に突出した形状のｎ型光閉じ込め層８およびｎ型電流ブロック層９の形状を反映した凹凸形状を有するように形成されている。また、ｐ側電極１１は、リッジ部およびダミーリッジ部の形状を反映した凹凸形状に形成されるとともに、ダミーリッジ部上に形成されたｐ側電極１１は、中央部のリッジ部の上面上に形成されたｐ側電極１１に比べて、ｎ型光閉じ込め層８およびｎ型電流ブロック層９の厚み分だけ高い位置に形成されている。
【００６０】
また、ｎ型ＧａＡｓ基板１の膜厚が約１００μｍ程度になるまで、ｎ型ＧａＡｓ基板１の裏面をエッチングした後に、ｎ型ＧａＡｓ基板１の裏面に、約０．２μｍの膜厚を有するＡｕ−Ｇｅ層、約０．０１μｍの膜厚を有するＮｉ層、および、約０．５μｍの膜厚を有するＡｕ層の積層膜からなるｎ側電極１２を真空蒸着により形成する。この後、不活性ガスを用いて、約４３０℃の温度で約５分間の熱処理を行うことにより、オーミックコンタクトを得る。
【００６１】
この後、第１実施形態では、ｐ側電極１１上に、リフトオフ法を用いて、約０．３μｍの膜厚を有するＡｕ−Ｓｎ２０％および約０．６μｍの膜厚を有するＡｕ−Ｓｎ９０％を蒸着させることにより、Ａｕ−Ｓｎ２０％およびＡｕ−Ｓｎ９０％からなる融着材としての低融点金属層１３ａを形成する。そして、低融点金属層１３ａ上に、酸化防止のために、約０．０１μｍの膜厚を有するＡｕ膜（図示せず）を形成する。
【００６２】
図２および図３は、図１に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。以下に、図１〜図３を参照して、第１実施形態による半導体レーザ素子１５０をサブマウントへ取り付ける手順について説明する。
【００６３】
まず、図２に示すように、サブマウント（基台）１４の上面の窒化アルミ層上には、Ｔｉ／Ｐｔ／Ａｕからなる金属膜１５が形成されており、この金属膜１５上には、Ｐｂ−Ｓｎ６０％またはＡｇ−Ｓｎ９５％からなる融着材としての低融点金属層１３ｂが予め形成されている。なお、低融点金属層１３ｂは、本発明の「第２低融点金属層」の一例である。
【００６４】
そして、図２に示すように、半導体レーザ素子１５０表面のｐ側電極１１側を下向きにして、半導体レーザ素子１５０側の低融点金属層１３ａとサブマウント１４側の低融点金属層１３ｂとを対向させて接触させる。この状態で、低融点金属層１３ａおよび１３ｂを、約２００℃〜約３００℃に加熱することによって溶融させる。この溶融された低融点金属層１３ａおよび１３ｂからなる低融点金属層１３によって、図３に示すように、半導体レーザ素子１５０がサブマウント１４に接合（融着）される。この場合、ｐ側電極１１の凹凸形状は、低融点金属層１３ａによって埋め込まれているため、ｐ側電極１１とサブマウント１４との間は、低融点金属層１３（１３ａおよび１３ｂ）によって隙間がない状態で埋め込まれている。
【００６５】
第１実施形態では、上記のように、ｐ側電極１１上の低融点金属層１３ａおよびサブマウント１４上の低融点金属層１３ｂを溶融させて、半導体レーザ素子１５０のｐ側電極１１とサブマウント１４とを接合することによって、半導体レーザ素子１５０表面のｐ側電極１１の凹凸形状による隙間を、低融点金属層１３ａおよび１３ｂにより埋め込むことができる。これにより、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。その結果、信頼性の良好な半導体レーザ装置を形成することができる。
【００６６】
（第２実施形態）
図４は、本発明の第２実施形態による半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。この第２実施形態では、本発明を、１つのリッジ部を有する半導体レーザ素子へ適用した例について説明する。
【００６７】
まず、図４を参照して、本発明の第２実施形態による半導体レーザ素子１５１の構造について説明する。第２実施形態による半導体レーザ素子１５１では、図１に示した第１実施形態の半導体レーザ素子１５０と同様、ｎ型ＧａＡｓ基板１上に、ｎ型バッファ層２、ｎ型クラッド層３、ＭＱＷ発光層４およびｐ型第１クラッド層５が形成されている。なお、各層２〜５の組成および膜厚は、第１実施形態の各層２〜５と同様である。
【００６８】
ｐ型第１クラッド層５の上面上には、約１．２μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層２１、および、約０．１μｍの膜厚を有するｐ型ＧａＩｎＰからなるｐ型コンタクト層２２からなるメサ形状（台形状）のリッジ部が形成されている。リッジ部は、約１．３μｍの高さを有するとともに、底部の幅が約２．５μｍになるように形成されている。また、ｐ型第１クラッド層５の上面上と、リッジ部の側面とを覆うように、約０．３μｍの膜厚を有するｎ型ＡｌＩｎＰからなるｎ型光閉じ込め層２３および約０．５μｍの膜厚を有するｎ型ＧａＡｓからなるｎ型電流ブロック層２４が形成されている。これらのｎ型光閉じ込め層２３およびｎ型電流ブロック層２４は、リッジ部の上面より上に突出した形状で形成されている。
【００６９】
そして、露出されたリッジ部の上面上およびｎ型電流ブロック層２４の上面上を覆うように、約３μｍの膜厚を有するｐ型ＧａＡｓからなるｐ型キャップ層２５が形成されている。ｐ型キャップ層２５の上面上の所定領域には、約０．１μｍの膜厚を有するＣｒ層および約３μｍの膜厚を有するＡｕ層の積層膜からなるｐ側電極２６が形成されている。リッジ部上のｐ側電極２６は、リッジ部の上面より上に突出した形状のｎ型光閉じ込め層２３およびｎ型電流ブロック層２４の形状を反映した凹凸形状を有するように形成されている。また、ｐ側電極２６は、リッジ部の形状を反映した凹凸形状に形成されている。なお、ｐ側電極２６は、本発明の「第１電極層」の一例である。
【００７０】
また、ｎ型ＧａＡｓ基板１の裏面には、約０．２μｍの膜厚を有するＡｕ−Ｇｅ層、約０．０１μｍの膜厚を有するＮｉ層、および。約０．５μｍの膜厚を有するＡｕ層の積層膜からなるｎ側電極２７が形成されている。
【００７１】
また、ｐ側電極２６上には、約０．３μｍの膜厚を有するＡｕ−Ｓｎ２０％、および、約０．６μｍの膜厚を有するＡｕ−Ｓｎ９０％からなる融着材としての低融点金属層２８ａが形成されている。この低融点金属層２８ａ上には、酸化防止のために、約０．０１μｍの膜厚を有するＡｕ膜（図示せず）が形成されている。なお、低融点金属層２８ａは、本発明の「第１低融点金属層」の一例である。
【００７２】
次に、図４を参照して、第２実施形態の半導体レーザ素子１５１の形成プロセスについて説明する。まず、図１に示した第１実施形態の形成プロセスと同様の形成プロセスを用いて、ｎ型ＧａＡｓ基板１上に、ｎ型ＧａＩｎＰからなるｎ型バッファ層２、ｎ型クラッド層３、ＭＱＷ発光層４、および、ｐ型第１クラッド層５を形成する。なお、各層２〜５の組成および膜厚は、第１実施形態の各層２〜５と同様である。次に、ｐ型第１クラッド層５上に、約１．２μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層２１、および、約０．１μｍの膜厚を有するｐ型ＧａＩｎＰからなるｐ型コンタクト層２２を順次形成する。
【００７３】
次に、フォトリソグラフィ技術とエッチング技術とを用いて、ｐ型第２クラッド層２１およびｐ型コンタクト層２２からなるメサ形状（台形状）のリッジ部を形成する。リッジ部は、約１．３μｍの高さを有するとともに、底部の幅が約２．５μｍになるように形成する。
【００７４】
次に、ＭＯＶＰＥ法を用いて、リッジ部上のＳｉＯ2からなるマスク層（図示せず）をマスクとして、ｐ型第１クラッド層５の上面上と、リッジ部の側面とを覆うように、約０．３μｍの膜厚を有するｎ型ＡｌＩｎＰからなるｎ型光閉じ込め層２３および約０．５μｍの膜厚を有するｎ型ＧａＡｓからなるｎ型電流ブロック層２４を成長させる。その後、リッジ部上のマスク層（図示せず）を除去する。この場合、ｎ型光閉じ込め層２３およびｎ型電流ブロック層２４は、ＳｉＯ2膜からなるＳｉＯ2からなるマスク層（図示せず）の側面上にも形成されるため、マスク層（図示せず）を除去した後、リッジ部の上面より上に突出した形状のｎ型光閉じ込め層２３およびｎ型電流ブロック層２４が形成される。
【００７５】
この後、ＭＯＶＰＥ法を用いて、露出されたリッジ部の上面上およびｎ型電流ブロック層２４の上面上を覆うように、約３μｍの膜厚を有するｐ型ＧａＡｓからなるｐ型キャップ層２５を形成する。次に、ｐ型キャップ層２５上に、リフトオフ法を用いて、約０．１μｍの膜厚を有するＣｒ層および約３μｍの膜厚を有するＡｕ層の積層膜からなるｐ側電極２６を形成する。ｐ側電極２６は、リッジ部の上面より上に突出した形状のｎ型光閉じ込め層２３およびｎ型電流ブロック層２４の形状を反映した凹凸形状を有するように形成されている。
【００７６】
また、ｎ型ＧａＡｓ基板１の膜厚が約１００μｍ程度になるまで、ｎ型ＧａＡｓ基板１の裏面をエッチングした後に、ｎ型ＧａＡｓ基板１の裏面に、約０．２μｍの膜厚を有するＡｕ−Ｇｅ層、約０．０１μｍの膜厚を有するＮｉ層、および、約０．５μｍの膜厚を有するＡｕ層の積層膜からなるｎ側電極２７を真空蒸着により形成する。この後、不活性ガスを用いて、約４３０℃の温度で約５分間の熱処理を行うことにより、オーミックコンタクトを得る。
【００７７】
この後、第２実施形態では、ｐ側電極２６上に、リフトオフ法を用いて、約０．３μｍの膜厚を有するＡｕ−Ｓｎ２０％および約０．６μｍの膜厚を有するＡｕ−Ｓｎ９０％を蒸着させることにより、Ａｕ−Ｓｎ２０％およびＡｕ−Ｓｎ９０％からなる融着材としての低融点金属層２８ａを形成する。そして、低融点金属層２８ａ上に、酸化防止のために、約０．０１μｍの膜厚を有するＡｕ膜（図示せず）を形成する。
【００７８】
図５および図６は、図４に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。以下に、図４〜図６を参照して、第２実施形態による半導体レーザ素子１５１をサブマウントへ取り付ける手順について説明する。
【００７９】
まず、図５に示すように、サブマウント（基台）１４の上面の窒化アルミ層上に、Ｔｉ／Ｐｔ／Ａｕからなる金属膜１５が形成されており、この金属膜１５上には、Ｐｂ−Ｓｎ６０％またはＡｇ−Ｓｎ９５％からなる融着材としての低融点金属層２８ｂが予め形成されている。なお、低融点金属層２８ｂは、本発明の「第２低融点金属層」の一例である。
【００８０】
そして、図５に示すように、半導体レーザ素子１５１表面のｐ側電極２６側を下向きにして、半導体レーザ素子１５１側の低融点金属層２８ａとサブマウント１４側の低融点金属層２８ｂとを対向させて接触させる。この状態で、低融点金属層２８ａおよび２８ｂを、約２００℃〜約３００℃に加熱することによって溶融させる。この溶融された低融点金属層２８ａおよび２８ｂからなる低融点金属層２８によって、図６に示すように、半導体レーザ素子１５１がサブマウント１４に接合（融着）される。この場合、ｐ側電極２６の凹凸形状は、低融点金属層２８ａによって埋め込まれているため、ｐ側電極２６とサブマウント１４との間は、低融点金属層２８（２８ａおよび２８ｂ）によって隙間がない状態で埋め込まれている。このため、ｐ側電極２６の凸部とサブマウント１４上の金属膜１５とが接触しない状態で、半導体レーザ素子１５１はサブマウント１４にジャンクションダウンで取り付けられる。
【００８１】
第２実施形態では、上記のように、ｐ側電極２６上の低融点金属層２８ａおよびサブマウント１４上の低融点金属層２８ｂを溶融させて、半導体レーザ素子１５１のｐ側電極２６とサブマウント１４とを接合することによって、半導体レーザ素子１５１表面のｐ側電極２６の凹凸形状による隙間を、低融点金属層２８ａおよび２８ｂにより埋め込むことができる。これにより、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。このように、接着強度を向上させることができるので、半導体レーザ素子１５１をサブマウント１４に取り付ける際に、半導体レーザ素子１５１を傾くことなく安定して取り付けることができる。また、低融点金属層２８ａとして柔らかい材料（Ａｕ−Ｓｎ９０％）を用いることによって、リッジ部を有する半導体レーザ素子１５１においては、柔らかい材料である低融点金属層２８ａによりリッジ部を埋め込むことができるので、リッジ部に加わる応力を有効に緩和することができる。その結果、応力に起因する動作電流および動作電圧の増加を防止することができるので、信頼性の良好な半導体レーザ装置を形成することができる。
【００８２】
（第３実施形態）
図７は、本発明の第３実施形態による半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。図８は、図７に示した半導体レーザ素子の共振器方向に対して平行な方向の共振器端面近傍の拡大図である。この第３実施形態では、本発明を、１つのリッジ部を有するとともに、共振器端面近傍に電流非注入領域を有する半導体レーザ素子に適用した例について説明する。
【００８３】
まず、図７および図８を参照して、本発明の第３実施形態による半導体レーザ素子１５２の構造について説明する。第３実施形態による半導体レーザ素子１５２では、図１に示した第１実施形態の半導体レーザ素子１５０と同様、ｎ型ＧａＡｓ基板１上に、ｎ型バッファ層２、ｎ型クラッド層３、ＭＱＷ発光層４およびｐ型第１クラッド層５が形成されている。なお、各層２〜５の組成および膜厚は、第１実施形態の各層２〜５と同様である。
【００８４】
ｐ型第１クラッド層５の上面上には、約１．２μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層２１、および、約０．１μｍの膜厚を有するｐ型ＧａＩｎＰからなるｐ型コンタクト層２２からなるメサ形状（台形状）のリッジ部が形成されている。リッジ部は、約１．３μｍの高さを有するとともに、底部の幅が約２．５μｍになるように形成されている。また、ｐ型第１クラッド層５の上面上と、リッジ部の側面とを覆うように、約０．３μｍの膜厚を有するｎ型ＡｌＩｎＰからなるｎ型光閉じ込め層３１が形成されている。また、ｎ型光閉じ込め層３１の上面上のほぼ全面と、リッジ部の上面（ｐ型コンタクト層２２の上面）上の共振器端面近傍領域とを覆うように、約０．５μｍの膜厚を有するｎ型ＧａＡｓからなるｎ型電流ブロック層３２が形成されている。リッジ部の上面上のｎ型電流ブロック層３２は、共振器端面から約３０μｍの長さを有するように形成されている。このようにして、共振器端面近傍のｎ型電流ブロック層３２が形成されている領域の下方に、電流非注入領域が形成されている。これらのｎ型光閉じ込め層３１およびｎ型電流ブロック層３２は、共振器端面近傍領域以外の領域では、リッジ部の上面より上に突出した形状で形成されている。
【００８５】
そして、露出されたリッジ部の上面上およびｎ型電流ブロック層３２の上面上を覆うように、約３μｍの膜厚を有するｐ型ＧａＡｓからなるｐ型キャップ層３３が形成されている。ｐ型キャップ層３３の上面上の所定領域には、約０．１μｍの膜厚を有するＣｒ層および約１μｍの膜厚を有するＡｕ層の積層膜からなるｐ側第１電極３４が形成されている。また、ｐ側第１電極３４上の電流非注入領域以外の領域には、約０．１μｍの膜厚を有するＰｄ層および約２μｍの膜厚を有するＡｕ層の積層膜からなるｐ側第２電極３５が形成されている。このｐ側第２電極３５は、リッジ部の上面より上に突出した形状のｎ型光閉じ込め層３１およびｎ型電流ブロック層３２の形状を反映した凹凸形状を有するように形成されている。また、ｐ側第２電極３５は、リッジ部の形状を反映した凹凸形状に形成されている。なお、ｐ側第２電極３５は、本発明の「第１電極層」の一例である。
【００８６】
また、ｎ型ＧａＡｓ基板１の裏面には、約０．２μｍの膜厚を有するＡｕ−Ｇｅ層、約０．０１μｍの膜厚を有するＮｉ層、および。約０．５μｍの膜厚を有するＡｕ層の積層膜からなるｎ側電極３６が形成されている。
【００８７】
また、ｐ側第２電極３５上には、約０．３μｍの膜厚を有するＡｕ−Ｓｎ２０％、および、約０．６μｍの膜厚を有するＡｕ−Ｓｎ９０％からなる融着材としての低融点金属層３７ａが形成されている。この低融点金属層３７ａ上には、酸化防止のために、約０．０１μｍの膜厚を有するＡｕ膜（図示せず）が形成されている。なお、低融点金属層３７ａは、本発明の「第１低融点金属層」の一例である。
【００８８】
次に、図７および図８を参照して、第３実施形態の半導体レーザ素子１５２の形成プロセスについて説明する。まず、図１に示した第１実施形態の形成プロセスと同様の形成プロセスを用いて、ｎ型ＧａＡｓ基板１上に、ｎ型ＧａＩｎＰからなるｎ型バッファ層２、ｎ型クラッド層３、ＭＱＷ発光層４、および、ｐ型第１クラッド層５を形成する。なお、各層２〜５の組成および膜厚は、第１実施形態の各層２〜５と同様である。次に、ｐ型第１クラッド層５上に、約１．２μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層２１、および、約０．１μｍの膜厚を有するｐ型ＧａＩｎＰからなるｐ型コンタクト層２２を順次形成する。その後、図４に示した第２実施形態の形成プロセスと同様の形成プロセスを用いて、ｐ型第１クラッド層５上に、ｐ型第２クラッド層２１およびｐ型コンタクト層２２からなるメサ形状（台形状）のリッジ部を形成する。リッジ部は、約１．３μｍの高さを有するとともに、底部の幅が約２．５μｍになるように形成する。
【００８９】
次に、ＭＯＶＰＥ法を用いて、リッジ部上のＳｉＯ2からなるマスク層（図示せず）をマスクとして、ｐ型第１クラッド層５の上面上と、リッジ部の側面とを覆うように、約０．３μｍの膜厚を有するｎ型ＡｌＩｎＰからなるｎ型光閉じ込め層３１を成長させる。また、ｎ型光閉じ込め層３１の上面上のほぼ全面と、リッジ部の上面（ｐ型コンタクト層２２の上面）上の共振器端面近傍領域とを覆うように、約０．５μｍの膜厚を有するｎ型ＧａＡｓからなるｎ型電流ブロック層３２を成長させる。リッジ部の上面上のｎ型電流ブロック層３２は、共振器端面から約３０μｍの長さを有するように形成する。このようにして、共振器端面近傍のｎ型電流ブロック層３２が形成されている領域の下方に、電流非注入領域が形成される。その後、リッジ部上のＳｉＯ2からなるマスク層（図示せず）を除去する。この場合、ｎ型光閉じ込め層３１およびｎ型電流ブロック層３２は、ＳｉＯ2からなるマスク層（図示せず）の側面上にも形成されるため、マスク層（図示せず）を除去した後、リッジ部の上面より上に突出した形状のｎ型光閉じ込め層３１およびｎ型電流ブロック層３２が形成される。
【００９０】
この後、ＭＯＶＰＥ法を用いて、露出されたリッジ部の上面上およびｎ型電流ブロック層３２の上面上を覆うように、約３μｍの膜厚を有するｐ型ＧａＡｓからなるｐ型キャップ層３３を形成する。次に、ｐ型キャップ層３３上に、リフトオフ法を用いて、約０．１μｍの膜厚を有するＣｒ層および約１μｍの膜厚を有するＡｕ層の積層膜からなるｐ側第１電極３４を形成する。その後、ｐ側第１電極３４上の電流非注入領域以外の領域に、リフトオフ法を用いて、約０．１μｍの膜厚を有するＰｄ層および約２μｍの膜厚を有するＡｕ層の積層膜からなるｐ側第２電極３５を形成する。ｐ側第２電極３５は、リッジ部の上面より上に突出した形状のｎ型光閉じ込め層３１およびｎ型電流ブロック層３２の形状を反映した凹凸形状を有するように形成されている。
【００９１】
また、ｎ型ＧａＡｓ基板１の膜厚が約１００μｍ程度になるまで、ｎ型ＧａＡｓ基板１の裏面をエッチングした後に、ｎ型ＧａＡｓ基板１の裏面に、約０．２μｍの膜厚を有するＡｕ−Ｇｅ層、約０．０１μｍの膜厚を有するＮｉ層、および、約０．５μｍの膜厚を有するＡｕ層の積層膜からなるｎ側電極３６を真空蒸着により形成する。この後、不活性ガスを用いて、約４３０℃の温度で約５分間の熱処理を行うことにより、オーミックコンタクトを得る。
【００９２】
この後、第３実施形態では、ｐ側第２電極３５上に、リフトオフ法を用いて、約０．３μｍの膜厚を有するＡｕ−Ｓｎ２０％および約０．６μｍの膜厚を有するＡｕ−Ｓｎ９０％を蒸着させることにより、Ａｕ−Ｓｎ２０％およびＡｕ−Ｓｎ９０％からなる融着材としての低融点金属層３７ａを形成する。そして、低融点金属層３７ａ上に、酸化防止のために、約０．０１μｍの膜厚を有するＡｕ膜（図示せず）を形成する。
【００９３】
図９および図１０は、図７に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。以下に、図７〜図１０を参照して、第３実施形態による半導体レーザ素子１５２をサブマウントへ取り付ける手順について説明する。
【００９４】
まず、図９に示すように、サブマウント（基台）１４の上面の窒化アルミ層上に、Ｔｉ／Ｐｔ／Ａｕからなる金属膜１５が形成されており、この金属膜１５上には、Ｐｂ−Ｓｎ６０％またはＡｇ−Ｓｎ９５％からなる融着材としての低融点金属層３７ｂが予め形成されている。なお、低融点金属層３７ｂは、本発明の「第２低融点金属層」の一例である。
【００９５】
そして、図９に示すように、半導体レーザ素子１５２の表面のｐ側第２電極３５側を下向きにして、半導体レーザ素子１５２側の低融点金属層３７ａとサブマウント１４側の低融点金属層３７ｂとを対向させて接触させる。この状態で、低融点金属層３７ａおよび３７ｂを、約２００℃〜約３００℃に加熱することによって溶融させる。この溶融された低融点金属層３７ａおよび３７ｂからなる低融点金属層３７によって、図１０に示すように、半導体レーザ素子１５２がサブマウント１４に接合（融着）される。この場合、ｐ側第２電極３５の凹凸形状は、低融点金属層３７ａによって埋め込まれているため、ｐ側第２電極３５とサブマウント１４との間は、低融点金属層３７（３７ａおよび３７ｂ）によって隙間がない状態で埋め込まれている。このようにして、ｐ側第２電極３５の凸部とサブマウント１４上の金属膜１５とが接触しない状態で、半導体レーザ素子１５２がサブマウント１４にジャンクションダウンで取り付けられた第３実施形態の半導体レーザ装置が形成される。
【００９６】
ここで、ｐ側第２電極３５側に低融点金属層３７ａを設けた本発明の第３実施形態による半導体レーザ装置（図１０参照）と、ｐ側第２電極１３５側に低融点金属層を設けていない従来（比較例）の半導体レーザ装置（図２３参照）の特性温度を調べた結果について説明する。
【００９７】
表１に、第３実施形態の半導体レーザ装置および従来（比較例）の半導体レーザ装置の２５℃および６０℃におけるしきい値電流（Ｉｔｈ）、水平広がり角度（θｈ）、垂直広がり角度（θｖ）、発振波長（λｐ）、および、特性温度（Ｔｏ）の値を示す。なお、特性温度（Ｔｏ）は、２５℃におけるしきい値電流と６０℃におけるしきい値電流とを比較することにより求めた。
【００９８】
【表１】
表１に示すように、第３実施形態の半導体レーザ装置および従来（比較例）の半導体レーザ装置では、しきい値電流（Ｉｔｈ）、水平広がり角度（θｈ）、垂直広がり角度（θｖ）および発振波長（λｐ）を、ほぼ同じ値になるように設定した。このような条件下で、従来（比較例）の半導体レーザ装置の特性温度は、８５．２Ｋであった。一方、第３実施形態の半導体レーザ装置の特性温度は、９４．５Ｋであり、従来（比較例）の半導体レーザ装置の特性温度に比べて、約９Ｋ高い値を示した。したがって、特性温度の値が高いほど、高温での動作が良好であることを示すので、第３実施形態の半導体レーザ装置は、従来（比較例）の半導体レーザ装置に比べて、良好な放熱特性を有することがわかった。
【００９９】
次に、第３実施形態の半導体レーザ装置（図１０参照）と、従来（比較例）の半導体レーザ装置（図２３参照）との高温動作の信頼性を調べた結果について説明する。
【０１００】
図１１は、本発明の第３実施形態による半導体レーザ装置および従来（比較例）の半導体レーザ装置（図２３参照）のパルス通電試験の結果を示した特性図である。図１１を参照して、第３実施形態の半導体レーザ装置と、従来（比較例）の半導体レーザ装置とのパルス通電試験における動作電圧の経時変化を比較する。なお、図１１に示したパルス通電試験の測定条件は、周囲温度：６０℃、動作パルスの比（デューティ）：５０％、および、光出力：８０ｍＷとした。
【０１０１】
図１１に示すように、従来（比較例）の半導体レーザ装置では、時間の経過とともに、動作電流が増加することが判明した。一方、本発明の第３実施形態による半導体レーザ装置では、時間の経過に関わらず、動作電流はほとんど増加しないことが判明した。したがって、第３実施形態の半導体レーザ装置では、従来（比較例）の半導体レーザ装置に比べて、高温動作の信頼性が向上されることがわかった。すなわち、第３実施形態の半導体レーザ装置は、従来（比較例）の半導体レーザ装置に比べて、良好な放熱特性を有するとともに、信頼性が向上されることがわかった。
【０１０２】
第３実施形態では、上記のように、ｐ側第２電極３５上の低融点金属層３７ａおよびサブマウント１４上の低融点金属層３７ｂを溶融させて、半導体レーザ素子１５２のｐ側第２電極３５とサブマウント１４とを接合することによって、半導体レーザ素子１５２表面のｐ側第２電極３５の凹凸形状による隙間を、低融点金属層３７ａおよび３７ｂにより埋め込むことができる。これにより、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。このように、接着強度を向上させることができるので、半導体レーザ素子１５２をサブマウント１４に取り付ける際に、半導体レーザ素子１５２を傾くことなく安定して取り付けることができる。また、低融点金属層３７ａとして柔らかい材料（Ａｕ−Ｓｎ９０％）を用いることによって、リッジ部を有する半導体レーザ素子１５２においては、柔らかい材料である低融点金属層３７ａによりリッジ部を埋め込むことができるので、リッジ部に加わる応力を有効に緩和することができる。その結果、応力に起因する動作電流および動作電圧の増加を防止することができるので、信頼性の良好な半導体レーザ装置を形成することができる。
【０１０３】
（第１参考形態）
図１２は、本発明の第１参考形態による半導体レーザ素子を示した斜視図である。図１３は、図１２に示した半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。この第１参考形態では、半導体レーザ素子のｐ側電極上に低融点金属層を設ける構造を窒化物系半導体レーザに適用した例について説明する。以下、図１２および図１３を参照して、詳細に説明する。
【０１０４】
第１参考形態による半導体レーザ素子１５３では、サファイア基板４１上に、約４μｍの膜厚を有するｎ型ＧａＮからなるｎ型コンタクト層４２、約１μｍの膜厚を有するｎ型ＡｌＧａＮからなるｎ型クラッド層４３、および、ＭＱＷ発光層４４が形成されている。このＭＱＷ発光層４４は、約８ｎｍの膜厚を有する３つのＩｎxＧａ1-xＮからなる量子井戸層と、約１６ｎｍの膜厚を有する４つのＩｎyＧａ1-yＮからなる量子障壁層とが交互に積層された構造を有する。ここで、ｘ＞ｙであり、第１参考形態においては、ｘ＝０．１３およびｙ＝０．０５である。なお、ＭＱＷ発光層４４は、本発明の「発光層」の一例である。
【０１０５】
ＭＱＷ発光層４４上には、約１．５μｍの幅の凸部を有するＡｌvＧａ1-vＮ（ｖ＝０．０８）からなるｐ型クラッド層４５が形成されている。このｐ型クラッド層４５の凸部の膜厚は、約０．４μｍであり、ｐ型クラッド層４５の凸部以外の領域の膜厚は、約０．１μｍである。ｐ型クラッド層４５の凸部の上面上には、約０．０７μｍの膜厚を有するｐ型ＧａＮからなるｐ型コンタクト層４６が形成されている。これらのｐ型クラッド層４５の凸部およびｐ型コンタクト層４６によって、リッジ部が構成されている。また、ｐ型コンタクト層４６の上面上には、約１ｎｍの膜厚を有するＰｔ層と、約３ｎｍの膜厚を有するＰｄ層とからなるｐ側オーミック電極４７が形成されている。
【０１０６】
また、ｐ型クラッド層４５からｎ型コンタクト層４２までの一部領域が除去されて、ｎ型コンタクト層４２の上面が露出されている。そして、リッジ部およびリッジ部上のｐ側オーミック電極４７の側面と、ｐ型クラッド層４５の平坦部と、エッチングにより露出されたＭＱＷ発光層４４、ｎ型クラッド層４３およびｎ型コンタクト層４２の側面と、ｎ型コンタクト層４２の上面の一部領域とを覆うように、約０．２μｍの膜厚を有するＳｉＯ2からなる電流ブロック層４８が形成されている。
【０１０７】
そして、電流ブロック層４８上の一部領域には、ｐ側オーミック電極４７を覆うように、約０．１μｍの膜厚を有するＮｉ層および約３μｍの膜厚を有するＡｕ層からなるｐ側パッド電極４９が形成されている。ｐ側パッド電極４９は、リッジ部の形状を反映した凹凸形状や電流ブロック層４８の形状を反映した細かい凹凸形状（図示せず）を有するように形成されている。
【０１０８】
また、ｎ型コンタクト層４２の露出された表面上には、約１０ｎｍの膜厚を有するＴｉ層および約０．１μｍの膜厚を有するＡｌ層からなるｎ側オーミック電極５０が形成されている。ｎ側オーミック電極５０の上面上の一部領域には、約０．１μｍの膜厚を有するＮｉ層および約３μｍの膜厚を有するＡｕ層からなるｎ側パッド電極５１が形成されている。なお、ｐ側パッド電極４９は、本発明の「第１電極層」の一例であり、ｎ側パッド電極５１は、本発明の「第２電極層」の一例である。
【０１０９】
ここで、第１参考形態の半導体レーザ素子１５３では、ｐ側パッド電極４９上に、約１μｍの膜厚を有するＳｎからなる低融点金属層５２ａが形成されている。低融点金属層５２ａ上には、酸化防止のために、約０．０１μｍの膜厚を有するＡｕ膜（図示せず）が形成されている。また、ｎ側パッド電極５１上には、約１μｍの膜厚を有するＳｎからなる低融点金属層５３ａが形成されている。低融点金属層５３ａ上には、酸化防止のために、約０．０１μｍの膜厚を有するＡｕ膜（図示せず）が形成されている。なお、低融点金属層５２ａおよび５３ａは、本発明の「第１低融点金属層」の一例である。
【０１１０】
上記した第１参考形態による半導体レーザ素子１５３の形成プロセスとしては、半導体各層４２〜４６をＭＯＶＰＥ法を用いて形成するとともに、電流ブロック層４８を、たとえばプラズマＣＶＤ法を用いて形成する。なお、結晶成長におけるｎ型ドーパントとしては、Ｓｉを用いるとともに、ｐ型のドーパントとしては、Ｍｇを用いる。また、各電極４７および４９〜５１は、たとえば真空蒸着法を用いて形成する。そして、低融点金属層５２ａおよび５３ａを形成する。このようにして、図１２および図１３に示した第１参考形態の半導体レーザ素子１５３が形成されている。
【０１１１】
図１４は、図１２および図１３に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。以下に、図１２〜図１４を参照して、第１参考形態による半導体レーザ素子１５３をサブマウントへ取り付ける手順について説明する。
【０１１２】
まず、図１４に示すように、ステム５５に取り付けられた窒化アルミからなる
サブマウント（基台）５４の上面上には、低融点金属層５２ａと接触する領域には、約４μｍの膜厚を有するＡｇ−Ｓｎ９６．５％からなる融着材としての低融点金属層５２ｂが予め形成されている。また、サブマウント（基台）５４の上面上の、低融点金属層５３ａと接触する領域には、約４μｍの膜厚を有するＡｇ−Ｓｎ９６．５％からなる融着材としての低融点金属層５３ｂが予め形成されている。なお、低融点金属層５２ｂおよび５３ｂは、本発明の「第２低融点金属層」の一例である。
【０１１３】
そして、半導体レーザ素子１５３表面のｐ側パッド電極４９およびｎ側パッド電極５１側を下向きにして、半導体レーザ素子１５３側の低融点金属層５２ａおよび５３ａとサブマウント５４側の低融点金属層５２ｂおよび５３ｂとを対向させて接触させる。この状態で、低融点金属層５２ａ、５３ａ、５２ｂおよび５３ｂを、約２５０℃まで加熱することによって溶融させると、低融点金属５２ａ、５３ａ、５２ｂおよび５３ｂは、その形状が変化することにより平坦化する。また、低融点金属層５２ａ、５３ａ、５２ｂおよび５３ｂの構成元素（Ｓｎ、ＡｇおよびＡｕ）が相互に拡散することにより、これらの構成元素の含有量、融着速度および降温速度によっては、これらの構成元素の界面において濃度変調が生じる場合がある。このようにして、図１４に示すように、半導体レーザ素子１５３がサブマウント５４に接合（融着）される。この場合、ｐ側パッド電極４９の凹凸形状は、低融点金属層５２ａによって埋め込まれているため、ｐ側パッド電極４９とサブマウント５４との間は、低融点金属層５２ａおよび５２ｂによって隙間がない状態で埋め込まれている。
【０１１４】
第１参考形態では、上記のように、ｐ側パッド電極４９上の低融点金属層５２ａおよびサブマウント５４上の低融点金属層５２ｂを溶融させて、半導体レーザ素子１５３のｐ側パッド電極４９とサブマウント５４とを接合することによって、半導体レーザ素子１５３表面のｐ側パッド電極４９の凹凸形状による隙間を、低融点金属層５２ａおよび５２ｂにより埋め込むことができる。これにより、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。また、低融点金属層５２ａおよび５２ｂとして柔らかい材料（ＳｎおよびＡｇ−Ｓｎ９６．５％）を用いることによって、リッジ部を有する半導体レーザ素子１５３においては、柔らかい材料である低融点金属層５２ａおよび５２ｂによりリッジ部を埋め込むことができるので、リッジ部に加わる応力を有効に緩和することができる。その結果、応力に起因する動作電流および動作電圧の増加を防止することができるので、信頼性の良好な半導体レーザ装置を形成することができる。
【０１１５】
（第２参考形態）
図１５は、本発明の第２参考形態による半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。この第２参考形態では、第１参考形態のサファイア基板４１の代わりに、導電性を有するｎ型ＧａＮ基板を用いた例を示している。以下、図１５を参照して、詳細に説明する。
【０１１６】
第２参考形態による半導体レーザ素子１５４では、導電性を有するｎ型ＧａＮ基板６１上に、約４μｍの膜厚を有するｎ型ＧａＮからなるｎ型コンタクト層６２、約１μｍの膜厚を有するｎ型ＡｌＧａＮからなるｎ型クラッド層６３、および、第１参考形態のＭＱＷ発光層４４と同様の組成を有するＭＱＷ発光層６４が形成されている。なお、ＭＱＷ発光層６４は、本発明の「発光層」の一例である。
【０１１７】
ＭＱＷ発光層６４上には、約１．５μｍの幅の凸部を有するＡｌvＧａ1-vＮ（ｖ＝０．０８）からなるｐ型クラッド層６５が形成されている。このｐ型クラッド層６５の凸部の膜厚は、約０．４μｍであり、ｐ型クラッド層６５の凸部以外の領域の膜厚は、約０．１μｍである。ｐ型クラッド層６５の凸部の上面上には、約０．０７μｍの膜厚を有するｐ型ＧａＮからなるｐ型コンタクト層６６が形成されている。これらのｐ型クラッド層６５の凸部およびｐ型コンタクト層６６によって、リッジ部が構成されている。また、ｐ型コンタクト層６６の上面上には、約１ｎｍの膜厚を有するＰｔ層および約３ｎｍの膜厚を有するＰｄ層からなるｐ側オーミック電極６７が形成されている。
【０１１８】
また、リッジ部およびリッジ部上のｐ側オーミック電極６７の側面と、ｐ型クラッド層６５の平坦部とを覆うように、約０．２μｍの膜厚を有するＳｉＯ2からなる電流ブロック層６８が形成されている。
【０１１９】
そして、電流ブロック層６８上の一部領域には、ｐ側オーミック電極６７を覆うように、約０．１μｍの膜厚を有するＮｉ層および約３μｍの膜厚を有するＡｕ層からなるｐ側パッド電極６９が形成されている。ｐ側パッド電極６９は、リッジ部の形状を反映した凹凸形状や電流ブロック層６８の形状を反映した細かい凹凸形状（図示せず）を有するように形成されている。
【０１２０】
また、ｎ型ＧａＮ基板６１の裏面には、約１０ｎｍの膜厚を有するＴｉ層および約０．１μｍの膜厚を有するＡｌ層からなるｎ側オーミック電極７０が形成されている。ｎ側オーミック電極７０の裏面には、約０．１μｍの膜厚を有するＮｉ層および約３μｍの膜厚を有するＡｕ層からなるｎ側パッド電極７１が形成されている。なお、ｐ側パッド電極６９は、本発明の「第１電極層」の一例である。
【０１２１】
ここで、第２参考形態の半導体レーザ素子１５４では、ｐ側パッド電極６９上に、約１μｍの膜厚を有するＳｎからなる低融点金属層７２ａが形成されている。低融点金属層７２ａ上には、酸化防止のために、約０．０１μｍの膜厚を有するＡｕ膜（図示せず）が形成されている。なお、低融点金属層７２ａは、本発明の「第１低融点金属層」の一例である。
【０１２２】
上記した第２参考形態による半導体レーザ素子１５４の形成プロセスとしては、半導体各層６２〜６６をＭＯＶＰＥ法を用いて形成するとともに、電流ブロック層６８を、たとえばプラズマＣＶＤ法を用いて形成する。なお、結晶成長におけるｎ型ドーパントとしては、Ｓｉを用いるとともに、ｐ型のドーパントとしては、Ｍｇを用いる。また、各電極６７、６９〜７１は、たとえば真空蒸着法を用いて形成する。そして、低融点金属層７２ａを形成する。このようにして、図１５に示した第２参考形態の半導体レーザ素子１５４が形成されている。
【０１２３】
図１６は、図１５に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。以下に、図１５および図１６を参照して、第２参考形態による半導体レーザ素子１５４をサブマウントへ取り付ける手順について説明する。
【０１２４】
まず、図１６に示すように、ステム（図示せず）に取り付けられた窒化アルミからなるサブマウント（基台）７３の上面上には、約４μｍの膜厚を有するＡｇ−Ｓｎ９６．５％からなる融着材としての低融点金属層７２ｂが予め形成されている。なお、低融点金属層７２ｂは、本発明の「第２低融点金属層」の一例である。
【０１２５】
そして、半導体レーザ素子１５４表面のｐ側パッド電極６９側を下向きにして、半導体レーザ素子１５４側の低融点金属層７２ａとサブマウント７３側の低融点金属層７２ｂとを対向させて接触させる。この場合、低融点金属層７２ａおよび７２ｂを、約２５０℃まで加熱することによって溶融させると、低融点金属７２ａおよび７２ｂは、その形状が変化することにより平坦化する。また、低融点金属層７２ａおよび７２ｂの構成元素（Ｓｎ、ＡｇおよびＡｕ）が相互に拡散することにより、これらの構成元素の含有量、融着速度および降温速度によっては、これらの構成元素の界面において濃度変調が生じる場合がある。このようにして、図１６に示すように、半導体レーザ素子１５４がサブマウント７３に接合される。この場合、ｐ側パッド電極６９の凹凸形状は、低融点金属層７２ａによって埋め込まれているため、ｐ側パッド電極６９とサブマウント７３との間は、低融点金属層７２ａおよび７２ｂによって隙間がない状態で埋め込まれている。
【０１２６】
第２参考形態では、上記のように、ｐ側パッド電極６９上の低融点金属層７２ａおよびサブマウント７３上の低融点金属層７２ｂを溶融させて、半導体レーザ素子１５４のｐ側パッド電極６９とサブマウント７３とを接合することによって、半導体レーザ素子１５４表面のｐ側パッド電極６９の凹凸形状による隙間を、低融点金属層７２ａおよび７２ｂにより埋め込むことができる。これにより、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。また、低融点金属層７２ａおよび７２ｂとして柔らかい材料（ＳｎおよびＡｇ−Ｓｎ９６．５％）を用いることによって、リッジ部を有する半導体レーザ素子１５４においては、柔らかい材料である低融点金属層７２ａおよび７２ｂによりリッジ部を埋め込むことができるので、リッジ部に加わる応力を有効に緩和することができる。その結果、応力に起因する動作電流および動作電圧の増加を防止することができるので、信頼性の良好な半導体レーザ装置を形成することができる。
【０１２７】
なお、今回開示された実施形態及び参考形態は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態及び参考形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１２８】
たとえば、上記第１および第２参考形態では、サブマウント上に、Ａｇ−Ｓｎ９６．５％からなる低融点金属層を形成したが、本発明はこれに限らず、Ａｇ−Ｓｎ９６．５％からなる低融点金属層上に、Ａｇ−Ｓｎの酸化を防止するために、約０．０１μｍの膜厚を有するＡｕからなる金属膜を設けてもよい。
【０１２９】
【発明の効果】
以上のように、本発明によれば、半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付ける構造において、信頼性を向上させることが可能な半導体レーザ装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態による半導体レーザ装置を示した共振器方向に対して垂直な方向の断面図である。
【図２】 図１に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。
【図３】 図１に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。
【図４】 本発明の第２実施形態による半導体レーザ装置を示した共振器方向に対して垂直な方向の断面図である。
【図５】 図４に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。
【図６】 図４に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。
【図７】 本発明の第３実施形態による半導体レーザ装置を示した共振器方向に対して垂直な方向の断面図である。
【図８】 図７に示した半導体レーザ素子の共振器方向に対して平行な方向の共振器端面近傍の拡大図である。
【図９】 図７に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。
【図１０】 図７に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。
【図１１】 本発明の第３実施形態による半導体レーザ装置および従来（比較例）の半導体レーザ装置のパルス通電試験の結果を示した特性図である。
【図１２】 本発明の第１参考形態による半導体レーザ素子を示した斜視図である。
【図１３】 図１２に示した半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。
【図１４】 図１２に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための斜視図である。
【図１５】 本発明の第２参考形態による半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。
【図１６】 図１５に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。
【図１７】 従来の第１の例による半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。
【図１８】 図１７に示した従来の第１の例による半導体レーザ素子をジャンクションダウンでサブマウントに取り付けた状態を示した断面図である。
【図１９】 従来の第２の例による半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。
【図２０】 図１９に示した従来の第２の例による半導体レーザ素子をジャンクションダウンでサブマウントに取り付けた状態を示した断面図である。
【図２１】 従来の第３の例による半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。
【図２２】 図２１に示した従来の第３の例による半導体レーザ素子の共振器方向に対して平行な方向の共振器端面近傍の拡大図である。
【図２３】 図２１に示した従来の第３の例による半導体レーザ素子をジャンクションダウンでサブマウントに取り付けた状態を示した断面図である。
【符号の説明】
４、４４、６４ ＭＱＷ発光層（発光層）
６、２１ ｐ型第２クラッド層（リッジ部）
７、２２、４６、６６ ｐ型コンタクト層（リッジ部）
１１、２６ ｐ側電極（第１電極層）
１３、２８、３７ 低融点金属層
１３ａ、２８ａ、３７ａ、５２ａ、５３ａ、７２ａ 低融点金属層（第１低融点金属層）
１３ｂ、２８ｂ、３７ｂ、５２ｂ、５３ｂ、７２ｂ 低融点金属層（第２低融点金属層）
１４、５４、７３ サブマウント（基台）
３５ ｐ側第２電極（第１電極層）
４５、６５ ｐ型クラッド層（リッジ部）
４９、６９ ｐ側パッド電極（第１電極層）
５１ ｎ側パッド電極（第２電極層）
１５０、１５１、１５２、１５３、１５４ 半導体レーザ素子（半導体素子）
【発明の属する技術分野】
本発明は、半導体レーザ装置およびその製造方法に関し、特に、半導体レーザ素子を基台にジャンクションダウンで取り付ける半導体レーザ装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体レーザ素子をサブマウント（基台）に、ジャンクションダウンで取り付ける半導体レーザ装置が知られている。ジャンクションダウンとは、半導体レーザ素子の発光層に近い側の表面からサブマウントに固着する方法である。
【０００３】
図１７は、従来の第１の例による複数のリッジ部を有する半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。図１７を参照して、第１の例による従来の複数のリッジ部を有する半導体レーザ素子１００の構造について説明する。
【０００４】
従来の第１の例による複数のリッジ部を有する半導体レーザ素子１００では、図１７に示すように、ｎ型ＧａＡｓ基板１０１上に、約０．３μｍの膜厚を有するｎ型ＧａＩｎＰからなるｎ型バッファ層１０２、約２μｍの膜厚を有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層１０３、ＧａＩｎＰ／ＡｌＧａＩｎＰからなる多重量子井戸（ＭＱＷ）発光層１０４、および、約０．３μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層１０５が順次形成されている。
【０００５】
ｐ型第１クラッド層１０５上の中央部には、約１．２μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層１０６と、約０．１μｍの膜厚を有するｐ型ＧａＩｎＰからなるｐ型コンタクト層１０７とから構成されるメサ形状（台形状）のリッジ部が形成されている。このリッジ部は、約２．５μｍの幅の底部を有するストライプ形状に形成されている。また、中央に位置するリッジ部と所定の間隔を隔てて、リッジ部を挟むように、リッジ部と同様の構造を有するダミーリッジ部が形成されている。
【０００６】
また、ｐ型第１クラッド層１０５の上面上と、左右に位置するダミーリッジ部の上面および側面とを覆うとともに、中央部のリッジ部の上面のみを露出させるように、約０．３μｍの膜厚を有するｎ型ＡｌＩｎＰからなるｎ型光閉じ込め層１０８および約０．５μｍの膜厚を有するｎ型ＧａＡｓからなるｎ型電流ブロック層１０９が形成されている。このため、ダミーリッジ部には、電流が流れない。そして、中央部のリッジ部の上面上およびｎ型電流ブロック層１０９の上面上の全面を覆うように、約３μｍの膜厚を有するｐ型ＧａＡｓからなるｐ型キャップ層１１０が形成されている。
【０００７】
また、ｐ型キャップ層１１０上には、約０．１μｍの膜厚を有するＣｒ層および約３μｍの膜厚を有するＡｕ層の積層膜からなるｐ側電極１１１が形成されている。このｐ側電極１１１は、リッジ部およびダミーリッジ部の形状を反映した凹凸形状に形成されるとともに、ダミーリッジ部上に形成されたｐ側電極１１１は、中央部のリッジ部の上面上に形成されたｐ側電極１１１に比べて、ｎ型光閉じ込め層１０８およびｎ型電流ブロック層１０９の厚み分だけ高い位置に形成されている。また、ｎ型ＧａＡｓ基板１０１の裏面には、約０．２μｍの膜厚を有するＡｕ−Ｇｅ層、約０．０１μｍの膜厚を有するＮｉ層、および、約０．５μｍの膜厚を有するＡｕ層の積層膜からなるｎ側電極１１２が形成されている。
【０００８】
図１８は、図１７に示した従来の第１の例による半導体レーザ素子をジャンクションダウンでサブマウントに取り付けた状態を示した断面図である。図１８を参照して、従来の第１の例による半導体レーザ素子１００は、半導体レーザ素子１００の表面のｐ側電極１１１側を下向きにして、ステム（図示せず）に取り付けられたサブマウント（基台）１１３にジャンクションダウンで取り付けられる。サブマウント１１３の上面の窒化アルミ層上には、Ｔｉ／Ｐｔ／Ａｕからなる金属膜１１４が形成されている。また、金属膜１１４上には、融着材としてのＰｂ−Ｓｎ６０％またはＡｇ−Ｓｎ９５％からなる低融点金属層１１５が形成されている。
【０００９】
半導体レーザ素子１００をｐ側電極１１１側が下向きになるようにジャンクションダウンでサブマウント１１３に取り付ける際には、ｐ側電極１１１の凸部が、融着材としての低融点金属層１１５によって、サブマウント１１３に接合（融着）される。この場合、ｐ側電極１１１の凹部と、低融点金属層１１５との間には、空洞部１１６が形成されている。
【００１０】
図１９は、従来の第２の例による１つのリッジ部を有する半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。図１９を参照して、従来の第２の例による１つのリッジ部を有する半導体レーザ素子１２０の構造について説明する。
【００１１】
従来の第２の例による１つのリッジ部を有する半導体レーザ素子１２０では、図１７に示した従来の第１の例による半導体レーザ素子１００と同様、ｎ型ＧａＡｓ基板１０１上に、ｎ型バッファ層１０２、ｎ型クラッド層１０３、ＭＱＷ発光層１０４およびｐ型第１クラッド層１０５が順次形成されている。なお、各層１０２〜１０５の膜厚および組成は、図１７に示した従来の第１の例による半導体レーザ素子１００と同様である。
【００１２】
ｐ型第１クラッド層１０５上には、約１．２μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層１２１と、約０．１μｍの膜厚を有するｐ型ＧａＩｎＰからなるｐ型コンタクト層１２２とから構成されるメサ形状（台形状）のリッジ部が形成されている。このリッジ部は、約２．５μｍの幅の底部を有するストライプ形状に形成されている。
【００１３】
また、ｐ型第１クラッド層１０５の上面上を覆うとともに、リッジ部の上面のみを露出させるように、約０．３μｍの膜厚を有するｎ型ＡｌＩｎＰからなるｎ型光閉じ込め層１２３と、約０．５μｍの膜厚を有するｎ型ＧａＡｓからなるｎ型電流ブロック層１２４とが形成されている。そして、リッジ部の上面上およびｎ型電流ブロック層１２４の上面上の全面を覆うように、約３μｍの膜厚を有するｐ型ＧａＡｓからなるｐ型キャップ層１２５が形成されている。
【００１４】
また、ｐ型キャップ層１２５上には、約０．１μｍの膜厚を有するＣｒ層および約３μｍの膜厚を有するＡｕ層の積層膜からなるｐ側電極１２６が形成されている。このｐ側電極１２６は、リッジ部の形状を反映した凹凸形状に形成されている。また、ｎ型ＧａＡｓ基板１０１の裏面には、約０．２μｍの膜厚を有するＡｕ−Ｇｅ層、約０．０１μｍの膜厚を有するＮｉ層、および、約０．５μｍの膜厚を有するＡｕ層の積層膜からなるｎ側電極１２７が形成されている。
【００１５】
図２０は、図１９に示した従来の第２の例による半導体レーザ素子をジャンクションダウンでサブマウントに取り付けた状態を示した断面図である。図２０を参照して、従来の第２の例による半導体レーザ素子１２０は、半導体レーザ素子１２０の表面のｐ側電極１２６側を下向きにして、ステム（図示せず）に取り付けられたサブマウント（基台）１１３にジャンクションダウンで取り付けられる。サブマウント１１３の上面の窒化アルミ層上には、Ｔｉ／Ｐｔ／Ａｕからなる金属膜１１４が形成されている。その金属膜１１４上には、融着材としてのＰｂ−Ｓｎ６０％またはＡｇ−Ｓｎ９５％からなる低融点金属層１１５が形成されている。
【００１６】
半導体レーザ素子１２０をｐ側電極１２６側が下向きになるようにジャンクションダウンでサブマウント１１３に取り付ける際には、ｐ側電極１２６の凸部が、融着材としての低融点金属層１１５によって、サブマウント１１３に接合（融着）される。この場合、ｐ側電極１２６の凸部以外の領域と、低融点金属層１１５との間には、空洞部１１７が形成されている。
【００１７】
図２１は、従来の第３の例による共振器端面に電流非注入領域を有する半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。図２２は、図２１に示した従来の第３の例による半導体レーザ素子の電流非注入領域付近を示した共振器方向に対して平行な方向の拡大断面図である。図２１および図２２を参照して、従来の第３の例による共振器端面に電流非注入領域を有する半導体レーザ素子１３０の構造について説明する。
【００１８】
従来の第３の例による共振器端面に電流非注入領域を有する半導体レーザ素子１３０では、図１７に示した従来の第１の例による半導体レーザ素子１００と同様、ｎ型ＧａＡｓ基板１０１上に、ｎ型バッファ層１０２、ｎ型クラッド層１０３、ＭＱＷ発光層１０４およびｐ型第１クラッド層１０５が順次形成されている。なお、各層１０２〜１０５の膜厚および組成は、図１７に示した半導体レーザ素子１００と同様である。
【００１９】
ｐ型第１クラッド層１０５上には、約１．２μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層１２１と、約０．１μｍの膜厚を有するｐ型ＧａＩｎＰからなるｐ型コンタクト層１２２とから構成されるメサ形状（台形状）のリッジ部が形成されている。このリッジ部は、約２．５μｍの幅の底部を有するストライプ形状に形成されている。
【００２０】
また、ｐ型第１クラッド層１０５の上面上を覆うとともに、リッジ部の上面のみを露出させるように、約０．３μｍの膜厚を有するｎ型ＡｌＩｎＰからなるｎ型光閉じ込め層１３１が形成されている。また、ｎ型光閉じ込め層１３１の上面上のほぼ全面と、露出されたリッジ部の上面上の共振器端面近傍領域（図２２参照）とを覆うように、約０．５μｍの膜厚を有するｎ型ＧａＡｓからなるｎ型電流ブロック層１３２が形成されている。このリッジ部の上面上の共振器端面近傍領域（図２２参照）に形成されたｎ型電流ブロック層１３２の下方に電流非注入領域が形成されている。そして、リッジ部の上面上およびｎ型電流ブロック層１３２の上面上を覆うように、約３μｍの膜厚を有するｐ型ＧａＡｓからなるｐ型キャップ層１３３が形成されている。
【００２１】
また、ｐ型キャップ層１３３上には、約０．１μｍの膜厚を有するＣｒ層および約１μｍの膜厚を有するＡｕ層の積層膜からなるｐ側第１電極１３４が形成されている。ｐ側第１電極１３４上には、電流非注入領域以外の領域に、約０．１μｍの膜厚を有するＰｄ層および約２μｍの膜厚を有するＡｕ層の積層膜からなるｐ側第２電極１３５が形成されている。このｐ側第２電極１３５は、リッジ部の形状を反映した凹凸形状に形成されている。また、ｎ型ＧａＡｓ基板１０１の裏面には、約０．２μｍの膜厚を有するＡｕ−Ｇｅ層、約０．０１μｍの膜厚を有するＮｉ層、および、約０．５μｍの膜厚を有するＡｕ層の積層膜からなるｎ側電極１３６が形成されている。
【００２２】
図２３は、図２１に示した従来の第３の例による半導体レーザ素子をジャンクションダウンでサブマウントに取り付けた状態を示した断面図である。図２３を参照して、従来の第３の例による半導体レーザ素子１３０は、半導体レーザ素子１３０の表面のｐ側第２電極１３５側を下向きにして、ステム（図示せず）に取り付けられたサブマウント（基台）１１３にジャンクションダウンで取り付けられる。サブマウント１１３の上面の窒化アルミ層上には、Ｔｉ／Ｐｔ／Ａｕからなる金属膜１１４が形成されている。その金属膜１１４上には、融着材としてのＰｂ−Ｓｎ６０％またはＡｇ−Ｓｎ９５％からなる低融点金属層１１５が形成されている。
【００２３】
半導体レーザ素子１３０をｐ側第２電極１３５側が下向きになるようにジャンクションダウンでサブマウント１１３に取り付ける際には、ｐ側第２電極１３５の凸部が、融着材としての低融点金属層１１５によって、サブマウント１１３に接合（融着）される。この場合、ｐ側第２電極１３５の凸部以外の領域と、低融点金属層１１５との間には、空洞部１１８が形成されている。
【００２４】
【発明が解決しようとする課題】
上記したように、従来の第１〜第３の例による半導体レーザ素子１００、１２０および１３０をジャンクションダウンでサブマウント１１３に取り付けた半導体レーザ装置では、サブマウント１１３上に設けられた融着材としての低融点金属層１１５によって、半導体レーザ素子１００、１２０および１３０がサブマウント１１３に接合されていた。一般に、サブマウントは、半導体レーザ素子の熱を吸収して外部に放熱するヒートシンクの役割も有する。
【００２５】
しかしながら、上記した従来の第１の例による半導体レーザ素子１００をジャンクションダウンでサブマウント１１３に接合した半導体レーザ装置では、図１８に示したように、ｐ側電極１１１の凹部と、低融点金属層１１５との間に空洞部１１６が形成されるため、放熱特性が低下するとともに、接着強度が低下するという不都合が生じる。このため、従来の第１の例による半導体レーザ装置では、信頼性が低下するという問題点があった。
【００２６】
また、上記した従来の第２および第３の例による半導体レーザ素子１２０および１３０をジャンクションダウンでサブマウント１１３に接合した半導体レーザ装置では、図２０および図２３に示したように、ｐ側電極１２６およびｐ側第２電極１３５の凸部のみがサブマウント１１３上の金属膜１１４に接触するため、ｐ側電極１２６およびｐ側第２電極１３５の凸部下のリッジ部に応力が加わるという不都合が生じる。その結果、応力に起因して動作電流および動作電圧が増加するというおそれがあった。また、ｐ側電極１２６およびｐ側第２電極１３５の凸部以外の領域と、低融点金属層１１５との間に空洞部１１７および１１８が形成されるため、放熱特性が低下するとともに、接着強度が低下するという不都合が生じる。接着強度が低下すると、半導体レーザ素子１２０および１３０をサブマウント１１３に取り付ける際に、半導体レーザ素子１２０および１３０が傾きやすくなる。このため、従来の第２および第３の例による半導体レーザ装置では、信頼性が低下するという問題点もあった。
【００２７】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の１つの目的は、半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付ける構造において、信頼性を向上させることが可能な半導体レーザ装置を提供することである。
【００２８】
この発明のもう１つの目的は、上記の半導体レーザ装置において、放熱特性および接着強度を向上させることである。
【００２９】
この発明のさらにもう１つの目的は、上記の半導体レーザ装置において、リッジ部に加わる応力に起因する動作電流および動作電圧の増加を防止することである。
【００３０】
この発明の他の目的は、半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付ける構造において、信頼性を向上させることが可能な半導体レーザ装置の製造方法を提供することである。
【００３１】
【課題を解決するための手段】
上記目的を達成するために、この発明の第１の局面による半導体レーザ装置は、発光層を含む半導体素子の表面に形成され、凹凸形状を有する第１電極層と、半導体素子が取り付けられる基台と、半導体素子表面の第１電極層と基台との間に設けられ、半導体素子表面の第１電極層と基台とを接合するための複数の低融点金属層とを備え、複数の低融点金属層は、半導体素子の第１電極層側に設けられたＡｕ−Ｓｎ組成の異なる複数のＡｕ−Ｓｎ層を含む積層膜からなる第１低融点金属層と、基台側に設けられた第２低融点金属層とを含み、第１低融点金属層は、凹凸形状の凹部及び凸部を埋め込むように形成されている。
【００３２】
この第１の局面による半導体レーザ装置では、上記のように、半導体素子表面の第１電極層と基台とを接合するための複数の低融点金属層を設けることによって、１つの低融点金属層を用いる場合と異なり、半導体素子表面の第１電極層と基台との接合面に位置する半導体素子表面の凹凸形状による隙間が複数の低融点金属層により埋め込まれやすくなる。これにより、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。このように、接着強度を向上させることができるので、半導体素子を基台に取り付ける際に、半導体素子を傾くことなく安定して取り付けることができる。また、低融点金属層として柔らかい材料を用いれば、リッジ部を有する半導体レーザ素子においては、柔らかい材料である複数の低融点金属層によりリッジ部を埋め込むことができるので、リッジ部に加わる応力を有効に緩和することができる。その結果、応力に起因する動作電流および動作電圧の増加を防止することができるので、信頼性の良好な半導体レーザ装置を得ることができる。
【００３３】
上記第１の局面による半導体レーザ装置において、好ましくは、複数の低融点金属層は、凹凸形状を埋め込んだ状態で、半導体素子表面の第１電極層と基台とを接合するように形成されている。このように構成すれば、容易に、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。
【００３４】
上記第１の局面による半導体レーザ装置において、好ましくは、複数の低融点金属層は、凹凸形状部分の高さ以上の厚みを有する。このように構成すれば、容易に、複数の低融点金属層により凹凸形状を埋め込むことができる。
【００３５】
上記第１の局面による半導体レーザ装置において、好ましくは、半導体素子の発光層に近い側の表面が、基台に取り付けられている。このようにジャンクションダウン組立を行うように構成すれば、発光層により発生した熱を基台側に良好に放熱することができる。
【００３６】
【００３７】
【００３８】
上記第１の局面による半導体レーザ装置において、好ましくは、低融点金属層は、半導体素子の第１電極層側に設けられた第１低融点金属層と、基台側に設けられた第２低融点金属層とを含む。このように構成すれば、第１低融点金属層の溶融により、半導体素子の第１電極層の凹凸形状が埋め込まれるので、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。この場合、第１低融点金属層は、Ｓｎ層およびＡｕ−Ｓｎ層の少なくともいずれかを含み、第２低融点金属層は、Ｐｂ−Ｓｎ層、Ａｇ−Ｓｎ層およびＡｕ−Ｓｎ層のうちの少なくともいずれかを含んでいてもよい。
【００３９】
上記第１の局面による半導体レーザ装置において、好ましくは、第１電極層は、半導体素子の表面側に設けられた第１導電型の第１電極層を含み、半導体素子の表面側には、さらに、第２導電型の第２電極層が設けられており、第１電極層および第２電極層は、低融点金属層によって基台と接合されている。このように構成すれば、容易に、第２電極層と基台との接着強度も向上させることができる。
【００４０】
【００４１】
【００４２】
この発明の第２の局面による半導体レーザ装置の製造方法は、発光層を含む半導体素子の表面に形成された凹凸形状を有する第１電極層上に、Ａｕ−Ｓｎ組成の異なる複数のＡｕ−Ｓｎ層を含む積層膜からなる第１低融点金属層を形成する工程と、半導体素子が取り付けられる基台上に、第２低融点金属層を形成する工程と、第１低融点金属層と第２低融点金属層とを対向させた状態で、加熱することによって、第１低融点金属層および第２低融点金属層を溶融させて、半導体素子の第１電極層と基台とを接合する工程とを備え、半導体素子の第１電極層と基台とを接合する工程は、第１低融点金属層を溶融させることによって凹凸形状の凹部及び凸部を埋め込む工程を含んでいる。
【００４３】
この第２の局面による半導体レーザ装置の製造方法では、上記のように、第１電極層上の第１低融点金属層および基台上の第２低融点金属層を溶融させて、半導体素子の第１電極層と基台とを接合することによって、１つの低融点金属層を用いる場合と異なり、半導体素子表面の第１電極層と基台との接合面に位置する半導体素子表面の凹凸形状による隙間が第１低融点金属層および第２低融点金属層により埋め込まれやすくなる。これにより、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。このように、接着強度を向上させることができるので、半導体素子を基台に取り付ける際に、半導体素子を傾くことなく安定して取り付けることができる。また、低融点金属層として柔らかい材料を用いれば、リッジ部を有する半導体レーザ素子においては、柔らかい材料である低融点金属層によりリッジ部を埋め込むことができるので、リッジ部に加わる応力を有効に緩和することができる。その結果、応力に起因する動作電流および動作電圧の増加を防止することができるので、信頼性の良好な半導体レーザ装置を形成することができる。
【００４４】
上記第２の局面による半導体レーザ装置の製造方法において、好ましくは、半導体素子の第１電極層と基台とを接合する工程は、複数の低融点金属層を溶融させて、凹凸形状を埋め込む状態にして、半導体素子表面の第１電極層と基台とを接合する工程を含む。このように構成すれば、容易に、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。
【００４５】
上記第２の局面による半導体レーザ装置の製造方法において、好ましくは、半導体素子の第１電極層と基台とを接合する工程は、半導体素子の発光層に近い側の表面を基台に接合する工程を含む。このようにジャンクションダウン組立を行うように構成すれば、発光層により発生した熱を基台側に良好に放熱することができる。
【００４６】
上記第２の局面による半導体レーザ装置の製造方法において、第１低融点金属層は、Ｓｎ層およびＡｕ−Ｓｎ層の少なくともいずれかを含み、第２低融点金属層は、Ｐｂ−Ｓｎ層、Ａｇ−Ｓｎ層およびＡｕ−Ｓｎ層のうちの少なくともいずれかを含んでいてもよい。また、第１低融点金属層を形成する工程は、Ａｕ−Ｓｎ組成の異なる複数のＡｕ−Ｓｎ層を含む積層膜を形成する工程を含んでいてもよい。
【００４７】
【００４８】
【００４９】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００５０】
（第１実施形態）
図１は、本発明の第１実施形態による半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。この第１実施形態では、本発明を、複数のリッジ部を有する半導体レーザ素子へ適用した例について説明する。
【００５１】
まず、図１を参照して、本発明の第１実施形態による半導体レーザ素子１５０の構造について説明する。第１実施形態による半導体レーザ素子１５０では、ｎ型ＧａＡｓ基板１上に、約０．３μｍの膜厚を有するｎ型ＧａＩｎＰからなるｎ型バッファ層２、約２μｍの膜厚を有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層３、ＧａＩｎＰ／ＡｌＧａＩｎＰからなる多重量子井戸（ＭＱＷ）発光層４、および、約０．３μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層５が形成されている。なお、ＭＱＷ発光層４は、本発明の「発光層」の一例である。
【００５２】
ｐ型第１クラッド層５の上面上には、約１．２μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層６、および、約０．１μｍの膜厚を有するｐ型ＧａＩｎＰからなるｐ型コンタクト層７からなるメサ形状（台形状）のリッジ部およびダミーリッジ部が形成されている。リッジ部およびダミーリッジ部は、約１．３μｍの高さを有するとともに、リッジ部の底部の幅が約２．５μｍ、および、ダミーリッジ部の底部の幅が約２０μｍになるように形成されている。また、ｐ型第１クラッド層５の上面上と、リッジ部およびダミーリッジ部の側面と、ダミーリッジ部の上面上とを覆うように、約０．３μｍの膜厚を有するｎ型ＡｌＩｎＰからなるｎ型光閉じ込め層８および約０．５μｍの膜厚を有するｎ型ＧａＡｓからなるｎ型電流ブロック層９が形成されている。これらのｎ型光閉じ込め層８およびｎ型電流ブロック層９は、ダミーリッジ部の上面上を覆うように形成されているため、ダミーリッジ部には電流が流れない。また、ｎ型光閉じ込め層８およびｎ型電流ブロック層９は、中央部のリッジ部の上面より上に突出した形状で形成されている。
【００５３】
そして、露出されたリッジ部の上面上およびｎ型電流ブロック層９の上面上を覆うように、約３μｍの膜厚を有するｐ型ＧａＡｓからなるｐ型キャップ層１０が形成されている。ｐ型キャップ層１０の上面上の所定領域には、約０．１μｍの膜厚を有するＣｒ層および約３μｍの膜厚を有するＡｕ層の積層膜からなるｐ側電極１１が形成されている。中央部のリッジ部上のｐ側電極１１は、中央部のリッジ部の上面より上に突出した形状のｎ型光閉じ込め層８およびｎ型電流ブロック層９の形状を反映した凹凸形状を有するように形成されている。また、ｐ側電極１１は、リッジ部およびダミーリッジ部の形状を反映した凹凸形状に形成されるとともに、ダミーリッジ部上に形成されたｐ側電極１１は、中央部のリッジ部の上面上に形成されたｐ側電極１１に比べて、ｎ型光閉じ込め層８およびｎ型電流ブロック層９の厚み分だけ高い位置に形成されている。なお、ｐ側電極１１は、本発明の「第１電極層」の一例である。
【００５４】
また、ｎ型ＧａＡｓ基板１の裏面には、約０．２μｍの膜厚を有するＡｕ−Ｇｅ層、約０．０１μｍの膜厚を有するＮｉ層、および。約０．５μｍの膜厚を有するＡｕ層の積層膜からなるｎ側電極１２が形成されている。
【００５５】
また、ｐ側電極１１上には、約０．３μｍの膜厚を有するＡｕ−Ｓｎ２０％、および、約０．６μｍの膜厚を有するＡｕ−Ｓｎ９０％からなる融着材としての低融点金属層１３ａが形成されている。この低融点金属層１３ａ上には、酸化防止のために、約０．０１μｍの膜厚を有するＡｕ膜（図示せず）が形成されている。なお、低融点金属層１３ａは、本発明の「第１低融点金属層」の一例である。
【００５６】
次に、図１を参照して、上記のような構造を有する第１実施形態の半導体レーザ素子１５０の形成プロセスについて説明する。まず、ｎ型ＧａＡｓ基板１上に、ＭＯＶＰＥ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：有機金属気相成長法）を用いて、約０．３μｍの膜厚を有するｎ型ＧａＩｎＰからなるｎ型バッファ層２、約２μｍの膜厚を有するｎ型ＡｌＧａＩｎＰからなるｎ型クラッド層３、ＧａＩｎＰ／ＡｌＧａＩｎＰからなる多重量子井戸（ＭＱＷ）発光層４、約０．３μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第１クラッド層５、約１．２μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層６、および、約０．１μｍの膜厚を有するｐ型ＧａＩｎＰからなるｐ型コンタクト層７を順次形成する。
【００５７】
次に、フォトリソグラフィ技術とエッチング技術とを用いて、ｐ型第２クラッド層６およびｐ型コンタクト層７からなるメサ形状（台形状）のリッジ部およびダミーリッジ部を形成する。リッジ部およびダミーリッジ部は、約１．３μｍの高さを有するとともに、リッジ部の底部の幅が約２．５μｍ、および、ダミーリッジ部の底部の幅が約２０μｍになるように形成する。
【００５８】
次に、ＭＯＶＰＥ法を用いて、中央部のリッジ部上のＳｉＯ2からなるマスク層（図示せず）をマスクとして、ｐ型第１クラッド層５の上面上と、リッジ部の側面と、中央部のリッジ部以外のダミーリッジ部の上面上とを覆うように、約０．３μｍの膜厚を有するｎ型ＡｌＩｎＰからなるｎ型光閉じ込め層８および約０．５μｍの膜厚を有するｎ型ＧａＡｓからなるｎ型電流ブロック層９を成長させる。これらのｎ型光閉じ込め層８およびｎ型電流ブロック層９は、ダミーリッジ部の上面上を覆うように形成されているため、ダミーリッジ部には電流が流れない。その後、中央部のリッジ部上のＳｉＯ2からなるマスク層（図示せず）を除去する。この場合、ｎ型光閉じ込め層８およびｎ型電流ブロック層９は、ＳｉＯ2膜からなるマスク層（図示せず）の側面上にも形成されるため、ＳｉＯ2からなるマスク層（図示せず）を除去した後、リッジ部の上面より上に突出した形状のｎ型光閉じ込め層８およびｎ型電流ブロック層９が形成される。
【００５９】
この後、ＭＯＶＰＥ法を用いて、露出されたリッジ部の上面上およびｎ型電流ブロック層９の上面上を覆うように、約３μｍの膜厚を有するｐ型ＧａＡｓからなるｐ型キャップ層１０を形成する。次に、ｐ型キャップ層１０上に、リフトオフ法を用いて、約０．１μｍの膜厚を有するＣｒ層および約３μｍの膜厚を有するＡｕ層の積層膜からなるｐ側電極１１を形成する。中央部のリッジ部上のｐ側電極１１は、中央部のリッジ部の上面より上に突出した形状のｎ型光閉じ込め層８およびｎ型電流ブロック層９の形状を反映した凹凸形状を有するように形成されている。また、ｐ側電極１１は、リッジ部およびダミーリッジ部の形状を反映した凹凸形状に形成されるとともに、ダミーリッジ部上に形成されたｐ側電極１１は、中央部のリッジ部の上面上に形成されたｐ側電極１１に比べて、ｎ型光閉じ込め層８およびｎ型電流ブロック層９の厚み分だけ高い位置に形成されている。
【００６０】
また、ｎ型ＧａＡｓ基板１の膜厚が約１００μｍ程度になるまで、ｎ型ＧａＡｓ基板１の裏面をエッチングした後に、ｎ型ＧａＡｓ基板１の裏面に、約０．２μｍの膜厚を有するＡｕ−Ｇｅ層、約０．０１μｍの膜厚を有するＮｉ層、および、約０．５μｍの膜厚を有するＡｕ層の積層膜からなるｎ側電極１２を真空蒸着により形成する。この後、不活性ガスを用いて、約４３０℃の温度で約５分間の熱処理を行うことにより、オーミックコンタクトを得る。
【００６１】
この後、第１実施形態では、ｐ側電極１１上に、リフトオフ法を用いて、約０．３μｍの膜厚を有するＡｕ−Ｓｎ２０％および約０．６μｍの膜厚を有するＡｕ−Ｓｎ９０％を蒸着させることにより、Ａｕ−Ｓｎ２０％およびＡｕ−Ｓｎ９０％からなる融着材としての低融点金属層１３ａを形成する。そして、低融点金属層１３ａ上に、酸化防止のために、約０．０１μｍの膜厚を有するＡｕ膜（図示せず）を形成する。
【００６２】
図２および図３は、図１に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。以下に、図１〜図３を参照して、第１実施形態による半導体レーザ素子１５０をサブマウントへ取り付ける手順について説明する。
【００６３】
まず、図２に示すように、サブマウント（基台）１４の上面の窒化アルミ層上には、Ｔｉ／Ｐｔ／Ａｕからなる金属膜１５が形成されており、この金属膜１５上には、Ｐｂ−Ｓｎ６０％またはＡｇ−Ｓｎ９５％からなる融着材としての低融点金属層１３ｂが予め形成されている。なお、低融点金属層１３ｂは、本発明の「第２低融点金属層」の一例である。
【００６４】
そして、図２に示すように、半導体レーザ素子１５０表面のｐ側電極１１側を下向きにして、半導体レーザ素子１５０側の低融点金属層１３ａとサブマウント１４側の低融点金属層１３ｂとを対向させて接触させる。この状態で、低融点金属層１３ａおよび１３ｂを、約２００℃〜約３００℃に加熱することによって溶融させる。この溶融された低融点金属層１３ａおよび１３ｂからなる低融点金属層１３によって、図３に示すように、半導体レーザ素子１５０がサブマウント１４に接合（融着）される。この場合、ｐ側電極１１の凹凸形状は、低融点金属層１３ａによって埋め込まれているため、ｐ側電極１１とサブマウント１４との間は、低融点金属層１３（１３ａおよび１３ｂ）によって隙間がない状態で埋め込まれている。
【００６５】
第１実施形態では、上記のように、ｐ側電極１１上の低融点金属層１３ａおよびサブマウント１４上の低融点金属層１３ｂを溶融させて、半導体レーザ素子１５０のｐ側電極１１とサブマウント１４とを接合することによって、半導体レーザ素子１５０表面のｐ側電極１１の凹凸形状による隙間を、低融点金属層１３ａおよび１３ｂにより埋め込むことができる。これにより、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。その結果、信頼性の良好な半導体レーザ装置を形成することができる。
【００６６】
（第２実施形態）
図４は、本発明の第２実施形態による半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。この第２実施形態では、本発明を、１つのリッジ部を有する半導体レーザ素子へ適用した例について説明する。
【００６７】
まず、図４を参照して、本発明の第２実施形態による半導体レーザ素子１５１の構造について説明する。第２実施形態による半導体レーザ素子１５１では、図１に示した第１実施形態の半導体レーザ素子１５０と同様、ｎ型ＧａＡｓ基板１上に、ｎ型バッファ層２、ｎ型クラッド層３、ＭＱＷ発光層４およびｐ型第１クラッド層５が形成されている。なお、各層２〜５の組成および膜厚は、第１実施形態の各層２〜５と同様である。
【００６８】
ｐ型第１クラッド層５の上面上には、約１．２μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層２１、および、約０．１μｍの膜厚を有するｐ型ＧａＩｎＰからなるｐ型コンタクト層２２からなるメサ形状（台形状）のリッジ部が形成されている。リッジ部は、約１．３μｍの高さを有するとともに、底部の幅が約２．５μｍになるように形成されている。また、ｐ型第１クラッド層５の上面上と、リッジ部の側面とを覆うように、約０．３μｍの膜厚を有するｎ型ＡｌＩｎＰからなるｎ型光閉じ込め層２３および約０．５μｍの膜厚を有するｎ型ＧａＡｓからなるｎ型電流ブロック層２４が形成されている。これらのｎ型光閉じ込め層２３およびｎ型電流ブロック層２４は、リッジ部の上面より上に突出した形状で形成されている。
【００６９】
そして、露出されたリッジ部の上面上およびｎ型電流ブロック層２４の上面上を覆うように、約３μｍの膜厚を有するｐ型ＧａＡｓからなるｐ型キャップ層２５が形成されている。ｐ型キャップ層２５の上面上の所定領域には、約０．１μｍの膜厚を有するＣｒ層および約３μｍの膜厚を有するＡｕ層の積層膜からなるｐ側電極２６が形成されている。リッジ部上のｐ側電極２６は、リッジ部の上面より上に突出した形状のｎ型光閉じ込め層２３およびｎ型電流ブロック層２４の形状を反映した凹凸形状を有するように形成されている。また、ｐ側電極２６は、リッジ部の形状を反映した凹凸形状に形成されている。なお、ｐ側電極２６は、本発明の「第１電極層」の一例である。
【００７０】
また、ｎ型ＧａＡｓ基板１の裏面には、約０．２μｍの膜厚を有するＡｕ−Ｇｅ層、約０．０１μｍの膜厚を有するＮｉ層、および。約０．５μｍの膜厚を有するＡｕ層の積層膜からなるｎ側電極２７が形成されている。
【００７１】
また、ｐ側電極２６上には、約０．３μｍの膜厚を有するＡｕ−Ｓｎ２０％、および、約０．６μｍの膜厚を有するＡｕ−Ｓｎ９０％からなる融着材としての低融点金属層２８ａが形成されている。この低融点金属層２８ａ上には、酸化防止のために、約０．０１μｍの膜厚を有するＡｕ膜（図示せず）が形成されている。なお、低融点金属層２８ａは、本発明の「第１低融点金属層」の一例である。
【００７２】
次に、図４を参照して、第２実施形態の半導体レーザ素子１５１の形成プロセスについて説明する。まず、図１に示した第１実施形態の形成プロセスと同様の形成プロセスを用いて、ｎ型ＧａＡｓ基板１上に、ｎ型ＧａＩｎＰからなるｎ型バッファ層２、ｎ型クラッド層３、ＭＱＷ発光層４、および、ｐ型第１クラッド層５を形成する。なお、各層２〜５の組成および膜厚は、第１実施形態の各層２〜５と同様である。次に、ｐ型第１クラッド層５上に、約１．２μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層２１、および、約０．１μｍの膜厚を有するｐ型ＧａＩｎＰからなるｐ型コンタクト層２２を順次形成する。
【００７３】
次に、フォトリソグラフィ技術とエッチング技術とを用いて、ｐ型第２クラッド層２１およびｐ型コンタクト層２２からなるメサ形状（台形状）のリッジ部を形成する。リッジ部は、約１．３μｍの高さを有するとともに、底部の幅が約２．５μｍになるように形成する。
【００７４】
次に、ＭＯＶＰＥ法を用いて、リッジ部上のＳｉＯ2からなるマスク層（図示せず）をマスクとして、ｐ型第１クラッド層５の上面上と、リッジ部の側面とを覆うように、約０．３μｍの膜厚を有するｎ型ＡｌＩｎＰからなるｎ型光閉じ込め層２３および約０．５μｍの膜厚を有するｎ型ＧａＡｓからなるｎ型電流ブロック層２４を成長させる。その後、リッジ部上のマスク層（図示せず）を除去する。この場合、ｎ型光閉じ込め層２３およびｎ型電流ブロック層２４は、ＳｉＯ2膜からなるＳｉＯ2からなるマスク層（図示せず）の側面上にも形成されるため、マスク層（図示せず）を除去した後、リッジ部の上面より上に突出した形状のｎ型光閉じ込め層２３およびｎ型電流ブロック層２４が形成される。
【００７５】
この後、ＭＯＶＰＥ法を用いて、露出されたリッジ部の上面上およびｎ型電流ブロック層２４の上面上を覆うように、約３μｍの膜厚を有するｐ型ＧａＡｓからなるｐ型キャップ層２５を形成する。次に、ｐ型キャップ層２５上に、リフトオフ法を用いて、約０．１μｍの膜厚を有するＣｒ層および約３μｍの膜厚を有するＡｕ層の積層膜からなるｐ側電極２６を形成する。ｐ側電極２６は、リッジ部の上面より上に突出した形状のｎ型光閉じ込め層２３およびｎ型電流ブロック層２４の形状を反映した凹凸形状を有するように形成されている。
【００７６】
また、ｎ型ＧａＡｓ基板１の膜厚が約１００μｍ程度になるまで、ｎ型ＧａＡｓ基板１の裏面をエッチングした後に、ｎ型ＧａＡｓ基板１の裏面に、約０．２μｍの膜厚を有するＡｕ−Ｇｅ層、約０．０１μｍの膜厚を有するＮｉ層、および、約０．５μｍの膜厚を有するＡｕ層の積層膜からなるｎ側電極２７を真空蒸着により形成する。この後、不活性ガスを用いて、約４３０℃の温度で約５分間の熱処理を行うことにより、オーミックコンタクトを得る。
【００７７】
この後、第２実施形態では、ｐ側電極２６上に、リフトオフ法を用いて、約０．３μｍの膜厚を有するＡｕ−Ｓｎ２０％および約０．６μｍの膜厚を有するＡｕ−Ｓｎ９０％を蒸着させることにより、Ａｕ−Ｓｎ２０％およびＡｕ−Ｓｎ９０％からなる融着材としての低融点金属層２８ａを形成する。そして、低融点金属層２８ａ上に、酸化防止のために、約０．０１μｍの膜厚を有するＡｕ膜（図示せず）を形成する。
【００７８】
図５および図６は、図４に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。以下に、図４〜図６を参照して、第２実施形態による半導体レーザ素子１５１をサブマウントへ取り付ける手順について説明する。
【００７９】
まず、図５に示すように、サブマウント（基台）１４の上面の窒化アルミ層上に、Ｔｉ／Ｐｔ／Ａｕからなる金属膜１５が形成されており、この金属膜１５上には、Ｐｂ−Ｓｎ６０％またはＡｇ−Ｓｎ９５％からなる融着材としての低融点金属層２８ｂが予め形成されている。なお、低融点金属層２８ｂは、本発明の「第２低融点金属層」の一例である。
【００８０】
そして、図５に示すように、半導体レーザ素子１５１表面のｐ側電極２６側を下向きにして、半導体レーザ素子１５１側の低融点金属層２８ａとサブマウント１４側の低融点金属層２８ｂとを対向させて接触させる。この状態で、低融点金属層２８ａおよび２８ｂを、約２００℃〜約３００℃に加熱することによって溶融させる。この溶融された低融点金属層２８ａおよび２８ｂからなる低融点金属層２８によって、図６に示すように、半導体レーザ素子１５１がサブマウント１４に接合（融着）される。この場合、ｐ側電極２６の凹凸形状は、低融点金属層２８ａによって埋め込まれているため、ｐ側電極２６とサブマウント１４との間は、低融点金属層２８（２８ａおよび２８ｂ）によって隙間がない状態で埋め込まれている。このため、ｐ側電極２６の凸部とサブマウント１４上の金属膜１５とが接触しない状態で、半導体レーザ素子１５１はサブマウント１４にジャンクションダウンで取り付けられる。
【００８１】
第２実施形態では、上記のように、ｐ側電極２６上の低融点金属層２８ａおよびサブマウント１４上の低融点金属層２８ｂを溶融させて、半導体レーザ素子１５１のｐ側電極２６とサブマウント１４とを接合することによって、半導体レーザ素子１５１表面のｐ側電極２６の凹凸形状による隙間を、低融点金属層２８ａおよび２８ｂにより埋め込むことができる。これにより、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。このように、接着強度を向上させることができるので、半導体レーザ素子１５１をサブマウント１４に取り付ける際に、半導体レーザ素子１５１を傾くことなく安定して取り付けることができる。また、低融点金属層２８ａとして柔らかい材料（Ａｕ−Ｓｎ９０％）を用いることによって、リッジ部を有する半導体レーザ素子１５１においては、柔らかい材料である低融点金属層２８ａによりリッジ部を埋め込むことができるので、リッジ部に加わる応力を有効に緩和することができる。その結果、応力に起因する動作電流および動作電圧の増加を防止することができるので、信頼性の良好な半導体レーザ装置を形成することができる。
【００８２】
（第３実施形態）
図７は、本発明の第３実施形態による半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。図８は、図７に示した半導体レーザ素子の共振器方向に対して平行な方向の共振器端面近傍の拡大図である。この第３実施形態では、本発明を、１つのリッジ部を有するとともに、共振器端面近傍に電流非注入領域を有する半導体レーザ素子に適用した例について説明する。
【００８３】
まず、図７および図８を参照して、本発明の第３実施形態による半導体レーザ素子１５２の構造について説明する。第３実施形態による半導体レーザ素子１５２では、図１に示した第１実施形態の半導体レーザ素子１５０と同様、ｎ型ＧａＡｓ基板１上に、ｎ型バッファ層２、ｎ型クラッド層３、ＭＱＷ発光層４およびｐ型第１クラッド層５が形成されている。なお、各層２〜５の組成および膜厚は、第１実施形態の各層２〜５と同様である。
【００８４】
ｐ型第１クラッド層５の上面上には、約１．２μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層２１、および、約０．１μｍの膜厚を有するｐ型ＧａＩｎＰからなるｐ型コンタクト層２２からなるメサ形状（台形状）のリッジ部が形成されている。リッジ部は、約１．３μｍの高さを有するとともに、底部の幅が約２．５μｍになるように形成されている。また、ｐ型第１クラッド層５の上面上と、リッジ部の側面とを覆うように、約０．３μｍの膜厚を有するｎ型ＡｌＩｎＰからなるｎ型光閉じ込め層３１が形成されている。また、ｎ型光閉じ込め層３１の上面上のほぼ全面と、リッジ部の上面（ｐ型コンタクト層２２の上面）上の共振器端面近傍領域とを覆うように、約０．５μｍの膜厚を有するｎ型ＧａＡｓからなるｎ型電流ブロック層３２が形成されている。リッジ部の上面上のｎ型電流ブロック層３２は、共振器端面から約３０μｍの長さを有するように形成されている。このようにして、共振器端面近傍のｎ型電流ブロック層３２が形成されている領域の下方に、電流非注入領域が形成されている。これらのｎ型光閉じ込め層３１およびｎ型電流ブロック層３２は、共振器端面近傍領域以外の領域では、リッジ部の上面より上に突出した形状で形成されている。
【００８５】
そして、露出されたリッジ部の上面上およびｎ型電流ブロック層３２の上面上を覆うように、約３μｍの膜厚を有するｐ型ＧａＡｓからなるｐ型キャップ層３３が形成されている。ｐ型キャップ層３３の上面上の所定領域には、約０．１μｍの膜厚を有するＣｒ層および約１μｍの膜厚を有するＡｕ層の積層膜からなるｐ側第１電極３４が形成されている。また、ｐ側第１電極３４上の電流非注入領域以外の領域には、約０．１μｍの膜厚を有するＰｄ層および約２μｍの膜厚を有するＡｕ層の積層膜からなるｐ側第２電極３５が形成されている。このｐ側第２電極３５は、リッジ部の上面より上に突出した形状のｎ型光閉じ込め層３１およびｎ型電流ブロック層３２の形状を反映した凹凸形状を有するように形成されている。また、ｐ側第２電極３５は、リッジ部の形状を反映した凹凸形状に形成されている。なお、ｐ側第２電極３５は、本発明の「第１電極層」の一例である。
【００８６】
また、ｎ型ＧａＡｓ基板１の裏面には、約０．２μｍの膜厚を有するＡｕ−Ｇｅ層、約０．０１μｍの膜厚を有するＮｉ層、および。約０．５μｍの膜厚を有するＡｕ層の積層膜からなるｎ側電極３６が形成されている。
【００８７】
また、ｐ側第２電極３５上には、約０．３μｍの膜厚を有するＡｕ−Ｓｎ２０％、および、約０．６μｍの膜厚を有するＡｕ−Ｓｎ９０％からなる融着材としての低融点金属層３７ａが形成されている。この低融点金属層３７ａ上には、酸化防止のために、約０．０１μｍの膜厚を有するＡｕ膜（図示せず）が形成されている。なお、低融点金属層３７ａは、本発明の「第１低融点金属層」の一例である。
【００８８】
次に、図７および図８を参照して、第３実施形態の半導体レーザ素子１５２の形成プロセスについて説明する。まず、図１に示した第１実施形態の形成プロセスと同様の形成プロセスを用いて、ｎ型ＧａＡｓ基板１上に、ｎ型ＧａＩｎＰからなるｎ型バッファ層２、ｎ型クラッド層３、ＭＱＷ発光層４、および、ｐ型第１クラッド層５を形成する。なお、各層２〜５の組成および膜厚は、第１実施形態の各層２〜５と同様である。次に、ｐ型第１クラッド層５上に、約１．２μｍの膜厚を有するｐ型ＡｌＧａＩｎＰからなるｐ型第２クラッド層２１、および、約０．１μｍの膜厚を有するｐ型ＧａＩｎＰからなるｐ型コンタクト層２２を順次形成する。その後、図４に示した第２実施形態の形成プロセスと同様の形成プロセスを用いて、ｐ型第１クラッド層５上に、ｐ型第２クラッド層２１およびｐ型コンタクト層２２からなるメサ形状（台形状）のリッジ部を形成する。リッジ部は、約１．３μｍの高さを有するとともに、底部の幅が約２．５μｍになるように形成する。
【００８９】
次に、ＭＯＶＰＥ法を用いて、リッジ部上のＳｉＯ2からなるマスク層（図示せず）をマスクとして、ｐ型第１クラッド層５の上面上と、リッジ部の側面とを覆うように、約０．３μｍの膜厚を有するｎ型ＡｌＩｎＰからなるｎ型光閉じ込め層３１を成長させる。また、ｎ型光閉じ込め層３１の上面上のほぼ全面と、リッジ部の上面（ｐ型コンタクト層２２の上面）上の共振器端面近傍領域とを覆うように、約０．５μｍの膜厚を有するｎ型ＧａＡｓからなるｎ型電流ブロック層３２を成長させる。リッジ部の上面上のｎ型電流ブロック層３２は、共振器端面から約３０μｍの長さを有するように形成する。このようにして、共振器端面近傍のｎ型電流ブロック層３２が形成されている領域の下方に、電流非注入領域が形成される。その後、リッジ部上のＳｉＯ2からなるマスク層（図示せず）を除去する。この場合、ｎ型光閉じ込め層３１およびｎ型電流ブロック層３２は、ＳｉＯ2からなるマスク層（図示せず）の側面上にも形成されるため、マスク層（図示せず）を除去した後、リッジ部の上面より上に突出した形状のｎ型光閉じ込め層３１およびｎ型電流ブロック層３２が形成される。
【００９０】
この後、ＭＯＶＰＥ法を用いて、露出されたリッジ部の上面上およびｎ型電流ブロック層３２の上面上を覆うように、約３μｍの膜厚を有するｐ型ＧａＡｓからなるｐ型キャップ層３３を形成する。次に、ｐ型キャップ層３３上に、リフトオフ法を用いて、約０．１μｍの膜厚を有するＣｒ層および約１μｍの膜厚を有するＡｕ層の積層膜からなるｐ側第１電極３４を形成する。その後、ｐ側第１電極３４上の電流非注入領域以外の領域に、リフトオフ法を用いて、約０．１μｍの膜厚を有するＰｄ層および約２μｍの膜厚を有するＡｕ層の積層膜からなるｐ側第２電極３５を形成する。ｐ側第２電極３５は、リッジ部の上面より上に突出した形状のｎ型光閉じ込め層３１およびｎ型電流ブロック層３２の形状を反映した凹凸形状を有するように形成されている。
【００９１】
また、ｎ型ＧａＡｓ基板１の膜厚が約１００μｍ程度になるまで、ｎ型ＧａＡｓ基板１の裏面をエッチングした後に、ｎ型ＧａＡｓ基板１の裏面に、約０．２μｍの膜厚を有するＡｕ−Ｇｅ層、約０．０１μｍの膜厚を有するＮｉ層、および、約０．５μｍの膜厚を有するＡｕ層の積層膜からなるｎ側電極３６を真空蒸着により形成する。この後、不活性ガスを用いて、約４３０℃の温度で約５分間の熱処理を行うことにより、オーミックコンタクトを得る。
【００９２】
この後、第３実施形態では、ｐ側第２電極３５上に、リフトオフ法を用いて、約０．３μｍの膜厚を有するＡｕ−Ｓｎ２０％および約０．６μｍの膜厚を有するＡｕ−Ｓｎ９０％を蒸着させることにより、Ａｕ−Ｓｎ２０％およびＡｕ−Ｓｎ９０％からなる融着材としての低融点金属層３７ａを形成する。そして、低融点金属層３７ａ上に、酸化防止のために、約０．０１μｍの膜厚を有するＡｕ膜（図示せず）を形成する。
【００９３】
図９および図１０は、図７に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。以下に、図７〜図１０を参照して、第３実施形態による半導体レーザ素子１５２をサブマウントへ取り付ける手順について説明する。
【００９４】
まず、図９に示すように、サブマウント（基台）１４の上面の窒化アルミ層上に、Ｔｉ／Ｐｔ／Ａｕからなる金属膜１５が形成されており、この金属膜１５上には、Ｐｂ−Ｓｎ６０％またはＡｇ−Ｓｎ９５％からなる融着材としての低融点金属層３７ｂが予め形成されている。なお、低融点金属層３７ｂは、本発明の「第２低融点金属層」の一例である。
【００９５】
そして、図９に示すように、半導体レーザ素子１５２の表面のｐ側第２電極３５側を下向きにして、半導体レーザ素子１５２側の低融点金属層３７ａとサブマウント１４側の低融点金属層３７ｂとを対向させて接触させる。この状態で、低融点金属層３７ａおよび３７ｂを、約２００℃〜約３００℃に加熱することによって溶融させる。この溶融された低融点金属層３７ａおよび３７ｂからなる低融点金属層３７によって、図１０に示すように、半導体レーザ素子１５２がサブマウント１４に接合（融着）される。この場合、ｐ側第２電極３５の凹凸形状は、低融点金属層３７ａによって埋め込まれているため、ｐ側第２電極３５とサブマウント１４との間は、低融点金属層３７（３７ａおよび３７ｂ）によって隙間がない状態で埋め込まれている。このようにして、ｐ側第２電極３５の凸部とサブマウント１４上の金属膜１５とが接触しない状態で、半導体レーザ素子１５２がサブマウント１４にジャンクションダウンで取り付けられた第３実施形態の半導体レーザ装置が形成される。
【００９６】
ここで、ｐ側第２電極３５側に低融点金属層３７ａを設けた本発明の第３実施形態による半導体レーザ装置（図１０参照）と、ｐ側第２電極１３５側に低融点金属層を設けていない従来（比較例）の半導体レーザ装置（図２３参照）の特性温度を調べた結果について説明する。
【００９７】
表１に、第３実施形態の半導体レーザ装置および従来（比較例）の半導体レーザ装置の２５℃および６０℃におけるしきい値電流（Ｉｔｈ）、水平広がり角度（θｈ）、垂直広がり角度（θｖ）、発振波長（λｐ）、および、特性温度（Ｔｏ）の値を示す。なお、特性温度（Ｔｏ）は、２５℃におけるしきい値電流と６０℃におけるしきい値電流とを比較することにより求めた。
【００９８】
【表１】
【００９９】
次に、第３実施形態の半導体レーザ装置（図１０参照）と、従来（比較例）の半導体レーザ装置（図２３参照）との高温動作の信頼性を調べた結果について説明する。
【０１００】
図１１は、本発明の第３実施形態による半導体レーザ装置および従来（比較例）の半導体レーザ装置（図２３参照）のパルス通電試験の結果を示した特性図である。図１１を参照して、第３実施形態の半導体レーザ装置と、従来（比較例）の半導体レーザ装置とのパルス通電試験における動作電圧の経時変化を比較する。なお、図１１に示したパルス通電試験の測定条件は、周囲温度：６０℃、動作パルスの比（デューティ）：５０％、および、光出力：８０ｍＷとした。
【０１０１】
図１１に示すように、従来（比較例）の半導体レーザ装置では、時間の経過とともに、動作電流が増加することが判明した。一方、本発明の第３実施形態による半導体レーザ装置では、時間の経過に関わらず、動作電流はほとんど増加しないことが判明した。したがって、第３実施形態の半導体レーザ装置では、従来（比較例）の半導体レーザ装置に比べて、高温動作の信頼性が向上されることがわかった。すなわち、第３実施形態の半導体レーザ装置は、従来（比較例）の半導体レーザ装置に比べて、良好な放熱特性を有するとともに、信頼性が向上されることがわかった。
【０１０２】
第３実施形態では、上記のように、ｐ側第２電極３５上の低融点金属層３７ａおよびサブマウント１４上の低融点金属層３７ｂを溶融させて、半導体レーザ素子１５２のｐ側第２電極３５とサブマウント１４とを接合することによって、半導体レーザ素子１５２表面のｐ側第２電極３５の凹凸形状による隙間を、低融点金属層３７ａおよび３７ｂにより埋め込むことができる。これにより、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。このように、接着強度を向上させることができるので、半導体レーザ素子１５２をサブマウント１４に取り付ける際に、半導体レーザ素子１５２を傾くことなく安定して取り付けることができる。また、低融点金属層３７ａとして柔らかい材料（Ａｕ−Ｓｎ９０％）を用いることによって、リッジ部を有する半導体レーザ素子１５２においては、柔らかい材料である低融点金属層３７ａによりリッジ部を埋め込むことができるので、リッジ部に加わる応力を有効に緩和することができる。その結果、応力に起因する動作電流および動作電圧の増加を防止することができるので、信頼性の良好な半導体レーザ装置を形成することができる。
【０１０３】
（第１参考形態）
図１２は、本発明の第１参考形態による半導体レーザ素子を示した斜視図である。図１３は、図１２に示した半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。この第１参考形態では、半導体レーザ素子のｐ側電極上に低融点金属層を設ける構造を窒化物系半導体レーザに適用した例について説明する。以下、図１２および図１３を参照して、詳細に説明する。
【０１０４】
第１参考形態による半導体レーザ素子１５３では、サファイア基板４１上に、約４μｍの膜厚を有するｎ型ＧａＮからなるｎ型コンタクト層４２、約１μｍの膜厚を有するｎ型ＡｌＧａＮからなるｎ型クラッド層４３、および、ＭＱＷ発光層４４が形成されている。このＭＱＷ発光層４４は、約８ｎｍの膜厚を有する３つのＩｎxＧａ1-xＮからなる量子井戸層と、約１６ｎｍの膜厚を有する４つのＩｎyＧａ1-yＮからなる量子障壁層とが交互に積層された構造を有する。ここで、ｘ＞ｙであり、第１参考形態においては、ｘ＝０．１３およびｙ＝０．０５である。なお、ＭＱＷ発光層４４は、本発明の「発光層」の一例である。
【０１０５】
ＭＱＷ発光層４４上には、約１．５μｍの幅の凸部を有するＡｌvＧａ1-vＮ（ｖ＝０．０８）からなるｐ型クラッド層４５が形成されている。このｐ型クラッド層４５の凸部の膜厚は、約０．４μｍであり、ｐ型クラッド層４５の凸部以外の領域の膜厚は、約０．１μｍである。ｐ型クラッド層４５の凸部の上面上には、約０．０７μｍの膜厚を有するｐ型ＧａＮからなるｐ型コンタクト層４６が形成されている。これらのｐ型クラッド層４５の凸部およびｐ型コンタクト層４６によって、リッジ部が構成されている。また、ｐ型コンタクト層４６の上面上には、約１ｎｍの膜厚を有するＰｔ層と、約３ｎｍの膜厚を有するＰｄ層とからなるｐ側オーミック電極４７が形成されている。
【０１０６】
また、ｐ型クラッド層４５からｎ型コンタクト層４２までの一部領域が除去されて、ｎ型コンタクト層４２の上面が露出されている。そして、リッジ部およびリッジ部上のｐ側オーミック電極４７の側面と、ｐ型クラッド層４５の平坦部と、エッチングにより露出されたＭＱＷ発光層４４、ｎ型クラッド層４３およびｎ型コンタクト層４２の側面と、ｎ型コンタクト層４２の上面の一部領域とを覆うように、約０．２μｍの膜厚を有するＳｉＯ2からなる電流ブロック層４８が形成されている。
【０１０７】
そして、電流ブロック層４８上の一部領域には、ｐ側オーミック電極４７を覆うように、約０．１μｍの膜厚を有するＮｉ層および約３μｍの膜厚を有するＡｕ層からなるｐ側パッド電極４９が形成されている。ｐ側パッド電極４９は、リッジ部の形状を反映した凹凸形状や電流ブロック層４８の形状を反映した細かい凹凸形状（図示せず）を有するように形成されている。
【０１０８】
また、ｎ型コンタクト層４２の露出された表面上には、約１０ｎｍの膜厚を有するＴｉ層および約０．１μｍの膜厚を有するＡｌ層からなるｎ側オーミック電極５０が形成されている。ｎ側オーミック電極５０の上面上の一部領域には、約０．１μｍの膜厚を有するＮｉ層および約３μｍの膜厚を有するＡｕ層からなるｎ側パッド電極５１が形成されている。なお、ｐ側パッド電極４９は、本発明の「第１電極層」の一例であり、ｎ側パッド電極５１は、本発明の「第２電極層」の一例である。
【０１０９】
ここで、第１参考形態の半導体レーザ素子１５３では、ｐ側パッド電極４９上に、約１μｍの膜厚を有するＳｎからなる低融点金属層５２ａが形成されている。低融点金属層５２ａ上には、酸化防止のために、約０．０１μｍの膜厚を有するＡｕ膜（図示せず）が形成されている。また、ｎ側パッド電極５１上には、約１μｍの膜厚を有するＳｎからなる低融点金属層５３ａが形成されている。低融点金属層５３ａ上には、酸化防止のために、約０．０１μｍの膜厚を有するＡｕ膜（図示せず）が形成されている。なお、低融点金属層５２ａおよび５３ａは、本発明の「第１低融点金属層」の一例である。
【０１１０】
上記した第１参考形態による半導体レーザ素子１５３の形成プロセスとしては、半導体各層４２〜４６をＭＯＶＰＥ法を用いて形成するとともに、電流ブロック層４８を、たとえばプラズマＣＶＤ法を用いて形成する。なお、結晶成長におけるｎ型ドーパントとしては、Ｓｉを用いるとともに、ｐ型のドーパントとしては、Ｍｇを用いる。また、各電極４７および４９〜５１は、たとえば真空蒸着法を用いて形成する。そして、低融点金属層５２ａおよび５３ａを形成する。このようにして、図１２および図１３に示した第１参考形態の半導体レーザ素子１５３が形成されている。
【０１１１】
図１４は、図１２および図１３に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。以下に、図１２〜図１４を参照して、第１参考形態による半導体レーザ素子１５３をサブマウントへ取り付ける手順について説明する。
【０１１２】
まず、図１４に示すように、ステム５５に取り付けられた窒化アルミからなる
サブマウント（基台）５４の上面上には、低融点金属層５２ａと接触する領域には、約４μｍの膜厚を有するＡｇ−Ｓｎ９６．５％からなる融着材としての低融点金属層５２ｂが予め形成されている。また、サブマウント（基台）５４の上面上の、低融点金属層５３ａと接触する領域には、約４μｍの膜厚を有するＡｇ−Ｓｎ９６．５％からなる融着材としての低融点金属層５３ｂが予め形成されている。なお、低融点金属層５２ｂおよび５３ｂは、本発明の「第２低融点金属層」の一例である。
【０１１３】
そして、半導体レーザ素子１５３表面のｐ側パッド電極４９およびｎ側パッド電極５１側を下向きにして、半導体レーザ素子１５３側の低融点金属層５２ａおよび５３ａとサブマウント５４側の低融点金属層５２ｂおよび５３ｂとを対向させて接触させる。この状態で、低融点金属層５２ａ、５３ａ、５２ｂおよび５３ｂを、約２５０℃まで加熱することによって溶融させると、低融点金属５２ａ、５３ａ、５２ｂおよび５３ｂは、その形状が変化することにより平坦化する。また、低融点金属層５２ａ、５３ａ、５２ｂおよび５３ｂの構成元素（Ｓｎ、ＡｇおよびＡｕ）が相互に拡散することにより、これらの構成元素の含有量、融着速度および降温速度によっては、これらの構成元素の界面において濃度変調が生じる場合がある。このようにして、図１４に示すように、半導体レーザ素子１５３がサブマウント５４に接合（融着）される。この場合、ｐ側パッド電極４９の凹凸形状は、低融点金属層５２ａによって埋め込まれているため、ｐ側パッド電極４９とサブマウント５４との間は、低融点金属層５２ａおよび５２ｂによって隙間がない状態で埋め込まれている。
【０１１４】
第１参考形態では、上記のように、ｐ側パッド電極４９上の低融点金属層５２ａおよびサブマウント５４上の低融点金属層５２ｂを溶融させて、半導体レーザ素子１５３のｐ側パッド電極４９とサブマウント５４とを接合することによって、半導体レーザ素子１５３表面のｐ側パッド電極４９の凹凸形状による隙間を、低融点金属層５２ａおよび５２ｂにより埋め込むことができる。これにより、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。また、低融点金属層５２ａおよび５２ｂとして柔らかい材料（ＳｎおよびＡｇ−Ｓｎ９６．５％）を用いることによって、リッジ部を有する半導体レーザ素子１５３においては、柔らかい材料である低融点金属層５２ａおよび５２ｂによりリッジ部を埋め込むことができるので、リッジ部に加わる応力を有効に緩和することができる。その結果、応力に起因する動作電流および動作電圧の増加を防止することができるので、信頼性の良好な半導体レーザ装置を形成することができる。
【０１１５】
（第２参考形態）
図１５は、本発明の第２参考形態による半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。この第２参考形態では、第１参考形態のサファイア基板４１の代わりに、導電性を有するｎ型ＧａＮ基板を用いた例を示している。以下、図１５を参照して、詳細に説明する。
【０１１６】
第２参考形態による半導体レーザ素子１５４では、導電性を有するｎ型ＧａＮ基板６１上に、約４μｍの膜厚を有するｎ型ＧａＮからなるｎ型コンタクト層６２、約１μｍの膜厚を有するｎ型ＡｌＧａＮからなるｎ型クラッド層６３、および、第１参考形態のＭＱＷ発光層４４と同様の組成を有するＭＱＷ発光層６４が形成されている。なお、ＭＱＷ発光層６４は、本発明の「発光層」の一例である。
【０１１７】
ＭＱＷ発光層６４上には、約１．５μｍの幅の凸部を有するＡｌvＧａ1-vＮ（ｖ＝０．０８）からなるｐ型クラッド層６５が形成されている。このｐ型クラッド層６５の凸部の膜厚は、約０．４μｍであり、ｐ型クラッド層６５の凸部以外の領域の膜厚は、約０．１μｍである。ｐ型クラッド層６５の凸部の上面上には、約０．０７μｍの膜厚を有するｐ型ＧａＮからなるｐ型コンタクト層６６が形成されている。これらのｐ型クラッド層６５の凸部およびｐ型コンタクト層６６によって、リッジ部が構成されている。また、ｐ型コンタクト層６６の上面上には、約１ｎｍの膜厚を有するＰｔ層および約３ｎｍの膜厚を有するＰｄ層からなるｐ側オーミック電極６７が形成されている。
【０１１８】
また、リッジ部およびリッジ部上のｐ側オーミック電極６７の側面と、ｐ型クラッド層６５の平坦部とを覆うように、約０．２μｍの膜厚を有するＳｉＯ2からなる電流ブロック層６８が形成されている。
【０１１９】
そして、電流ブロック層６８上の一部領域には、ｐ側オーミック電極６７を覆うように、約０．１μｍの膜厚を有するＮｉ層および約３μｍの膜厚を有するＡｕ層からなるｐ側パッド電極６９が形成されている。ｐ側パッド電極６９は、リッジ部の形状を反映した凹凸形状や電流ブロック層６８の形状を反映した細かい凹凸形状（図示せず）を有するように形成されている。
【０１２０】
また、ｎ型ＧａＮ基板６１の裏面には、約１０ｎｍの膜厚を有するＴｉ層および約０．１μｍの膜厚を有するＡｌ層からなるｎ側オーミック電極７０が形成されている。ｎ側オーミック電極７０の裏面には、約０．１μｍの膜厚を有するＮｉ層および約３μｍの膜厚を有するＡｕ層からなるｎ側パッド電極７１が形成されている。なお、ｐ側パッド電極６９は、本発明の「第１電極層」の一例である。
【０１２１】
ここで、第２参考形態の半導体レーザ素子１５４では、ｐ側パッド電極６９上に、約１μｍの膜厚を有するＳｎからなる低融点金属層７２ａが形成されている。低融点金属層７２ａ上には、酸化防止のために、約０．０１μｍの膜厚を有するＡｕ膜（図示せず）が形成されている。なお、低融点金属層７２ａは、本発明の「第１低融点金属層」の一例である。
【０１２２】
上記した第２参考形態による半導体レーザ素子１５４の形成プロセスとしては、半導体各層６２〜６６をＭＯＶＰＥ法を用いて形成するとともに、電流ブロック層６８を、たとえばプラズマＣＶＤ法を用いて形成する。なお、結晶成長におけるｎ型ドーパントとしては、Ｓｉを用いるとともに、ｐ型のドーパントとしては、Ｍｇを用いる。また、各電極６７、６９〜７１は、たとえば真空蒸着法を用いて形成する。そして、低融点金属層７２ａを形成する。このようにして、図１５に示した第２参考形態の半導体レーザ素子１５４が形成されている。
【０１２３】
図１６は、図１５に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。以下に、図１５および図１６を参照して、第２参考形態による半導体レーザ素子１５４をサブマウントへ取り付ける手順について説明する。
【０１２４】
まず、図１６に示すように、ステム（図示せず）に取り付けられた窒化アルミからなるサブマウント（基台）７３の上面上には、約４μｍの膜厚を有するＡｇ−Ｓｎ９６．５％からなる融着材としての低融点金属層７２ｂが予め形成されている。なお、低融点金属層７２ｂは、本発明の「第２低融点金属層」の一例である。
【０１２５】
そして、半導体レーザ素子１５４表面のｐ側パッド電極６９側を下向きにして、半導体レーザ素子１５４側の低融点金属層７２ａとサブマウント７３側の低融点金属層７２ｂとを対向させて接触させる。この場合、低融点金属層７２ａおよび７２ｂを、約２５０℃まで加熱することによって溶融させると、低融点金属７２ａおよび７２ｂは、その形状が変化することにより平坦化する。また、低融点金属層７２ａおよび７２ｂの構成元素（Ｓｎ、ＡｇおよびＡｕ）が相互に拡散することにより、これらの構成元素の含有量、融着速度および降温速度によっては、これらの構成元素の界面において濃度変調が生じる場合がある。このようにして、図１６に示すように、半導体レーザ素子１５４がサブマウント７３に接合される。この場合、ｐ側パッド電極６９の凹凸形状は、低融点金属層７２ａによって埋め込まれているため、ｐ側パッド電極６９とサブマウント７３との間は、低融点金属層７２ａおよび７２ｂによって隙間がない状態で埋め込まれている。
【０１２６】
第２参考形態では、上記のように、ｐ側パッド電極６９上の低融点金属層７２ａおよびサブマウント７３上の低融点金属層７２ｂを溶融させて、半導体レーザ素子１５４のｐ側パッド電極６９とサブマウント７３とを接合することによって、半導体レーザ素子１５４表面のｐ側パッド電極６９の凹凸形状による隙間を、低融点金属層７２ａおよび７２ｂにより埋め込むことができる。これにより、良好な放熱特性を得ることができるとともに、接着強度を向上させることができる。また、低融点金属層７２ａおよび７２ｂとして柔らかい材料（ＳｎおよびＡｇ−Ｓｎ９６．５％）を用いることによって、リッジ部を有する半導体レーザ素子１５４においては、柔らかい材料である低融点金属層７２ａおよび７２ｂによりリッジ部を埋め込むことができるので、リッジ部に加わる応力を有効に緩和することができる。その結果、応力に起因する動作電流および動作電圧の増加を防止することができるので、信頼性の良好な半導体レーザ装置を形成することができる。
【０１２７】
なお、今回開示された実施形態及び参考形態は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態及び参考形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１２８】
たとえば、上記第１および第２参考形態では、サブマウント上に、Ａｇ−Ｓｎ９６．５％からなる低融点金属層を形成したが、本発明はこれに限らず、Ａｇ−Ｓｎ９６．５％からなる低融点金属層上に、Ａｇ−Ｓｎの酸化を防止するために、約０．０１μｍの膜厚を有するＡｕからなる金属膜を設けてもよい。
【０１２９】
【発明の効果】
以上のように、本発明によれば、半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付ける構造において、信頼性を向上させることが可能な半導体レーザ装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態による半導体レーザ装置を示した共振器方向に対して垂直な方向の断面図である。
【図２】 図１に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。
【図３】 図１に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。
【図４】 本発明の第２実施形態による半導体レーザ装置を示した共振器方向に対して垂直な方向の断面図である。
【図５】 図４に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。
【図６】 図４に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。
【図７】 本発明の第３実施形態による半導体レーザ装置を示した共振器方向に対して垂直な方向の断面図である。
【図８】 図７に示した半導体レーザ素子の共振器方向に対して平行な方向の共振器端面近傍の拡大図である。
【図９】 図７に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。
【図１０】 図７に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。
【図１１】 本発明の第３実施形態による半導体レーザ装置および従来（比較例）の半導体レーザ装置のパルス通電試験の結果を示した特性図である。
【図１２】 本発明の第１参考形態による半導体レーザ素子を示した斜視図である。
【図１３】 図１２に示した半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。
【図１４】 図１２に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための斜視図である。
【図１５】 本発明の第２参考形態による半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。
【図１６】 図１５に示した半導体レーザ素子をジャンクションダウンでサブマウント（基台）に取り付けるプロセスを説明するための断面図である。
【図１７】 従来の第１の例による半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。
【図１８】 図１７に示した従来の第１の例による半導体レーザ素子をジャンクションダウンでサブマウントに取り付けた状態を示した断面図である。
【図１９】 従来の第２の例による半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。
【図２０】 図１９に示した従来の第２の例による半導体レーザ素子をジャンクションダウンでサブマウントに取り付けた状態を示した断面図である。
【図２１】 従来の第３の例による半導体レーザ素子を示した共振器方向に対して垂直な方向の断面図である。
【図２２】 図２１に示した従来の第３の例による半導体レーザ素子の共振器方向に対して平行な方向の共振器端面近傍の拡大図である。
【図２３】 図２１に示した従来の第３の例による半導体レーザ素子をジャンクションダウンでサブマウントに取り付けた状態を示した断面図である。
【符号の説明】
４、４４、６４ ＭＱＷ発光層（発光層）
６、２１ ｐ型第２クラッド層（リッジ部）
７、２２、４６、６６ ｐ型コンタクト層（リッジ部）
１１、２６ ｐ側電極（第１電極層）
１３、２８、３７ 低融点金属層
１３ａ、２８ａ、３７ａ、５２ａ、５３ａ、７２ａ 低融点金属層（第１低融点金属層）
１３ｂ、２８ｂ、３７ｂ、５２ｂ、５３ｂ、７２ｂ 低融点金属層（第２低融点金属層）
１４、５４、７３ サブマウント（基台）
３５ ｐ側第２電極（第１電極層）
４５、６５ ｐ型クラッド層（リッジ部）
４９、６９ ｐ側パッド電極（第１電極層）
５１ ｎ側パッド電極（第２電極層）
１５０、１５１、１５２、１５３、１５４ 半導体レーザ素子（半導体素子）
Claims (7)
- 発光層を含む半導体素子の表面に形成され、凹凸形状を有する第１電極層と、
前記半導体素子が取り付けられる基台と、
前記半導体素子表面の第１電極層と前記基台との間に設けられ、前記半導体素子表面の第１電極層と前記基台とを接合するための複数の低融点金属層とを備え、
前記複数の低融点金属層は、
前記半導体素子の第１電極層側に設けられたＡｕ−Ｓｎ組成の異なる複数のＡｕ−Ｓｎ層を含む積層膜からなる第１低融点金属層と、前記基台側に設けられた第２低融点金属層とを含み、
前記第１低融点金属層は、前記凹凸形状の凹部及び凸部を埋め込むように形成されている、半導体レーザ装置。 - 前記複数の低融点金属層は、前記凹凸形状部分の高さ以上の厚みを有する、請求項１に記載の半導体レーザ装置。
- 前記半導体素子の発光層に近い側の表面が、前記基台に取り付けられている、請求項１または２に記載の半導体レーザ装置。
- 前記第２低融点金属層は、Ｐｂ−Ｓｎ層、Ａｇ−Ｓｎ層およびＡｕ−Ｓｎ層のうちの少なくともいずれかを含む、請求項１〜３のいずれか１項に記載の窒化物系半導体レーザ装置。
- 発光層を含む半導体素子の表面に形成された凹凸形状を有する第１電極層上に、Ａｕ−Ｓｎ組成の異なる複数のＡｕ−Ｓｎ層を含む積層膜からなる第１低融点金属層を形成する工程と、
前記半導体素子が取り付けられる基台上に、第２低融点金属層を形成する工程と、
前記第１低融点金属層と前記第２低融点金属層とを対向させた状態で、加熱することによって、前記第１低融点金属層および前記第２低融点金属層を溶融させて、前記半導体素子の第１電極層と前記基台とを接合する工程とを備え、
前記半導体素子の第１電極層と前記基台とを接合する工程は、
前記第１低融点金属層を溶融させることによって前記凹凸形状の凹部及び凸部を埋め込む工程を含む、半導体レーザ装置の製造方法。 - 前記半導体素子の第１電極層と前記基台とを接合する工程は、
前記半導体素子の発光層に近い側の表面を前記基台に接合する工程を含む、請求項５に記載の半導体レーザ装置の製造方法。 - 前記第２低融点金属層は、Ｐｂ−Ｓｎ層、Ａｇ−Ｓｎ層およびＡｕ−Ｓｎ層のうちの少なくともいずれかを含む、請求項５または６に記載の半導体レーザ装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276487A JP4131623B2 (ja) | 2001-09-12 | 2001-09-12 | 電極構造およびその製造方法 |
| US10/234,250 US6771676B2 (en) | 2001-09-12 | 2002-09-05 | Semiconductor laser device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276487A JP4131623B2 (ja) | 2001-09-12 | 2001-09-12 | 電極構造およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086877A JP2003086877A (ja) | 2003-03-20 |
| JP4131623B2 true JP4131623B2 (ja) | 2008-08-13 |
Family
ID=19101173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001276487A Expired - Fee Related JP4131623B2 (ja) | 2001-09-12 | 2001-09-12 | 電極構造およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6771676B2 (ja) |
| JP (1) | JP4131623B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100964399B1 (ko) * | 2003-03-08 | 2010-06-17 | 삼성전자주식회사 | 반도체 레이저 다이오드 및 이를 채용한 반도체 레이저다이오드 조립체 |
| JP4583058B2 (ja) * | 2003-03-31 | 2010-11-17 | 三洋電機株式会社 | 半導体レーザ素子 |
| JP2005203746A (ja) * | 2003-12-15 | 2005-07-28 | Sharp Corp | 半導体レーザ素子およびその製造方法および光ディスク装置および光伝送システム |
| JP2005223070A (ja) * | 2004-02-04 | 2005-08-18 | Toshiba Corp | 半導体発光素子及び半導体発光装置 |
| JP4889930B2 (ja) * | 2004-08-27 | 2012-03-07 | シャープ株式会社 | 窒化物半導体レーザ素子の製造方法 |
| JP4617902B2 (ja) | 2005-01-31 | 2011-01-26 | 信越半導体株式会社 | 発光素子及び発光素子の製造方法 |
| JP4767035B2 (ja) * | 2005-04-12 | 2011-09-07 | シャープ株式会社 | 窒化物系半導体発光素子およびその製造方法 |
| US7790484B2 (en) * | 2005-06-08 | 2010-09-07 | Sharp Kabushiki Kaisha | Method for manufacturing laser devices |
| JP4845132B2 (ja) * | 2007-05-25 | 2011-12-28 | 日本オプネクスト株式会社 | 半導体レーザ素子及びその製造方法並びに光半導体装置の製造方法 |
| JP4925118B2 (ja) * | 2007-06-12 | 2012-04-25 | シャープ株式会社 | 半導体レーザ装置の製造方法 |
| KR101020961B1 (ko) * | 2008-05-02 | 2011-03-09 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| JP5735216B2 (ja) * | 2009-02-27 | 2015-06-17 | 日亜化学工業株式会社 | 窒化物半導体レーザ素子 |
| JP5895549B2 (ja) * | 2012-01-19 | 2016-03-30 | 株式会社デンソー | 半導体装置及びその製造方法 |
| JP6197319B2 (ja) | 2013-03-21 | 2017-09-20 | 富士通株式会社 | 半導体素子の実装方法 |
| JPWO2018221042A1 (ja) | 2017-05-31 | 2020-04-02 | ソニー株式会社 | 発光素子および発光素子の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52116185A (en) * | 1976-03-26 | 1977-09-29 | Hitachi Ltd | Mesa-type semiconductor laser |
| EP0622837B1 (en) * | 1993-04-27 | 2000-10-11 | Nec Corporation | A method of manufacturing an optical semiconductor device |
| US5559817A (en) * | 1994-11-23 | 1996-09-24 | Lucent Technologies Inc. | Complaint layer metallization |
| JP3022765B2 (ja) * | 1996-03-27 | 2000-03-21 | 日本電気株式会社 | 半導体装置及び半導体素子の実装方法 |
| JPH11145558A (ja) | 1997-11-05 | 1999-05-28 | Hitachi Ltd | 半導体光素子、送受信モジュールおよび光通信システム |
| US6075800A (en) * | 1998-05-05 | 2000-06-13 | Nortel Networks Corporation | Bonding ridge structure laser diodes to substrates |
| JP2000124540A (ja) * | 1998-10-16 | 2000-04-28 | Fuji Photo Film Co Ltd | 半導体発光素子 |
| JP3663096B2 (ja) | 1999-12-28 | 2005-06-22 | 三洋電機株式会社 | 半導体レーザ素子 |
| US6562648B1 (en) * | 2000-08-23 | 2003-05-13 | Xerox Corporation | Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials |
| JP3889933B2 (ja) * | 2001-03-02 | 2007-03-07 | シャープ株式会社 | 半導体発光装置 |
-
2001
- 2001-09-12 JP JP2001276487A patent/JP4131623B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-05 US US10/234,250 patent/US6771676B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030048818A1 (en) | 2003-03-13 |
| US6771676B2 (en) | 2004-08-03 |
| JP2003086877A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4131623B2 (ja) | 電極構造およびその製造方法 | |
| JP4148664B2 (ja) | 窒化物系半導体レーザ素子およびその形成方法 | |
| CN110770985B (zh) | 半导体激光二极管 | |
| US11626707B2 (en) | Semiconductor laser diode | |
| JP6052962B2 (ja) | 半導体発光装置 | |
| JP2004274057A (ja) | 半導体レーザーダイオードのサブマウント、その製造方法及びこれを採用した半導体レーザーダイオード組立体 | |
| US11923662B2 (en) | Edge-emitting laser bar | |
| US20070274360A1 (en) | Semiconductor laser element and semiconductor laser device | |
| JP2000106473A (ja) | 半導体素子、半導体発光素子およびその製造方法ならびに窒化物系半導体層の形成方法 | |
| JP7332623B2 (ja) | 半導体レーザ装置 | |
| JP4583058B2 (ja) | 半導体レーザ素子 | |
| JP4046582B2 (ja) | 窒化物系半導体発光素子およびその形成方法 | |
| JP2004140052A (ja) | 電極構造およびその製造方法 | |
| JP4697488B2 (ja) | マルチビーム半導体レーザ | |
| JP4049590B2 (ja) | 窒化物系半導体レーザ素子 | |
| JP2011258883A (ja) | 半導体レーザ | |
| JP2005223070A (ja) | 半導体発光素子及び半導体発光装置 | |
| JP4522333B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP4623779B2 (ja) | 半導体レーザ素子および半導体レーザ装置 | |
| JP2008021762A (ja) | 半導体レーザ素子および半導体レーザ装置 | |
| JP2010098001A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2004071808A (ja) | 半導体レーザ装置 | |
| CN116998073A (zh) | 半导体激光器 | |
| JP4401402B2 (ja) | 窒化物系半導体レーザ装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080527 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |