JP5895549B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5895549B2
JP5895549B2 JP2012009277A JP2012009277A JP5895549B2 JP 5895549 B2 JP5895549 B2 JP 5895549B2 JP 2012009277 A JP2012009277 A JP 2012009277A JP 2012009277 A JP2012009277 A JP 2012009277A JP 5895549 B2 JP5895549 B2 JP 5895549B2
Authority
JP
Japan
Prior art keywords
solder
semiconductor
heat radiating
heat
members
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012009277A
Other languages
English (en)
Other versions
JP2013149796A (ja
Inventor
新美 彰浩
新美  彰浩
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to JP2012009277A priority Critical patent/JP5895549B2/ja
Publication of JP2013149796A publication Critical patent/JP2013149796A/ja
Application granted granted Critical
Publication of JP5895549B2 publication Critical patent/JP5895549B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Description

本発明は、一対の放熱部材と、これら放熱部材の間に配置された半導体素子とが、はんだを介して熱的に接続され、放熱部材における半導体素子と反対の面が露出するように、半導体素子、放熱部材、はんだが封止樹脂で封止された半導体装置及びその製造方法に関する。
従来、一対の放熱部材と、これら放熱部材の間に配置された半導体素子とが、はんだを介して熱的に接続され、放熱部材における半導体素子と反対の面が露出するように、半導体素子、放熱部材、はんだが封止樹脂で封止された半導体装置の製造方法として、特許文献1に記載のものが知られている。
特許文献1では、放熱部材(ヒートシンク)の放熱面の少なくとも一方をモールド時に埋設させる。そして、その後、放熱部材の一部とともに放熱面上の封止樹脂を切削又は研削することで、放熱部材の放熱面を露出させ、且つ、放熱面と冷却器との間に隙間が生じない平行度を確保するようにしている。
一方、平行度を確保する製造方法として、特許文献2に記載のものが知られている。
特許文献2では、平行度を確保すべく、一対の放熱部材(導体部材)それぞれに接続されるはんだ(半田部材)の融点が異なっている。はんだを介して、半導体素子と各放熱部材とを接続して積層体を形成した後に、融点の低いはんだ(第2の半田部材)のみをリフローさせた状態で、該はんだに接する放熱部材(第2の導体部材)の上方から加圧することにより、一対の放熱部材の平行度を調整するようにしている。
特開2005−117009号公報 特許第3614079号公報
特許文献1に記載の方法では、封止樹脂を形成するモールド工程の後に、放熱部材の一部とともに放熱面上の封止樹脂を除去する切削(研削)工程が必要となる。すなわち、製造工程数が多くなる。
特許文献2に記載の方法では、はんだにより、積層体を形成する接続工程の後であって、外部リードとのワイヤボンディング及びモールド工程の前に、加熱しつつ加圧する平行度の調整工程が必要となる。
本発明は上記問題点に鑑み、一対の放熱部材と、これら放熱部材の間に配置された半導体素子とが、はんだを介して熱的に接続され、放熱部材における半導体素子と反対の面が露出するように、半導体素子、放熱部材、はんだが封止樹脂で封止された半導体装置を、従来と較べて少ない製造工程で形成することを目的とする。
上記目的を達成するために、請求項1に記載の発明は、
両面に電極を有する半導体素子(14,16)の両面側に放熱部材(18,30)をそれぞれ配置するとともに、はんだ(24,28,36)を介して、半導体素子(14,16)と各放熱部材(18,30)とをそれぞれ熱的に接続し、積層体(46)を形成する接続工程と、
積層体(46)を金型(100)のキャビティ(106)に配置して積層体(46)の積層方向に型締めをし、この型締め状態でキャビティ(106)内に樹脂(40a)を注入して、各放熱部材(18,30)に接しつつ半導体素子(14,16)及びはんだ(24,28,36)を一体的に封止する封止樹脂(40)を成形するモールド工程と、
接続工程の後であり、金型(100)を型締めする前に積層体(46)を予め加熱しておく予備加熱工程と、を備える半導体装置の製造方法であって、
各放熱部材(18,30)は、半導体素子側の一面(20,32)として、はんだが接触するはんだ領域(20a,32a)と、はんだが接触しない領域であって少なくとも一部に封止樹脂が接触する非はんだ領域(20b,32b)と、を有し、
接続工程では、多層に配置されるはんだ(24,28,36)の少なくとも1つとして、モールド工程の温度で軟化する軟化はんだ(36)を用いるとともに、積層方向において、積層体(46)の高さ(H1)が、型締め状態のキャビティ(106)の高さ(H2)よりも高くなるように、軟化はんだ(36)の厚さを確保し、
予備加熱工程では、積層体(46)を加熱して、はんだ(24,28,36)のうち、軟化はんだ(36)のみを軟化させ、
モールド工程では、予備加熱工程により軟化はんだ(36)を軟化させた状態で、積層方向においてキャビティ(106)を構成する金型の壁面(102a,104a)を、各放熱部材(18,30)における一面と反対の裏面(22,34)に接触させて、軟化はんだ(36)を圧縮変形させつつ型締めを行い、この型締め状態で、キャビティ(106)内に樹脂(40a)を注入することを特徴とする。
本発明によれば、キャビティ(106)を構成する金型の壁面(102a,104a)を、各放熱部材(18,30)の裏面(22,34)に接触させて型締めを行なっても、軟化はんだ(36)の圧縮変形により、半導体素子(14,16)に作用する応力を低減することができる。したがって、モールド工程後の切削を不要とすることができる。
また、各放熱部材の非はんだ領域(20b,32b)は、キャビティ(106)内に注入した樹脂(40a)により、接触する金型(102,104)の方向に押される。すなわち、放熱部材の裏面(22,34)が金型の壁面(102a,104a)に密着する。これにより、放熱部材の裏面(22,34)側に樹脂(40a)が回りこむのを抑制することができる。したがって、モールド工程前(予備加熱工程前)の、放熱部材(18,30)間の平行度調整を不要とすることができる。
このように本発明によれば、一対の放熱部材(18,30)と、これら放熱部材(18,30)の間に配置された半導体素子(14,16)とが、はんだ(24,28,36)を介して熱的に接続され、放熱部材(18,30)における半導体素子と反対の裏面(22,34)が露出するように、半導体素子、放熱部材、はんだが封止樹脂(40)で封止された半導体装置を、従来と較べて少ない製造工程で形成することができる。
請求項2に記載のように、
接続工程では、一対の放熱部材(18,30)の間に弾性部材(38,48,54)を介在させて、積層体(46)を形成し、
モールド工程では、金型(100)の型締めに応じて、弾性部材(38,48,54)を積層方向に弾性変形させるようにすると良い。
これによれば、キャビティ内に注入した樹脂(40a)が放熱部材の非はんだ領域(20b,32b)に到達するまでの間も、弾性部材(38,48,54)の反力により、放熱部材の裏面(22,34)を金型の壁面(102a,104a)に密着させることができる。これにより、キャビティ内に注入した樹脂(40a)が放熱部材の裏面(22,34)側に回りこむのを、効果的に抑制することができる。
また、弾性部材は所定高さを有するため、この弾性部材により、モールド工程前での軟化はんだの厚さ、ひいては積層体の高さを確保することができる。
例えば請求項3に記載のように、接続工程では、弾性部材としての電気絶縁性を有するスペーサ(48,54)を、各放熱部材(18,30)の一面における非はんだ領域(20b,32b)の一部と接触するように配置し、一対の放熱部材(18,30)にてスペーサ(48,54)を挟んで積層体(46)を形成するようにしても良い。一方、請求項5に記載のように、軟化はんだ(36)が、弾性部材としての樹脂ビーズ(38)を有する構成としても良い。
スペーサ(48,54)を用いる場合には、請求項4に記載のように、
積層方向に垂直な面内において、半導体素子(14,16)を取り囲むように、スペーサ(48,54)を配置すると良い。
これによれば、放熱部材(18,30)間の平行度の精度を高めることができる。すなわち、キャビティ内に注入した樹脂(40a)が放熱部材の裏面(22,34)側に回りこむのを、より効果的に抑制することができる。
請求項6に記載のように、
一対の放熱部材として、第1放熱部材(18)と第2放熱部材(30)を有し、
はんだとして、半導体素子(14,16)の一面側の電極と第1放熱部材(18)とを接続する第1はんだ(24)と、半導体素子(14,16)の一面と反対の裏面側の電極と中継部材(26)とを接続する第2はんだ(28)と、中継部材(26)と第2放熱部材(30)とを接続する第3はんだ(36)を有し、
第1はんだ(24)、第2はんだ(28)、及び第3はんだ(36)の少なくとも1つとして、軟化はんだ(36)を用いれば良い。
請求項7に記載のように、
第2放熱部材(30)と中継部材(26)とは、同一の材料を用いて構成されており、
第3はんだ(36)として軟化はんだを用い、
第1はんだ(24)及び第2はんだ(28)として、予備加熱工程及びモールド工程で軟化しないはんだを用いることが好ましい。
一般的に、はんだは融点の低下に伴い、融点と使用環境温度との差が小さくなり、接合寿命が低下する。すなわち、半導体装置の製品寿命が低下する。これに対し、本発明では、第2放熱部材(30)と中継部材(26)とを同一の材料を用いて構成するため、第3はんだ(36)に作用する、第2放熱部材(30)と中継部材(26)との線膨張係数差による応力を低減することができる。そして、第3はんだ(36)として軟化はんだを用いるため、第1はんだ(24)や第2はんだ(28)を軟化はんだとする構成に較べて、製品寿命の低下を抑制することができる。
次に、請求項8に記載の発明は、
両面に電極を有する半導体素子(14,16)と、
半導体素子(14,16)の一面側に配置された第1放熱部材(18)と、
半導体素子(14,16)の一面側の電極と第1放熱部材(18)とを熱的に接続する第1はんだ(24)と、
半導体素子(14,16)における一面と反対の裏面側に配置された中継部材(26)と、
半導体素子(14,16)の裏面側の電極と中継部材(26)とを熱的に接続する第2はんだ(28)と、
中継部材(26)における半導体素子と反対の面側に配置された第2放熱部材(30)と、
中継部材(26)と第2放熱部材(30)とを熱的に接続する第3はんだ(36)と、
モールド成形体であり、半導体素子(14,16)、各はんだ(24,28,36)、中継部材(26)、及び各放熱部材(18,30)を一体的に封止する封止樹脂(40)と、を備え、
各放熱部材(18,30)における半導体素子側の一面と反対の裏面(22,34)が封止樹脂(40)から露出された半導体装置であって、
各放熱部材(18,30)は、半導体素子側の一面(20,32)として、はんだが接触するはんだ領域(20a,32a)と、はんだが接触しない領域であって少なくとも一部に封止樹脂が接触する非はんだ領域(20b,30b)と、を有し、
中継部材(26)及び第2放熱部材(30)のそれぞれと第3はんだ(36)との接触界面(58)として、合金層が形成された合金部(58a)と、合金層の形成されない非合金部(58b)と、を有することを特徴とする。
上記した積層体(46)を形成する接続工程では、リフローにより、中継部材(26)及び第2放熱部材(30)のそれぞれと第3はんだ(36)との接触界面として、合金部(58a)が形成される。一方、第3はんだ(36)として上記した軟化はんだを用いると、モールド工程では、型締めにより押し広げられた第3はんだ(36)が、中継部材(26)及び第2放熱部材(30)の少なくとも一方との間に、新たな接触界面を形成する。しかしながら、第3はんだ(36)は軟化しているため、この接触界面部分に合金部(58a)は形成されない。したがって、中継部材(26)及び第2放熱部材(30)のそれぞれと第3はんだ(36)との接触界面(58)として、合金層が形成された合金部(58a)と、合金層の形成されない非合金部(58b)と、を有することをもって、請求項1に記載の製造方法により形成された半導体装置であることを判別することができる。すなわち、本発明の作用効果は、請求項1に記載の発明の作用効果と同じであるため、その記載を省略する。
請求項9に記載のように、弾性部材としての電気絶縁性を有するスペーサ(48,54)が、各放熱部材(18,30)の一面における非はんだ領域(20b,32b)の一部に接触して配置されるとともに、一対の放熱部材(18,30)に挟まれて弾性変形している構成としても良い。また、請求項13に記載のように、第3はんだ(36)は、弾性部材としての樹脂ビーズ(38)を有し、樹脂ビーズ(38)の少なくとも一部が、中継部材(26)と第2放熱部材(30)に挟まれて弾性変形している構成としても良い。
これら発明の作用効果は、請求項2(及び請求項3,請求項5)に記載の発明の作用効果と同じであるため、その記載を省略する。
また、請求項10に記載のように、
半導体素子(14,16)、各はんだ(24,28,36)、中継部材(26)、及び各放熱部材(18,30)の積層方向に垂直な面内において、半導体素子(14,16)を取り囲むように、スペーサ(48,54)が配置された構成とすると良い。
本発明の作用効果は、請求項4に記載の発明の作用効果と同じであるため、その記載を省略する。
第1実施形態に係る半導体装置の概略構成を示す平面図である。 図1のII-II線に沿う断面図である。 半導体装置の製造方法を示す断面図であり、(a)は接続工程、(b)は予備加熱工程、(c)はモールド工程のうち、型締めして樹脂を注入する前の状態、(d)はモールド工程のうち、樹脂を注入した状態、(e)モールド工程後を示している。なお、各図においては、便宜上、半導体素子としてIGBTのみを有する例を図示している。 第2実施形態に係る半導体装置の概略構成を示す断面図であり、図2に対応している。 スペーサの概略構成を示す斜視図である。 半導体装置の変形例を示す断面図であり、図2に対応している。 突出部及びスペーサの概略構成を示す斜視図である。 突出部及びスペーサの変形例を示す斜視図である。便宜上、第2放熱部材を省略して図示している。 第3実施形態に係る半導体装置の概略構成を示す断面図であり、図2に対応している。 第4実施形態に係る半導体装置のうち、第3はんだ周辺を拡大した断面図である。 半導体装置のその他変形例を示す断面図であり、図2に対応している。
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下の各図相互において互いに同一もしくは均等である部分に、同一符号を付与する。以下においては、積層体を構成する各要素の積層方向、換言すれば半導体素子の厚さ方向を単に積層方向と示し、積層方向に垂直な方向を単に垂直方向と示す。また、平面形状とは、積層方向に垂直な平面に沿う形状を示すものとする。
(第1実施形態)
先ず、半導体装置の概略構成を説明する。
図1及び図2に示す半導体装置10は、積層方向両面に電極を有する半導体素子12と、半導体素子12の一面に、第1はんだ24を介して接続された第1放熱部材18と、半導体素子12における一面と反対の裏面に、第2はんだ28を介して接続されたターミナル26と、ターミナル26における半導体素子12と反対の面に、第3はんだを介して接続された第2放熱部材30と、を備える。そして、封止樹脂40により、各放熱部材18,30の放熱面22,34が露出されつつ、半導体素子12、各はんだ24,28,36、ターミナル26、及び各放熱部材18,30が一体的に封止されている。なお、ターミナル26が、特許請求の範囲に記載の中継部材に相当する。
このような半導体装置10は、たとえば車両のインバータ回路に組み入れられ、負荷をPWM制御するための装置として適用される。
半導体素子12は、シリコンなどの半導体基板に、周知の半導体プロセスによって素子が構成されてなるものである。本実施形態では、半導体素子12として、絶縁ゲートバイポーラトランジスタ(IGBT)が構成された半導体素子14と、転流ダイオード(FWD)が構成された半導体素子16を有している。これら1組の半導体素子14,16は、ともに積層方向に電流が流れるように所謂縦型構造をなしており、積層方向の両端面に図示しない電極(パッド)を有している。
また、2つの半導体素子14,16は、図1に示すようにともに平面矩形状とされ、図2に示すように、垂直方向において異なる位置であって、積層方向においてほぼ同じ位置に配置されている。すなわち、半導体素子14,16は、離間しつつ横並びに配置されている。
半導体素子12の一面上(図2の紙面下方)には、第1放熱部材18が配置されている。そして、第1はんだ24を介して、各半導体素子14,16と第1放熱部材18が、電気的、熱的、且つ機械的に接続されている。詳しくは、半導体素子14のコレクタ電極及び半導体素子16のカソード電極と第1放熱部材18が接続されている。
第1放熱部材18は、半導体素子12(14,16)の生じた熱を半導体装置10の外部に放熱する機能を果たすとともに、半導体素子12の外部接続端子(電極)としての機能も果たす。また、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。具体的には、銅、銅合金、アルミ合金などの熱伝導性及び電気伝導性に優れた金属材料を採用することができ、本実施形態では、銅からなる平板の表面をニッケル膜で被覆した構成となっている。この第1放熱部材18は、半導体素子14(IGBT)のコレクタ電極と半導体素子16(FWD)のカソード電極を兼ねている。
また、第1放熱部材18のうち、半導体素子12側の一面20は、第1はんだ24が接触しているはんだ領域20aと、第1はんだ24が接触しておらず、封止樹脂40が接触している非はんだ領域20bを有している。このように、一面20は、第1はんだ24との接続部分を除く部分が、封止樹脂40によって被覆されている。一方、一面20と反対の裏面は、封止樹脂40から露出されて放熱面22となっている。なお、図1に示す符号18aは、第1放熱部材18のうち、封止樹脂40の外部に引き出された、外部接続用のリード部である。
一方、半導体素子12の一面と反対の裏面上(図2の紙面上方)には、後述するボンディングワイヤ44の高さを確保するためのターミナル26がそれぞれ配置されている。
このターミナル26は、第2放熱部材30と半導体素子12との熱伝導、電気伝導経路の途中に位置するため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。具体的には、銅やモリブデンなどの熱伝導性及び電気伝導性に優れた金属材料を採用することができ、本実施形態では、第1放熱部材18同様、銅からなる平板の表面をニッケル膜で被覆した構成となっている。また、ターミナル26は、平面矩形をなしており、垂直方向において、半導体素子14のエミッタパッド、半導体素子16のアノードパッドと位置が重なるように配置されている。また、ターミナル26は、垂直方向における大きさが、半導体素子14,16や第2放熱部材30よりも小さいものとなっている。
そして、各半導体素子14,16と対応するターミナル26との間には、第2はんだ28がそれぞれ介在され、第2はんだ28により、半導体素子14,16と対応するターミナル26が、電気的、熱的、且つ機械的に接続されている。
また、ターミナル26における半導体素子12と反対の面上には、第2放熱部材30が配置されている。そして、各ターミナル26と第2放熱部材30との間には、第3はんだ36がそれぞれ介在され、第3はんだ36により、各ターミナル26と第2放熱部材30が、電気的、熱的、且つ機械的に接続されている。
第2放熱部材30は、第1放熱部材18同様、半導体素子12の生じた熱を半導体装置10の外部に放熱する機能を果たすとともに、半導体素子12の外部接続端子(電極)としての機能も果たす。この第2放熱部材30は、半導体素子14(IGBT)のエミッタ電極と半導体素子16(FWD)のアノード電極を兼ねている。
また、第2放熱部材30も、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。具体的には、銅、銅合金、アルミ合金などの熱伝導性及び電気伝導性に優れた金属材料を採用することができ、本実施形態では、第1放熱部材18及びターミナル26同様、銅からなる平板の表面をニッケル膜で被覆した構成となっている。
また、第2放熱部材30のうち、半導体素子12側の一面32は、第3はんだ36が接触しているはんだ領域32aと、第3はんだ36が接触しておらず、封止樹脂40が接触している非はんだ領域32bを有している。このように、一面32は、第3はんだ36との接続部分を除く部分が、封止樹脂40によって被覆されている。一方、一面32と反対の裏面は、封止樹脂40から露出されて放熱面34となっている。なお、図1に示す符号30aは、第2放熱部材30のうち、封止樹脂40の外部に引き出された、外部接続用のリード部である。
このように、半導体素子14,16及び各半導体素子14,16に対応するターミナル26は、積層方向において、一対の放熱部材18,30により挟まれている。また、図1に示すように、放熱部材18,30の、半導体素子14,16及びターミナル26を間に挟む部分は、ほぼ平面矩形状となっている。
また、第1放熱部材18の周囲には、外部接続用端子として複数本のリード42が設けられている。これらリード42は、リードフレームからなるものである。本実施形態では、リード42が半導体素子14のゲートパッドと、金やアルミニウムなどからなるボンディングワイヤ44を介して電気的且つ機械的に接続されている。なお、半導体素子14において、ゲートパッドは、IGBTのエミッタパッドと同一面内であって、ターミナル26と対向しない部分に形成されている。したがって、半導体素子14のターミナル26側(第2放熱部材30側)の面にボンディングワイヤ44が接続されている。このリード42は、その一部が封止樹脂40の外部に突出しており、外部機器との電気的な接続が可能となっている。
そして、各放熱部材18,30の一部、放熱部材18,30の間に介在された半導体素子12(14,16)、各ターミナル26、各リード42の一部、ボンディングワイヤ44、及びはんだ24,28,36が、封止樹脂40にて一体的に封止されている。この封止樹脂40は、エポキシ系樹脂などからなる。また、金型内に樹脂を注入し、成形してなるものである。
このように、本実施形態に係る半導体装置10は、半導体素子12(14,16)の両面それぞれにて、放熱部材18,30を介した放熱を行うことができる両面放熱構造となっている。
次に、本実施形態に係る半導体装置10の特徴部分について説明する。
上記したように、半導体装置10は、積層方向に多層に配置されたはんだ24,28,36を有する。このうち、第1はんだ24及び第2はんだ28は、後述する接続工程のリフローにて溶融し、リフロー温度よりもピーク温度が低い予備加熱工程及びモールド工程にて軟化しない材料からなる。例えばSn(融点232℃)、Sn−Ag系(融点220℃程度)、Sn−Cu系(融点230℃程度)などを採用することができる。このように、第1はんだ24及び第2はんだ28として、予備加熱工程及びモールド工程にて軟化しないはんだを用いる。
一方、第3はんだ36は、他のはんだ24,28と異なり、後述する接続工程のリフローにて溶融し、リフロー温度よりもピーク温度が低い予備加熱工程及びモールド工程にて軟化する材料からなる。このような材料としては、予備加熱工程及びモールド工程のピーク温度よりも高く、ピーク温度+20℃以下の範囲に融点をもつものが好ましい。ピーク温度を180℃とすると、例えばSn−Zn系(融点195〜200℃程度)、Sn−Zn−Bi系(融点185℃程度)、Sn−Pb系(共晶はんだの融点183℃)などを採用することができる。このように、第3はんだ36として、予備加熱工程及びモールド工程にて軟化する軟化はんだを用いる。この第3はんだ36が、特許請求の範囲に記載の軟化はんだに相当する。
さらに、第3はんだ36は、樹脂ビーズ38を含んでいる。この樹脂ビーズ38は、弾性部材として機能するものである。詳しくは、後述するモールド工程において、金型100を型締めする際に弾性変形し、その反力により、放熱部材18,30を金型100に押し付ける機能を発揮する。また、積層方向における自身の高さにより、型締めする前の状態で、後述する積層体46の高さH1を所定高さとすべく、第3はんだ36のはんだ厚を稼ぐ機能を発揮する。換言すれば、樹脂ビーズ38の粒径により、第3はんだ36の最低厚さを厚くすることができる。この樹脂ビーズ38としては、接続工程、予備加熱工程、及びモールド工程で溶融・軟化せず、モールド工程で弾性変形機能を発揮できる材料を採用することができる。本実施形態では、樹脂ビーズ38の表面が図示しない金属膜により被覆されている。このように、表面を金属膜で被覆した樹脂ビーズ38を用いると、はんだに対する濡れ性が向上する。そして、はんだ粉末(はんだ粒子)に対する樹脂ビーズ38の分散性を向上することができる。また、半導体装置10において、樹脂ビーズ38が第3はんだ36における剥離の起点となるのを抑制することもできる。
次に、上記した半導体装置10の製造方法の一例について、図3(a)〜図3(e)を用いて説明する。なお、図3では、便宜上、半導体素子12として、IGBTが構成された半導体素子14のみを有する半導体装置10の製造方法を説明する。半導体素子12として、半導体素子14のみを有する点以外は、上記した半導体装置10(図1及び図2参照)と同じ構成である。上記した半導体装置10についても、図3に示す製造方法を適用することができる。
先ず、半導体素子12(14,16)を準備する。そして、積層体46を形成するための接続工程を実施する。第1放熱部材18の一面20上に、例えば箔状の第1はんだ24を介して、半導体素子14を配置する。次いで、この半導体素子14の上に、予め両面に第2はんだ28及び第3はんだ36が迎えはんだとして配置されたターミナル26を、第2はんだ28が半導体素子14に接するように配置する。
そして、この積層状態で、はんだ24,28,36をリフロー(1stリフロー)させることにより、半導体素子14と第1放熱部材18とを、第1はんだ24を介して接続する。また、半導体素子14とターミナル26とを、第2はんだ28を介して接続する。
次いで、リード42と半導体素子14のゲートパッドとをボンディングワイヤ44により接続する。そして、1stリフローにより一体化した積層体を、第1放熱部材18に対してターミナル26が下方となるように、第2放熱部材30上に載置する。
そして、第2放熱部材30を下にして、リフロー(2ndリフロー)を行う。この2ndリフローにより、第3はんだ36が溶融され、第3はんだ36を介して、ターミナル26と第2放熱部材30とが接続される。以上により、図3(a)に示す積層体46を形成する。この時点で、積層体46の高さH1が、後述する型締め状態のキャビティ106の高さH2よりも高くなるように、第3はんだ36の厚さが、他のはんだ24,28に較べて厚くされる。本実施形態では、第3はんだ36が樹脂ビーズ38を有しており、この樹脂ビーズ38の粒径が第3はんだ36の最低厚さとほぼ等しくなる。このように、樹脂ビーズ38によって、第3はんだ36の厚さを確保する。
なお、接続工程は、上記手順に限定されない。第1放熱部材18の一面20上に、箔状の第1はんだ24を介して、半導体素子14を配置し、半導体素子14上に、箔状の第2はんだ28を介してターミナル26を配置する。次いで、ターミナル26上に、樹脂ビーズ38入りのシート状の第3はんだ36を介して、第2放熱部材30を配置する。そして、一括でリフローを行うことで、積層体46を形成しても良い。また、ターミナル26を配置した状態で1stリフローを行い、次いで、ターミナル26上に、樹脂ビーズ38入りのシート状の第3はんだ36を介して第2放熱部材30を配置し、2ndリフローを行うことで、積層体46を形成しても良い。
次に、モールド工程前の予備加熱工程を実施する。図3(b)に示すように、この予備加熱工程では、積層体46を加熱する。そして、はんだ24,28,36のうち、軟化はんだを用いた第3はんだ36のみを軟化させる。この予備加熱工程のピーク温度は、第3はんだ36が軟化し、第1はんだ24及び第2はんだ28が軟化しない温度(例えば180℃〜200℃)に設定される。なお、図3(b)では、白抜き矢印にて加熱を表しているが、その方向は特に限定されるものではない。
次に、モールド工程を実施する。このモールド工程では、図3(c)に示すように、積層体46を金型100のキャビティ106に配置して、積層方向に型締めする。そして、この型締め状態でキャビティ106内に樹脂40aを注入して、封止樹脂40を成形する。本実施形態では、樹脂40aとしてエポキシ樹脂を用い、トランスファモールド法にて、封止樹脂40を成形する。また、金型100が、積層方向に開閉可能に設けられた上型102と下型104からなる。また、金型100には図示しない加熱手段(ヒータ)が設けられている。
詳しくは、予備加熱工程により第3はんだ36を軟化させた状態で、積層体46を、下型104の積層方向においてキャビティ106を構成する壁面104a上に配置する。本実施形態では、第1放熱部材18の放熱面22が壁面104aに接するように、積層体46を配置する。この型締め前の状態で、積層体46の高さH1は、型締め状態のキャビティ106の高さH2よりも高い。
そして、金型100を型締めする。上型102を下型104に接近させると、上型102の積層方向においてキャビティ106を構成する壁面102aが、第2放熱部材30の放熱面34に接触する。この接触状態から、さらに上型102を下型104に接近させると、軟化している第3はんだ36が圧縮変形し、これにともなって積層体46の高さH1は、型締め状態のキャビティ106の高さH2に近づく。そして、図3(c)に示すように、積層体46の高さH1がキャビティ106の高さH2とほぼ等しくなった状態で、型締めが完了となる。本実施形態では、第3はんだ36の樹脂ビーズ38が、第3はんだ36の圧縮変形にともなって積層方向に弾性変形し、その反力により、一対の放熱部材18,30における放熱面22,34が金型100の壁面102a,104aに密着される。
そして、この型締め状態で、図3(d)に示すように、金型100のゲート108からキャビティ106内に、樹脂40aを注入する。このモールド工程のピーク温度は、第3はんだ36が軟化し、第1はんだ24及び第2はんだ28が軟化しない温度(例えば180℃)に設定される。第3はんだ36は溶融しておらず、軟化状態で圧縮されているので、樹脂40aの圧力を受けても、ターミナル26と第2放熱部材30の間に保持される。また、樹脂40aの注入後は、注入した樹脂40aが、放熱部材18,30の一面20,32に回りこみ、非はんだ領域20b,32bに対して、放熱部材18,30が接する金型100(102,104)方向の力が加わる。これによっても、一対の放熱部材18,30における放熱面22,34が金型100の壁面102a,104aに密着される。以上の工程を経て、図3(e)に示す半導体装置10を得ることができる。
次に、本実施形態に係る半導体装置10及びその製造方法の特徴部分の効果について説明する。
本実施形態では、積層方向に多層に配置されるはんだ24,28,36のうち、第3はんだ36として、予備加熱工程及びモールド工程で軟化する軟化はんだを用いる。このため、金型100の壁面102a,104aを、各放熱部材18,30の放熱面22,34に接触させて型締めを行なっても、第3はんだ36の圧縮変形により、半導体素子12(14,16)に作用する応力を低減することができる。したがって、モールド工程後の切削を不要とすることができる。
また、各放熱部材18,30の非はんだ領域20b,30bは、キャビティ106内に注入した樹脂40aにより、接触する金型100(102,104)の方向に押される。これにより、放熱部材18,30の放熱面22,34が、金型100の壁面102a,104aに密着する。したがって、放熱部材18,30の放熱面22,34側に樹脂40aが回りこむのを抑制することができる。これにより、モールド工程前(予備加熱工程前)の、放熱部材18,30間の平行度調整を不要とすることができる。
以上により、本実施形態に係る製造方法によれば、上記した構成の半導体装置10を、従来と較べて少ない製造工程で形成することができる。
なお、この製造方法を用いて形成される半導体装置10は、各放熱部材18,30が、半導体素子12側の一面20,32として、はんだ領域20a,32aと非はんだ領域20b,32bを有する。また、多層に配置されたはんだ24,28,36のうち、第3はんだ36のみを、モールド成形する際の温度にて軟化する軟化はんだとし、残りのはんだ24,28を、モールド成形する際の温度にて軟化しないはんだとする構成となる。
また、本実施形態では、第3はんだ36に、弾性部材としての樹脂ビーズ38をもたせている。したがって、一対の放熱部材18,30の間に弾性部材としての樹脂ビーズ38を介在させて、積層体46を形成する。そして、モールド工程では、金型100の型締めに応じて、樹脂ビーズ38が積層方向に弾性変形する。このため、キャビティ106内に注入した樹脂40aが放熱部材18,30の非はんだ領域20b,32bに到達するまでの間も、樹脂ビーズ38の弾性変形の反力により、放熱部材18,30の放熱面22,34を金型100の壁面102a,104aに密着させることができる。これにより、樹脂40aが放熱部材18,30の放熱面22,34側に回りこむのを、効果的に抑制することができる。また、樹脂ビーズ38は積層方向において所定高さを有するため、樹脂ビーズ38により、モールド工程前での第3はんだ36の厚さ、ひいては積層体46の高さH1を確保することができる。
なお、この製造方法を用いて形成される半導体装置10は、第3はんだ36として、弾性部材としての樹脂ビーズ38を有する。そして、樹脂ビーズ38の少なくとも一部が、ターミナル26と第2放熱部材30に挟まれて弾性変形したものとなる。
さらに、本実施形態では、ターミナル26及び第2放熱部材30として、互いに同一の材料からなるものを採用する。そして、ターミナル26と第2放熱部材30の間に介在される第3はんだ36として軟化はんだを用い、第1はんだ24及び第2はんだ28として、予備加熱工程及びモールド工程で軟化しないはんだを用いる。ここで、一般的に、はんだは融点の低下に伴い、融点と使用環境温度との差が小さくなり、接合寿命が低下する。すなわち、半導体装置10の製品寿命が低下する。これに対し、本実施形態では、ターミナル26と第2放熱部材30とを同一の材料を用いて構成するため、第3はんだ36に作用する、ターミナル26と第2放熱部材30との線膨張係数差による応力を低減することができる。そして、第3はんだ36として軟化はんだを用いるため、第1はんだ24や第2はんだ28を軟化はんだとする構成に較べて、製品寿命の低下を抑制することができる。
(変形例)
上記した製造方法では、モールド工程の前に、予備加熱工程を実施する例を示した。しかしながら、予備加熱工程は、接続工程後であって、金型100の型締めの前に実施すれば良い。例えば、金型100に積層体46を配置した後、型締めの前に、金型100に設けた加熱手段の熱によって、予備加熱工程を実施しても良い。
はんだ24,28,36のうち、第3はんだ36に軟化はんだを用いる例を示した。しかしながら、はんだ24,28,36の少なくとも1つに軟化はんだを用いれば、型締め時に軟化はんだが圧縮変形するので、上記した構成の半導体装置10を、従来と較べて少ない製造工程で形成することができる。例えば、第1はんだ24のみ軟化はんだを用いても良いし、第2はんだ28のみ軟化はんだを用いても良い。さらには、第2はんだ28及び第3はんだ36に軟化はんだを用いても良い。好ましくは、上記したように、ターミナル26及び第2放熱部材30として、互いに同一の材料からなるものを採用し、第3はんだ36として軟化はんだを用いると良い。
(第2実施形態)
本実施形態において、上記実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。第1実施形態では、第3はんだ36に、弾性部材としての樹脂ビーズ38をもたせる例を示した。
これに対し、本実施形態では、図4及び図5に示すように、弾性部材として、電気絶縁性を有するスペーサ48を用いる。スペーサ48の構成材料としては、例えばゴム、樹脂を採用することができる。そして、接続工程では、各放熱部材18,30の一面20,32における非はんだ領域20b,32bの一部と接触するように、スペーサ48を配置し、一対の放熱部材18,30にてスペーサ48を挟んで積層体46を形成する。積層体46の時点で、スペーサ48は少なからず弾性変形している。なお、図4及び図5においても、図3同様、半導体素子12として、IGBTの構成された半導体素子14のみを示す。
このようにスペーサ48を、非はんだ領域20b,32bに接触させつつ一対の放熱部材18,30にて挟む構成としても、上記した樹脂ビーズ38と同様の効果をすることができる。モールド工程では、金型100の型締めに応じて、スペーサ48が積層方向に弾性変形する。このため、キャビティ106内に注入した樹脂40aが放熱部材18,30の非はんだ領域20b,32bに到達するまでの間も、スペーサ48の弾性変形の反力により、放熱部材18,30の放熱面22,34を金型100の壁面102a,104aに密着させることができる。これにより、樹脂40aが放熱部材18,30の放熱面22,34側に回りこむのを、効果的に抑制することができる。また、スペーサ48は積層方向において所定高さを有するため、スペーサ48により、モールド工程前での第3はんだ36(軟化はんだ)の厚さ、ひいては積層体46の高さH1を確保することができる。
なお、この製造方法を用いて形成される半導体装置10は、弾性部材としてのスペーサ48が、各放熱部材18,30の非はんだ領域20b,32bの一部に接触して配置される。そして、スペーサ48が一対の放熱部材18,30に挟まれて弾性変形したものとなる。
また、本実施形態では、スペーサ48として、積層方向に垂直な面内において、半導体素子14を取り囲むように環状に設けられている。詳しくは、平面矩形の半導体素子14に対応して、矩形環状に設けられている。そして、半導体素子14を取り囲むように、スペーサ48を配置する。これによれば、放熱部材18,30間の平行度の精度を高めることができる。すなわち、キャビティ106内に注入した樹脂40aが放熱部材18,30の放熱面22,34側に回りこむのを、より効果的に抑制することができる。なお、1つのスペーサ48により、2つの半導体素子12(14,16)をまとめて取り囲むようにしても良いし、半導体素子14,16ごとに別のスペーサ48により取り囲むようにしても良い。
また、環状のスペーサ48は、自身の厚み方向に貫通する貫通部50を複数有している。図5では、貫通部50が貫通孔となっている。これにより、樹脂40aをスペーサ48の内外で流通させることができる。なお、貫通部50に、ボンディングワイヤ44やリード42の一部を挿通させても良い。
(変形例)
非はんだ領域20b,32bに接触配置されるスペーサとしては、上記例に限定されるものではない。例えば図6及び図7に示すように、放熱部材18,30の非はんだ領域20b,32bの一部に、積層方向に延びる突出部52を設け、突出部52の突出先端面にスペーサ54を配置しても良い。図6及び図7に示す例では、スペーサ54を、積層方向に垂直な面内において、半導体素子14を取り囲むように円環状(所謂Oリング状)に設けている。また、突出部52も、スペーサ54に対応して環状としている。そして、半導体素子14を取り囲むように、スペーサ54を突出部52に配置している。また、突出部52には、複数の貫通部56が形成されており、これにより、樹脂40aを突出部52及びスペーサ54の内外で流通させることができる。なお、図7の貫通部56は、切り欠き(スリット)となっている。このように、切り欠き状の貫通部56を設けると、貫通部56に、ボンディングワイヤ44やリード42の一部を挿通させやすい。
さらには、図8に示す例では、スペーサ54を環状とせず、複数のスペーサ54を用い、半導体素子14を取り囲むようにスペーサ54を配置している。このためには、スペーサ54を3つ以上有せば良い。図8では、各スペーサ54に対応して突出部52を設けている。このように、複数のスペーサ54を設けると、隣り合うスペーサ54の間から、ボンディングワイヤ44やリード42を引き出すことができる。
なお、スペーサの配置は、上記例に限定されるものではない。例えば、ボンディングワイヤ44やリード42を引き出す部分に貫通部を有する略C字状のスペーサ(両端の間に所定の間隙を設けたスペーサ)を採用しても良い。
(第3実施形態)
本実施形態において、上記実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。上記実施形態では、半導体装置10が弾性部材(樹脂ビーズ38、スペーサ48,54)を有する例を示した。
これに対し、本実施形態では、図9に示すように、半導体装置10が、樹脂ビーズ38又はスペーサ48,54を有さない点を特徴とする。それ以外の構成は、第1実施形態(とくに図3(e)参照)と同じである。
本実施形態でも、第3はんだ36として、予備加熱工程及びモールド工程で軟化する軟化はんだを用いる。このため、金型100の壁面102a,104aを、各放熱部材18,30の放熱面22,34に接触させて型締めを行なっても、第3はんだ36の圧縮変形により、半導体素子12(14,16)に作用する応力を低減することができる。したがって、モールド工程後の切削を不要とすることができる。
また、各放熱部材18,30の非はんだ領域20b,30bは、キャビティ106内に注入した樹脂40aにより、接触する金型100(102,104)の方向に押される。これにより、放熱部材18,30の放熱面22,34が、金型100の壁面102a,104aに密着する。したがって、放熱部材18,30の放熱面22,34側に樹脂40aが回りこむのを抑制することができる。これにより、モールド工程前(予備加熱工程前)の、放熱部材18,30間の平行度調整を不要とすることができる。
以上により、本実施形態に係る製造方法によれば、上記した構成の半導体装置10を、従来と較べて少ない製造工程で形成することができる。
また、半導体装置10は、各放熱部材18,30が、半導体素子12側の一面20,32として、はんだ領域20a,32aと非はんだ領域20b,32bを有する。また、多層に配置されたはんだ24,28,36のうち、第3はんだ36のみを、モールド成形する際の温度にて軟化する軟化はんだとし、残りのはんだ24,28を、モールド成形する際の温度にて軟化しないはんだとする構成となる。
(第4実施形態)
本実施形態において、上記実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。上記実施形態では、第3はんだ(軟化はんだ)とターミナル26及び第2放熱部材30との接触界面について、特に言及しなかった。
図10では、本実施形態に係る半導体装置10のうち、第3はんだ36の周辺(ターミナル26、第2放熱部材30、及び第3はんだ36)のみを拡大して図示している。本実施形態では、ターミナル26及び第2放熱部材30のそれぞれと第3はんだ36との接触界面58として、合金層が形成された合金部58aと、合金層の形成されていない非合金部58bと、を有することを特徴とする。それ以外の構成は、第2実施形態と同じである。
なお、図10において、符号26aは、ターミナル26のうち、銅からなる平板部、符号26bは、ニッケル膜である。符号30bは、第2放熱部材30のうち、銅からなる平板部、符号30cは、ニッケル膜である。そして、合金部58aには、Ni−Sn合金層が形成されている。
上記した積層体46を形成する接続工程では、リフローにより、ターミナル26及び第2放熱部材30のそれぞれと第3はんだ36との接触界面に、合金部58aが形成される。一方、第3はんだ36として上記した軟化はんだを用いると、モールド工程では、型締めにより垂直方向に押し広げられた第3はんだ36が、ターミナル26及び第2放熱部材30の少なくとも一方との間に、新たな接触界面を形成する。しかしながら、第3はんだ36は軟化しているため、この接触界面部分に合金部58aは形成されない。
したがって、ターミナル26及び第2放熱部材30のそれぞれと第3はんだ36との接触界面58として、合金層が形成された合金部58aと、合金層の形成されない非合金部58bと、を有することをもって、上記実施形態に記載の製造方法により形成された半導体装置10であることを判別することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
上記したように、第3はんだ36(軟化はんだ)は、型締め時に圧縮変形する。したがって、ターミナル26と第2放熱部材30との対向領域に位置する第3はんだ36の結晶粒が、全域で潰れていることをもって、上記実施形態に記載の製造方法により形成された半導体装置10であることを判別することも可能である。第3はんだ36は型締めにより塑性変形するため、結晶粒が潰れるからである。なお、溶融したはんだは、最結晶化により結晶粒が潰れることはない。
本実施形態では、半導体装置10が、半導体素子12として2つの半導体素子14,16を有する例を示した。しかしながら、半導体素子12の個数は特に限定されるものではない。1つの半導体素子12のみを有する構成を採用することもできる。
本実施形態では、半導体素子14と半導体素子16を1組有する例を示した。しかしながら、一対の放熱部材18,30の間に、複数組の半導体素子14,16bが配置された構成を採用することもできる。
本実施形態では、半導体装置10としてターミナル26を含む例を示した。しかしながら、第2はんだ28及びターミナル26を有さない構成としても良い。例えば図11に示す例では、半導体素子14が、第1はんだ24を介して第1放熱部材18に接続されるとともに、第3はんだ36を介して第2放熱部材30に接続されている。なお、図11に示す符号60は、第2放熱部材30のうち、平板状の基部であり、符号62は、半導体素子14に対応して基部60から突出した突出部である。
10・・・半導体装置、12,14,16・・・半導体素子、18・・・第1放熱部材、20a,32a・・・はんだ領域、20b,32b・・・非はんだ領域、22,34・・・放熱面(裏面)、24・・・第1はんだ、26・・・ターミナル(中継部材)、28・・・第2はんだ、30・・・第2放熱部材、36・・・第3はんだ/軟化はんだ、38・・・樹脂ビーズ(弾性部材)、40・・・封止樹脂、46・・・積層体、100・・・金型、102a,104a・・・壁面、106・・・キャビティ、

Claims (11)

  1. 両面に電極を有する半導体素子(14,16)の両面側に放熱部材(18,30)をそれぞれ配置するとともに、はんだ(24,28,36)を介して、前記半導体素子(14,16)と各放熱部材(18,30)とをそれぞれ熱的に接続し、積層体(46)を形成する接続工程と、
    前記積層体(46)を金型(100)のキャビティ(106)に配置して前記積層体(46)の積層方向に型締めをし、この型締め状態で前記キャビティ(106)内に樹脂(40a)を注入して、各放熱部材(18,30)に接しつつ前記半導体素子(14,16)及び前記はんだ(24,28,36)を一体的に封止する封止樹脂(40)を成形するモールド工程と、
    前記接続工程の後であり、前記金型(100)を型締めする前に前記積層体(46)を予め加熱しておく予備加熱工程と、を備える半導体装置の製造方法であって、
    各放熱部材(18,30)は、前記半導体素子側の一面(20,32)として、前記はんだが接触するはんだ領域(20a,32a)と、前記はんだが接触しない領域であって少なくとも一部に前記封止樹脂が接触する非はんだ領域(20b,32b)と、を有し、
    前記接続工程では、多層に配置される前記はんだ(24,28,36)の少なくとも1つとして、前記モールド工程の温度で軟化する軟化はんだ(36)を用いるとともに、前記積層方向において、前記積層体(46)の高さ(H1)が、型締め状態の前記キャビティ(106)の高さ(H2)よりも高くなるように、前記軟化はんだ(36)の厚さを確保し、
    前記予備加熱工程では、前記積層体(46)を加熱して、前記はんだ(24,28,36)のうち、前記軟化はんだ(36)のみを軟化させ、
    前記モールド工程では、前記予備加熱工程により前記軟化はんだ(36)を軟化させた状態で、前記積層方向において前記キャビティ(106)を構成する金型の壁面(102a,104a)を、各放熱部材(18,30)における一面と反対の裏面(22,34)に接触させて、前記軟化はんだ(36)を圧縮変形させつつ型締めを行い、この型締め状態で、前記キャビティ(106)内に樹脂(40a)を注入することを特徴とする半導体装置の製造方法。
  2. 前記接続工程では、一対の前記放熱部材(18,30)の間に弾性部材(38,48,54)を介在させて、前記積層体(46)を形成し、
    前記モールド工程では、前記金型(100)の型締めに応じて、前記弾性部材(38,48,54)を前記積層方向に弾性変形させることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記接続工程では、前記弾性部材としての電気絶縁性を有するスペーサ(48,54)を、各放熱部材(18,30)の一面における非はんだ領域(20b,32b)の一部と接触するように配置し、一対の前記放熱部材(18,30)にて前記スペーサ(48,54)を挟んで前記積層体(46)を形成することを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記積層方向に垂直な面内において、前記半導体素子(14,16)を取り囲むように、前記スペーサ(48,54)を配置することを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 前記軟化はんだ(36)は、前記弾性部材としての樹脂ビーズ(38)を有することを特徴とする請求項2〜4いずれか1項に記載の半導体装置の製造方法。
  6. 一対の前記放熱部材として、第1放熱部材(18)と第2放熱部材(30)を有し、
    前記はんだとして、前記半導体素子(14,16)の一面側の電極と前記第1放熱部材(18)とを接続する第1はんだ(24)と、前記半導体素子(14,16)の一面と反対の裏面側の電極と中継部材(26)とを接続する第2はんだ(28)と、前記中継部材(26)と前記第2放熱部材(30)とを接続する第3はんだ(36)を有し、
    前記第1はんだ(24)、前記第2はんだ(28)、及び前記第3はんだ(36)の少なくとも1つとして、前記軟化はんだ(36)を用いることを特徴とする請求項1〜5いずれか1項に記載の半導体装置の製造方法。
  7. 前記第2放熱部材(30)と前記中継部材(26)とは、同一の材料を用いて構成されており、
    前記第3はんだ(36)として前記軟化はんだを用い、
    前記第1はんだ(24)及び前記第2はんだ(28)として、前記予備加熱工程及び前記モールド工程で軟化しないはんだを用いることを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 両面に電極を有する半導体素子(14,16)と、
    前記半導体素子(14,16)の一面側に配置された第1放熱部材(18)と、
    前記半導体素子(14,16)の一面側の電極と前記第1放熱部材(18)とを熱的に接続する第1はんだ(24)と、
    前記半導体素子(14,16)における一面と反対の裏面側に配置された中継部材(26)と、
    前記半導体素子(14,16)の裏面側の電極と前記中継部材(26)とを熱的に接続する第2はんだ(28)と、
    前記中継部材(26)における半導体素子と反対の面側に配置された第2放熱部材(30)と、
    前記中継部材(26)と前記第2放熱部材(30)とを熱的に接続する第3はんだ(36)と、
    モールド成形体であり、前記半導体素子(14,16)、各はんだ(24,28,36)、前記中継部材(26)、及び各放熱部材(18,30)を一体的に封止する封止樹脂(40)と、を備え、
    各放熱部材(18,30)における半導体素子側の一面と反対の裏面(22,34)が前記封止樹脂(40)から露出された半導体装置であって、
    各放熱部材(18,30)は、前記半導体素子側の一面(20,32)として、前記はんだが接触するはんだ領域(20a,32a)と、前記はんだが接触しない領域であって少なくとも一部に前記封止樹脂が接触する非はんだ領域(20b,30b)と、を有し、
    前記中継部材(26)及び前記第2放熱部材(30)のそれぞれと前記第3はんだ(36)との接触界面(58)として、合金層が形成された合金部(58a)と、合金層の形成されない非合金部(58b)と、を有することを特徴とする半導体装置。
  9. 弾性部材としての電気絶縁性を有するスペーサ(48,54)が、各放熱部材(18,30)の一面における非はんだ領域(20b,32b)の一部に接触して配置されるとともに、一対の前記放熱部材(18,30)に挟まれて弾性変形していることを特徴とする請求項8に記載の半導体装置。
  10. 前記半導体素子(14,16)、各はんだ(24,28,36)、前記中継部材(26)、及び各放熱部材(18,30)の積層方向に垂直な面内において、前記半導体素子(14,16)を取り囲むように、前記スペーサ(48,54)が配置されていることを特徴とする請求項9に記載の半導体装置。
  11. 前記第3はんだ(36)は、弾性部材としての樹脂ビーズ(38)を有し、
    前記樹脂ビーズ(38)の少なくとも一部が、前記中継部材(26)と前記第2放熱部材(30)に挟まれて弾性変形していることを特徴とする請求項8に記載の半導体装置。
JP2012009277A 2012-01-19 2012-01-19 半導体装置及びその製造方法 Active JP5895549B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012009277A JP5895549B2 (ja) 2012-01-19 2012-01-19 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012009277A JP5895549B2 (ja) 2012-01-19 2012-01-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013149796A JP2013149796A (ja) 2013-08-01
JP5895549B2 true JP5895549B2 (ja) 2016-03-30

Family

ID=49047010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012009277A Active JP5895549B2 (ja) 2012-01-19 2012-01-19 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5895549B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6477517B2 (ja) * 2016-01-20 2019-03-06 トヨタ自動車株式会社 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3614079B2 (ja) * 2000-03-24 2005-01-26 株式会社デンソー 半導体装置及びその製造方法
JP4131623B2 (ja) * 2001-09-12 2008-08-13 三洋電機株式会社 電極構造およびその製造方法
JP4153769B2 (ja) * 2002-10-16 2008-09-24 第一精工株式会社 樹脂封止装置
JP4022758B2 (ja) * 2003-03-31 2007-12-19 株式会社デンソー 半導体装置
JP4228926B2 (ja) * 2003-10-03 2009-02-25 富士電機デバイステクノロジー株式会社 半導体装置
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法
JP5381401B2 (ja) * 2009-06-29 2014-01-08 株式会社デンソー 半導体装置およびその製造方法
JP2011114176A (ja) * 2009-11-27 2011-06-09 Mitsubishi Electric Corp パワー半導体装置

Also Published As

Publication number Publication date
JP2013149796A (ja) 2013-08-01

Similar Documents

Publication Publication Date Title
JP4302607B2 (ja) 半導体装置
JP4254527B2 (ja) 半導体装置
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
US9240369B2 (en) Encapsulated semiconductor device and method for manufacturing the same
JP6115738B2 (ja) 半導体装置およびその製造方法
JP6504962B2 (ja) 電力用半導体装置
JP2012142466A (ja) 半導体装置
WO2016092994A1 (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP2016018866A (ja) パワーモジュール
JP4339660B2 (ja) 半導体装置
JP2015220295A (ja) パワーモジュール及びその製造方法
JP5734216B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
US20200185310A1 (en) Dual side cooling power module and manufacturing method of the same
JP5895549B2 (ja) 半導体装置及びその製造方法
JP2013149762A (ja) 半導体モジュール
JP4258391B2 (ja) 半導体装置
JP5840933B2 (ja) 半導体装置
JP6347203B2 (ja) 半導体装置とその製造方法
JP2015176871A (ja) 半導体装置及びその製造方法
JP2014056916A (ja) 半導体装置、および半導体装置の製造方法
JP2021145036A (ja) 半導体装置の製造方法及び半導体装置
JP6835238B2 (ja) 半導体装置およびその製造方法
JP2021145037A (ja) 半導体装置の製造方法及び半導体装置
JP2019079905A (ja) 半導体装置および半導体装置の製造方法
JP2020102543A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160215

R151 Written notification of patent or utility model registration

Ref document number: 5895549

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250