JP2008288500A - 半導体光デバイス、及びその製造方法 - Google Patents

Abstract

【課題】チップにおける結晶層の均一性を維持したまま、チップから露出するｐ形半導体とｎ形半導体とが溶着材料によって短絡することの防止を図ることができる半導体光デバイス、及びその製造方法を得る。
【解決手段】チップ１は、基板４と、基板４に設けられ、ｐ形半導体領域及びｎ形半導体領域を含む半導体積層部５と、半導体積層部５に設けられ、かつ基板４から開離されて配置された電極６とを有している。半導体積層部５の側面には、ｐ形半導体領域及びｎ形半導体領域のそれぞれが露出している。チップ１は、半田２を介して電極６が取付面３ａに固定されることにより、ヒートシンク３にダイボンドされている。半導体積層部５外において、半導体積層部５の側面と取付面３ａとがなす角度は、鈍角とされている。
【選択図】図１

Description

この発明は、給電を受けることにより発光する半導体光デバイス、及びその製造方法に関するものである。

従来、レーザ発振を行うレーザチップをサブマウントに半田付けした半導体レーザ装置が知られている。レーザチップは、半導体基板と、半導体基板上に形成されたエピタキシャル成長層と、エピタキシャル成長層上に形成された電極とを有している。エピタキシャル積層層は、互いに積層された複数の結晶層を有している。エピタキシャル成長層には、エピタキシャル成長層の側面に露出するｐｎ接合が形成されている。レーザチップは、電極をサブマウントに半田付けすることにより、サブマウントに固定されている。エピタキシャル成長層からの熱は、電極及び半田を介してサブマウントへ放散される。これにより、レーザチップからの放熱効率の向上が図られている。

この従来の半導体レーザ装置では、レーザチップをサブマウントに半田付けする際に、半田がエピタキシャル成長層の側面に這い上がり、ｐｎ接合が短絡してしまうおそれがある。

そこで、従来では、半田の這い上がりによるｐｎ接合の短絡を防止するために、半導体基板の電極側の形状を凸状にし、凸状に沿ってエピタキシャル成長層を形成した半導体レーザ装置が提案されている。これにより、ｐｎ接合が露出するエピタキシャル成長層の側面をサブマウントから離すことができ、半田付けの際に半田がｐｎ接合に接触することを抑制することができる（例えば、特許文献１参照）。

特開平５−２１８５８６号公報

しかし、半導体基板の電極側の形状を凸状にするために、基板上に溝を形成した後、溝の内面に沿って結晶層が形成されるように結晶成長を行わなければならないので、平坦な基板にエピタキシャル成長層を形成する場合に比べて、エピタキシャル成長層の各結晶層の均一性が悪化してしまう。

この発明は、上記のような問題点を解決することを課題としてなされたものであり、チップにおける結晶層の均一性を維持したまま、チップから露出するｐ形半導体とｎ形半導体とが溶着材料によって短絡することの防止を図ることができる半導体光デバイス、及びその製造方法を得ることを目的とする。

この発明に係る半導体光デバイスは、半導体により構成された基板と、基板に設けられ、ｐ形半導体領域及びｎ形半導体領域を含む半導体積層部と、半導体積層部に設けられ、かつ基板から開離されて配置された電極とを有し、基板及び電極間を結ぶ半導体積層部の側面にｐ形半導体領域及びｎ形半導体領域のそれぞれが露出しているチップ、及び取付面を有し、導電性の溶着材料を介して電極が取付面に固定された取付部材を備え、半導体積層部外において、半導体積層部の側面と取付面とがなす角度が鈍角とされている。

この発明に係る半導体光デバイスでは、半導体積層部外において半導体積層部の側面と取付部材の取付面とがなす角度が鈍角とされているので、電極と取付面との間から押し出された導電性の溶着材料が半導体積層部の側面を這い上がることを抑制することができる。従って、半導体積層部の側面にｐ形半導体領域及びｎ形半導体領域のそれぞれが露出していても、溶着材料による各半導体領域間の短絡の防止を図ることができ、不良品の発生率の低減化を図ることができる。また、基板の平坦面に半導体積層部を形成することができるので、半導体積層部の各結晶層の均一性を維持することができる。

実施の形態１．
図１は、この発明の実施の形態１による半導体光デバイスを示す断面図である。図において、半導体光デバイスのチップ１は、溶着材料である半田２によりヒートシンク（取付部材）３にダイボンドされている。ヒートシンク３は、チップ１がダイボンドされる取付面３ａを有している。

チップ１は、基板４と、基板４に設けられ、給電を受けることにより発光する半導体積層部５と、半導体積層部５に設けられ、かつ基板４から開離されて配置された電極６とを有している。また、チップ１は、電極６と取付面３ａとの間に半田２を介在させることにより、ヒートシンク３に固定されている。

基板４は、ｎ形ＧａＡｓ（ガリウム・ヒ素）半導体により構成されている。基板４の半導体積層部５が設けられている面は平坦面とされている。

半導体積層部５は、結晶成長によりそれぞれ積層された第１クラッド層７、活性層８、第２クラッド層９、電流ブロック層１０及びコンタクト層１１（複数の半導体結晶層７〜１１）を有している。半導体積層部５では、第１クラッド層７、活性層８、第２クラッド層９、電流ブロック層１０及びコンタクト層１１の順に基板４に積層されている。

第１クラッド層７及び第２クラッド層９のそれぞれは、活性層８に比べて、光の屈折率が低く、かつバンドギャップエネルギが高い層である。第１クラッド層７は、ｎ形ＡｌＧａＡｓ（アルミニウム・ガリウム・ヒ素）半導体により構成されている。活性層８は、ｐ形ＡｌＧａＡｓ半導体により構成されている。第２クラッド層９は、ｐ形ＡｌＧａＡｓ半導体により構成されている。

電流ブロック層１０には、電流ブロック層１０を厚さ方向に貫通する開口１２が設けられている。各半導体結晶層７〜１１の積層方向について見たときの開口１２の形状は、ストライプ状（帯状）とされている。開口１２には、コンタクト層１１が満たされている。コンタクト層１１は、開口１２内から第２クラッド層９に接合されている。これにより、チップ１に供給される電流は、開口１２内を集中して通るように流れる。電流ブロック層１０はｎ形ＧａＡｓ半導体により構成され、コンタクト層１１はｐ形ＧａＡｓ半導体により構成されている。

即ち、半導体積層部５は、ｐ形半導体領域（第１クラッド層７及び電流ブロック層１０）及びｎ形半導体領域（活性層８、第２クラッド層９及びコンタクト層１１）を有している。

電極６は、半導体積層部５内の各半導体結晶層７〜１１のうち、コンタクト層１１にのみ設けられている。

基板４及び電極６間を結ぶ半導体積層部５の側面には、第１クラッド層７、活性層８、第２クラッド層９、電流ブロック層１０及びコンタクト層１１のそれぞれが露出している。半導体積層部５の側面は、ヒートシンク３の取付面３ａに対して傾斜している。半導体積層部５外において、半導体積層部５の側面とヒートシンク３の取付面３ａとがなす角度θは、鈍角（この例では、１００°）となっている。

電極６の周囲に位置する取付面３ａ上には、電極６とヒートシンク３との間から半田２が押し出されて盛り上がった盛り上がり部２ａが形成されている。盛り上がり部２ａは、半導体積層部５の側面から離れている。

次に、動作について説明する。チップ１に順方向への電流を流すと、電流ブロック層１０において電流の通過が抑制されるので、電流は開口１２内を集中的に通って流れる。これにより、活性層８にキャリアが注入される。活性層８に注入されたキャリアは、第１及び第２クラッド層７，９と活性層８とのバンドギャップエネルギの差によるエネルギ障壁により、活性層８内に閉じ込められる。これにより、キャリアの再結合が起こりやすくなり発光する。従って、活性層８におけるキャリアが注入される部分は、開口１２の位置に対応しており、活性層８における発光可能な活性（発光）領域とされる。

発光した光は、第１及び第２クラッド層７，９の光の屈折率が活性層８よりも低いので、第１及び第２クラッド層７，９により活性層８内に閉じ込められやすくなる。また、活性層８に沿った方向については、活性層８の活性領域、及び活性領域に重なる第１及び第２クラッド層７，９の部分における等価的な屈折率が、活性領域以外の活性層８の部分、及び活性領域以外の活性層８の部分に重なる第１及び第２クラッド層７，９の部分における等価的な屈折率よりも大きくなるので、発光した光は活性層８の活性領域に閉じ込められやすくなる。このようにして、活性層８の活性領域内にキャリア及び光が閉じ込められる。この後、注入電流が閾値を超えると、レーザ発振が行われる。

活性層８の活性領域内で発生した熱は、半導体積層部５内、電極６及び半田２の順に伝導した後、ヒートシンク３へ放散される。これにより、活性層８からヒートシンク３への熱の放散を効果的に行うことができる。従って、例えば活性層８内に閉じ込められているキャリアが熱エネルギを得ることにより障壁を越えてしまう等の特性悪化の抑制を図ることができる。

次に、半導体光デバイスの製造方法について説明する。図２は、図１の半導体光デバイスの製造方法を説明するための断面図である。まず、第１クラッド層７、活性層８、第２クラッド層９及び電流ブロック層１０を基板４に結晶成長させることにより積層する。この後、電流ブロック層１０の一部をエッチングにより除去し、電流ブロック層１０を貫通するストライプ状（帯状）の開口１２を形成する。この後、開口１２から露出する第２クラッド層９の部分と電流ブロック層１０とに、コンタクト層１１を結晶成長させることにより積層する。これにより、複数の半導体結晶層７〜１１を有する半導体積層部５が基板４に形成される（結晶層形成工程）。

この後、半導体積層部５に電極６を形成する。電極６は、コンタクト層１１にのみ形成する（電極形成工程）（図２（ａ））。

この後、電極６の一部をエッチングにより除去する。これにより、帯状の電極開口部が形成される。このとき、電極６の一部を除去するためのエッチング液として、例えばゴールドストリッパ等が用いられる（電極部分除去工程）。

この後、電極６を除去した部分から半導体積層部５の一部をエッチングで除去する。これにより、半導体積層部５に逆メサ溝２１を形成する。逆メサ溝２１は、基板４に向かって幅が連続的に広がる断面を持ち、かつ底面が基板４の面となっている溝である。逆メサ溝２１の内側面は、基板４及び電極６間を結ぶ半導体積層部５の側面となる。半導体積層部５の側面には、各半導体結晶層（半導体領域）７〜１１が露出される。また、半導体積層部５内において、半導体積層部５の側面と電極６とがなす角度は鋭角となる（図２（ｂ））。

この例では、硫酸−過酸化水素水−水系のエッチング液により半導体積層部５の一部のエッチングを行う。ここで、エッチングにより半導体積層部５に形成される溝の形状は、半導体積層部５の面方位とエッチング液の種類とによって決まる。従って、硫酸−過酸化水素水−水系のエッチング液で形成したときの溝の断面形状が半導体積層部５の面方位により逆メサ状にならない場合には、例えば酒石酸−過酸化水素水−水系のエッチング液等を用いる（溝形成工程）。

この後、逆メサ溝２１の底面と交差する分割面が形成されるように基板４を分割する。これにより、分割後の基板４、半導体積層部５及び電極６をチップ１とする。この例では、分割面が逆メサ溝２１の底面と垂直になっている。また、基板４の分割は分離刃により行われる（分割工程）（図２（ｃ））。

この後、チップ１をヒートシンク３に半田付けによりダイボンドする。チップ１のヒートシンク３へのダイボンドは、ヒートシンク３の取付面３ａに電極６を半田２で固定することにより行う。このとき、余分の半田２が電極６と取付面３ａとの間から押し出され、半田２の盛り上がり部２ａ（図１）が形成される。半田２は、例えばＡｕＳｎ（金・すず）半田等を用いる（ダイボンド工程）。このようにして、半導体光デバイスを製造する。

実際に、上記実施の形態による半導体光デバイス（半導体積層部５の側面とヒートシンク３の取付面３ａとがなす角度が鈍角である半導体光デバイス）を４２０個作製したところ、半導体積層部５における半田による短絡は１つも発生しなかった。即ち、上記実施の形態による半導体光デバイスでは、ｐ形半導体領域とｎ形半導体領域との間の短絡による不良品の発生率が０％であった。なお、ここでは、半導体積層部５の側面とヒートシンク３の取付面３ａとがなす角度を１００°とした。

これに対し、比較例として、半導体積層部５の側面とヒートシンク３の取付面３ａとがなす角度が鋭角である半導体光デバイスを４２０個作製したところ、半田の短絡による不良品が１２個発生した。即ち、比較例の半導体光デバイスでは、ｐ形半導体領域とｎ形半導体領域との間の短絡による不良品の発生率が２．９％であった。なお、比較例では、半導体積層部５の側面とヒートシンク３の取付面３ａとがなす角度を８０°とした。

この結果から、上記実施の形態による半導体光デバイスの不良品発生率が、比較例での半導体光デバイスに比べて、低くなっていることが分かる。即ち、上記実施の形態では、半導体光デバイスの製造効率の向上が図られることが分かる。

このような半導体光デバイスでは、半導体積層部５外において半導体積層部５の側面とヒートシンク３の取付面３ａとがなす角度が鈍角とされているので、電極６と取付面３ａとの間を押し出された半田２が半導体積層部５の側面を這い上がることを抑制することができる。従って、半導体積層部５の側面にｐ形半導体領域及びｎ形半導体領域のそれぞれが露出していても、半田２による各半導体領域間の短絡の防止を図ることができ、不良品の発生率の低減化を図ることができる。また、基板４の平坦面に半導体積層部５を形成することができるので、半導体積層部５の各半導体結晶層７〜１１の均一性を維持することができる。

また、逆メサ溝２１を半導体積層部５に形成した後、逆メサ溝２１の底面と交差する分割面が形成されるように基板４を分割するので、ヒートシンク３の取付面３ａに対して傾斜する半導体積層部５の側面を容易に形成することができ、半田２によってチップ１をヒートシンク３にダイボンドするときに、半田２が半導体積層部５の側面を這い上がることの防止を図ることができる。

なお、上記の例では、逆メサ溝２１を半導体積層部５に形成した後に、分離刃によって基板４をそのまま分割するようになっているが、基板４を分割する分割工程の前に、基板４の逆メサ溝２１と反対側の面に分割のための切り込み部をエッチングにより形成する切り込み部形成工程を加えてもよい。この場合、分割工程では、分離刃により切り込み部に沿って基板４が分割される。このようにすれば、基板４の分割を容易にすることができるとともに、基板４をより正確に分割することができる。従って、半導体光デバイスの製造をさらに容易にすることができるとともに、不良品発生率の低減化をさらに図ることができる。

また、上記の例では、ＧａＡｓ系の半導体光デバイスとされているが、ＩｎＰ（インジウム・リン）系の半導体光デバイスであってもよいし、ＧａＩｎＰ系の半導体光デバイスであってもよい。

また、上記の例では、半導体積層部５内にｐｎ接合が存在する半導体光デバイスにこの発明が適用されているが、半導体積層部５内にｐｉｎ接合が存在する半導体光デバイスにこの発明を適用してもよい。さらに、上記の例では、レーザダイオード（ＬＤ）にこの発明が適用されているが、発光ダイオードやフォトダイオードにこの発明を適用してもよい。さらにまた、単一のストライプ構造の半導体光デバイスにこの発明を適用してもよいし、アレイ構造の半導体光デバイスにこの発明を適用してもよい。

この発明の実施の形態１による半導体光デバイスを示す断面図である。 図２は、図１の半導体光デバイスの製造方法を説明するための断面図であり、図２（ａ）は基板に半導体積層部及び電極を形成した状態を示す図、図２（ｂ）は半導体積層部に逆メサ溝が設けられた状態を示す図、図２（ｃ）は基板を分割した状態を示す図である。

符号の説明

１ チップ、２ 半田（溶着材料）、３ ヒートシンク（取付部材）、３ａ 取付面、４ 基板、５ 半導体積層部、６ 電極、７ 第１クラッド層（ｎ形半導体領域）、８ 活性層（ｐ形半導体領域）、９ 第２クラッド層（ｐ形半導体領域）、１０ 電流ブロック層（ｎ形半導体領域）、１１ コンタクト層（ｐ形半導体領域）、２１ 逆メサ溝。

Claims (3)

1. 半導体により構成された基板と、上記基板に設けられ、ｐ形半導体領域及びｎ形半導体領域を含む半導体積層部と、上記半導体積層部に設けられ、かつ上記基板から開離されて配置された電極とを有し、上記基板及び上記電極間を結ぶ上記半導体積層部の側面に上記ｐ形半導体領域及び上記ｎ形半導体領域のそれぞれが露出しているチップ、及び
   取付面を有し、導電性の溶着材料を介して上記電極が上記取付面に固定された取付部材
   を備え、
   上記半導体積層部外において、上記半導体積層部の側面と上記取付面とがなす角度が鈍角とされていることを特徴とする半導体光デバイス。
2. 半導体により構成された基板に複数の結晶層を積層することにより、半導体積層部を上記基板に形成する結晶層形成工程、
   上記半導体積層部に電極を形成する電極形成工程、
   上記電極の一部を除去する電極部分除去工程、
   上記電極を除去した部分から上記半導体積層部の一部をエッチングで除去することにより、上記基板に向かって幅が連続的に広がる断面を持ち、底面が上記基板の面となっている逆メサ溝を上記半導体積層部に形成する溝形成工程、
   上記逆メサ溝の底面と交差する分割面が形成されるように上記基板を分割することにより、分割後の上記基板、上記半導体積層部及び上記電極をチップとする分割工程、
   取付部材の取付面に上記電極を溶着材料により固定することにより、上記チップを上記取付部材にダイボンドするダイボンド工程
   を備えていることを特徴とする半導体光デバイスの製造方法。
3. 上記分割工程前に、上記基板の上記逆メサ溝と反対側の面に分割のための切り込み部をエッチングにより形成する切り込み部形成工程
   をさらに備えていることを特徴とする請求項２に記載の半導体光デバイスの製造方法。

Images