KR100707167B1 - 고성능의 질화갈륨계 광소자 구현을 위한 ｐ형 열전산화물을 형성하는 2원계 및 3원계 합금 또는 고용체박막을 이용한 오믹접촉 형성을 위한 박막전극 및 그제조방법 - Google Patents

고성능의 질화갈륨계 광소자 구현을 위한 ｐ형 열전산화물을 형성하는 2원계 및 3원계 합금 또는 고용체박막을 이용한 오믹접촉 형성을 위한 박막전극 및 그제조방법 Download PDF

Info

Publication number
KR100707167B1
KR100707167B1 KR1020030047273A KR20030047273A KR100707167B1 KR 100707167 B1 KR100707167 B1 KR 100707167B1 KR 1020030047273 A KR1020030047273 A KR 1020030047273A KR 20030047273 A KR20030047273 A KR 20030047273A KR 100707167 B1 KR100707167 B1 KR 100707167B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
thin film
ohmic contact
type gallium
electrode layer
Prior art date
Application number
KR1020030047273A
Other languages
English (en)
Other versions
KR20050007702A (ko
Inventor
임동석
송준오
김상호
성태연
Original Assignee
삼성전자주식회사
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 광주과학기술원 filed Critical 삼성전자주식회사
Priority to KR1020030047273A priority Critical patent/KR100707167B1/ko
Priority to US10/886,686 priority patent/US7687908B2/en
Priority to JP2004205218A priority patent/JP4792212B2/ja
Publication of KR20050007702A publication Critical patent/KR20050007702A/ko
Application granted granted Critical
Publication of KR100707167B1 publication Critical patent/KR100707167B1/ko
Priority to JP2011106729A priority patent/JP2011151426A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 질화갈륨(GaN) 반도체를 이용한 청·녹색 및 자외선을 내는 단파장 발광 다이오드(light emitting diode: LED)와 레이저 다이오드(laser diode: LD) 제작의 핵심기술 중 하나인 양질의 오믹접촉(Ohmic Contact) 형성에 관한 것이다.
본 발명은 p형 질화갈륨 반도체 상부층에 p형 열전 산화물 박막(p-type thermoelectric oxide thin film; PTE)을 형성하는 합금 또는 고용체(alloys or solid solutions)를 증착한 다음, 열처리 공정을 통해서 p형 질화갈륨과 p형 열전 산화물간의 에너지 밴드갭 조절과 표면 부위에 실효 캐리어 농도의 증가를 통해서 질화갈륨과의 계면에서의 쇼트키 장벽의 높이 및 폭을 각각 감소시켜 우수한 전류-전압특성과 낮은 비접촉 저항값을 갖으면서 동시에 단파장 영역에서 높은 투과도 를 지닌 고품위 오믹접촉 시스템을 제공하는 데 있다.
발광다이오드, 레이저 다이오드, 오믹접촉, 질화갈륨, p형 열전 산화물

Description

고성능의 질화갈륨계 광소자 구현을 위한 ｐ형 열전 산화물을 형성하는 2원계 및 3원계 합금 또는 고용체 박막을 이용한 오믹접촉 형성을 위한 박막전극 및 그 제조방법{Thin film electrode for ohmic contact using materials capable of making the binary and ternary p-type thermo-electronic oxide thin films for high-quality optical devices related to (Al,In)GaN and method}
도 1은 본 발명의 일 실시예에 따른 제1측면에 의한 박막전극의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 제2측면에 의한 박막전극의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 박막전극에서 5 x 1017의 캐리어 농도를 갖는 p형 질화갈륨 상부에 구리-란탄늄 합금 또는 고용체(Cu-La Alloy or Solid Solution)/금(Au)을 증착시킨 다음, 열처리 전과 후에 대한 전류-전압 특성을 나타낸 그래프이다.
도 4는 본 발명의 일 실시예에 따른 전극박막에서 5 x 1017의 캐리어 농도를 갖는 p형 질화갈륨 상부에 갈륨관련 화합물을 형성하는 순수 금속, 팔라듐(Pd)/구리-란탄늄 합금 또는 고용체(Cu-La Alloy or Solid Solution)/금(Au)을 증착시킨 다음, 열처리 전과 후에 대한 전류-전압 특성을 나타낸 그래프이다.
{도면의 주요부호에 대한 설명}
1 : 기판 2 : p형 질화갈륨
3 : 순수 금속층 4 : 제 1 전극층
5 : 제 2 전극층
본 발명은 질화갈륨(GaN) 반도체를 이용한 청·녹색 및 자외선을 내는 단파장 발광 다이오드(light emitting diode: LED)와 레이저 다이오드(laser diode: LD) 제작의 핵심기술 중 하나인 양질의 오믹접촉(Ohmic Contact) 형성에 관한 것이다.
발광 다이오드 및 레이저 다이오드 등과 같이 질화갈륨 반도체를 이용하는 광 디바이스를 구현하기 위해서는 반도체와 전극간에 양질의 오믹접촉을 형성하는 것이 매우 중요하다.
종래부터 p형 질화갈륨의 경우 니켈(Ni)을 기본으로 하는 금속 박막구조, 즉 니켈/금(Ni/Au)의 금속 박막이 오믹접촉을 위한 금속 박막 구조로 널리 사용되고 있으며 최근, Ni/Pt/Au, Pt/Ni/Au, Pd/Au 등과 같이 다양한 형태의 오믹접촉 금속 시스템이 개발되고 있다.
그러나, 현재까지도 양질의 p형 질화갈륨 오믹접촉 형성에는 크게 2가지 문제점이 있다. 그들 중에서, 특히 p형 질화갈륨 성장시 사용되는 분위기 가스인 암 모니아의 수소가 p형 도펀트인 마그네슘과 결합하여 전기적으로 절연특성을 보이는 Mg-H 결합체를 형성하여 낮은 실효 캐리어 농도와 높은 표면 저항값을 갖게 되어 양질의 오믹접촉을 형성하기가 어려울 뿐만이 아니라, 실제 광소자에서 낮은 캐리어(hole) 주입 때문에 고품위 광소자를 제작하기가 곤란하다.
이와 같이 p형 질화갈륨 표면에서의 도핑농도를 증가시키고자 한 예로서 Ni, Pd 등과 같이 다른 금속들에 비해서 상대적으로 큰 일함수 값, 높은 수소 친화력, 및 갈륨관련 화합물을 용이하게 형성하는 금속을 질화갈륨과 접촉시킨 후, 열처리를 통해 질화갈륨 결정 내에 존재하는 p형 도펀트의 활성화와 표면에서 깊은 억셉터 역할을 하는 다수의 갈륨공공 형성을 통한 높은 알짜 캐리어 농도를 갖는 질화갈륨을 얻어 쇼트키 장벽의 폭(SBW)을 줄여 터널링 효과를 유발하여 고품위 오믹접촉을 형성한 보고들은 많다. (일본특허 특개 2001-35796: Pd/Au).
또 다른 예로서, 질화갈륨 위에 니켈과 코발트 등의 물질처럼 산소가 포함된 분위기에서 열처리하면 p형 전도성 투명 산화물을 형성하는 금속 박막을 증착 시켜서, 열처리를 통해서 전도성 산화물을 만들어 p형 질화갈륨과 산화물간의 쇼트키 장벽의 높이(SBH)를 감소시켜 고품위 오믹접촉을 형성한 보고들도 많이 있다(대한민국특허 특2001-0002265: Ni/Au).
또 하나의 다른 문제는 단파장 영역에서의 높은 투과도를 지닌 양질의 오믹 접촉 시스템이 없다는 것이다. 현재 LED 공정에서 사용하고 있는 니켈/금(Ni/Au)에 대한 시스템은 얇은 두께(〈~100Å )를 이용하여 80% 이상의 투과도를 얻고 있다. 이와 같이, 극도로 얇은 금속층을 이용한 오믹접촉은 높은 투과도를 얻을 수는 있 지만, 반면에 전류주입 및 전파가 어려워서 광소자의 효율을 저하시키는 원인을 제공한다.
본 발명의 목적은 대부분의 p형 열전 산화물 박막을 형성하는 합금 또는 고용체의 우수한 수소 친화력을 이용함으로써 Mg-H 결합을 파괴하여, 질화갈륨 표면 부위에서의 실효 캐리어 농도를 증가시키는 데 있다.
본 발명의 다른 목적은 대부분의 p형 열전 산화물들의 큰 일함수 값과 단파장 빛 영역에서의 고투과도를 이용하여 고품위 오믹접촉을 형성시키는 데 있다.
본 발명의 또 다른 목적은 p형 열전 산화물들의 우수한 전기 전도성 및 열적 안정성을 이용하여 기존의 일반 금속전극을 대체하는 데 있다.
본 발명의 또 다른 목적은 p형 열전 산화물들의 주요 모체 금속들을 열역학적으로 갈륨관련 화합물을 형성하는데 유리한 니켈, 코발트, 및 구리 등을 사용하여 p형 질화갈륨 표면에 다량의 갈륨 공공을 생성하는 데 있다.
본 발명의 또 다른 목적은 p형 열전 산화물 박막을 형성하는 합금 또는 고용체를 사용하여 상기의 특성을 갖는 오믹접촉 시스템을 제공함에 있다.
상기의 목적을 달성하기 위하여 본 발명의 p형 질화갈륨 반도체의 오믹접촉 형성을 위한 박막전극은 p형 질화갈륨 상부에 적층되는 p형 열전 산화물 박막 (p- type thermoelectric oxide thin film; PTE)을 형성하는 니켈계 합금 또는 고용체 (Ni-based Alloys or Solid Solution)를 포함한 제 1전극층 및 상기 제 1전극층 상부에 적층되고, Au, Pd, Pt, Ru, Re, Sc, Mg, Zn, V, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Ca, Na, Sb, Li, In, Sn, Al, Ni, Cu, Co 중 적어도 1종 이상을 포함하는 제 2전극층을 포함한다.
본 발명에서 p형 열전 산화물 박막을 형성하는 니켈계 합금 또는 고용체(Ni-based Alloys or Solid Solutions; Ni-X)는 니켈(Ni)을 모체로 하고, 상기 X원소는 원소 주기율표상의 1족, 2족, La을 제외한 Na, V, Ca, K, Cs, Ag, Sr, Ba 군에서 선택되는 1종을 포함하는 것을 특징으로 한다.
본 발명에서 p형 열전 산화물 박막을 형성하는 니켈계 합금 또는 고용체(Ni-based Alloy or Solid Solution; Ni-X)를 구성하는 X원소의 첨가비는 1 ~ 99 at.% 로 이루어지는 것을 특징으로 한다.
본 발명에서 p형 질화갈륨 상부에 적층되는 p형 열전 산화물 박막을 형성하는 다른 합금 또는 고용체는 구리계 합금 또는 고용체(Cu-based Alloy or Solid Solution)로 구성된 제 1전극층과 상기 제 1전극층 상부에 적층되고, Au, Pd, Pt, Ru, Re, Sc, Mg, Zn, V, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Ca, Na, Sb, Li, In, Sn, Al, Ni, Cu, Co 군에서 선택되는 1종 이상을 포함하는 제 2전극층을 포함한다.
본 발명에서 p형 열전 산화물 박막을 형성하는 구리계 합금 또는 고용체(Cu-based Alloy or Solid Solution; Cu-X)는 구리(Cu)를 모체로 하고 X 성분으로 원 소 주기율표상에서 1족 원소, 2족 원소, 3족 원소 및 Zn, Pd, Ag, Rh, Re, Pt, Co, Ru,Ir, Zr, V, Ti 중에서 선택되는 1종을 포함한다.
본 발명에서 구리계 합금 또는 고용체(Cu-based Alloy or Solid Solution; Ni-X)를 구성하는 X원소의 첨가비는 1 ~ 99 at.% 로 이루어지는 것을 특징으로 한다.
본 발명에서 p형 질화갈륨 상부에 적층되는 p형 열전 산화물 박막을 형성하는 또 다른 합금 또는 고용체는 p형 질화갈륨 상부에 적층되며 코발트계 합금 또는 고용체(Co-based Alloy or Solid Solution)로 구성된 제 1전극층 및 상기 제 1전극층 상부에 적층되며 Au, Pd, Pt, Ru, Re, Sc, Mg, Zn, V, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Ca, Na, Sb, Li, In, Sn, Al, Ni, Cu, Co 군에서 선택되는 1종 이상을 포함하는 제 2전극층을 포함한다.
본 발명에서 p형 열전 산화물 박막을 형성하는 코발트계 합금 또는 고용체(Co-based Alloy or Solid Solution; Co-X)는 코발트(Co)를 모체로 하고 X 성분으로 원소 주기율표상에서 1족 원소, 2족 원소, 3족 원소 및 Zn, Pd, Ag, Rh, Re, Pt, Co, Ru,Ir, Zr, V, Ti 군에서 선택되는 1종을 포함하는 것을 특징으로 한다.
본 발명에서 코발트계 합금 또는 고용체(Co-based Alloy or Solid Solution; Co-X)를 구성하는 X원소의 첨가비는 1 ~ 99 at.% 로 이루어지는 것을 특징으로 한다.
본 발명에서 p형 질화갈륨 상부에 적층되는 p형 열전 산화물 박막을 형성하 는 또 다른 합금 또는 고용체는 p형 질화갈륨 상부에 적층되며 X 성분이 도핑된 니켈 산화물(NiO)로 구성된 제 1전극층 및 상기 제 1전극층 상부에 적층되며 Au, Pd, Pt, Ru, Re, Sc, Mg, Zn, V, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Ca, Na, Sb, Li, In, Sn, Al, Ni, Cu, Co 군에서 선택되는 1종을 포함하는 제 2 전극층을 포함한다.
본 발명에서 p형 열전 산화물 박막을 형성하는 도핑된 니켈 산화물(NiO)은 Al, Ga, 및 In 중에서 선택되는 한가지 이상을 포함하고 원자량으로 0.1-5.1% 범위내로 도핑하는 것을 특징으로 한다.
본 발명에서 제 1전극층의 두께는 1~10,000Å 및 제 2전극층의 두께는 1~50,000Å 으로 형성됨을 특징으로 한다.
본 발명에서 제 1족 원소는 Li, Na, K, Cs, Rb 중에서 선택되는 1종을 포함하는 것을 특징으로 하고, 제 2족 원소는 Be, Mg, Ca, Sr, Ba에서 선택되는 1종을 포함하는 것을 특징으로 하며, 제 3족 원소는 Sc, La 를 포함한 모든 란탄늄 계열에서 선택되는 1종을 포함하는 것을 특징으로 한다.
본 발명에서 p형 질화갈륨 반도체의 오믹접촉 형성을 위한 또 다른 박막전극은 p형 질화갈륨과 p형 열전 산화물 박막을 형성하는 제 1전극층 사이에 Ni, Au, Pd, Pt, Rh, Re, Ru, Ir 중에서 선택되는 1종 이상을 포함하는 순수 금속층을 포함하는 것을 특징으로 한다.
본 발명에서 p형 질화갈륨 상부에 삽입된 순수 금속 전극층의 두께는 1~ 1,000 Å ; 제 1전극층의 두께는 1~10,000Å 및 제 2전극층의 두께는 1~50,000Å 으로 형성됨을 특징으로 한다.
본 발명에서 p형 질화갈륨은 AlxInyGazN (0 〈 x, y, z 〈 1, x+y+z = 1)로 이루어지는 것을 특징으로 한다.
본 발명에서 오믹 접촉 형성을 이용한 발광 다이오드용 및 레이저 다이오드용 금속 박막의 제조방법은 p형 질화갈륨 상부에 금속 박막을 제조함에 있어서, 질화갈륨 반도체위의 탄소와 산소층을 세척하여 불순물을 제거하는 단계와 2 x 10-6 ~ 5 x 10-8 Torr 진공 하에서 고용체를 증착시키는 단계 및 상기 증착후 250 ~ 800℃의 온도로 공기, 산소 또는 질소 분위기 하에서 30초 ~ 1시간 열처리하는 단계를 포함한다.
본 발명에서 오믹 접촉 형성을 이용한 발광 다이오드용 및 레이저 다이오드용 금속 박막의 다른 제조방법은 p형 질화갈륨 상부에 금속 박막을 제조함에 있어서, 질화갈륨 반도체위의 탄소와 산소층을 세척하여 불순물을 제거하는 단계와 2 x 10-6 ~ 5 x 10-8 Torr 진공 하에서 PdCoO2, NaxCoO2 , NaCo2O4, La2CuO4 중 선택되는 1종을 증착시키는 단계 및 상기 증착후 250 ~ 800℃의 온도로 공기, 산소 또는 질소 분위기 하에서 30초 ~ 1시간 열처리하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서 오믹접촉 형성을 이용한 발광 다이오드용 및 레이저 다이오드용 전극 박막의 제조방법은 p형 질화갈륨 상부에 전극 박막을 제조함에 있어서, 합금 또는 고용체를 증착하기 전에 질화갈륨 반도체위의 탄소와 산소층을 세척하여 불순 물을 제거하는 단계; 전자선 금속 증착기(e-beam evaporator), 스퍼터링(sputtering), 및 펄스 레이저 증착기(PLD) 중 어느 하나를 이용하여 2 x 10-6 ~ 5 x 10-8 Torr 진공 하에서 증착시키는 단계; 상기 증착 후 250 ~ 800℃의 온도로 공기, 산소 또는 질소 분위기 하에서 30초 ~ 1시간 열처리하는 단계를 포함한다.
본 발명에서 박막전극은 p형 질화갈륨 반도체 상부에 p형 열전 산화물 박막을 형성하는 합금 또는 고용체를 증착한 다음, 열처리 공정을 통해서 p형 질화갈륨과 p형 열전 산화물간의 에너지 밴드갭 조절과 표면 부위에 실효 캐리어 농도의 증가를 통해서 질화갈륨과의 계면에서의 쇼트키 장벽 높이 및 폭을 각각 감소시켜 우수한 전류-전압특성과 낮은 비접촉 저항값을 갖으면서 동시에 대부분의 산화물 특징인 투명함으로 인한 단파장 영역에서 높은 투과도를 지닌 고품위 오믹접촉 시스템을 구현하였다.
이하 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 제1측면에 의한 본 발명의 박막전극의 단면도이다.
상기 실시예에서, p형 질화갈륨 반도체는 기판층(1), p형 질화갈륨층(2), 제1 전극층(4), 제 2전극층(5)을 포함한다.
상기 실시예에는, p형 열전 산화물 박막을 형성하는 또 다른 합금 또는 고용체층(4)과 제 2전극층(5)이 순차적으로 기판(1)상의 질화갈륨층(2)위에 적층된 구 조를 나타낸다.
도 1을 참조하면, 상기 합금 또는 고용체 전극층(4)은 p형 질화갈륨 반도체의 오믹 접촉을 형성하기 위한 전극으로 p형 질화갈륨의 상부에 적층되며, 이때 사용 가능한 합금 또는 고용체로는 질화갈륨 반도체 내의 Mg-H 결합을 파괴하는데 용이하며 갈륨과 화합물을 형성할 뿐만이 아니라, 열처리 시 큰 일함수 값을 지닌 p형 열전 투명 전도성 산화물로 변화하여 100Å 이상의 두께에서도 높은 투과도를 지닌 물질을 우선적으로 요한다.
이와 같이 질화갈륨 반도체와 접촉하는 상기 합금 또는 고용체는 낮은 온도(600℃ 이하)에서 열처리 시, 질화갈륨 내의 Mg-H 결합을 쉽게 파괴하며 갈륨과 화합물을 형성하여 계면에서의 에너지 장벽인 쇼트키 장벽의 폭(SBW)을 감소시킬 수 있을 뿐만이 아니라, 큰 일함수 값을 지닌 p형 열전 투명 전도성 산화물로 변화하여 계면에서의 에너지 밴드갭을 조절하여 쇼트키 장벽의 높이(SBH)를 감소시킬 수 있다.
이러한 질화갈륨의 표면에서의 도판트인 마그네슘의 재활성화와 갈륨 공공들로 인한 표면의 높은 실효 캐리어 농도(>1018cm-3)는 질화갈륨 반도체와 접촉하는 전극간의 계면에 존재하는 쇼트키 장벽의 폭을 줄여서 다수 캐리어인 홀(hole)들이 양자개념의 터널링효과를 통하여 캐리어의 고 전도현상을 발생시킬 수 있다.
또한 600℃ 이하에서 열처리 시, 합금 또는 고용체 전극이 큰 일함수 값을 갖는 p형 열전 투명 전도성 산화물로 변화하여 p형 질화갈륨과 이들 p형 열전 산화 물간의 쇼트키 장벽의 높이를 감소시켜 캐리어의 흐름을 보다 용이하게 할 수 있어 고품위 오믹접촉을 형성할 수 있다.
전극박막의 제 2전극층(5)은 박막전극의 최상층으로 발광 다이오드와 레이저 다이오드 등의 소자 제작공정에 적용되는 고온(300~700℃)공정 중 발생하는 표면퇴화 현상 방지능이 있고, 산화에 안정하며 와이어 접착성이 좋으면서 우수한 투명성을 가지는 물질이 바람직하다. 또한, 이 최상층의 성분은 특별히 한정되지는 아니한다.
상기와 같은 요구조건을 만족하는 최상층의 대표적인 예로는 Au, Pd, Pt, Ru, Re, Sc, Mg, Zn, V, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Ca, Na, Sb, Li, In, Sn, Al, Ni, Cu, Co 등이 있다.
도 2는 본 발명의 일 실시예에 따른 제2측면에 의한 본 발명의 박막전극의 단면도 이다.
상기 실시예에서, p형 질화갈륨 반도체는 기판층(1), p형 질화갈륨층(2), 순수금속층(3), 제1 전극층(4), 제 2전극층(5)을 포함한다.
상기 실시예는 순수 금속 전극층(3), p형 열전 산화물 형성할 수 있는 합금 또는 고용체 전극층(4), 최상층의 제 2전극층(5)이 순차적으로 기판(1)상의 질화갈륨(2)위에 적층된 구조를 나타낸다.
도 2를 참조하면, p형 열전 산화물 형성할 수 있는 합금 또는 고용체 전극층(4), 최상층의 제 2전극층(5)은 제 1측면에 의한 본 발명의 구성 중 p형 열전 산화물을 형성할 수 있는 합금 또는 고용체 전극층(4), 최상층의 제 2전극층(5) 과 실질적으로 동일하다.
상기 순수 금속 전극층(3)은 p형 질화갈륨 상부에 증착한 다음, 저온에서 열처리 시 갈륨과 우선적으로 화합물을 형성할 수 있는 금속층이다. 이들 금속들로는Ni, Au, Pt, Pd, Ir, Rh, Re, Ru 등과 같이 상대적으로 다른 금속에 비해서 큰 일함수 값을 지니면서 갈륨관련 화합물 형성능이 우수한 이들 모두 상기 순수 금속 전극층(3)에 포함된다.
도 3은 본 발명의 일 실시예에 따른 전극박막에서 5 x 1017의 캐리어 농도를 갖는 p형 질화갈륨 상부에 구리-란탄늄 합금 또는 고용체(Cu-La Alloy or Solid Solution)/금(Au)을 증착시킨 다음, 열처리 전과 후에 대한 전류-전압 특성을 나타낸 그래프이다.
도 3을 참조하면, 공기 분위기 하에서 550℃, 1분간 열처리 한 후 전류-전압 특성을 측정한 결과로부터 각각 ~ 10-6 Ω-㎠ 수준의 비접촉 저항이 얻어짐을 알 수 있다. 한편, 공기 분위기에서 얻어진 그래프는 우수한 오믹성 접촉 특성을 보여주는 명확한 선형 그래프인데 반해, 질소 분위기에서는 정류성 접촉 특성인 비선형 그래프를 나타내고 있다.
도 4는 본 발명의 일 실시예에 따른 전극박막에서 5 x 1017의 캐리어 농도를 갖는 p형 질화갈륨 상부에 갈륨관련 화합물을 형성하는 순수 금속, 팔라듐(Pd)/구리-란탄늄 합금 또는 고용체(Cu-La Alloy or Solid Solution)/금(Au)을 증착시킨 다음, 열처리 전과 후에 대한 전류-전압 특성을 나타낸 그래프이다.
도 4를 참조하면, 550℃, 1분간 열처리 한 후 전류-전압 특성을 측정한 결과, 오믹접촉 저항값이 ~ 10-6 Ω-㎠ 얻어짐을 알 수 있으며, 오믹성 접촉 특성을 보여주는 명확한 선형 그래프를 얻을 수 있었다.
상기한 p형 열전 산화물을 이용한 고품위 오믹접촉 기술은 일반적인 상부 발광 다이오드뿐만이 아니라, 발광효율을 증가시키고자 고안된 역구조 발광 다이오드(Fli-chip LEDs)에서의 오믹접촉 형성에도 사용되어질 수 있다.
이하 본 발명의 내용을 실시예에 의해 보다 상세하게 설명하기로 한다. 다만 이들 실시예는 본 발명의 내용을 이해하기 위해 제시되는 것일 뿐 본 발명의 권리범위가 이들 실시예에 한정되어지는 것으로 해석되어져서는 아니된다.
<실시예 1>
p형 질화갈륨을 트리클로로에틸렌, 아세톤, 메탄올, 증류수로 초음파 세척기 안에서 60℃온도로 각각 5분씩 표면 세척한 후, 시료에 남아 있는 수분을 제거하기 위하여 100℃ 에서 10분 동안 하드 베이킹 하였다. 그런 다음, 포토 리지스트를 4,000 rpm에서 스핀 코팅하였다. 그 후 88℃ 에서 10분 동안 소프트 베이킹하고 마스크 패턴을 현상하기 위하여 마스크와 시료를 일치(align) 시킨 다음에 22.8 mW 강도의 자외선에 10초 동안 노출시키고, 현상액과 증류수의 비를 1:4로 혼합한 용액 속에 시료를 침지시켜 15초 정도에서 현상하였다.
그 후, BOE(Buffered Oxide Etch) 용액을 이용해 현상된 시료에 있는 오염층을 제거하기 위하여 5분간 침지시켰으며, 전자빔 증착기를 이용하여 구리-란탄늄 고용체와 금을 각각 50℃씩을 증착하였다. 아세톤으로 리프트 오프 공정을 거친 후, 급속 가열로안에 시료를 넣어 공기 분위기 하에서 550℃, 1분 동안 열처리하여 오믹접촉 형성을 위한 금속 박막을 제조하였다.
<실시예 2>
전자빔 증착기로 전극물질을 증착하는 공정까지는 상기 <실시예 1>과 동일하게 수행하였으며, 전자빔 증착기를 이용하여 팔라듐(Pd)/구리-란탄늄 고용체(Cu-La Solid Solution)/금(Au) 적층순으로 각각 50Å으로 증착하였다. 아세톤으로 리프트 오프 공정을 거친 후, 급속 가열로 안에 시료를 넣어 공기 분위기 하에서 550℃ 에서 1분 동안 열처리하여 오믹접촉 형성을 위한 박막전극을 제조하였다.
본 발명에 따른 오믹접촉 형성을 이용한 고효율 발광 다이오드(LEDs) 및 레이저 다이오드(LDs) 소자용 p형 열전 투명 전도성 산화물 박막은 오믹접촉 형성시, 낮은 비접촉 저항, 우수한 전류-전압 특성, 양호한 표면상태 및 높은 투명성 등의 우수한 전기적, 광학적 특성이 기대되므로 향후 질화갈륨 발광다이오드(LED) 및 레이저 다이오드(LD)의 전기적, 광학적 효율이 증대되어 양질의 발광 다이오드 및 레이저 다이오드 개발에 이용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (18)

  1. p형 질화갈륨 상부에 적층되는 p형 열전 산화물을 형성할 수 있는 니켈계 합금 또는 고용체(Ni-based Alloy or Solid Solution)를 포함한 제 1전극층 및
    상기 제 1전극층 상부에 적층되고, Au, Pd, Pt, Ru, Re, Sc, Mg, Zn, V, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Ca, Na, Sb, Li, In, Sn, Al, Ni, Cu, Co 중 적어도 1종 이상을 포함하는 제 2전극층을 포함하되,
    상기 니켈계 합금 또는 고용체(Ni-based Alloy or Solid Solution; Ni-X)는 니켈(Ni)을 모체로 하고, 상기 X원소는 Na, Ca, K, Cs, Sr 및 Ba으로 이루어진 군 중에서 선택되는 1종을 포함하는 것을 특징으로 하는 p형 질화갈륨 반도체의 오믹접촉 형성을 위한 박막전극.
  2. 삭제
  3. 제 1항에 있어서,
    니켈계 합금 또는 고용체(Ni-based Alloy or Solid Solution; Ni-X)를 구성하는 X원소의 첨가비는 1 ~ 99 at.% 로 이루어지는 것을 특징으로 하는 p형 질화갈륨 반도체의 오믹접촉 형성을 위한 박막전극.
  4. p형 질화갈륨 상부에 적층되며 p형 열전 산화물을 형성할 수 있는 구리계 합금 또는 고용체(Cu-based Alloy or Solid Solution)로 구성된 제1 전극층과;
    상기 제 1전극층 상부에 적층되고, Au, Pd, Pt, Ru, Re, Sc, Mg, Zn, V, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Ca, Na, Sb, Li, In, Sn, Al, Ni, Cu, Co 군에서 선택되는 1종 이상을 포함하는 제 2전극층을 포함하는 p형 질화갈륨 반도체의 오믹접촉 형성을 위한 박막전극.
  5. 제 4항에 있어서,
    구리계 합금 또는 고용체(Cu-based Alloy or Solid Solution; Cu-X)는 구리(Cu)를 모체로 하고 X 성분으로 원소 주기율표상에서 1족 원소, 3족 원소 및 Zn, Re, Ru, Zr, Ti 중에서 선택되는 1종을 포함하는 것을 특징으로 하는 p형 질화갈륨 반도체의 오믹접촉 형성을 위한 박막전극.
  6. 제 4항에 있어서,
    구리계 합금 또는 고용체(Cu-based Alloy or Solid Solution; Cu-X)를 구성하는 X원소의 첨가비는 1 ~ 99 at.% 로 이루어지는 것을 특징으로 하는 p형 질화갈륨 반도체의 오믹접촉 형성을 위한 박막전극.
  7. p형 질화갈륨 상부에 적층되며 p형 열전 산화물을 형성할 수 있는 코발트계 합금 또는 고용체(Co-based Alloy or Solid Solution)로 구성된 제 1전극층 및
    상기 제 1 전극층 상부에 적층되며 Au, Pd, Pt, Ru, Re, Sc, Mg, Zn, V, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Ca, Na, Sb, Li, In, Sn, Al, Ni, Cu, Co 군에서 선택되는 1종 이상을 포함하는 제 2전극층을 포함하는 p형 질화갈륨 반도체의 오믹접촉 형성을 위한 박막전극.
  8. 제 7항에 있어서,
    코발트계 합금 또는 고용체(Co-based Alloy or Solid Solution; Co-X)는 코발트(Co)를 모체로 하고 X 성분으로 원소 주기율표상에서 1족 원소, Mg를 제외한 2족 원소, 3족 원소 및 Zn, Pd, Ag, Rh, Re, Pt, Co, Ru,Ir, Zr, V, Ti 군에서 선택되는 1종을 포함하는 것을 특징으로 하는 p형 질화갈륨 반도체의 오믹접촉 형성을 위한 박막전극.
  9. 제 7항에 있어서,
    코발트계 합금 또는 고용체(Co-based Alloy or Solid Solution; Co-X)를 구성하는 X원소의 첨가비는 1 ~ 99 at.% 로 이루어지는 것을 특징으로 하는 p형 질화갈륨 반도체의 오믹접촉 형성을 위한 박막전극.
  10. 제 1항, 제4항 및 제 7항중 어느 한 항에 있어서,
    제 1전극층의 두께는 1~10,000Å 및
    제 2전극층의 두께는 1~50,000Å 으로 형성됨을 특징으로 하는 p형 질화갈륨 반도체의 오믹접촉 형성을 위한 박막전극.
  11. p형 질화갈륨 상부에 적층되며 p형 열전 산화물을 형성할 수 있는 Al, Ga 및 In중에서 선택되는 1종 이상의 성분으로 도핑된 니켈 산화물로 구성된 제 1전극층 및
    상기 제 1전극층 상부에 적층되며 Au, Pd, Pt, Ru, Re, Sc, Mg, Zn, V, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Ca, Na, Sb, Li, In, Sn, Al, Ni, Cu, Co 군에서 선택되는 1종 이상을 포함하는 제 2전극층을 포함하는 p형 질화갈륨 반도체의 오믹접촉 형성을 위한 박막전극.
  12. 제 11항에 있어서,
    니켈 산화물(NiO)은 원자량으로 0.1-5.1% 범위내로 도핑되는 것을 특징으로 하는 p형 질화갈륨 반도체의 오믹접촉 형성을 위한 박막전극.
  13. 제 5항 또는 제8항에 있어서, 제 1족원소는 Li, Na, K, Cs, Rb 중에서 선택되는 1종을, 제 2족 원소는 Be, Ca, Sr, Ba 선택되는 1종을, 제 3족 원소는 Sc, La 를 포함한 모든 란탄늄 계열에서 선택되는 1종을 포함하는 것을 특징으로 하는 p형 질화갈륨 반도체의 오믹접촉 형성을 위한 박막전극.
  14. 제 1항, 제 4항, 제 7항 및 제 11 항중 어느 한 항에 있어서,
    p형 질화갈륨과 제 1전극층 사이에는 Ni, Au, Pd, Pt, Rh, Re, Ru, Ir 중에서 선택되는 1종 이상을 포함하는 순수 금속층을 포함하는 것을 특징으로 하는 p형 질화갈륨 반도체의 오믹접촉 형성을 위한 박막전극.
  15. 제 14 항에 있어서,
    p형 질화갈륨 상부에 삽입된 순수 금속 전극층의 두께는 1~ 1,000 Å;
    제 1전극층의 두께는 1~10,000Å 및
    제 2전극층의 두께는 1~50,000Å으로 형성됨을 특징으로 하는 p형 질화갈륨 반도체의 오믹접촉 형성을 위한 박막전극.
  16. 제 1 항, 제 3 항 내지 제 9 항, 제 11 항 내지 제 12 항 및 제 15 항 중 어느 한 항에 있어서, p형 질화갈륨은 AlxInyGazN (0 〈 x, y, z 〈 1, x+y+z = 1)로 이루어지는 것을 특징으로 하는 p형 질화갈륨 반도체의 오믹접촉 형성을 위한 박막전극.
  17. p형 질화갈륨 상부에 박막전극을 제조함에 있어서, 질화갈륨 반도체위의 탄소와 산소층을 세척하여 불순물을 제거하는 단계;
    2 x 10-6 ~ 5 x 10-8 Torr 진공 하에서 고용체를 증착시키는 단계 및
    상기 증착후 250 ~ 800℃의 온도로 공기, 산소 또는 질소 분위기 하에서 30 초 ~ 1시간 열처리하는 단계를 포함하는 오믹 접촉 형성을 이용한 발광 다이오드용 및 레이저 다이오드용 박막전극의 제조방법.
  18. p형 질화갈륨 상부에 박막전극을 제조함에 있어서, 질화갈륨 반도체위의 탄소와 산소층을 세척하여 불순물을 제거하는 단계;
    2 x 10-6 ~ 5 x 10-8 Torr 진공 하에서 PdCoO2, NaxCoO 2, NaCo2O4, La2CuO4 중 선택되는 1종을 증착시키는 단계 및
    상기 증착후 250 ~ 800℃의 온도로 공기, 산소 또는 질소 분위기 하에서 30초 ~ 1시간 열처리하는 단계를 포함하는 오믹 접촉 형성을 이용한 발광 다이오드용 및 레이저 다이오드용 박막전극의 제조방법.
KR1020030047273A 2003-07-11 2003-07-11 고성능의 질화갈륨계 광소자 구현을 위한 ｐ형 열전산화물을 형성하는 2원계 및 3원계 합금 또는 고용체박막을 이용한 오믹접촉 형성을 위한 박막전극 및 그제조방법 KR100707167B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030047273A KR100707167B1 (ko) 2003-07-11 2003-07-11 고성능의 질화갈륨계 광소자 구현을 위한 ｐ형 열전산화물을 형성하는 2원계 및 3원계 합금 또는 고용체박막을 이용한 오믹접촉 형성을 위한 박막전극 및 그제조방법
US10/886,686 US7687908B2 (en) 2003-07-11 2004-07-09 Thin film electrode for high-quality GaN optical devices
JP2004205218A JP4792212B2 (ja) 2003-07-11 2004-07-12 高性能の窒化ガリウム系発光素子のための薄膜電極およびその製造方法
JP2011106729A JP2011151426A (ja) 2003-07-11 2011-05-11 高性能の窒化ガリウム系発光素子のための薄膜電極およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030047273A KR100707167B1 (ko) 2003-07-11 2003-07-11 고성능의 질화갈륨계 광소자 구현을 위한 ｐ형 열전산화물을 형성하는 2원계 및 3원계 합금 또는 고용체박막을 이용한 오믹접촉 형성을 위한 박막전극 및 그제조방법

Publications (2)

Publication Number Publication Date
KR20050007702A KR20050007702A (ko) 2005-01-21
KR100707167B1 true KR100707167B1 (ko) 2007-04-13

Family

ID=33562995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030047273A KR100707167B1 (ko) 2003-07-11 2003-07-11 고성능의 질화갈륨계 광소자 구현을 위한 ｐ형 열전산화물을 형성하는 2원계 및 3원계 합금 또는 고용체박막을 이용한 오믹접촉 형성을 위한 박막전극 및 그제조방법

Country Status (3)

Country Link
US (1) US7687908B2 (ko)
JP (2) JP4792212B2 (ko)
KR (1) KR100707167B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103539229A (zh) * 2013-10-30 2014-01-29 北京师范大学 一种高效去除多种有机化合物的粒子电极及其制备方法
KR20160008358A (ko) 2014-07-14 2016-01-22 창원대학교 산학협력단 열처리를 통한 삼산화안티몬과 산화주석으로 이루어진 투명전극의 제조방법 및 그에 의한 투명전극

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561841B1 (ko) * 2003-08-23 2006-03-16 삼성전자주식회사 고품위 발광다이오드 및 레이저 다이오드의 구현을 위한질화 갈륨을 포함하는 ｐ형 반도체의 오믹접촉형성을 위한투명박막전극
KR100638813B1 (ko) * 2005-04-15 2006-10-27 삼성전기주식회사 플립칩형 질화물 반도체 발광소자
KR100635157B1 (ko) 2005-09-09 2006-10-17 삼성전기주식회사 질화물계 반도체 발광소자
KR100657552B1 (ko) * 2005-10-04 2006-12-14 서울옵토디바이스주식회사 질화갈륨계 화합물 반도체 및 그 제조방법
JP4694395B2 (ja) * 2006-03-22 2011-06-08 日本オプネクスト株式会社 窒化物半導体発光素子及びその製造方法
JP2009152356A (ja) * 2007-12-20 2009-07-09 Mitsubishi Electric Corp 窒化物半導体装置とその製造方法
JP5136615B2 (ja) * 2010-09-08 2013-02-06 住友電気工業株式会社 Ｉｉｉ族窒化物半導体発光素子を製造する方法
CN102664227B (zh) * 2012-04-27 2015-12-02 杭州士兰明芯科技有限公司 半导体发光二极管器件及其形成方法
EP2881982B1 (en) * 2013-12-05 2019-09-04 IMEC vzw Method for fabricating cmos compatible contact layers in semiconductor devices
KR101672296B1 (ko) * 2014-11-10 2016-11-07 한국기초과학지원연구원 붕소 도프 다이아몬드 전극의 제조방법 및 이로 제조된 붕소 도프 다이아몬드 전극
RU2619444C1 (ru) * 2016-03-24 2017-05-15 Федеральное государственное бюджетное учреждение науки Институт сверхвысокочастотной полупроводниковой электроники Российской академии наук (ИСВЧПЭ РАН) Способ изготовления омических контактов к нитридным гетероструктурам на основе Si/Al
KR101980270B1 (ko) * 2017-06-13 2019-05-21 한국과학기술연구원 P형 반도체의 오믹 컨택 형성을 위한 페이스트 및 이를 이용한 p형 반도체의 오믹 컨택 형성 방법
US20210257463A1 (en) * 2018-06-20 2021-08-19 Lawrence Livermore National Security, Llc Field assisted interfacial diffusion doping through heterostructure design
CN110002551B (zh) * 2019-04-11 2021-11-23 宁夏大学 电容脱盐电极材料及制备方法、采用该电极材料制备的电极及制备方法和含有该电极的电池
CN111525012B (zh) * 2020-04-29 2021-11-12 厦门三安光电有限公司 一种发光二极管及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0826252A (ja) * 1994-07-11 1996-01-30 Fujitsu General Ltd 梱包装置
JPH0964337A (ja) * 1995-06-16 1997-03-07 Toyoda Gosei Co Ltd ｐ伝導形３族窒化物半導体の電極及び電極形成方法及び素子
JPH1188218A (ja) * 1997-09-16 1999-03-30 Asahi Chem Ind Co Ltd 通信装置
JP2000001665A (ja) * 1998-06-15 2000-01-07 Fujimi Inc 研磨用組成物
JP2000055920A (ja) * 1998-08-05 2000-02-25 Hitachi Ltd 生化学センサおよびこれを利用する生化学検出装置
KR20020079513A (ko) * 2001-04-09 2002-10-19 가부시끼가이샤 도시바 발광장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3557791B2 (ja) * 1996-06-18 2004-08-25 豊田合成株式会社 ３族窒化物半導体の電極及びその電極を有した素子
JP3509514B2 (ja) * 1997-11-13 2004-03-22 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP2000058919A (ja) * 1998-08-13 2000-02-25 Toshiba Corp 半導体素子及びその製造方法
JP3794876B2 (ja) * 1998-09-09 2006-07-12 松下電器産業株式会社 半導体装置の製造方法
TW386286B (en) * 1998-10-26 2000-04-01 Ind Tech Res Inst An ohmic contact of semiconductor and the manufacturing method
JP3705016B2 (ja) * 1999-06-28 2005-10-12 豊田合成株式会社 透光性電極用膜及びｉｉｉ族窒化物系化合物半導体素子
JP3555512B2 (ja) 1999-07-22 2004-08-18 日立電線株式会社 ｐ型窒化ガリウム系化合物半導体の製造方法
JP2001077414A (ja) * 1999-09-07 2001-03-23 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP2001144324A (ja) * 1999-11-12 2001-05-25 Sharp Corp 窒化ガリウム系化合物半導体発光素子及びその製造方法
US6534797B1 (en) * 2000-11-03 2003-03-18 Cree, Inc. Group III nitride light emitting devices with gallium-free layers
JP2002170990A (ja) * 2000-12-04 2002-06-14 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体へのｐ型オーム性接合形成方法
KR100558890B1 (ko) * 2001-07-12 2006-03-14 니치아 카가쿠 고교 가부시키가이샤 반도체 소자
KR100457454B1 (ko) 2001-08-29 2004-11-17 신민철 디지털 유량 측정 장치
US6614117B1 (en) * 2002-06-04 2003-09-02 Skyworks Solutions, Inc. Method for metallization of a semiconductor substrate and related structure
US6734091B2 (en) * 2002-06-28 2004-05-11 Kopin Corporation Electrode for p-type gallium nitride-based semiconductors
US6969874B1 (en) * 2003-06-12 2005-11-29 Sandia Corporation Flip-chip light emitting diode with resonant optical microcavity

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0826252A (ja) * 1994-07-11 1996-01-30 Fujitsu General Ltd 梱包装置
JPH0964337A (ja) * 1995-06-16 1997-03-07 Toyoda Gosei Co Ltd ｐ伝導形３族窒化物半導体の電極及び電極形成方法及び素子
JPH1188218A (ja) * 1997-09-16 1999-03-30 Asahi Chem Ind Co Ltd 通信装置
JP2000001665A (ja) * 1998-06-15 2000-01-07 Fujimi Inc 研磨用組成物
JP2000055920A (ja) * 1998-08-05 2000-02-25 Hitachi Ltd 生化学センサおよびこれを利用する生化学検出装置
KR20020079513A (ko) * 2001-04-09 2002-10-19 가부시끼가이샤 도시바 발광장치

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
1020020079513
일본공개특허평9-064337
한국공개특허1996-026252
한국공개특허1999-088218
한국공개특허2000-001665
한국공개특허2000-055920

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103539229A (zh) * 2013-10-30 2014-01-29 北京师范大学 一种高效去除多种有机化合物的粒子电极及其制备方法
CN103539229B (zh) * 2013-10-30 2015-01-28 北京师范大学 一种去除多种有机化合物的粒子电极及其制备方法
KR20160008358A (ko) 2014-07-14 2016-01-22 창원대학교 산학협력단 열처리를 통한 삼산화안티몬과 산화주석으로 이루어진 투명전극의 제조방법 및 그에 의한 투명전극

Also Published As

Publication number Publication date
JP4792212B2 (ja) 2011-10-12
JP2005033212A (ja) 2005-02-03
US20050006229A1 (en) 2005-01-13
KR20050007702A (ko) 2005-01-21
JP2011151426A (ja) 2011-08-04
US7687908B2 (en) 2010-03-30

Similar Documents

Publication Publication Date Title
US7180094B2 (en) Nitride-based light emitting device and method of manufacturing the same
JP5164291B2 (ja) 薄膜電極、及びその製造方法
KR100707167B1 (ko) 고성능의 질화갈륨계 광소자 구현을 위한 ｐ형 열전산화물을 형성하는 2원계 및 3원계 합금 또는 고용체박막을 이용한 오믹접촉 형성을 위한 박막전극 및 그제조방법
KR100571819B1 (ko) 질화물계 발광소자 및 그 제조방법
JP2005223326A (ja) 電極層、それを具備する発光素子及び電極層の製造方法
JPH10308534A (ja) 発光半導体素子用透光性電極およびその作製方法
US20050212006A1 (en) GaN-based III - V group compound semiconductor light emitting device and method of fabricating the same
JP3812366B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
KR100561841B1 (ko) 고품위 발광다이오드 및 레이저 다이오드의 구현을 위한질화 갈륨을 포함하는 ｐ형 반도체의 오믹접촉형성을 위한투명박막전극
KR100588486B1 (ko) ｐ형 아연 산화물 반도체의 오믹 접촉 형성방법
KR20060007948A (ko) 탑에미트형 질화물계 발광소자 및 그 제조방법
KR100764458B1 (ko) 전극층, 이를 구비하는 발광소자 및 전극층 제조방법
KR100515652B1 (ko) ｐ형 질화갈륨(ＧａＮ) 반도체의 오믹접촉형성을 위한투명전극박막
KR100538041B1 (ko) 산화아연계 발광소자 및 그 제조방법
KR100574103B1 (ko) 플립칩형 질화물계 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060204

Effective date: 20070216

Free format text: TRIAL NUMBER: 2006101001015; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060204

Effective date: 20070216

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 13