KR100588486B1 - p형 아연 산화물 반도체의 오믹 접촉 형성방법 - Google Patents

p형 아연 산화물 반도체의 오믹 접촉 형성방법 Download PDF

Info

Publication number
KR100588486B1
KR100588486B1 KR1020030062237A KR20030062237A KR100588486B1 KR 100588486 B1 KR100588486 B1 KR 100588486B1 KR 1020030062237 A KR1020030062237 A KR 1020030062237A KR 20030062237 A KR20030062237 A KR 20030062237A KR 100588486 B1 KR100588486 B1 KR 100588486B1
Authority
KR
South Korea
Prior art keywords
zinc oxide
metal layer
type zinc
oxide semiconductor
ohmic contact
Prior art date
Application number
KR1020030062237A
Other languages
English (en)
Other versions
KR20050025210A (ko
Inventor
박성주
임재홍
황대규
오진용
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020030062237A priority Critical patent/KR100588486B1/ko
Publication of KR20050025210A publication Critical patent/KR20050025210A/ko
Application granted granted Critical
Publication of KR100588486B1 publication Critical patent/KR100588486B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 p형 아연 산화물 반도체의 오믹 접촉 형성방법에 관한 것으로, 산화 알루미늄 기판 상부에 p형 아연 산화물층을 적층하는 과정, 상기 p형 아연 산화물층 상부에 전이금속층을 적층하는 과정, 상기 전이금속층 상부에 귀금속층을 적층하는 과정을 포함한다.
p형 산화아연 산화물 반도체, 전이금속, 귀금속, 열처리

Description

p형 아연 산화물 반도체의 오믹 접촉 형성방법{Method of ohmic contact to p type ZnO}
도 1은 본 발명의 일 실시예에 따른 금속전극과 오믹접촉을 형성하고 있는 p형 아연 산화물 반도체를 개략적으로 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 오믹 접촉용 금속박막의 제조방법을 나타낸 공정도이다.
도 3은 본 발명의 일 실시예에 따른 니켈/금 금속 박막의 오믹 접촉 형성시 열처리하기 전/후의 전류-전압 그래프이다.
도 4(a)는 열처리 전의 니켈/금 금속 박막의 원소의 분포도를 나타낸 것이다.
도 4(b)는 본 발명의 일 실시예에 따른 열처리 후의 니켈/금 금속 박막의 원소의 분포도를 나타낸 것이다.
{도면의 주요부호에 대한 설명}
110 : 기판층 120 : p형 아연 산화물 반도체층
130 : 전이금속층 140 : 귀금속층
본 발명은 p형 아연 산화물 반도체의 오믹 접촉 형성방법에 관한 것이다.
현재까지는 n형 아연 산화물 반도체가 투명전극(transparent electrode), 바리스터 소자(varistors) 등의 광소자 및 전자소자에서 일반적으로 사용되어왔다. 상기 n형 아연 산화물 반도체는 GaN와 비슷한 물질 고유의 특성을 가지고 있어서 최근에는 차세대 자외선 및 청색 발광물질로 주목을 받고 있다.
2001년 김한기외 3명은 'n형 산화 아연계 반도체를 이용한 발광다이오드용 금속 전극 및 그의 제조 방법'(출원번호 10-2001-0022331) 에서 타이타늄과 금을 전극으로 이용하여 n형 아연 산화물 반도체의 오믹 접촉을 시도하였다.
하지만, 고품위, 고신뢰성을 가지는 p형 아연 산화물 반도체가 개발되지 않아 오믹 접촉 형성에 대한 연구와 논문은 전무한 상태였다.
또한, 1999년 MIYAMOTO KAZUHIRO외 3명은 '반도체 소자 제조방법'에서 p형 아연 산화물계 단결정층에 대한 금속 접합에 대하여 발표를 하였다. 그러나, 이 연구에서 사용되어진 p형 아연 산화물계 단결정층은 아연산화물과 아연테릴륨 층이 교대로 적층된 구조이거나 n형과 p형 불순물이 같이 도핑된 것으로 본 발명의 기술 분야에서 통상의 지식을 가진 자라면 이것이 p형 아연산화물 반도체가 아닌 것을 알 수 있다.
이러한 상황에서 '인(phosphorous) 불순물의 열적활성화를 통한 p형 아연 산 화물 반도체 구현(김경국 등)'이 응용물리 학회지[Applied physics letters, 2003]에 게재되어 재현성과 신뢰성을 갖는 p형 아연 산화물 반도체를 제작함으로써 아연 산화물 반도체를 이용한 발광소자를 향한 연구가 가속화되고 있는 추세이다.
따라서, 아연 산화물 반도체에서 우수한 특성을 갖는 광소자 및 전자소자를 개발하기 위해서는 p형 아연 산화물 반도체의 오믹 접촉 시스템의 개발이 필수 불가결한 상태이다.
본 발명의 목적은 발광소자 및 전자소자 제작시 사용되어지는 p형 아연 산화물 반도체 위에 니켈/금 금속 박막층을 형성시켜 오믹 접촉 저항을 낮춤으로써 소자의 특성 및 신뢰성을 향상시키기 위한 필수요소인 열적, 전기적, 구조적으로 우수한 오믹 접촉 형성 방법을 제공하는 데 있다.
상기의 목적을 달성하기 위하여 본 발명의 p형 아연 산화물 반도체의 오믹 접촉 형성방법은 산화 알루미늄 기판 상부에 p형 아연 산화물층을 적층하는 과정, 상기 p형 아연 산화물층 상부에 전이금속층을 적층하는 과정, 상기 전이금속층 상부에 귀금속층을 적층하는 과정을 포함한다.
본 발명에서 p형 아연 산화물은 아연 산화물과 아연 테릴륨(ZnTe) 또는 아연 셀레늄(ZnSe)이 교대로 적층되는 것이 아닌, 아연 산화물 반도체에 리튬(Li), 나트 륨(Na), 칼륨(K), 질소(N), 인(P), 비소(As), 안티모니(Sb), 비스무스(Bi), 알루미늄(Al), 갈륨(Ga), 인듐(In), 주석(Sn)에서 선택되는 1종이상의 불순물을 도핑하여 형성되는 것이 바람직하다.
본 발명에서 전이금속층은 니켈(Ni), 팔라듐(Pd), 망간(Mn), 레늄(Re), 코발트(Co), 로듐(Rh), 철(Fe), 루세늄(Ru), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 아연(Zn), 카드뮴(Cd), 수은(Hg)에서 선택되는 1종 이상의 금속이 포함되는 것이 바람직하다.
본 발명에서 귀금속층에는 니켈(Ni), 팔라듐(Pd), 망간(Mn), 레늄(Re), 코발트(Co), 로듐(Rh), 철(Fe), 루세늄(Ru), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 아연(Zn), 카드뮴(Cd), 수은(Hg), 금(Au), 백금(Pt), 이리듐(Ir), 오스뮴(OS), 은(Ag)에서 선택되는 1종 이상의 금속이 포함되는 것이 바람직하다.
본 발명에서 전이금속층과 귀금속층은 인듐(In) 또는 InK, InZn, InLi 및 InNi 중 선택되는 1종의 인듐화합물이 물리기상증착 또는 화학기상증착 방법에 의하여 증착되는 것이 바람직하다.
본 발명은 산화 알루미늄 기판 상부에 p형 아연 산화물층을 적층하는 과정, 및 상기 p형 아연 산화물층 상부에 금속층을 적층하는 과정을 포함한다.
본 발명에서 상기 금속층은 니켈(Ni), 팔라듐(Pd), 망간(Mn), 레늄(Re), 코발트(Co), 로듐(Rh), 철(Fe), 루세늄(Ru), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 아연(Zn), 카드뮴(Cd), 수은(Hg), 금(Au), 백 금(Pt), 이리듐(Ir), 오스뮴(OS), 은(Ag)에서 선택되는 1종 이상의 금속이 포함되는 것이 바람직하다.
본 발명에서 전이금속층 ,귀금속층 및 금속층의 두께는 1~1,000㎚ 인 것이 바람직하다.
본 발명에서 전이금속층, 귀금속층 및 금속층은 100℃ ∼1200℃ 의 온도에서 1초∼3시간 동안 열처리하여 형성되는 것이 바람직하다.
이하 첨부한 도면을 참조하여 본 발명을 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 p형 아연 산화물 반도체의 금속전극을 개략적으로 나타낸 도면이다.
상기 실시예에서, 금속박막은 기판층(110), p형 아연 산화물 반도체층(120), 전이금속층(130), 귀금속층(140)을 포함한다.
도 1을 참조하면, 본 발명은 사파이어(α-Al2O3) 기판층(110) 위에 형성된 p형 아연 산화물 반도체층(120)과 p형 아연 산화물 반도체 위에 형성된 전이금속층(130)과 귀금속층(140)으로 구성된다.
상기의 구성에 의해서 금속박막은 다음과 같은 특성을 가진다.
저항 5.3 ~ 5.4 ohm-cm
홀 이동도 2.0 ~ 2.3 ㎤/V-S
홀 농도 1 ± 0.2x1018/㎤
상기의 결과는 상온에서의 (002)면 방향의 사파이어(α-Al2O3) 기판 위에 성장한 p형 산화아연 반도체를 열처리 한 후에 전기적 특성을 측정한 것이다. 이는 기존의 청색 발광다이오드로 쓰이는 질화 갈륨(GaN) 반도체보다 우수한 전기적 특성을 나타내는 것으로 산화아연 반도체를 광소자 이용을 가능케 할 수 있음을 나타낸다.
상기 전이금속층과 귀금속층은 하나의 금속층으로 대치되는 것도 가능하다. 상기 대치된 금속층은 상기 전이금속층과 귀금속층에 포함되는 동일한 원소를 포함하는 것이 바람직하다.
도 2는 본 발명의 일 실시예에 따른 오믹 접촉용 금속박막의 제조방법을 설명하기 위한 공정도이다.
상기 실시예에서, 제조방법은 세척 및 건조단계, 패턴형성 및 사진공정단계, 금속 박막 증착 단계, 리프트 오프단계를 포함한다.
도 2를 참조하면, 본 발명은 표면 세척과 c-TLM 패턴 형성을 통하여 마련된 아연 산화물 반도체 기판 위에 오믹 전극 금속을 증착, 열처리하는 과정으로 이루어진다.
상기의 과정은 이하 실시예를 통하여 좀 더 상세하게 살펴보도록 한다. 다만 이 실시예는 본 발명의 내용을 이해하기 위해 제시되는 것일 뿐 본 발명의 권리범위가 이들 실시예에 한정되어지는 것으로 해석되어져서는 아니 된다.
<실시예>
p형 아연 산화물 반도체를 트리클로로에칠렌(TCE), 아세톤, 에탄올, 메탄올, 증류수 순으로 초음파세척기 안에서 5분씩 세척을 한 후에 사진공정을 통하여 c- TLM 패턴을 형성한다. 이렇게 준비된 반도체 기판을 진공챔버 속에 장입하여 PVD(physical vapor deposision) 또는 CVD(physical vapor deposition)를 통하여 제 1 금속 박막과 제 2 금속 박막을 연속적으로 증착한다.
이때, 제 1 금속 박막은 1~5,000 nm의 두께를 지니며, 니켈(Ni), 팔라듐(Pd), 레늄(Re), 코발트(Co), 크롬(Cr), 철(Fe), 망간(Mn) 중에서 선택되는 1종 이상의 금속을 포함하는 것이 바람직하다.
상기 금속 중 보다 바람직하게는 니켈(Ni)이 선택될 수 있다.
또한, 제 2 금속 박막은 1 에서 5,000 nm의 두께를 지니며, 금(Au), 백금(Pt), 이리듐(Ir), 로듐(Rh), 루세늄(Ru) 중에서 선택되는 1종 이상의 금속을 포함하는 것이 바람직하다.
상기 금속 중 보다 바람직하게는 금(Au)이 선택될 수 있다.
상기와 같이 금속 박막을 형성한 후 아세톤으로 리프트오프(lift-off) 공정을 시행하여 c-TLM 패턴을 갖는 오믹 다이오드를 제작하며, 오믹 조건을 찾기 위하여 급속가열로(Rapid Thermal Annealing; RTA)에서 산화 분위기 하에서 약 600℃ 온도로 약 30초간 열처리하여 저(低) 저항 오믹 접촉 특성을 얻는다.
도 3은 본 발명의 일 실시예에 따른 니켈/금 금속 박막의 오믹 접촉 형성에 의한 전류-전압 특성을 타나낸 것으로, (410)의 직선은 열처리하기 전의 전류-전압 그래프이며, (420)의 직선은 열처리 후의 전류-전압 그래프이다.
도 4는 본 발명의 일 실시예에 따른 니켈/금 금속 박막의 원소의 분포도를 나타낸 것이다.
도 4(a)는 열처리 전의 원소의 분포도를 나타낸 것이며, 도 4(b)는 열처리 후의 원소의 분포도를 나타낸 것이다.
열처리 전과 후의 아연 산화물 반도체와 금속 박막 원소들의 분포도를 살펴보면, 열처리 후에는 니켈이 산화분위기 하에서 열처리를 수행하여 p형 반도체인 니켈 산화물이 되며, 이것은 p형 아연 산화물 반도체에 더 많은 홀을 공급한다.
또한, p형 아연산화물 반도체내에는 아연이 확산되었다. 상기 아연 산화물 반도체의 아연의 공공(vacancy)은 정공을 공급한다. 여기에서 p형 아연 산화물의 표면에 더 많은 정공 농도를 야기해 금속과 반도체간의 접촉장벽에 관계없이 터널링(tunnelling)에 의하여 전류가 흐르게 된다.
본 발명에 이용되는 니켈은 높은 일 함수(work function)를 갖는 금속으로 p형 아연 산화물과 접촉시 낮은 금속 반도체 접촉 장벽을 형성하고 이로 인해 캐리어의 흐름을 용이하게 한다. 그리고, 열처리 공정을 통해 산화분위기의 산소와 전이금속인 니켈이 반응하여 니켈 산화물을 형성하고 p형 반도체를 형성시켜 정공의 공급을 용이하게 한다. 상기 아연 산화물 반도체의 아연은 확산되어 표면 캐리어 농도를 증가시켜 비접촉 저항(specific contact resistance)이 10-2 내지 10-4ohm-㎠ 정도인 낮은 저항의 오믹 접촉을 얻을 수 있다. 즉, 1 x 1018㎤의 도핑 농도에서 니켈 산화물의 형성과 아연 확산으로 낮은 접촉 저항을 얻을 수 있게 한다.
전술한 실시예에서 아연 산화물 반도체의 특성과 니켈/금으로 증착된 아연 산화물 반도체위의 금속 박막의 오믹 특성 및 열적 특성을 나타냈으나, 제 1 금속 박막을 전이금속, 제 2 금속박막을 귀금속과 같이 여타의 금속을 오믹 접촉으로 이용하는 것도 가능하다
상술한 바와 같이 본 발명에 의하면 p형 아연 산화물 반도체를 이용한 광소자 및 전자소자의 구현이 가능하며, 상온과 600℃의 비교적 낮은 온도에서 오믹접촉 형성이 가능하기 때문에 기존의 화합물 반도체에서 쓰이는 고온 열처리에 의한 소자성능의 저하를 막을 수 있다.
또한, 오믹 접촉의 우수한 열적, 전기적 특성들은 금속과 계면사이에서의 전기적 손실을 줄여 주며, 이로 인한 광학적 특성상의 퇴화를 막아 주므로 현재 실용화되지 못하고 있는 차세대 청색 발광 물질로 각광을 받고 있는 산화아연 산화물 반도체의 발광소자 및 레이저 다이오드 개발 및 초고속 전자소자 개발 등에 있어서 고품위 광소자와 전자소자 개발을 구현하는데 큰 파급효과 및 기술력 향상이 기대된다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. 산화 알루미늄 기판 상부에 p형 아연 산화물층을 적층하는 과정;
    상기 p형 아연 산화물층 상부에 니켈(Ni), 망간(Mn), 코발트(Co), 철(Fe), 레늄(Re), 로듐(Rh), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 아연(Zn), 오스뮴(OS), 카드뮴(Cd), 수은(Hg)에서 선택되는 1종 이상의 금속이 포함되는 전이금속층을 적층하는 과정; 및
    상기 전이금속층 상부에 팔라듐(Pd), 금(Au), 백금(Pt), 루세늄(Ru), 이리듐(Ir), 은(Ag)에서 선택되는 1종 이상의 금속이 포함되는 귀금속층을 적층하는 과정을 포함하는 p형 아연 산화물 반도체의 오믹 접촉 형성방법.
  2. 제 1항에 있어서, p형 아연 산화물층은 아연 산화물 반도체에 리튬(Li), 나트륨(Na), 칼륨(K), 질소(N), 인(P), 비소(As), 안티모니(Sb), 비스무스(Bi), 알루미늄(Al), 갈륨(Ga), 인듐(In), 주석(Sn)에서 선택되는 1종 이상의 불순물이 산화물 형태로 포함되는 것을 특징으로 하는 p형 아연 산화물 반도체의 오믹 접촉 형성방법.
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서, 전이금속층과 귀금속층은 인듐(In) 또는 InK, InZn, InLi 및 InNi 중 선택되는 1종의 인듐화합물이 물리기상증착 또는 화학기상증착 방법에 의하여 증착되는 것을 특징으로 하는 p형 아연 산화물 반도체의 오믹 접촉 형성방법.
  6. 산화 알루미늄 기판 상부에 p형 아연 산화물층을 적층하는 과정; 및
    상기 p형 아연 산화물층 상부에 니켈(Ni), 팔라듐(Pd), 망간(Mn), 레늄(Re), 코발트(Co), 로듐(Rh), 철(Fe), 루세늄(Ru), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 아연(Zn), 카드뮴(Cd), 수은(Hg), 금(Au), 백금(Pt), 이리듐(Ir), 오스뮴(OS), 은(Ag)에서 선택되는 1종 이상의 금속이 포함되는 것을 금속층을 적층하는 과정을 포함하는 p형 아연 산화물 반도체의 오믹 접촉 형성방법.
  7. 삭제
  8. 제 1항 또는 제 2항 또는 제 5항 또는 제 6항에 있어서, 상기 전이금속층과 상기 전이금속층 상부에 귀금속층과 금속층의 두께는 각각 1~1,000㎚ 인 것을 특징으로 하는 p형 아연 산화물 반도체의 오믹 접촉 형성방법.
  9. 제 1항 또는 제 2항 또는 제 5항 또는 제 6항에 있어서, 상기 전이금속층, 상기 귀금속층, 상기 금속층은 100℃ ∼1200℃ 의 온도에서 1초∼3시간 동안 열처리하여 형성되는 것을 특징으로 하는 p형 아연 산화물 반도체의 오믹 접촉 형성방법.
KR1020030062237A 2003-09-05 2003-09-05 p형 아연 산화물 반도체의 오믹 접촉 형성방법 KR100588486B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030062237A KR100588486B1 (ko) 2003-09-05 2003-09-05 p형 아연 산화물 반도체의 오믹 접촉 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030062237A KR100588486B1 (ko) 2003-09-05 2003-09-05 p형 아연 산화물 반도체의 오믹 접촉 형성방법

Publications (2)

Publication Number Publication Date
KR20050025210A KR20050025210A (ko) 2005-03-14
KR100588486B1 true KR100588486B1 (ko) 2006-06-12

Family

ID=37383648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030062237A KR100588486B1 (ko) 2003-09-05 2003-09-05 p형 아연 산화물 반도체의 오믹 접촉 형성방법

Country Status (1)

Country Link
KR (1) KR100588486B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014205629A (ja) * 2013-04-11 2014-10-30 株式会社エヌ・エル・エー 血中中性脂肪低減用組成物及び該組成物を含有する機能性食品

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716784B1 (ko) * 2005-12-06 2007-05-14 광주과학기술원 산화아연계 발광소자 및 그 제조방법
KR100884883B1 (ko) * 2007-06-26 2009-02-23 광주과학기술원 아연산화물 반도체 및 이를 제조하기 위한 방법
KR101980270B1 (ko) 2017-06-13 2019-05-21 한국과학기술연구원 P형 반도체의 오믹 컨택 형성을 위한 페이스트 및 이를 이용한 p형 반도체의 오믹 컨택 형성 방법
CN115188875B (zh) * 2022-09-13 2023-07-04 泉州三安半导体科技有限公司 发光装置及发光元件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014205629A (ja) * 2013-04-11 2014-10-30 株式会社エヌ・エル・エー 血中中性脂肪低減用組成物及び該組成物を含有する機能性食品

Also Published As

Publication number Publication date
KR20050025210A (ko) 2005-03-14

Similar Documents

Publication Publication Date Title
JP5164291B2 (ja) 薄膜電極、及びその製造方法
EP1523047B1 (en) Nitride-based semiconductor light emitting device and method of manufacturing the same
JP5047110B2 (ja) 光デバイス製造方法
KR100601945B1 (ko) 탑에미트형 질화물계 발광소자 및 그 제조방법
JP2001196633A (ja) 窒化ガリウムを基礎とする13族−15族化合物半導体素子および素子用電極
KR100707167B1 (ko) 고성능의 질화갈륨계 광소자 구현을 위한 p형 열전산화물을 형성하는 2원계 및 3원계 합금 또는 고용체박막을 이용한 오믹접촉 형성을 위한 박막전극 및 그제조방법
US20050121685A1 (en) Flip-chip light emitting diode and method of manufacturing the same
CN100442549C (zh) 氮化镓基ⅲ-v族化合物半导体发光器件及其制造方法
KR100588486B1 (ko) p형 아연 산화물 반도체의 오믹 접촉 형성방법
JP3812366B2 (ja) Iii族窒化物系化合物半導体素子の製造方法
US7022597B2 (en) Method for manufacturing gallium nitride based transparent conductive oxidized film ohmic electrodes
KR100515652B1 (ko) p형 질화갈륨(GaN) 반도체의 오믹접촉형성을 위한투명전극박막
CN107706277B (zh) 一种透明导电层的制作方法及其发光二极管
KR100622998B1 (ko) 아연 산화물 반도체를 이용한 화합물 반도체용 오믹접촉의제조방법
KR100764458B1 (ko) 전극층, 이를 구비하는 발광소자 및 전극층 제조방법
KR100538041B1 (ko) 산화아연계 발광소자 및 그 제조방법
KR100716784B1 (ko) 산화아연계 발광소자 및 그 제조방법
KR20050020513A (ko) 고품위 발광다이오드 및 레이저 다이오드의 구현을 위한질화 갈륨을 포함하는 p형 반도체의 오믹접촉형성을 위한투명박막전극
KR100574105B1 (ko) 탑에미트형 질화물계 발광소자 및 그 제조방법
KR100574104B1 (ko) 플립칩형 질화물계 발광소자 및 그 제조방법
KR100574103B1 (ko) 플립칩형 질화물계 발광소자 및 그 제조방법
KR20010068551A (ko) 청색 발광 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140326

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee