JP5865806B2 - 半導体装置の製造方法及び半導体製造装置 - Google Patents

半導体装置の製造方法及び半導体製造装置 Download PDF

Info

Publication number
JP5865806B2
JP5865806B2 JP2012195474A JP2012195474A JP5865806B2 JP 5865806 B2 JP5865806 B2 JP 5865806B2 JP 2012195474 A JP2012195474 A JP 2012195474A JP 2012195474 A JP2012195474 A JP 2012195474A JP 5865806 B2 JP5865806 B2 JP 5865806B2
Authority
JP
Japan
Prior art keywords
frequency
microwave
film
ghz
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012195474A
Other languages
English (en)
Other versions
JP2014053380A (ja
Inventor
黒 恭 一 須
黒 恭 一 須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012195474A priority Critical patent/JP5865806B2/ja
Priority to US14/016,662 priority patent/US9029247B2/en
Publication of JP2014053380A publication Critical patent/JP2014053380A/ja
Application granted granted Critical
Publication of JP5865806B2 publication Critical patent/JP5865806B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明の実施形態は、半導体装置の製造方法及び半導体製造装置に関する。
近年、コンピュータや通信機器の重要部分には、多数のトランジスタや抵抗等を電気回路として結びつけ、１チップ上に集積化して形成した大規模集積回路（ＬＳＩ）が多用されている。このため、機器全体の性能は、ＬＳＩ単体の性能と大きく結びついている。ＬＳＩ単体の性能向上は、集積度を高めること、すなわち、素子の微細化により実現できる。素子の微細化は、例えば、ＭＯＳ電界効果トランジスタ（ＭＯＳトランジスタ）の場合であれば、ゲート長の短縮化及びソース・ドレイン領域の薄層化を行うことにより実現できる。
フラッシュメモリに代表される不揮発性高密度メモリやダイナミックＲＡＭ、ＭＲＡＭ、ＰＣ−ＲＡＭ、Ｒｅ−ＲＡＭ等のメモリ、ＬＯＧＩＣ−ＬＳＩ、ＳＲＡＭ、Ｓｙｓｔｅｍ ＬＳＩなどは、微細化に伴いプロセス温度の低温化等が必要となり、マイクロ波を用いてこれらの素子の形成を行うことが提案されている。
特開２００７−１２６７４９号公報 特開平６−７３５６８号公報 特開平２−１９７５７７号公報 特開２００９−２４６０９１号公報
本発明は、結晶粒界の少ない良質な膜を得ることができる半導体装置の製造方法、及び、それに用いられる半導体製造装置を提供するものである。
本発明の実施形態によれば、半導体装置の製造方法は、第１の周波数を有する正弦波である第１の搬送波を前記第１の周波数よりも低い第３の周波数を有する正弦波又はパルス波である第１の信号波を用いて周波数変調又は位相変調することにより得た第１のマイクロ波と、前記第１の周波数よりも高い第２の周波数を有する正弦波である第２の搬送波を前記第２の周波数よりも低い第４の周波数を有する正弦波又はパルス波である第２の信号波を用いて周波数変調又は位相変調することにより得た第２のマイクロ波とを照射して、半導体基板上方に結晶膜を形成する。
図１は、第１の実施形態の半導体装置の製造方法を示す断面図である。 図２は、照射するマイクロ波の周波数とシリコン結晶膜中の結晶粒の粒径との関係を示したものである。 図３は、１０ＧＨｚのマイクロ波を照射した場合のシリコン結晶膜中の結晶粒の粒径の大きさを示したものである。 図４は、結晶成長の過程を模式的に示した図（その１）である。 図５は、結晶成長の過程を模式的に示した図（その２）である。 図６は、結晶成長の過程を模式的に示した図（その３）である。 図７は、第１の実施形態の半導体製造装置の模式図である。 図８は、第２の実施形態の半導体装置の製造方法を示す断面図である。 図９は、第３の実施形態の半導体製造装置の模式図である。 図１０は、第４の実施形態のマイクロ波を説明するための図である。 図１１は、第４及び第５の実施形態の半導体製造装置の模式図である。 図１２は、第４及び第５の実施形態の周波数変調回路を説明するための図である。 図１３は、第５の実施形態のマイクロ波を説明するための図である。 図１４は、変形例の半導体装置の製造方法を示す断面図である。
以下、図面を参照して実施形態を説明する。ただし、本発明はこの実施形態に限定されるものではない。なお、全図面にわたり共通する部分には、共通する符号を付すものとし、重複する説明は省略する。また、図面は、実施形態の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術とを参酌して適宜、設計変更することができる。
（第１の実施形態）
本実施形態にかかる半導体装置の製造方法を、図１を用いて説明する。この図１は、第１の実施形態にかかる半導体装置の製造工程を示す要部断面図である。ここでは、半導体基板上にアモルファスシリコン膜を形成し、マイクロ波をアモルファスシリコン膜に照射してシリコン結晶膜を形成する場合を例として説明するが、本発明はこれに限定されるものではなく、他の工程や材料にも適用することができる。
まずは、図１（ａ）に示すように、半導体基板１上に、ＬＰ−ＣＶＤ（Low Pressure Chemical Vapor Deposition）法により、Ｓｉ２Ｈ６及びＳｉＨ４をソースガスとして用い、この順序でソースガスを流して、アモルファスシリコン膜２を５〜１０ｎｍの厚みで形成する。
さらに、図１（ｂ）に示すように、半導体基板１に、５．８ＧＨｚ又はその周辺の周波数帯の周波数（第１の周波数）を有するマイクロ波（第１のマイクロ波）２１と、第１の周波数よりも高い、すなわち、５．８ＧＨｚよりも高い周波数（第２の周波数）を有するマイクロ波（第２のマイクロ波）２２とを照射し、半導体基板１上のアモルファスシリコン膜２を結晶化させる。以下の説明において、５．８ＧＨｚの周波数を有するマイクロ波というのは、５．８ＧＨｚの周波数に限定されるものではなく、５．８ＧＨｚの周波数のマイクロ波を発生させる装置において生じうる周波数変動や、半導体装置の製造工程における外的要因により生じうる周波数変動により、５．８ＧＨｚ周辺の周波数を有することとなったマイクロ波や、５．８ＧＨｚの周波数を持つマイクロ波と５．８ＧＨｚを中心周波数として所定の幅を有する周波数帯域にある周波数を持つ複数のマイクロ波とが組み合わされたマイクロ波、言い換えるとブロードなマイクロ波をも含む。また、ここでは、同時に２つの異なる周波数を有するマイクロ波を照射する場合を説明するが、本発明は同時に照射するものに限定するものではなく、後で説明する第２の実施形態のように、順次マイクロ波を照射しても良い。また、「同時に２つの異なる周波数を有するマイクロ波を照射する」方法としては、同一の導波管を用いて半導体基板１上に照射するものに限るものではなく、異なる導波管を用いて別々に半導体基板１に照射しても良い。
また、図1（ｂ）では、異なる周波数のマイクロ波を半導体基板１上における異なる領域に照射しているが、この場合には、半導体基板１の表面に対して垂直な軸を中心として半導体基板１を回転させることが好ましい。このようにすることにより、照射されるマイクロ波の強度が導波管からの距離に依存し半導体基板１上におけるマイクロ波の照射量の面内の均一性が悪くなることを防止することができる。あるいは、中心周波数から所定の幅を有する周波数帯域にある周波数を持つ複数のマイクロ波を、言い換えるとブロードなマイクロ波を半導体基板１に照射する方法によっても、面内の均一性が悪くなることを防止することができる。ここで、半導体基板１を回転させる際に、半導体基板１の回転の際の回転軸の位置を半導体基板１の中心から若干（例えば１０ｍｍ以内）ずらすことにより、マイクロ波の定在波が固定化して、半導体基板１に対する照射量が面内において不均一になることを避けることができるため、より面内の均一性を向上させることができる。また、異なる周波数を有する複数のマイクロ波を半導体基板１に照射する場合においても同様である。すなわち、半導体基板１を回転させて、マイクロ波の強度が導波管からの距離に依存し半導体基板１上におけるマイクロ波の照射量の面内の均一性が悪くなることを防止することができる。あるいは、中心周波数から所定の幅を有する周波数帯域にある周波数を持つ複数のマイクロ波を半導体基板１に照射する方法によっても、面内の均一性が悪くなることを防止することができる。ここで、先の説明と同様に、半導体基板１を回転させる際に、半導体基板１の回転軸の位置を半導体基板１の中心から若干ずらすことにより、マイクロ波の定在波が固定化して半導体基板１に対する照射量が面内において不均一になることを避けることができるため、より面内の均一性を向上させることができる。
本実施形態においては、第２の周波数としては、８ＧＨｚ以上の周波数が好ましく、２０ＧＨｚから３０ＧＨｚの範囲内の周波数であることがより好ましい。そして、５．８ＧＨｚ又はその周辺の周波数帯の周波数を有するマイクロ波２１は、例えばマグネトロン電源を用いて発生させることができ、第２の周波数を有するマイクロ波２２は、例えばジャイロトロンを用いて発生させることができる。
マイクロ波２１、２２を照射する時間は、マイクロ波が照射される領域の材料の特性やその面積、マイクロ波が照射されない領域の材料の特性やその面積、さらに、最終的に得ようとする半導体装置の特性等に応じて、最適なものを選択することが好ましい。例えば、マイクロ波２１、２２の照射時間は、１枚の半導体基板１あたり１分から１０分程度となる。
照射するマイクロ波２１、２２のパワーは例えば１５００から２５００Ｗであり、パワー密度は例えば１ｃｍ２当たり２．１Ｗから３．６Ｗになるように設定することが好ましい。マイクロ波２１、２２の照射パワーを高くすると、マイクロ波２１、２２の照射時間をより短くすることができるが、半導体基板１の温度が高くなってしまう。それにより、半導体基板１上の他の領域に悪影響を与えることがある。従って、このようなことを避けるようにマイクロ波２１、２２の照射パワーを設定することが好ましい。また、マイクロ波２１、２２の照射パワーを高くした場合には、プロセスチャンバー内での異常放電が起こりやすくなることから、プロセスチャンバー内の圧力を１気圧に近づけて異常放電が起こらないようにすることが好ましい。なお、マイクロ波２１、２２の照射時の半導体基板１の基板温度は、条件等により異なるが、５００℃以下に維持されることが好ましい。
このようにして、図１（ｃ）に示すように、マイクロ波２１、２２を照射することによりアモルファスシリコン膜２が結晶化し、半導体基板１上にシリコン結晶膜３を得ることができる。
本実施形態によれば、このように２つの周波数が異なるマイクロ波２１、２２をアモルファスシリコン膜２に照射することにより、粒径の大きな結晶粒を有するシリコン結晶膜３、すなわち粒界の少ない良質なシリコン結晶膜３を得ることができる。
以下に、本実施形態において良質なシリコン結晶膜３が得られるメカニズムについて説明する。
図２は、照射するマイクロ波２２の周波数と、アモルファスシリコン膜から形成されたシリコン結晶粒の粒径との関係を示したものである。詳細には、先に説明した実施形態と同様に、シリコン酸化膜を形成した半導体基板１上に、アモルファスシリコン膜２を５〜１０ｎｍの厚みで形成し、アモルファスシリコン膜２に対して５．８ＧＨｚの周波数を有するマイクロ波２１と様々な周波数を有するマイクロ波２２とを照射して、シリコン結晶膜３を形成する。このようにして得たシリコン結晶膜３の結晶粒径を測定し、その測定した結晶粒径とマイクロ波２２の周波数との関係を示したものが、図２である。
また、図３は１０ＧＨｚのマイクロ波２２のみを照射した場合に得られるシリコン結晶３の結晶粒径を示したものである。詳細には、照射するマイクロ波以外は、図２に示されるサンプルの条件と同じであり、さらに、図３の横軸は１０ＧＨｚのマイクロ波２２の照射時間を示し、縦軸は得られたシリコン結晶膜３の結晶粒径を示す。
図２及び図３からわかるように、５．８ＧＨｚのマイクロ波２１のみを照射した場合（図２中では点線の範囲で示される）は、結晶粒径は２０ｎｍから１２０ｎｍ程度であり、言い換えると、結晶粒径は小さく（７０ｎｍ程度）、結晶粒径のばらつきの範囲も広い（△１００ｎｍ程度）。また、１０ＧＨｚのマイクロ波２２のみを照射した場合（図３参照）は、結晶粒径は１２０ｎｍ程度であり、ばらつきの範囲は△８０ｎｍ程度と広い。そして、５．８ＧＨｚのマイクロ波２１と５．８ＧＨｚ以下の周波数を有するマイクロ波２２とを照射した場合（図２参照）には、結晶粒径が小さく（８０ｎｍ程度）、そのばらつきの範囲も広い（△８０ｎｍ程度）。一方、５．８ＧＨｚのマイクロ波２１と５．８ＧＨｚよりも高い周波数を有するマイクロ波２２とを照射した場合（図２参照）には、結晶粒径が大きく（１７０ｎｍ程度）、さらにそのばらつきの範囲は狭い（△４０ｎｍ程度）。特に、マイクロ波２２の周波数が８ＧＨｚ以上の周波数である場合において、結晶粒径が大きく、ばらつきの範囲が狭くなることが分かる。
すなわち、５．８ＧＨｚのマイクロ波２１と同時に５．８ＧＨｚよりも高い周波数を有するマイクロ波２２も照射することにより、結晶粒径が大きく均一なシリコン結晶粒が得られた。このメカニズムについては、本発明者は以下のように推察している。
まず、ここでいうマイクロ波とは、周波数を特に限定しない場合には、３００ＭＨｚ（波長１ｍ）から３００ＧＨｚ（波長１ｍｍ）の波長を有する電磁波のことを指す。この中で、特に、３０ＧＨｚ（波長１０ｍｍ)から３００ＧＨｚ（波長１ｍｍ）の電磁波をミリ波と言う場合がある。マイクロ波は電磁波の１つであり、従って、波の進行方向に対して互いに垂直になるように電場と磁場とを有する。波が最大振幅になるところでは電場も磁場も最大になり、波の振幅がゼロとなるところでは、電場も磁場もゼロとなる。
このようなマイクロ波をアモルファスシリコン膜等といった半導体や絶縁体を含む誘電体膜に照射すると、誘電体膜中に結晶欠陥（原子空孔、格子間原子、未結合原子）があったり、不純物があったりすると電荷分布が生じて正電荷が多いところと負電荷が多いところとが分極した状態となり、その分極してできた双極子がマイクロ波によって振動する。例えば、不純物があると不純物原子とシリコン原子とでは、電気陰性度が異なるので、電子を引き付けやすい原子の方に電子が偏り（負に帯電）、反対に他方の原子は電子が不足した状態（正に帯電）になり、電気双極子を生成する。このようにして生成した電気双極子にマイクロ波が照射されると、マイクロ波の電場に従って振動する。
このように、例えばマイクロ波が誘電体膜中の分極した領域に作用して、マイクロ波の持つ周波数で振動させようとするが、分極した領域の振動がマイクロ波の周波数に追いつかないために摩擦熱が発生し、発熱することとなる。なお、マイクロ波の周波数と誘電体膜の発熱電力との関係は以下の式（式１）で表される。
［式１］
P=E２/R=E２×tanδ×２πfC（式１）
ここでＰは発熱に係る電力、Ｅは交流電圧、Ｒは誘電体膜の抵抗、tanδは誘電正接、πは円周率、ｆはマイクロ波の周波数、Ｃは誘電体膜の誘電体容量である。この式から、より高い周波数を用いると誘電体膜の発熱電力が大きくなることがわかる。
また、例えばマイクロ波をシリコン膜に照射すると、シリコン原子の４本あるＳｐ３混成軌道の結合がねじれるように振動し（ねじれ振動）、効率よく原子の結合の組み換えを起こすことができる。このような現象は、マイクロ波の周波数に依存し、本発明者の知見によれば、家庭用の電子レンジ（２．４５ＧＨｚ）の周波数を有するマイクロ波の照射では、シリコン原子のねじれ振動が効率よく起こらないが、５．８ＧＨｚ周辺の周波数を有するマイクロ波の照射においては、非常に効率よくねじれ振動が起き、原子の結合の組み換えが起こりやすくなる。さらに、３０ＧＨｚを超える周波数を有するマイクロ波を照射すると、ねじれ振動がマイクロ波の周波数に追随できなくなり始め、先に説明したように摩擦熱が発生することとなる。
すなわち、照射するマイクロ波の周波数に応じて、主に生じる現象が異なることが考えられる。従って、本実施形態は、２つの周波数が異なるマイクロ波を利用して、主に２つの現象を起こすことにより、良質なシリコン結晶膜３を得ていると考えられる。
以下、図４から図６を用いて説明する。この図４から図６は結晶成長の過程を模式的に示したものである。
まず、図４は、５．８ＧＨｚ周辺の周波数を有するマイクロ波２１のみを照射した場合の結晶成長の過程を示す。５．８ＧＨｚ周辺の周波数を有するマイクロ波２１のみをアモルファスシリコン膜２に照射した場合には、そのエネルギーが小さいため効率よく多くの結晶核４を生成することができず、さらに、効率よく結晶核４を成長させることができない。従って、成長した結晶粒５（結晶粒径）は小さなものとなってしまう。
また、図５は、５．８ＧＨｚよりも高い周波数を有するマイクロ波２２のみを照射した場合の結晶成長の過程を示す。図５に示されるように、５．８ＧＨｚよりも高い周波数を有するマイクロ波２２のみを照射した場合には、効率良く多くの結晶核４を生成することができる。詳細には、５．８ＧＨｚよりも高い周波数を有するマイクロ波２２は、５．８ＧＨｚ周辺の周波数を有するマイクロ波２１と比べて膜内部への浸透性は低いが、高いエネルギーを有するため、アモルファスシリコン膜２を効率よく加熱することができ、アモルファスシリコン膜２中に多くの結晶核４を効率よく生成することができる。しかしながら、多くの結晶核４が生成され互いにぶつかってしまうことから、各々の結晶核４を大きく成長させることが難しくなる。従って、図５に示すように、成長した結晶粒５（結晶粒径）が小さく、結晶粒界が多く存在するシリコン結晶膜が生成されてしまうこととなる。なお、アモルファスシリコン膜２の下方に金属導電層が存在する場合には、１０ＧＨｚ以上の周波数を有するマイクロ波２２により金属導電層中に渦電流が生じ金属導電層が発熱するため、その熱によりさらにアモルファスシリコン膜２を加熱し効率よく結晶核４を生成することもできる。
一方、図６は、５．８ＧＨｚ周辺の周波数（第１の周波数）を有するマイクロ波２１と、第１の周波数よりも大きい、すなわち、５．８ＧＨｚよりも高い周波数を有するマイクロ波２２とを照射した場合の結晶成長の過程を示す。まず、５．８ＧＨｚよりも高い周波数を有するマイクロ波２２を照射することにより、アモルファスシリコン膜２を効率よく加熱することができるため、図６に示すようにアモルファスシリコン膜２中に結晶核４を効率よく生成することができる。さらに、５．８ＧＨｚ周辺の周波数を有するマイクロ波２１を照射する。この５．８ＧＨｚ周辺の周波数を有するマイクロ波２１は、５．８ＧＨｚよりも高い周波数を有するマイクロ波２２に比べて膜内部への浸透性が高く、原子結合のねじれ振動を促進することができる。従って、効率よく原子の結合の組み換えが生じ、図６に示すように、各々の結晶核４を大きく成長（結晶成長）させることができ、結晶粒界の少ないシリコン結晶膜が生成される。
すなわち、本実施形態によれば、５．８ＧＨｚよりも高い周波数を有するマイクロ波２２を照射することにより、効率よく結晶核を生成し、さらに、５．８ＧＨｚ周辺の周波数を有するマイクロ波２１を照射することにより、各々の結晶核を大きく成長（結晶成長）させることができ、ひいては粒界の少ない良質なシリコン結晶膜３を得ることができる。
本実施形態にかかる半導体製造装置の一例を、模式図を用いて説明する。図７は、半導体基板１を設置したプロセスチャンバー１２内に５．８ＧＨｚ周辺の周波数を有するマイクロ波２１と５．８ＧＨｚよりも高い周波数帯の周波数を有するマイクロ波２２とを同時に導入することができる半導体製造装置１１を示す。
すなわち、図７からわかるように、本実施形態にかかる半導体製造装置１１は、半導体基板１が設置されるプロセスチャンバー（成膜室）１２と、プロセスチャンバー１２内に５．８ＧＨｚ周辺の周波数を有するマイクロ波２１を導入する導波管（第１の導波管）１３と、プロセスチャンバー１２内に５．８ＧＨｚよりも高い周波数を有するマイクロ波２２を導入する導波管（第２の導波管）１４とを有する。この図７に示されるような半導体製造装置１１を用いて、これまで説明した第１の実施形態の半導体装置の製造方法を行うことができる。なお、導波管１３、１４は、マイクロ波２１、２２の減衰率が非常に小さい導波管であることが好ましく、また、外部の要因等によりマイクロ波２１、２２の周波数が乱されることのないように設置することが好ましい。
（第２の実施形態）
第２の実施形態は、５．８ＧＨｚよりも高い周波数を有するマイクロ波２２を半導体基板１に照射して、アモルファスシリコン膜２中により確実に効率よく結晶核を生成した後に、５．８ＧＨｚ周辺の周波数を有するマイクロ波２１を半導体基板１に照射して、各々の結晶核を大きく成長させる点で、第１の実施形態と異なっている。このようにすることにより、マイクロ波２２による結晶核生成工程と、マイクロ波２１による結合の組み換え（結晶成長）工程とを連続的に行うというものである。なお、２つの異なる周波数を有するマイクロ波２１、２２の照射は、同一のプロセスチャンバー内で連続的に行ってもよいし、異なるプロセスチャンバー内で連続的に行ってもよく、製造工程等に応じて最適なものを選択することが好ましい。
以下に、本実施形態にかかる半導体装置の製造方法を、本実施形態の半導体装置の製造方法を示す図８を用いて説明する。ここでは、第１の実施形態と共通する部分については説明を省略する。また、第１の実施形態と同様に、半導体基板１上にアモルファスシリコン膜２を形成し、マイクロ波をアモルファスシリコン膜２に照射してシリコン結晶膜３を形成する場合を例として説明するが、本発明はこれに限定されるものではなく、他の工程や材料にも適用することができる。
まずは、図８（ａ）に示すように、第１の実施形態と同様に、半導体基板１上にアモルファスシリコン膜２を形成する。
さらに、図８（ｂ）に示すように、半導体基板１に、５．８ＧＨｚよりも高い周波数を有するマイクロ波２２を照射する。詳細には、第１の実施形態と同様に、マイクロ波２２の周波数としては、８ＧＨｚ以上の周波数が好ましく、２０ＧＨｚから３０ＧＨｚの範囲内の周波数であることがより好ましい。このようにすることにより、アモルファスシリコン膜２中に結晶核を効率よく生成する。
次に、図８（ｃ）に示すように、半導体基板１に、５．８ＧＨｚ周辺の周波数帯のマイクロ波２１を照射する。このようにすることにより、アモルファスシリコン膜２中の結晶核を効率よく成長させ、図８（ｄ）に示すようにシリコン結晶膜３を得ることができる。
第１の実施形態と同様に、マイクロ波２１、２２を照射する時間は、マイクロ波が照射される領域の材料の特性やその面積、マイクロ波が照射されない領域の材料の特性やその面積、さらに、最終的に得ようとする半導体装置の特性等に応じて、最適なものを選択することが好ましい。照射するマイクロ波２１、２２のパワーは例えば１５００から２５００Ｗであり、パワー密度は例えば１ｃｍ２当たり２．１Ｗから３．６Ｗになるように設定することが好ましい。また、マイクロ波２１、２２の照射時の半導体基板１の基板温度は、条件等により異なるが、５００℃以下に維持されることが好ましい。
本実施形態によれば、第１の実施形態と同様に、５．８ＧＨｚよりも高い周波数を有するマイクロ波２２を照射することにより、効率よく結晶核を生成し、さらに、５．８ＧＨｚ周辺の周波数を有するマイクロ波２１を照射することにより、各々の結晶核を大きく成長させることができ、ひいては粒界の少ない良質なシリコン結晶膜３を得ることができる。
また、本実施形態においては、第１の実施形態と同様に、先に説明した図７に示される半導体製造装置１１を用いることができる。
（第３の実施形態）
第３の実施形態は、５．８ＧＨｚ周辺の周波数を有するマイクロ波２１を照射する際に半導体基板１を裏面から冷却する点で、第２の実施形態と異なっている。このようにすることで、５．８ＧＨｚ周辺の周波数を有するマイクロ波２１の特性を引出し、効率よく原子結合の組み換えを起こし、各々の結晶核を大きく成長させることができる。
本実施形態にかかる半導体装置の製造方法は、半導体基板１を裏面から冷却する点を除いては、第２の実施形態と同様であるため、ここでは、第２の実施形態と共通する部分についてはその詳細な説明を省略する。また、第１及び第２の実施形態と同様に、半導体基板１上にアモルファスシリコン膜２を形成し、マイクロ波２１、２２をアモルファスシリコン膜２に照射してシリコン結晶膜３を形成する場合を例として説明するが、本発明はこれに限定されるものではなく、他の工程や材料にも適用することができる。
本実施形態においては、第２の実施形態と同様に、５．８ＧＨｚよりも高い周波数を有するマイクロ波２２を半導体基板１に照射しアモルファスシリコン膜２中に結晶核を生成する。次いで、半導体基板１を冷却しつつ、５．８ＧＨｚ周辺の周波数を有するマイクロ波２１を照射する。詳細には、半導体基板１を冷却する方法の１つとしては、室温又はそれ以下の温度を有する窒素ガス又はヘリウムガス又はアルゴンガスなどの不活性ガスを半導体基板１の裏面に吹き付ける方法が挙げられる。もしくは、半導体基板１の裏面の下に、石英板を介して冷媒を流すための配管を配置する方法も挙げることができる。
このように半導体基板１を冷却することにより、結晶核生成を促進させる（結晶核の数をさらに増加させる）半導体基板１の温度上昇を抑えることができ、５．８ＧＨｚ周辺の周波数を有するマイクロ波２１の照射パワーをより高くして、マイクロ波２１の特性による効果をより引き出すことが可能となる。従って、先に説明したように原子結合のねじれ振動を促進して、効率よく原子の結合の組み換えを行うことができ、各々の結晶核からシリコン結晶粒を大きく成長させることができる。
本実施形態によれば、第１の実施形態と同様に、５．８ＧＨｚよりも高い周波数を有するマイクロ波２２を照射することにより、効率よく結晶核を生成し、さらに、５．８ＧＨｚ周辺の周波数を有するマイクロ波２１を照射することにより、各々の結晶核を大きく成長させることができ、ひいては粒界の少ない良質なシリコン結晶膜３を得ることができる。そして、マイクロ波２１を照射する際に半導体基板１を冷却することにより、半導体基板１の温度上昇を抑えつつ、５．８ＧＨｚ周辺の周波数を有するマイクロ波２１の照射パワーをより高くすることが可能となり、効率的に結晶核をより大きく成長させることができる。
また、本実施形態は、図９に示される半導体製造装置１５を用いることができる。ここでは、図７に示される半導体製造装置１１と共通する部分については説明を省略するが、図９に示される半導体製造装置１５は、図７に示される半導体製造装置１１に、さらに半導体基板１をその裏面から冷却する冷却装置１６を配置したものである。
これまで説明した第１から第３の実施形態においては、２つの異なる周波数を有するマイクロ波２１、２２を照射するものとして説明したが、本発明は２つの異なる周波数を有するマイクロ波に限定されるものではなく、３つ以上の異なる周波数を有するマイクロ波を照射しても良い。また、第３の実施形態において３つ以上の異なる周波数を有するマイクロ波を照射する場合には、少なくともそのうちの１つのマイクロ波を照射する際に、半導体基板１を冷却しても良く、特に限定するものではない。
（第４の実施形態）
第４の実施形態は、照射するマイクロ波２１、２２をそれぞれ周波数変調又は位相変調させる点で、これまで説明した第１から第３の実施形態と異なっている。マイクロ波２１、２２を周波数変調又は位相変調させることにより、半導体基板１上に定在波が形成されることを避け、マイクロ波２１、２２の照射による効果を半導体基板１上に均一に与えることができる。
以下に、本実施形態にかかる半導体装置の製造方法を、本実施形態で用いられるマイクロ波を示す図１０を用いて説明する。ここでは、第１の実施形態と共通する部分については説明を省略する。また、第１から第３の実施形態と同様に、半導体基板１上にアモルファスシリコン膜２を形成し、マイクロ波２１、２２をアモルファスシリコン膜２に照射してシリコン結晶膜３を形成する場合を例として説明するが、本発明はこれに限定されるものではなく、他の工程や材料にも適用することができる。
図１０は、マイクロ波２１、２２の周波数変調を説明するための図である。詳細には、図１０（ａ）は、例えば、第１及び第２の周波数を有する正弦波であるマイクロ波２１又は２２を示し、ここでは、マイクロ波２１又は２２を搬送波（第１及び第２の搬送波）と呼ぶ。この搬送波に対して、図１０（ｂ）に示す正弦波であるＸ波（周波数Ｘ Ｈｚ）（第３及び第４の周波数）を信号波（第１及び第２の信号波）として用いて、周波数変調を行い、図１０（ｃ）に示す被変調波を生成する。なお、ここでは、信号波であるＸ波の周波数は、搬送波の周波数よりも小さいとする。最終的に得られる被変調波の周波数ｆｍは以下の式（式２）で表される。
［式２］
ｆｍ＝ｆｃ＋Δｆｃｏｓ(２πｆｓ・ｔ)（式２）
ここでｆｃは被変調波の中心周波数で、搬送波の周波数と同じであり、Δｆは最大周波数偏移、ｔは時間（秒）である。
このような周波数変調を５．８ＧＨｚ周辺の周波数を有するマイクロ波２１と５．８ＧＨｚよりも高い周波数を有するマイクロ波２２とに対してそれぞれ行い、得られた２つの被変調波を半導体基板１に照射する。この際、周波数変調されたマイクロ波２１の周波数は、５．８ＧＨｚ±３．３５ＧＨｚの範囲の周波数帯（２．４５ＧＨｚから９．１５ＧＨｚ）に含まれる周波数であることが好ましい。このようにすることにより、マイクロ波２１、２２が半導体基板１上で定在波を形成することを避け、半導体基板１上に均一にマイクロ波２１、２２による効果を与えることができる。この詳細については後で説明する。
また、信号波は、容易に入手可能な既存の低い周波数の高周波電源を用いることで発生させることができる。
なお、本実施形態においては、周波数変調するものとして説明したが、位相変調しても良い。
本実施形態によれば、第１の実施形態と同様に、５．８ＧＨｚよりも高い周波数を有するマイクロ波２２を照射することにより、効率よく結晶核を生成し、さらに、５．８ＧＨｚ周辺の周波数を有するマイクロ波２１を照射することにより、各々の結晶核を大きく成長させることができ、ひいては粒界の少ない良質なシリコン結晶膜３を得ることができる。そして、本実施形態によれば、マイクロ波２１、２２を周波数変調して用いることにより、マイクロ波が半導体基板１上で定在波を形成することを避け、半導体基板１上に均一にマイクロ波２１、２２による効果を与えることができることから、半導体基板１上に均一に良質なシリコン結晶膜３を得ることができる。
本実施形態においては、図１０（ｃ）に示されるように、周波数変調されたマイクロ波の周波数は時間により変化することから、マイクロ波の腹と節との部分の位置が半導体基板１上で固定されることを避けることができる。言い換えると、マイクロ波が半導体基板１上で定在波を形成することを避けることができることから、半導体基板１上においてマイクロ波の強度が均一となり、マイクロ波の効果を均一に半導体基板１上に与えることができる。従って、多数の微細な素子を半導体基板１全体に均一に形成しようとする場合には、本実施形態は、十分な素子の均一性を得ることができるという点で、特に好ましいと言える。
すなわち、本実施形態によれば、第１の実施形態と同様に、５．８ＧＨｚよりも高い周波数を有するマイクロ波２２を照射することにより、効率よく結晶核を生成し、さらに、５．８ＧＨｚ周辺の周波数を有するマイクロ波２１を照射することにより、各々の結晶核を大きく成長させることができ、ひいては粒界の少ない良質なシリコン結晶膜３を得ることができる。そして、マイクロ波２１、２２を周波数変調した後に用いることにより、半導体基板１上で定在波を形成することを避け、半導体基板１上に均一にマイクロ波による効果を与えることができることから、半導体基板１上に均一に良質なシリコン結晶膜３を得ることができる。
また、本実施形態は、図１１に示される半導体製造装置１７を用いることができる。ここでは、図９に示される半導体製造装置１５と共通する部分については説明を省略するが、図１１に示される半導体製造装置１７は、図９に示される半導体製造装置１５に、さらにマイクロ波変調装置１８、１９を配置したものである。このマイクロ波変調装置１８、１９は、マイクロ波２１又は２２としての正弦波である搬送波を、搬送波の周波数よりも低い周波数を有する正弦波である信号波により周波数変調又は位相変調するためのものである。
そして、本実施形態にかかるマイクロ波の周波数変調装置１８、１９に含まれる変調回路の一例を図１２に示す。この変調回路においては、搬送波を変調回路入力部から入力し、信号波は電源電圧として電源電圧入力部から入力される。このようにすることで、変調回路出力部からは被変調波が出力される。なお、本発明においては、図１２に示すような変調回路を用いることに限定されるものではなく、周知の様々な変調回路を用いることができる。
（第５の実施形態）
第５の実施形態は、信号波として正弦波ではなくパルス波を用いて、マイクロ波２１、２２を周波数変調又は位相変調させる点で、第４の実施形態と異なっている。第４の実施形態と同様に、マイクロ波２１、２２を周波数変調又は位相変調させることにより、半導体基板１上に定在波が形成されることを避け、マイクロ波２１、２２の照射による効果を半導体基板１上に均一に与えることができる。
以下に本実施形態にかかる半導体装置の製造方法を、図１３を用いて説明する。ここでは、第４の実施形態と共通する部分については説明を省略する。また、第１から第４の実施形態と同様に、半導体基板１上にアモルファスシリコン膜２を形成し、マイクロ波２１、２２をアモルファスシリコン膜２に照射してシリコン結晶膜３を形成する場合を例として説明するが、本発明はこれに限定されるものではなく、他の工程や材料にも適用することができる。
図１３は、マイクロ波２１、２２の周波数変調を説明するための図である。詳細には、図１３（ａ）は、正弦波であるマイクロ波２１又は２２を示し、ここでは、このマイクロ波２１、２２を搬送波と呼ぶ。この搬送波に対して、図１３（ｂ）に示すパルス波であるＸ波（周波数Ｘ Ｈｚ）を信号波として用いて、周波数変調を行い、図１３（ｃ）に示す被変調波を作る。なお、ここでは、第４の実施形態と同様に、Ｘ波の周波数は搬送波の周波数よりも小さいとする。また、最終的に得られる被変調波の周波数ｆｍは、第４の実施形態と同様に（式２）で示すことができる。そして、信号波は、容易に入手可能な既存の電源を用いることで発生させることができる。
このような周波数変調を５．８ＧＨｚ周辺の周波数を有するマイクロ波２１と５．８ＧＨｚよりも高い周波数を有するマイクロ波２２とに対してそれぞれ行い、得られた２つの被変調波を半導体基板１に照射する。この際、周波数変調されたマイクロ波２１の周波数は、５．８ＧＨｚ±３．３５ＧＨｚの範囲の周波数帯（２．４５ＧＨｚから９．１５ＧＨｚ）に含まれる周波数であることが好ましい。
本実施形態によれば、第１の実施形態と同様に、５．８ＧＨｚよりも高い周波数を有するマイクロ波２２を照射することにより、効率よく結晶核を生成し、さらに、５．８ＧＨｚ周辺の周波数を有するマイクロ波２２を照射することにより、各々の結晶核を大きく成長させることができ、ひいては粒界の少ない良質なシリコン結晶膜３を得ることができる。そして、第４の実施形態と同様に、マイクロ波２１、２２を周波数変調して用いることにより、マイクロ波が半導体基板１上で定在波を形成することを避け、半導体基板１上に均一にマイクロ波２１、２２による効果を与えることができることから、半導体基板１上に均一に良質なシリコン結晶膜３を得ることができる。
また、本実施形態においては、第４の実施形態と同様に、図１１に示される半導体製造装置１７を用いることができ、さらに、図１２に示される変調回路を用いることができる。
なお、第４及び第５の実施形態においては、２つの異なる周波数を有するマイクロ波２１、２２とも周波数変調するものとして説明したが、本発明は２つの異なる周波数を有するマイクロ波に限定されるものではなく、３つ以上の異なる周波数を有するマイクロ波を照射しても良い。また、すべてのマイクロ波を周波数変調又は位相変調するものに限定するものではなく、少なくとも１つのマイクロ波を周波数変調又は位相変調すれば良い。
ところで、これまで説明した第１から第５の実施形態においては、半導体基板１上に形成されたアモルファスシリコン膜２を結晶化してシリコン結晶膜３を得る工程を説明したが、本発明はこれに限定するものではない。例えば、半導体装置の製造工程における以下のような工程に適用することができる。
（第１の変形例）
まず一例としては、トランジスタ等の半導体装置の製造工程において、半導体基板上の半導体層にＰ、Ｂ、Ａｓ等といった導電型不純物を注入する際に、これまで説明したような実施形態のように、２つの異なる周波数を有するマイクロ波２１及び２２を照射しても良い。このようにすることにより、導電型不純物を活性化させるとともに、イオン注入により生じた半導体層中の結晶欠陥を回復することができ、結晶欠陥が連続して存在することのない不純物注入層を形成することができる。さらに、回復された領域については、結晶粒界の少ない良質な層として得ることができる。
詳細には、図１４を用いて説明する。図１４は、本変形例にかかる半導体装置の製造工程を示す要部断面図である。ここでは、不揮発性半導体記憶装置の２層ゲート電極型トランジスタの製造方法を一例として説明するが、他の構造を有するトランジスタの製造方法にも適用することができる。なお、この２層ゲート電極型トランジスタは、半導体記憶装置を構成するセルトランジスタである。
まず、図１４（ａ）に示されるような半導体層（半導体基板）１を準備する。この半導体層１は例えばシリコンからなり、さらに形成しようとするトランジスタの導電型に合わせてｐ型又はｎ型の導電性を有することができる。そして、半導体層１上に、ＣＶＤ法等を用いて層間絶縁膜３７を形成する。この層間絶縁膜３７は、例えばシリコン酸化膜を用いて形成することができる。さらに、この半導体層１上に、トンネル絶縁膜（不図示）、第１のポリシリコン膜（電荷蓄積膜／浮遊ゲート）（不図示）、ＩＰＤ（Inter-Poly Dielectric）（電極間絶縁膜）膜（不図示）及び第２のポリシリコン膜（制御ゲート電極）（不図示）を順次積層し、これらの膜からなる所望の形状を持つゲート構造を形成するように、これらの膜をＲＩＥ（Reactive Ion Etching）等を用いて加工する。詳細には、トンネル絶縁膜は、例えば、酸化シリコン、ハフニウム系酸化膜（例えばＨｆＯ２）又はシリコン酸窒化膜（例えばＨｆＳｉＯＮ）等からなる。なお、トンネル絶縁膜が酸化シリコンである場合には、熱酸化法等により形成することができる。また、第１のポリシリコン膜及び第２のポリシリコン膜は、例えば、シラン又はジシランを用いてＣＶＤ法等により形成することができる。さらに、ＩＰＤ膜は、例えばＯＮＯ（Oxide Nitride Oxide）膜からなる。このＯＮＯ膜とは、シリコン酸化膜と、このシリコン酸化膜上に形成されたシリコン窒化膜と、このシリコン窒化膜上に形成されたシリコン酸化膜とからなる積層構造の膜である。このＯＮＯ膜を構成するシリコン酸化膜は熱酸化法等により形成することができ、シリコン窒化膜はＣＶＤ法等により形成することができる。
次に、図１４（ｂ）に示すように、イオン注入法を用いて、Ａｓ、Ｐ、Ｂ、ＢＦ２等の導電性不純物３６を、例えば加速エネルギーが１ｋｅＶから６０ｋｅＶ、注入量が１Ｅ１５から１Ｅ１６ｃｍ−２であるような条件で、半導体層１の上面近傍に注入して不純物注入層３９を形成する。その際、導電性不純物３６を注入したことにより生成された不純物注入層３９中の結晶欠陥の回復のためには、半導体層１の基板温度が８００℃以上に昇温しないように、半導体層１を窒素ガス等で冷却しながら、例えば５．８ＧＨｚの周波数で５ｋＷ以上のパワーを持つマイクロ波を照射することが有効である。しかしながら、もし結晶欠陥が残留する場合には、これまで説明したような実施形態のように、２つの異なる周波数を有するマイクロ波２１及び２２、すなわち、５．８ＧＨｚ周辺の周波数を有するマイクロ波２１と５．８ＧＨｚよりも高い周波数を有するマイクロ波２２とを半導体層１の上面側から照射することによって、結晶欠陥密度を低減することができる。
このように、２つの異なる周波数を有するマイクロ波２１及び２２を照射しつつ導電性不純物３６をイオン注入することによって、イオン注入により生じた結晶欠陥を回復しながらイオン注入を行うことができる。これにより図１４（ｃ）に示すように欠陥が連続して存在することのない不純物注入層３９を形成することができる。
（第２の変形例）
また他の変形例としては、半導体装置の製造工程における絶縁膜の形成の際に、２つの異なる周波数を有するマイクロ波２１及び２２を照射しても良い。このようにすることにより、これまで説明した実施形態と同様に、結晶粒界の少ない絶縁性の高い絶縁膜を得ることができる。加えて、マイクロ波を照射して絶縁膜を形成することにより、不要な水分や有機物質を膜外に排出することができ、絶縁膜をより高密度化することもできる。より具体的には、トランジスタのゲート絶縁膜の形成の際に２つの異なる周波数を有するマイクロ波２１及び２２を照射することにより、ゲート絶縁膜中における結晶粒径を大きくし、結晶粒界の少ない良質なゲート絶縁膜を得ることができ、従って、トランジスタの界面準位密度や固定電荷密度の低減等を行うことができる。
（第３の変形例）
さらに、配線やコンタクトプラグ等といった導電層の形成の際に、２つの異なる周波数を有するマイクロ波２１及び２２を照射しても良い。これまでの説明と同様に、導電層における結晶粒径を大きくし結晶粒界の少ない良質な層を得ることができ、導電層の抵抗の低減を行うことができる。例えば、この一例としてシリサイド膜の形成に適用することが挙げられる。より具体的には、２つの異なる周波数を有するマイクロ波２１及び２２、すなわち、５．８ＧＨｚ周辺の周波数を有するマイクロ波２１と５．８ＧＨｚよりも高い周波数を有するマイクロ波２２とを照射しつつ、シリコン原子を含む層の上に、Ｎｉ、Ａｌ、Ｔｉ、Ｎｉ、Ｃｏ、Ｃｕ、Ｍｏ、Ｐｄ、Ａｇ、Ｓｎ、 Ｍｎ、Ｌａ、Ｈｆ、Ｔａ、Ｗ等から選択された少なくとも１つの原子を含む金属膜、半金属膜、又は、金属化合物膜からなる導電膜を堆積し、シリコン原子と導電膜が含む原子とを反応させて、シリサイド膜を形成する。このようにすることにより、各結晶粒の結晶粒径を大きくし、結晶粒界の少ない良質なシリサイド膜を形成することができ、ひいてはシリサイド膜の抵抗値のさらなる低減を行うことができる。
すなわち、これまで説明した実施形態及び変形例は、金属膜、金属酸化物膜、シリコン膜、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜等といった導電膜、半導体膜、絶縁膜等の様々な材料を用いて半導体装置を形成する際に適用することができ、形成された膜の膜質を向上させることができる。特に、第４及び第５の実施形態を適用することで、半導体基板上全体に均一に良質な膜を形成することができる。
本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更、組み合わせを行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体基板
２ アモルファスシリコン膜
３ シリコン結晶膜
４ 結晶核
５ 成長した結晶粒
１１、１５、１７ 半導体製造装置
１２ プロセスチャンバー
１３、１４ 導波管
１６ 冷却装置
１８、１９ マイクロ波変調装置
２１、２２ マイクロ波
３６ 導電性不純物
３７ 層間絶縁膜
３９ 不純物注入層

Claims (11)

  1. ５．８ＧＨｚ又はその周辺の周波数帯の第１の周波数を有する第１のマイクロ波と、前記第１の周波数よりも高く５．８ＧＨｚよりも高い第２の周波数を有する第２のマイクロ波とを、基板上のシリコン原子を含む膜に照射し、前記第２のマイクロ波の照射により結晶核を形成し、前記第１のマイクロ波の照射により前記結晶核を成長させることにより前記膜を結晶化する、ことを特徴とする半導体装置の製造方法。
  2. 前記基板を冷却しつつ前記第１のマイクロ波を前記基板上の膜に照射する、ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第２の周波数は、８ＧＨｚ以上の周波数であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記第２の周波数は、２０ＧＨｚから３０ＧＨｚの範囲の周波数であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  5. 前記第１のマイクロ波は、前記第２のマイクロ波が前記基板上の前記膜に照射された後に、前記基板上の前記膜に照射される、ことを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記第１のマイクロ波及び前記第２のマイクロ波の少なくともいずれかが周波数変調又は位相変調される、ことを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
  7. 周波数変調された前記第１および前記第２のマイクロ波の周波数は、２．４５ＧＨｚから９．１５ＧＨｚの間に含まれる周波数であることを特徴とする請求項１乃至３および５のいずれか一項に係る限りにおける請求項６に記載の半導体装置の製造方法。
  8. 前記基板上の前記膜は、アモルファスシリコンを含む膜である、ことを特徴とする請求項３又は４に記載の半導体装置の製造方法。
  9. シリコン原子を含む膜が形成された基板が設置される成膜室と、
    ５．８ＧＨｚ又はその周辺の周波数帯であって結晶核を成長させる第１の周波数を有する第１のマイクロ波を前記成膜室に導入して前記基板上の前記膜に照射する第１の導波管と、
    前記第１の周波数よりも高く５．８ＧＨｚよりも高い、前記結晶核を形成する第２の周波数を有する第２のマイクロ波を前記成膜室に導入して前記基板上の前記膜に照射する第２の導波管と、
    を備えることを特徴とする半導体製造装置。
  10. 前記第１のマイクロ波及び前記第２のマイクロ波の少なくともいずれかを周波数変調又は位相変調するためのマイクロ波変調装置をさらに備える、ことを特徴とする請求項９に記載の半導体製造装置。
  11. 前記半導体基板を冷却する冷却装置をさらに備える、ことを特徴とする請求項９又は１０に記載の半導体製造装置。
JP2012195474A 2012-09-05 2012-09-05 半導体装置の製造方法及び半導体製造装置 Active JP5865806B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012195474A JP5865806B2 (ja) 2012-09-05 2012-09-05 半導体装置の製造方法及び半導体製造装置
US14/016,662 US9029247B2 (en) 2012-09-05 2013-09-03 Manufacturing method of semiconductor device and semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012195474A JP5865806B2 (ja) 2012-09-05 2012-09-05 半導体装置の製造方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
JP2014053380A JP2014053380A (ja) 2014-03-20
JP5865806B2 true JP5865806B2 (ja) 2016-02-17

Family

ID=50188133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012195474A Active JP5865806B2 (ja) 2012-09-05 2012-09-05 半導体装置の製造方法及び半導体製造装置

Country Status (2)

Country Link
US (1) US9029247B2 (ja)
JP (1) JP5865806B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6596285B2 (ja) 2015-09-24 2019-10-23 東芝メモリ株式会社 マイクロ波照射装置および基板処理方法
CN107924825B (zh) 2015-09-30 2021-12-24 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
US10483010B2 (en) * 2016-09-07 2019-11-19 Lam Research Ag Reduction of surface and embedded substrate charge by controlled exposure to vacuum ultraviolet (VUV) light in low-oxygen environment
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2019053805A1 (ja) * 2017-09-13 2019-03-21 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
CN107992715B (zh) * 2018-01-25 2021-03-23 鲁东大学 一种基于虚拟边界力法的弧板式防波堤受力计算方法
US11621168B1 (en) 2022-07-12 2023-04-04 Gyrotron Technology, Inc. Method and system for doping semiconductor materials

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833044B2 (ja) * 1988-10-29 1998-12-09 住友電気工業株式会社 薄膜形成方法
JP2933802B2 (ja) 1992-06-22 1999-08-16 松下電器産業株式会社 ドライエッチング方法およびその装置
JPH08330226A (ja) * 1995-05-31 1996-12-13 Semiconductor Energy Lab Co Ltd 半導体の作製方法
JP2004134809A (ja) * 1999-10-19 2004-04-30 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002197577A (ja) 2000-12-25 2002-07-12 Matsushita Electric Works Ltd 通報システムに用いる携帯端末
JP2004054168A (ja) * 2002-07-24 2004-02-19 Hitachi Ltd 画像表示装置
JP2005294744A (ja) * 2004-04-05 2005-10-20 Bridgestone Corp 半導体材料の結晶化方法及び光触媒の製造方法
JP2006073568A (ja) 2004-08-31 2006-03-16 Sanyo Electric Co Ltd 保護素子およびそれを用いた半導体装置
JP2006222211A (ja) * 2005-02-09 2006-08-24 Sony Corp 半導体素子基板およびその製造方法、ならびに表示装置
US7842355B2 (en) 2005-11-01 2010-11-30 Applied Materials, Inc. System and method for modulation of power and power related functions of PECVD discharge sources to achieve new film properties
JP2007126749A (ja) 2005-11-01 2007-05-24 Applied Films Corp 新しい膜特性を達成するためのｐｅｃｖｄ放電源の電力及び電力関連ファンクションの変調のためのシステム及び方法
US20070167029A1 (en) * 2005-11-11 2007-07-19 Kowalski Jeffrey M Thermal processing system, components, and methods
JP5404064B2 (ja) * 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
JP5319150B2 (ja) 2008-03-31 2013-10-16 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
US8343858B2 (en) * 2010-03-02 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
TW201306132A (zh) * 2011-07-29 2013-02-01 Nat Univ Tsing Hua 非晶矽薄膜之微波照射結晶方法

Also Published As

Publication number Publication date
US9029247B2 (en) 2015-05-12
JP2014053380A (ja) 2014-03-20
US20140065805A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
JP5865806B2 (ja) 半導体装置の製造方法及び半導体製造装置
US8828853B2 (en) Semiconductor device and method of manufacturing the same
JP2004335715A (ja) シリコン酸化層の形成方法
US20210123161A1 (en) Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer
JP2012199550A (ja) 絶縁体上の半導体タイプの基板のためのベース基板を製造する方法
JP5433462B2 (ja) 半導体装置の製造方法
WO2004107431A1 (ja) 絶縁膜の改質方法
WO2011040394A1 (ja) 結晶性珪素膜の成膜方法およびプラズマｃｖｄ装置
JP2012169602A (ja) 微結晶半導体膜及びその作製方法、並びに半導体装置の作製方法
JP2017510080A (ja) Ｓｏｉ基板の製造に適した半導体ウエハの製造方法及びその方法により得られたｓｏｉ基板ウエハ
KR20210105403A (ko) 라디오-주파수 애플리케이션들을 위한 절연체-상-반도체 기판
JP2013073950A (ja) 半導体装置の製造方法
US9222170B2 (en) Deposition of rutile films with very high dielectric constant
JP2010087186A (ja) 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JPH07335880A (ja) 絶縁膜の形成方法、並びに半導体装置の作製方法及び半導体装置
US20070077735A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
JP2001168029A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP2009071163A (ja) 半導体製造方法、半導体製造装置および表示装置
JPS5856406A (ja) 半導体膜の製造方法
US10593592B2 (en) Laminate and core shell formation of silicide nanowire
US20220359271A1 (en) Semiconductor substrate and method of fabricating the same
US12018374B2 (en) System and method of low temperature thin film deposition and in-situ annealing
KR100399617B1 (ko) 폴리 실리콘 박막 제조방법
JP5797504B2 (ja) 半導体装置の作製方法
KR20110009872A (ko) 전자빔 조사를 이용한 박막의 특성을 변환하는 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151228

R151 Written notification of patent or utility model registration

Ref document number: 5865806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350