CN107924825B - 半导体器件的制造方法、衬底处理装置及记录介质 - Google Patents

半导体器件的制造方法、衬底处理装置及记录介质 Download PDF

Info

Publication number
CN107924825B
CN107924825B CN201580082464.4A CN201580082464A CN107924825B CN 107924825 B CN107924825 B CN 107924825B CN 201580082464 A CN201580082464 A CN 201580082464A CN 107924825 B CN107924825 B CN 107924825B
Authority
CN
China
Prior art keywords
temperature
substrate
processing
film
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580082464.4A
Other languages
English (en)
Other versions
CN107924825A (zh
Inventor
汤浅和宏
道田典明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTERNATIONAL ELECTRIC CO Ltd
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN107924825A publication Critical patent/CN107924825A/zh
Application granted granted Critical
Publication of CN107924825B publication Critical patent/CN107924825B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供能进行均匀的衬底处理的技术。提供的技术具有：将衬底备于处理室中的工序，衬底中，在纵横比为20以上的图案上形成有作为基膜的绝缘膜，在绝缘膜上形成有作为处理对象的厚度
Figure DDA0001579076290000011
以下的处理对象膜；通过从加热装置供给的电磁波而将衬底升温至第一温度的工序；在维持所述第一温度的同时，在第一处理时间的期间内处理衬底的第一处理工序；在第一处理工序后，通过从加热装置供给的电磁波而将衬底从第一温度升温至比第一温度高的第二温度的工序；及在维持第二温度的同时，在比第一处理时间短的第二处理时间的期间内处理衬底的第二处理工序。

Description

半导体器件的制造方法、衬底处理装置及记录介质
技术领域
本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。
背景技术
作为半导体器件的制造工序的一个工序，例如，存在使用加热装置加热处理室内的衬底、使在衬底的表面成膜的薄膜中的组成、晶体结构变化的退火处理。在最近的半导体器件中，3DNAND等器件构造的三维化正在推进，需要对形成为纵横比(Aspect Ratio，以下，称为A/R)高的图案形状的膜进行改质。
发明内容
发明要解决的课题
然而，难以对形成为纵横比高的图案形状的膜均匀地进行改质，在利用灯加热进行的改质(Flash Lamp Anneal：FLA)、利用线圈加热器等的加热进行的改质(加温退火)中，改质仅停留在膜的表面，难以对形成在深凹槽等图案的深处的膜进行处理。
本发明的目的在于提供一种能够进行均匀的衬底处理的技术。
用于解决课题的手段
根据本发明的一个方式，提供一种技术，所述技术具有：
将衬底备于处理室中的工序，其中，所述衬底中，在纵横比为20以上的图案上形成有作为基膜的绝缘膜，在所述绝缘膜上形成有作为处理对象的厚度
Figure GDA0003080201810000011
以下的处理对象膜；
通过从加热装置供给的电磁波而将所述衬底升温至第一温度的工序，
在维持所述第一温度的同时，在第一处理时间的期间内处理所述衬底的第一处理工序，
在所述第一处理工序后，通过从所述加热装置供给的所述电磁波而将所述衬底从所述第一温度升温至比所述第一温度高的第二温度的工序，及
在维持所述第二温度的同时，在比所述第一处理时间短的第二处理时间的期间内处理所述衬底的第二处理工序。
发明效果
通过本发明，可提供能进行均匀的衬底处理的技术。
附图说明
[图1]为本发明中的第一实施方式中适合使用的衬底处理装置的立式处理炉的概略构成图，是以纵剖面图示出处理炉部分的图。
[图2]为本发明中适合使用的衬底处理装置的控制器的概略构成图。
[图3A]为示出本发明中适合使用的衬底表面的图案的示意图。
[图3B]为将图3A的衬底表面图案中的虚线区域a放大的图。
[图4]为示出本发明中的衬底处理的流程的图。
[图5]为本发明中的第一实施方式中适合使用的衬底处理装置的立式处理炉的概略构成图，并且是示出在图1的处理炉部分中搬入有衬底保持件的状态的图。
[图6A]为进行了本发明中的改质工序时的图3A的虚线区域b的TEM(TransmissionElectron Microscope:透射电子显微镜)照片。
[图6B]为进行了本发明中的改质工序时的图3A的虚线区域c的TEM照片。
[图6C]为进行了本发明中的改质工序时的图3A的虚线区域d的TEM照片。
[图7]为示出使用了本发明中适合使用的衬底处理工艺的情况下的处理对象膜的示意图。
[图8]为示出本发明中的第一实施方式的变形例1的图。
[图9]为示出本发明中的第一实施方式的变形例2的图。
[图10]为示出本发明中的第一实施方式的变形例3的图。
[图11]为本发明中的第二实施方式中适合使用的衬底处理装置的单片处理炉的概略构成图，是以纵剖面图示出处理炉部分的图。
具体实施方式
＜本发明的第一实施方式＞
以下，参照附图说明本发明的第一实施方式。
(1)衬底处理装置的构成
在本实施方式中，本发明涉及的衬底处理装置构成为对晶片实施各种热处理的批量式立式热处理装置。
(处理室)
如图1所示，衬底处理装置10具有处理炉，处理炉具有作为电磁波屏蔽罩的反应管102。反应管102由能够有效抑制电磁波向外部的泄露的导电性材料形成。例如，作为上述导电性材料，可举出铜、铝、不锈钢、铂、银等。但是，反应管102不限于仅由导电性材料形成。
另外，反应管102可由下述这样的双重管构造形成，也可以由多层屏蔽材料等构造来单独形成，上述双重管构造具有：由能透过电磁波的材料构成的内部反应管(内管)；和配置在内管的外周、由反射或吸收(等)电磁波的不能透过电磁波的材料构成的外部反应管(外管)。例如，在反应管形成为双重管构造的情况下，内管可由石英构成、外管可由不锈钢等金属管构成。同样地，多层屏蔽材料可通过在由导电性材料形成的基材的内侧表面上形成反射电磁波的反射面及吸收电磁波的吸收层来构建。
需要说明的是，对于在上述双重管构造中使用的内管而言，包括形成为上端及下端开口的圆筒形、并与外管一同形成处理衬底的作为处理空间的后述处理室201的情况；和，形成为上端封闭下端开口的圆筒形、并由内管单独形成处理室201的情况，可以使用任一种形状。
在图1中，反应管102形成为上端封闭下端开口的圆筒形，并且以圆筒的中心线处于垂直的方式在纵向上配置、并被固定地支承在后述壳体103的内侧。反应管102的筒中空部形成收容多张晶片200的处理室201，反应管102的内径构成为大于后述晶舟217的最大外径、大于所使用的晶片200的最大外径。
在反应管102的下端部，设置有炉口凸缘638。炉口凸缘638形成处理室201的炉口639。在炉口凸缘638被下壳体624支承的状态下，反应管102处于垂直安装的状态。
如图1所示，晶舟升降机115设置在处理室201的正下方附近。被晶舟升降机115的手臂631支承的密封盖632将炉口639封闭。即，密封盖632大于炉口639的口径，并且形成为与炉口凸缘638的外径大致相等的圆盘形状，密封盖632通过晶舟升降机115而上升，从而将炉口639气密地密封(seal)。
(排气部)
在反应管102的下端部的侧壁，设置有将处理室201内的气氛排气的排气管231的一端即排气口。在排气管231上，经由压力传感器245(作为检测处理室内的压力的压力检测器(压力检测部))及作为压力调节器(压力调节部)的APC(Auto Pressure Controller)阀244而连接作为真空排气装置的真空泵(排气泵)246。APC阀244通过在使真空泵246工作的状态下将阀开闭，从而能够进行处理室201内的真空排气及真空排气停止，此外，其是以下述方式构成的阀：在使真空泵246工作的状态下，基于由压力传感器245检测到的压力信息调节阀开度，由此能够调节处理室201内的压力。主要由排气管231、APC阀244、压力传感器245构成排气系统。可考虑将真空泵246包括在排气系统中。
(气体供给部)
在反应管102的不同于排气管231的位置上，连接作为非活性气体供给管232(其用于向处理室201供给非活性气体)的一端的气体供给口。
另外，本实施方式的处理室201不限于上述方式。例如，也可以是在反应管102的下方设置支承反应管102的金属制的集流管，以贯通集流管的侧壁的方式设置气体供给管232。这种情况下，也可以在集流管上进一步设置上述排气管231。在这种情况下，也可以不是在集流管上而是在反应管的下方的侧壁上设置排气管231。
在气体供给管232上，从上游方向起依次分别设置有作为流量控制器(流量控制部)的质量流量控制器(MFC)241、及作为开闭阀的阀243。
像这样，在本实施方式中，经由在由反应管102的侧壁的内壁与在垂直方向上以多层保持的多张晶片200的端部(周缘部)所定义的圆环状的纵长的空间内、即圆筒状的空间内配置的气体供给口来搬送气体，并向反应管102内喷出气体。另外，反应管102内的气体的主要的流动为与晶片200的表面平行的方向、即成为水平方向。通过形成这样的构成，能够均匀地向各晶片200上供给根据需要所供给的成膜气体(用于膜形成的原料气体或反应气体)、作为冷却气体或吹扫气体的非活性气体，能够使各晶片200的环境相同。流过晶片200的表面上的气体、即残余气体向排气口、即后述的排气管231的方向流动。需要说明的是，该残余气体的流动方向根据排气口的位置而适当确定，并不限于垂直方向。
主要由气体供给管232、MFC241、阀243构成非活性气体供给系统。也可将非活性气体供给系统称为吹扫气体供给系统、冷却气体供给系统。
作为非活性气体，除了N2气体以外，可使用例如Ar气体、He气体、Ne气体、Xe气体等稀有气体。
(衬底保持件)
如图1所示，保持晶片200的、作为衬底保持件(衬底保持部)的晶舟217垂直地矗立并被支承在密封盖632上。晶舟217以规定间隔在垂直方向上以多层保持多张晶片200，并进行向处理室201内搬入(晶舟加载)、向处理室201外搬出(晶舟卸载)。晶舟217由石英、SiC(碳化硅)等耐热性材料形成。晶舟217具有上下一对的端板643、644、和三根保持柱645。三根保持柱645在两端板643、644间垂直地架桥。在三根保持柱645上，以在上下方向上以等间隔配置的方式分别形成多个保持凹槽646，同一层的保持凹槽646构成同一平面。即，晶舟217通过同一层的保持凹槽646来保持晶片200的外周缘部，由此，将多张晶片200以中心在垂直方向上对齐排列的状态进行保持。这里，主要由保持柱645和保持凹槽646构成载置衬底的衬底载置部。
晶舟217以至少保持一张晶片200的方式构成，构成为一次能够保持例如25张～250张左右的晶片200。在晶片200的上下方向上，配置有后述的监测晶片2A及2B，在晶舟217的下部配置有多张隔热板647。隔热板647是为了抑制来自处理室201的下方的热的放射而配置的，也可以是不仅是隔热板647，还可代替监测晶片的配置而出于隔热的目的、将热特性与晶片200类似且由不同于晶片200的材料形成的伪衬底(dummy substrate)(伪晶片)、硅板(Si板)配置在晶片200的上方或下方、或者这两方。
通过以上述方式构成，能够抑制晶片200中产生的热散热。因此，能够提高晶片200的面间温度均匀性，能够提高晶片200的处理品质。
如图5所示，在密封盖632下表面的中央设置有作为晶舟旋转机构的旋转促动器267。旋转促动器267的旋转轴255支承晶舟217。即，旋转促动器267通过使旋转轴255而使晶舟217、及被保持在晶舟217的晶片200旋转。基座(base)651水平地配置在反应管102的外部，在基座651上壳体103与反应管102以同心圆状设置。壳体103形成为上端封闭的圆筒形或多角形筒状，且比反应管102大。壳体103围绕反应管102的外侧并防止电磁波的泄露，其保护反应管102、并且保护周围的环境。需要说明的是，壳体103也可以省略。
(微波振荡器)
在反应管102的侧壁，设置有电磁波导入端口653。在电磁波导入端口653上连接有用于向处理室201内供给电磁波的导波管654的一端。在导波管654的另一端上，连接有作为向处理室201内供给电磁波从而进行加热的、作为加热源的微波振荡器(电磁波源)655。微波振荡器655向导波管654供给微波等电磁波。对于微波振荡器655而言，使用磁控管、速调管等。
这里，通过微波振荡器655产生的电磁波的频率优选被控制成为13.56MHz以上且24.125GHz以下的频率范围。更合适的是，优选控制成为2.45GHz或5.8GHz的频率。
在微波振荡器655上连接有后述的控制器121。在控制器121上，连接有上侧热电偶657(作为对衬底处理时的处理室201内上部的温度进行测定的上部温度测定器(温度传感器))和下侧热电偶658(作为对衬底处理时的处理室201内下部的温度进行测定的下部温度测定器(温度传感器))。如图5所示，作为上侧热电偶657的检测器的热接点657a配置于设置在晶舟217的最上层的上部温度监测用晶片(称为上侧监测晶片。)2A，作为下侧热电偶658的检测器的热接点658a配置于设置在晶舟217的最下层的下部温度监测用晶片(下侧监测晶片。)2B。因而，上侧热电偶657测定上侧监测晶片2A的温度并发送至控制器121，下侧热电偶658测定下侧监测晶片2B的温度并发送至控制器121。上侧监测晶片2A及下侧监测晶片2B是以使得热特性、特别是温度特性与热处理的晶片(以下，有时称为制品晶片。)200相同的方式制备的。上侧监测晶片2A及下侧监测晶片2B可使用例如成为弃用品的制品晶片200。多张制品晶片200配置在晶舟217的上侧监测晶片2A与下侧监测晶片2B之间。
需要说明的是，作为测定衬底的温度的方法，不限于热电偶，也可使用辐射温度计来测定衬底温度，还可将热电偶和辐射温度计并用以进行温度测定。
制品晶片200每次处理1张以上且250张以下的张数。优选为3张以上且150张以下的处理张数。像这样在垂直方向上以多层保持多张制品晶片并进行处理，由此，当所保持的各制品晶片200被加热时，相互发生干涉，从而具有保温效果，能够提高加热时的晶片面内及面间的温度均匀性。
在反应管102内周的下部，以同心圆铺设有对处理室201内下部、即炉口部周边进行加热的、作为辅助加热器的加热器659，加热器659配置在搬入晶舟217时的下侧监测晶片2B近旁。加热器659由电阻发热体等构成，并连接于由控制器121控制的电源660。控制器121基于上侧热电偶657的测定温度对微波振荡器655进行反馈控制、基于下侧热电偶658的测定温度对加热器659进行反馈控制，由此，能够以使得上侧热电偶657的温度与下侧热电偶658的温度变得相同的方式分别控制微波振荡器655和电源660。这里，主要由微波振荡器655、导波管654及电磁波导入端口653构成加热装置。另外，可考虑包含加热器659作为加热装置。
需要说明的是，加热器659不仅限于上述那样配置在处理室201的内部、即反应管102的内部，也可以设置为以围绕反应管102的方式位于反应管的外侧的位置。
像这样，通过由作为加热装置的微波振荡器655产生的微波而将晶片加热，由此，与利用通常的电阻加热、感应加热的热进行的改质、灯加热等使用光加热的情况相比，由于微波的波长比衬底的厚度长，因此在对象沉积膜整体上发生微波的吸收，从而即便是高A/R的图案也能够均匀地进行改质。
另外，对于利用微波进行的加热而言，由于用于加热晶片200的能量较之激光等加热方式而言较低，因此，能够抑制如激光加热等以高能量加热晶片200时那样、对象沉积膜熔融进而熔融的对象沉积膜冷却从而结晶化这样的、所谓的液相外延生长(Liquid PhasedEpitaxy：LPE)的发生，由此，能够抑制由沉积膜的再结晶化导致的衬底变形的产生。
(控制装置)
如图2所示，作为控制部(控制装置)的控制器121连接于：作为气体流量控制装置的MFC241；作为开闭阀的阀243；连接于排气管231的对处理室201内的压力进行检测的压力传感器245；APC阀244及真空泵246；连接于作为加热装置的加热器659的电源660；作为对处理室201内的温度进行检测的温度传感器的上侧热电偶657及下侧热电偶658；作为旋转机构的旋转促动器267；晶舟升降机115；微波振荡器655；等等。通过控制器121，进行利用MFC241进行的非活性气体的流量调节动作；基于阀243的开闭动作、APC阀244的开闭及压力传感器245的压力调节动作；基于上侧热电偶657的、经由微波振荡器655的电力供给控制而进行的温度调节动作；基于下侧热电偶658及电源660的加热器659的温度调节动作；真空泵246的启动·停止；旋转促动器267的旋转速度调节动作；利用晶舟升降机115进行的晶舟217的升降动作等控制。
另外，控制器121以具有CPU(Central Processing Unit)121a、RAM(RandomAccess Memory)121b、存储装置121c、I/O端口121d的计算机的形式构成。RAM121b、存储装置121c、I/O端口121d以能够经由内部总线121e而与CPU121a进行数据交换的方式构成。在控制器121上，连接有以例如触摸面板等形式构成的输入输出装置122。
存储装置121c由例如闪存、HDD(Hard Disk Drive)等构成。在存储装置121c内，以可读取的方式存储有：记载有控制衬底处理装置的动作的控制程序、后述薄膜形成等衬底处理的步骤、条件等的工艺制程等。工艺制程是以使控制器121执行后述薄膜形成工序等衬底处理工序中的各步骤、并获得规定的结果的方式组合而得到的，其作为程序发挥功能。以下，也将该工艺制程、控制程序等统一简称为程序。需要说明的是，本说明书中在使用程序这样的用语的情况下，有时仅单独包含工艺制程，有时仅单独包含控制程序，或者有时包含上述两者。另外，RAM121b以存储区域(工作区)的形式构成，该存储区域暂时保持通过CPU121a读取的程序、数据等。
I/O端口121d连接于：上述的MFC241、阀243、压力传感器245、APC阀244、真空泵246、作为温度传感器的上侧热电偶657及下侧热电偶658、连接于加热器659的电源660、微波振荡器655、旋转促动器267、晶舟升降机115等。
CPU121a构成为从存储装置121c读取并执行控制程序、并且根据来自输入输出装置122的操作命令的输入等而从存储装置121c读取工艺制程。另外，CPU121a构成为按照所读取的工艺制程的内容，控制利用MFC241进行的非活性气体的流量调节动作；阀243的开闭动作；基于APC阀244的开闭动作及压力传感器245的利用APC阀244进行的压力调节动作；真空泵246的启动及停止；基于上侧热电偶657经由微波振荡器655的电力供给控制而进行的温度调节动作；基于下侧热电偶658及电源660的加热器659的温度调节动作；利用旋转促动器267进行的晶舟217的旋转及旋转速度调节动作；利用晶舟升降机115进行的晶舟217的升降动作等。
需要说明的是，可以通过将存储于外部存储装置(例如磁带、软盘、硬盘等磁盘；CD、DVD等光盘；MO等光磁盘；USB存储器、存储卡等半导体存储器)123的上述程序安装在计算机中来构成控制器121。存储装置121c、外部存储装置123以计算机可读取的记录介质的形式构成。以下，也将它们统一简称为记录介质。本说明书中使用称为记录介质的用语时，有时仅单独包含存储装置121c、有时仅单独包含外部存储装置123、或有时包含上述两者。需要说明的是，程序向计算机的提供可以不使用外部存储装置123，而使用网络、专用线路等通信手段。
(2)衬底处理工序
接下来，按照图3所示的处理流程，针对使用上述衬底处理装置的处理炉、作为半导体器件(device)的制造工序的一个工序的、在衬底上形成的作为含硅膜的无定形硅膜的改质方法的例子进行说明。需要说明的是，在以下说明中，构成衬底处理装置的各部的动作由控制器121控制。
在本实施方式中的晶片表面，形成有图3A所示的高A/R的图案，在该图案上形成有作为绝缘膜的SiO2膜、SiN膜(作为基膜)，在绝缘膜上形成有作为处理对象沉积膜的无定形硅膜(非晶质硅膜、a-Si膜)、多晶硅膜(多晶硅膜，Poly-Si膜)。该处理对象沉积膜由连续的薄膜形成，并且以例如
Figure GDA0003080201810000111
(3nm)以上、
Figure GDA0003080201810000112
(20nm)以下形成。
如图3A所示，在晶片200的表面上，形成有用作蚀刻阻挡层等的硅氮化膜(SiN膜)、硅氧化膜(SiO2膜)等绝缘膜301，在绝缘膜301上形成有由例如A/R为20以上且100以下这样的硅膜(Si膜)、或者由含硅膜(含Si膜)等构成的图案303。
另外，如图3B所示，在图案303的表面上，形成有作为基膜的SiO2、SiN等第二绝缘膜302，在绝缘膜302上形成有无定形硅等的处理对象膜304。
这里，在本说明书中使用用语“晶片”时，有时指“晶片本身”，有时指“由晶片和形成于其表面的规定层、膜等得到的层叠体(集合体)”，也就是说，有时包括形成于表面的规定层或膜等在内地称为晶片。此外，在本说明书中使用用语“晶片的表面”时，有时指“晶片本身的表面(露出面)”，有时指“形成于晶片上的规定层或膜等的表面、即作为层叠体的晶片的最外表面”。
因此，对于本说明书中记载有“对晶片供给规定气体”的情形而言，有时指“对晶片本身的表面(露出面)供给规定气体”，有时指“对形成于晶片上的层或膜等、即对作为层叠体的晶片的最外表面供给规定气体”。此外，对于本说明书中记载有“在晶片上形成规定层(或膜)”的情形而言，有时指“在晶片本身的表面(露出面)上形成规定层(或膜)”，有时指“在形成于晶片上的层或膜等上、即在作为层叠体的晶片的最外表面上形成规定层(或膜)”。
另外，本说明书中使用用语“衬底”的情形也与使用用语“晶片”的情形为相同的含义。
(搬入工序(S402))
如图1及图5所示，预先在晶舟217的最上层及最下层，分别配置具有与自此要进行热处理的制品晶片200同样的热特性的上侧监测晶片2A及下侧监测晶片2B。当规定张数的晶片200被移载至晶舟217时，晶舟升降机115使晶舟217上升，如图5所示，搬入处理室201(准备，晶舟加载)(S402)。
需要说明的是，各制品晶片200的间隔设为所照射的电磁波(微波或毫米波)的波长的半波长以上。即，当电磁波的频率为10GHz时，设为1.5cm以上，当电磁波的频率为6GHz时，设为2.5cm以上，当电磁波的频率为3GHz时，设为5cm以上。
(压力调节工序(S404))
完成向处理室201内搬入(准备)晶舟217后，以处理室201内成为规定压力(例如10～100Pa)的方式将处理室201内的气氛排气。具体而言，在利用真空泵246排气的同时，基于由压力传感器检测到的压力信息对APC阀244的阀开度进行反馈控制，使处理室201内成为规定压力(S404)。
(非活性气体供给工序(S406))
旋转促动器267使晶舟217旋转。此时，从气体供给管232供给氮气体等非活性气体(S406)。处理室201内的压力被调节为200Pa～200,000Pa之中的规定值，例如调节为大气压。
(改质工序)
(结晶化工序(S408))
当处理室201内达到规定压力时，微波振荡器655向处理室201内供给微波，使收容在处理室201内的晶片200升温至作为结晶化工序的处理温度的300℃以上且500℃以下的温度区域。即，微波振荡器655经由导波管654向处理室201内供给微波或毫米波。此时，晶片200的温度优选成为400℃以上且500℃以下，优选在从升温至上述温度区域起5分钟以上且30分钟以内的处理时间进行处理。
被供给至处理室201内的微波入射到收容在处理室201内的晶片200并被高效地吸收，因此，能够极为有效地使晶片200升温。对于微波的电力而言，也可以供给相对于一张晶片的情况而言乘以晶片张数的电力。通过以上述方式使晶片200升温，晶片表面上的无定形硅膜将被改质(多晶化)为多晶硅膜。
这里，在于上述温度区域以上的温度、即高于500℃的温度进行结晶化的情况下，晶体粒径将会扩大。若晶粒扩大，则在处理对象的膜成为
Figure GDA0003080201810000131
以上且
Figure GDA0003080201810000132
以下的薄膜的情况下，晶界大量产生，在晶片200形成半导体器件(半导体元件)时的元件间将产生特性的不均。另外，在于上述低于温度区域的温度、即低于300℃的温度进行结晶化的情况下，不能使无定形硅膜充分地结晶化，可能无法进行均匀的改质处理。
另外，在将结晶化处理维持在上述温度区域、且在处理时间不足上述处理时间的条件下进行处理的情况下，即在以低于5分钟进行处理的情况下，无法使无定形硅膜充分地结晶化，可能无法进行均匀的改质处理。此外，在将结晶化处理维持在上述温度区域、且在处理时间为上述处理时间以上的条件下进行处理的情况下，即在历经超过30分钟的时间进行处理的情况下，晶片200暴露于高温的时间变长，可能易于发生热损伤、易于产生晶体缺陷。
因而，通过在上述温度区域、处理时间实施结晶化工序S408，能够在较小地维持晶体粒径的同时，进行非晶质膜的多晶化。
另外，此时，可构成为向处理室201内供给非活性气体。例如，作为非活性气体，可将N2气体以10slm进行供给。通过以这种方式构成，能够在将通过加热而从晶片200、周边构造脱离的杂质排气的同时，进行衬底处理。
由图6A～6C所示可知，通过使用微波加热无定形硅膜，在高A/R的基膜上形成的无定形硅区域601、602、603部分地被改质为多晶硅。
通过以上述方式将结晶化工序S408实施规定时间，能够相对于图案303的上部(TOP)、中部(MIDDLE)、下部(BOTTOM)而言将无定形硅均等地结晶化为多晶硅。
在进行结晶化工序S408的期间，上侧热电偶657及下侧热电偶658分别对上侧监测晶片2A及下侧监测晶片2B的温度进行计测，并将计测温度发送至控制器121。控制器121基于上侧热电偶657的测定温度而对微波振荡器655进行反馈控制，由此，控制微波振荡器655。
这里，不限于利用微波振荡器655进行的加热，优选的是，组合使用加热器659从而将晶片200升温。进一步优选的是，基于下侧热电偶658的测定温度对加热器659的电源660进行反馈控制，期望的是，以使得上侧热电偶657的温度与下侧热电偶658的温度变得相同的方式控制电源660。通过以这种方式构成，不仅能够提高在垂直方向上以多层保持的多张晶片200的面间温度均匀性，还能够提高晶片200的升温速度、能够减轻对晶片200造成的热损伤。
(保护工序)(treatment process)(S410))
在结晶化工序S408中，当经过上述预定的处理时间时，控制器121控制微波振荡器655，使晶片200升温至保护工序的处理温度即高于500℃且低于700℃的温度区域。升温后的晶片200若达到上述保护工序的处理温度则仅将处理温度维持预先设定的时间，从而进行对在通过结晶化工序S408而结晶化所得到的多晶硅中产生的晶体缺陷部分进行修复的保护处理(S410)。此时，保护工序的处理时间优选控制成为30秒以上、且低于5分钟的处理时间。进一步优选的是，以从晶片200达到上述处理温度起1分钟以内的方式实施处理即可。
具体而言，如图7所示，通过对在结晶化工序S408中结晶化了的多晶硅膜701照射微波702，从而针对在多晶硅膜701中产生的晶体缺陷703的周边、产生微波激发从而局部地进行加热(选择加热区域704)，从而将缺陷部分修复。
即，通过上述频率的微波而将晶片200加热至作为处理温度的高于500℃的温度，从而将在晶片200上形成的多晶硅的晶体内(特别是晶体缺陷703周边的硅原子705)产生界面极化。若在晶体缺陷703部分产生界面极化，则在该缺陷部分703周边的选择加热区域704中产生选择加热(局部加热)，可通过该选择加热而将晶体缺陷703修复。通过如上所述的处理，能够均匀地得到晶体缺陷少的、低电阻率的多晶硅膜。
这里，假如在于上述处理温度以上的温度、即700℃以上的处理温度实施保护工序的情况下，晶片200表面的膜将会反射微波而不会吸收，因此，不仅无法高效地升温，还无法进行上述的晶体缺陷的修复。另外，在于比上述处理温度低的温度、即500℃以下的温度实施保护工序的情况下，不会在晶片200中产生界面极化、从而难以对晶体缺陷的周边产生选择加热，因此，将难以修复晶体缺陷。
另外，在将保护工序维持在上述温度区域、并在处理时间不足上述处理时间的条件下进行处理的情况下，即以5分钟以上进行处理的情况下，晶片200暴露于高温的时间变长，易于发生热损伤，易于产生晶体缺陷，晶片200存在发生变形的可能性。另外，在以比30秒短的时间进行处理的情况下，晶片200可能不会被充分保护、将难以修复晶体缺陷。
因而，通过在上述温度区域、处理时间的条件下实施衬底处理，能够在维持晶体粒径较小的同时，进行非晶质膜的多晶化，此外不会对作为处理对象的沉积膜、晶片200过度地进行加热，从而能够抑制晶片200的变形。
另外，在保护工序S410的期间，可构成为向处理室201内供给非活性气体。例如，作为非活性气体，可将N2气体以10slm进行供给。通过以这种方式构成，能够在将通过加热而从晶片200、周边构造脱离的杂质排气的同时，进行衬底处理。
此外，在进行保护工序S410的期间，上侧热电偶657及下侧热电偶658分别对上侧监测晶片2A及下侧监测晶片2B的温度进行计测，并将计测温度发送至控制器121。控制器121基于上侧热电偶657的测定温度而对微波振荡器655进行反馈控制，由此，控制微波振荡器655。
这里，不限于利用微波振荡器655进行的加热，优选的是，组合使用加热器659从而将晶片200升温。进一步优选的是，基于下侧热电偶658的测定温度对加热器659的电源660进行反馈控制，期望的是，以使得上侧热电偶657的温度与下侧热电偶658的温度变得相同的方式控制电源660。通过以这种方式构成，不仅能够提高在垂直方向上以多层保持的多张晶片200的面间温度均匀性，还能够提高晶片200的升温速度、能够减轻对晶片200造成的热损伤。
通过以上述方式进行控制，即便是形成为高A/R值的图案的膜，也能够高效地修复晶体缺陷，此外，能够抑制多晶的晶体粒径的扩大。
此外，在向处理对象的膜中注入作为掺杂剂的杂质的情况下，通过以上述的方式构成，能够抑制掺杂剂的扩散。通过抑制掺杂剂扩散，能够抑制掺杂剂偏析在晶界处从而形成泄露路径(leak path)。由此，能够抑制漏电流的增加。
(搬出工序(S412))
在改质工序的结束后，使处理室201内的压力恢复至大气压(大气压恢复)。然后，晶舟升降机115通过使密封盖632下降、从而将炉口639开口，并且将晶舟217从炉口639向处理室201的外部搬出(晶舟卸载)(S412)。
通过重复以上的动作，能够一次处理多张晶片200。
(3)本实施方式的效果
通过本实施方式，可得到以下所示的一种或多种效果。
(a)通过使用利用微波的加热方式，即便是在高纵横比的晶片图案上形成的处理对象膜，也能够均匀地改质。
(b)在改质工序中，通过在300℃以上且500℃以下的温度区域中实施使处理对象膜结晶化的结晶化工序，能够在维持处理对象膜的晶体粒径较小的状态下使其结晶化。
(c)在改质工序中，通过在500℃以上且低于700℃的温度区域中实施对通过结晶化工序而结晶化的处理对象膜的晶体缺陷进行修复的保护工序，从而能够高效地将晶片升温，能够高效地修复晶体缺陷。
(d)通过在500℃以上且低于700℃的温度区域中实施保护工序，并且将处理时间设为5分钟以内这样的短时间，从而能够抑制被注入处理对象膜的掺杂剂的扩散，能够降低由掺杂剂偏析引起的泄露路径形成所导致的漏电流。
(e)通过在垂直方向上以多层保持作为处理对象的衬底，从而能够将作为处理对象的衬底周边的温度保温，能够提高衬底的面间温度均匀性。
(f)在改质工序中，通过不仅使用微波加热、还组合使用加热器，由此，不仅能够提高在垂直方向上以多层保持多张的晶片的面间温度均匀性，还能够高效地使晶片升温，能够减轻对晶片造成的热损伤。
(4)变形例
本实施方式中的衬底处理装置不限于上述方式，可按照以下所示的变形例那样进行变更。
(变形例1)
例如，如图8所示，也可构成为：由透过作为电磁波的微波的材料构成形成处理室201的反应管102、在壳体103的侧壁配置电磁波导入端口653，由此，减小处理室201的容积，从而使处理室201内容易升温降温。此时，壳体103构成为具有与在第一实施方式中反应管102所起的作用(即电磁波屏蔽罩)相同的效果。即，在变形例1中，壳体103优选由反射微波的材料构成，更合适的是，壳体103的内表面由反射微波的材料构成。
另外，在变形例1中，如图8所示，在气体供给管232的下游端部，设置有在处理室201内以L字形状在垂直方向上延伸的L字型的延伸喷嘴249(以下，称为喷嘴249)。喷嘴249不限于L字型的延伸喷嘴，也可以是作为直管的直喷嘴。
需要说明的是，在喷嘴249的下游端、或喷嘴249的侧壁面，至少设置一个供给气体的气体供给孔250。当在喷嘴249的侧壁面设置有气体供给孔的情况下，以朝向反应管102的中心、即晶片200的中心的方式形成，能够向晶片200供给气体。另外，气体供给孔250也可以根据晶片200的载置高度、而在反应管102的下方至上方、即气体供给管240的上游至下游的范围内设置多个，各自具有相同的开口面积、此外以相同的开口间距设置。
通过以这种方式构成，能够向例如喷嘴249供给非活性气体、从气体供给口250向以多层保持的晶片200的各自的表面供给非活性气体，能够抑制杂质附着于晶片200的表面、能够提高基于退火时的改质的处理膜的特性。
(变形例2)
另外，例如，如图9所示，也可以构成为相对于一个微波振荡器655而所连接的导波管654在连接至反应管102之间分支为多个，由此在处理室上形成多个电磁波供给端口653。即，也可以以下述方式构成：相对于微波振荡器655，以形成导波管654-1、654-2、654-3的方式使其分支，在各个导波管的端部设置电磁波供给端口653-1、653-2、653-3。通过以这种方式构成，能够设置多个电磁波导入端口653，能够进一步均匀地对在垂直方向上以多层保持的多个晶片200进行处理。
另外，此时，也可以将处理气体的气体供给管232设置在反应管102的上部、以从反应管102的上方向下方产生气流的方式设置气体供给部。
通过以这种方式构成，能够高效地将气体向设置在反应管102的下部的排气管231排气，能够抑制颗粒等杂质附着在晶片200的表面。
(变形例3)
另外，例如，如图10所示，也可以以相对于晶片200而言成对的方式配置微波振荡器655-1、655-2、655-3，优选的是，以与各个微波振荡器655对应的方式分别设置作为微波的传导路径的导波路径。通过以这种方式构成，能够稳定地向处理室内供给微波，能够进一步均匀地对在垂直方向上以多层保持的多个晶片200进行处理。
＜本发明的第二实施方式＞
接下来，使用图11说明本发明的第二实施方式。
(5)衬底处理装置的构成
在第二实施方式中，本发明涉及的衬底处理装置构成为对晶片实施各种热处理的单片式热处理装置。需要说明的是，在本实施方式中，对具有与第一实施方式相同功能的构成要素标注相同的参考编号，并且省略说明。
(处理室)
如图11所示，本实施方式涉及的衬底处理装置具有与第一实施方式中的反应管102对应的、由上部容器202a和下部容器202b、及设置在上部容器202a和下部容器202b之间的分隔板204构成的处理容器202。处理容器202构成为例如横剖面为圆形且平坦的密闭容器。另外，处理容器202由例如铝(Al)、不锈钢(SUS)等金属材料、或石英等构成。在处理容器202内，形成由对作为衬底的硅晶片等晶片200进行处理的处理室201、搬送空间203。需要说明的是，有时将由上部容器202a包围的空间、并且是比分隔板204靠上方的空间成为处理室201或反应区域201，将由下部容器202b包围的空间、并且是比分隔板204靠下方的空间成为搬送区域203。
在下部容器202b的侧面，设置有与闸阀205相邻的衬底搬入搬出口206，晶片200经由衬底搬入搬出口206而在处理容器与未图示的搬送室之间移动。在下部容器202b的底部，设置有多个提升销207。此外，下部容器202b处于接地电位。
在上部容器202a的侧面，设置有电磁波导入端口653。在电磁波导入端口653上连接有用于对处理室201内供给微波的导波管654的一端。在导波管654的另一端连接有对处理室201内供给电磁波从而进行加热的作为加热源的微波振荡器(电磁波源)655。需要说明的是，电磁波导入端口653的口径优选构成为与分隔板204至上部容器202a的顶壁的高度、即处理室201的高度相等。通过以这种方式构成，能够更高效地对晶片表面供给微波。另外，能够减小处理室201的空间容积，能够缩短处理室201内的排气时间。
另外，在上部容器202a的侧面、并且是后述排气口221的处理室201侧，设置有用于抑制微波进入后述排气部(排气管231)内的、由导电性部件形成为网状的导电性网(conductive mesh)。通过导电性网来抑制微波进入排气部内，由此，能够抑制设置在处理室内的周边部件的不必要的加热。
在处理容器202内，设置有作为保持晶片200的衬底保持件的衬底保持部210。衬底保持部210主要具有：载置晶片200、与第一实施方式中的保持柱645对应的衬底载置部211、和在表面具有衬底保持部210的衬底载置台212。在衬底载置台212上，供提升销207贯通的贯通孔214分别设置在与提升销207对应的位置。这里，图11所示的衬底保持部210形成为保持一张衬底的构成，但不限于此，可构成为能保持多张。
另外，在衬底载置台212的侧壁212a上，具有朝向衬底载置台212的径向突出的突出部212b。该突出部212b设置在衬底载置台212的底面侧。需要说明的是，突出部212b接近分隔板204或与之接触，从而抑制处理室201内的气氛向搬送空间203内移动、搬送空间203内的气氛向处理室201内移动。
衬底载置台212由轴218支承。轴218贯通处理容器202的底部，进而在处理容器202的外部连接于升降机构267。通过使升降机构267工作从而使轴218及衬底载置台212升降，能够使载置在载置面211上的晶片200升降。需要说明的是，轴218下端部的周围由波纹管219覆盖，处理空间201内得以气密地保持。
当晶片200搬送时，衬底载置台212以使得载置面211处于衬底搬入搬出口206的位置(晶片搬送位置)的方式下降至衬底支持台，当晶片200处理时，如图11所示，晶片200上升至处理空间201内的处理位置(晶片处理位置)。
具体而言，当使衬底载置台212下降至晶片搬送位置时，提升销207的上端部从载置面211的上表面突出，从而提升销207从下方支承晶片200。另外，当使衬底载置台212上升至晶片处理位置时，提升销207从载置面211的上表面埋没，从而载置面211从下方支承晶片200。需要说明的是，提升销207由于与晶片200直接接触，因此优选由例如石英、氧化铝等材质形成。
(排气部)
在处理空间201(上部容器202a)的外周，设置有将处理空间201的气氛排气的排气部。如图11所示，在排气部设置有排气口221。在排气口221上连接有排气管231，在排气管231上依次串联地连接有将处理空间201内控制为规定压力的、作为压力调节器的APC阀244、真空泵246。主要由排气口221、排气管231、APC阀244构成排气部(排气管线)。另外，也可以以围绕处理室201的方式设置排气路，从而构成为能够从晶片200的整个外周将气体排气。另外，可在排气部的构成中加入真空泵246。
(气体导入口)
在设置在处理空间201上部的上部容器202a的上表面(顶壁)，设置有用于对处理空间201内供给各种气体的气体导入口230。
(非活性气体供给部)
在连接于上部容器202a的上表面的气体导入口230上，连接有供给非活性气体的气体供给管232。
(6)衬底处理工序
作为使用上述第二实施方式中的衬底处理装置的半导体器件(器件)的制造工序的一个工序的衬底处理工序与第一实施方式中的衬底处理工序相同。
即，按照搬入工序S402、压力调节工序S404、非活性气体供给工序S406、结晶化工序S408、保护工序S410、大气压恢复工序S412、搬出工序S414的顺序进行衬底处理。
(7)本实施方式的效果
根据本实施方式，不仅能得到与第一实施方式相同的效果，还可得到以下所示的一种或多种效果。
(g)由于能够减小处理室的容积，因此，能够进一步缩短进行处理室201内或晶片200的升温降温的时间，能够提高衬底处理的生产率。
(h)由于作为处理对象的晶片200为少数张，因此温度控制变得容易，能够正确地控制晶片200的温度。
以上，通过实施方式说明了本发明，但上述各实施方式、各变形例等可适当组合使用、也能够得到上述效果。
例如，在上述衬底处理工序中，也可以进一步加入下述这样的预备加热工序：当进行衬底搬入工序S402时，通过预先使加热器659工作，事先将晶片200加热至规定的温度。通过以这种方式构成，将搬入至处理室201的晶片200升温至第一温度变得容易，结果，能够缩短处理晶片200的时间。
另外，例如，在上述各实施方式中，作为以硅为主成分的膜，对将无定形硅膜改质为多晶硅膜的处理进行了记载，但不限于此，也可以供给含有氧(O)，氮(N)，碳(C)，氢(H)之中的、至少一者以上的气体，从而将形成在晶片200的表面的膜进行改质。例如，当在晶片200上形成有作为高介电体膜的铪氧化膜(HfxOy膜)的情况下，在供给含有氧的气体的同时供给微波从而将其加热，由此能够补充在铪氧化膜中的缺失的氧，提高高介电体膜的特性、在供给氮气体(N2气体)的同时供给微波从而将其加热，由此能够使铪氧化膜中的未结晶化部分结晶化，提高高介电体膜的特性。
需要说明的是，这里，就铪氧化膜进行了描述，但不限于此，在形成含有下述这样的金属元素的氧化膜、即金属氧化膜的情况下，也能够合适地使用，所述金属元素包括铝(Al)、钛(Ti)、锆(Zr)、钽(Ta)、铌(Nb)、镧(La)、铈(Ce)、钇(Y)、钡(Ba)、锶(Sr)、钙(Ca)、铅(Pb)、钼(Mo)、钨(W)等中的至少一者。即，上述成膜顺序对于在晶片200上形成TiOCN膜、TiOC膜、TiON膜、TiO膜、ZrOCN膜、ZrOC膜、ZrON膜、ZrO膜、HfOCN膜、HfOC膜、HfON膜、HfO膜、TaOCN膜、TaOC膜、TaON膜、TaO膜、NbOCN膜、NbOC膜、NbON膜、NbO膜、AlOCN膜、AlOC膜、AlON膜、AlO膜、MoOCN膜、MoOC膜、MoON膜、MoO膜、WOCN膜、WOC膜、WON膜、WO膜的情况也能合适地使用。
另外，不限于高介电体膜，也可以对掺杂有杂质的、以硅为主成分的膜进行加热。作为以硅为主成分的膜，包括硅氮化膜(SiN膜)，硅氧化膜(SiO膜)、硅氧碳化膜(SiOC膜)、硅氧碳氮化膜(SiOCN膜)、硅氧氮化膜(SiON膜)等Si系氧化膜、外延硅膜(Epi-Si膜)、外延硅锗膜(Epi-SiGe膜)等。作为杂质，包括例如溴(B)、碳(C)、氮(N)、铝(Al)、磷(P)、镓(Ga)、砷(As)等中的至少一者以上。需要说明的是，除了上述以硅为主成分的膜、金属氧化膜以外，也可以对外延锗膜(Epi-Ge膜)、使用第3-5族元素而形成的膜进行加热。
另外，也可以是以甲基丙烯酸甲酯树脂(Polymethyl methacrylate：PMMA)、环氧树脂、Novolac树脂、聚乙烯基苯酚树脂等中的至少任一者作为基底的抗蚀剂膜。
另外，在上述中，记载了半导体器件的制造工序的一个工序，但不限于此，在液晶面板的制造工序的图案化处理、太阳能电池的制造工序的图案化处理、电源器件的制造工序的图案化处理等、处理衬底的技术中也能应用。
产业上的可利用性
如以上所述，本发明可提供能进行均匀的衬底处理的技术。
＜本发明的优选方式＞
以下，对本发明的优选方式进行附记。
(附记1)
根据本发明的一个方式，提供一种半导体器件的制造方法、或衬底处理方法，包括下述工序：
将衬底备于处理室中的工序，其中，所述衬底中，在纵横比为20以上的图案上形成有作为基膜的绝缘膜，在所述绝缘膜上形成有作为处理对象的厚度
Figure GDA0003080201810000231
以下的处理对象膜；
通过从加热装置供给的电磁波而将所述衬底升温至第一温度的工序；
在维持所述第一温度的同时，在第一处理时间的期间内处理所述衬底的第一处理工序；
在所述第一处理工序后，通过从所述加热装置供给的所述电磁波而将所述衬底从所述第一温度升温至比所述第一温度高的第二温度的工序；及
在维持所述第二温度的同时，在比所述第一处理时间短的第二处理时间的期间内处理所述衬底的第二处理工序。
(附记2)
附记1中记载的方法，其中，
所述加热装置具有：设置在所述处理室的侧面、发出所述电磁波的电磁波振荡器；和与所述处理室呈同心圆地设置、通过电阻加热而发热的加热器，
所述第一处理工序使用所述电磁波振荡器和所述加热器中的任一者或两者将所述衬底升温。
(附记3)
提供附记1中记载的方法，其中，所述处理对象膜为非晶质膜。
(附记4)
提供附记3中记载的方法，其中，所述第一处理工序为使所述非晶质膜结晶化的结晶化工序。
(附记5)
提供附记3中记载的方法，其中，所述第一处理温度为300℃以上且低于500℃。
(附记6)
提供附记5中记载的方法，其中，所述第二处理温度为500℃以上且700℃以下。
(附记7)
提供附记3中记载的方法，其中，所述第一处理时间为5分钟以上且30分钟以内。
(附记8)
提供附记7中记载的方法，其中，所述第二处理时间少于5分钟。
(附记9)
提供附记1至8中任一项记载的方法，其中，所述第二处理温度为使所述处理对象膜的内部产生极化的温度。
(附记10)
提供附记1至9中任一项记载的半导体器件的制造方法，其中，所述电磁波的波长大于所述衬底的厚度。
(附记11)
根据本发明的其他方式，提供衬底处理装置，具有：
处理衬底的处理室，其中，所述衬底中，在纵横比为20以上的图案上形成有作为基膜的绝缘膜，在所述绝缘膜上形成有作为处理对象的厚度
Figure GDA0003080201810000251
以下的处理对象膜；
对所述处理室内供给电磁波、加热所述衬底的加热装置；及
控制部，其以实施第一处理、并在实施所述第一处理后实施第二处理的方式控制所述加热装置，其中，所述第一处理为通过所述电磁波而将所述衬底升温至第一温度、于所述第一温度在第一处理时间的期间内处理所述衬底的处理；所述第二处理为通过所述电磁波而将所述衬底从所述第一温度升温至比所述第一温度高的第二温度，在升温至所述第二温度后在比所述第一处理时间短的第二处理时间的期间内，处理所述衬底的处理。
(附记12)
根据本发明的另一方式，提供一种使计算机执行下述步骤的程序、或记录有该程序的计算机可读取的记录介质，所述步骤为：
将衬底备于处理室中的步骤，其中，所述衬底中，在纵横比为20以上的图案上形成有作为基膜的绝缘膜，在所述绝缘膜上形成有作为处理对象的厚度
Figure GDA0003080201810000252
以下的处理对象膜；
通过从加热装置供给的电磁波而将所述衬底升温至第一温度的步骤；
升温至所述第一温度的步骤后，在第一处理时间的期间内处理所述衬底的第一处理步骤；
所述第一处理步骤后，通过从所述加热装置供给的所述电磁波而将所述衬底从所述第一温度升温至比所述第一温度高的第二温度的步骤；及
在升温至所述第二温度的步骤后，在比所述第一处理时间短的第二处理时间的期间内处理所述衬底的第二处理步骤。
附图标记说明
200···晶片(衬底)，
121···控制器(控制部)，
201···处理室，
302···基膜(绝缘膜)，
304···处理对象膜，
655···微波振荡器(加热装置)

Claims (14)

1.半导体器件的制造方法，包括下述工序：
将衬底备于处理室中的工序，其中，所述衬底中，在纵横比为20以上的图案上形成有作为基膜的绝缘膜，在所述绝缘膜上形成有作为处理对象的厚度
Figure FDA0003080201800000011
以下的处理对象膜，所述处理对象膜为非晶质膜；
通过从加热装置供给的电磁波而将所述衬底升温至300℃以上且500℃以下的第一温度的工序；
在维持所述第一温度的同时，在第一处理时间的期间内将所述衬底的所述处理对象膜多晶化的第一处理工序；
在所述第一处理工序后，通过从所述加热装置供给的所述电磁波而将所述衬底从所述第一温度升温至比所述第一温度高的第二温度的工序；及
在维持所述第二温度的同时，在比所述第一处理时间短的第二处理时间的期间内，将所述衬底的经所述多晶化的所述处理对象膜的晶体缺陷修复的第二处理工序。
2.根据权利要求1所述的半导体器件的制造方法，其中，
将在垂直方向上以多层保持的多个衬底备于所述处理室中，使用电磁波振荡器和加热器中的任一者或两者将所述多个衬底升温，所述电磁波振荡器设置在所述处理室的侧面且发出所述电磁波，所述加热器与所述处理室呈同心圆地设置且通过电阻加热而发热。
3.根据权利要求1所述的半导体器件的制造方法，其中，所述第一处理工序为使所述非晶质膜结晶化的结晶化工序。
4.根据权利要求1所述的半导体器件的制造方法，其中，所述第二温度高于500℃且为700℃以下。
5.根据权利要求1所述的半导体器件的制造方法，其中，所述第一处理时间为5分钟以上且30分钟以内。
6.根据权利要求5所述的半导体器件的制造方法，其中，所述第二处理时间少于5分钟。
7.根据权利要求1所述的半导体器件的制造方法，其中，所述第二温度为使所述处理对象膜的内部产生极化的温度。
8.根据权利要求1所述的半导体器件的制造方法，其中，所述电磁波的波长大于所述衬底的厚度。
9.衬底处理装置，具有：
处理衬底的处理室，其中，所述衬底中，在纵横比为20以上的图案上形成有作为基膜的绝缘膜，在所述绝缘膜上形成有作为处理对象的厚度
Figure FDA0003080201800000021
以下的处理对象膜，所述处理对象膜为非晶质膜；
对所述处理室内供给电磁波、加热所述衬底的加热装置；及
控制部，其以实施第一处理、并在实施所述第一处理后实施第二处理的方式控制所述加热装置，其中，所述第一处理为通过所述电磁波而将所述衬底升温至300℃以上且500℃以下的第一温度、于所述第一温度在第一处理时间的期间内将所述衬底的所述处理对象膜多晶化的处理；所述第二处理为下述处理：通过所述电磁波而将所述衬底从所述第一温度升温至比所述第一温度高的第二温度，于所述第二温度在比所述第一处理时间短的第二处理时间的期间内将所述衬底的经所述多晶化的所述处理对象膜的晶体缺陷修复。
10.根据权利要求9所述的衬底处理装置，其具有：对所述处理室的上部的温度进行测定的上部温度测定器、和对所述处理室的下部的温度进行测定的下部温度测定器，
所述控制部以使得所述上部温度测定器的温度与所述下部温度测定器的温度变得相同的方式控制所述加热装置。
11.根据权利要求9所述的衬底处理装置，其中，
所述加热装置具有设置在所述处理室的侧面且发出所述电磁波的电磁波振荡器、和与所述处理室呈同心圆地设置且通过电阻加热而发热的加热器，
将在垂直方向上以多层保持的多个衬底备于所述处理室中，使用所述电磁波振荡器和所述加热器中的任一者或两者将所述多个衬底升温。
12.计算机可读取的记录介质，其记录有通过计算机使衬底处理装置执行下述步骤的程序，所述步骤为：
将衬底备于处理室中的步骤，其中，所述衬底中，在纵横比为20以上的图案上形成有作为基膜的绝缘膜，在所述绝缘膜上形成有作为处理对象的厚度
Figure FDA0003080201800000031
以下的处理对象膜，所述处理对象膜为非晶质膜；
通过从加热装置供给的电磁波而将所述衬底升温至300℃以上且500℃以下的第一温度的步骤；
在升温至所述第一温度的步骤后，在第一处理时间的期间内将所述衬底的所述处理对象膜多晶化的第一处理步骤；
在所述第一处理步骤后，通过从所述加热装置供给的所述电磁波而将所述衬底从所述第一温度升温至比所述第一温度高的第二温度的步骤；及
在升温至所述第二温度的步骤后，在比所述第一处理时间短的第二处理时间的期间内，将所述衬底的经所述多晶化的所述处理对象膜的晶体缺陷修复的第二处理步骤。
13.根据权利要求12所述的计算机可读取的记录介质，其记录有通过计算机使衬底处理装置执行的程序，其中，所述第二温度高于500℃且为700℃以下。
14.根据权利要求12所述的计算机可读取的记录介质，其记录有通过计算机使衬底处理装置执行的程序，其中，将在垂直方向上以多层保持的多个衬底备于所述处理室中，以使得上部温度测定器的温度与下部温度测定器的温度变得相同的方式控制所述加热装置，其中，所述上部温度测定器对所述处理室的上部的温度进行测定，所述下部温度测定器对所述处理室的下部的温度进行测定。
CN201580082464.4A 2015-09-30 2015-09-30 半导体器件的制造方法、衬底处理装置及记录介质 Active CN107924825B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/077776 WO2017056243A1 (ja) 2015-09-30 2015-09-30 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
CN107924825A CN107924825A (zh) 2018-04-17
CN107924825B true CN107924825B (zh) 2021-12-24

Family

ID=58422935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580082464.4A Active CN107924825B (zh) 2015-09-30 2015-09-30 半导体器件的制造方法、衬底处理装置及记录介质

Country Status (5)

Country Link
US (1) US10381241B2 (zh)
JP (1) JP6446563B2 (zh)
KR (1) KR102118268B1 (zh)
CN (1) CN107924825B (zh)
WO (1) WO2017056243A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117810127A (zh) 2017-02-23 2024-04-02 株式会社国际电气 基板处理装置、半导体装置的制造方法、基板处理方法、容器及存储介质
JP7123622B2 (ja) * 2018-05-18 2022-08-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7091221B2 (ja) * 2018-10-23 2022-06-27 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6995902B2 (ja) * 2019-03-22 2022-01-17 株式会社Kokusai Electric 基板処理装置及び半導体装置の製造方法並びに基板処理プログラム
KR102375496B1 (ko) * 2019-03-22 2022-03-18 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치 및 반도체 장치의 제조 방법, 그리고 기판 처리 프로그램
JP7321032B2 (ja) * 2019-08-20 2023-08-04 東京エレクトロン株式会社 熱処理方法及び熱処理装置
US20220317002A1 (en) * 2021-03-31 2022-10-06 The Research Foundation For The State University Of New York Systems and methods for annealing samples
KR102444786B1 (ko) * 2021-12-23 2022-09-19 주식회사 에이치피에스피 냉각 효율을 향상시키는 고압챔버
WO2024195035A1 (ja) * 2023-03-22 2024-09-26 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101416276A (zh) * 2005-11-11 2009-04-22 Dsg科技公司 热处理系统、部件和方法
US20110014781A1 (en) * 2009-07-16 2011-01-20 Hiroshi Itokawa Method of fabricating semiconductor device
US20120273790A1 (en) * 2011-04-28 2012-11-01 Tomonori Aoyama Semiconductor device and method of manufacturing the same
US20140087547A1 (en) * 2012-09-21 2014-03-27 Kabushiki Kaisha Toshiba Manufacturing method for semiconductor device, annealing device, and annealing method
US20140283734A1 (en) * 2013-03-25 2014-09-25 Tokyo Electron Limited Microwave heat treatment method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289521A (ja) * 2001-03-27 2002-10-04 Sanyo Electric Co Ltd 半導体装置の製造方法
CN102446741B (zh) 2010-10-07 2016-01-20 株式会社日立国际电气 半导体器件制造方法、衬底处理装置和半导体器件
JP2012104703A (ja) * 2010-11-11 2012-05-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP5865806B2 (ja) 2012-09-05 2016-02-17 株式会社東芝 半導体装置の製造方法及び半導体製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101416276A (zh) * 2005-11-11 2009-04-22 Dsg科技公司 热处理系统、部件和方法
US20110014781A1 (en) * 2009-07-16 2011-01-20 Hiroshi Itokawa Method of fabricating semiconductor device
US20120273790A1 (en) * 2011-04-28 2012-11-01 Tomonori Aoyama Semiconductor device and method of manufacturing the same
US20140087547A1 (en) * 2012-09-21 2014-03-27 Kabushiki Kaisha Toshiba Manufacturing method for semiconductor device, annealing device, and annealing method
US20140283734A1 (en) * 2013-03-25 2014-09-25 Tokyo Electron Limited Microwave heat treatment method

Also Published As

Publication number Publication date
KR20180031787A (ko) 2018-03-28
JPWO2017056243A1 (ja) 2018-04-19
JP6446563B2 (ja) 2018-12-26
WO2017056243A1 (ja) 2017-04-06
US20180204735A1 (en) 2018-07-19
CN107924825A (zh) 2018-04-17
US10381241B2 (en) 2019-08-13
KR102118268B1 (ko) 2020-06-02

Similar Documents

Publication Publication Date Title
CN107924825B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN107924826B (zh) 半导体装置的制造方法、基板处理装置以及记录介质
US11264253B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
JP6748720B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
KR20190116402A (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 및 프로그램
US11309195B2 (en) Heating element, substrate processing apparatus and method of manufacturing semiconductor device
TWI808537B (zh) 基板處理裝置，基板保持裝置，半導體裝置的製造方法及程式
JP2016186991A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
KR102294007B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
TWI793744B (zh) 基板處理裝置、半導體裝置之製造方法及程式
JP7361005B2 (ja) 基板処理装置、基板保持具、半導体装置の製造方法、及び、プログラム
TWI839838B (zh) 基板處理裝置、半導體裝置之製造方法及程式
WO2022201227A1 (ja) 基板処理装置、半導体装置の製造方法、及び、プログラム
JP7534458B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP6949080B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP7571073B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム、及び基板処理装置
WO2017056149A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
WO2021100107A1 (ja) 基板処理装置および半導体装置の製造方法
JP2022182381A (ja) 基板処理装置、半導体装置の製造方法、基板処理方法およびプログラム
CN116805587A (zh) 基板处理装置、半导体装置的制造方法以及记录介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181205

Address after: Tokyo, Japan, Japan

Applicant after: International Electric Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Kunisai Electric Corp.

GR01 Patent grant
GR01 Patent grant