JPWO2017056243A1 - 半導体装置の製造方法、基板処理装置およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置およびプログラム Download PDF

Info

Publication number
JPWO2017056243A1
JPWO2017056243A1 JP2017542602A JP2017542602A JPWO2017056243A1 JP WO2017056243 A1 JPWO2017056243 A1 JP WO2017056243A1 JP 2017542602 A JP2017542602 A JP 2017542602A JP 2017542602 A JP2017542602 A JP 2017542602A JP WO2017056243 A1 JPWO2017056243 A1 JP WO2017056243A1
Authority
JP
Japan
Prior art keywords
processing
temperature
substrate
film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017542602A
Other languages
English (en)
Other versions
JP6446563B2 (ja
Inventor
和宏 湯浅
和宏 湯浅
典明 道田
典明 道田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of JPWO2017056243A1 publication Critical patent/JPWO2017056243A1/ja
Application granted granted Critical
Publication of JP6446563B2 publication Critical patent/JP6446563B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces

Abstract

均一な基板処理を行うことが可能となる技術を提供する。アスペクト比が２０以上となるパターン上に下地膜としての絶縁膜が形成されており、絶縁膜上に処理対象である厚さ２００Å以下の処理対象膜が形成された基板を処理室に準備する工程と、加熱装置から供給された電磁波によって基板を第１の温度に昇温する工程と、第１の温度を維持しつつ、第１の処理時間の間、基板を処理する第１の処理工程と、第１の処理工程後、加熱装置から供給される電磁波によって基板を前記第１の温度から前記第１の温度よりも高い第２の温度に昇温させる工程と、第２の温度を維持しつつ、第１の処理時間よりも短い第２の処理時間の間、基板を処理する第２の処理工程と、を有する技術が提供される。

Description

本発明は、半導体装置の製造方法、基板処理装置およびプログラムに関するものである。
半導体装置の製造工程の一工程として、例えば、加熱装置を用いて処理室内の基板を加熱し、基板の表面に成膜された薄膜中の組成や結晶構造を変化させるアニール処理がある。最近の半導体デバイスにおいては、３ＤＮＡＮＤなどデバイス構造の３次元化が進んでおり、アスペクト比（Ａｓｐｅｃｔ Ｒａｔｉｏ、以下、Ａ／Ｒと称する）が高いパターン形状に形成された膜の改質を行う必要が生じている。
しかしながら、アスペクト比が高いパターン形状に形成された膜を均一に改質することは難しく、ランプ加熱による改質（Ｆｌａｓｈ Ｌａｍｐ Ａｎｎｅａｌ：ＦＬＡ）やコイルヒータ等の加熱による改質（サーマルアニール）では、膜の表面のみの改質に留まり、深溝等のパターンの奥に形成された膜を処理することが困難であった。
本発明の目的は、均一な基板処理を行うことが可能となる技術を提供することにある。
本発明の一態様によれば、
アスペクト比が２０以上となるパターン上に下地膜としての絶縁膜が形成されており、前記絶縁膜上に処理対象である厚さ２００Å以下の処理対象膜が形成された基板を処理室に準備する工程と、
加熱装置から供給された電磁波によって前記基板を第１の温度に昇温する工程と、
前記第１の温度を維持しつつ、第１の処理時間の間、前記基板を処理する第１の処理工程と、
前記第１の処理工程後、前記加熱装置から供給される前記電磁波によって前記基板を前記第１の温度から前記第１の温度よりも高い第２の温度に昇温させる工程と、
前記第２の温度を維持しつつ、前記第１の処理時間よりも短い第２の処理時間の間、前記基板を処理する第２の処理工程と、
を有する技術が提供される。
本発明によれば、均一な基板処理を行うことが可能となる技術を提供することができる。
本発明における第一の実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 本発明で好適に用いられる基板処理装置のコントローラの概略構成図である。 本発明で好適に用いられる基板表面のパターンを示した模式図である。 図３Ａの基板表面パターンにおける破線領域ａを拡大した図である。 本発明における基板処理のフローを示す図である。 本発明における第一の実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、図１の処理炉部分に基板保持具を搬入した状態を示す図である。 本発明における改質工程を行った際の図３Ａの破線領域ｂにおけるＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真である。 発明における改質工程を行った際の図３Ａの破線領域ｃにおけるＴＥＭ写真である。 発明における改質工程を行った際の図３Ａの破線領域ｄにおけるＴＥＭ写真である。 本発明で好適に用いられる基板処理プロセスを用いた場合の処理対象膜を示した模式図である。 本発明における第一の実施形態の変形例１を示した図である。 本発明における第一の実施形態の変形例２を示した図である。 本発明における第一の実施形態の変形例３を示した図である。 本発明における第二の実施形態で好適に用いられる基板処理装置の枚葉処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。
＜本発明の第一の実施形態＞
以下に本発明の第一の実施形態を図面に基づいて説明する。
（１）基板処理装置の構成
本実施の形態において、本発明に係る基板処理装置は、ウエハに各種の熱処理を施すバッチ式縦型熱処理装置として構成されている。
（処理室）
図１に示されているように基板処理装置１０は、処理炉を有し、処理炉は電磁波シールドとしての反応管１０２を備えている。反応管１０２は電磁波の外部への漏洩を効果的に抑制可能な導電性材料によって形成されている。例えば、このような導電性材料としては、銅、アルミニウム、ステンレス、白金、銀等を挙げることができる。但し、反応管１０２は導電性材料のみによって形成するに限られない。
また、反応管１０２は、電磁波が透過可能な材料で構成される内部反応管（インナーチューブ）と、インナーチューブの外周に配置され、電磁波が反射または吸収されるなどの電磁波が透過不可能な材料で構成される外部反応管（アウターチューブ）を備えた２重管構造で形成してもよいし、多層シールド材料などの構造によって単独で形成してもよい。例えば、反応管を２重管構造とする場合には、インナーチューブを石英で構成し、アウターチューブをステンレス等の金属管で構成すればよい。同様に、多層シールド材料は、導電性材料からなる基材の内側表面に、電磁波を反射する反射面および電磁波を吸収する吸収層を形成することにより、構築することができる。
なお、上述した２重管構造で用いられるインナーチューブは、上端および下端が開口した円筒形状に形成され、アウターチューブと共に基板を処理する処理空間としての後述する処理室２０１を形成する場合と、上端が閉塞し下端が開口した円筒形状に形成され、インナーチューブ単独で処理室２０１を形成する場合があり、どちらの形状を用いてもよい。
図１において、反応管１０２は、上端が閉塞し下端が開口した円筒形状に形成されており、後述するケース１０３の内側に円筒の中心線が垂直になるように縦に配置されて固定的に支持されている。反応管１０２の筒中空部は、複数枚のウエハ２００が収容される処理室２０１を形成しており、反応管１０２の内径は後述するボート２１７の最大外径よりも大きく、取り扱うウエハ２００の最大外径よりも大きくなるように構成されている。
反応管１０２の下端部には炉口フランジ６３８が設置されている。炉口フランジ６３８は処理室２０１の炉口６３９を形成している。炉口フランジ６３８がサブ筐体６２４に支持された状態で、反応管１０２は垂直に据え付けられた状態になっている。
図１に示されているように、ボートエレベータ１１５は処理室２０１の真下近傍に設置されている。ボートエレベータ１１５のアーム６３１に支持されたシールキャップ６３２は炉口６３９を閉塞する。すなわち、シールキャップ６３２は炉口６３９の口径よりも大きく、かつ、炉口フランジ６３８の外径と略等しい円盤形状に形成されており、ボートエレベータ１１５によって上昇されることにより、炉口６３９を気密に封止（シール）する。
（排気部）
反応管１０２の下端部の側壁には、処理室２０１内の雰囲気を排気する排気管２３１の一端である排気口が設けられている。排気管２３１には、処理室内の圧力を検出する圧力検出器（圧力検出部）としての圧力センサ２４５および圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４４を介して、真空排気装置としての真空ポンプ（排気ポンプ）２４６が接続されている。ＡＰＣバルブ２４４は、真空ポンプ２４６を作動させた状態で弁を開閉することで、処理室２０１内の真空排気および真空排気停止を行うことができ、更に、真空ポンプ２４６を作動させた状態で、圧力センサ２４５により検出された圧力情報に基づいて弁開度を調節することで、処理室２０１内の圧力を調整することができるように構成されているバルブである。主に、排気管２３１、ＡＰＣバルブ２４４、圧力センサ２４５により、排気系が構成される。真空ポンプ２４６を排気系に含めて考えてもよい。
（ガス供給部）
反応管１０２の排気管２３１と異なる位置には、処理室２０１へ不活性ガスを供給するための不活性ガス供給管２３２の一端であるガス供給口が接続されている。
また、本実施形態の処理室２０１は上述の形態に限定されない。例えば、反応管１０２の下方に、反応管１０２を支持する金属製のマニホールドを設け、ガス供給管２３２を、マニホールドの側壁を貫通するように設けてもよい。この場合、マニホールドに上述した排気管２３１をさらに設けるようにしてもよい。この場合であっても、マニホールドではなく反応管の下方の側壁に排気管２３１を設けてもよい。
ガス供給管２３２には、上流方向から順に流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４１、および開閉弁であるバルブ２４３がそれぞれ設けられている。
このように、本実施形態では、反応管１０２の側壁の内壁と、垂直方向多段に保持された複数枚のウエハ２００の端部（周縁部）と、で定義される円環状の縦長の空間内、すなわち、円筒状の空間内に配置したガス供給口を経由してガスを搬送し、反応管１０２内にガスを噴出している。そして、反応管１０２内におけるガスの主たる流れを、ウエハ２００の表面と平行な方向、すなわち、水平方向としている。このような構成とすることで、必要に応じて供給される成膜ガス（膜形成のための原料ガスまたは反応ガス）、冷却ガスまたはパージガスとしての不活性ガスを各ウエハ２００上に均一に供給でき、各ウエハ２００の環境を同等とすることが可能となる。ウエハ２００の表面上を流れたガス、すなわち、残ガスは、排気口、すなわち、後述する排気管２３１の方向に向かって流れる。但し、この残ガスの流れの方向は、排気口の位置によって適宜特定され、垂直方向に限ったものではない。
主に、ガス供給管２３２、ＭＦＣ２４１、バルブ２４３、により不活性ガス供給系が構成される。不活性ガス供給系をパージガス供給系、冷却ガス供給系と称することもできる。
不活性ガスとしては、Ｎ２ガスの他、例えば、Ａｒガス、Ｈｅガス、Ｎｅガス、Ｘｅガス等の希ガスを用いることができる。
（基板保持具）
図１に示すように、シールキャップ６３２上にはウエハ２００を保持する基板保持具（基板保持部）としてのボート２１７が垂直に立脚されて支持されている。ボート２１７は複数枚のウエハ２００を所定の間隔で垂直方向多段に保持して、処理室２０１内に搬入（ボートローディング）したり、処理室２０１外へ搬出（ボートアンローディング）したりする。ボート２１７は石英やＳｉＣ（炭化ケイ素）などの耐熱性材料によって形成されている。ボート２１７は上下で一対の端板６４３、６４４と、３本の保持柱６４５とを備えている。３本の保持柱６４５は両端板６４３、６４４間に垂直に架橋されている。３本の保持柱６４５には複数の保持溝６４６が、上下方向に等間隔に配置されてそれぞれ形成されており、同一段の保持溝６４６は同一平面を構成している。すなわち、ボート２１７は同一段の保持溝６４６によってウエハ２００の外周縁部を保持することにより、複数枚のウエハ２００を中心を垂直方向に揃えて整列させた状態で保持する。ここで、主に、保持柱６４５と保持溝６４６によって基板を載置する基板載置部が構成される。
ボート２１７は少なくとも１枚のウエハ２００を保持するように構成され、例えば２５枚〜２５０枚程度のウエハ２００を一度に保持可能に構成されている。ウエハ２００の上下方向には、後述するウエハモニタ２Ａおよび２Ｂが配置されており、ボート２１７の下部には複数枚の断熱板６４７が配置されている。断熱板６４７は処理室２０１の下方からの熱の放射を抑制するために配置されるが、断熱板６４７だけでなく、ウエハモニタを配置する代わりに断熱を目的としてウエハ２００に熱的特性が類似し、ウエハ２００とは異なる材料で形成されるダミー基板（ダミーウエハ）やシリコン板（Ｓｉプレート）をウエハ２００の上方または下方、若しくはその両方に配置することとしてもよい。
このように構成することによって、ウエハ２００に生じる熱が放熱されることを抑制することが可能となる。このため、ウエハ２００の面間温度均一性を向上させることが可能となり、ウエハ２００の処理品質を向上させることが可能となる。
図５に示すように、シールキャップ６３２下面の中央にはボート回転機構としてのロータリーアクチュエータ２６７が設置されている。ロータリーアクチュエータ２６７の回転軸２５５はボート２１７を支持する。すなわち、ロータリーアクチュエータ２６７は回転軸２５５を回転させることによってボート２１７とボート２１７に保持されたウエハ２００を回転させる。反応管１０２の外部にはベース６５１が水平に配置されており、ベース６５１上にはケース１０３が反応管１０２と同心円状に設置されている。ケース１０３は上端が閉塞した円筒形状もしくは多角形筒状に形成されており、反応管１０２よりも大きい。ケース１０３は反応管１０２の外側を取り囲んで電磁波の漏洩を防止し、反応管１０２を保護するとともに、周囲の環境を保護する。なお、ケース１０３は省略してもよい。
（マイクロ波発振器）
反応管１０２の側壁には電磁波導入ポート６５３が設置されている。電磁波導入ポート６５３には処理室２０１内に電磁波を供給するための導波管６５４の一端が接続されている。導波管６５４の他端には処理室２０１内に電磁波を供給して加熱する加熱源としてのマイクロ波発振器（電磁波源）６５５が接続されている。マイクロ波発振器６５５はマイクロ波などの電磁波を導波管６５４に供給する。マイクロ波発振器６５５には、マグネトロンやクライストロンなどが用いられる。
ここで、マイクロ波発振器６５５によって生じる電磁波の周波数は、好ましくは１３．５６ＭＨｚ以上２４．１２５ＧＨｚ以下の周波数範囲となるように制御される。さらに好適には、２．４５ＧＨｚまたは５．８ＧＨｚの周波数となるように制御されることが好ましい。
マイクロ波発振器６５５には後述するコントローラ１２１が接続されている。コントローラ１２１には、基板処理時の処理室２０１内上部の温度を測定する上部温度測定器（温度センサ）としての上側熱電対６５７と、基板処理時の処理室２０１内下部の温度を測定する下部温度測定器（温度センサ）としての下側熱電対６５８とが接続されている。図５に示すように、上側熱電対６５７の検出子としての熱接点６５７ａはボート２１７の最上段にセットされた上部温度モニタ用ウエハ（上側モニタウエハと称する。）２Ａに配置されており、下側熱電対６５８の検出子としての熱接点６５８ａはボート２１７の最下段にセットされた下部温度モニタ用ウエハ（下側モニタウエハと称する。）２Ｂに配置されている。したがって、上側熱電対６５７は上側モニタウエハ２Ａの温度を測定してコントローラ１２１に送信し、下側熱電対６５８は下側モニタウエハ２Ｂの温度を測定してコントローラ１２１に送信する。上側モニタウエハ２Ａおよび下側モニタウエハ２Ｂは、熱特性、殊に温度特性が熱処理するウエハ（以下、プロダクトウエハと称する場合がある。）２００と同一になるように、調製されている。上側モニタウエハ２Ａおよび下側モニタウエハ２Ｂは、例えば、不用品となったプロダクトウエハ２００を使用してもよい。複数枚のプロダクトウエハ２００が、ボート２１７の上側モニタウエハ２Ａと下側モニタウエハ２Ｂとの間に配置される。
なお、基板の温度を測定する方法として、熱電対に限らず、放射温度計を用いて基板温度を測定してもよいし、熱電対と放射温度計を併用して温度測定を行ってもよい。
プロダクトウエハ２００は１度に１枚以上２５０枚以下の枚数が処理される。好ましくは、３枚以上１５０枚以下の処理枚数である。このように複数枚のプロダクトウエハを垂直方向多段に保持して処理することによって、保持された各プロダクトウエハ２００が加熱された際に、互いに干渉し合い、保温効果を有することが可能となり、加熱の際のウエハ面内および面間の温度均一性を向上させることが可能となる。
反応管１０２内周の下部には、処理室２０１内下部、すなわち、炉口部周辺を加熱する補助ヒータとしてのヒータ６５９が同心円に敷設されており、ヒータ６５９はボート２１７を搬入した際の下側モニタウエハ２Ｂ近傍に配置されている。ヒータ６５９は抵抗発熱体等によって構成されており、コントローラ１２１によって制御される電源６６０に接続されている。コントローラ１２１は上側熱電対６５７の測定温度に基づいてマイクロ波発振器６５５をフィードバック制御し、下側熱電対６５８の測定温度に基づいてヒータ６５９をフィードバック制御することにより、上側熱電対６５７の温度と下側熱電対６５８の温度とが同一になるように、マイクロ波発振器６５５と電源６６０とをそれぞれ制御することができる。ここで、主に、マイクロ波発振器６５５、導波管６５４および電磁波導入ポート６５３によって加熱装置が構成される。また、ヒータ６５９を含めて加熱装置として考えてもよい。
なお、ヒータ６５９は上述したように処理室２０１の内部、即ち反応管１０２の内部に配置されるだけに限らず、反応管１０２を囲繞するように反応管の外側に位置するように設置されてもよい。
このように加熱装置としてマイクロ波発振器６５５より発生したマイクロ波によってウエハを加熱することで、通常の抵抗加熱や誘導加熱を用いた熱による改質や、ランプ加熱などの光加熱を用いた場合に比べて、マイクロ波の波長が基板の厚さよりも長いため、対象の堆積膜全体でマイクロ波の吸収が起こり、高Ａ／Ｒのパターンであっても均一に改質することが可能となる。
また、マイクロ波による加熱は、ウエハ２００を加熱するためのエネルギーがレーザ等の加熱方式に比べて低いため、レーザ加熱等の高エネルギーでのウエハ２００を加熱するときのように、対象の堆積膜が溶融してしまいさらに溶融した対象の堆積膜が冷却されて結晶化するという、所謂、液相エピタキシャル成長（Ｌｉｑｕｉｄ Ｐｈａｓｅｄ Ｅｐｉｔａｘｙ：ＬＰＥ）が生じることを抑制することで、堆積膜の再結晶化による基板変形を生じることを抑制することが可能となる。
（制御装置）
図２に示すように、制御部（制御装置）であるコントローラ１２１は、ガス流量制御装置としてのＭＦＣ２４１、開閉弁であるバルブ２４３、排気管２３１に接続された処理室２０１内の圧力を検出する圧力センサ２４５、ＡＰＣバルブ２４４および真空ポンプ２４６と、加熱装置としてのヒータ６５９に接続された電源６６０、処理室２０１内の温度を検出する温度センサとしての上側熱電対６５７および下側熱電対６５８、回転機構としてのロータリーアクチュエータ２６７、ボートエレベータ１１５、マイクロ波発振器６５５、等に接続されている。コントローラ１２１により、ＭＦＣ２４１による不活性ガスの流量調整動作、バルブ２４３の開閉動作、ＡＰＣバルブ２４４の開閉及び圧力センサ２４５に基づく圧力調整動作、上側熱電対６５７に基づくマイクロ波発振器６５５の電力供給制御を介した温度調整動作、下側熱電対６５８および電源６６０に基づくヒータ６５９の温度調整動作、真空ポンプ２４６の起動・停止、ロータリーアクチュエータ２６７の回転速度調節動作、ボートエレベータ１１５によるボート２１７の昇降動作等の制御が行われる。
また、コントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する薄膜形成等の基板処理の手順や条件などが記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する薄膜形成工程等の基板処理工程における各手順をコントローラ１２１に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピや制御プログラム等を総称して、単に、プログラムともいう。なお、本明細書においてプログラムという言葉を用いた場合は、プロセスレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、その両方を含む場合がある。また、ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄは、上述のＭＦＣ２４１、バルブ２４３、圧力センサ２４５、ＡＰＣバルブ２４４、真空ポンプ２４６、温度センサとしての上側熱電対６５７および下側熱電対６５８、ヒータ６５９に接続された電源６６０、マイクロ波発振器６５５、ロータリーアクチュエータ２６７、ボートエレベータ１１５等に接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからプロセスレシピを読み出すように構成されている。そして、ＣＰＵ１２１ａは、読み出したプロセスレシピの内容に沿うように、ＭＦＣ２４１による不活性ガスの流量調整動作、バルブ２４３の開閉動作、ＡＰＣバルブ２４４の開閉動作及び圧力センサ２４５に基づくＡＰＣバルブ２４４による圧力調整動作、真空ポンプ２４６の起動および停止、上側熱電対６５７に基づくマイクロ波発振器６５５の電力供給制御を介した温度調整動作、下側熱電対６５８および電源６６０に基づくヒータ６５９の温度調整動作、ロータリーアクチュエータ２６７によるボート２１７の回転および回転速度調節動作、ボートエレベータ１１５によるボート２１７の昇降動作等を制御するように構成されている。
なお、コントローラ１２１は、外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）１２３に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、その両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置１２３を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
（２）基板処理工程
次に、上述の基板処理装置の処理炉を用いて、半導体装置（デバイス）の製造工程の一工程として、基板上に形成されたシリコン含有膜としてのアモルファスシリコン膜の改質方法の例について図３に示した処理フローに沿って説明する。なお、以下の説明において、基板処理装置を構成する各部の動作はコントローラ１２１により制御される。
本実施形態におけるウエハ表面には、図３Ａに示すような高Ａ／Ｒのパターンが形成されており、当該パターン上には、下地膜として絶縁膜としてのＳｉＯ２膜やＳｉＮ膜が形成され、絶縁膜上に処理対象の堆積膜であるアモルファスシリコン膜（非晶質シリコン膜、ａ−Ｓｉ膜）やポリシリコン膜（多結晶シリコン膜、Ｐｏｌｙ−Ｓｉ膜）が形成されている。この処理対象の堆積膜は、連続した薄膜で形成されており、例えば、３０Å（３ｎｍ）以上、２００Å（２０ｎｍ）以下で形成されている。
図３Ａに示すように、ウエハ２００の表面上には、エッチングストッパーなどとして用いられるシリコン窒化膜（ＳｉＮ膜）やシリコン酸化膜（ＳｉＯ２膜）などの絶縁膜３０１が形成されており、絶縁膜３０１上には例えばＡ／Ｒが２０以上１００以下となるようなシリコン膜（Ｓｉ膜）、またはシリコン含有膜（Ｓｉ含有膜）などで構成されたパターン３０３が形成されている。
また、図３Ｂに示すように、パターン３０３の表面上には、下地膜としてのＳｉＯ２やＳｉＮなどの第２の絶縁膜３０２が形成されており、絶縁膜３０２上にはアモルファスシリコンなどの処理対象膜３０４が形成されている。
ここで、本明細書において「ウエハ」という言葉を用いた場合は、「ウエハそのもの」を意味する場合や、「ウエハとその表面に形成された所定の層や膜等との積層体（集合体）」を意味する場合、すなわち、表面に形成された所定の層や膜等を含めてウエハと称する場合がある。また、本明細書において「ウエハの表面」という言葉を用いた場合は、「ウエハそのものの表面（露出面）」を意味する場合や、「ウエハ上に形成された所定の層や膜等の表面、すなわち、積層体としてのウエハの最表面」を意味する場合がある。
従って、本明細書において「ウエハに対して所定のガスを供給する」と記載した場合は、「ウエハそのものの表面（露出面）に対して所定のガスを供給する」ことを意味する場合や、「ウエハ上に形成されている層や膜等に対して、すなわち、積層体としてのウエハの最表面に対して所定のガスを供給する」ことを意味する場合がある。また、本明細書において「ウエハ上に所定の層（または膜）を形成する」と記載した場合は、「ウエハそのものの表面（露出面）上に所定の層（または膜）を形成する」ことを意味する場合や、「ウエハ上に形成されている層や膜等の上、すなわち、積層体としてのウエハの最表面の上に所定の層（または膜）を形成する」ことを意味する場合がある。
また、本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
（搬入工程（Ｓ４０２））
図１および図５に示されているように、予めボート２１７の最上段および最下段には、これから熱処理しようとするプロダクトウエハ２００と同等の熱特性を有する上側モニタウエハ２Ａおよび下側モニタウエハ２Ｂがそれぞれ配置されている。所定枚数のウエハ２００がボート２１７に移載されると、ボートエレベータ１１５はボート２１７を上昇させ、図５に示されているように、処理室２０１に搬入（準備、ボートローディング）する（Ｓ４０２）。
なお、各プロダクトウエハ２００の間隔は、照射する電磁波（マイクロ波もしくはミリ波）の波長の半波長以上とする。すなわち、電磁波の周波数が１０ＧＨｚであれば１．５ｃｍ以上、６ＧＨｚであれば２．５ｃｍ以上、３ＧＨｚであれば５ｃｍ以上とする。
（圧力調整工程（Ｓ４０４））
処理室２０１内へのボート２１７の搬入（準備）が完了したら、処理室２０１内が所定の圧力（例えば１０〜１００Ｐａ）となるよう処理室２０１内の雰囲気を排気する。具体的には、真空ポンプ２４６により排気しつつ、圧力センサにより検出された圧力情報に基づいてＡＰＣバルブ２４４の弁開度をフィードバック制御し、処理室２０１内を所定の圧力とする（Ｓ４０４）。
（不活性ガス供給工程（Ｓ４０６））
ロータリーアクチュエータ２６７はボート２１７を回転させる。このとき、窒素ガス等の不活性ガスがガス供給管２３２から供給される（Ｓ４０６）。処理室２０１内の圧力は２００Ｐａ〜２００，０００Ｐａの中の所定の値であって、例えば大気圧に調整される。
（改質工程）
（結晶化工程（Ｓ４０８））
処理室２０１内が所定の圧力になると、マイクロ波発振器６５５は処理室２０１内にマイクロ波を供給し、処理室２０１内に収容されているウエハ２００を結晶化工程の処理温度である３００℃以上５００℃以下の温度帯に昇温させる。すなわち、マイクロ波発振器６５５はマイクロ波またはミリ波を導波管６５４を経由して処理室２０１内に供給する。このとき、ウエハ２００の温度は、４００℃以上５００℃以下となることが好ましく、上述の温度帯に昇温してから５分以上３０分以内の処理時間で処理されることが好ましい。
処理室２０１内に供給されたマイクロ波は、処理室２０１内に収容されたウエハ２００に入射して効率的に吸収されるために、ウエハ２００を極めて効果的に昇温させることができる。マイクロ波の電力はウエハ１枚の場合に対してウエハ枚数を乗じた電力を供給してもよい。このようにウエハ２００を昇温させることによってウエハ表面上のアモルファスシリコン膜がポリシリコン膜へと改質（多結晶化）されることとなる。
ここで、上述した温度帯以上の温度、すなわち、５００℃より高い温度で結晶化を行った場合、結晶粒径が拡大してしまう。結晶粒が拡大すると、処理対象の膜が３０Å以上２００Å以下となるような薄膜である場合、結晶粒界が多数生じてしまい、ウエハ２００が半導体デバイス（半導体素子）となった際の素子間に特性のばらつきが生じてしまう。また、上述した温度帯よりも低い温度、すなわち、３００℃よりも低い温度で結晶化を行った場合、アモルファスシリコン膜を十分に結晶化することができず、均一な改質処理を行うことができなくなってしまう可能性がある。
また、結晶化処理を上述した温度帯を維持し、処理時間を上記の処理時間未満で処理した場合、すなわち、５分未満で処理を行った場合には、アモルファスシリコン膜を十分に結晶化させることができず、均一な改質処理を行うことができなくなってしまう可能性がある。さらに、結晶化処理を上記の温度帯を維持し、処理時間を上記の処理時間以上で処理した場合、すなわち、３０分を超える時間をかけて処理を行った場合には、ウエハ２００が高温に曝される時間が長くなり、熱ダメージを生じやすくなってしまい、結晶欠陥が生じやすくなってしまう可能性がある。
したがって、上述した温度帯、処理時間で結晶化工程Ｓ４０８を実施することで、結晶粒径を小さく維持しつつ、非晶質膜の多結晶化を行うことが可能となる。
また、このとき、処理室２０１内には、不活性ガスを供給するように構成されてもよい。例えば、不活性ガスとしてＮ２ガスを１０ｓｌｍ供給するようにしてもよい。このように構成することによって、加熱によってウエハ２００や周辺構造から脱離された不純物をしつつ、基板処理を行うことが可能となる。
図６Ａ〜Ｃに示すように、マイクロ波を用いてアモルファスシリコン膜を加熱することで、高Ａ／Ｒの下地膜上に形成されたアモルファスシリコン領域６０１、６０２、６０３が部分的にポリシリコンに改質されていることがわかる。
このように結晶化工程Ｓ４０８を所定時間実施することでアモルファスシリコンをパターン３０３の上部（ＴＯＰ）、中部（ＭＩＤＤＬＥ）、下部（ＢＯＴＴＯＭ）に対して均等にポリシリコンに結晶化させることが可能となる。
結晶化工程Ｓ４０８を行っている間、上側熱電対６５７および下側熱電対６５８は上側モニタウエハ２Ａおよび下側モニタウエハ２Ｂの温度をそれぞれ計測し、計測温度をコントローラ１２１に送信する。コントローラ１２１は上側熱電対６５７の測定温度に基づいてマイクロ波発振器６５５をフィードバック制御することにより、マイクロ波発振器６５５を制御する。
ここで、マイクロ波発振器６５５による加熱に限らず、ヒータ６５９を併用してウエハ２００を昇温することが好ましい。さらに好ましくは、下側熱電対６５８の測定温度に基づいてヒータ６５９の電源６６０をフィードバック制御し、上側熱電対６５７の温度と下側熱電対６５８の温度とが同一になるように電源６６０を制御することが望ましい。このように構成することによって、垂直方向多段に保持された複数枚のウエハ２００の面間温度均一性を向上させることができるだけでなく、ウエハ２００の昇温速度を向上させることが可能となり、ウエハ２００に対する熱ダメージを軽減させることが可能となる。
（トリートメント工程（Ｓ４１０））
結晶化工程Ｓ４０８において、上述した予め定められた処理時間が経過すると、コントローラ１２１は、マイクロ波発振器６５５を制御し、トリートメント工程の処理温度である５００℃より高温であって７００℃未満の温度帯にウエハ２００を昇温する。昇温されたウエハ２００は、上記トリートメント工程の処理温度に到達すると予め定められた時間だけ処理温度を維持し、結晶化工程Ｓ４０８によって結晶化されたポリシリコンに生じた結晶欠陥部分を修復するトリートメント処理を行う（Ｓ４１０）。このとき、トリートメント工程の処理時間は、３０秒以上、５分未満の処理時間となるように制御されることが好ましい。さらに好ましくは、ウエハ２００が上述した処理温度に達してから１分以内となるように処理が実施されるとよい。
具体的には、図７に示すように、結晶化工程Ｓ４０８で結晶化されたポリシリコン膜７０１にマイクロ波７０２を照射することによって、ポリシリコン膜７０１に生じた結晶欠陥７０３の周辺に対し、マイクロ波励起が生じて局所的に加熱され（選択加熱領域７０４）、欠陥部分が修復されることとなる。
すなわち、ウエハ２００を上述した周波数のマイクロ波によって処理温度である５００℃より高い温度に加熱することによって、ウエハ２００に形成されたポリシリコンの結晶内（特に結晶欠陥７０３周辺のシリコン原子７０５）に界面分極が生じることとなる。結晶欠陥７０３部分に界面分極が生じると、当該欠陥部分７０３周辺の選択加熱領域７０４に選択加熱（局所加熱）が生じ、この選択加熱によって結晶欠陥７０３が修復されることとなる。このような処理によって、結晶欠陥の少ない低抵抗率のポリシリコン膜を均一に得ることが可能となる。
ここで、仮に上述した処理温度以上の温度、すなわち、７００℃以上の処理温度でトリートメント工程を実施した場合、ウエハ２００表面の膜がマイクロ波を反射して吸収しなくなってしまうため、効率的な昇温ができなくなるばかりか、上述した結晶欠陥の修復ができなくなってしまう。また、上述した処理温度よりも低い温度、すなわち、５００℃以下の温度でトリートメント工程を実施した場合、ウエハ２００に界面分極が発生せずに結晶欠陥の周辺に選択加熱が生じ難くなってしまうため、結晶欠陥を修復することが困難となってしまう。
また、トリートメント工程を上述した温度帯に維持し、処理時間を上記の処理時間未満で処理した場合、すなわち、５分以上で処理を行った場合には、ウエハ２００が高温に曝される時間が長くなり、熱ダメージを生じやすくなってしまい、結晶欠陥が生じやすくなってしまったり、ウエハ２００が変形してしまうという可能性がある。また、３０秒より短い時間で処理を行った場合には、ウエハ２００が十分にトリートメントされず、結晶欠陥を修復することが難しくなってしまう可能性がある。
したがって、上述したような温度帯、処理時間で基板処理を実施することで、結晶粒径を小さく維持しつつ、非晶質膜の多結晶化を行うことが可能となり、さらに処理対象となる堆積膜やウエハ２００を過度に加熱することなく、ウエハ２００の変形を抑制することが可能となる。
また、トリートメント工程Ｓ４１０の間、処理室２０１内には、不活性ガスを供給するように構成されてもよい。例えば、不活性ガスとしてＮ２ガスを１０ｓｌｍ供給するようにしてもよい。このように構成することによって、加熱によってウエハ２００や周辺構造から脱離された不純物をしつつ、基板処理を行うことが可能となる。
さらに、トリートメント工程Ｓ４１０を行っている間、上側熱電対６５７および下側熱電対６５８は上側モニタウエハ２Ａおよび下側モニタウエハ２Ｂの温度をそれぞれ計測し、計測温度をコントローラ１２１に送信する。コントローラ１２１は上側熱電対６５７の測定温度に基づいてマイクロ波発振器６５５をフィードバック制御することにより、マイクロ波発振器６５５を制御する。
ここで、マイクロ波発振器６５５による加熱に限らず、ヒータ６５９を併用してウエハ２００を昇温することが好ましい。さらに好ましくは、下側熱電対６５８の測定温度に基づいてヒータ６５９の電源６６０をフィードバック制御し、上側熱電対６５７の温度と下側熱電対６５８の温度とが同一になるように電源６６０を制御することが望ましい。このように構成することによって、垂直方向多段に保持された複数枚のウエハ２００の面間温度均一性を向上させることができるだけでなく、ウエハ２００の昇温速度を向上させることが可能となり、ウエハ２００に対する熱ダメージを軽減させることが可能となる。
以上のように制御することによって、高Ａ／Ｒ値のパターンに形成された膜であっても効率的に結晶欠陥を修復することが可能となり、さらに多結晶の結晶粒径の拡大を抑制することが可能となる。
さらに、処理対象の膜にドーパントとしての不純物が注入されている場合には、上記のように構成することによって、ドーパントの拡散を抑制することが可能となる。ドーパント拡散を抑制することで、結晶粒界にドーパントが偏析しリークパスが形成されてしまうことが抑制可能となる。これにより、リーク電流の増加を抑制することが可能となる。
（搬出工程（Ｓ４１２））
改質工程の終了後、処理室２０１内の圧力を大気圧に復帰する（大気圧復帰）。その後に、ボートエレベータ１１５はシールキャップ６３２を下降させることにより、炉口６３９を開口するとともに、ボート２１７を炉口６３９から処理室２０１の外部に搬出（ボートアンローディング）する（Ｓ４１２）。
以上の動作が繰り返されることにより、複数枚のウエハ２００が一度に処理されることとなる。
（３）本実施形態による効果
本実施形態によれば以下に示す１つまたは複数の効果が得られる。
（ａ）マイクロ波による加熱方式を用いることで、高アスペクト比のウエハパターン上に形成された処理対象膜であっても均一に改質することが可能となる。
（ｂ）改質工程のうち、処理対象膜を結晶化させる結晶化工程を３００℃以上５００℃以下の温度帯で処理することで、処理対象膜の結晶粒径を小さく維持したまま結晶化させることが可能となる。
（ｃ）改質工程のうち、結晶化工程によって結晶化した処理対象膜の結晶欠陥を修復するトリートメント工程を、５００℃以上７００℃未満の温度帯で処理することでウエハを効率的に昇温することが可能となり、結晶欠陥を効率的に修復することが可能となる。
（ｄ）トリートメント工程を５００℃以上７００℃未満の温度帯で処理するとともに、処理時間を５分以内と短時間にすることで処理対象膜に注入されているドーパントの拡散を抑制することを可能とし、ドーパント偏析に起因したリークパス形成によるリーク電流を低下させることが可能となる。
（ｅ）処理対象となる基板を複数枚、垂直方向多段に保持することによって、処理対象となる基板周辺の温度を保温することが可能となり、基板の面間温度均一性を向上させることが可能となる。
（ｆ）改質工程において、マイクロ波加熱のみならず、ヒータを併用することで垂直方向多段に複数枚保持されたウエハの面間温度均一性を向上させることが可能となるだけでなく、ウエハを効率的に昇温させ、ウエハに対する熱ダメージを軽減させることが可能となる。
（４）変形例
本実施形態における基板処理装置は、上述の態様に限定されず、以下に示す変形例のように変更することができる。
（変形例１）
例えば、図８に示すように、処理室２０１を形成する反応管８３６を電磁波であるマイクロ波を透過する材料で構成し、ケース１０３の側壁に電磁波導入ポート６５３を配置することで、処理室２０１の容積を小さくし、処理室２０１内を昇降温し易くするように構成してもよい。このときケース１０３は、第一の実施形態において反応管１０２が行っていた役目である電磁シールドと同一の効果を有するように構成される。すなわち、変形例１においてケース１０３は、マイクロ波を反射する材料で構成されることが好ましく、より好適にはケース１０３の内面がマイクロ波を反射する材料で構成されることが好ましい。
また、変形例１では図８に示すように、ガス供給管２３２の下流端部には、処理室２０１内でＬ字形状に垂直方向に延在するＬ字型のロングノズル２４９（以下、ノズル２４９と称する）が設けられている。ノズル２４９はＬ字型のロングノズルに限らず、直管としてのストレートノズルでもよい。
なお、ノズル２４９の下流端、または、ノズル２４９の側壁面には、ガスを供給するガス供給孔２５０が少なくとも１つ設けられている。ノズル２４９の側壁面にガス供給孔を設けた場合、反応管１０２の中心、すなわち、ウエハ２００の中心を向くように形成されており、ウエハ２００に向けてガスを供給することが可能となっている。また、ガス供給孔２５０は、ウエハ２００の載置高さに合わせて、反応管１０２の下方から上方、すなわち、ガス供給管２４０の上流から下流にわたって複数設けられ、それぞれが同一の開口面積を有し、更に同じ開口ピッチで設けられていてもよい。
このように構成することによって、例えばノズル２４９に不活性ガスを供給し、ガス供給口２４５０からウ複数多段に保持されたウエハ２００のそれぞれの表面に不活性ガスを供給することが可能となり、ウエハ２００の表面に不純物が付着することを抑制し、アニール時の改質による処理膜の特性を向上させることが可能となる。
（変形例２）
また、例えば、図９に示すように、１つのマイクロ波発振器６５５に対して接続された導波管６５４が反応管１０２に接続されるまでの間に複数に分岐することで複数の電磁波供給ポート６５３を処理室に形成するように構成してもよい。すなわち、マイクロ波発振器６５５に対し、導波管６５４−１、６５４−２、６５４−３となるように分岐させ、それぞれの導波管の端部に電磁波供給ポート６５３−１、６５３−２、６５３−３を設けるように構成してもよい。このように構成することによって電磁波導入ポート６５３を複数設けることが可能となり、垂直方向多段に保持された複数のウエハ２００をさらに均一に処理することが可能となる。
また、このとき、処理ガスのガス供給管２３２を反応管１０２の上部に設け、反応管１０２の上方から下方へガス流れが生じるようにガス供給部を設けてもよい。
このように構成することによって、反応管１０２の下部に設けられた排気管２３１へ効率的にガスを排気することが可能となり、パーティクル等の不純物がウエハ２００の表面に付着することを抑制することが可能となる。
（変形例３）
また、例えば、図１０に示すように、ウエハ２００に対してマイクロ波発振器６５５−１、６５５−２、６５５−３を対になるように配置してもよく、個々のマイクロ波発振器６５５に対応するようにマイクロ波の伝達路である導波路をそれぞれ設けるようにすることが好ましい。このように構成することによって、処理室内にマイクロ波を安定して供給することが可能となり、垂直方向多段に保持された複数のウエハ２００をさらに均一に処理することが可能となる。
＜本発明の第二の実施形態＞
次に本発明の第二の実施形態を図１１を用いて説明する。
（５）基板処理装置の構成
第二の実施形態において、本発明に係る基板処理装置は、ウエハに各種の熱処理を施す枚葉式熱処理装置として構成されている。なお、本実施形態において、第一の実施形態と同一の機能を有する構成要素には、同一の参照番号を付し、説明を省略する。
（処理室）
図１１に示すように、本実施形態に係る基板処理装置は、第一の実施形態における反応管６３５に対応する上部容器２０２ａと下部容器２０２ｂ、および、上部容器２０２ａと下部容器２０２ｂの間に設けられた仕切り板２０４によって構成される処理容器２０２を備えている。処理容器２０２は、例えば横断面が円形であり平らな密閉容器として構成されている。また、処理容器２０２は、例えばアルミニウム（Ａｌ）やステンレス（ＳＵＳ）などの金属材料、または、石英などにより構成されている。処理容器２０２内には、基板としてのシリコンウエハ等のウエハ２００を処理する処理室２０１、搬送空間２０３が形成されている。なお、上部容器２０２ａに囲まれた空間であって、仕切り板２０４よりも上方の空間を処理室２０１又は反応エリア２０１と称し、下部容器２０２ｂに囲まれた空間であって、仕切り板２０４よりも下方の空間を搬送エリア２０３と称する場合もある。
下部容器２０２ｂの側面には、ゲートバルブ２０５に隣接した基板搬入出口２０６が設けられており、ウエハ２００は基板搬入出口２０６を介して図示しない搬送室との間を移動する。下部容器２０２ｂの底部には、リフトピン２０７が複数設けられている。更に、下部容器２０２ｂはアース電位になっている。
上部容器２０２ａの側面には、電磁波導入ポート６５３が設置されている。電磁波導入ポート６５３には処理室２０１内にマイクロ波を供給するための導波管６５４の一端が接続されている。導波管６５４の他端には処理室２０１内に電磁波を供給して加熱する加熱源としてのマイクロ波発振器（電磁波源）６５５が接続されている。なお、電磁波導入ポート６５３の口径は、仕切り板２０４から上部容器２０２ａの天井壁までの高さ、すなわち処理室２０１の高さと同等となるように構成されることが好ましい。このように構成することによって、より効率よくウエハ表面にマイクロ波を供給することが可能となる。また、処理室２０１の空間容積を小さくすることができ、処理室２０１内の排気時間を短縮することができる。
また、上部容器２０２ａの側面であって、後述する排気口２２１の処理室２０１側には、後述する排気部（排気管２３１）内へマイクロ波が進入することを抑制するための導電性部材で網状に形成された導電性メッシュが設けられている。導電性メッシュによって排気部内へマイクロ波が進入することを抑制することによって、処理室内に設けられた周辺部材の不要な加熱を抑制することができる。
処理容器２０２内には、ウエハ２００を保持する基板保持具としての基板保持部２１０が設けられている。基板保持部２１０は、ウエハ２００を載置し、第一の実施形態における保持柱６４５に対応する基板載置部２１１と、基板保持部２１０を表面に持つ基板載置台２１２を主に有する。基板載置台２１２には、リフトピン２０７が貫通する貫通孔２１４が、リフトピン２０７と対応する位置にそれぞれ設けられている。ここで、図１１に示されている基板保持部２１０は、１枚の基板を保持する構成となっているが、これに限らず、複数枚保持可能に構成してもよい。
また、基板載置台２１２の側壁２１２ａには、基板載置台２１２の径方向に向かって突出した突出部２１２ｂを有する。この突出部２１２ｂは、基板載置台２１２の底面側に設けられる。なお、突出部２１２ｂは、仕切板２０４と接近または接触させ、処理室２０１内の雰囲気が搬送空間２０３内へ移動することや、搬送空間２０３内の雰囲気が処理室２０１内へ移動することを抑制させる。
基板載置台２１２はシャフト２１８によって支持される。シャフト２１８は、処理容器２０２の底部を貫通しており、更には処理容器２０２の外部で昇降機構２６７に接続されている。昇降機構２６７を作動させてシャフト２１８及び基板載置台２１２を昇降させることにより、載置面２１１上に載置されるウエハ２００を昇降させることが可能となっている。なお、シャフト２１８下端部の周囲はベローズ２１９により覆われており、処理空間２０１内は気密に保持されている。
基板載置台２１２は、ウエハ２００の搬送時には、載置面２１１が基板搬入出口２０６の位置（ウエハ搬送位置）となるよう基板支持台まで下降し、ウエハ２００の処理時には図１１で示されるように、ウエハ２００が処理空間２０１内の処理位置（ウエハ処理位置）まで上昇する。
具体的には、基板載置台２１２をウエハ搬送位置まで下降させた時には、リフトピン２０７の上端部が載置面２１１の上面から突出して、リフトピン２０７がウエハ２００を下方から支持するようになっている。また、基板載置台２１２をウエハ処理位置まで上昇させたときには、リフトピン２０７は載置面２１１の上面から埋没して、載置面２１１がウエハ２００を下方から支持するようになっている。なお、リフトピン２０７は、ウエハ２００と直接触れるため、例えば、石英やアルミナなどの材質で形成することが望ましい。
（排気部）
処理空間２０１（上部容器２０２ａ）の外周には、処理空間２０１の雰囲気を排気する排気部が設けられている。図１１に示すように、排気部には排気口２２１が設けられている。排気口２２１には排気管２３１が接続されており、排気管２３１には、処理空間２０１内を所定の圧力に制御する圧力調整器としてのＡＰＣバルブ２４４、真空ポンプ２４６が順に直列に接続されている。主に、排気口２２１、排気管２３１、ＡＰＣバルブ２４４、により排気部（排気ライン）が構成される。また、処理室２０１を囲むように排気路を設け、ウエハ２００の全周からガスを排気可能に構成してもよい。また、排気部の構成に、真空ポンプ２４６を加えるようにしてもよい。
（ガス導入口）
処理空間２０１の上部に設けられる上部容器２０２ａの上面（天井壁）には、処理空間２０１内に各種ガスを供給するためのガス導入口２３０が設けられている。
（不活性ガス供給部）
上部容器２０２ａの上面に接続されたガス導入口２３０には、不活性ガスを供給するガス供給管２３２が接続されている。
（６）基板処理工程
上述した第二の実施形態における基板処理装置を用いた半導体装置（デバイス）の製造工程の一工程としての基板処理工程は、第一の実施形態における基板処理工程と同一である。
すなわち、搬入工程Ｓ４０２、圧力調整工程Ｓ４０４、不活性ガス供給工程Ｓ４０６、結晶化工程Ｓ４０８、トリートメント工程Ｓ４１０、大気圧復帰工程Ｓ４１２、搬出工程Ｓ４１４の順番で基板処理を行う。
（７）本実施形態による効果
本実施形態によれば、第一の実施形態と同様の効果を得られるだけでなく、以下に示す１つまたは複数の効果が得られる。
（ｇ）処理室の容積を小さくすることが可能となるため、処理室２０１内またはウエハ２００の昇降温を行う時間をさらに短くすることが可能となり、基板処理のスループットを向上させることが可能となる。
（ｈ）処理対象となるウエハ２００が少数枚であるため、温度制御が容易になり、ウエハ２００の温度を正確に制御することが可能となる。
以上、本発明を実施形態に沿って説明してきたが、上述の各実施形態や各変形例等は、適宜組み合わせて用いることができ、その効果も得ることができる。
例えば、上述した基板処理工程において、基板搬入工程Ｓ４０２を行う際にヒータ６５９を予め動作させておくことでウエハ２００を所定の温度まで事前に加熱する予備加熱工程をさらに加えてもよい。このように構成することによって、処理室２０１に搬入されたウエハ２００を第１の温度まで昇温させることが容易となり、結果としてウエハ２００を処理する時間を短縮することが可能となる。
また、例えば、上述の各実施形態では、シリコンを主成分とする膜として、アモルファスシリコン膜をポリシリコン膜に改質する処理について記載したが、これに限らず、酸素（Ｏ）、窒素（Ｎ）、炭素（Ｃ）、水素（Ｈ）のうち、少なくとも１つ以上を含むガスを供給させて、ウエハ２００の表面に形成された膜を改質してもよい。例えば、ウエハ２００に、高誘電体膜としてのハフニウム酸化膜（ＨｆｘＯｙ膜）が形成されている場合に、酸素を含むガスを供給しながらマイクロ波を供給して加熱させることによって、ハフニウム酸化膜中の欠損した酸素を補充し、高誘電体膜の特性を向上させたり、窒素ガス（Ｎ２ガス）を供給しながらマイクロ波を供給して加熱させることによって、ハフニウム酸化膜中の未結晶化部分を結晶化し、高誘電体膜の特性を向上させたりすることができる。
なお、ここでは、ハフニウム酸化膜について示したが、これに限らず、アルミニウム（Ａｌ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、イットリウム（Ｙ）、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、カルシウム（Ｃａ）、鉛（Ｐｂ）、モリブデン（Ｍｏ）、タングステン（Ｗ）等の少なくともいずれかを含む金属元素を含む酸化膜、すなわち、金属系酸化膜を形成する場合においても、好適に適用可能である。すなわち、上述の成膜シーケンスは、ウエハ２００上に、ＴｉＯＣＮ膜、ＴｉＯＣ膜、ＴｉＯＮ膜、ＴｉＯ膜、ＺｒＯＣＮ膜、ＺｒＯＣ膜、ＺｒＯＮ膜、ＺｒＯ膜、ＨｆＯＣＮ膜、ＨｆＯＣ膜、ＨｆＯＮ膜、ＨｆＯ膜、ＴａＯＣＮ膜、ＴａＯＣ膜、ＴａＯＮ膜、ＴａＯ膜、ＮｂＯＣＮ膜、ＮｂＯＣ膜、ＮｂＯＮ膜、ＮｂＯ膜、ＡｌＯＣＮ膜、ＡｌＯＣ膜、ＡｌＯＮ膜、ＡｌＯ膜、ＭｏＯＣＮ膜、ＭｏＯＣ膜、ＭｏＯＮ膜、ＭｏＯ膜、ＷＯＣＮ膜、ＷＯＣ膜、ＷＯＮ膜、ＷＯ膜を形成する場合にも、好適に適用することが可能となる。
また、高誘電体膜に限らず、不純物がドーピングされたシリコンを主成分とする膜を加熱させるようにしてもよい。シリコンを主成分とする膜としては、シリコン窒化膜（ＳｉＮ膜）、シリコン酸化膜（ＳｉＯ膜）シリコン酸炭化膜（ＳｉＯＣ膜）、シリコン酸炭窒化膜（ＳｉＯＣＮ膜）、シリコン酸窒化膜（ＳｉＯＮ膜）等のＳｉ系酸化膜、エピタキシャルシリコン膜（Ｅｐｉ−Ｓｉ膜）、エピタキシャルシリコンゲルマニウム膜（Ｅｐｉ−ＳｉＧｅ膜）等がある。不純物としては、例えば、臭素（Ｂ）、炭素（Ｃ）、窒素（Ｎ）、アルミニウム（Ａｌ）、リン（Ｐ）、ガリウム（Ｇａ）、砒素（Ａｓ）などの少なくとも１つ以上を含む。なお、上述したシリコンを主成分とする膜や金属酸化膜の他、エピタキシャルゲルマニウム膜（Ｅｐｉ−Ｇｅ膜）や、３−５族元素を用いて形成する膜を加熱するようにしてもよい。
また、メタクリル酸メチル樹脂（Ｐｏｌｙｍｅｔｈｙｌ ｍｅｔｈａｃｒｙｌａｔｅ：ＰＭＭＡ）、エポキシ樹脂、ノボラック樹脂、ポリビニルフェニール樹脂などの少なくともいずれかをベースとするレジスト膜であってもよい。
また、上述では、半導体装置の製造工程の一工程について記したが、これに限らず、液晶パネルの製造工程のパターニング処理、太陽電池の製造工程のパターニング処理や、パワーデバイスの製造工程のパターニング処理などの、基板を処理する技術にも適用可能である。
以上述べたように、本発明は、均一な基板処理を行うことが可能となる技術を提供することができる。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
（付記１）
本発明の一態様によれば、
アスペクト比が２０以上となるパターン上に下地膜としての絶縁膜が形成されており、前記絶縁膜上に処理対象である厚さ２００Å以下の処理対象膜が形成された基板を処理室に準備する工程と、
加熱装置から供給された電磁波によって前記基板を第１の温度に昇温する工程と、
前記第１の温度を維持しつつ、第１の処理時間の間、前記基板を処理する第１の処理工程と、
前記第１の処理工程後、前記加熱装置から供給される前記電磁波によって前記基板を前記第１の温度から前記第１の温度よりも高い第２の温度に昇温させる工程と、
前記第２の温度を維持しつつ、前記第１の処理時間よりも短い第２の処理時間の間、前記基板を処理する第２の処理工程と、
を有する半導体装置の製造方法、または、基板処理方法が提供される。
（付記２）
前記加熱装置は、前記処理室の側面に設けられ前記電磁波を発振する電磁波発振器と、前記処理室と同心円に設けられ抵抗加熱によって発熱するヒータとを有し、
前記第１の処理工程は前記電磁波発振器と前記ヒータのいずれか一方または両方を用いて前記基板を昇温する付記１に記載の方法。
（付記３）
前記処理対象膜は、非晶質膜である付記１に記載の方法が提供される。
（付記４）
前記第１の処理工程は、前記非晶質膜を結晶化させる結晶化工程である付記３に記載の方法が提供される。
（付記５）
前記第１の処理温度は、３００℃以上５００℃未満である付記３に記載の方法が提供される。
（付記６）
前記第２の処理温度は、５００℃以上７００℃以下である付記５に記載の方法が提供される。
（付記７）
前記第１の処理時間は、５分以上３０分以内である付記３に記載の方法が提供される。
（付記８）
前記第２の処理時間は、５分未満である付記７に記載の方法が提供される。
（付記９）
前記第２の処理温度は、前記処理対象膜の内部に分極を生じさせる温度である付記１から８のいずれか１つに記載の方法が提供される。
（付記１０）
前記電磁波の波長は、前記基板の厚さよりも長い付記１から９のいずれか１つに記載の半導体装置の製造方法。
（付記１１）
本発明の他の態様によれば、
アスペクト比が２０以上となるパターン上に下地膜としての絶縁膜が形成されており、前記絶縁膜上に処理対象である厚さ２００Å以下の処理対象膜が形成された基板を処理する処理室と、
前記処理室内に電磁波を供給し、前記基板を加熱する加熱装置と、
前記電磁波によって前記基板を第１の温度に昇温し、前記第１の温度で第１の処理時間の間、前記基板を処理する第１の処理を実施し、前記第１の処理を実施後、前記電磁波によって前記基板を前記第１の温度から前記第１の温度よりも高い第２の温度に昇温し、前記第２の温度に昇温で前記第１の処理時間よりも短い第２の処理時間の間、前記基板を処理する第２の処理を実施するように前記加熱装置を制御する制御部と、
を有する基板処理装置が提供される。
（付記１２）
本発明の他の態様によれば、
アスペクト比が２０以上となるパターン上に下地膜としての絶縁膜が形成されており、前記絶縁膜上に処理対象である厚さ２００Å以下の処理対象膜が形成された基板を処理室に準備する手順と、
加熱装置から供給された電磁波によって前記基板を第１の温度に昇温する手順と、
前記第１の温度に昇温する工程後、第１の処理時間の間、前記基板を処理する第１の処理手順と、
前記第１の処理工程後、前記加熱装置から供給される前記電磁波によって前記基板を前記第１の温度から前記第１の温度よりも高い第２の温度に昇温させる手順と、
前記第２の温度に昇温する手順後、前記第１の処理時間よりも短い第２の処理時間の間、前記基板を処理する第２の処理手順と、
をコンピュータに実行させるプログラム、または、当該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
２００・・・ウエハ（基板）、
１２１・・・コントローラ（制御部）、
２０１・・・処理室、
３０２・・・下地膜（絶縁膜）、
３０４・・・処理対象膜、
６５５・・・マイクロ波発振器（加熱装置）、

Claims (12)

  1. アスペクト比が２０以上となるパターン上に下地膜としての絶縁膜が形成されており、前記絶縁膜上に処理対象である厚さ２００Å以下の処理対象膜が形成された基板を処理室に準備する工程と、
    加熱装置から供給された電磁波によって前記基板を第１の温度に昇温する工程と、
    前記第１の温度を維持しつつ、第１の処理時間の間、前記基板を処理する第１の処理工程と、
    前記第１の処理工程後、前記加熱装置から供給される前記電磁波によって前記基板を前記第１の温度から前記第１の温度よりも高い第２の温度に昇温させる工程と、
    前記第２の温度を維持しつつ、前記第１の処理時間よりも短い第２の処理時間の間、前記基板を処理する第２の処理工程と、
    を有する半導体装置の製造方法。
  2. 前記加熱装置は、前記処理室の側面に設けられ前記電磁波を発振する電磁波発振器と、前記処理室と同心円に設けられ抵抗加熱によって発熱するヒータとを有し、
    前記第１の処理工程は前記電磁波発振器と前記ヒータのいずれか一方または両方を用いて前記基板を昇温する請求項１に記載の半導体装置の製造方法。
  3. 前記処理対象膜は、非晶質膜である請求項１に記載の半導体装置の製造方法。
  4. 前記第１の処理工程は、前記非晶質膜を結晶化させる結晶化工程である請求項３に記載の半導体装置の製造方法。
  5. 前記第１の処理温度は、３００℃以上５００℃以下である請求項３に記載の半導体装置の製造方法。
  6. 前記第２の処理温度は、５００℃よりも高く、７００℃以下である請求項５に記載の半導体装置の製造方法。
  7. 前記第１の処理時間は、５分以上３０分以内である請求項３に記載の半導体装置の製造方法。
  8. 前記第２の処理時間は、５分未満である請求項７に記載の半導体装置の製造方法。
  9. 前記第２の処理温度は、前記処理対象膜の内部に分極を生じさせる温度である請求項１に記載の半導体装置の製造方法。
  10. 前記電磁波の波長は、前記基板の厚さよりも長い請求項１に記載の半導体装置の製造方法。
  11. アスペクト比が２０以上となるパターン上に下地膜としての絶縁膜が形成されており、前記絶縁膜上に処理対象である厚さ２００Å以下の処理対象膜が形成された基板を処理する処理室と、
    前記処理室内に電磁波を供給し、前記基板を加熱する加熱装置と、
    前記電磁波によって前記基板を第１の温度に昇温し、前記第１の温度で第１の処理時間の間、前記基板を処理する第１の処理を実施し、前記第１の処理を実施後、前記電磁波によって前記基板を前記第１の温度から前記第１の温度よりも高い第２の温度に昇温し、前記第２の温度に昇温で前記第１の処理時間よりも短い第２の処理時間の間、前記基板を処理する第２の処理を実施するように前記加熱装置を制御する制御部と、
    を有する基板処理装置。
  12. アスペクト比が２０以上となるパターン上に下地膜としての絶縁膜が形成されており、前記絶縁膜上に処理対象である厚さ２００Å以下の処理対象膜が形成された基板を処理室に準備する手順と、
    加熱装置から供給された電磁波によって前記基板を第１の温度に昇温する手順と、
    前記第１の温度に昇温する工程後、第１の処理時間の間、前記基板を処理する第１の処理手順と、
    前記第１の処理工程後、前記加熱装置から供給される前記電磁波によって前記基板を前記第１の温度から前記第１の温度よりも高い第２の温度に昇温させる手順と、
    前記第２の温度に昇温する手順後、前記第１の処理時間よりも短い第２の処理時間の間、前記基板を処理する第２の処理手順と、
    をコンピュータに実行させるプログラム。
JP2017542602A 2015-09-30 2015-09-30 半導体装置の製造方法、基板処理装置およびプログラム Active JP6446563B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/077776 WO2017056243A1 (ja) 2015-09-30 2015-09-30 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
JPWO2017056243A1 true JPWO2017056243A1 (ja) 2018-04-19
JP6446563B2 JP6446563B2 (ja) 2018-12-26

Family

ID=58422935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017542602A Active JP6446563B2 (ja) 2015-09-30 2015-09-30 半導体装置の製造方法、基板処理装置およびプログラム

Country Status (5)

Country Link
US (1) US10381241B2 (ja)
JP (1) JP6446563B2 (ja)
KR (1) KR102118268B1 (ja)
CN (1) CN107924825B (ja)
WO (1) WO2017056243A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6773880B2 (ja) * 2017-02-23 2020-10-21 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法、コンピュータプログラムおよび処理容器
JP7123622B2 (ja) * 2018-05-18 2022-08-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7091221B2 (ja) * 2018-10-23 2022-06-27 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
KR102375496B1 (ko) * 2019-03-22 2022-03-18 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치 및 반도체 장치의 제조 방법, 그리고 기판 처리 프로그램
JP6995902B2 (ja) * 2019-03-22 2022-01-17 株式会社Kokusai Electric 基板処理装置及び半導体装置の製造方法並びに基板処理プログラム
JP7321032B2 (ja) * 2019-08-20 2023-08-04 東京エレクトロン株式会社 熱処理方法及び熱処理装置
US20220317002A1 (en) * 2021-03-31 2022-10-06 The Research Foundation For The State University Of New York Systems and methods for annealing samples
KR102444786B1 (ko) * 2021-12-23 2022-09-19 주식회사 에이치피에스피 냉각 효율을 향상시키는 고압챔버

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289521A (ja) * 2001-03-27 2002-10-04 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2012104703A (ja) * 2010-11-11 2012-05-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2012234864A (ja) * 2011-04-28 2012-11-29 Toshiba Corp 半導体装置及びその製造方法
JP2014053380A (ja) * 2012-09-05 2014-03-20 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
JP2014063897A (ja) * 2012-09-21 2014-04-10 Toshiba Corp 半導体装置の製造方法、アニール装置及びアニール方法
JP2014187274A (ja) * 2013-03-25 2014-10-02 Tokyo Electron Ltd マイクロ波加熱処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080080113A (ko) * 2005-11-11 2008-09-02 디에스지 테크놀로지스 열처리 시스템, 열처리 부품 및 열처리 방법
JP2011023610A (ja) * 2009-07-16 2011-02-03 Toshiba Corp 半導体装置の製造方法
CN102446741B (zh) 2010-10-07 2016-01-20 株式会社日立国际电气 半导体器件制造方法、衬底处理装置和半导体器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289521A (ja) * 2001-03-27 2002-10-04 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2012104703A (ja) * 2010-11-11 2012-05-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2012234864A (ja) * 2011-04-28 2012-11-29 Toshiba Corp 半導体装置及びその製造方法
JP2014053380A (ja) * 2012-09-05 2014-03-20 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
JP2014063897A (ja) * 2012-09-21 2014-04-10 Toshiba Corp 半導体装置の製造方法、アニール装置及びアニール方法
JP2014187274A (ja) * 2013-03-25 2014-10-02 Tokyo Electron Ltd マイクロ波加熱処理方法

Also Published As

Publication number Publication date
CN107924825A (zh) 2018-04-17
JP6446563B2 (ja) 2018-12-26
KR102118268B1 (ko) 2020-06-02
KR20180031787A (ko) 2018-03-28
US10381241B2 (en) 2019-08-13
CN107924825B (zh) 2021-12-24
WO2017056243A1 (ja) 2017-04-06
US20180204735A1 (en) 2018-07-19

Similar Documents

Publication Publication Date Title
JP6446563B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6454425B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US11264253B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
US11265977B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
JP6697067B2 (ja) 基板処理装置、半導体装置の製造方法およびコンピュータ読み取り可能な記録媒体
JP6944993B2 (ja) 発熱体、基板処理装置および半導体装置の製造方法
US11553565B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium
TWI793744B (zh) 基板處理裝置、半導體裝置之製造方法及程式
JP7222003B2 (ja) 基板処理装置、基板保持装置、半導体装置の製造方法およびプログラム
JP7361005B2 (ja) 基板処理装置、基板保持具、半導体装置の製造方法、及び、プログラム
WO2019053805A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
WO2022201227A1 (ja) 基板処理装置、半導体装置の製造方法、及び、プログラム
WO2017056149A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
TWI839838B (zh) 基板處理裝置、半導體裝置之製造方法及程式
JP6949080B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
WO2023047922A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
WO2021100107A1 (ja) 基板処理装置および半導体装置の製造方法
TW202401567A (zh) 基板處理裝置，半導體裝置的製造方法及程式

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171212

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181203

R150 Certificate of patent or registration of utility model

Ref document number: 6446563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250