JP2002289521A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002289521A
JP2002289521A JP2001089422A JP2001089422A JP2002289521A JP 2002289521 A JP2002289521 A JP 2002289521A JP 2001089422 A JP2001089422 A JP 2001089422A JP 2001089422 A JP2001089422 A JP 2001089422A JP 2002289521 A JP2002289521 A JP 2002289521A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
microwave
waveguide
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001089422A
Other languages
English (en)
Inventor
Naoya Sotani
直哉 曽谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001089422A priority Critical patent/JP2002289521A/ja
Priority to US10/091,429 priority patent/US6559034B2/en
Publication of JP2002289521A publication Critical patent/JP2002289521A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 非晶質シリコン膜の多結晶化をばらつくこと
なく均一に、かつ、効率よく行うことが可能な半導体装
置の製造方法を提供する。 【解決手段】 ガラス基板１上に非晶質シリコン膜３ａ
を形成する工程と、ガラス基板１上に吸収膜５を形成す
る工程と、吸収膜５の表面が、方形導波管６内の電界に
ほぼ平行になるように、ガラス基板１を配置する工程
と、吸収膜５にマイクロ波を照射することにより吸収膜
５を発熱させ、その熱を利用して非晶質シリコン膜３ａ
を結晶化する工程とを備えている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、薄膜トランジスタなどの半導体装置
の製造方法に関する。
【０００２】
【従来の技術】近年、急速に普及している液晶表示型装
置では、低コスト化、高性能化および軽量コンパクト化
のために、基板上に形成された多結晶シリコン膜を能動
層に用いた薄膜トランジスタ（以下、多結晶シリコンＴ
ＦＴという）を安価に作製することが要求されている。
従来、多結晶シリコンＴＦＴの製造プロセスにおける最
高温度を約１０００℃から約６００℃以下に低温化する
ことによって、基板を高価な石英基板から安価なガラス
基板に変えることが可能となった。この安価なガラス基
板を用いた多結晶シリコンＴＦＴの製造プロセスは、一
般に低温プロセスと呼ばれている。
【０００３】従来の低温プロセスとしては、非晶質シリ
コン膜を出発材料とし、エキシマレーザアニールを用い
て非晶質シリコン膜を結晶化することにより多結晶シリ
コン膜を形成するＥＬＡ法（エキシマレーザアニール
法）が知られている。このＥＬＡ法では、非晶質シリコ
ン膜または多結晶シリコン膜への吸収率が高い２００ｎ
ｍ前後の短波長のレーザ光を、数１００ｎｓのパルス発
振で非晶質シリコン膜に照射ことによって、短時間で非
晶質シリコン膜または多結晶シリコン膜を高温に加熱す
ることができる。このため、ＥＬＡ法を用いることによ
って、短時間で結晶化を行うことができる。
【０００４】しかしながら、従来のＥＬＡ法では、装置
のコスト・ランニングが高いために、生産性が低下する
という問題点があった。
【０００５】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の１つの目的は、
非晶質シリコン膜の多結晶化を効率よく行うことが可能
な半導体装置の製造方法を提供することである。
【０００６】
【課題を解決するための手段】請求項１による半導体装
置の製造方法は、基板上に非晶質膜を形成する工程と、
基板上に導電膜を形成する工程と、導電膜の表面が、導
波管内の電界にほぼ平行になるように、基板を配置する
工程と、導電膜に電磁波を照射することにより導電膜を
発熱させ、その熱を利用して非晶質膜を結晶化する工程
とを備えている。
【０００７】請求項１では、上記のように、導電膜の表
面を、導波管内の電界にほぼ平行になるように基板を配
置することによって、電磁波に対する導電膜の吸収率が
向上されるので、導電膜を効率よく加熱することができ
る。これにより、短時間で結晶化を行うことができるの
で、生産性を向上させることができる。
【０００８】請求項２における半導体装置の製造方法で
は、請求項１の構成において、基板を配置する工程は、
電磁波の反射端面からほぼλ／４の奇数倍の間隔を隔て
た位置に、基板を配置する工程を含む。請求項２では、
このように構成することによって、電磁波に対する導電
膜の吸収率がより向上されるので、導電膜をより効率よ
く加熱することができる。
【０００９】請求項３における半導体装置の製造方法で
は、請求項２の構成において、非晶質膜を結晶化する工
程は、導波管の先端部に電波収束レンズを配置する工程
と、導電膜の表面に、電波収束レンズによって収束され
た電磁波を照射する工程とを含む。請求項３では、この
ように構成することによって、線状または点状の電磁波
を導電膜に集中して照射することができる。
【００１０】請求項４における半導体装置の製造方法で
は、請求項２の構成において、非晶質膜を結晶化する工
程は、導波管にスリットを設けることにより、導波管の
スリットから線状に電磁波を放出させることによって、
導電膜の表面に電磁波を照射する工程を含む。請求項４
では、このように構成することによって、容易に線状の
電磁波を導電膜に集中して照射することができる。
【００１１】請求項５における半導体装置の製造方法で
は、請求項１または２の構成において、非晶質膜を結晶
化する工程は、導電膜にパルス状の電磁波を照射するこ
とにより、導電膜を発熱させ、その熱を利用して非晶質
膜を結晶化する工程を含む。請求項５では、このように
導電膜にパルス状の電磁波を照射することによって、短
時間の加熱により結晶化を行うことができる。
【００１２】請求項６における半導体装置の製造方法で
は、請求項１または２の構成において、非晶質膜を結晶
化する工程は、導電膜が形成された基板および電磁波の
少なくとも一方を移動しながら電磁波を導電膜に照射す
ることにより、導電膜を発熱させ、その熱を利用して非
晶質膜を結晶化する工程を含む。請求項６では、このよ
うに構成することによって、容易に、導電膜の全体に渡
って連続的に結晶化を行うことができる。
【００１３】請求項７における半導体装置の製造方法で
は、請求項１〜６のいずれかの構成において、電磁波
は、マイクロ波を含み、導電膜は抵抗膜を含む。請求項
７では、このように抵抗膜とマイクロ波とを用いること
によって、容易に、抵抗膜をマイクロ波によって加熱す
ることができる。
【００１４】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。
【００１５】（第１実施形態）図１および図２は、本発
明の第１実施形態による半導体装置の製造方法を説明す
るための断面図である。図３は、本発明の第１実施形態
に用いる実験装置の全体構成を示した概略図であり、図
４および図５は、本発明の第１実施形態による半導体装
置の製造方法を説明するための概略図である。図６は、
本発明の第１実施形態による半導体装置の製造方法を説
明するための相関図であり、図７は、本発明の第１実施
形態による半導体装置の製造方法の効果を説明するため
の特性図である。図１〜図７を参照して、第１実施形態
による半導体装置の製造プロセスについて説明する。
【００１６】まず、この第１実施形態では、図１に示す
ようなサンプル１００を作製した。具体的には、ガラス
基板１上に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、４００ｎ
ｍの膜厚を有するＳｉＯ2からなるバッファ層２を形成
した。そのバッファ層２上に、減圧ＣＶＤ法を用いて、
原料ガス：ＳｉＨ4，温度：５５０℃の条件下で、７５
ｎｍの膜厚を有する非晶質シリコン膜３ａを形成した。
さらに、プラズマＣＶＤ法を用いて、１００ｎｍの膜厚
を有するＳｉＯ2からなる絶縁膜４、および、１００ｎ
ｍの膜厚を有する非晶質シリコン膜を形成した。この非
晶質シリコン膜に、イオン注入法を用いて、Ｐ+イオン
を注入した後、ＥＬＡ法を用いて活性化および結晶化す
ることによって、ドープトポリシリコン膜からなる吸収
膜５を形成した。この第１実施形態では、非晶質シリコ
ン膜に、ドーズ量１．５×１０15ｃｍ-2および２．５×
１０15ｃｍ-2のＰ+イオンを注入することによって、５
５０Ω／□および２５０Ω／□のシート抵抗を有する吸
収膜（抵抗体）５を形成した。そして、サンプルを１５
ｍｍ角（１５ｍｍ×１５ｍｍ）で切り出した。このよう
にして、図１に示すようなサンプル１００を形成した。
なお、ガラス基板１が、本発明の「基板」の一例であ
る。また、非晶質シリコン膜３ａが、本発明の「非晶質
膜」の一例であり、吸収膜５が、本発明の「導電膜」の
一例である。
【００１７】ここで、吸収膜５のマイクロ波の吸収機構
について説明する。マイクロ波を吸収する材料として
は、誘電体、抵抗体および磁性体などがある。これらの
うち、半導体装置の製造方法におけるマイクロ波を吸収
する材料としては、抵抗体によるマイクロ波の吸収機構
が最適である。この抵抗体によるマイクロ波の吸収機構
では、抵抗体をマイクロ波によって形成される電界中に
配置することによって、オームの法則に従って、抵抗体
中に電界による電流（電荷）が流れる。これにより、抵
抗体が発熱する。マイクロ波によって生じる抵抗体中の
電界は、交流電界であるので、交流的な電流が維持され
る。このように、抵抗体にマイクロ波を照射することに
よって、抵抗体を有効に加熱することができる。
【００１８】次に、図３を参照して、第１実施形態で用
いた実験装置について説明する。この実験装置は、方形
導波管６と、マイクロ波発振機８と、アイソレータ９
と、整合器１０と、シャッタ１１とを備えている。マイ
クロ波発振機８は、サンプル１００の吸収膜５に照射さ
れるマイクロ波を発振させるためのものである。このマ
イクロ波発振機８では、マイクロ波の発振電力を０．５
ｋＷ〜５．０ｋＷの間で変化（第１実施形態では、４．
６ｋＷに設定）させることができる。アイソレータ９
は、戻ってきたマイクロ波をマイクロ波発振機８に戻さ
ないためのものである。整合器１０は、マイクロ波をマ
ッチングするためのものである。発振されたマイクロ波
は、アイソレータ９、整合器１０およびシャッタ１１を
経て、方形導波管６内のサンプル１００の吸収膜５に照
射される。この場合、シャッタ１１を開閉させることに
よって、吸収膜５に照射するマイクロ波の量を制御す
る。ただし、第１実施形態で用いたシャッタ１１は、閉
じた状態において、約１５％のマイクロ波が透過するこ
とが確認されたので、完全なシャッタではない。なお、
方形導波管６が、本発明の「導波管」の一例である。
【００１９】また、図４には、図３に示した実験装置の
方形導波管６の詳細が示されている。第１実施形態で
は、図４に示すように、上述したサンプル１００をテフ
ロン（登録商標）からなるサンプルホルダ７に載置した
後、そのサンプルホルダ７を方形導波管６内に導入し
た。なお、テフロンは、マイクロ波に対して透明体であ
る。ここで、図５を参照して、サンプル１００の導入方
向および導入位置について説明する。図５に示すよう
に、方形導波管６内にマイクロ波を発振する場合、マイ
クロ波による電界分布（図５における矢印）は、面６ａ
および面６ｂに沿って存在している。したがって、吸収
膜５の表面が、面６ａまたは面６ｂと平行になるように
サンプル１００を配置することによって、吸収膜５の表
面を方形導波管６内の電界にほぼ平行になるように配置
することができる。これにより、吸収膜５の表面と平行
な方向に沿って吸収膜５内を電流が流れるので、吸収膜
５におけるマイクロ波の吸収を効率良く行うことができ
る。
【００２０】上記のように、サンプル１００を配置した
後、サンプル１００に、４．６ｋＷの出力で、マイクロ
波を照射した。これにより、照射されたマイクロ波によ
って吸収膜５が発熱し、その熱が吸収膜５から放射され
て絶縁膜４を拡散することにより、非晶質シリコン膜３
ａにほぼ均一に伝達される。それによって、非晶質シリ
コン膜３ａがほぼ均一にアニールされるので、非晶質シ
リコン膜３ａがばらつくことなく均一に結晶化される。
これにより、図２に示すような多結晶シリコン膜３が形
成された。
【００２１】図６には、第１実施形態におけるサンプル
１００へのマイクロ波の照射プロセスの詳細が示されて
いる。図６を参照して、サンプル１００に照射されるマ
イクロ波の時間変化について説明する。第１実施形態で
は、マイクロ波発振機８側のマイクロ波発振出力、マイ
クロ波発振開始時からシャッタシリンダ動作開始時まで
の予備加熱時間、シャッタシリンダ速度、および、シャ
ッタシリンダ動作開始時からマイクロ波発振停止時まで
の除冷時間の４点をパラメータとした。最大照射エネル
ギは、マイクロ波発振出力によって制御した。マイクロ
波の発振時には、立ち上がるまでに、約２．５ｓｅｃ．
前後の時間が必要である。マイクロ波発振から予備加熱
時間が経過した後、シャッタシリンダが動作を開始する
ことによって、シャッタ１１（図３参照）が開閉する。
マイクロ波の照射エネルギーが大きく増大する部分は、
シャッタ１１が開口されていることを表している。この
シャッタ１１の開口時間は、シャッタシリンダの動作速
度によって決まる。さらに、シャッタシリンダ動作開始
時から除冷時間が経過すると、マイクロ波の出力は停止
される。
【００２２】第１実施形態では、図６に示したマイクロ
波の照射プロセスに従って、シート抵抗２５０Ω／□を
有する吸収膜５に、全発振時間２４ｓｅｃ．のマイクロ
波を照射した場合と、シート抵抗５５０Ω／□を有する
吸収膜５に、全発振時間２８ｓｅｃ．のマイクロ波を照
射した場合との２種類のサンプルにおいて、シャッタ開
口時間に対する結晶化の割合を調べた。図７には、シャ
ッタ１１を閉じた状態で、結晶化が起こらない時間に、
予備加熱時間および除冷時間を設定した後、シャッタ１
１を開閉することによって結晶化を行う場合の、第１実
施形態による非結晶シリコン膜３ａの結晶化進行部分の
面積の割合と、シャッタ開口時間との関係が示されてい
る。図７を参照して、非晶質シリコン膜３ａの結晶化進
行部分の面積の割合は、シャッタ開口時間にほぼ比例し
て増加していることがわかる。また、マイクロ波を数１
００ｍｓｅｃ．の短時間照射することによって、非晶質
シリコン膜３ａを多結晶シリコン膜３に結晶化できるこ
とが判明した。
【００２３】第１実施形態では、上記のように、マイク
ロ波が照射された吸収膜５の発熱を利用して、非晶質シ
リコン膜３ａを間接的に加熱することにより結晶化を行
うことによって、吸収膜５によるマイクロ波吸収率の安
定性およびマイクロ波出力の安定性がともに高いことに
よって、吸収膜５に吸収されるマイクロ波出力が均一に
安定する。その結果、非晶質シリコン膜３ａをほぼ均一
に加熱することができる。
【００２４】また、第１実施形態では、上記のように、
吸収膜５の表面が、方形導波管６内の電界にほぼ平行に
なるように、サンプル１００を配置することによって、
マイクロ波に対する吸収膜５の吸収率が向上されるの
で、吸収膜５を効率よく加熱することができる。これに
より、短時間で結晶化を行うことができるので、生産性
を向上させることができる。
【００２５】（第２実施形態）図８は、本発明の第２実
施形態に用いる実験装置の全体構成を示した概略図であ
り、図９は、本発明の第２実施形態による半導体装置の
製造方法を説明するための概略図である。図１０は、本
発明の第２実施形態による半導体装置の製造方法の原理
を説明するための模式図であり、図１１は、本発明の第
２実施形態による半導体装置の製造方法の効果を説明す
るための特性図である。図８〜図１１を参照して、第２
実施形態による半導体装置の製造方法について説明す
る。なお、第２実施形態において結晶化を行うサンプル
１００の構造は、第１実施形態と同様の構造である。
【００２６】まず、図８を参照して、第２実施形態で用
いた実験装置について説明する。第２実施形態では、図
３に示した第１実施形態の実験装置の方形導波管６の代
わりに、チャンバ２４内に配置されるとともに、その一
端をチャンバ壁２２によって塞がれた導波管２１を用い
た。なお、第２実施形態の実験装置のその他の部分の構
成は、第１実施形態の実験装置と同様である。
【００２７】次に、図９には、図８に示した実験装置の
導波管２１の詳細が示されている。第２実施形態では、
図９に示すように、チャンバ２４（図１０参照）内に配
置された導波管２１内の一端が金属などからなるチャン
バ壁（反射板）２２によって塞がれている。そして、上
述したサンプル１００をテフロンからなるサンプルホル
ダ（図示せず）に載置した後、そのサンプルホルダを導
波管２１内のテフロンスペーサ２３上に導入した。
【００２８】ここで、図１０を参照して、第２実施形態
のサンプル１００の導入方向および導入位置について説
明する。図１０に示すように、一端をチャンバ壁（反射
板）２２によって塞がれた導波管２１にマイクロ波を発
振する場合、導波管２１内に定在波が生じる。チャンバ
壁２２に向かって発振された波長λｇのマイクロ波は、
チャンバ壁２２によって反射される。それによって、チ
ャンバ壁２２からλｇ／４（導波管２１内のマイクロ波
の波長λｇの１／４）の奇数倍（λｇ／４，３λｇ／
４，５λｇ／４，・・・）の位置で、マイクロ波の電界
強度が強くなる。
【００２９】ここで、チャンバ壁２２からλｇ／４の奇
数倍の位置に吸収膜５を配置する場合の吸収膜５でのマ
イクロ波の反射率Ｓ0は、以下の式（１）で表される。
【００３０】 Ｓ0＝（Ｒｓ−Ｚ0）／（Ｒｓ＋Ｚ0） ・・・（１） なお、Ｒｓは、吸収膜５のシート抵抗値であり、Ｚ
0は、空間インピーダンスである。この空間インピーダ
ンスは、自由空間においては、３７７Ωである。λｇ／
４の位置での吸収膜５におけるマイクロ波の透過率は０
であるので、反射率Ｓを小さくすることによって、吸収
膜５におけるマイクロ波の吸収率が増加する。すなわ
ち、Ｒｓ＝Ｚ0＝３７７Ω／□のとき、吸収膜５におけ
るマイクロ波の吸収率が最高となる。また、導波管２１
におけるマイクロ波の反射率Ｓ1は、以下の式（２）で
表される。
【００３１】 Ｓ1＝（Ｒｓ−Ｚcg）／（Ｒｓ＋Ｚcg） ・・・（２） 上記式（２）において、Ｚcgは、導波管２１内における
空間インピーダンスであり、以下の式（３）で表され
る。
【００３２】
【数１】 上記式（３）において、ａは、導波管２１の断面の長手
方向の長さを示す。この第２実施形態では、式（３）
に、Ｚ0＝３７７Ω／□，ａ＝１０９ｍｍ，λｇ＝１２
２ｍｍを代入することにより、Ｚcg＝４５７Ωが得られ
る。したがって、Ｒｓ＝Ｚcg＝４５７Ωとすることによ
って、導波管２１内での吸収膜５の反射率Ｓ1＝０とな
る。
【００３３】以上のように、吸収膜５を、チャンバ壁
（反射板）２２によって一端を塞がれた導波管２１内に
配置する場合、チャンバ壁２２からほぼλｇ／４（マイ
クロ波の波長の１／４）の奇数倍の間隔を隔てた位置に
吸収膜５を配置することによって、電界強度の強い位置
に吸収膜５を配置することができる。これにより、吸収
膜５におけるマイクロ波の吸収を効率良く行うことがで
きる。また、吸収膜５のシート抵抗を４５７Ω／□程度
にすることによって、マイクロ波の吸収を効率よく行う
ことができることが判明した。
【００３４】第２実施形態では、マイクロ波の導波管内
波長λｇ＝１４７．８ｍｍに、テフロンの誘電率ε＝
２．２を考慮した波長は、λｇ1＝λｇ・ε1/2＝９９．
６ｍｍであるので、吸収膜５が、チャンバ壁（反射端）
２２から約２４．９ｍｍの間隔を隔てた位置に配置され
るように、テフロンスペーサ２３の厚みを調整した。ま
た、吸収膜５の表面がチャンバ壁２２と平行になるよう
に、サンプル１００を配置した。
【００３５】次に、λｇ／４の位置のサンプル１００に
マイクロ波を照射した。これにより、照射されたマイク
ロ波によって吸収膜５が発熱し、その熱が吸収膜５から
放射されて絶縁膜４を拡散することにより、非晶質シリ
コン膜３ａにほぼ均一に伝達される。それによって、非
晶質シリコン膜３ａがほぼ均一にアニールされるので、
第１実施形態と同様、非晶質シリコン膜３ａがばらつく
ことなく均一に結晶化された。
【００３６】第２実施形態では、図６に示した第１実施
形態のマイクロ波の照射プロセスと同様のプロセスに従
って、シート抵抗２５０Ω／□を有する吸収膜５に、予
備加熱時間：３．０ｓｅｃ．のマイクロ波を照射した場
合、シート抵抗２５０Ω／□を有する吸収膜５に、予備
加熱時間：４．０ｓｅｃ．のマイクロ波を照射した場
合、および、シート抵抗５５０Ω／□を有する吸収膜５
に、予備加熱時間：５．５ｓｅｃ．のマイクロ波を照射
した場合の３種類のサンプルにおいて、シャッタ開口時
間に対する結晶化の割合を調べた。なお、３つのサンプ
ルにおける除冷時間は、０．５ｓｅｃ．である。図１１
には、シャッタ１１を閉じた状態で、結晶化が起こらな
い時間に、予備加熱時間および除冷時間を設定した後、
シャッタ１１を開閉することによって結晶化を行う場合
の、第２実施形態による非結晶シリコン膜３ａの結晶化
進行部分の面積の割合と、シャッタ開口時間との関係が
示されている。
【００３７】図１１を参照して、非晶質シリコン膜３ａ
の結晶化進行部分の面積の割合は、シャッタ開口時間に
ほぼ比例して増加していることがわかる。なお、シート
抵抗２５０Ω／□を有する吸収膜５に、予備加熱時間：
４．０ｓｅｃ．のマイクロ波を照射した場合には、シャ
ッタ開口時間４０ｍｓｅｃ．付近から吸収膜５の溶融が
見られた。また、シート抵抗５５０Ω／□を有する吸収
膜５に、予備加熱時間：５．５ｓｅｃ．のマイクロ波を
照射した場合には、シャッタ開口時間６５ｍｓｅｃ．付
近で吸収膜５の溶融が見られた。また、３つのサンプル
において、マイクロ波を数１０ｍｓｅｃ．の短時間照射
することによって、第１実施形態よりもさらに短時間
で、非晶質シリコン膜３ａを多結晶シリコン膜３に結晶
化できることがわかった。以上のように、第２実施形態
による吸収膜５は、第１実施形態に比べて高い効率でマ
イクロ波を吸収できることが判明した。
【００３８】第２実施形態では、上記のように、マイク
ロ波の反射端となるチャンバ壁２２からほぼλｇ／４の
間隔を隔てた位置に、吸収膜５の表面をチャンバ壁２２
と平行になるように配置することによって、マイクロ波
に対する吸収膜５の吸収率をより向上させることができ
る。これにより、吸収膜５をより効率よく加熱すること
ができる。その結果、第１実施形態に比べて、より短時
間で結晶化を行うことができるので、より生産性を向上
させることができる。
【００３９】また、第２実施形態では、第１実施形態と
同様、出力の安定したマイクロ波を吸収率の安定した吸
収膜５に照射し、その安定した発熱を利用して非晶質シ
リコン膜３ａを間接的に加熱することにより結晶化を行
うことによって、非晶質シリコン膜３ａをほぼ均一に加
熱することができる。
【００４０】なお、今回開示された実施形態は、すべて
の点で例示であって、制限的なものではないと考えられ
るべきである。本発明の範囲は、上記した実施形態の説
明ではなく特許請求の範囲によって示され、さらに特許
請求の範囲と均等の意味および範囲内でのすべての変更
が含まれる。
【００４１】たとえば、上記第１実施形態では、方形導
波管６の一部にシャッタ１１を設けて、方形導波管６内
に配置された小型のサンプル１００にマイクロ波を照射
したが、本発明はこれに限らず、マイクロ波の発振源に
おいてパルス状のマイクロ波を瞬間的に出力する方法を
用いてもよい。また、大型のサンプルにマイクロ波を照
射する場合、マイクロ波を導波管６と異なる導波管に切
り替える分岐を設けることにより、磁場などによってマ
イクロ波を制御する方法などを用いてもよい。さらに、
パルス状のマイクロ波を照射する代わりに、サンプルお
よびマイクロ波の少なくとも一方を移動しながらマイク
ロ波を吸収膜に照射する方法を用いてもよい。
【００４２】ここで、図１２には、図４に示した第１実
施形態の変形例による導波管の断面図が示されている。
図１２を参照して、この第１実施形態の変形例では、図
４に示した第１実施形態と同様、吸収膜の表面が導波管
３１内の電界にほぼ平行になるように大型のサンプル２
００が配置される。
【００４３】この場合、図４に示した第１実施形態で
は、小型のサンプル１００を方形導波管６内に配置する
のに対して、図１２に示した第１実施形態の変形例で
は、大型のサンプル２００を移動させながら、サンプル
２００の吸収膜にマイクロ波を照射する。具体的には、
方形導波管６には、方形導波管６と異なる導波管３１が
接続されている。この導波管３１は、直線状の導波管を
複数回折り曲げた形状を有するとともに、導波管３１の
側面の高電界の部分にスロット（開口部）３２が設けら
れている。そして、そのスロット３２からサンプル２０
０を挿入して通過させることによって、大型のサンプル
２００の吸収膜に連続的にマイクロ波を照射することが
できる。それによって、吸収膜を効率よく加熱すること
ができる。その結果、第１実施形態と同様の効果を得る
ことができる。
【００４４】また、上記第２実施形態では、導波管２１
内のλｇ／４の位置に配置された小型のサンプル１００
にマイクロ波を照射したが、本発明はこれに限らず、大
型のサンプルを移動させながらマイクロ波を照射しても
よい。たとえば、図１３に示す第２実施形態の第１変形
例では、図９に示した第２実施形態と同様、マイクロ波
の反射板４２からほぼλｇ／４の間隔を隔てた位置に、
サンプル２００の吸収膜が配置される。この場合、図９
に示した第２実施形態では、小型のサンプル１００を導
波管２１内に配置するのに対して、図１３に示した第２
実施形態の第１変形例では、大型のサンプル２００を導
波管４１内で移動させながら、大型のサンプル２００に
マイクロ波を照射する。
【００４５】具体的には、導波管４１の一部には、開口
部４１ａおよび４１ｂが設けられている。また、マイク
ロ波が照射される方向と垂直な方向にチャンバ壁などか
らなる反射板４２が設けられている。大型のサンプル２
００を開口部４１ａから挿入し、反射板４２からほぼλ
／４の間隔を隔てた位置を通過させることによって、サ
ンプル２００の吸収膜を効率よく加熱することができ
る。その結果、第２実施形態と同様、短時間で結晶化を
行うことができるので、生産性を向上させることができ
る。なお、この第２実施形態の第１変形例では、開口部
４１ａおよび４１ｂの近傍に、チョーク構造を設けるこ
とによって、高周波回路的にみて、開口部４１ａおよび
４１ｂを設けない場合と等価な構成とすることができ
る。これにより、開口部４１ａおよび４１ｂを設けたと
しても、マイクロ波のもれなどを考慮する必要がない。
【００４６】次に、図１４には、図９に示した第２実施
形態の第２変形例による導波管の概略図が示されてい
る。図１４を参照して、この第２実施形態の第２変形例
では、図９に示した第２実施形態と同様、マイクロ波の
反射板５３からほぼλ／４の間隔を隔てた位置に、サン
プル２００の吸収膜が配置される。
【００４７】この場合、図９に示した第２実施形態で
は、小型のサンプル１００を導波管２１内に配置するの
に対して、図１４に示した第２実施形態の第２変形例で
は、大型のサンプル２００を導波管５１の外側で移動さ
せながら、大型のサンプル２００にマイクロ波を照射す
る。具体的には、導波管５１の一方の側面には、高電界
の部分にスリット５２が設けられている。また、マイク
ロ波が照射される方向と垂直な方向に、スリット５２と
対向するようにチャンバ壁などからなる反射板５３が設
けられている。スリット５２から放出されるマイクロ波
は、反射板５３に照射されて、定在波が発生する。この
ため、大型のサンプル２００を反射板５３と平行な方向
に、反射板５３からほぼλ／４の間隔を隔てた位置に、
サンプル２００を通過させることによって、サンプル２
００の吸収膜を効率よく加熱することができる。その結
果、第２実施形態と同様、短時間で結晶化を行うことが
できるので、生産性を向上させることができる。
【００４８】次に、図１５には、図９に示した第２実施
形態の第３変形例による導波管の概略図が示されてい
る。図１５を参照して、この第２実施形態の第３変形例
では、図９に示した第２実施形態と同様、マイクロ波の
反射板６１からほぼλ／４の間隔を隔てた位置に、サン
プル２００の吸収膜が配置される。
【００４９】この場合、図９に示した第２実施形態で
は、小型のサンプル１００を導波管２１内に配置するの
に対して、図１４に示した第２実施形態の第３変形例で
は、導波管２１の先端に設けられた複数の中仕切りを有
するホーン型の電波収束レンズ６２を用いることによっ
て、大型のサンプル２００にマイクロ波を照射する。具
体的には、ホーン型の電波収束レンズ６２によって、線
状または点状のマイクロ波が反射板６１に集光される。
チャンバ壁などからなる反射板６１は、マイクロ波が照
射される方向と垂直な方向に、ホーン型の電波収束レン
ズ６２と対向するように設けられている。ホーン型の電
波収束レンズ６２によって集光されるマイクロ波は、反
射板６１に照射されて、定在波が発生する。このため、
大型のサンプル２００を反射板６１と平行な方向に、反
射板６１からほぼλ／４の間隔を隔てた位置を通過させ
ることによって、サンプル２００の吸収膜を効率よく加
熱することができる。その結果、第２実施形態と同様、
短時間で結晶化を行うことができるので、生産性を向上
させることができる。
【００５０】
【発明の効果】以上のように、本発明によれば、非晶質
シリコン膜の多結晶化をばらつくことなく均一に、か
つ、効率よく行うことが可能な半導体装置の製造方法を
提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体装置の製造
方法を説明するための断面図である。
【図２】本発明の第１実施形態による半導体装置の製造
方法を説明するための断面図である。
【図３】本発明の第１実施形態に用いる実験装置の全体
構成を示した概略図である。
【図４】本発明の第１実施形態による半導体装置の製造
方法を説明するための概略図である。
【図５】本発明の第１実施形態による半導体装置の製造
方法を説明するための概略図である。
【図６】本発明の第１実施形態による半導体装置の製造
方法を説明するための相関図である。
【図７】本発明の第１実施形態による半導体装置の製造
方法の効果を説明するための特性図である。
【図８】本発明の第２実施形態に用いる実験装置の全体
構成を示した概略図である。
【図９】本発明の第２実施形態による半導体装置の製造
方法を説明するための概略図である。
【図１０】本発明の第２実施形態による半導体装置の製
造方法の原理を説明するための模式図である。
【図１１】本発明の第２実施形態による半導体装置の製
造方法の効果を説明するための特性図である。
【図１２】本発明の第１実施形態の変形例による半導体
装置の製造方法を示した概略図である。
【図１３】本発明の第２実施形態の変形例による半導体
装置の製造方法を示した概略図である。
【図１４】本発明の第２実施形態の変形例による半導体
装置の製造方法を示した概略図である。
【図１５】本発明の第２実施形態の変形例による半導体
装置の製造方法を示した概略図である。
【符号の説明】
１ ガラス基板（基板） ３ａ 非晶質シリコン膜（非晶質膜） ５ 吸収膜（導電膜） ６ 方形導波管（導波管） ２１、３１、４１、５１ 導波管 ５２ スリット ６２ 電波収束レンズ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 基板上に非晶質膜を形成する工程と、 前記基板上に導電膜を形成する工程と、 前記導電膜の表面が、導波管内の電界にほぼ平行になる
    ように、前記基板を配置する工程と、 前記導電膜に電磁波を照射することにより前記導電膜を
    発熱させ、その熱を利用して前記非晶質膜を結晶化する
    工程とを備えた、半導体装置の製造方法。
  2. 【請求項２】 前記基板を配置する工程は、 前記電磁波の反射端面からほぼλ／４の奇数倍の間隔を
    隔てた位置に、前記基板を配置する工程を含む、請求項
    １に記載の半導体装置の製造方法。
  3. 【請求項３】 前記非晶質膜を結晶化する工程は、 前記導波管の先端部に電波収束レンズを配置する工程
    と、 前記導電膜の表面に、前記電波収束レンズによって収束
    された前記電磁波を照射する工程とを含む、請求項２に
    記載の半導体装置の製造方法。
  4. 【請求項４】 前記非晶質膜を結晶化する工程は、 前記導波管にスリットを設けることにより、前記導波管
    のスリットから線状に電磁波を放出させることによっ
    て、前記導電膜の表面に前記電磁波を照射する工程を含
    む、請求項２に記載の半導体装置の製造方法。
  5. 【請求項５】 前記非晶質膜を結晶化する工程は、 前記導電膜にパルス状の前記電磁波を照射することによ
    り、前記導電膜を発熱させ、その熱を利用して前記非晶
    質膜を結晶化する工程を含む、請求項１または２に記載
    の半導体装置の製造方法。
  6. 【請求項６】 前記非晶質膜を結晶化する工程は、 前記導電膜が形成された基板および電磁波の少なくとも
    一方を移動しながら前記電磁波を前記導電膜に照射する
    ことにより、前記導電膜を発熱させ、その熱を利用して
    前記非晶質膜を結晶化する工程を含む、請求項１または
    ２に記載の半導体装置の製造方法。
  7. 【請求項７】 前記電磁波は、マイクロ波を含み、 前記導電膜は、抵抗膜を含む、請求項１〜６のいずれか
    １項に記載の半導体装置の製造方法。
JP2001089422A 2001-03-27 2001-03-27 半導体装置の製造方法 Pending JP2002289521A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001089422A JP2002289521A (ja) 2001-03-27 2001-03-27 半導体装置の製造方法
US10/091,429 US6559034B2 (en) 2001-03-27 2002-03-07 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001089422A JP2002289521A (ja) 2001-03-27 2001-03-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002289521A true JP2002289521A (ja) 2002-10-04

Family

ID=18944351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001089422A Pending JP2002289521A (ja) 2001-03-27 2001-03-27 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6559034B2 (ja)
JP (1) JP2002289521A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109528A (ja) * 2010-10-28 2012-06-07 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
JP2012109527A (ja) * 2010-10-28 2012-06-07 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
JP2013065623A (ja) * 2011-09-15 2013-04-11 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
WO2017056243A1 (ja) * 2015-09-30 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080295882A1 (en) * 2007-05-31 2008-12-04 Thinsilicon Corporation Photovoltaic device and method of manufacturing photovoltaic devices
KR101362890B1 (ko) * 2007-08-28 2014-02-17 주성엔지니어링(주) 마이크로 웨이브를 이용하는 박막태양전지의 제조방법 및이를 위한 박막 증착 장치
JP5537102B2 (ja) * 2009-09-11 2014-07-02 株式会社東芝 半導体装置の製造方法
CN105047560A (zh) * 2015-07-01 2015-11-11 复旦大学 微波退火工艺
US9704712B1 (en) * 2015-12-30 2017-07-11 Infineon Technologies Ag Method of making a semiconductor device formed by thermal annealing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0194686A (ja) * 1987-10-07 1989-04-13 Yuuseishiyou Tsushin Sogo Kenkyusho 偏光反射特性を利用した開放共鳴器
US6013565A (en) * 1991-12-16 2000-01-11 Penn State Research Foundation High conductivity thin film material for semiconductor device
US5837331A (en) * 1996-03-13 1998-11-17 Motorola, Inc. Amorphous multi-layered structure and method of making the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109528A (ja) * 2010-10-28 2012-06-07 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
JP2012109527A (ja) * 2010-10-28 2012-06-07 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
US8557720B2 (en) 2010-10-28 2013-10-15 Hitachi Kokusai Electric, Inc. Substrate processing apparatus and method of manufacturing a semiconductor device
TWI473191B (zh) * 2010-10-28 2015-02-11 Hitachi Int Electric Inc 基板處理設備、製造半導體裝置之方法及基板處理方法
JP2013065623A (ja) * 2011-09-15 2013-04-11 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
US9171724B2 (en) 2011-09-15 2015-10-27 Hitachi Kokusaielectric Inc. Substrate processing apparatus and method for manufacturing semiconductor device
WO2017056243A1 (ja) * 2015-09-30 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JPWO2017056243A1 (ja) * 2015-09-30 2018-04-19 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10381241B2 (en) 2015-09-30 2019-08-13 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Also Published As

Publication number Publication date
US6559034B2 (en) 2003-05-06
US20020164864A1 (en) 2002-11-07

Similar Documents

Publication Publication Date Title
TWI224868B (en) Method of forming poly-silicon thin film transistor
EP1537938A2 (en) Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
EP0966029A1 (en) Method of producing silicon oxide film, method of manufacturing semiconductor device, semiconductor device, display, and infrared irradiating device
US20110217849A1 (en) Device and method for producing dielectric layers in microwave plasma
JP2004158795A (ja) 半導体装置の作製方法及びレーザ照射装置
US10872767B2 (en) Laser annealing apparatus, and fabrication methods of polycrystalline silicon thin film and thin film transistor
JP2002289521A (ja) 半導体装置の製造方法
JP2003318182A (ja) 低温下における半導体フィルムの加熱処理装置
JP4589606B2 (ja) 半導体装置の製造方法
CN104641730B (zh) 等离子体处理装置以及等离子体处理方法
JP2004111584A (ja) 半導体装置の製造方法
JP2007317991A (ja) 半導体装置の製造方法並びに薄膜トランジスタ
JP2001223175A (ja) レーザアニール装置およびレーザアニール方法
JP4937546B2 (ja) 半導体装置の製造方法および表示装置
JP2008243965A (ja) 半導体処理装置および半導体処理方法
JP2009094404A (ja) 熱処理方法及び熱処理装置
JP2012069817A (ja) 薄膜半導体基板の製造方法
US20140256118A1 (en) Method for forming polysilicon using high energy radiation source
JPS6232653A (ja) 薄膜トランジスタの製造方法
JP4159433B2 (ja) レーザアニーリング装置
JPS6221209A (ja) 高周波アニ−ル方法
JP2015115401A (ja) レーザアニール方法およびレーザアニール装置
JP6450932B2 (ja) プラズマ処理装置及び方法
CN111095482A (zh) 处理靶材料的方法
US11621168B1 (en) Method and system for doping semiconductor materials