JP5537102B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5537102B2 JP5537102B2 JP2009210550A JP2009210550A JP5537102B2 JP 5537102 B2 JP5537102 B2 JP 5537102B2 JP 2009210550 A JP2009210550 A JP 2009210550A JP 2009210550 A JP2009210550 A JP 2009210550A JP 5537102 B2 JP5537102 B2 JP 5537102B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon substrate
- film
- manufacturing
- plane orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 87
- 229910052710 silicon Inorganic materials 0.000 claims description 85
- 239000010703 silicon Substances 0.000 claims description 85
- 239000000758 substrate Substances 0.000 claims description 81
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 30
- 239000013078 crystal Substances 0.000 claims description 26
- 238000005468 ion implantation Methods 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 description 50
- 230000015572 biosynthetic process Effects 0.000 description 19
- 239000007790 solid phase Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 12
- 230000007547 defect Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000013081 microcrystal Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- -1 and for example Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、半導体装置の製造方法に係わり、例えば固相エピタキシャル成長の方法に関する。
ＬＳＩの製造における結晶成長技術のひとつとして、固相エピタキシャル成長が知られている（例えば、特許文献１）。
固相エピタキシャル成長は、例えば次のような方法で行われる。ある面方位を有するシリコン基板を下地とし、シリコン基板上にアモルファスシリコンを形成する。その後、ランプ加熱を行い、アモルファスシリコンを下地のシリコン基板と同じ面方位を有する結晶シリコンに変える。
このように、固相エピタキシャル成長にランプ加熱を用いる場合、結晶成長のためには摂氏５５０度以上の高温が必要である。しかし、高温のランプ加熱を行うと、面方位が崩れる、単結晶シリコンではなく多結晶シリコンが形成され、所望の面方位を有する結晶が得られないという問題があった。
本発明は、上記問題点を解決するためになされたもので、固相エピタキシャル成長によって、所望の面方位を有する結晶を得ることが可能な半導体装置の製造方法を提供することを目的としている。
本発明の一態様に係わる半導体装置の製造方法は、第１の面方位を有するシリコン基板上の一部に、アモルファス層を形成する工程と、前記アモルファス層にマイクロ波を照射し、前記アモルファス層を前記シリコン基板と前記アモルファス層の界面から第１の面方位を有する結晶層とする工程と、を有しており、前記結晶層を形成する工程において、前記第１の面方位を有する前記シリコン基板の温度が摂氏２００度以上摂氏５５０度以下であることを特徴とする。
本発明によれば、固相エピタキシャル成長によって、所望の面方位を有する結晶を得ることが可能な半導体装置の製造方法を提供することができる。
以下、本発明の実施形態について、図面を参照して説明する。
図１はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを模式的に示した断面図である。
図１に示すように、シリコン基板１は第１の面方位（１００）を有する（１００）シリコン基板１１と、第２の面方位（１１０）を有する（１１０）シリコン基板１２からなり、ＰＭＯＳＦＥＴ（P-ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）形成領域は、シリコン基板１の表面側の面方位が（１１０）の領域であり、ＮＭＯＳＦＥＴ（Ｎ-ｃｈａｎｎｅｌ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）形成領域は、シリコン基板１の表面側の面方位が（１００）の領域である。このように、ＰＭＯＳＦＥＴとＮＭＯＳＦＥＴをそれぞれ異なる面方位のシリコン基板上に形成することでＣＭＯＳトランジスタの動作速度を高めることができる。
さらにＰＭＯＳＦＥＴ形成領域とＮＭＯＳＦＥＴ形成領域を分離するように、素子分離絶縁膜２がある。また、ＰＭＯＳＦＥＴ形成領域とＮＭＯＳＦＥＴ形成領域のそれぞれに、ＰＭＯＳＦＥＴとＮＭＯＳＦＥＴがある。ＰＭＯＳＦＥＴとＮＭＯＳＦＥＴは、例えば膜厚１．５ｎｍのシリコン酸化膜からなるゲート絶縁膜３、膜厚１００ｎｍのホウ素あるいはリンを含む多結晶シリコン膜からなるゲート電極４、シリコン窒化膜からなる側壁絶縁膜５および拡散層６を有するトランジスタである。
ゲート絶縁膜３は、例えば膜厚２ｎｍのＨｆＳｉＯＮなどの高誘電率絶縁膜を用いても良く、ＰＭＯＳＦＥＴとＮＭＯＳＦＥＴでゲート絶縁膜３の組成が異なっていても良い。またゲート電極４は、例えば膜厚２０ｎｍのＴｉＮと膜厚８０ｎｍの多結晶シリコン膜の積層構造であっても良く、ＰＭＯＳＦＥＴとＮＭＯＳＦＥＴで膜厚および膜種が異なっていても良い。
次に、図２乃至図５を参照して、実施例１に係るＣＭＯＳトランジスタの製造方法を説明する。
図２に示すように、（１００）シリコン基板１１上に（１１０）シリコン基板１２を張り付けた後、研磨して（１１０）シリコン基板１２を薄膜化する。このとき、（１１０）シリコン基板１２は、少なくともトランジスタのチャネル部に存在すれば良く、（１１０）シリコン基板１２の膜厚は、後で形成する素子分離絶縁膜２の膜厚よりも薄いことが必要である。
次に、図３に示すように、レジスト７でＰＭＯＳＦＥＴ形成領域を覆い、ＮＭＯＳＦＥＴ形成領域に、例えばＧｅイオンを注入する。ＮＭＯＳＦＥＴ形成領域の（１１０）シリコン基板１２はアモルファス層であるアモルファスシリコン領域１３となる。このとき、アモルファスシリコン領域１３と（１００）シリコン基板１１の界面付近にはイオン注入による結晶欠陥が生じる。また、ＰＭＯＳＦＥＴ形成領域を覆うマスクとして用いるのはレジストに限らず、シリコン酸化膜、シリコン窒化膜でも良い。アモルファスシリコン形成のためのイオン注入は、Ｇｅイオンに限らず、例えば高加速でＢＦ２イオンを注入しても良い。
次に、図４に示すように、レジスト７を除去したのち２．４５ＧＨｚ以上２５ＧＨｚ以下のマイクロ波を照射する。このとき照射するマイクロ波のパワーは、１０Ｗ／ｃｍ２以上１０ｋＷ／ｃｍ２以下、照射時間は３０秒以上１時間以下である。このようなマイクロ波の照射によって、アモルファスシリコン領域１３を(１００)シリコン基板１１と同じ面方位を有する結晶層とする。つまり、固相エピタキシャル成長により、アモルファスシリコン領域１３を結晶化し、（１００）シリコンからなる結晶層とする。これによって、表面側に（１１０）シリコン基板１２と（１００）シリコン基板１１の２種類の面方位を有するシリコン基板１が得られる。
またマイクロ波を照射することでシリコンの分極反転が周期的に起こり、この影響によりシリコンの振動が始まる。その結果、シリコン基板１の温度が上昇するが、シリコン基板１の温度は摂氏２００度以上、摂氏５５０度以下である。
マイクロ波の周波数は、ＩＳＭ（工業・科学・医療用 ／ Industrial，Scientific and Medical Use ）バンドとして指定されている２．４５ＧＨｚ、５．８０ＧＨｚ、２４．１２５ＧＨｚが望ましい。それは、マイクロ波を発生させるマグネトロン等が安価に入手できるためである。なお、通常、使用するマイクロ波は、一定の周波数幅があり、上記の２．４５ＧＨｚ、５．８０ＧＨｚ、２４．１２５ＧＨｚは、使用するマイクロ波の周波数幅に含まれる周波数である。
さらに、図５に示すように、ＰＭＯＳＦＥＴ形成領域とＮＭＯＳＦＥＴ形成領域を分離するために、既知の方法で素子分離絶縁膜２を形成する。このとき、素子分離絶縁膜２の底面は、ＰＭＯＳＦＥＴ形成領域における（１１０）シリコン基板１２と（１００）シリコン基板１１の界面よりも深くする必要がある。
この後は、既知の方法で、ＰＭＯＳＦＥＴ形成領域とＮＭＯＳＦＥＴ形成領域のそれぞれに、ゲート絶縁膜３、ゲート電極４、側壁絶縁膜５および拡散層６を形成し、図１のようなＣＭＯＳトランジスタを形成する。
本実施形態では、マイクロ波照射により、固相エピタキシャル成長が進行したが、マイクロ波照射の代わりに従来のようなランプ加熱を行うと、次のような問題が生じる。
図３のように、イオン注入によってアモルファスシリコン領域１３を形成するときに、アモルファスシリコン領域１３と（１００）シリコン基板１１の界面付近には結晶欠陥が生じる。固相エピタキシャル成長の時のランプ加熱が不十分な場合、例えば摂氏１０００度、１０秒程度のランプ加熱の場合には、図６に示すように結晶欠陥が残存し、接合リークを引き起こすという問題がある。
また、結晶欠陥が消失する程度までランプ加熱温度が高い場合、またはランプ加熱温度が低い場合でもランプ加熱時間が長い場合には、図７に示すように（１１０）シリコン基板１２が徐々に（１００）シリコン基板１１に変化し、（１１０）シリコン基板１２の領域が小さくなるか、消失してしまう。これは、（１００）シリコン基板１１が、（１１０）シリコン基板１２よりも表面エネルギーが小さく、安定なためである。
このように、固相エピタキシャル成長にランプ加熱を用いた場合、（１１０）と（１００）の２種類の面方位を有するシリコン基板を形成することができない。
本実施形態では、固相エピタキシャル成長にマイクロ波照射を用いている。アモルファスシリコン領域１３にマイクロ波が照射されると、アモルファスシリコン領域１３中のシリコン原子が振動し、結晶格子位置に移動することで結晶化する。また、（１００）シリコン基板１１とアモルファスシリコン領域１３との界面から、アモルファスシリコン領域１３の結晶化は進行する。よって、イオン注入によって生じた結晶欠陥を除去することができ、さらに、アモルファスシリコン領域１３を多結晶シリコンではなく、（１００）シリコン基板１１の結晶情報を引き継いだ（１００）単結晶にすることができる。
また、マイクロ波照射時にシリコン基板１をヒーターなどで加熱しても良いが、マイクロ波を照射することでシリコン基板１の温度が上昇する。そのため、マイクロ波以外の加熱源を使用しなくても良い。さらに、マイクロ波を照射したときのシリコン基板１の温度は摂氏５５０度以下である。よって、（１１０）シリコン基板１２の領域が縮小することはない。
さらに、固相エピタキシャル成長の速度は、マイクロ波のパワーのみで制御可能である。例えば、マイクロ波のパワーを１０００Ｗ／ｃｍ２以上にすると、５分以内の処理時間でアモルファスシリコン領域１３を結晶化することができる。
また、本実施例では、ゲート絶縁膜３、ゲート電極４、側壁絶縁膜５および拡散層６を形成し、図１のようなＣＭＯＳトランジスタを形成したが、トランジスタに限らず、例えばメモリを形成しても良い。
図８乃至図１１を参照して、実施例２に係る半導体装置の製造方法を説明する。
実施例２では、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）領域へのトランジスタ形成において、ＳＯＩ領域の形成にマイクロ波照射による固相エピタキシャル成長を適用した例を示す。
図８に示すように、シリコン基板１０１上に、例えば膜厚２００ｎｍのシリコン酸化膜１０２を熱酸化法により形成した後、例えばレジストをマスクにしたＲＩＥ法により、シリコン酸化膜１０２の一部を開口する。開口部においては、シリコン基板１０１が露出している。
次に、図９に示すように、露出したシリコン基板１０１およびシリコン酸化膜１０２の表面上に、ＳｉＨ４を用いた減圧ＣＶＤ法により堆積温度摂氏５５０度で、膜厚２００ｎｍのアモルファス層となるアモルファスシリコン膜１０３を形成する。
次に、図１０に示すように、２．４５ＧＨｚ以上２５ＧＨｚ以下のマイクロ波を照射する。このとき、マイクロ波のパワーは１０Ｗ／ｃｍ２以上１０ｋＷ／ｃｍ２以下、照射時間は３０秒以上１時間以下である。このようなマイクロ波照射によって、アモルファスシリコン膜１０３をシリコン基板１０１と同じ面方位を有する結晶層とする。マイクロ波を照射することにより、アモルファスシリコン層１０３中のシリコン原子が振動し、結晶格子位置に移動する。このような固相エピタキシャル成長により、アモルファスシリコン膜１０３が結晶化し、単結晶シリコン膜１０４になる。
図１１（ａ）に示すように、結晶化はまずシリコン基板１０１とアモルファスシリコン膜１０３の界面から、アモルファスシリコン膜１０３の膜厚方向に向かって進み、アモルファスシリコン膜１０３の上面と同じ高さまで進行する。その後、図１１（ｂ）に示すように、シリコン酸化膜１０２上をシリコン基板１０１の上面と平行方向に進行する。このようにして、ＳＯＩ領域を形成する。
さらに、ＳＯＩ領域とＳＯＩ領域以外の高さを合わせるために、例えばＣＭＰ処理を行っても良い。その後、ＳＯＩ領域上に、既知の方法でゲート絶縁膜１０５、ゲート電極１０６、側壁絶縁膜１０７および拡散層１０８からなるＭＯＳＦＥＴを形成し、図１２のようなトランジスタとする。
従来のように、固相エピタキシャル成長にランプ加熱を用いる場合、摂氏６００度では、処理に数時間かかるため、スループットを考慮すると摂氏６００度以上の温度で加熱することが必要である。その場合、図１３のように、アモルファスシリコン膜１０３の内部や、アモルファスシリコン膜１０３とシリコン酸化膜１０２との界面に微結晶が形成される。この微結晶の平均的な大きさは、核生成頻度Ｎ（個／ｓ）と核成長速度Ｖｃ（ｍ／ｓ）により決まり、Ｖｃ／Ｎ（個／ｍ）と表される。このような微結晶が結晶核となり、多結晶シリコン膜が形成され易くなる。よって、トランジスタ形成が可能な十分広い領域に単結晶シリコン膜１０４を形成することは難しい。
それに対して、本実施形態では、マイクロ波照射により固相エピタキシャル成長をしている。マイクロ波照射によって、シリコン基板１０１は摂氏２００度以上、摂氏５５０度以下、典型的には摂氏５２５度以下になる。摂氏５２５度という低温のため、図１３に示したような微結晶の生成が抑制される。つまり、微結晶による多数の結晶核が存在することはなく、シリコン基板１０１を結晶核とした固相成長のみが進行する。また、この場合の処理時間は３０秒以上、１時間以下であり、従来プロセスに比較してスループットを向上することができる。
本実施形態では、アモルファスシリコン膜１０３を結晶化したが、結晶化するのはアモルファスシリコンに限らず、シリコンにゲルマニウムや炭素が含まれていても構わない。
また、アモルファスシリコン膜１０３の成膜後に、シリコン基板１０１の全面に、ＧｅやＡｒ等のイオン注入を行い、シリコン基板１０１とアモルファスシリコン膜１０３の界面の自然酸化膜を除去しても良い。
この場合には、図１４に示すように、シリコン酸化膜１０２の開口部Ｘ上のアモルファスシリコン膜１０３を通過できる程度の加速電圧で、イオン注入を行う必要がある。そのため、シリコン基板１０１とシリコン酸化膜１０２の界面にもイオンが注入される。その結果、シリコン基板１０１とシリコン酸化膜１０２の界面がミキシングされて、シリコン基板１０１の上面がアモルファスシリコンとなる。
また、イオン注入によってシリコン基板１０１に生じた結晶欠陥は、固相エピタキシャル成長のときに行うマイクロ波照射によって回復できる。
さらに、シリコン酸化膜１０２は、本実施形態のようにシリコン基板１０１に対して垂直に加工される必要はなく、図１５のようにシリコン酸化膜１０２の開口部Ｙが曲線に加工されていても良い。例えば、シリコン酸化膜１０２の一部を開口するときに、フッ酸のような薬液を用いてシリコン酸化膜１０２をエッチングすることで、図１５の形状となる。
図１５のような形状のときに、アモルファスシリコン膜１０３の成膜後にイオン注入を行い、シリコン基板１０１とアモルファスシリコン膜１０３の界面の自然酸化膜を除去しても良い。
この場合には、シリコン酸化膜１０２の開口部Ｙ上のアモルファスシリコン膜１０３を通過できる程度の加速電圧で、イオン注入を行ったとしても、シリコン基板１０１とシリコン酸化膜１０２の界面にはイオンが注入されない。これは、シリコン酸化膜１０２の開口部Ｙにおけるアモルファスシリコン膜１０３の膜厚が、開口されていない部分におけるシリコン酸化膜１０２とアモルファスシリコン膜１０３の合計膜厚よりも薄いためである。
よって、イオン注入後の形状は図１６のように、シリコン酸化膜１０２とシリコン基板１０１の界面よりも下方まで、アモルファスシリコン膜１０３となる。しかし、シリコン基板１０１とシリコン酸化膜１０２の界面は、アモルファスシリコンにはならない。
また、アモルファスシリコン膜１０３の成膜前に、摂氏８００度程度のＨ２アニールを行うことによっても、露出したシリコン基板１０１上の自然酸化膜を除去することができる。さらに、Ｈ２アニールをアモルファスシリコン膜１０３の成膜と同一の炉で行うかＨ２アニールとアモルファスシリコン膜１０３の形成を、真空を破らないクラスター装置を用いて行うことが望ましい。Ｈ２アニール後、アモルファスシリコン膜１０３の成膜前に、露出したシリコン基板１０１が大気に曝されることがないため、シリコン基板１０１とアモルファスシリコン膜１０３との界面における自然酸化膜を消失させるかまたはより薄膜化することが可能となる。
また、シリコン酸化膜１０２は、本実施形態のようにシリコン基板１０１に対して垂直に加工される必要はなく、図１７のようにシリコン基板１０１に対して斜めに加工されていても良い。
図１７のような形状は、例えば、図１８のような方法で形成することができる。図１８（ａ）のように、シリコン基板１０１上の一部にシリコン窒化膜１０９を形成する。その後、図１８（ｂ）のようにシリコン基板１０１の全面を酸化し、シリコン酸化膜１０２を形成する。図１８（ｃ）のようにシリコン窒化膜１０９を薬液で除去し、開口部Ｚを形成する。さらに、開口部Ｚの自然酸化膜をフッ酸のような薬液を用いて除去した後、全面にアモルファスシリコン膜１０３を形成する。
この場合には、図１５の形状のときと同様に、シリコン酸化膜１０２の開口部Z上のアモルファスシリコン膜１０３を通過できる程度の加速電圧で、イオン注入を行ったとしても、シリコン基板１０１とシリコン酸化膜１０２の界面にはイオンが注入されない。
よって、イオン注入後の形状は図１９のように、シリコン酸化膜１０２とシリコン基板１０１の界面よりも下方まで、アモルファスシリコン膜１０３となる。しかし、シリコン基板１０１とシリコン酸化膜１０２の界面は、アモルファスシリコンにはならない。
アモルファスシリコン膜１０３の成膜前にＨ２アニールを行うこと、Ｈ２アニールとアモルファスシリコン膜１０３の成膜を同一の炉で行っても良いことは言うまでもない。
また、本実施例では、ＳＯＩ領域上に図１２のようなトランジスタを形成しているが、トランジスタに限らず、例えばメモリを形成しても良い。
本発明は上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々に変形して実施することができる。
１・・・ シリコン基板
１１・・・ （１００）シリコン基板
１２・・・ （１１０）シリコン基板
１３・・・ アモルファスシリコン領域
２・・・ 素子分離絶縁膜
３・・・ ゲート絶縁膜
４・・・ ゲート電極
５・・・ 側壁絶縁膜
６・・・ 拡散層
７・・・ レジスト
１０１・・・ シリコン基板
１０２・・・ シリコン酸化膜
１０３・・・ アモルファスシリコン膜
１０４・・・ 単結晶シリコン膜
１０５・・・ ゲート絶縁膜
１０６・・・ ゲート電極
１０７・・・ 側壁絶縁膜
１０８・・・ 拡散層
１０９・・・ シリコン窒化膜
１１・・・ （１００）シリコン基板
１２・・・ （１１０）シリコン基板
１３・・・ アモルファスシリコン領域
２・・・ 素子分離絶縁膜
３・・・ ゲート絶縁膜
４・・・ ゲート電極
５・・・ 側壁絶縁膜
６・・・ 拡散層
７・・・ レジスト
１０１・・・ シリコン基板
１０２・・・ シリコン酸化膜
１０３・・・ アモルファスシリコン膜
１０４・・・ 単結晶シリコン膜
１０５・・・ ゲート絶縁膜
１０６・・・ ゲート電極
１０７・・・ 側壁絶縁膜
１０８・・・ 拡散層
１０９・・・ シリコン窒化膜
Claims (5)
- 第１の面方位を有するシリコン基板上の一部に、アモルファス層を形成する工程と、前記アモルファス層にマイクロ波を照射し、前記アモルファス層を前記シリコン基板と前記アモルファス層の界面から第１の面方位を有する結晶層とする工程と、
を有しており、
前記結晶層を形成する工程において、前記第１の面方位を有する前記シリコン基板の温度が摂氏２００度以上摂氏５５０度以下であることを特徴とする半導体装置の製造方法。 - 前記結晶層上にトランジスタやメモリを形成する工程をさらに有していることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記アモルファス層は、前記第１の面方位を有するシリコン基板上に第２の面方位を有するシリコン基板を形成し、前記第２の面方位を有するシリコン基板にイオン注入を行うことで形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記アモルファス層は、前記第１の面方位を有するシリコン基板上にシリコン酸化膜を形成し、前記シリコン酸化膜の一部を除去して、前記第１の面方位を有するシリコン基板の一部を露出した後、前記露出した第１の面方位を有するシリコン基板上及び前記シリコン酸化膜上に形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第１の面方位が（１００）であり、前記第２の面方位が（１１０）であることを特徴とする請求項３に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009210550A JP5537102B2 (ja) | 2009-09-11 | 2009-09-11 | 半導体装置の製造方法 |
| US12/878,780 US8093141B2 (en) | 2009-09-11 | 2010-09-09 | Method of fabricating a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009210550A JP5537102B2 (ja) | 2009-09-11 | 2009-09-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011061072A JP2011061072A (ja) | 2011-03-24 |
| JP5537102B2 true JP5537102B2 (ja) | 2014-07-02 |
Family
ID=43948342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009210550A Expired - Fee Related JP5537102B2 (ja) | 2009-09-11 | 2009-09-11 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8093141B2 (ja) |
| JP (1) | JP5537102B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329200A (ja) * | 2006-06-06 | 2007-12-20 | Toshiba Corp | 半導体装置の製造方法 |
| US9981193B2 (en) | 2009-10-27 | 2018-05-29 | Harmonix Music Systems, Inc. | Movement based recognition and evaluation |
| US9358456B1 (en) | 2010-06-11 | 2016-06-07 | Harmonix Music Systems, Inc. | Dance competition game |
| JP2012182312A (ja) | 2011-03-01 | 2012-09-20 | Toshiba Corp | 半導体装置の製造方法 |
| JP5615207B2 (ja) | 2011-03-03 | 2014-10-29 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2012234864A (ja) * | 2011-04-28 | 2012-11-29 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP5659098B2 (ja) | 2011-07-19 | 2015-01-28 | 株式会社東芝 | 半導体装置の製造方法 |
| US20130075747A1 (en) * | 2011-09-23 | 2013-03-28 | Robert J. Purtell | Esd protection using low leakage zener diodes formed with microwave radiation |
| JP2014063897A (ja) | 2012-09-21 | 2014-04-10 | Toshiba Corp | 半導体装置の製造方法、アニール装置及びアニール方法 |
| JP6596285B2 (ja) | 2015-09-24 | 2019-10-23 | 東芝メモリ株式会社 | マイクロ波照射装置および基板処理方法 |
| FI128442B (en) * | 2017-06-21 | 2020-05-15 | Turun Yliopisto | Silicon structure with crystalline silica |
| US20230420546A1 (en) * | 2022-06-24 | 2023-12-28 | Nxp Usa, Inc. | Transistor with current terminal regions and channel region in layer over dielectric |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2513659A1 (fr) * | 1981-09-29 | 1983-04-01 | Centre Nat Rech Scient | Procede de recuit superficiel par energie micro-onde pulsee de materiaux semi-conducteurs |
| JPS5946105B2 (ja) * | 1981-10-27 | 1984-11-10 | 日本電信電話株式会社 | バイポ−ラ型トランジスタ装置及びその製法 |
| JPS63261714A (ja) * | 1987-04-20 | 1988-10-28 | Sanyo Electric Co Ltd | Ｓｏｉ基板の製造方法 |
| JP2775503B2 (ja) * | 1990-03-13 | 1998-07-16 | 三菱電機株式会社 | 接合ゲート型電界効果トランジスタの製造方法 |
| JPH05234887A (ja) * | 1992-02-19 | 1993-09-10 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP3621154B2 (ja) * | 1995-05-19 | 2005-02-16 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置の作製方法 |
| JP2002289521A (ja) * | 2001-03-27 | 2002-10-04 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US7105891B2 (en) * | 2002-07-15 | 2006-09-12 | Texas Instruments Incorporated | Gate structure and method |
| US7507617B2 (en) * | 2003-12-25 | 2009-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7494852B2 (en) * | 2005-01-06 | 2009-02-24 | International Business Machines Corporation | Method for creating a Ge-rich semiconductor material for high-performance CMOS circuits |
| JP4081580B2 (ja) * | 2005-06-22 | 2008-04-30 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| KR100621776B1 (ko) * | 2005-07-05 | 2006-09-08 | 삼성전자주식회사 | 선택적 에피택셜 성장법을 이용한 반도체 디바이스제조방법 |
| US7396407B2 (en) * | 2006-04-18 | 2008-07-08 | International Business Machines Corporation | Trench-edge-defect-free recrystallization by edge-angle-optimized solid phase epitaxy: method and applications to hybrid orientation substrates |
| JP5064841B2 (ja) * | 2007-03-06 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| US7608522B2 (en) * | 2007-03-11 | 2009-10-27 | United Microelectronics Corp. | Method for fabricating a hybrid orientation substrate |
| JP2009016692A (ja) | 2007-07-06 | 2009-01-22 | Toshiba Corp | 半導体記憶装置の製造方法と半導体記憶装置 |
| JP2009111074A (ja) * | 2007-10-29 | 2009-05-21 | Toshiba Corp | 半導体基板 |
-
2009
- 2009-09-11 JP JP2009210550A patent/JP5537102B2/ja not_active Expired - Fee Related
-
2010
- 2010-09-09 US US12/878,780 patent/US8093141B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011061072A (ja) | 2011-03-24 |
| US20110111580A1 (en) | 2011-05-12 |
| US8093141B2 (en) | 2012-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5537102B2 (ja) | 半導体装置の製造方法 | |
| TWI293478B (en) | Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device | |
| JP5050185B2 (ja) | 配向変更された低欠陥密度のＳｉを製造する方法 | |
| JP2004335715A (ja) | シリコン酸化層の形成方法 | |
| JP5634020B2 (ja) | 半導体基板の作製方法 | |
| JP5433462B2 (ja) | 半導体装置の製造方法 | |
| JP2008277789A (ja) | Ｓｏｉ基板及びその作製方法、並びに半導体装置 | |
| JP2014063897A (ja) | 半導体装置の製造方法、アニール装置及びアニール方法 | |
| JP5659098B2 (ja) | 半導体装置の製造方法 | |
| KR101623968B1 (ko) | 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법 | |
| Lin et al. | Two-dimensional solid-phase crystallization toward centimeter-scale monocrystalline layered MoTe 2 via two-step annealing | |
| US7122452B2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| JP2007067399A (ja) | 単結晶シリコン層の形成方法、及びこれを利用した薄膜トランジスタの製造方法 | |
| TW202017008A (zh) | 半導體結構的製造方法 | |
| US9548378B2 (en) | Epitaxial channel formation methods and structures | |
| JP2006140187A (ja) | 半導体ウェーハの製造方法 | |
| JP2011029618A (ja) | Ｓｉｍｏｘウェーハの製造方法、ｓｉｍｏｘウェーハ | |
| JP5692801B2 (ja) | 半導体の製造方法及び半導体装置 | |
| EP1577932A2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| CN111952247B (zh) | 一种半导体器件及其制备方法 | |
| WO2007086442A1 (ja) | Soiウェーハの製造方法 | |
| TW449798B (en) | Semiconductor device having a tapered implanted region and method of fabrication using spin-on glass | |
| TW202013517A (zh) | 半導體結構的製造方法 | |
| US20130089981A1 (en) | Method of manufacturing semiconductor device | |
| KR100970551B1 (ko) | 에스오아이 웨이퍼의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110916 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140425 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5537102 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |