JP2012069817A - 薄膜半導体基板の製造方法 - Google Patents

薄膜半導体基板の製造方法 Download PDF

Info

Publication number
JP2012069817A
JP2012069817A JP2010214417A JP2010214417A JP2012069817A JP 2012069817 A JP2012069817 A JP 2012069817A JP 2010214417 A JP2010214417 A JP 2010214417A JP 2010214417 A JP2010214417 A JP 2010214417A JP 2012069817 A JP2012069817 A JP 2012069817A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
thin film
bubble layer
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010214417A
Other languages
English (en)
Other versions
JP5688709B2 (ja
Inventor
Toshiyuki Samejima
俊之 鮫島
Yutaka Inai
裕 井内
Takeshi Matsumoto
武 松本
Yuko Fujimoto
優子 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Ion Equipment Co Ltd
Tokyo University of Agriculture and Technology NUC
Tokyo University of Agriculture
Original Assignee
Nissin Ion Equipment Co Ltd
Tokyo University of Agriculture and Technology NUC
Tokyo University of Agriculture
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Ion Equipment Co Ltd, Tokyo University of Agriculture and Technology NUC, Tokyo University of Agriculture filed Critical Nissin Ion Equipment Co Ltd
Priority to JP2010214417A priority Critical patent/JP5688709B2/ja
Priority to US13/225,039 priority patent/US8258043B2/en
Publication of JP2012069817A publication Critical patent/JP2012069817A/ja
Application granted granted Critical
Publication of JP5688709B2 publication Critical patent/JP5688709B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】より微細な気泡によって気泡層を形成することが可能で、これによりＴＡＴおよび歩留まりの向上を図ることが可能な薄膜半導体基板の製造方法を提供することを目的とする。
【解決手段】半導体基板１の全面において深さを一定に制御してイオンＩを注入するイオン注入工程と、半導体基板１の加熱により半導体基板１に注入したイオンを気化させて気泡層７を形成する気泡層形成工程と、半導体基板１に絶縁性基板１１を張り合わせる張り合わせ工程と、気泡層７を劈開面１５として半導体基板１を劈開し、絶縁性基板１１側に半導体基板１を劈開させた半導体薄膜１ａを設ける劈開工程とを行う。特に気泡層形成工程においては、半導体基板１を１０００℃〜１２００℃の温度で１０μ秒〜１００ｍ秒間加熱する。このような加熱は、例えば光ビームｈνのようなエネルギービームの照射によって行う。
【選択図】図１

Description

本発明は、薄膜半導体基板の製造方法に関し、特にはイオン注入剥離法を適用した薄膜半導体基板の製造方法に関する。
ＳＯＩ（silicon on insulator）基板に代表される薄膜半導体基板は、絶縁性基板上に単結晶シリコンなどの単結晶性の半導体薄膜を設けてなる。このような薄膜半導体基板を用いて作製される半導体装置は、深さ方向に対する素子の絶縁分離が十分である。このため、高集積化および高機能化が進んだ半導体装置を作製するための基板として注目されている。
薄膜半導体基板を作製する方法の１つにイオン注入剥離法（いわゆるスマートカット法：登録商標）がある。この方法は、先ず単結晶シリコンからなる活性層用ウエハの所定深さに水素などの軽元素イオンを注入する。次に、活性層用ウエハにおけるイオン注入側の面に、絶縁性基板を張り合わせる。その後、４００℃〜７００℃の温度での加熱処理を行うことにより、活性層用ウエハに導入したイオンに微小な空洞の体積変化を起こさせて気泡を発生させる。これにより、活性層用ウエハの所定深さに気泡層を形成する。この状態で、気泡層を分離面として活性層用ウエハを劈開し、絶縁性基板側に薄い活性層用ウエハからなる半導体薄膜（単結晶シリコン薄膜）を設けた薄膜半導体基板を得る（下記特許文献１参照）。
特開２００９−１５８９４３号公報（特に段落００３９−００４１）
ところで、薄膜半導体基板上に高密度に素子を形成して高集積化する場合、活性層用ウエハからなる半導体薄膜には、膜厚の均一性および劈開面によって構成される表面の平坦性が要求される。このため、薄膜半導体基板に対する素子の形成は、研磨によって半導体薄膜の表面（すなわち劈開面）を平坦化処理した後に行われる。
しかしながら、上述したイオン注入剥離法では、活性層用ウエハに気泡層を形成する際の４００℃〜７００℃の温度での加熱処理の間に気泡の結合が進み、気泡層を構成する各気泡の径が１０ｎｍ程度にまで拡大する。このため、各気泡の内壁に追従する面形状を有する劈開面は、凹凸の大きい面となる。特に、ある程度の厚い膜厚の半導体薄膜を得たい場合には、活性層用ウエハ中のある程度の深さにイオンを導入する必要性からイオン注入における注入エネルギーが大きくなり、軽元素イオンの注入分布が大きく広がる。このため、気泡層の厚みが増加し、劈開面の凹凸はさらに大きく不均一になる。
以上のような劈開面における凹凸の拡大は、劈開面を平坦化するための研磨量を増大させ、ＴＡＴ（turn-around time）の長時間化および歩留まりの低下を招く要因となっている。
そこで本発明は、より微細な気泡によって気泡層を形成することが可能で、これによりＴＡＴおよび歩留まりの向上が図られた薄膜半導体基板の製造方法を提供することを目的とする。
このような目的を達成するための本発明の薄膜半導体基板の製造方法は、半導体基板の全面において深さを一定に制御してイオンを注入するイオン注入工程と、半導体基板の加熱により当該半導体基板に注入したイオンを気化させて気泡層を形成する気泡層形成工程と、半導体基板に絶縁性基板を張り合わせる張り合わせ工程と、気泡層を劈開面として半導体基板を劈開し、絶縁性基板側に当該半導体基板を劈開させた半導体薄膜を設ける劈開工程とを行う方法であって、特に気泡層形成工程においては、半導体基板を１０００℃〜１２００℃の温度で１０μ秒〜１００ｍ秒間加熱する。このような加熱は、例えば光ビームｈνのようなエネルギービームの照射によって行う。
このような本発明の製造方法では、気泡層形成工程においての半導体基板の加熱条件を、１０００℃〜１２００℃の温度で、１０μ秒〜１００ｍ秒間といった極めて短時間とした。これにより、当該気泡層形成工程においてイオンが気化して超微細な気泡が形成された後、これらの気泡同士の結合が抑制され、超微細な気泡で構成された気泡層を形成することができる。したがって、超微細な気泡を配列してなる気泡層で劈開させた半導体薄膜の表面（すなわち劈開面）を、凹凸の小さな面とすることができる。このため、半導体薄膜の表面を平坦化する際の研磨を少量とすることができる。
以上説明したように本発明によれば、気泡層を構成する気泡の微細化を図ることが可能なことから、気泡層で劈開させた劈開面の凹凸を小さくすることができる。これにより、劈開面を平坦化する際の研磨を少量とすることが可能となる。この結果、薄膜半導体基板の製造におけるＴＡＴの向上および歩留まりの向上を図ることができる。
第１実施形態の製造方法を示す断面工程図（その１）である。 第１実施形態の製造方法を示す断面工程図（その２）である。 第２実施形態の製造方法の特徴部を示す断面工程である。 半導体基板における水素分子イオン注入面の光反射率スペクトルである。 図４の光反射スペクトルの数値解析によって得られた半導体基板の結晶化率の深さプロファイルである。 光ビーム照射後の半導体基板における水素分子イオン注入面の光反射率スペクトルである。 図６の光反射スペクトルの数値解析によって得られた半導体基板の結晶化率の深さプロファイルである。
以下本発明の実施の形態を図面に基づいて、次に示す順に実施の形態を説明する。
≪第１実施形態≫
図１は、本発明の第１実施形態の薄膜半導体基板の製造方法を示す断面工程図であり、以下この図に基づいて第１実施形態の製造方法を説明する。
先ず、図１（ａ）に示すように、活性層用ウエハとなる半導体基板１を用意する。この半導体基板１は、単結晶シリコンや、他の単結晶性の半導体材料からなる基板であることとする。ここでは例えば単結晶シリコン基板を用いることとする。
次に、半導体基板1の表面に、後の工程で行うイオン注入の際の保護膜となる酸化膜３を形成する。この酸化膜３は、例えば熱処理によって形成した熱酸化膜であることとする。尚、酸化膜３は、必要に応じて形成すれば良く、イオン注入の際の保護膜が必要なければ形成しなくても良い。
次いで、半導体基板１の表面側からのイオン注入により、半導体基板１の所定深さにイオン注入層５を形成するイオン注入工程を行う。イオン注入層５の形成深さｄは、ここで作製する薄膜半導体基板に要求される半導体薄膜の膜厚に対応する深さｄである。この深さｄは、用いるイオンによって注入エネルギーを調整することで制御される。このようなイオン注入には、水素イオンや水素分子イオン、他の軽元素イオンが用いられる。軽元素イオンとしては、ヘリウムイオンが用いられる。軽元素イオンを用いることにより、半導体基板に重大な損傷を与えることなくイオン注入を実現することができる。例えば、水素分子イオンを用いた場合には、注入エネルギーを６０ｋｅＶ程度に保ったイオン注入を行うことで、深さｄ＝２５０ｎｍ付近にイオン注入層５が形成される。
またここでは、例えば、水素分子イオンを用いた場合には、３×１０16個／ｃｍ２程度のドーズ量に設定される。
次に、図１（ｂ）に示すように、半導体基板１中のイオン注入層５を構成するイオンが気化するよりも低い温度で、半導体基板１を加熱する。これにより、半導体基板１中に注入したイオンを最大注入濃度付近に析出させ、イオン注入層５の深さ方向の幅、すなわちイオンの深さ方向の分布を狭くする。一例として、水素分子イオンのイオン注入によってイオン注入層５を形成した場合であれば、４００℃以下の加熱温度、例えば３００℃での加熱処理を行う。尚、この工程は、必要に応じて行えばよく、イオン注入時のイオン分布が狭く、イオンの分布を調整する必要ない場合には省略しても良い。
以上の後、図１（ｃ）に示す本発明に特徴な気泡層形成工程を行う。ここでは、半導体基板１の全面にエネルギービームとして光ビームｈνを照射することにより半導体基板１を加熱し、半導体基板１に注入したイオンを気化させて気泡Ａを発生させる。この気泡Ａは、イオン注入層５に対応する深さｄ’に配列形成される。これにより、気泡Ａを所定深さｄ’（≒ｄ）に配列してなる気泡層７が形成される。なお、半導体基板１の加熱にあたっては、光吸収層として設けておき、当該光吸収層を介して半導体基板１を加熱するように構成しておいても良い。このような構成を用いると、半導体基板１の加熱をより短時間に行うことが出来る。光吸収層を構成する材料には、カーボンの他、モリブデン（Ｍｏ）、タンタル（Ｔａ）、およびタングステン（Ｗ）等の金属も用いることができる。
ここで用いる光ビームｈνは、半導体基板１で吸収される波長を有していることとする。このような光ビームｈνとしては、半導体レーザや固体レーザなど、発振装置には制限されないレーザ光を用いることができる。レーザ光は、単一波長である必要はなく、上述した波長範囲の光を含む複数波長で構成されていても良い。例えば半導体基板１が単結晶シリコンからなる場合であれば、波長３００ｎｍ〜１０００ｎｍ程度の光ビームが用いられ、一例として、赤外半導体レーザが用いられる。
このような光ビームｈνの照射による半導体基板１の加熱は、半導体基板１における気泡層７に近い側の酸化膜３の形成面に対して光ビームｈνを走査させることで行う。これにより、半導体基板１の全面に対して光ビームｈνを照射する。この際、光ビームｈνとしてラインビームを用いることにより、半導体基板１の表面に対する光ビームｈνの走査回数を減らすことができ、工程を短縮化することができる。
光ビームｈνの照射は、半導体基板１中に導入したイオンが気化する温度に半導体基板１が加熱されるように、光ビームｈνの出力や照射時間（走査速度）を調整して行われる。例えば、単結晶シリコンからなる半導体基板１に水素分子イオンを注入した場合であれば、半導体基板１が１０００℃〜１２００℃程度の温度で、１０μ秒〜１００ｍ秒間の時間加熱されるように光ビームｈνの照射を行う。このような極短時間での高温加熱は、光ビームｈνの照射による加熱に特徴的であり、ランプ加熱やファーネス加熱では不可能である。
尚、以上のような光ビームｈνの照射は、半導体基板１における気泡層７に近い面に対して行うこととした。しかしながら、用いる光ビームｈνの波長によっては半導体基板１を透過するため、図示したと逆の面から光ビームｈνを照射してもよい。
次に、図１（ｄ）に示すように、半導体基板１に絶縁性基板１１を張り合わせる張り合わせ工程を行う。ここでは、半導体基板１における気泡層７に近い酸化膜３の形成面に対して、絶縁性基板１１を張り合わせる。
ここで用いる絶縁性基板１１は、半導体基板１に対する張り合わせ面側の絶縁性が保たれていれば良い。このような絶縁性基板１１としては、単結晶シリコンのような半導体基板の表面を酸化膜で覆ってなる基板、ガラス基板やプラスチック基板、さらには金属基板を絶縁膜でラミネートした基板等が用いられる。
次に、図１（ｅ）に示すように、気泡層７を劈開面１５として半導体基板１を劈開する劈開工程を行う。これにより、絶縁性基板１１側に半導体基板１を劈開させた半導体薄膜１ａを設ける。この劈開工程では、半導体基板１を加熱するか、または物理的な衝撃を与えることにより、気泡層７において半導体基板１を劈開させる。加熱による劈開を行う場合には、絶縁性基板１１と半導体薄膜１ａとの熱膨張係数の違いによる応力の発生と、これによる半導体薄膜１ａのクラック発生を防止するため、短時間での加熱を行うことが好ましい。
以上のようにして、絶縁性基板１１上に、半導体薄膜１ａを設けてなる薄膜半導体基板１３が得られる。このようにして得られた薄膜半導体基板１３においては、半導体薄膜１ａの表面が、気泡層７を構成する気泡Ａの内壁に追従した形状となる。
そこで、このような薄膜半導体基板１３を用いて半導体装置を作製する場合には、図２に示すように、薄膜半導体基板１３における半導体薄膜１ａの表面（劈開面１５）を、研磨によって平坦化する平坦化工程を行う。ここでは、例えばＣＭＰ（chemical mechanical polishing）を行うことにより、半導体薄膜１ａの表面（劈開面１５）を平坦化すると共に、必要に応じて半導体薄膜１ａを所定の膜厚にまで減膜する。
次に、イオン注入によって低下した半導体薄膜１ａの結晶性を回復させるために、加熱による再結晶化工程を行う。ここでは、光レーザの全面照射、またはランプ加熱やファーネス加熱を行う。この際、絶縁性基板１１と半導体薄膜１ａとの熱膨張係数の違いによる応力の発生、これによる半導体薄膜１ａのクラック発生を防止するため、短時間での加熱を行うことが好ましい。
以上の後、半導体薄膜１ａに、素子分離領域を形成し、素子分離領域で分離された活性領域に半導体素子を形成する。この素子分離領域は、半導体薄膜１ａの膜厚深さにわたって形成する。これにより、各活性領域に形成した半導体素子間の分離を確実とすることができる。
以上説明した第１実施形態の製造方法によれば、図１（ｃ）を用いて説明した気泡層形成工程において、光ビームｈνの照射による半導体基板１の加熱が行われる。このため、極めて短時間での半導体基板１の高温加熱によって、イオンを気化させて気泡Ａを形成することができる。これにより、気泡Ａの形成過程において、気泡Ａ同士が結合して大径化することが防止され、超微細な気泡Ａで構成された気泡層７を形成することが可能である。またこのように超微細な気泡Ａからなる気泡層７において半導体基板１を劈開させて得た半導体薄膜１ａの表面（つまり劈開面１５）は、超微細な気泡Ａの内径に沿った凹凸の小さな面となる。
特に、図１（ａ）を用いて説明したイオン注入工程においては、注入エネルギーが高いほど、半導体基板１中における深さ方向のイオン分布が大きく広がり、幅の広いイオン注入層５が形成されることになる。しかしながら、本第１実施形態の方法では、気泡層形成工程における初期の段階でイオン注入層５の最大注入濃度付近で気泡Ａが形成された後、これらの気泡Ａが結合することがない。このため、半導体基板１の深い位置にも、均一な深さに超微細な気泡Ａを配列してなる気泡層７を形成することができる。このため、気泡層７において半導体基板１を劈開させて得た半導体薄膜１ａが、ある程度の厚みを有するものであっても、その表面（つまり劈開面１５）は超微細な気泡Ａの内径に沿った凹凸の小さな面となる。
したがって、半導体薄膜１ａの表面（すなわち劈開面１５）を平坦化する際の研磨を少量とすることが可能となり、この結果、薄膜半導体基板１３を用いた半導体装置の製造におけるＴＡＴの向上および歩留まりの向上を図ることが可能になる。またこの効果は、半導体基板１ａがある程度の厚みを有するものであっても、同様に得ることができる。
また、図１（ｃ）を用いて説明した気泡層形成工程においては、超短時間で高温に半導体基板１が加熱される。このため、この気泡層形成工程においては、イオン注入によって結晶性が低下した半導体基板１の結晶性をある程度回復させることができる。したがって、半導体薄膜１ａの再結晶化工程では、熱履歴を抑えた処理によって、十分な再結晶化を図ることが可能になる。これにより、絶縁性基板１１と半導体薄膜１ａとの熱膨張係数の違いによる応力の発生と、これによる半導体薄膜１ａのクラック発生を防止ことが可能である。
≪第２実施形態≫
図３は、本発明の第２実施形態の薄膜半導体基板の製造方法における特徴部を示す断面工程図である。この図に示す第２実施形態の製造方法が、上述した第１実施形態と異なるところは、光ビームｈνの照射による気泡層形成工程と、絶縁性基板１１の張り合わせ工程とを逆に行うところにあり、他の工程は同様である。
すなわち第２実施形態の製造方法では、先ず第１実施形態において図１（ａ）〜図１（ｂ）を用いて説明したと同様の工程を行う。これにより、半導体基板１の表面に酸化膜３を形成し、次いでイオン注入層５を形成し、さらに必要に応じた加熱処理によってイオン注入層５の深さ方向の幅を狭くする。
その後、図３（ａ）に示すように、半導体基板１に絶縁性基板１１を張り合わせる張り合わせ工程を行う。ここでは、半導体基板１におけるイオン注入層５に近い酸化膜３の形成面に対して、絶縁性基板１１を張り合わせる。ここで用いる絶縁性基板１１は、次の工程で用いる光ビームに対する透過性が十分に大きい光透過性材料からなる基板を用いることとする。また、絶縁性基板１１は、このような光透過性材料で構成される基板であって、かつ半導体基板１に対する張り合わせ面側の絶縁性が保たれていれば良い。このような絶縁性基板１１としては、ガラス基板やプラスチック基板等が用いられる。
次に、図３（ｂ）に示す本発明に特徴な気泡層形成工程を行う。ここでは、半導体基板１の全面にエネルギービームとして光ビームｈνを照射することにより半導体基板１を加熱し、半導体基板１に注入したイオンを気化させて気泡Ａを発生させ、気泡Ａを所定深さｄ’（≒ｄ）に配列してなる気泡層７を形成する。
この際、特に本第２実施形態で特徴的なところは、光透過性材料からなる絶縁性基板１１側から、当該絶縁性基板１１を介して光ビームｈνを半導体基板１に照射する点にある。半導体基板１に対する光ビームｈνの照射は、第１実施形態で説明したと同様である。
以上の後には、先の第１実施形態において図１（ｅ）を用いて説明したと同様の劈開工程を行い、気泡層７を劈開面として半導体基板１を劈開する。これにより、気泡層７において半導体基板１を劈開させ、絶縁性基板１１上に半導体薄膜１ａを設けてなる薄膜半導体基板１３を得る。
このようにして得られた薄膜半導体基板１３は、第１実施形態と同様に半導体薄膜１ａの表面（すなわち劈開面１５）が、気泡層７を構成する気泡Ａの内壁に追従した形状となる。このため、第１実施形態において図２を用いて説明したと同様に、薄膜半導体基板１３における半導体薄膜１ａの表面（劈開面）を、例えばＣＭＰなどの研磨によって平坦化する平坦化工程を行い、必要に応じて半導体薄膜１ａを所定の膜厚にまで減膜する。次に、イオン注入によって低下した半導体薄膜１ａの結晶性を回復させるために、加熱による再結晶化工程を行う。
以上の後、半導体薄膜１ａに素子分離領域を形成し、素子分離領域で分離された活性領域に半導体素子を形成する。この素子分離領域は、半導体薄膜１ａの膜厚深さにわたって形成する。これにより、各活性領域に形成した半導体素子間の分離を確実とすることができる。
以上説明した第２実施形態の製造方法であっても、図３（ｂ）を用いて説明した気泡層形成工程において、光ビームｈνの照射による半導体基板１の加熱が行われる。このため、第１実施形態と同様に、超微細な気泡Ａで構成された気泡層７を形成することが可能となり、半導体基板１を劈開させて得た劈開面１５の凹凸を小さくし、半導体薄膜１ａの表面（劈開面１５）を平坦化する際の研磨を少量にでき、薄膜半導体基板１３を用いた半導体装置の製造におけるＴＡＴの向上および歩留まりの向上を図ることが可能になる。
また第１実施形態と同様に、気泡層形成工程において、イオン注入によって結晶性が低下した半導体基板１の結晶性をある程度回復させることができるため、半導体薄膜１ａの再結晶化工程においての熱履歴を小さくして半導体薄膜１ａのクラック発生を防止ことが可能である。
また特に、図３（ｂ）を用いて説明した気泡層形成工程において、光ビームｈνの照射による半導体基板１の加熱が行われるため、半導体基板１と絶縁性基板１１との間の熱膨張係数の差による応力発生が抑制され、半導体基板１や絶縁性基板１１の損傷を防止することができる。したがって、絶縁性基板１１を張り合わせた後に、半導体基板１の加熱による気泡層７の形成工程を行うことが可能になる。
尚、以上説明した第1実施形態および第2実施形態では、気泡層形成工程において光ビームｈνの照射によって半導体基板１を加熱する方法を説明した。気泡層形成工程においては、できるだけ径の小さい気泡を形成することが重要である。このため、気泡層形成工程においては、光ビームｈνを走査させながらの照射による半導体基板の短時間加熱が有効である。さらに、１０００℃〜１２００℃の温度で極短時間だけ半導体基板を加熱できる他の加熱方法を採用することもできる。例えば先に述べたように、単結晶シリコンからなる半導体基板１に水素分子イオンを注入した場合であれば、半導体基板１が１０００℃〜１２００℃程度の温度で、１０μ秒〜１００ｍ秒の時間加熱される方法であれば良い。
このような加熱方法の具体例としては、以下（１）〜（４）の方法が例示される。
（１）１２００℃以上に加熱したカーボン発熱体を半導体基板1に接触させずに、半導体基板１の表面近くに配置して高速移動させて半導体基板を加熱する。カーボン発熱体の加熱は、光エネルギーの照射によって行うことができる（以上特開2007-115926号公報参照）。また、カーボン発熱体は、半導体基板１におけるイオン注入面に近接配置して高速移動させる。
（２）半導体基板１上に電極を形成し、電極に電流を流して半導体基板に電流ジュール熱を発生させる（Applied Physics Ａ73，ｐ.419-ｐ.423参照）。この場合、半導体基板１におけるイオン注入面上に、クロム膜を介して電極を形成し、この電極に電流を流す。
（３）エネルギービームとして熱プラズマをビーム照射して半導体基板を加熱する（Japanese Journal of Applied Physics Vol．４５，No.5B，(2006)，p.4313-4320参照）。この場合、半導体基板１におけるイオン注入面に対して熱プラズマを走査させながら照射する。
（４）エネルギービームとして電子ビームを照射して半導体基板を加熱する。この場合、半導体基板1におけるイオン注入面に対して熱プラズマを走査させながら照射する。
単結晶シリコンからなる半導体基板１の表面に、熱処理によって膜厚１００ｎｍの酸化膜３を形成した。酸化膜３側から半導体基板１に対して、注入エネルギー６０ｋｅＶ、ドーズ量３×１０16個／ｃｍ２のイオン注入によって水素分子イオンを注入し、半導体基板１の所定深さにイオン注入層５を形成した。
その後、イオン注入による半導体基板１の結晶性の変化を知るため、半導体基板１における水素分子イオン注入面の光反射率スペクトルを測定した。ここでは、酸化膜５を剥離して半導体基板１の単結晶シリコン面を露出させ、この露出させた面において光反射率スペクトルの測定を行った。この結果を図４に実験値として示す。図４の実験値に示すように、測定した光反射スペクトルには、波長４５０ｎｍ以上の可視近赤外域に緩やかな振動波形が見られた。
次に、図４に示した光反射スペクトルの実験値の数値解析により、結晶化率の深さプロファイルを図５のように算出した。尚、光反射率スペクトルからの結晶化率の深さプロファイルの算出は、以下のように行った。
すなわち、光反射スペクトルの測定を行った半導体基板１を、複数の層からなる積層構造であると仮定し、コンピュータを用いた計算により、光反射率スペクトルを算出する。この際、上記仮定した積層構造を構成する各層の結晶化率および膜厚を変化させ、光干渉効果を考慮に入れたフレネル係数法により、光反射率スペクトルを算出する。この計算値を、上記測定によって実測された光反射率スペクトルに一致させるように、各層の結晶化率と膜厚を入力する（以上、特開２００８−１２４０８３号公報参照）。尚、図４には、このようにして算出した光反射スペクトルを、計算値として鎖線で示した。
以上のようにして算出された図５のプロファイルに示すように、表面から約２４０ｎｍの深さに渡ってシリコンの結晶化率が低下していることがわかった。この結晶化率が低下した領域は、水素分子イオンの注入領域に一致しており、水素分子イオン注入時のダメージによって結晶が部分的に破壊されたものと考えられる。
またさらに、上記の半導体基板１の全面に対して、光ビームｈνとして波長９４０ｎｍの赤外半導体レーザを照射することにより、半導体基板１を１０５０℃で１ｍ秒間加熱し、気泡層７の形成工程を行った。
その後、光ビームｈνの照射による半導体基板１の結晶性の変化を知るため、先の図４の測定と同様に半導体基板１における水素分子イオン注入面の光反射率スペクトルを測定した。この結果を図６に実験値として示す。図６の実験値に示すように、ここで測定した光反射スペクトルは、先の図４の光反射スペクトルに対して大きく変化し、波長４５０ｎｍ以上の可視近赤外域の振動波形が著しく大きく拡大されていることがわかる。
次に、上述したと同様に図６に示した光反射スペクトルの実験値を数値解析し、結晶化率の深さプロファイルを図７のように算出した。尚、図６には、このようにして算出した光反射スペクトルを、計算値として鎖線で示した。
図７に示すように、光ビーム照射による半導体基板１の加熱を行うことで、深さ２７０ｎｍまでの表面領域の結晶化率が向上し、結晶性が回復することが確認された。また２７０ｎｍの深さに、幅４ｎｍの薄い屈折率がほぼ１の領域、即ち空隙が形成されていることが分かった。これは水素分子イオン注入端に超微細な気泡が稠密に形成されたことを示している。またこの状態で気泡の径を測定したところ、４ｎｍ程度であった。これに対して、気泡層形成工程を４００℃〜７００℃の温度での加熱処理によって行う従来方法では、気泡の径１０ｎｍであった。このため、本発明方法を適用することで、気泡の径を２／５に微細化できることが確認された。
１…半導体基板、１ａ…半導体薄膜、７…気泡層、１１…絶縁性基板、１３…薄膜半導体基板、１５…劈開面、ｄ，ｄ’…深さ、ｈν…光ビーム、Ｉ…イオン

Claims (9)

  1. 半導体基板の全面において深さを一定に制御してイオンを注入するイオン注入工程と、
    前記半導体基板の加熱により当該半導体基板に注入したイオンを気化させて気泡層を形成する気泡層形成工程と、
    前記半導体基板に絶縁性基板を張り合わせる張り合わせ工程と、
    前記気泡層を劈開面として前記半導体基板を劈開することにより前記絶縁性基板側に当該半導体基板を劈開させた半導体薄膜を設ける劈開工程とを行い、
    前記気泡層形成工程においては、前記半導体基板を１０００℃〜１２００℃の温度で１０μ秒〜１００ｍ秒間加熱する
    薄膜半導体基板の製造方法。
  2. 前記気泡層形成工程では、エネルギービームの照射によって前記半導体基板を加熱する
    請求項1記載の薄膜半導体基板の製造方法。
  3. 前記気泡層形成工程では、前記半導体基板の表面に対して前記エネルギービームを走査させることにより、当該半導体基板の全面に前記エネルギービームを照射する
    請求項２に記載の薄膜半導体基板の製造方法。
  4. 前記気泡層形成工程では、前記エネルギービームとして前記半導体基板で吸収される波長の光ビームを用いる
    請求項２または３記載の薄膜半導体基板の製造方法。
  5. 前記エネルギービームは、ラインビームである
    請求項３または４記載の薄膜半導体基板の製造方法。
  6. 前記気泡層形成工程の前に、前記半導体基板中のイオンが気化するよりも低い温度で当該半導体基板を加熱する
    請求項１〜５の何れかに記載の薄膜半導体基板の製造方法。
  7. 前記劈開工程の後、前記半導体薄膜の劈開面を研磨によって平坦化する平坦化工程を行う
    請求項１〜６の何れかに記載の薄膜半導体基板の製造方法。
  8. 前記劈開工程の後、前記半導体薄膜を加熱して当該半導体薄膜を構成する半導体材料の結晶化を進める再結晶化工程を行う
    請求項１〜７の何れかに記載の薄膜半導体基板の製造方法。
  9. 前記張り合わせ工程では、前記半導体基板に対して光透過性材料からなる前記絶縁性基板を張り合わせた後、
    前記気泡層形成工程では、前記絶縁性基板側から前記半導体基板に前記エネルギービームを照射することにより前記気泡層を形成する
    請求項２〜８の何れかに記載の薄膜半導体基板の製造方法。
JP2010214417A 2010-09-24 2010-09-24 薄膜半導体基板の製造方法 Expired - Fee Related JP5688709B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010214417A JP5688709B2 (ja) 2010-09-24 2010-09-24 薄膜半導体基板の製造方法
US13/225,039 US8258043B2 (en) 2010-09-24 2011-09-02 Manufacturing method of thin film semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010214417A JP5688709B2 (ja) 2010-09-24 2010-09-24 薄膜半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2012069817A true JP2012069817A (ja) 2012-04-05
JP5688709B2 JP5688709B2 (ja) 2015-03-25

Family

ID=45871076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010214417A Expired - Fee Related JP5688709B2 (ja) 2010-09-24 2010-09-24 薄膜半導体基板の製造方法

Country Status (2)

Country Link
US (1) US8258043B2 (ja)
JP (1) JP5688709B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018023990A (ja) * 2016-08-09 2018-02-15 学校法人 名古屋電気学園 表面加工方法、構造体の製造方法
JP2021522682A (ja) * 2018-04-27 2021-08-30 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11694897B2 (en) * 2021-06-16 2023-07-04 Applied Materials, Inc. Backside wafer dopant activation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法
JP2007525018A (ja) * 2003-10-01 2007-08-30 ウェーハマスターズ・インコーポレイテッド フラッシュアニールを使用した選択的な加熱
JP2009158943A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2010141305A (ja) * 2008-11-12 2010-06-24 Shin-Etsu Chemical Co Ltd Ｓｏｉ基板の作製方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
WO2001048825A1 (fr) 1999-12-24 2001-07-05 Shin-Etsu Handotai Co., Ltd. Procédé de production de tranche collée
JP4304879B2 (ja) 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
JP5119742B2 (ja) 2007-05-25 2013-01-16 信越半導体株式会社 貼り合わせウエーハの製造方法
WO2009152648A1 (zh) * 2008-06-20 2009-12-23 Lee Tienhsi 薄膜制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2007525018A (ja) * 2003-10-01 2007-08-30 ウェーハマスターズ・インコーポレイテッド フラッシュアニールを使用した選択的な加熱
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法
JP2009158943A (ja) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2010141305A (ja) * 2008-11-12 2010-06-24 Shin-Etsu Chemical Co Ltd Ｓｏｉ基板の作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018023990A (ja) * 2016-08-09 2018-02-15 学校法人 名古屋電気学園 表面加工方法、構造体の製造方法
JP2021522682A (ja) * 2018-04-27 2021-08-30 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
JP7160943B2 (ja) 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成

Also Published As

Publication number Publication date
US8258043B2 (en) 2012-09-04
US20120077331A1 (en) 2012-03-29
JP5688709B2 (ja) 2015-03-25

Similar Documents

Publication Publication Date Title
KR101558192B1 (ko) 반도체 기판의 제작 방법 및 반도체 장치의 제작 방법
TWI478280B (zh) Ｓｏｉ基板的製造方法、和半導體裝置的製造方法
CN101454875B (zh) 使用辐照退火制造绝缘体上半导体结构的方法
TWI525667B (zh) 用於癒合半導體層中的缺陷之方法
JP5110772B2 (ja) 半導体薄膜層を有する基板の製造方法
US7479442B2 (en) Method of manufacturing single crystal Si film
JP4730581B2 (ja) 貼り合わせウェーハの製造方法
US9679779B2 (en) Systems and methods for depositing materials on either side of a freestanding film using selective thermally-assisted chemical vapor deposition (STA-CVD), and structures formed using same
TWI445060B (zh) 半導體基板之製造方法
KR20090037332A (ko) 반도체장치의 제조방법
US8058148B2 (en) Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
JP2011138932A (ja) 応力を低減したｓｏｓ基板
JP2006278532A (ja) 熱処理方法及び半導体装置の製造方法
JP5688709B2 (ja) 薄膜半導体基板の製造方法
JPH05507390A (ja) 基板の薄化エッチングのための方法
JP6762738B2 (ja) 半導体素子の製造装置及びこれを用いた半導体素子の製造方法
TWI430338B (zh) 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置
US20100112785A1 (en) Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
JP6757953B2 (ja) 表面加工方法、構造体の製造方法
TW200818321A (en) Semiconductor on insulator structure made using radiation annealing
JP2005136382A (ja) 半導体装置の製造方法
JP2010161671A (ja) 圧電デバイスの製造方法
US20230197398A1 (en) Ion implantation device comprising energy filter and additional heating element
JP2010050152A (ja) 半導体装置及びその製造方法
JP5358159B2 (ja) 半導体薄膜層を有する基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150120

R150 Certificate of patent or registration of utility model

Ref document number: 5688709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees