TWI445060B - 半導體基板之製造方法 - Google Patents

半導體基板之製造方法 Download PDF

Info

Publication number
TWI445060B
TWI445060B TW098118380A TW98118380A TWI445060B TW I445060 B TWI445060 B TW I445060B TW 098118380 A TW098118380 A TW 098118380A TW 98118380 A TW98118380 A TW 98118380A TW I445060 B TWI445060 B TW I445060B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
semiconductor substrate
light
layer
single crystal
Prior art date
Application number
TW098118380A
Other languages
English (en)
Other versions
TW201017729A (en
Inventor
Koichiro Tanaka
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201017729A publication Critical patent/TW201017729A/zh
Application granted granted Critical
Publication of TWI445060B publication Critical patent/TWI445060B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體基板之製造方法
本發明的技術領域係有關用以製造半導體基板的方法。
近年來，代替大塊矽基板，已經開發了使用SOI(絕緣體上矽)基板所形成的半導體裝置。藉由利用在絕緣層之上形成的薄的單晶矽層的特徵，半導體裝置中的電晶體可被完全彼此隔離，並且可以進一步形成完全空乏型電晶體。因此，可以實現具有高附加價值(諸如高集成度、高速驅動和低功耗)的半導體積體電路。
已知一種被稱為氫離子注入分離法之用以製造SOI基板的方法。下面將描述該方法的典型製程。
首先，將氫離子注入矽基板以便在距離表面預定深度處形成受損區域。接著，藉由作為基底基板的另一個矽基板的氧化而形成氧化矽膜。之後，形成受損區域的矽基板和所述另一個矽基板上的氧化矽膜彼此牢固地附著，從而接合兩個矽基板。然後，實施熱處理，藉此，沿著受損區域而分離其中一個矽基板。
在上述方法中，使用一個矽基板作為基底基板，並且作為其應用，存在一種用以在玻璃基板之上形成單晶矽層的已知方法(例如，見參考文獻1)。注意在參考文獻1中，機械拋光該分離平面以便去除分離平面上由離子注入所形成的缺陷或分離平面上的段差。
[參考文獻1]日本公開專利申請案第H11-097379號
在使用以離子照射單晶半導體基板的方法來形成單晶半導體層的情況下，離子照射導致單晶半導體層內缺陷的增加。在單晶半導體層中存在許多這種缺陷的情況下，使用這種單晶半導體層所製造的半導體元件具有較差的特性；例如，在與閘極絕緣層的分界面處容易產生缺陷能級(defect levels)。另外，在單晶半導體層中存在許多缺陷的情況下，不能獲得單晶半導體的原始特性。
作為上述問題的解決方案，例如，可以給出藉由熱處理(熱平衡中的加熱)的再結晶。然而，高溫(例如，800℃或更高)的熱處理並不適合作為在玻璃基板上形成的單晶半導體層的處理。這是因為玻璃基板具有關於可允許溫度限制的問題。
作為一個替換方法，例如給出了以雷射光照射單晶半導體層的方法。藉由以雷射光照射，可以選擇性地僅熔化單晶半導體層，藉此，可以減少缺陷。作為這種雷射光，通常使用脈衝式雷射光。脈衝式雷射光具有如下的優點，與使用連續波雷射光的情況相比，可以更容易地獲得熔化所需的光強度。
在此，在以雷射光照射單晶半導體層的情況下，會有這樣的問題，亦即，在以雷射光的邊緣部分所照射的區域內，單晶半導體層的特性降低了。這是由於在這個區域中熔化區域和未熔化區域混合在一起，並且因此，在熔化區域和未熔化區域之間的邊界處容易產生晶體結構的畸變。由於這種畸變之產生的結果，在半導體層的表面上產生了凸起物(突出部分)並且形成了晶粒邊界。作為解決這個問題的方法，例如可以考慮擴大雷射光照射的面積以便能夠熔化整個單晶半導體層區域。然而，很難獲得具有能夠均勻熔化大面積半導體層的光強度的雷射光。
鑒於上述問題，在本說明書等(至少包括說明書，申請專利範圍和圖式)中所揭示的本發明的實施例的目的在於改進半導體層的特性而不降低半導體基板的生產率。另一個目的在於抑制半導體層的面內(in-plane)變化並且獲得具有均勻特性的半導體層。
在所揭示之發明的一個實施例中，以來自閃光燈的光照射半導體層的表面，以便修復半導體層中的缺陷。在該情況下，不熔化半導體層(或不改變半導體表面的平坦度)。以來自閃光燈的光照射的時間(脈衝寬度)為10μs或更長(較佳為10μs到100ms，並且更佳為100μs到10ms)。來自閃光燈的光較佳是在可見光區域(至少從400nm到700nm)內具有連續頻譜的光，亦即，白光。
作為所揭示發明的一個實施例之用以製造半導體基板的一個方法的特徵如下。以離子照射單晶半導體基板的一個表面，以便在單晶半導體基板內形成受損區域。在單晶半導體基板的一個表面之上形成絕緣層。以彼此相接觸的方式佈置一個具有絕緣表面的基板的表面和該絕緣層的表面，以便使具有絕緣表面的基板和該單晶半導體基板彼此接合。實施熱處理，以便沿著受損區域而劃分單晶半導體基板，並且在具有絕緣表面的基板之上形成半導體層。在不使該半導體層熔化的情況下，以來自閃光燈的光照射該半導體層的一個表面，以便修復缺陷。
作為所揭示發明的一個實施例之用以製造半導體基板的另一個方法的特徵如下。以離子照射單晶半導體基板的一個表面，以便在單晶半導體基板內形成受損區域。在單晶半導體基板的一個表面之上形成第一絕緣層。在具有絕緣表面的基板的一個表面之上形成第二絕緣層。以彼此相接觸的方式佈置第二絕緣層的表面和第一絕緣層的表面，以便使具有絕緣表面的基板和該單晶半導體基板彼此接合。實施熱處理，以便沿著受損區域而劃分單晶半導體基板，並且在具有絕緣表面的基板之上形成半導體層。在不使該半導體層熔化的情況下，以來自閃光燈的光照射該半導體層的一個表面，以便修復缺陷。
作為所揭示發明的一個實施例之用以製造半導體基板的另一個方法的特徵如下。在單晶半導體基板的一個表面之上形成絕緣層。以離子照射該絕緣層的一個表面，以便在單晶半導體基板內形成受損區域。以彼此相接觸的方式佈置具有絕緣表面的基板的表面和該絕緣層的表面，以便使具有絕緣表面的基板和該單晶半導體基板彼此接合。實施熱處理，以便沿著受損區域而劃分單晶半導體基板，並且在具有絕緣表面的基板之上形成半導體層。在不使該半導體層熔化的情況下，以來自閃光燈的光照射該半導體層的一個表面，以便修復缺陷。
作為所揭示發明的一個實施例之用以製造半導體基板的另一個方法的特徵如下。在單晶半導體基板的一個表面之上形成第一絕緣層。以離子照射第一絕緣層的一個表面，以便在單晶半導體基板內形成受損區域。在具有絕緣表面的基板的一個表面之上形成第二絕緣層。以彼此相接觸的方式佈置第二絕緣層的表面和第一絕緣層的表面，以便使具有絕緣表面的基板和該單晶半導體基板彼此接合。實施熱處理，以便沿著受損區域而劃分單晶半導體基板，並且在具有絕緣表面的基板之上形成半導體層。在不使該半導體層熔化的情況下，以來自閃光燈的光照射該半導體層的一個表面，以便修復缺陷。
在上述描述中，表述“在不使半導體層熔化的情況下”係指不發生因熔化所引起之體積移動的情況，但該表述不排除發生暫態熔化而不發生體積移動的情況，發生微觀鍵重排(bond rearrangement)的情況等等。在這個意義上說，可以用表述“在不改變半導體層表面的平坦度的情況下”替換上面的表述“在不使半導體層熔化的情況下”。換言之，可以控制來自閃光燈的光的強度，因而不改變半導體層表面的不平坦度。
注意在上面的方法中，較佳在以來自閃光燈的光照射之前或之後對半導體層實施平坦化處理。此時，可以採用蝕刻處理作為平坦化處理。可替換地，除非雷射光照射會引起特性改變，可以採用雷射光照射處理。
在上述方法中，以來自閃光燈的光照射的時間較佳為10μs或更長。另外，來自閃光燈的光較佳具有波長範圍從400nm到700nm內的連續頻譜。例如可以使用氙燈作為這種閃光燈。
注意在上述方法中，在以來自閃光燈的光照射的過程中，具有絕緣表面的基板的溫度較佳保持為300℃或更高。
在所揭示發明的一個實施例中，使用來自閃光燈的光(以下也稱為閃光燈光)修復半導體層而不使該半導體層熔化。因此，與使用雷射光並且使半導體層熔化的情況相比，可以顯著提高生產率。另外，由於不使半導體層熔化，因此不會產生由熔化區域和未熔化區域的產生所引起的晶粒邊界等等。因此可以減少半導體層的面內(in-plane)變化，並且可以獲得具有令人滿意且均勻特性的半導體層。另外，與以熔爐等在熱平衡中加熱相比，可以在極短的時間內高效率地實施處理。亦即，可以極高效地提供具有令人滿意且均勻的特性的大面積基板。注意，當以雷射照射半導體層以便改進其特性時，通常使用具有約0.5mm×300mm的光束點的線性脈衝式雷射光。這是由於需要足以部分熔化半導體層的光強度。在另一方面，在本發明中，閃光燈使得能夠一次處理一個大的面積。
注意，由於使用了一個從單晶半導體基板分離出的半導體層(此後為了方便起見可被稱為“準單晶半導體層”)作為該半導體層，因此可以不進行熔化而形成具有令人滿意之特性的半導體層。從單晶半導體基板分離出的半導體層(準單晶半導體層)具有類似於單晶半導體層的基本結構，並且與單晶半導體層的區別僅在於存在大量缺陷。換言之，如果可以有效地修復缺陷，則在使用非熔化缺陷修復處理的情況下也可以獲得類似於單晶半導體的極高的特性。
注意，在需要熔化半導體層的處理中，諸如在雷射光照射的情況下，存在最佳功率密度的範圍狹窄的問題。在另一方面，在所揭示發明的一個實施例中，不需要使半導體層熔化；因此，最佳功率密度的範圍是寬的，並且這在半導體基板的製造程序中極其有利。
下面將參考附圖詳細描述實施例。注意本發明不限於下面給出的實施例的描述，並且本領域的技術人員容易理解，可以改變說明書等中所揭示之本發明的模式和細節而不脫離本發明的精神。另外，在適當時可以組合實現不同實施例中的結構。注意以相同的參考號表示具有類似功能的相同部分或多個部分，並且省略其重複描述。另外，本說明書中的半導體裝置係指藉由利用半導體特性而操作的所有裝置。
(實施例1)
在實施例1中，將參考圖1A到1F和圖2A到2C描述作為所揭示發明的一個實施例之用以製造半導體基板的方法。
首先，製備基底基板100(見圖1A)。例如，作為基底基板100，可以使用具有絕緣表面的基板，諸如用於液晶顯示裝置等的可見光透射玻璃基板。作為該玻璃基板，可以使用具有580℃或更高(較佳為600℃或更高)之應變點的基板。另外，較佳該玻璃基板是無鹼玻璃基板。作為無鹼玻璃基板的材料。例如使用諸如矽鋁酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃的玻璃材料。
注意作為基底基板100以及玻璃基板，還可以使用具有絕緣表面的基板，諸如陶瓷基板、石英基板或藍寶石基板、以諸如矽的半導體材料所形成的基板、以諸如金屬或不銹鋼的導體所形成的基板等等。
雖然在這個實施例中未描述，可以在基底基板100的表面上方形成絕緣層。藉由提供絕緣層，即使在基底基板100中包括雜質(諸如鹼金屬或鹼土金屬)的情況下，也可以防止雜質擴散到半導體層內。絕緣層可以具有單層結構或疊層結構。可以給出氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁等作為絕緣層的材料。
注意在說明書等中，氧氮化物指包含的氧(原子)多於氮(原子)的物質。例如，氧氮化矽是包括範圍分別為50at.%到70at.%、0.5at.%到15at.%、25at.%到35at.%和0.1at.%到10at.%的氧、氮、矽和氫的物質。氮氧化指包含的氮(原子)多於氧(原子)的物質。例如氮氧化矽是包括範圍分別為5at.%到30at.%、20at.%到55at.%、25at.%到35at.%和10at.%到25at.%的氧、氮、矽和氫的物質。注意藉由使用Rutherford背向散射能譜測定(RBS)或氫前向散射(HFS)的測量獲得上述範圍。另外，組成元素的百分比總和不超過100at.%。
接著，製備單晶半導體基板110(見圖1B)。例如，可以使用以屬於周期表第4族的元素諸如矽、鍺、矽鍺、或碳化矽所製成的半導體基板。不言而喻，可以使用以化合物半導體諸如砷化鎵或磷化銦所製成的基板。在這個實施例中，使用單晶矽基板作為單晶半導體基板110。雖然不存在對單晶半導體基板110的大小和形狀的限制，然而例如可將8英寸(200mm)直徑、12英寸(300mm)直徑、18英寸(450mm)直徑等的圓形半導體基板加工為矩形形狀，並且可以使用該處理後的基板。在某些應用中還可以使用大於20英寸的半導體基板。在本說明書中，術語“單晶”意味著具有某種規律性的晶體結構，並且其中在晶體的任意部分中，晶軸係對齊於相同的方向上。
在清潔了單晶半導體基板110之後，在單晶半導體基板110的表面上方形成絕緣層112。不是必然需要絕緣層112。然而較佳提供絕緣層112，以便防止由於稍後的離子照射所引起的單晶半導體基板110的污染，單晶半導體基板110表面的損壞，單晶半導體基板110表面的蝕刻等等。絕緣層112的厚度可以大約為1nm到400nm。
可以使用包含矽或鍺作為組成成分的絕緣材料作為絕緣層112的材料，諸如氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鍺、氮化鍺、氧氮化鍺、氮氧化鍺。另外，還可以使用金屬氧化物，諸如氧化鋁、氧化鉭或氧化鉿，金屬氮化物諸如氮化鋁，氧氮化金屬諸如氧氮化鋁，或氮氧化金屬諸如氮氧化鋁。可以使用CVD方法、濺射方法、使用單晶半導體基板110的氧化(或氮化)的方法等製成絕緣層112。
接著，以包括藉由穿過絕緣層112的電場所加速的離子的離子束130照射單晶半導體基板110，從而在距離單晶半導體基板110表面預定深度的區域內在單晶半導體基板110中形成受損區域114(見圖1C)。可藉由離子束130的加速能量和入射角度來控制形成受損區域114的深度。在深度等於或實質等於離子的平均穿透深度的區域內形成受損區域114。
藉由形成受損區域114處的深度確定從單晶半導體基板110分離出的半導體層的厚度。形成受損區域114的深度為距單晶半導體基板110的表面20nm到500nm，較佳為30nm到200nm。
當以離子照射單晶半導體基板110時，可以使用離子植入設備或離子摻雜設備。在離子植入設備中，激發來源氣體以產生離子，產生的離子被質量分離，並且以具有預定質量的離子照射處理物件。在離子摻雜設備中，激發處理氣體(process gas)以產生離子，並且以產生的離子照射處理物件而不進行質量分離。注意，在提供有質量分離器的離子摻雜設備中，也可以如同離子植入設備中那樣地實施涉及質量分離的離子照射。
在如下條件下，例如，5kV到100kV(較佳為30kV到80kV)的加速電壓，6×1015 離子/cm2 到4×1016 離子/cm2 的劑量和2μA/cm2 或更大(較佳為5μA/cm2 或更大，更佳為10μA/cm2 或更大)的束電流密度下實施使用離子摻雜設備情況下的離子照射步驟。
在使用離子摻雜設備的情況下，可以使用包含氫的氣體作為用於離子照射步驟的來源氣體。採用包含氫的氣體，可以產生H+ 、H2 + 和H3 + 作為離子。在使用包含氫的氣體作為來源氣體的情況下，較佳以大量H3 + 實施照射。具體來說，H3 + 相對於離子束130中H+ ，H2 + 和H3 + 的總量的比例被提供為70%或更高(較佳為80%或更高)。藉由以這種方式增加H3 + 的比例，可以使得受損區域114包含1×1020 原子/cm3 或更高濃度的氫。受損區域114中局部地包含大量離子和H3 + 比例的增加促進了沿著受損區域114的劃分。另外，藉由以大量H3 + 照射，與以H+ 或H2 + 照射的情況相比提高了離子照射效率。亦即，可以縮短照射所需時間。
在使用離子植入設備的情況下，較佳藉由質量分離以H3 + 實施照射。當然，可以用H+ 或H2 + 實施照射。注意，在使用離子植入設備的情況下，由於以選擇的離子實施照射，因此離子照射效率可能比使用離子摻雜設備的情況更低。
作為用於離子照射步驟的來源氣體以及包含氫的氣體，可以使用從惰性氣體諸如氦和氬、以氟氣和氯氣為代表的鹵素氣體、以及鹵素化合物氣體諸如氟化合物氣體(例如，BF3 )中選擇的一種或多種氣體。在使用氦作為來源氣體的情況下，可以產生具有高比例He+ 離子的離子束130而無需質量分離。藉由使用離子束130，可以有效率地形成受損區域114。
另外，還可以藉由多次實施離子照射步驟形成受損區域114。在這種情況下，每個離子照射步驟可以使用不同的來源氣體，或對於各離子照射步驟可以使用相同的來源氣體。例如，在使用惰性氣體作為來源氣體實施離子照射之後，可以使用包含氫的氣體作為來源氣體實施離子照射。可替換地，可以使用鹵素氣體或鹵素化合物氣體實施離子照射，並且然後可以使用包含氫的氣體實施離子照射。
在形成受損區域114之後，去除絕緣層112並且新形成絕緣層116(見圖1D)。此處由於絕緣層112很可能在離子照射步驟中受到損傷，因此去除絕緣層112。如果絕緣層112的損壞不會引發任何問題，則不必去除絕緣層112。在該情況下，可以在絕緣層112上新形成絕緣層116，或可以採用不形成絕緣層116的結構。
作為絕緣層116的材料，可以使用包含矽或鍺作為組成成分的絕緣材料，諸如氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鍺、氮化鍺、氧氮化鍺、氮氧化鍺。另外，還可以使用金屬氧化物諸如氮化鋁、氧氮化金屬諸如氧氮化鋁，或氮氧化金屬諸如氮氧化鋁。可以給出CVD方法、濺射方法、使用單晶半導體基板110的氧化(或氮化)的方法等作為用以形成絕緣層116的方法。注意，在這個實施例中絕緣層116具有單層結構；然而所揭示發明的一個實施例不被理解為局限於此。絕緣層116可以具有兩個或多個層的疊層結構。
由於絕緣層116是用以接合的層，因此其表面較佳具有高的平坦度。例如，形成帶有具有0.6nm或更小(較佳為0.3nm或更小)的算術平均粗糙度和0.7nm或更小(較佳為0.4nm或更小)的均方根粗糙度的表面的層。如上所述，使用有機矽氣體藉由化學氣相沈積法所形成的氧化矽膜可以被用作絕緣層116。注意出於方便起見，下面將圖1D所示的結構稱為基板140。
隨後將基底基板100和基板140彼此接合(見圖1E)。具體地，藉由諸如超音波清潔(包括所謂的頻率50kHz到5MHz的兆週波超音波清潔)的方法清潔基底基板100和基板140(絕緣層116)的表面，並且使用提供親水基團的化學溶液(諸如臭氧水、氨水和過氧化氫溶液(和水)的混合物、另一種氧化劑)進行處理。然後以彼此相接觸的方式佈置基底基板100和基板140的表面，並且給其施加壓力。例如，可以給出氧電漿處理作為對基底基板100和基板140的表面實施的處理以及使用化學溶液的處理。
由於認為接合涉及范德華力、氫鍵合等等，因此較佳使用可以充分利用這些原理的方法。例如，在接合之前，較佳藉由進行如上所述的提供親水基團的化學溶液處理或氧電漿處理，使得基底基板100和基板140的表面成為親水性的。藉由該處理，給基底基板100和基板140的表面提供親水基團；因此，可以在接合介面處形成許多氫鍵。亦即，可以增加接合強度。
接合時的氛圍可以是空氣氛圍，惰性氣體氛圍諸如氮氣氛圍，包含氧或臭氧的氛圍或減壓氛圍。藉由在惰性氛圍或包含氧或臭氧的氛圍中實施接合，可以有效率地利用提供給基底基板100和基板140的表面的親水基團進行接合。可替換地，可以在減壓氛圍中實施接合。在這種情況下，由於可以使得氛圍中污染物的影響變小，因此可以保持接合介面的清潔。另外，可以減少接合中基板之間的空氣俘獲。
在這個實施例中，描述了藉由接合一個基板140和一個基底基板100形成半導體層的處理；然而，所揭示發明的一個實施例不限於此。例如，可以藉由將多個基板140接合到一個基底基板100以形成多個半導體層。
接著，對已被彼此接合的基底基板100和基板140實施熱處理以便強化接合。在接合之後盡可能立刻實施熱處理。這是由於在接合之後和在熱處理之前運輸基板的情況下，很可能由於基底基板100的下垂引起基板140的分離。
上述熱處理的溫度需要是等於或低於基底基板的可允許溫度極限且不引起基板140的劃分(沿著受損區域114的劃分)的溫度。例如，該溫度可以是150℃到450℃，較佳為200℃到400℃。處理時間較佳為1分鐘到10小時(更佳為3分鐘到3小時)，但是可以根據處理速度和接合強度之間的關係適當地確定最佳條件。在這個實施例中，在200℃實施熱處理2小時。可替換地，可以藉由以微波僅照射實施接合的基板區域來局部地實施加熱。
接著基板140被劃分為單晶半導體基板142和絕緣層116和半導體層118(見圖1F)。藉由熱處理進行基板140的劃分。可以考慮基底基板100的可允許溫度極限來設定熱處理的溫度。例如，當使用玻璃基板作為基底基板100時，熱處理的溫度較佳為400℃到650℃。注意，可以根據基底基板100的耐熱性適當設定熱處理的溫度上限。例如，如果基底基板100可以抵禦直到750℃的溫度的熱處理，則可以在750℃或更低的溫度實施熱處理。注意在這個實施例中，在600℃實施熱處理2小時。
藉由上述熱處理，改變了在受損區域114中形成的微孔的體積(volume)，從而在受損區域114中產生了裂縫。結果，單晶半導體基板110係沿著受損區域114而被劃分。由於絕緣層116被接合到單晶半導體基板110，所以從單晶半導體基板110分離出的半導體層118保留在基底基板100之上。另外，由於基底基板100和絕緣層116之間的接合介面係藉由此熱處理而被加熱，因此在接合介面處形成共價鍵，從而進一步提高了單晶半導體基板110和絕緣層116之間的接合力。在對單晶半導體基板142的表面進行平坦化處理之後，可以再次利用單晶半導體基板142。
以上述方式，形成了在基底基板100上方包括半導體層118的半導體基板(見圖2A)。該半導體基板具有其中絕緣層116和半導體層118順序堆疊在基底基板100上方的結構。
在如上所述般形成的半導體層118中存在有由於離子照射步驟或劃分步驟所產生的缺陷。如果半導體層118有許多缺陷，則不能展現出單晶半導體的特性，並且半導體元件的性能和可靠性受到不利的影響；例如，半導體層118和閘極絕緣層之間的介面處的定域態密度(localized state density)將增加。因此，對半導體層118實施缺陷減少處理。
在這個實施例中，藉由以閃光燈燈光132照射半導體層118來實現半導體層118中的缺陷減少。更具體地，以閃光燈燈光132照射半導體層118的整個區域(見圖2B)。在該情況下，設定閃光燈燈光的光強度，以使得半導體層118不熔化(或使得半導體層的表面平坦度不改變)。例如，當半導體層118具有約100nm的厚度時，閃光燈燈光的光強度可以被設定為約0.1J/cm2 到300J/cm2 (較佳為1J/cm2 到30J/cm2 )。注意，閃光燈燈光的最佳光強度根據半導體層118的厚度等而改變；因此，不需要將光強度解釋為局限於此處給出的範圍內。用閃光燈燈光的照射時間(脈衝寬度)為10μs或更長(較佳為10μs到100ms，更佳為100μs到10ms)。在閃光燈燈光132的照射期間，基底基板100的溫度較佳被保持為300℃或更高(更佳為500℃或更高)。因此，可以有效地實施缺陷修復。
注意，在這個實施例中描述了從上面(從基底基板側的相對側)以閃光燈燈光132照射半導體層118的例子；然而，本發明不限於這個例子。還可以從下面(從基底基板側)照射半導體層118。在這種情況下，以透射穿過基底基板100等的閃光燈燈光132照射半導體層118。可替換地，可以從上下兩側用閃光燈燈光132照射半導體層118。當從上、下兩側用閃光燈燈光132照射半導體層118時，可以更有效地實現缺陷修復。注意，由於離子照射步驟或劃分步驟，半導體層118具有預定的表面不平坦度(大約5nm到50nm的Ra(算術平均粗糙度))。因此，當從上面以閃光燈燈光132照射半導體層118時，由於上述不平坦度的抗反射效果，因此可以抑制半導體層118表面的反射，並且可以實施有效的缺陷修復。注意為了提高以閃光燈燈光132照射的效率，可以有意地在增加表面不平坦度的情況下執行離子照射步驟、劃分步驟等。
閃光燈燈光132較佳是在可見光區域(至少從400nm到700nm)內具有連續頻譜的光，亦即，白光。採用如上所述的閃光燈燈光，即使當半導體層118厚時，閃光燈燈光132也可以穿透到足夠的深度。亦即，可以令人滿意地實施缺陷修復。
注意，較佳但不限於在真空或減壓環境中實施閃光燈燈光132的照射。在以閃光燈燈光132照射的情況下，不同於以雷射光照射的情況，半導體層118不熔化。因此，表面氧化等問題不像使用雷射光的情況下那樣嚴重，並且在真空或減壓環境以外的環境下也可以獲得足夠令人滿意的半導體層。就此而言，也可以說使用閃光燈燈光132的方法相對於使用雷射光的方法具有優勢。
不言而喻，可以在空氣或其他氛圍中實施閃光燈燈光132的照射。例如，可以在惰性氛圍諸如氮或氬中實施閃光燈燈光132的照射。為了在惰性氛圍中實施閃光燈燈光132的照射，可以在氣密室中實施閃光燈燈光132的照射，並且可以控制該室中的氛圍。
不存在對作為閃光燈燈光的光源的閃光燈的特別限制；例如，可以使用氙燈、鹵素燈、高壓UV燈、超高壓UV燈等。具體來說，由於氙燈可以容易地以高光強度重複發光，因此可以說氙燈(氙閃光燈)極為適合於本發明。雖然圖2B示出了平行佈置多個閃光燈且給每個閃光燈提供反射器板的例子，然而閃光燈(和反射器板)的佈置和結構並不限於這個例子。例如，可以平行佈置多個閃光燈，並且隨後在閃光燈之上(或之下)佈置一個或多個大尺寸的反射器板，從而可以提高用閃光燈燈光的照射效率。還可以適當地設定閃光燈的數目和大小。
注意，與普通燈燈光的照射時間相比，閃光燈燈光的照射時間足夠短。例如，閃光燈燈光的照射時間(脈衝寬度)例如為10μs到100ms(較佳為100μs到10ms)，而用普通燈燈光的照射時間約為0.5s或更長。由於照射時間上的這種不同，因此與普通燈燈光照射的情況相比，在所揭示發明的一個實施例中可以獲得極為令人滿意的半導體基板。
圖14A和14B示意地示出了以普通燈燈光照射的情況和以閃光燈燈光照射的情況之間的效果差異。圖14A示出了以普通燈燈光照射的情況，並且圖14B示出了以閃光燈燈光照射的情況。在這些圖形中，粗的實體箭頭指示由光所產生的熱如何傳導。
如圖14A所示，在以普通燈燈光134照射的情況下，照射時間長並且產生的熱量大；因此，在半導體層118中所產生之熱的大部分經過絕緣層116而傳導到基底基板100。在這種情況下，基底基板100可能由於熱的影響而被熔化。即使不被熔化，基底基板100可能會變形到為該處理所不能接受的程度，並且基底基板100中的可移動離子可能移動至半導體層118。
在另一方面，如圖14B所示，在以閃光燈燈光132照射的情況下，照射時間短且產生的熱量小；因此，在半導體層118中所產生之熱的大部分不會傳導到基底基板100。藉由以這種方式而以閃光燈燈光來照射，可以抑制由於到基底基板100的熱傳導所產生的缺陷。就此而言，在普通燈燈光照射和閃光燈燈光照射之間存在顯著的技術差異。
藉由如上所述以閃光燈燈光132來照射半導體層118，可以獲得包括其缺陷已被修復的半導體層120的半導體基板150(見圖2C)。注意，由於缺陷已被修復，因此半導體層120係處於接近單晶半導體的狀態。
注意，在如上所述實施了閃光燈燈光132的照射之後，可以對半導體層實施表面平坦化處理或薄化處理。因此，可以進一步提高即將被製造的半導體元件的特性。可以藉由例如採用乾式蝕刻和濕式蝕刻其中的一個蝕刻處理(回蝕刻處理)或藉由這兩種蝕刻的蝕刻處理(回蝕刻處理)，實施半導體層的表面平坦化或薄化。可替換地，可以採用雷射光照射處理，除非它會造成特性的改變。
注意，不需要在閃光燈燈光132的照射之後實施半導體層的表面平坦化處理或薄化處理。例如，可以在閃光燈燈光132的照射之前實施平坦化處理等。在這種情況下，在某種程度上消除了半導體層表面上的不平坦性和缺陷；因此，可以更有效地實施以閃光燈進行的缺陷修復。另外，可以在以閃光燈燈光132照射之前和之後實施上面的處理。另外，可以交替地重複閃光燈燈光132的照射和上面的處理。藉由以這種方式與上面的處理相結合地採用以閃光燈燈光照射，可以大量減少半導體層表面的不平坦性、缺陷等。
在所揭示之發明的一個實施例中，使用閃光燈燈光來修復半導體層的缺陷而沒有使半導體層熔化。因此，可以一次處理半導體層的整個區域。因此，與使用雷射光的情況相比，可以急遽地提高生產率。另外，由於不使半導體層熔化，因此沒有產生由於熔化區域和未熔化區域的產生所導致的晶粒邊界等。因此，可以減小半導體層的面內變化，並且可以獲得具有良好和均勻特性的半導體層。另外，與以熔爐進行的熱平衡中的加熱相比，可以在極短時間內高效地實施處理。亦即，可以極為高效地提供具有良好和均勻特性的大面積基板。
注意，由於使用從單晶半導體層(半單晶半導體層)分離出的半導體層作為半導體層，因此可以不被熔化而形成具有良好特性的半導體層。從單晶半導體基板(半單晶半導體層)分離出的半導體層具有類似於單晶半導體層的基本結構，並且與單晶半導體層的區別僅在於存在大量缺陷。換言之，如果可以有效地修復缺陷，則在使用非熔化缺陷修復處理的情況下也可以獲得類似於單晶半導體的極高的特性。
對於缺陷減少的目的而言使用閃光燈燈光是非常有利的。由於在不熔化條件下實施本發明中的閃光燈燈光照射，因此可以認為不僅熱效應而且光效應也對缺陷修復有貢獻。換言之，可以假設藉由由能帶間隙(band-gap)光的吸收而引起的局部鍵(local bond)重排而實現了缺陷修復。注意在使半導體層熔化的情況下，諸如在以雷射光照射半導體層的情況下，可以說主要發生熱鍵(thermal bond)重排。另外，在使用所謂的RTA(快速熱退火)的情況下，主要是輻射熱的熱效應起作用。
閃光燈的照射時間(脈衝寬度)可以是10μs或更長(較佳為10μs到100ms，並且更佳為100μs到10ms)，並且可以說其對於有缺陷的鍵的重排來說是足夠的時間。另外，由於來自閃光燈的光是所謂的白光，所以與使用作為單色光的雷射光的情況相比，它對各種類型的缺陷都起作用。亦即，即使半導體層中存在具有不同能級的多個缺陷，光也可被有效地吸收以便引起鍵重排並且修復缺陷。另外，藉由使用所謂的白光，可以在與厚度關聯性不大的情況下修復缺陷；因此，可以與厚度無關地獲得令人滿意的半導體層。
另外，由於與普通燈燈光相比閃光燈燈光的照射時間足夠短，因此可以充分地減少提供給基底基板的熱量。因此，可以充分地減少由基底基板的熔化等導致的缺陷。注意普通燈燈光的照射時間是0.5s或更長。
注意，在需要熔化半導體層的處理中，諸如在雷射光照射的情況下，存在最佳功率密度的範圍狹窄的問題。在另一方面，在所揭示之發明的一個實施例中，不需要使半導體層熔化；因此，最佳功率密度的範圍是寬的，並且這在半導體基板的製造程序中極為有利。
(實施例2)
在實施例2中將描述實施例1中之用以製造半導體基板的方法之變型。具體地，將參考圖3A到3D和圖4A到4D描述採用以蝕刻進行的平坦化處理的情況。注意，這個實施例中描述的半導體基板的製造程序的許多部分與實施例1相同。因此，下面將省略對與實施例1重疊部分的描述，並且主要描述不同之處。
首先，描述圖3A到3D中所示的方法。
首先，根據實施例1中描述的方法等，將基底基板100和基板140接合在一起，而後將基板140劃分為單晶半導體基板142和絕緣層116和半導體層118。因此，形成了在基底基板100上方包括半導體層118的半導體基板(見圖3A)。注意對於形成圖3A的結構的步驟可以參考實施例1；因此省略詳細描述。注意上述半導體基板具有絕緣層116和半導體層118依序堆疊在基底基板100上方的結構。
接著，以閃光燈燈光132照射半導體層118。更具體地，以閃光燈燈光132照射半導體層118的整個區域(見圖3B)。在該情況下，設定閃光燈燈光的光強度，以使得半導體層118不被熔化(或使得半導體層表面的平坦度不改變)。閃光燈燈光的照射時間(脈衝寬度)為10μs或更長(較佳為10μs到100ms，更佳為100μs到10ms)。在閃光燈燈光132的照射期間，基底基板100的溫度較佳被保持為300℃或更高(更佳為500℃或更高)。因此可以有效地實施缺陷修復。
閃光燈燈光132較佳是在可見光區域(至少從400nm到700nm)內具有連續頻譜的光，亦即，白光。藉由如上所述使用閃光燈燈光，即使當半導體層118厚時，閃光燈燈光132也能穿透到足夠的深度。亦即，可以令人滿意地執行缺陷修復。
對於此處省略的關於以閃光燈燈光132照射的其他條件可以參考實施例1。
藉由如上所述以閃光燈燈光132照射半導體層118，可以獲得包括其缺陷已被修復的半導體層120的半導體基板150(見圖3C)。注意，由於缺陷已被修復，因此半導體層120係處於接近單晶半導體的狀態。
接著對半導體層120實施平坦化處理。具體地，例如，可以採用乾式蝕刻和濕式蝕刻其中的一個蝕刻處理(回蝕處理)或這兩種蝕刻的蝕刻處理(回蝕處理)。可以採用使用蝕刻氣體的蝕刻處理作為乾式蝕刻處理，所述蝕刻氣體例如是，諸如氯化硼、氯化矽、或四氯化碳的氯化物氣體，諸如氟化硫或氟化氮的氟化物氣體，氯氣，氧氣等。可以採用使用蝕刻溶液例如氫氧化四甲基氨(縮寫：TMAH)溶液等的蝕刻處理作為濕式蝕刻處理。
如上所述，藉由結合蝕刻處理執行閃光燈燈光照射，可以獲得包括其缺陷已被急遽減少且表面不平坦度已被充分減小的半導體層160的半導體基板152(見圖3D)。
接著描述圖4A到4D中所示的方法。
首先以類似上面所述的方法，形成了在基底基板100之上包括半導體層118的半導體基板(見圖4A)。該半導體基板具有絕緣層116和半導體層118依序堆疊在基底基板100之上的結構。
接著對半導體層118實施平坦化處理。具體地，例如，可以採用乾式蝕刻和濕式蝕刻其中的一個蝕刻處理(回蝕處理)或這兩種蝕刻的蝕刻處理(回蝕處理)。可以採用使用蝕刻氣體的蝕刻處理作為乾式蝕刻處理，所述蝕刻氣體例如是，諸如氯化硼、氯化矽、或四氯化碳的氯化物氣體，諸如氟化硫或氟化氮的氟化物氣體，氯氣，氧氣等。可以採用使用蝕刻溶液例如氫氧化四甲基氨(縮寫：TMAH)溶液等的蝕刻處理作為濕式蝕刻處理。
藉由以這種方式對半導體層118實施蝕刻處理，可以獲得表面不平坦度被充分減小的半導體層126(見圖4B)。
接著，以閃光燈燈光132照射已藉由蝕刻處理而被平坦化的半導體層126(見圖4C)。在該情況下，設定閃光燈燈光的光強度，以使得半導體層126不被熔化(或使得半導體層表面的平坦度不改變)。閃光燈燈光的照射時間(脈衝寬度)為10μs或更長(較佳為10μs到100ms，更佳為100μs到10ms)。在閃光燈燈光132的照射期間，基底基板100的溫度較佳被保持為300℃或更高(更佳為500℃或更高)。因此，可以有效地實施缺陷修復。
閃光燈燈光132較佳是在可見光區域(至少從400nm到700nm)內具有連續頻譜的光，亦即，白光。使用如上所述的閃光燈燈光，即使當半導體層126厚時閃光燈燈光132也可以穿透到足夠的深度。亦即，可以順利地實施缺陷修復。
對於在此省略的用於以閃光燈燈光132照射的其他條件，可以參考實施例1。
藉由如上所述以閃光燈燈光132照射半導體層126，可以獲得包括缺陷已被修復的半導體層160的半導體基板152(見圖4D)。注意，在圖4A到4D所示的方法中，在實施蝕刻處理之後實施閃光燈燈光132的照射。因此，在某種程度上可以減小半導體層表面的不平坦度和缺陷；因此，可以更有效地實施利用閃光燈的缺陷修復。在此，由於缺陷已被修復，因此半導體層160係處於接近單晶半導體的狀態。
在適當時可以結合實施例1來實施這個實施例。
(實施例3)
在實施例3中，將參考圖5A到5E和圖6A到6C描述本發明的用以製造半導體基板的方法的另一個例子。注意，這個實施例中描述的半導體基板的製造程序的許多部分與實施例1相同。因此，將主要描述不同之處。
首先，製備基底基板100(見圖5A)。基底基板100的細節可以參考實施例1。另外，製備單晶半導體基板110。單晶半導體基板110的細節也可以參考實施例1。
接著，對單晶半導體基板110實施各種處理以便形成受損區域114和絕緣層116(見圖5B)。所述各種處理的細節可以參考實施例1。注意，受損區域114是包含高濃度離子的區域，並且單晶半導體基板110可被沿著該區域而劃分。因此，以形成受損區域114的深度確定從單晶半導體基板110分離出的半導體層的厚度。在這個實施例中，在距單晶半導體基板110表面50nm到300nm的深度處形成受損區域114。另外，將單晶半導體基板110係提供有受損區域114和絕緣層116的結構稱為基板140。
此後，將基底基板100和基板140彼此接合(見圖5C)。然後對已被彼此接合的基底基板100和基板140實施熱處理，以便強化該接合。其細節可以參考實施例1。
接著，將基板140沿著受損區域114而劃分成為單晶半導體基板142和半導體層118(見圖5D)。藉由熱處理來進行基板140的劃分。其細節可以參考實施例1。
在如上所述形成的半導體層118中存在由離子照射步驟或劃分步驟所引起的缺陷。如果半導體層118有許多缺陷，則不能展現出單晶半導體的特性。因此，對半導體層118實施缺陷減少處理。
在這個實施例中，藉由以閃光燈燈光132照射半導體層118來實現半導體層118中的缺陷減少。更具體地，以閃光燈燈光132照射半導體層118的整個區域(見圖5E)。在該情況下，設定閃光燈燈光的光強度，以使得半導體層118不被熔化(或使得半導體層表面的平坦度不改變)。注意，閃光燈燈光的最佳光強度根據半導體層118的厚度等而改變；因此最好適當地設定閃光燈燈光的光強度。閃光燈燈光的照射時間(脈衝寬度)為10μs或更長(較佳為10μs到100ms，更佳為100μs到10ms)。在閃光燈燈光132的照射期間，基底基板100的溫度較佳被保持為300℃或更高(更佳為500℃或更高)。因此可以有效地實施缺陷修復。
閃光燈燈光132較佳是在可見光區域(至少從400nm到700nm)內具有連續頻譜的光，亦即，白光。使用如上所述的閃光燈燈光，即使當半導體層118厚時閃光燈燈光132也可以穿透到足夠的深度。亦即，可以順利地實施缺陷修復。
注意，較佳但不限於在真空或減壓環境中實施閃光燈燈光132的照射。在以閃光燈燈光132照射的情況下，不同於以雷射光照射的情況，半導體層118不被熔化。因此，表面氧化等問題不像使用雷射光的情況下那樣嚴重，並且在不是真空或減壓環境的環境下也可以獲得足夠滿意的半導體層。就此而言，也可以說使用閃光燈燈光132的方法相對於使用雷射光的方法具有優勢。
不言而喻，可以在空氣氛圍或其他氛圍中實施閃光燈燈光132的照射。例如，可以在惰性氛圍諸如氮或氬中實施閃光燈燈光132的照射。為了在惰性氛圍中實施閃光燈燈光132的照射，可以在氣密室中實施閃光燈燈光132的照射，並且可以控制該室中的氛圍。
不存在對作為閃光燈燈光的光源的閃光燈的特別限制；例如，可以使用氙燈、鹵素燈、高壓UV燈、超高壓UV燈等。具體來說，由於氙燈可以很容易地以高的光強度而重複地發光，因此可以說氙燈(氙閃光燈)極為適合本發明。雖然圖5E示出了其中平行佈置了多個閃光燈且給每個閃光燈提供反射器板的例子，但是閃光燈(和反射器板)的佈置和結構不限於這個例子。還可以適當地設定閃光燈的數目和大小。
藉由如上所述以閃光燈燈光132照射半導體層118，可以獲得包括其缺陷已被修復的半導體層120的半導體基板。注意，由於缺陷已被修復，因此半導體層120係處於接近於單晶半導體的狀態。
注意，在如上所述實施了利用閃光燈燈光132的照射之後，可以實施表面平坦化處理等。因此，可以進一步提高即將被製造的半導體元件的特性。可以藉由例如採用乾式蝕刻和濕式蝕刻其中的一個蝕刻處理(回蝕處理)或這兩種蝕刻的蝕刻處理(回蝕處理)來實施表面平坦化等。可替換地，可以採用雷射光照射處理，除非它會造成特性的改變。
接著，藉由外延生長(氣相生長，氣相外延生長)而在半導體層120上形成半導體層122A(見圖6A)。亦即，半導體層122A是受半導體層120的結晶度影響的半導體層。在此，可以藉由根據半導體層120而選擇材料以形成半導體層122A。在形成矽層作為半導體層122A的情況下，可以使用以矽烷為基礎的氣體(典型地，矽烷)和氫氣的混合氣體作為來源氣體，藉由電漿CVD法來形成矽層。半導體層122A被形成為具有大約5nm到500nm，較佳大約10nm到100nm的厚度。
上述來源氣體是這樣的混合氣體，在該混合氣體中，氫氣的流速是以矽烷為基礎的氣體的流速的50倍或更多(較佳為100倍或更多)。例如，可以在分別以4sccm和400sccm的流速混合之後使用矽烷(SiH4 )和氫。藉由增加氫氣的流速，可以形成具有高結晶度的半導體層。因此，可以減少半導體層中包含的氫的量。
注意以矽烷為基礎的氣體不限於上述的矽烷，並且可以使用乙矽烷(Si2 H6 )等。另外，可以給來源氣體添加惰性氣體。
以電漿CVD法形成半導體層122A的其他條件如下：頻率為10MHz到200MHz；功率為5W到50W；所述室內壓力為10Pa到103 Pa；電極間距(在平行板類型的情況下)為15mm到30mm；基底基板100的溫度為200℃到400℃。上述的典型條件如下：頻率為60MHz；功率為15W；所述室內壓力為100Pa；電極間距20mm；以及基底基板100的溫度為280℃。上述膜形成條件僅是例子，並且所揭示之發明的一個實施例不應被理解為局限於這個例子。在此的要點是形成具有高結晶度的半導體層(或具有低的氫濃度的半導體層或具有低的氫含量的半導體層)作為半導體層122A；因此，只要可以實現該目標，可以用任何形成方法來形成半導體層122A。
注意，在以外延生長形成半導體層122A之前，較佳去除在半導體層120等表面上所形成的天然氧化物層。這是由於當在半導體層120表面上形成氧化物層時，受半導體層120的結晶度影響的外延生長不能向前推進，並且會降低半導體層122A的結晶度。在此，可以使用包含氟化酸的化學溶液等來去除氧化物層。
接著，在半導體層122A之上形成半導體層122B(見圖6B)。在此，藉由根據半導體層122A而選擇材料來形成半導體層122B。另外，將半導體層122B形成為具有200nm到2μm(較佳為400nm到1μm)的厚度。此時，較佳去除在半導體層122A表面上所形成的氧化物層。
半導體層122B被形成為具有比半導體層122A低的結晶度的半導體層。可替換地，半導體層122B被形成為具有比半導體層122A更高氫濃度的半導體層(具有更高氫含量的半導體層)。可以形成非晶半導體層作為這種半導體層122B。
可以適當地確定半導體層122B的形成方法；然而，較佳以至少比半導體層122A高的膜形成速度來形成半導體層122B。例如，當使用以矽烷為基礎的氣體(典型上，矽烷)和氫氣的混合氣體作為來源氣體，藉由電漿CVD法來形成半導體層122B時，較佳氫氣和以矽烷為基礎的氣體的流速比為2：1到20：1(較佳，5：1到15：1)。另外，較佳地，頻率設定為10MHz到200MHz；功率為5W到50W；所述室內的壓力為10Pa到103 Pa；電極間距(在平行板類型的情況下)為15mm到30mm；基底基板100的溫度為200℃到400℃。典型上，矽烷(SiH4 )和氫的流速分別為25sccm和150sccm；頻率為27MHz；功率為30W；壓力為66.6Pa；電極間距25mm；和基板溫度為280℃。上述的膜形成條件僅是例子，並且所揭示之發明的一個實施例不應被理解為局限於這個例子。
此後，實施熱處理，並且藉由固相外延生長(固相生長)來形成半導體層124(見圖6C)。注意，半導體層122A對應於半導體層124的下層區域124A，並且半導體層122B對應於半導體層124的上層區域124B。
可以使用熱處理裝置諸如快速熱退火(RTA)裝置、熔爐、毫米波加熱裝置等來實施上述熱處理。可以給出電阻加熱法、燈加熱法、氣體加熱法、電磁加熱法等作為熱處理裝置的加熱方法。可以藉由雷射光照射或熱電漿噴射照射來實施熱處理。
一般而言，熔爐是外部加熱方法，並且所述室的內部和處理物件係處於熱平衡。在另一方面，RTA裝置是用以藉由直接將能量給予處理物件來實施瞬時加熱的裝置(快速加熱)，並且所述室的內部和處理物件係不處於熱平衡。作為RTA裝置，可以給出利用燈加熱法的RTA裝置(燈快速熱退火(LRTA)裝置)，使用加熱的氣體的氣體加熱法的RTA裝置(氣體快速熱退火(GRTA)裝置)，利用燈加熱法和氣體加熱法的RTA裝置。
當使用RTA裝置時，較佳是處理溫度為500℃到750℃，並且處理時間為0.5分鐘到10分鐘。當使用熔爐時，較佳是處理溫度為500℃到650℃，並且處理時間為1小時到4小時。不言而喻，不需要將處理溫度和處理時間理解為局限於上面所給出的，而是可以根據基底基板等的可允許溫度限制來適當地設定處理溫度和處理時間。
藉由上述步驟，形成半導體層120和半導體層124的疊層結構。注意，如果具有高結晶度的半導體層不是必須的，則可以省略上述熱處理步驟。另外，取代上述熱處理步驟，可以在不熔化的情況下實施閃光燈燈光照射。
在這個實施例中，在藉由氣相生長來形成半導體層122A(具有高結晶度的半導體層，具有低氫濃度的半導體層)之後，形成厚的半導體層122B(具有低結晶度的半導體層，具有高氫濃度的半導體層)，並且隨後藉由固相生長來形成半導體層124。因此，確保了膜形成速度，並且可以抑制半導體層之間的分離的發生。亦即，可以高生產率和高產量地形成具有預定厚度的單晶半導體層。
可以認為能夠藉由在半導體層120之上形成具有高結晶度的半導體層122A和具有低結晶度的半導體層122B的疊層結構且如上所述地實施固相生長從而減少分離發生的原因是，由於相鄰層之間的結晶度差異變得較小，從而加強了分界面處原子之間的鍵連接，並且增強了附著力。
在這個實施例中，雖然在半導體層120和具有低結晶度的半導體層122B之間形成了具有高結晶度的半導體層122A，但是考慮到上述原因，不需要將所揭示之發明的一個實施例理解為局限於此。亦即，可以在半導體層120和具有低結晶度的半導體層122B之間提供具有不同結晶度的多個半導體層。例如，可以在半導體層(在這個實施例中，半導體層120)之上依序形成具有高結晶度的半導體層，具有稍高結晶度的半導體層，和具有低結晶度的半導體層。以這種結構，可以進一步改進附著力。
就分界面處的附著力而言，較佳形成疊層結構，以被暴露於盡可能少的空氣等。例如，較佳在相同的所述室中連續地形成半導體層122A和半導體層122B。
以上述方式，可以製造具有厚半導體層的半導體基板。注意在這個實施例中，沒有對半導體層120的表面實施平坦化處理；因此，半導體層124的表面強烈地受半導體層120的表面的影響。因此，如果需要，可以對半導體層124的表面進行平坦化。
在這個實施例中，描述了其中在基底基板100之上形成半導體層120和半導體層124，在它們之間插入絕緣層116的方法。然而，本發明不應被理解為局限於此。例如，可以在半導體層120之下提供具有各種功能的層(下面稱為功能性層)。例如，可以形成包含導電材料的層、包含雜質元素的層(包含雜質元素的半導體層)等作為功能性層。
注意在這個實施例中，在形成了藉由以閃光燈燈光132的照射從而減少了缺陷的半導體層120之後形成半導體層122A和半導體層122B。然而，本發明不應被理解為局限於此。例如，還可以在半導體層118之上形成半導體層122A和半導體層122B，並且隨後實施利用閃光燈燈光132的照射。在這種情況下，也可以充分減少半導體層118中的缺陷。
適當時可以結合實施例1或2來實施這個實施例。
(實施例4)
在實施例4中，將參考圖7A和7B來描述以閃光燈燈光來照射的例子。注意，這個實施例中描述的方法僅是例子，並且所揭示之發明的一個實施例不應被理解為局限於這個實施例中所描述的方法。
首先，描述在半導體層200中以閃光燈燈光132照射的區域是大區域的情況(見圖7A)。在該情況下，以閃光燈燈光132照射半導體層200的整個區域。藉由如上所述以閃光燈燈光照射半導體層200的整個區域，可以將閃光燈燈光的照射時間限制為最小值。亦即，可以高效率地製造半導體基板。
接著，描述在半導體層200中以閃光燈燈光132照射的區域是小區域的情況(見圖7B)。注意，圖7B示出了半導體層200被劃分為4個區域且以閃光燈燈光132單獨照射這些區域的例子。閃光燈燈光的照射區域(A到D)被設置為部分重疊，從而以閃光燈燈光照射了半導體層200的整個區域。
在本發明中，在不熔化的情況下實施閃光燈燈光132的照射。因此，不會引起在雷射光照射的情況下導致的單晶半導體層的特性改變的問題。更具體地，在閃光燈燈光照射區域重疊部分和閃光燈燈光照射區域不重疊部分之間存在很小的特性差異。
以這種方式，即使以閃光燈燈光132照射的區域重疊，特性差異也可以足夠小。因此，可以提供具有極為均勻的半導體層的半導體基板。本發明的效果是顯著的，尤其是對於照射區域重疊的大面積基板更是如此。
適當時可以結合實施例1到3中的任意一個來實施這個實施例。
(實施例5)
在實施例5中，將參考圖8A到8D，圖9A到9D和圖10A和10B來描述用以製造使用上述半導體基板的半導體裝置的方法。在此，描述用以製造作為半導體裝置的例子之包括多個電晶體的半導體裝置的方法。注意，可以組合使用下面描述的電晶體來形成各種半導體裝置。
首先，製備藉由實施例2中描述的方法所製造的半導體基板(見圖8A)。注意在這個實施例中，描述了用以使用藉由實施例2中描述的方法所製造的半導體基板來製造半導體裝置的方法；然而，所揭示之發明的一個實施例不限於此。可以使用藉由實施例1等中描述的方法所製造的半導體基板。
為了控制TFT的閾值電壓，可以向半導體層1000(對應於實施例2中的半導體層160)添加諸如硼、鋁或鎵的p型雜質元素或諸如磷或砷的n型雜質元素。適當時可以改變添加雜質元素的區域和即將被添加的雜質元素的種類。例如，可以給n通道TFT的形成區域添加p型雜質元素，可以給p通道TFT的形成區域添加n型雜質元素。以大約為1×1015 /cm2 到1×1017 /cm2 的劑量來添加上述雜質元素。隨後將半導體層1000劃分為島形以形成半導體層1002和半導體層1004(見圖8B)。
接著，形成閘極絕緣層1006以覆蓋半導體層1002和半導體層1004(見圖8C)。在此，以電漿CVD法形成單層氧化矽膜。可替換地，作為閘極絕緣層1006，包含氧氮化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等的膜可以被形成為具有單層結構或疊層結構。
作為除了電漿CVD法之外的製造方法，可以給出濺射法或使用藉由高密度電漿處理的氧化或氮化方法。例如，使用諸如氦、氬、氪或氙的惰性氣體和諸如氧氣、氧化氮、氨氣、氮氣或氫氣的氣體的混合氣體來實施高密度電漿處理。在該情況下，如果藉由引入微波來實施電漿激發，則可以產生具有低電子溫度和高密度的電漿。以由這種高密度電漿產生的氧基(可以包括OH基)或氮基(可以包括NH基)來氧化或氮化半導體層的表面，從而形成與半導體層接觸的厚度為1nm到20nm，較佳為2nm到10nm的絕緣層。
由於藉由上述高密度電漿處理的半導體層的氧化或氮化是固相反應，因此可以急遽減小閘極絕緣層1006和半導體層1002以及半導體層1004中的每一個之間的分界面態密度。另外當藉由高密度電漿處理直接氧化或氮化半導體層時，可以抑制即將要被形成的絕緣層的厚度的變化。由於半導體層具有結晶度，因此即使當使用高密度電漿處理以固相反應氧化半導體層的表面時，也可以抑制晶粒邊界處的不均勻氧化；因此，可以形成具有令人滿意的均勻性和低分界面態密度的閘極絕緣層。當如上所述以高密度電漿處理形成的絕緣層被用作為電晶體的整個或部分閘極絕緣層時，可以抑制特性的變化。
可替換地，可以藉由熱氧化半導體層1002和半導體層1004以形成閘極絕緣層1006。在使用這種熱氧化的情況下，較佳使用具有高熱阻的基底基板。
注意在形成包含氫的閘極絕緣層1006之後，藉由實施溫度為350℃到450℃的熱處理，包含在閘極絕緣層1006中的氫可以分散到半導體層1002和半導體層1004中。在該情況下，可以藉由以電漿CVD法沈積氮化矽和氮氧化矽而形成閘極絕緣層1006。另外，在閘極絕緣層1006的形成之後和氫擴散處理之前的處理溫度較佳被設定為350℃或更低。如果以這種方式向半導體層1002和半導體層1004提供氫，可以有效地減少半導體層1002中的缺陷、半導體層1004中的缺陷、閘極絕緣層1006和半導體層1002之間的分界面處的缺陷、以及閘極絕緣層1006和半導體層1004之間的分界面處的缺陷。
接著，在閘極絕緣層1006之上形成導電層，並且隨後將導電層處理(圖案化)成為預定形狀，從而在半導體層1002和半導體層1004之上形成電極1008(見圖8D)。以CVD法、濺射法等形成導電層。可以使用材料諸如鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)或鈮(Nb)形成導電層。可替換地，還可以使用包含上述金屬作為主要組成成分的合金材料或包含上述金屬的化合物。進一步可替換地，可以使用半導體材料，諸如藉由以賦予導電性類型的雜質元素摻雜半導體所獲得的多晶矽。
雖然在這個實施例中使用單層導電層形成電極1008，所揭示之發明的一個實施例的半導體裝置不限於該結構。每個電極1008可由堆疊的多個導電層形成。在兩層結構的情況下，例如，可以使用鉬膜、鈦膜、氮化鈦膜等作為下層，並且可以使用鋁膜等作為上層。在三層結構的情況下，可以使用鉬膜、鋁膜和鉬膜的疊層結構，鈦膜、鋁膜和鈦膜的疊層結構等。
注意，可以使用諸如氧化矽或氮氧化矽的材料形成用於形成電極1008的掩罩。在該情況下，另外需要藉由圖案化氧化矽膜、氮氧化矽膜等來形成掩罩的步驟；然而，蝕刻中掩罩的膜厚度的減少量比使用抗蝕劑材料的情況小；因此，可以形成具有更精確形狀的電極1008。可替換地，可以藉由液滴釋放法而選擇性地形成電極1008而不使用掩罩。在此，液滴釋放法是指釋放或噴射包含預定組成成分的液滴以便形成預定圖案的方法，並且其範圍包括噴墨法等。
可替換地，可以藉由以適當調整了蝕刻條件(例如，施加到經捲繞的電極層的電功率量，施加到基板側電極層的電功率量，基板側電極層的溫度等)的感應耦合電漿(ICP)蝕刻法蝕刻導電層以具有所希望的錐形，從而形成電極1008。可以根據掩罩的形狀來調整該錐形形狀。注意，適當時可以使用以氯為基礎的氣體諸如氯氣、氯化硼、氯化矽、或四氯化碳，以氟為基礎的氣體諸如四氟化碳、氟化硫、或氟化氮，氧氣等作為蝕刻氣體。
接著，使用電極1008作為掩罩而向半導體層1002和半導體層1004添加賦予一種導電性類型的雜質元素(見圖9A)。在這個實施例中，向半導體層1002添加賦予n型導電性的雜質元素(例如，磷或砷)，並且向半導體層1004添加賦予p型導電性的雜質元素(例如，硼)。注意當向半導體層1002添加賦予n型導電性的雜質元素時，以掩罩等覆蓋被添加了p型雜質元素的半導體層1004，從而選擇性地添加賦予n型導電性的雜質元素。當向半導體層1004添加賦予p型導電性的雜質元素時，以掩罩等覆蓋被添加了n型雜質元素的半導體層1002，從而選擇性地添加賦予p型導電性的雜質元素。可替換地，在向半導體層1002和半導體層1004添加了賦予p型和n型導電性其中的一種的雜質元素之後，可以用更高濃度給這些半導體層中的僅一個添加賦予另一種導電性類型的雜質元素。藉由添加雜質元素，在半導體層1002和半導體層1004中分別形成雜質區域1010和雜質區域1012。
接著，在電極1008的側表面上形成側壁1014(見圖9B)。可以藉由例如新形成絕緣層以便覆蓋閘極絕緣層1006和電極1008，並且藉由主要在垂直方向上的各向異性蝕刻部分蝕刻新形成的絕緣層，藉以形成側壁1014。注意，還可以用上述的各向異性蝕刻部分地蝕刻閘極絕緣層1006。對於用於形成側壁1014的絕緣層，可以用電漿CVD法、濺射法等形成具有單層結構或疊層結構的包含矽、氧化矽、氮化矽、氧氮化矽、氮氧化矽、有機材料等的膜。在這個實施例中，以電漿CVD法形成100nm厚的氧化矽膜。另外，可以使用CHF3 和氦的混合氣體作為蝕刻氣體。注意，形成側壁1014的步驟不限於在此上述的步驟。
接著，使用閘極絕緣層1006、電極1008和側壁1014作為掩罩而向半導體層1002和半導體層1004添加如下雜質元素，所述雜質元素的每一種賦予一種導電性類型(見圖9C)。注意，以更高濃度向半導體層1002和半導體層1004添加賦予與在前面步驟中已被添加到半導體層1002和半導體層1004的雜質元素相同的導電性類型的雜質元素。注意，當向半導體層1002添加賦予n型導電性的雜質元素時，以掩罩等覆蓋被添加了p型雜質元素的半導體層1004，從而選擇性地添加賦予n型導電性的雜質元素。當向半導體層1004添加賦予p型導電性的雜質元素時，以掩罩等覆蓋被添加了n型雜質元素的半導體層1002，從而選擇性地添加賦予p型導電性的雜質元素。
藉由添加雜質元素，在半導體層1002中形成一對高濃度雜質區域1016，一對低濃度雜質區域1018和通道形成區域1020。另外，藉由添加雜質元素，在半導體層1004中形成一對高濃度雜質區域1022，一對低濃度雜質區域1024和通道形成區域1026。每個高濃度雜質區域1016和高濃度雜質區域1022作為源極或汲極，並且每個低濃度雜質區域1018和低濃度雜質區域1024作為LDD(輕度摻雜汲極)區域。
注意，可以形成在半導體層1002之上形成的側壁1014和在半導體層1004之上形成的側壁1014，以便在載流子行進的方向(平行於所謂的通道長度的方向)上具有相同的長度或不同的長度。構成p通道電晶體的一部分的半導體層1004之上的每個側壁1014的長度較佳比構成n通道電晶體的一部分的半導體層1002之上的每個側壁1014的長度更長。這是由於所添加的用以形成p通道電晶體中的源極和汲極的硼容易擴散，並且容易引起短通道效應。藉由在p通道電晶體的載流子行進方向上增加側壁1014的長度，可以用高濃度向源極和汲極添加硼，從而可以減小源極和汲極的電阻。
為了進一步減小源極和汲極的電阻，可以藉由在半導體層1002和半導體層1004的一部分中形成矽化物，從而形成矽化物層。藉由與半導體層接觸地放置金屬，並且藉由熱處理(例如，GRTA法、LRTA法等)而使得在半導體層中金屬和矽之間發生反應從而形成矽化物。對於矽化物層，可以使用矽化鈷或矽化鎳。在半導體層1002和半導體層1004薄的情況下，矽化物反應可以推進到半導體層1002和半導體層1004的底部。作為用於矽化的金屬材料，可以使用下面的材料：鈦(Ti)、鎳(Ni)、鎢(W)、鉬(Mo)、鈷(Co)、鋯(Zr)、鉿(Hf)、鉭(Ta)、釩(V)、釹(Nd)、鉻(Cr)、鉑(Pt)、鈀(Pd)等。另外，可以藉由雷射光照射等形成矽化物層。
藉由上述步驟，形成n通道電晶體1028和p通道電晶體1030。注意，雖然在圖9C所示的階段尚未形成作為源極電極或汲極電極的每一個導電層，但是包括作為源極電極或汲極電極的每一個的這些導電層的結構也可被稱為電晶體。
接著，形成絕緣層1032以覆蓋n通道電晶體1028和p通道電晶體1030(見圖9D)。並非總是需要絕緣層1032；然而，形成絕緣層1032可以防止雜質(諸如鹼金屬和鹼土金屬)穿透n通道電晶體1028和p通道電晶體1030。具體地，較佳使用材料諸如氧化矽、氮化矽、氧氮化矽、氮氧化矽、氮化鋁、氧化鋁等形成絕緣層1032。在這個實施例中，使用厚度大約為600nm的氮氧化矽膜作為絕緣層1032。在該情況下，可以在形成氮氧化矽膜之後實施這些上述的氫化步驟。注意雖然在這個實施例中形成具有單層結構的絕緣層1032，不言而喻，絕緣層1032可以具有疊層結構。例如，在兩層結構的情況下，絕緣層1032可以具有氧氮化矽膜和氮氧化矽膜的疊層結構。
接著，在絕緣層1032之上形成絕緣層1034以覆蓋n通道電晶體1028和p通道電晶體1030。可以使用具有耐熱性的有機材料來形成絕緣層1034，所述有機材料例如是聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺或環氧樹脂。除了這些有機材料之外，還可以使用低電介質常數材料(低k材料)、以矽氧烷為基礎的樹脂、氧化矽、氮化矽、氧氮化矽、氮氧化矽、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、氧化鋁等。在此，以矽氧烷為基礎的樹脂對應於使用以矽氧烷為基礎的材料作為原材料形成的包括Si-O-Si鍵的樹脂。除了氫之外，以矽氧烷為基礎的樹脂可以包括氟、烴基和芳烴中的至少一個作為取代基。可替換地，可以使用任意這些材料藉由堆疊多個絕緣層而形成絕緣層1034。
對於絕緣層1034的形成，可以根據絕緣層1034的材料採用下面的方法：CVD法、濺射法、SOG法、旋塗法、浸漬法、噴塗法、液滴釋放法(例如，噴墨法、絲網印刷、膠印等)、刮刀、輥式塗布機、幕簾式塗布機、刮刀塗布機等。
接著，在絕緣層1032和1034中形成接觸孔，從而部分地暴露半導體層1002和1004中的每一個。隨後分別藉由接觸孔與半導體層1002和半導體層1004接觸地形成導電層1036和導電層1038(見圖10A)。導電層1036和導電層1038作為對應電晶體的源極電極和汲極電極。注意在這個實施例中，作為用以形成接觸孔的蝕刻氣體，採用了CHF3 和He的混合氣體；然而蝕刻氣體不限於此。
可以藉由CVD法、濺射法等形成導電層1036和導電層1038。具體地，可以使用鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)、矽(Si)等等形成導電層1036和導電層1038。另外，可以使用包含上述材料作為其主要組成成分的合金或包含上述材料的化合物。導電層1036和導電層1038中的每一個可以具有單層結構或疊層結構。
作為包含鋁作為其主要組成成分的合金的例子，可以給出包含鋁作為其主要組成成分並且還包含鎳的合金，包含鋁作為其主要組成成分並且還包含鎳以及碳和矽中的一種或兩種的合金。由於鋁和矽鋁(Al-Si)具有低電阻且並不昂貴，因此鋁和矽鋁適合作為用以形成導電層1036和導電層1038的材料。具體地，由於可以防止由圖案化時的抗蝕劑烘烤產生小丘，因此矽鋁是較佳的。另外，可以取代矽而使用將大約0.5%的Cu混合到鋁中的材料。
在形成具有疊層結構的導電層1036和導電層1038中的每一個的情況下，例如可以採用阻擋膜、鋁矽膜和阻擋膜的疊層結構，阻擋膜、鋁矽膜、氮化鈦膜和阻擋膜的疊層結構等。注意阻擋膜是指使用鈦、鈦的氮化物、鉬、鉬的氮化物等形成的膜。藉由形成導電層，從而在阻擋膜之間插入鋁膜或鋁矽膜，可以進一步防止鋁或鋁矽小丘的產生。另外，藉由使用作為高還原性元素的鈦形成阻擋膜，即使在半導體層1002和1004上形成了薄氧化膜，該氧化膜也可被阻擋膜中包含的鈦還原，從而可以獲得導電層1036和半導體層1002之間以及導電層1038和半導體層1004之間的更好的接觸。另外，還可以堆疊多個阻擋膜。在該情況下，例如，導電層1036和導電層1038中的每一個被形成為具有從底層起依序為鈦、氮化鈦、鋁矽、鈦和氮化鈦的5層結構或多於5層的疊層結構。
對於導電層1036和導電層1038，可以利用使用WF6 氣體和SiH4 氣體的化學氣相沈積法所形成的矽化鎢。可替換地，可以為導電層1036和1038使用以WF6 的氫還原形成的鎢。
注意導電層1036連接到n通道電晶體1028的高濃度雜質區域1016。導電層1038連接到p通道電晶體1030的高濃度雜質區域1022。
圖10B是圖10A所示的n通道電晶體1028和p通道電晶體1030的平面圖。在此，沿著圖10B中的線M-N所取出的剖面對應於圖10A的剖面圖。注意在圖10B中，為了簡單起見而省略了導電層1036、導電層1038、絕緣層1032和1034等。
注意，雖然在這個實施例中作為例子描述了n通道電晶體1028和p通道電晶體1030中的每一個包括作為閘極電極的一個電極1008的情況，但所揭示之發明的一個實施例不限於這種結構。根據所揭示之發明的一個實施例的電晶體可以具有例如多閘極結構，其中包括作為閘極電極並且彼此電連接的多個電極。
在這個實施例中，使用了經過蝕刻處理和閃光燈燈光照射處理的半導體基板。因此，可以用低成本製造可以高速操作並且可以用低電壓驅動的具有低亞閾值和高場效遷移性的電晶體。
適當時可以結合實施例1到4中的任意一個來實施這個實施例。
[例子1]
檢驗了以根據所揭示之發明的一個實施例的方法在玻璃基板之上形成的矽層的特性。下面參考圖11A和11B來進行描述。
首先，以上面的實施例中描述的方法在玻璃基板之上形成矽層。在這個例子中，在0.7mm厚的玻璃基板之上形成120nm厚的矽層，並且隨後以閃光燈燈光照射該矽層。注意在閃光燈燈光照射期間玻璃基板的溫度大約為500℃。
在這個例子中改變閃光燈燈光的光強度，並且觀測Raman頻譜。更具體地，觀測Raman頻譜的峰值(也稱為Raman峰)對於閃光燈燈光強度的相關性(見圖11A)和Raman峰的半峰全寬對於閃光燈燈光強度的相關性(見圖11B)。在圖11A中，水平軸是燈功率(任意單位)並且垂直軸是Raman峰的峰波數(cm-1 )。在圖11B中，水平軸是燈功率(任意單位)並且垂直軸是Raman峰的半峰全寬(cm-1 )。在此，圖11A的水平軸對應於圖11B的水平軸。
在圖11A中，燈功率9處的Raman峰波數的均值為519.5cm-1 到519.6cm-1 ，並且該值接近單晶矽。注意，單晶矽的Raman峰波數約為520cm-1 。Raman頻譜用於測量從入射光到散射光(Raman散射光)的波數的位移，並且波數的位移對應於原子間振動能。因此Raman峰的波數接近單晶矽的事實意謂著成鍵態接近單晶矽。亦即，可以說當以適當的光強度利用閃光燈燈光照射矽層時，矽層的特性變得更接近於單晶矽的特性。
在圖11B中，燈功率為9或更大處的Raman頻譜的半峰全寬大約為5cm-1 或更小。半峰全寬小的事實意謂著許多原子間的鍵處於相同狀態。因此，當以閃光燈燈光照射矽層時，矽層的特性變得更接近於單晶矽的特性。在另一方面，未以閃光燈燈光照射的矽層具有大的半峰全寬，並且具有原子間成鍵狀態的變化。換言之，可以說矽層具有低於單晶矽的結晶度。
總之，可見當以適當強度的閃光燈燈光照射矽層時，其Raman峰處於大約519.2cm-1 到520cm-1 的波數，並且半峰全寬大約為5cm-1 或更小。
適當時可以結合實施例1到5來實施這個例子。
[例子2]
已經證實，作為所揭示之發明的一個實施例的藉由閃光燈燈光照射不會使半導體層熔化。具體地，在以閃光燈燈光照射之前和之後觀測半導體層的表面不平坦度。下面參考圖12A和12B以及圖13A和13B來進行描述。注意在這個例子中，使用與例子1相同的樣本。
首先，觀測以閃光燈燈光照射之前矽層表面不平坦度的情況。具體地，在3個隨機選擇的區域內(No.01，No.02和No.03)以原子力顯微鏡(AFM)觀測表面不平坦度(見圖12A)。使用Ra(算術平均粗糙度)，P-V(最大高度差)和Rms(均方根粗糙度)(見圖12B)評估表面不平坦度。
此後，觀測以閃光燈燈光照射之後矽層表面粗糙度的狀態。具體地，觀測4個隨機選擇的區域(No.04，No.05，No.06和No.07)(見圖13A)。使用Ra(算術平均粗糙度)，P-V(最大高度差)和Rms(均方根粗糙度)(見圖13B)評估表面粗糙度。注意，照射矽層的閃光燈燈光的強度相應於例子1中燈功率為9的強度。
從圖12B和13B中可見，在以閃光燈燈光照射之前和之後Ra(算術平均粗糙度)，P-V(最大高度差)和Rms(均方根粗糙度)中的每一個沒有大的差異。在另一方面，已知被以脈衝雷射光照射熔化的矽層的表面具有大約1nm到3nm的Ra，大約10nm到40nm的P-V和1nm到5nm的Rms。
根據上面的結果，可以確認，作為所揭示之發明的一個實施例的藉由閃光燈燈光照射不會使半導體層熔化。
適當時可以結合實施例1到5和例子1來實施這個例子。
本申請基於2008年6月4日向日本專利局提交的日本專利申請序列號2008-146914，藉由引用而將其完整內容結合於此。
100．．．基底基板
110．．．單晶半導體基板
112．．．絕緣層
114．．．受損區域
130．．．離子束
116．．．絕緣層
140．．．基板
142．．．單晶半導體基板
118．．．半導體層
132．．．閃光燈燈光
150．．．半導體基板
120．．．半導體層
152．．．半導體基板
126．．．半導體層
160．．．半導體層
122A．．．半導體層
122B．．．半導體層
200．．．半導體層
1000．．．半導體層
1002．．．半導體層
1004．．．半導體層
1006．．．閘極絕緣層
1008．．．電極
1010．．．雜質區域
1012．．．雜質區域
1014．．．側壁
1016．．．高濃度雜質區域
1018．．．低濃度雜質區域
1020．．．通道形成區域
1022．．．高濃度雜質區域
1024．．．低濃度雜質區域
1026．．．通道形成區域
1028．．．n通道電晶體
1030．．．p通道電晶體
1032．．．絕緣層
1034．．．絕緣層
1036．．．導電層
1038．．．導電層
圖1A到1F是示出了用以製造半導體基板的方法的圖形；
圖2A到2C是示出了用以製造半導體基板的方法的圖形；
圖3A到3D是示出了用以製造半導體基板的方法的圖形；
圖4A到4D是示出了用以製造半導體基板的方法的圖形；
圖5A到5E是示出了用以製造半導體基板的方法的圖形；
圖6A到6C是示出了用以製造半導體基板的方法的圖形；
圖7A和7B是示出了閃光燈的照射方法的圖形；
圖8A到8D是示出了半導體裝置的製造程序的圖形；
圖9A到9D是示出了半導體裝置的製造程序的圖形；
圖10A和10B分別是半導體裝置的剖面視圖和其平面視圖；
圖11A和11B分別是示出了Raman峰值和閃光燈光強度的相關性以及Raman峰值的最大值一半處之全寬與閃光燈光強度的相關性的曲線圖；
圖12A和12B是示出了閃光燈光照射之前矽層的表面不平坦度的狀態圖；
圖13A和13B是示出了閃光燈光照射之後矽層的表面不平坦度的狀態圖；和
圖14A和14B中的每一個是示出了燈光照射時的狀態圖。
100．．．基底基板
116．．．絕緣層
118．．．半導體層
120．．．半導體層
132．．．閃光燈燈光
150．．．半導體基板

Claims (28)

  1. 一種用以製造半導體基板的方法，包括如下步驟：以離子照射單晶半導體基板的表面，以在該單晶半導體基板中形成受損區域；在該單晶半導體基板的該表面之上形成絕緣層；佈置具有絕緣表面之基板的表面和該絕緣層的表面而彼此相接觸，以便使具有該絕緣表面的該基板與該單晶半導體基板彼此接合；實施熱處理，以便沿著該受損區域而劃分該單晶半導體基板，並且在具有該絕緣表面的該基板之上形成半導體層；和在不使該半導體層熔化的條件下，以來自閃光燈的光照射該半導體層的表面，以便修復缺陷。
  2. 如申請專利範圍第1項之用以製造半導體基板的方法，還包括在以來自該閃光燈的光照射之前或之後，對該半導體層實施平坦化處理的步驟。
  3. 如申請專利範圍第2項之用以製造半導體基板的方法，其中該平坦化處理包含蝕刻處理。
  4. 如申請專利範圍第1項之用以製造半導體基板的方法，其中以來自該閃光燈的光照射的時間為10μs或更長。
  5. 如申請專利範圍第1項之用以製造半導體基板的方法，其中來自該閃光燈的光具有從400nm到700nm之波長範圍內的連續頻譜。
  6. 如申請專利範圍第1項之用以製造半導體基板的方法，其中該閃光燈為氙燈。
  7. 如申請專利範圍第1項之用以製造半導體基板的方法，其中在以來自該閃光燈的光進行照射期間，具有該絕緣表面的該基板的溫度保持為300℃或更高。
  8. 一種用以製造半導體基板的方法，包括如下步驟：以離子照射單晶半導體基板的表面，以在該單晶半導體基板中形成受損區域；在該單晶半導體基板的該表面之上形成第一絕緣層；在具有絕緣表面的基板的表面之上形成第二絕緣層；佈置該第二絕緣層的表面和該第一絕緣層的表面而彼此相接觸，以便使具有該絕緣表面的該基板和該單晶半導體基板彼此接合；實施熱處理，以便沿著該受損區域而劃分該單晶半導體基板，並且在具有該絕緣表面的該基板之上形成半導體層；和在不使該半導體層熔化的條件下，以來自閃光燈的光照射該半導體層的表面，以便修復缺陷。
  9. 如申請專利範圍第8項之用以製造半導體基板的方法，還包括在以來自該閃光燈的光照射之前或之後，對 該半導體層實施平坦化處理的步驟。
  10. 如申請專利範圍第9項之用以製造半導體基板的方法，其中該平坦化處理包含蝕刻處理。
  11. 如申請專利範圍第8項之用以製造半導體基板的方法，其中以來自該閃光燈的光照射的時間為10μs或更長。
  12. 如申請專利範圍第8項之用以製造半導體基板的方法，其中來自該閃光燈的光具有從400nm到700nm之波長範圍內的連續頻譜。
  13. 如申請專利範圍第8項之用以製造半導體基板的方法，其中該閃光燈為氙燈。
  14. 如申請專利範圍第8項之用以製造半導體基板的方法，其中在以來自該閃光燈的光照射期間，具有該絕緣表面的該基板的溫度保持為300℃或更高。
  15. 一種用以製造半導體基板的方法，包括如下步驟：在單晶半導體基板的表面之上形成絕緣層；以離子照射該絕緣層的表面，以在該單晶半導體基板中形成受損區域；佈置具有絕緣表面的基板的表面和該絕緣層的表面而彼此相接觸，以便使具有該絕緣表面的該基板和該單晶半導體基板彼此接合；實施熱處理，以便沿著該受損區域而劃分該單晶半導體基板，並且在具有該絕緣表面的該基板之上形成半導體 層；和在不使該半導體層熔化的條件下，以來自閃光燈的光照射該半導體層的表面，以便修復缺陷。
  16. 如申請專利範圍第15項之用以製造半導體基板的方法，還包括在以來自該閃光燈的光照射之前或之後，對該半導體層實施平坦化處理的步驟。
  17. 如申請專利範圍第16項之用以製造半導體基板的方法，其中該平坦化處理包含蝕刻處理。
  18. 如申請專利範圍第15項之用以製造半導體基板的方法，其中以來自該閃光燈的光照射的時間為10μs或更長。
  19. 如申請專利範圍第15項之用以製造半導體基板的方法，其中來自該閃光燈的光具有從400nm到700nm之波長範圍內的連續頻譜。
  20. 如申請專利範圍第15項之用以製造半導體基板的方法，其中該閃光燈為氙燈。
  21. 如申請專利範圍第15項之用以製造半導體基板的方法，其中在以來自該閃光燈的光進行照射期間，具有該絕緣表面的該基板的溫度保持為300℃或更高。
  22. 一種用以製造半導體基板的方法，包括如下步驟：在單晶半導體基板的表面之上形成第一絕緣層；以離子照射該第一絕緣層的表面，以在該單晶半導體基板中形成受損區域； 在具有絕緣表面的基板的表面之上形成第二絕緣層；佈置該第二絕緣層的表面和該第一絕緣層的該表面而彼此相接觸，以便使具有該絕緣表面的該基板和該單晶半導體基板彼此接合；實施熱處理，以便沿著該受損區域而劃分該單晶半導體基板，並且在具有該絕緣表面的該基板之上形成半導體層；和在不使該半導體層熔化的條件下，以來自閃光燈的光照射該半導體層的表面，以便修復缺陷。
  23. 如申請專利範圍第22項之用以製造半導體基板的方法，還包括在以來自該閃光燈的光照射之前或之後，對該半導體層實施平坦化處理的步驟。
  24. 如申請專利範圍第23項之用以製造半導體基板的方法，其中該平坦化處理包含蝕刻處理。
  25. 如申請專利範圍第22項之用以製造半導體基板的方法，其中以來自該閃光燈的光照射的時間為10μs或更長。
  26. 如申請專利範圍第22項之用以製造半導體基板的方法，其中來自該閃光燈的光具有從400nm到700nm之波長範圍內的連續頻譜。
  27. 如申請專利範圍第22項之用以製造半導體基板的方法，其中該閃光燈為氙燈。
  28. 如申請專利範圍第22項之用以製造半導體基板的方法，其中在以來自該閃光燈的光進行照射期間，具有 該絕緣表面的該基板的溫度保持為300℃或更高。
TW098118380A 2008-06-04 2009-06-03 半導體基板之製造方法 TWI445060B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008146914 2008-06-04

Publications (2)

Publication Number Publication Date
TW201017729A TW201017729A (en) 2010-05-01
TWI445060B true TWI445060B (zh) 2014-07-11

Family

ID=41400699

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098118380A TWI445060B (zh) 2008-06-04 2009-06-03 半導體基板之製造方法

Country Status (5)

Country Link
US (1) US7883988B2 (zh)
JP (1) JP5554014B2 (zh)
KR (1) KR101642335B1 (zh)
CN (1) CN101599453B (zh)
TW (1) TWI445060B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101213659B1 (ko) * 2008-06-26 2012-12-18 가부시키가이샤 아이에이치아이 레이저 어닐링 방법 및 장치
JP5540476B2 (ja) * 2008-06-30 2014-07-02 株式会社Ｉｈｉ レーザアニール装置
US8907258B2 (en) 2010-04-08 2014-12-09 Ncc Nano, Llc Apparatus for providing transient thermal profile processing on a moving substrate
WO2012014786A1 (en) * 2010-07-30 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semicondcutor device and manufacturing method thereof
EP2490073B1 (en) 2011-02-18 2015-09-23 ASML Netherlands BV Substrate holder, lithographic apparatus, and method of manufacturing a substrate holder
US10150230B2 (en) * 2011-04-08 2018-12-11 Ncc Nano, Llc Method for drying thin films in an energy efficient manner
CN109298602B (zh) 2012-02-03 2021-10-15 Asml荷兰有限公司 衬底保持器和光刻装置
US20130344688A1 (en) * 2012-06-20 2013-12-26 Zhiyuan Ye Atomic Layer Deposition with Rapid Thermal Treatment
US9496257B2 (en) 2014-06-30 2016-11-15 International Business Machines Corporation Removal of semiconductor growth defects
US11469079B2 (en) * 2017-03-14 2022-10-11 Lam Research Corporation Ultrahigh selective nitride etch to form FinFET devices
US11329454B2 (en) * 2018-03-26 2022-05-10 Mitsubishi Electric Corporation Method of manufacturing semiconductor device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5764936A (en) 1980-10-09 1982-04-20 Ushio Inc Annealing device
JPS6235512A (ja) 1985-08-09 1987-02-16 Agency Of Ind Science & Technol 半導体単結晶薄膜の製造方法
JPH05218367A (ja) 1992-02-03 1993-08-27 Sharp Corp 多結晶シリコン薄膜用基板および多結晶シリコン薄膜の作製方法
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4379943B2 (ja) 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
JP3900741B2 (ja) * 1999-05-21 2007-04-04 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP4529036B2 (ja) * 1999-09-24 2010-08-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体用薄膜ウェハの製造方法
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
TWI313059B (zh) 2000-12-08 2009-08-01 Sony Corporatio
JP2003209054A (ja) * 2001-11-12 2003-07-25 Dainippon Screen Mfg Co Ltd 基板の熱処理方法および熱処理装置
JP2005142344A (ja) * 2003-11-06 2005-06-02 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JP4342429B2 (ja) * 2004-02-09 2009-10-14 株式会社東芝 半導体装置の製造方法
JP3910603B2 (ja) 2004-06-07 2007-04-25 株式会社東芝 熱処理装置、熱処理方法及び半導体装置の製造方法
JP5031190B2 (ja) 2005-02-02 2012-09-19 株式会社Ｓｕｍｃｏ 歪みＳｉ層を有する半導体ウェーハの製造方法
JP4594121B2 (ja) 2005-02-03 2010-12-08 信越化学工業株式会社 Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US7829436B2 (en) * 2005-12-22 2010-11-09 Sumco Corporation Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer
EP1981063B1 (en) * 2005-12-27 2021-04-07 Shin-Etsu Chemical Co., Ltd. Process for producing a soi wafer
JP2008112848A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池

Also Published As

Publication number Publication date
US20090305483A1 (en) 2009-12-10
CN101599453B (zh) 2013-10-16
JP2010016356A (ja) 2010-01-21
JP5554014B2 (ja) 2014-07-23
KR101642335B1 (ko) 2016-07-25
KR20090127065A (ko) 2009-12-09
TW201017729A (en) 2010-05-01
CN101599453A (zh) 2009-12-09
US7883988B2 (en) 2011-02-08

Similar Documents

Publication Publication Date Title
TWI445060B (zh) 半導體基板之製造方法
TWI515779B (zh) 絕緣層上覆矽（ｓｏｉ）基板之製造方法及ｓｏｉ基板
JP2011135051A (ja) Ｓｏｉ基板の作製方法
KR20110000519A (ko) Ｓｏｉ 기판의 제작 방법 및 ｓｏｉ 기판
US8735263B2 (en) Method for manufacturing SOI substrate
JP5681354B2 (ja) Ｓｏｉ基板の作製方法
JP5559984B2 (ja) 半導体装置の作製方法
JP5977947B2 (ja) Ｓｏｉ基板の作製方法
JP5846727B2 (ja) 半導体基板の作製方法
JP5926887B2 (ja) Ｓｏｉ基板の作製方法
US20120045883A1 (en) Method for manufacturing soi substrate
JP2012156495A (ja) Ｓｏｉ基板の作製方法
JP5851113B2 (ja) Ｓｏｉ基板の作製方法
JP5587107B2 (ja) Ｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees