CN101599453A - 制造半导体衬底的方法 - Google Patents
制造半导体衬底的方法 Download PDFInfo
- Publication number
- CN101599453A CN101599453A CNA2009101415576A CN200910141557A CN101599453A CN 101599453 A CN101599453 A CN 101599453A CN A2009101415576 A CNA2009101415576 A CN A2009101415576A CN 200910141557 A CN200910141557 A CN 200910141557A CN 101599453 A CN101599453 A CN 101599453A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- semiconductor substrate
- substrate
- single crystal
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Abstract
以离子照射单晶半导体衬底的表面,以便在单晶半导体衬底内形成受损区域。在所述单晶半导体衬底的表面上形成绝缘层。彼此接触地布置具有绝缘表面的衬底的表面和所述绝缘层的表面,以便彼此接合具有所述绝缘表面的衬底和所述单晶半导体衬底。执行热处理,以便沿着所述受损区域划分所述单晶半导体衬底,并且在具有所述绝缘表面的衬底上形成半导体层。在不熔化所述半导体层的情况下以来自闪光灯的光照射所述半导体层的表面,以便修复缺陷。
Description
技术领域
本发明的技术领域涉及用于制造半导体衬底的方法。
背景技术
近年来,代替大块硅衬底,已经开发了使用SOI(绝缘体上硅)衬底形成的半导体器件。通过利用在绝缘层上形成的薄单晶硅层的特征,半导体器件中的晶体管可被完全彼此隔离,并且可以进一步形成全耗尽型晶体管。因此,可以实现具有高附加价值(诸如高集成度、高速驱动和低功耗)的半导体集成电路。
已知一种被称为氢离子注入分离法的用于制造SOI衬底的方法。下面将描述该方法的典型工艺。
首先,将氢离子注入硅衬底以便在距离表面预定深度处形成受损区域。接着,通过作为基衬底的另一个硅衬底的氧化而形成氧化硅膜。此后,形成受损区域的硅衬底和所述另一个硅衬底上的氧化硅膜牢固地彼此附着,从而接合两个硅衬底。然后,执行热处理,由此沿着受损区域分离其中一个硅衬底。
在上述方法中,使用一个硅衬底作为基衬底,并且作为其应用,存在一种用于在玻璃衬底上形成单晶硅层的已知方法(例如,见参考文献1)。注意在参考文献1中,机械剖光该分离平面以便去除分离平面上由离子注入形成的缺陷或分离平面上的台阶。
[参考文献1]日本公开专利申请No.H11-097379。
发明内容
在使用以离子照射单晶半导体衬底的方法形成单晶半导体层的情况下,离子照射导致单晶半导体层内缺陷的增加。在单晶半导体层中存在许多这种缺陷的情况下,使用这种单晶半导体层制造的半导体元件具有较差的品质;例如,在与栅绝缘层的分界面处容易产生缺陷能级。另外,在单晶半导体层中存在许多缺陷的情况下,不能获得单晶半导体的原始特性。
作为上述问题的解决方案,例如,可以给出通过热处理(热平衡中的加热)的再结晶。然而,高温(例如,800℃或更高)的热处理不适合作为在玻璃衬底上形成的单晶半导体层的处理。这是由于玻璃衬底具有关于可允许温度限制的问题。
作为一个替换方法,例如给出了以激光照射单晶半导体层的方法。通过激光照射,可以有选择地仅熔化单晶半导体层,由此可以减少缺陷。作为这种激光,通常使用脉冲激光。脉冲激光具有如下的优点,与使用连续波激光的情况相比,可以更容易地获得熔化所需的光强。
此处,在以激光照射单晶半导体层的情况下,存在这样的问题,即,在以激光的边缘部分照射的区域内,单晶半导体层的特性降低了。这是由于在这个区域中熔化区域和未熔化区域混合在一起,并且因此,在熔化区域和未熔化区域之间的边界处容易产生晶体结构畸变。作为这种畸变产生的结果,在半导体层的表面上产生了凸起物(突出部分)并且形成了晶粒边界。作为解决这个问题的方法,例如可以考虑放大激光照射的面积以便能够熔化整个单晶半导体层区域。然而,很难获得具有能够均匀熔化大面积半导体层的光强的激光。
鉴于上述问题,在本说明书等(至少包括说明书,权利要求书和附图)中公开的本发明的实施例的目的是改进半导体层的特性而不降低半导体衬底的生产率。另一个目的是抑制半导体层的面内变化并且获得具有均匀特性的半导体层。
在公开的发明的一个实施例中,以来自闪光灯的光照射半导体层的表面,以便修复半导体层中的缺陷。在该情况下,不熔化半导体层(或不改变半导体表面的平坦度)。以来自闪光灯的光照射的时间(脉冲宽度)为10μs或更长(优选地10μs到100ms,并且更优选地100μs到10ms)。来自闪光灯的光优选地是在可见光区域(至少从400nm到700nm)内具有连续频谱的光,即,白光。
作为本发明公开的一个实施例的用于制造半导体衬底的一个方法的特征如下。以离子照射单晶半导体衬底的一个表面,以便在单晶半导体衬底内形成受损区域。在单晶半导体衬底的一个表面上形成绝缘层。彼此接触地布置一个具有绝缘表面的衬底的表面和该绝缘层的表面,以便彼此接合具有绝缘表面的衬底和该单晶半导体衬底。执行热处理,以便沿着受损区域划分单晶半导体衬底,并且在具有绝缘表面的衬底上形成半导体层。在不熔化该半导体层的情况下以来自闪光灯的光照射该半导体层的一个表面,以便修复缺陷。
作为本发明公开的一个实施例的用于制造半导体衬底的另一个方法的特征如下。以离子照射单晶半导体衬底的一个表面,以便在单晶半导体衬底内形成受损区域。在单晶半导体衬底的一个表面上形成第一绝缘层。在具有绝缘表面的衬底的一个表面上形成第二绝缘层。彼此接触地布置第二绝缘层的表面和第一绝缘层的表面,以便彼此接合具有绝缘表面的衬底和该单晶半导体衬底。执行热处理,以便沿着受损区域划分单晶半导体衬底,并且在具有绝缘表面的衬底上形成半导体层。在不熔化该半导体层的情况下以来自闪光灯的光照射该半导体层的一个表面,以便修复缺陷。
作为本发明公开的一个实施例的用于制造半导体衬底的另一个方法的特征如下。在单晶半导体衬底的一个表面上形成绝缘层。以离子照射该绝缘层的一个表面,以便在单晶半导体衬底内形成受损区域。彼此接触地布置具有绝缘表面的衬底的表面和该绝缘层的表面,以便彼此接合具有绝缘表面的衬底和该单晶半导体衬底。执行热处理,以便沿着受损区域划分单晶半导体衬底,并且在具有绝缘表面的衬底上形成半导体层。在不熔化该半导体层的情况下以来自闪光灯的光照射该半导体层的一个表面,以便修复缺陷。
作为本发明公开的一个实施例的用于制造半导体衬底的另一个方法的特征如下。在单晶半导体衬底的一个表面上形成第一绝缘层。以离子照射第一绝缘层的一个表面,以便在单晶半导体衬底内形成受损区域。在具有绝缘表面的衬底的一个表面上形成第二绝缘层。彼此接触地布置第二绝缘层的表面和第一绝缘层的表面,以便彼此接合具有绝缘表面的衬底和该单晶半导体衬底。执行热处理,以便沿着受损区域划分单晶半导体衬底,并且在具有绝缘表面的衬底上形成半导体层。在不熔化该半导体层的情况下以来自闪光灯的光照射该半导体层的一个表面,以便修复缺陷。
在上述描述中,表述“在不熔化半导体层的情况下”指不发生由熔化引起的体积移动的情况,但该表述不排除发生瞬时熔化而不发生体积移动的情况,发生微观键重排的情况等等。在这个意义上说,可以用表述“在不改变半导体层表面的平坦度的情况下”替换上面的表述“在不熔化半导体层的情况下”。换言之,可以控制来自闪光灯的光的强度,从而不改变半导体层表面的不平坦度。
注意在上面的方法中,优选地在以来自闪光灯的光照射之前或之后在半导体层上执行平坦化处理。此时,可以采用蚀刻处理作为平坦化处理。可替换地,除非激光照射会引起特性改变,可以采用激光照射处理。
在上述方法中,以来自闪光灯的光照射的时间优选地为10μs或更长。另外,来自闪光灯的光优选地具有波长范围400nm到700nm内的连续频谱。例如可以使用氙灯作为这种闪光灯。
注意在上述方法中,在以来自闪光灯的光照射的过程中,具有绝缘表面的衬底的温度优选地保持为300℃或更高。
在公开的发明的一个实施例中,使用来自闪光灯的光(以下也称为闪光灯光)修复半导体层而不熔化该半导体层。因此,与使用激光并且熔化半导体层的情况相比,可以显著提高生产率。另外,由于不熔化半导体层,因此不产生由熔化区域和未熔化区域的产生而引起的晶粒界面等等。因此可以减少半导体层的面内变化,并且可以获得具有良好且均匀特性的半导体层。另外,与以熔炉等在热平衡中加热相比,可以在极短的时间内高效地执行处理。即,可以极高效地提供具有令人满意且均匀的特性的大面积衬底。注意,当以激光照射半导体层以便改进其特性时,通常使用具有大约0.5mm×300mm的束光斑的线性脉冲激光。这是由于需要足以部分熔化半导体层的光强。在另一方面,在本发明中,闪光灯使得能够一次处理一个大的面积。
注意,由于使用了一个从单晶半导体衬底分离的半导体层(此后为了方便起见可被称为“准单晶半导体层”)作为该半导体层,因此可以不进行熔化而形成具有满意特性的半导体层。从单晶半导体衬底分离的半导体层(准单晶半导体层)具有类似于单晶半导体层的基本结构,并且与单晶半导体层的区别仅在于存在大量缺陷。换言之,如果可以有效地修复缺陷,则在使用非熔化缺陷修复处理的情况下也可以获得类似于单晶半导体的极高的特性。
注意,在需要熔化半导体层的处理中,诸如在激光照射的情况下,存在最佳功率密度的范围狭窄的问题。在另一方面,在公开的发明的一个实施例中,不需要熔化半导体层;因此,最佳功率密度的范围是宽的,并且这在半导体衬底的制造工艺中极其有利。
附图说明
图1A到1F是示出了用于制造半导体衬底的方法的图;
图2A到2C是示出了用于制造半导体衬底的方法的图;
图3A到3D是示出了用于制造半导体衬底的方法的图;
图4A到4D是示出了用于制造半导体衬底的方法的图;
图5A到5E是示出了用于制造半导体衬底的方法的图;
图6A到6C是示出了用于制造半导体衬底的方法的图;
图7A和7B是示出了闪光灯的照射方法的图;
图8A到8D是示出了半导体器件的制造工艺图;
图9A到9D是示出了半导体器件的制造工艺图;
图10A和10B分别是半导体器件的截面图和平面图;
图11A和11B分别是示出了Raman峰和闪光灯光强的相关性以及Raman峰的半峰全宽与闪光灯光强的相关性的曲线图;
图12A和12B是示出了闪光灯光照射之前硅层的表面不平坦度的状态图;
图13A和13B是示出了闪光灯光照射之后硅层的表面不平坦度的状态图;和
图14A和14B中的每一个是示出了灯光照射时的状态图。
具体实施方式
下面将参考附图详细描述实施例。注意本发明不限于下面给出的实施例的描述,并且本领域的技术人员容易理解,可以改变说明书等中公开的本发明的模式和细节而不脱离本发明的精神。另外,在适当时可以组合实现不同实施例中的结构。注意以相同的参考号表示具有类似功能的相同部分或多个部分,并且省略其重复描述。另外,本说明书中的半导体器件指通过利用半导体特性而操作的所有设备。
(实施例1)
在实施例1中,将参考图1A到1F和图2A到2C描述作为公开的发明的一个实施例的用于制造半导体衬底的方法。
首先,制备基衬底100(见图1A)。例如,作为基衬底100,可以使用具有绝缘表面的衬底,诸如用于液晶显示器设备等的透可见光的玻璃衬底。作为该玻璃衬底,可以使用具有580℃或更高(优选地600℃或更高)应变点的衬底。另外,优选地该玻璃衬底是无碱玻璃衬底。作为无碱玻璃衬底的材料。例如使用诸如硅铝酸盐玻璃、铝硼硅酸盐玻璃、或钡硼硅酸盐玻璃的玻璃材料。
注意作为基衬底100以及玻璃衬底,还可以使用具有绝缘表面的衬底,诸如陶瓷衬底、石英衬底或蓝宝石衬底、以诸如硅的半导体材料形成的衬底、以诸如金属或不锈钢的导体形成的衬底等等。
虽然在这个实施例中未描述,可以在基衬底100的表面上方形成绝缘层。通过提供绝缘层,即使在基衬底100中包括杂质(诸如碱金属或碱土金属)的情况下,也可以防止杂质扩散到半导体层内。绝缘层可以具有单层结构或堆叠结构。可以给出氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氮化铝、氧氮化铝、氮氧化铝等作为绝缘层的材料。
注意在说明书等中,氧氮化物指包含的氧(原子)多于氮(原子)的物质。例如,氧氮化硅是包括范围分别为50at.%到70at.%,0.5at.%到15at.%,25at.%到35at.%和0.1at.%到10at.%的氧、氮、硅和氢的物质。氮氧化指包含的氮(原子)多于氧(原子)的物质。例如氮氧化硅是包括范围分别为5at.%到30at.%,20at.%到55at.%,25at.%到35at.%和10at.%到25at.%的氧、氮、硅和氢的物质。注意通过使用Rutherford背散射能谱测定(RBS)或氢前向散射(HFS)的测量获得上述范围。另外,组成元素的百分比总和不超过100at.%。
接着,制备单晶半导体衬底110(见图1B)。例如,可以使用以属于周期表族4的元素诸如硅、锗、硅锗、或碳化硅制成的半导体衬底。不言而喻,可以使用以化合物半导体诸如砷化镓或磷化铟制成的衬底。在这个实施例中,使用单晶硅衬底作为单晶半导体衬底110。虽然不存在对单晶半导体衬底110的大小和形状的限制,然而例如可将8英寸(200mm)直径、12英寸(300mm)直径、18英寸(450mm)直径等的圆形半导体衬底加工为矩形形状,并且可以使用该处理后的衬底。在某些应用中还可以使用大于20英寸的半导体衬底。在本说明书中,术语“单晶”意味着具有某种规律的晶体结构,并且其中在晶体的任意部分中晶轴排列在相同方向上。
在清洁了单晶半导体衬底110之后,在单晶半导体衬底110的表面上方形成绝缘层112。不是必然需要绝缘层112。然而优选地提供绝缘层112,以便防止由于稍后的离子照射引起的单晶半导体衬底110的污染,单晶半导体衬底110表面的损坏,单晶半导体衬底110表面的蚀刻等等。绝缘层112的厚度可以大约为1nm到400nm。
可以使用包含硅或锗作为组分的绝缘材料作为绝缘层112的材料,诸如氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化锗、氮化锗、氧氮化锗、氮氧化锗。另外,还可以使用金属氧化物,诸如氧化铝、氧化钽或氧化铪,金属氮化物诸如氮化铝,氧氮化金属诸如氧氮化铝,或氮氧化金属诸如氮氧化铝。可以使用CVD方法、溅射方法、使用单晶半导体衬底110的氧化(或氮化)的方法等制成绝缘层112。
接着,以包括由穿过绝缘层112的电场加速的离子的离子束130照射单晶半导体衬底110,从而在距离单晶半导体衬底110表面预定深度的区域内在单晶半导体衬底110中形成受损区域114(见图1C)。可由离子束130的加速能量和入射角度来控制形成受损区域114的深度。在深度等于或大体等于离子的平均穿透深度的区域内形成受损区域114。
通过形成受损区域114处的深度确定从单晶半导体衬底110分离的半导体层的厚度。形成受损区域114的深度为距单晶半导体衬底110的表面20nm到500nm,优选地30nm到200nm。
当以离子照射单晶半导体衬底110时,可以使用离子注入装置或离子掺杂装置。在离子注入装置中,激发原料气体以产生离子,产生的离子被质量分离,并且以具有预定质量的离子照射处理对象。在离子掺杂装置中,激发处理气体以产生离子,并且以产生的离子照射处理对象而不进行质量分离。注意,在提供有质量分离器的离子掺杂装置中,也可以如同离子注入装置中那样执行涉及质量分离的离子照射。
在如下条件下,例如,5kV到100kV(优选地30kV到80kV)的加速电压,6×1015离子/cm2到4×1016离子/cm2的剂量和2μA/cm2或更大(优选地5μA/cm2或更大,更优选地10μA/cm2或更大)的束电流密度下执行使用离子掺杂装置情况下的离子照射步骤。
在使用离子掺杂装置的情况下,可以使用包含氢的气体作为用于离子照射步骤的原料气体。采用包含氢的气体,可以产生H+、H2 +和H3 +作为离子。在使用包含氢的气体作为原料气体的情况下,优选地以大量H3 +执行照射。具体来说,H3 +相对于离子束130中H+,H2 +和H3 +的总量的比例被设置为70%或更高(优选地80%或更高)。通过以这种方式增加H3 +的比例,可以使得受损区域114包含1×1020原子/cm3或更高浓度的氢。受损区域114中局部地包含大量离子和H3 +比例的增加促进了沿着受损区域114的划分。另外,通过以大量H3 +照射,与以H+或H2 +照射的情况相比提高了离子照射效率。即,可以缩短照射所需时间。
在使用离子注入装置的情况下,优选地通过质量分离以H3 +执行照射。当然,可以用H+或H2 +执行照射。注意,在使用离子注入装置的情况下,由于以选择的离子执行照射,因此离子照射效率可能比使用离子掺杂装置的情况低。
作为用于离子照射步骤的原料气体以及包含氢的气体,可以使用从惰性气体诸如氦和氩、以氟气和氯气为代表的卤素气体、以及卤素化合物气体诸如氟化合物气体(例如,BF3)中选择的一种或多种气体。在使用氦作为原料气体的情况下,可以产生具有高比例He+离子的离子束130而无需质量分离。通过使用离子束130,可以有效地形成受损区域114。
另外,还可以通过多次执行离子照射步骤形成受损区域114。在这种情况下,每个离子照射步骤可以使用不同的原料气体,或对于各离子照射步骤可以使用相同的原料气体。例如,在使用惰性气体作为原料气体执行离子照射之后,可以使用包含氢的气体作为原料气体执行离子照射。可替换地,可以使用卤素气体或卤素化合物气体执行离子照射,并且然后可以使用包含氢的气体执行离子照射。
在形成受损区域114之后,去除绝缘层112并且新形成绝缘层116(见图1D)。此处由于绝缘层112很可能在离子照射步骤中受到损伤,因此去除绝缘层112。如果绝缘层112的损坏不会引发任何问题,则不必去除绝缘层112。在该情况下,可以在绝缘层112上新形成绝缘层116,或可以采用不形成绝缘层116的结构。
作为绝缘层116的材料,可以使用包含硅或锗作为组分的绝缘材料,诸如氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化锗、氮化锗、氧氮化锗、氮氧化锗。另外,还可以使用金属氧化物诸如氮化铝、氧氮化金属诸如氧氮化铝,或氮氧化金属诸如氮氧化铝。可以给出CVD方法、溅射方法、使用单晶半导体衬底110的氧化(或氮化)的方法等作为用于形成绝缘层116的方法。注意,在这个实施例中绝缘层116具有单层结构;然而公开的发明的一个实施例不被理解为局限于此。绝缘层116可以具有两个或多个层的堆叠结构。
由于绝缘层116是用于接合的层,因此其表面优选地具有高的平坦度。例如,形成带有具有0.6nm或更小(优选地0.3nm或更小)的算术平均粗糙度和0.7nm或更小(优选地0.4nm或更小)的均方根粗糙度的表面的层。如上所述,使用有机硅气体通过化学气相沉积法形成的氧化硅膜可以被用作绝缘层116。注意出于方便起见,下面将图1D所示的结构称为衬底140。
随后将基衬底100和衬底140彼此接合(见图1E)。具体地,通过诸如超声波清洁(包括所谓的频率50kHz到5MHz的兆声清洁)的方法清洁基衬底100和衬底140(绝缘层116)的表面,并且使用提供亲水基团的化学溶液(诸如臭氧水、氨水和过氧化氢溶液(和水)的混合物、另一种氧化剂)进行处理。然后彼此接触地布置基衬底100和衬底140的表面,并且给其施加压力。例如,可以给出氧等离子体处理作为对基衬底100和衬底140的表面执行的处理以及使用化学溶液的处理。
由于认为接合涉及范德华力、氢键合等等,因此优选地使用可以充分利用这些原理的方法。例如,在接合之前,优选地通过进行如上所述的提供亲水基团的化学溶液处理或氧等离子体处理,使得基衬底100和衬底140的表面成为亲水性的。通过该处理,给基衬底100和衬底140的表面提供亲水基团;因此,可以在接合界面处形成许多氢键。即,可以增加接合强度。
接合时的气氛可以是空气气氛,惰性气体气氛诸如氮气气氛,包含氧或臭氧的气氛或减压气氛。通过在惰性气氛或包含氧或臭氧的气氛中执行接合,可以有效地利用提供给基衬底100和衬底140的表面的亲水基团进行接合。可替换地,可以在减压气氛中执行接合。在这种情况下,由于可以使得气氛中污染物的影响变小,因此可以保持接合界面的清洁。另外,可以减少接合中衬底之间的空气俘获。
在这个实施例中,描述了通过接合一个衬底140和一个基衬底100形成半导体层的处理;然而,公开的发明的一个实施例不限于此。例如,可以通过将多个衬底140接合到一个基衬底100形成多个半导体层。
接着,在已被彼此接合的基衬底100和衬底140上执行热处理以便强化接合。在接合之后尽可能立刻执行热处理。这是由于在接合之后和在热处理之前运输衬底的情况下,很可能由于基衬底100的下垂引起衬底140的分离。
上述热处理的温度需要是等于或低于基衬底的可允许温度极限且不引起衬底140的划分(沿着受损区域114的划分)的温度。例如,该温度可以是150℃到450℃,优选地200℃到400℃。处理时间优选地为1分钟到10小时(更优选地3分钟到3小时),但是可以根据处理速度和接合强度之间的关系适当地确定最佳条件。在这个实施例中,在200℃执行热处理2小时。可替换地,可以通过以微波仅照射执行接合的衬底区域来局部地执行加热。
接着衬底140被划分为单晶半导体衬底142和绝缘层116和半导体层118(见图1F)。通过热处理进行衬底140的划分。可以考虑基衬底100的可允许温度极限来设置热处理的温度。例如,当使用玻璃衬底作为基衬底100时,热处理的温度优选地为400℃到650℃。注意,可以根据基衬底100的耐热性适当设置热处理的温度上限。例如,如果基衬底100可以抵御直到750℃的温度的热处理,则可以在750℃或更低的温度执行热处理。注意在这个实施例中,在600℃执行热处理2小时。
通过上述热处理,改变了在受损区域114中形成的微孔的体积,从而在受损区域114中产生了裂缝。结果,单晶半导体衬底110被沿着受损区域114划分。由于绝缘层116被接合到单晶半导体衬底110,由此从单晶半导体衬底110分离的半导体层118保留在基衬底100上。另外,由于基衬底100和绝缘层116之间的接合界面被这个热处理加热,因此在接合界面处形成共价键,从而进一步提高了单晶半导体衬底110和绝缘层116之间的接合力。在对单晶半导体衬底142的表面进行平坦化处理之后,可以再次利用单晶半导体衬底142。
以上述方式,形成了在基衬底100上方包括半导体层118的半导体衬底(见图2A)。该半导体衬底具有其中绝缘层116和半导体层118顺序堆叠在基衬底100上方的结构。
在如上所述形成的半导体层118中存在由离子照射步骤或划分步骤产生的缺陷。如果半导体层118有许多缺陷,则不能展现出单晶半导体的特性,并且半导体元件的性能和可靠性受到不利的影响;例如,半导体层118和栅绝缘层之间的界面处的定域态密度(localizedstate density)将增加。因此,在半导体层118上执行缺陷减少处理。
在这个实施例中,通过以闪光灯灯光132照射半导体层118实现半导体层118中的缺陷减少。更具体地,以闪光灯灯光132照射半导体层118的整个区域(见图2B)。在该情况下,设置闪光灯灯光的光强,以使得半导体层118不熔化(或使得半导体层的表面平坦度不改变)。例如,当半导体层118具有大约100nm的厚度时,闪光灯灯光的光强可以被设置为大约0.1J/cm2到300J/cm2(优选地1J/cm2到30J/cm2)。注意,闪光灯灯光的最佳光强根据半导体层118的厚度等改变;因此,不需要将光强解释为局限于此处给出的范围内。用闪光灯灯光的照射时间(脉冲宽度)为10μs或更长(优选地10μs到100ms,更优选地100μs到10ms)。在闪光灯灯光132的照射期间,基衬底100的温度优选地被保持为300℃或更高(更优选地500℃或更高)。因此,可以有效地执行缺陷修复。
注意,在这个实施例中描述了从上面(从基衬底侧的相对侧)以闪光灯灯光132照射半导体层118的例子;然而,本发明不限于这个例子。还可以从下面(从基衬底侧)照射半导体层118。在这种情况下,以透射穿过基衬底100等的闪光灯灯光132照射半导体层118。可替换地,可以从上下两侧用闪光灯灯光132照射半导体层118。当从上下两侧用闪光灯灯光132照射半导体层118时,可以更有效地实现缺陷修复。注意,由于离子照射步骤或划分步骤,半导体层118具有预定的表面不平坦度(大约5nm到50nm的Ra(算术平均粗糙度))。因此,当从上面以闪光灯灯光132照射半导体层118时,由于上述不平坦度的抗反射效果,因此可以抑制半导体层118表面的反射,并且可以执行有效的缺陷修复。注意为了提高以闪光灯灯光132照射的效率,可以有意地在增加表面不平坦度的情况下执行离子照射步骤,划分步骤等。
闪光灯灯光132优选地是在可见光区域(至少从400nm到700nm)内具有连续频谱的光,即,白光。采用如上所述的闪光灯灯光,即使当半导体层118厚时,闪光灯灯光132也可以穿透到足够的深度。即,可以顺利地执行缺陷修复。
注意,优选地但不限于在真空或减压环境中执行闪光灯灯光132的照射。在以闪光灯灯光132照射的情况下,不同于以激光照射的情况,半导体层118不熔化。因此,表面氧化等问题不像使用激光的情况下那样严重,并且在真空或减压环境以外的环境下也可以获得足够满意的半导体层。就此而言,也可以说使用闪光灯灯光132的方法相对于使用激光的方法具有优势。
不言而喻,可以在空气或其它气氛中执行闪光灯灯光132的照射。例如,可以在惰性气氛诸如氮或氩中执行闪光灯灯光132的照射。为了在惰性气氛中执行闪光灯灯光132的照射,可以在气密室中执行闪光灯灯光132的照射,并且可以控制该室中的气氛。
不存在对作为闪光灯灯光的光源的闪光灯的特别限制;例如,可以使用氙灯、卤素灯、高压UV灯、超高压UV灯等。具体来说,由于氙灯可以容易地以高光强反复发光,因此可以说氙灯(氙闪光灯)极为适合本发明。虽然图2B示出了平行布置多个闪光灯且给每个闪光灯提供反射器板的例子,然而闪光灯(和反射器板)的布置和结构不限于这个例子。例如,可以平行布置多个闪光灯,并且随后在闪光灯之上(或之下)布置一个或多个大尺寸的反射器板,从而可以提高用闪光灯灯光的照射效率。还可以适当地设置闪光灯的数目和大小。
注意,与普通灯灯光的照射时间相比,闪光灯灯光的照射时间足够短。例如,闪光灯灯光的照射时间(脉冲宽度)例如为10μs到100ms(优选地100μs到10ms),从而用普通灯灯光的照射时间近似为0.5s或更长。由于照射时间上的这种不同,因此与普通灯灯光照射的情况相比,在公开的发明的一个实施例中可以获得极为令人满意的半导体衬底。
图14A和14B示意地示出了以普通灯灯光照射情况和以闪光灯灯光照射情况之间的效果差异。图14A示出了以普通灯灯光照射情况,并且图14B示出了以闪光灯灯光照射情况。在这些图中,粗实体箭头指示由光产生的热如何传导。
如图14A所示,在以普通灯灯光134照射的情况下,照射时间长并且产生的热量大;因此,在半导体层118中产生的大部分热通过绝缘层116传导到基衬底100。在这种情况下,基衬底100可能由于热的影响而熔化。即使不熔化,基衬底100可能变形到对于该处理不可接受的程度,并且基衬底100中的可移动离子可以移向半导体层118。
在另一方面,如图14B所示,在以闪光灯灯光132照射的情况下,照射时间短且产生的热量小;因此,在半导体层118中产生的大部分热不传导到基衬底100。通过以这种方式以闪光灯灯光照射,可以抑制由于到基衬底100的热传导产生的缺陷。就此而言,在普通灯灯光照射和闪光灯灯光照射之间存在显著的技术差异。
通过如上所述以闪光灯灯光132照射半导体层118,可以获得包括其缺陷已被修复的半导体层120的半导体衬底150(见图2C)。注意,由于缺陷已被修复,因此半导体层120处于接近单晶半导体的状态。
注意,在如上所述执行了闪光灯灯光132的照射之后,可以在半导体层上执行表面平坦化处理或薄化处理。因此,可以进一步提高将被制造的半导体元件的特性。可以通过例如采用干蚀刻和湿蚀刻中的一个的蚀刻处理(回蚀刻处理)或通过这两种蚀刻的蚀刻处理(回蚀刻处理),执行半导体层的表面平坦化或薄化。可替换地,可以采用激光照射处理,除非它会产生特性的改变。
注意,不必须在闪光灯灯光132的照射之后执行半导体层的表面平坦化处理或薄化处理。例如,可以在闪光灯灯光132的照射之前执行平坦化处理等。在这种情况下,在某种程度上消除了半导体层表面上的不平坦性和缺陷;因此,可以更有效地执行以闪光灯进行的缺陷修复。另外,可以在以闪光灯灯光132照射之前和之后执行上面的处理。另外,可以交替地重复闪光灯灯光132的照射和上面的处理。通过以这种方式与上面的处理相组合地采用闪光灯灯光照射,可以大量减少半导体层表面的不平坦性、缺陷等。
在公开的发明的一个实施例中,使用闪光灯灯光修复半导体层的缺陷而没有熔化半导体层。因此,可以一次处理半导体层的整个区域。因此,与使用激光的情况相比可以极大地提高生产率。另外,由于半导体层不熔化,因此没有产生由于熔化区域和未熔化区域的产生导致的晶粒边界等。因此,可以减小半导体层的面内变化,并且可以获得具有良好和均匀特性的半导体层。另外,与以熔炉进行的热平衡中的加热相比,可以在极短时间内高效地执行处理。即,可以极为高效地提供具有良好和均匀特性的大面积衬底。
注意,由于使用从单晶半导体层(半单晶半导体层)分离的半导体层作为半导体层,因此可以不进行熔化而形成具有良好特性的半导体层。从单晶半导体衬底(半单晶半导体层)分离的半导体层具有类似于单晶半导体层的基本结构,并且与单晶半导体层的区别简单地在于存在大量缺陷。换言之,如果可以有效地修复缺陷,则在使用非熔化缺陷修复处理的情况下也可以获得类似于单晶半导体的极高的特性。
对于缺陷减少的目的而言使用闪光灯灯光是非常有利的。由于在不熔化条件下执行本发明中的闪光灯灯光照射,因此可以认为不仅热效应而且光效应也对缺陷修复有贡献。换言之,可以假设通过由带隙光(bond-gap)的吸收而引起的局部键重置而实现了缺陷修复。注意在熔化半导体层的情况下,诸如在以激光照射半导体层的情况下,可以说主要发生热键重置。另外,在使用所谓的RTA(快速热退火)的情况下,主要是辐射热的热效应起作用。
闪光灯的照射时间(脉冲宽度)可以是10μs或更长(优选地10μs到100ms,并且更优选地100μs到10ms),并且可以说其对于有缺陷的键的重置来说是足够的时间。另外,由于来自闪光灯的光是所谓的白光,因此与使用作为单色光的激光的情况相比,它对各种类型的缺陷都起作用。即,即使半导体层中存在具有不同能级的多个缺陷,光也可被有效地吸收以便引起键重置并且修复缺陷。另外,通过使用所谓的白光,可以在与厚度关联性不大的情况下修复缺陷;因此,可以与厚度无关地获得令人满意的半导体层。
另外,由于与普通灯灯光相比闪光灯灯光的照射时间足够短,因此可以充分减少提供给基衬底的热量。因此,可以充分减少由基衬底的熔化等导致的缺陷。注意普通灯灯光的照射时间是0.5s或更长。
注意,在需要熔化半导体层的处理中,诸如在激光照射的情况下,存在最佳功率密度范围狭窄的问题。在另一方面,在公开的发明的一个实施例中,不需要熔化半导体层;因此,最佳功率密度范围是宽的,并且这在半导体衬底的制造工艺中极为有利。
(实施例2)
在实施例2中将描述用于制造实施例1中的半导体衬底的各种方法。具体地,将参考图3A到3D和图4A到4D描述采用以蚀刻进行的平坦化处理的情况。注意,这个实施例中描述的半导体衬底的制造工艺的许多部分与实施例1相同。因此,下面将省略对与实施例1重叠部分的描述,并且主要描述不同之处。
首先,描述图3A到3D中所示的方法。
首先,根据实施例1中描述的方法等,将基衬底100和衬底140接合在一起,并且然后将衬底140划分为单晶半导体衬底142和绝缘层116和半导体层118。因此,形成了在基衬底100上方包括半导体层118的半导体衬底(见图3A)。注意对于形成图3A的结构的步骤可以参考实施例1;因此省略详细描述。注意上述半导体衬底具有绝缘层116和半导体层118顺序堆叠在基衬底100上方的结构。
接着,以闪光灯灯光132照射半导体层118。更具体地,以闪光灯灯光132照射半导体层118的整个区域(见图3B)。在该情况下,设置闪光灯灯光的光强,以使得半导体层118不熔化(或使得半导体层表面的平坦度不改变)。闪光灯灯光的照射时间(脉冲宽度)为10μs或更长(优选地10μs到100ms,更优选地100μs到10ms)。在闪光灯灯光132的照射期间,基衬底100的温度优选地被保持为300℃或更高(更优选地500℃或更高)。因此可以有效地执行缺陷修复。
闪光灯灯光132优选地是在可见光区域(至少从400nm到700nm)内具有连续频谱的光,即,白光。通过如上所述使用闪光灯灯光,即使当半导体层118厚时闪光灯灯光132也能穿透到足够的深度。即,可以令人满意地执行缺陷修复。
对于此处省略的关于以闪光灯灯光132照射的其它条件可以参考实施例1。
通过如上所述以闪光灯灯光132照射半导体层118,可以获得包括其缺陷已被修复的半导体层120的半导体衬底150(见图3C)。注意,由于缺陷已被修复,因此半导体层120处于接近单晶半导体的状态。
接着在半导体层120上执行平坦化处理。具体地,例如,可以采用干蚀刻和湿蚀刻中的一个的蚀刻处理(回蚀处理)或这两种蚀刻的蚀刻处理(回蚀处理)。可以采用使用蚀刻气体的蚀刻处理作为干蚀刻处理,所述蚀刻气体例如是,诸如氯化硼、氯化硅、或四氯化碳的氯化物气体,诸如氟化硫或氟化氮的氟化物气体,氯气,氧气等。可以采用使用蚀刻溶液例如氢氧化四甲基氨(缩写TMAH)溶液等的蚀刻处理作为湿蚀刻处理。
如上所述,通过结合蚀刻处理执行闪光灯灯光照射,可以获得包括其缺陷已被急剧减少且表面不平坦度已被充分减小的半导体层160的半导体衬底152(见图3D)。
接着描述图4A到4D中所示的方法。
首先以类似上面所述的方法,形成了在基衬底100之上包括半导体层118的半导体衬底(见图4A)。该半导体衬底具有绝缘层116和半导体层118顺序堆叠在基衬底100上的结构。
接着在半导体层118上执行平坦化处理。具体地,例如,可以采用干蚀刻和湿蚀刻中的一个的蚀刻处理(回蚀处理)或这两种蚀刻的蚀刻处理(回蚀处理)。可以采用使用蚀刻气体的蚀刻处理作为干蚀刻处理,所述蚀刻气体例如是,诸如氯化硼、氯化硅、或四氯化碳的氯化物气体,诸如氟化硫或氟化氮的氟化物气体,氯气,氧气等。可以采用使用蚀刻溶液例如氢氧化四甲基氨(缩写TMAH)溶液等的蚀刻处理作为湿蚀刻处理。
通过以这种方式在半导体层118上执行蚀刻处理,可以获得表面不平坦度被充分减小的半导体层126(见图4B)。
接着,以闪光灯灯光132照射通过蚀刻处理被平坦化的半导体层126(见图4C)。在该情况下,设置闪光灯灯光的光强,以使得半导体层126不熔化(或使得半导体层表面的平坦度不改变)。闪光灯灯光的照射时间(脉冲宽度)为10μs或更长(优选地10μs到100ms,更优选地100μs到10ms)。在闪光灯灯光132的照射期间,基衬底100的温度优选地被保持为300℃或更高(更优选地500℃或更高)。因此,可以有效地执行缺陷修复。
闪光灯灯光132优选地是在可见光区域(至少从400nm到700nm)内具有连续频谱的光,即,白光。使用如上所述的闪光灯灯光,即使当半导体层126厚时闪光灯灯光132也可以穿透到足够的深度。即,可以顺利地执行缺陷修复。
对于此处省略的用于以闪光灯灯光132照射的其它条件,可以参考实施例1。
通过如上所述以闪光灯灯光132照射半导体层126,可以获得包括缺陷已被修复的半导体层160的半导体衬底152(见图4D)。注意,在图4A到4D所示的方法中,在执行蚀刻处理之后执行闪光灯灯光132的照射。因此,在某种程度上可以减小半导体层表面的不平坦度和缺陷;因此,可以更有效地执行利用闪光灯的缺陷修复。此处,由于缺陷已被修复,因此半导体层160处于接近单晶半导体的状态。
在适当时可以结合实施例1实现这个实施例。
(实施例3)
在实施例3中,将参考图5A到5E和图6A到6C描述本发明的用于制造半导体衬底的方法的另一个例子。注意,这个实施例中描述的半导体衬底的制造工艺的许多部分与实施例1相同。因此,将主要描述不同之处。
首先,制备基衬底100(见图5A)。基衬底100的细节可以参考实施例1。另外,制备单晶半导体衬底110。单晶半导体衬底110的细节也可以参考实施例1。
接着,在单晶半导体衬底110上执行各种处理以便形成受损区域114和绝缘层116(见图5B)。所述各种处理的细节可以参考实施例1。注意,受损区域114是包含高浓度离子的区域,并且单晶半导体衬底110可被沿着该区域划分。因此,以形成受损区域114的深度确定从单晶半导体衬底110分离的半导体层的厚度。在这个实施例中,在距单晶半导体衬底110表面50nm到300nm的深度处形成受损区域114。另外,将单晶半导体衬底110被提供有受损区域114和绝缘层116的结构称为衬底140。
此后将基衬底100和衬底140彼此接合(见图5C)。然后在已被彼此接合的基衬底100和衬底140上执行热处理,以便强化该接合。其细节可以参考实施例1。
接着,将衬底140沿着受损区域114划分为单晶半导体衬底142和半导体层118(见图5D)。通过热处理进行衬底140的划分。其细节可以参考实施例1。
在如上所述形成的半导体层118中存在由离子照射步骤或划分步骤引起的缺陷。如果半导体层118有许多缺陷,则不能展现出单晶半导体的特性。因此,在半导体层118上执行缺陷减少处理。
在这个实施例中,通过以闪光灯灯光132照射半导体层118实现半导体层118中的缺陷减少。更具体地,以闪光灯灯光132照射半导体层118的整个区域(见图5E)。在该情况下,设置闪光灯灯光的光强,以使得半导体层118不熔化(或使得半导体层表面的平坦度不改变)。注意,闪光灯灯光的最佳光强根据半导体层118的厚度等改变;因此优选适当地设置闪光灯灯光的光强。闪光灯灯光的照射时间(脉冲宽度)为10μs或更长(优选地10μs到100ms,更优选地100μs到10ms)。在闪光灯灯光132的照射期间,基衬底100的温度优选地被保持为300℃或更高(更优选地500℃或更高)。因此可以有效地执行缺陷修复。
闪光灯灯光132优选地是在可见光区域(至少从400nm到700nm)内具有连续频谱的光,即,白光。使用如上所述的闪光灯灯光,即使当半导体层118厚时闪光灯灯光132也可以穿透到足够的深度。即,可以顺利地执行缺陷修复。
注意,优选但不限于在真空或减压环境中执行闪光灯灯光132的照射。在以闪光灯灯光132照射的情况下,不同于以激光照射的情况,半导体层118不熔化。因此,表面氧化等问题不像使用激光的情况下那样严重,并且在不是真空或减压环境的环境下也可以获得足够满意的半导体层。就此而言,也可以说使用闪光灯灯光132的方法相对于使用激光的方法具有优势。
不言而喻,可以在空气气氛或其它气氛中执行闪光灯灯光132的照射。例如,可以在惰性气氛诸如氮或氩中执行闪光灯灯光132的照射。为了在惰性气氛中执行闪光灯灯光132的照射,可以在气密室中执行闪光灯灯光132的照射,并且可以控制该室中的气氛。
不存在对作为闪光灯灯光的光源的闪光灯的特别限制;例如,可以使用氙灯、卤素灯、高压UV灯、超高压UV灯等。具体来说,由于氙灯可以容易地以高光强反复发光,因此可以说氙灯(氙闪光灯)极为适合本发明。虽然图5E示出了其中平行布置了多个闪光灯且给每个闪光灯提供反射器板的例子,但是闪光灯(和反射器板)的布置和结构不限于这个例子。还可以适当地设置闪光灯的数目和大小。
通过如上所述以闪光灯灯光132照射半导体层118,可以获得包括其缺陷已被修复的半导体层120的半导体衬底。注意,由于缺陷已被修复,因此半导体层120处于接近于单晶半导体的状态。
注意,在如上所述执行了利用闪光灯灯光132的照射之后,可以执行表面平坦化处理等。因此,可以进一步提高将被制造的半导体元件的特性。可以通过例如采用干蚀刻和湿蚀刻中的一个的蚀刻处理(回蚀处理)或这两种蚀刻的蚀刻处理(回蚀处理)来执行表面平坦化等。可替换地,可以采用激光照射处理,除非它会产生特性的改变。
接着,通过外延生长(气相生长,气相外延生长)在半导体层120上形成半导体层122A(见图6A)。即,半导体层122A是受半导体层120的结晶度影响的半导体层。此处,可以通过根据半导体层120选择材料形成半导体层122A。在形成硅层作为半导体层122A的情况下,可以使用基于硅烷的气体(典型地,硅烷)和氢气的混合气体作为原料气体,通过等离子CVD法形成硅层。半导体层122A被形成为具有大约5nm到500nm,优选地大约10nm到100nm的厚度。
上述原料气体是这样的混合气体,在该混合气体中,氢气的流速是基于硅烷的气体的流速的50倍或更多(优选地100倍或更多)。例如,可以在分别以4sccm和400sccm的流速混合之后使用硅烷(SiH4)和氢。通过增加氢气的流速,可以形成具有高结晶度的半导体层。因此,可以减少半导体层中包含的氢的量。
注意基于硅烷的气体不限于上述的硅烷,并且可以使用乙硅烷(Si2H6)等。另外,可以给原料气体添加惰性气体。
以等离子CVD法形成半导体层122A的其它条件如下:频率为10MHz到200MHz;功率为5W到50W;所述室内压力为10Pa到103Pa;电极间距(在平行板类型的情况下)为15mm到30mm;基衬底100的温度为200℃到400℃。上述的典型条件如下:频率为60MHz;功率为15W;所述室内压力为100Pa;电极间距20mm;以及基衬底100的温度为280℃。上述膜形成条件仅是例子,并且公开的发明的一个实施例不应被理解为局限于这个例子。此处的要点是形成具有高结晶度的半导体层(或具有低的氢浓度的半导体层或具有低的氢含量的半导体层)作为半导体层122A;因此,只要可以实现该目标,可以用任何形成方法形成半导体层122A。
注意,在以外延生长形成半导体层122A之前,优选去除在半导体层120等表面上形成的天然氧化层。这是由于当在半导体层120表面上形成氧化层时,受半导体层120的结晶度影响的外延生长不能向前推进,并且会降低半导体层122A的结晶度。此处,可以使用包含氟化酸的化学溶液等去除氧化层。
接着,在半导体层122A之上形成半导体层122B(见图6B)。此处,通过根据半导体层122A选择材料形成半导体层122B。另外,将半导体层122B形成为具有200nm到2μm(优选地400nm到1μm)的厚度。此时,优选地去除在半导体层122A表面上形成的氧化层。
半导体层122B被形成为具有比半导体层122A低的结晶度的半导体层。可替换地,半导体层122B被形成为具有比半导体层122A更高氢浓度的半导体层(具有更高氢含量的半导体层)。可以形成非晶半导体层作为这种半导体层122B。
可以适当地确定半导体层122B的形成方法;然而,优选地以至少比半导体层122A高的膜形成速度形成半导体层122B。例如,当使用基于硅烷的气体(典型地,硅烷)和氢气的混合气体作为原料气体,通过等离子体CVD法形成半导体层122B时,优选地氢气和基于硅烷的气体的流速比为2∶1到20∶1(优选地,5∶1到15∶1)。另外,优选地,频率设置为10MHz到200MHz;功率为5W到50W;所述室内的压力为10Pa到103Pa;电极间距(在平行板类型的情况下)为15mm到30mm;基衬底100的温度为200℃到400℃。典型地,硅烷(SiH4)和氢的流速分别为25sccm和150sccm;频率为27MHz;功率为30W;压力为66.6Pa;电极间距25mm;和衬底温度为280℃。上述的膜形成条件仅是例子,并且公开的发明的一个实施例不应被理解为局限于这个例子。
此后,执行热处理,并且通过固相外延生长(固相生长)形成半导体层124(见图6C)。注意,半导体层122A相应于半导体层124的下层区域124A,并且半导体层122B相应于半导体层124的上层区域124B。
可以使用热处理装置诸如快速热退火(RTA)装置、熔炉、毫米波加热装置等执行上述热处理。可以给出电阻加热法、灯加热法、气体加热法、电磁加热法等作为热处理装置的加热方法。可以通过激光照射或热等离子喷射照射执行热处理。
一般地,熔炉是外部加热方法,并且所述室内部和处理对象处于热平衡。在另一方面,RTA装置是用于通过直接将能量给予处理对象来执行瞬时加热的装置(快速加热)的装置,并且所述室内部和处理对象不处于热平衡。作为RTA装置,可以给出利用灯加热法的RTA装置(灯快速热退火(LRTA)装置),使用加热的气体的气体加热法的RTA装置(气体快速热退火(GRTA)装置),利用灯加热法和气体加热法的RTA装置。
当使用RTA装置时,优选地处理温度为500℃到750℃,并且处理时间为0.5分钟到10分钟。当使用熔炉时,优选地处理温度为500℃到650℃,并且处理时间为1小时到4小时。不言而喻,不需要将处理温度和处理时间理解为局限于上面所给出的,而是可以根据基衬底等的可允许温度限制来适当地设置处理温度和处理时间。
通过上述步骤,形成半导体层120和半导体层124的堆叠结构。注意,如果具有高结晶度的半导体层不是必须的,则可以省略上述热处理步骤。另外,取代上述热处理步骤,可以在不熔化的情况下执行闪光灯灯光照射。
在这个实施例中,在通过气相生长形成半导体层122A(具有高结晶度的半导体层,具有低氢浓度的半导体层)之后,形成厚的半导体层122B(具有低结晶度的半导体层,具有高氢浓度的半导体层),并且随后通过固相生长形成半导体层124。因此,保证了膜形成速度,并且可以抑制半导体层之间的分离的发生。即,可以高生产率和高产量形成具有预定厚度的单晶半导体层。
可以认为能够通过在半导体层120之上形成具有高结晶度的半导体层122A和具有低结晶度的半导体层122B的堆叠结构且如上所述地执行固相生长从而减少分离发生的原因是,由于相邻层之间的结晶度差异变得较小,从而加强了分界面处原子之间的键连接,并且增强了附着力。
在这个实施例中,虽然在半导体层120和具有低结晶度的半导体层122B之间形成了具有高结晶度的半导体层122A,但是考虑到上述原因,不需要将公开的发明的一个实施例理解为局限于此。即,可以在半导体层120和具有低结晶度的半导体层122B之间提供具有不同结晶度的多个半导体层。例如,可以在半导体层(在这个实施例中,半导体层120)之上顺序形成具有高结晶度的半导体层,具有稍高结晶度的半导体层,和具有低结晶度的半导体层。以这种结构,可以进一步改进附着力。
就分界面处的附着力而言,优选地形成堆叠结构,以被暴露于尽可能少的空气等。例如,优选地在相同的所述室中连续地形成半导体层122A和半导体层122B。
以上述方式,可以制造具有厚半导体层的半导体衬底。注意在这个实施例中,没有在半导体层120的表面上执行平坦化处理;因此,半导体层124的表面强烈地受半导体层120的表面的影响。因此,如果需要,可以对半导体层124的表面进行平坦化。
在这个实施例中,描述了其中在基衬底100之上形成半导体层120和半导体层124,在它们之间插入绝缘层116的方法。然而,本发明不应被理解为局限于此。例如,可以在半导体层120之下提供具有各种功能的层(下面称为功能层)。例如,可以形成包含导电材料的层、包含杂质元素的层(包含杂质元素的半导体层)等作为功能层。
注意在这个实施例中,在形成了通过以闪光灯灯光132的照射从而减少了缺陷的半导体层120之后形成半导体层122A和半导体层122B。然而,本发明不应被理解为局限于此。例如,还可以在半导体层118之上形成半导体层122A和半导体层122B,并且随后执行利用闪光灯灯光132的照射。在这种情况下,也可以充分减少半导体层118中的缺陷。
适当时可以结合实施例1或2实现这个实施例。
(实施例4)
在实施例4中,将参考图7A和7B描述闪光灯灯光照射的例子。注意,这个实施例中描述的方法仅是例子,并且公开的发明的一个实施例不应被理解为局限于这个实施例中描述的方法。
首先,描述在半导体层200中以闪光灯灯光132照射的区域是大区域的情况(见图7A)。在该情况下,以闪光灯灯光132照射半导体层200的整个区域。通过如上所述以闪光灯灯光照射半导体层200的整个区域,可以将闪光灯灯光的照射时间限制为最小值。即,可以高效地制造半导体衬底。
接着,描述在半导体层200中以闪光灯灯光132照射的区域是小区域的情况(见图7B)。注意,图7B示出了半导体层200被划分为4个区域且以闪光灯灯光132单独照射这些区域的例子。闪光灯灯光的照射区域(A到D)被设置为部分重叠,从而以闪光灯灯光照射了半导体层200的整个区域。
在本发明中,在不熔化的情况下执行闪光灯灯光132的照射。因此,不会引起在激光照射的情况下导致的单晶半导体层的特性改变的问题。更具体地,在闪光灯灯光照射区域重叠部分和闪光灯灯光照射区域不重叠部分之间存在很小的特性差异。
以这种方式,即使以闪光灯灯光132照射的区域重叠,特性差异也可以足够小。因此,可以提供具有极为均匀的半导体层的半导体衬底。本发明的效果是显著的,尤其是对于照射区域重叠的大面积衬底更是如此。
适当时可以结合实施例1到3中的任意一个实现这个实施例。
(实施例5)
在实施例5中,将参考图8A到8D,图9A到9D和图10A和10B描述用于制造使用上述半导体衬底的半导体器件的方法。此处,描述用于制造作为半导体器件的例子的、包括多个晶体管的半导体器件的方法。注意,可以组合使用下面描述的晶体管来形成各种半导体器件。
首先,制备通过实施例2中描述的方法制造的半导体衬底(见图8A)。注意在这个实施例中,描述了用于使用通过实施例2中描述的方法制造的半导体衬底来制造半导体器件的方法;然而,公开的发明的一个实施例不限于此。可以使用通过实施例1等中描述的方法制造的半导体衬底。
为了控制TFT的阈值电压,可以向半导体层1000(相应于实施例2中的半导体层160)添加诸如硼、铝或镓的p型杂质元素或诸如磷或砷的n型杂质元素。适当时可以改变添加杂质元素的区域和将被添加的杂质元素的种类。例如,可以给n沟道TFT的形成区域添加p型杂质元素,可以给p沟道TFT的形成区域添加n型杂质元素。以大约为1×1015/cm2到1×1017/cm2的剂量添加上述杂质元素。随后将半导体层1000划分为岛形以形成半导体层1002和半导体层1004(见图8B)。
接着,形成栅绝缘层1006以覆盖半导体层1002和半导体层1004(见图8C)。此处,以等离子体CVD法形成单层氧化硅膜。可替换地,作为栅绝缘层1006,包含氧氮化硅、氮氧化硅、氮化硅、氧化铪、氧化铝、氧化钽等的膜可以被形成为具有单层结构或堆叠结构。
作为除了等离子体CVD法之外的制造方法,可以给出溅射法或使用通过高密度等离子处理的氧化或氮化方法。例如,使用诸如氦、氩、氪或氙的惰性气体和诸如氧气、氧化氮、氨气、氮气或氢气的气体的混合气体来执行高密度等离子处理。在该情况下,如果通过引入微波执行等离子体激发,则可以产生具有低电子温度和高密度的等离子体。以由这种高密度等离子体产生的氧基(可以包括OH基)或氮基(可以包括NH基)来氧化或氮化半导体层的表面,从而形成与半导体层接触的厚度为1nm到20nm,优选地2nm到10nm的绝缘层。
由于通过上述高密度等离子体处理的半导体层的氧化或氮化是固相反应,因此可以急剧减小栅绝缘层1006和半导体层1002以及半导体层1004中的每一个之间的分界面态密度。另外当通过高密度等离子体处理直接氧化或氮化半导体层时,可以抑制将要形成的绝缘层的厚度的变化。由于半导体层具有结晶度,因此即使当使用高密度等离子体处理以固相反应氧化半导体层的表面时,也可以抑制晶粒边界处的不均匀氧化;因此,可以形成具有满意的均匀性和低分界面态密度的栅绝缘层。当如上所述以高密度等离子体处理形成的绝缘层被用作晶体管的整个或部分栅绝缘层时,可以抑制特性的变化。
可替换地,可以通过热氧化半导体层1002和半导体层1004形成栅绝缘层1006。在使用这种热氧化的情况下,优选地使用具有高热阻的基衬底。
注意在形成包含氢的栅绝缘层1006之后,通过执行温度为350℃到450℃的热处理,包含在栅绝缘层1006中的氢可以分散到半导体层1002和半导体层1004中。在该情况下,可以通过以等离子体CVD法沉积氮化硅和氮氧化硅形成栅绝缘层1006。另外,栅绝缘层1006的形成之后和氢扩散处理之前的处理温度优选地被设置为350℃或更低。如果以这种方式向半导体层1002和半导体层1004提供氢,可以有效地减少半导体层1002中的缺陷、半导体层1004中的缺陷、栅绝缘层1006和半导体层1002之间的分界面处的缺陷、以及栅绝缘层1006和半导体层1004之间的分界面处的缺陷。
接着,在栅绝缘层1006之上形成导电层,并且随后将导电层处理(形成图案)为预定形状,从而在半导体层1002和半导体层1004之上形成电极1008(见图8D)。以CVD法、溅射法等形成导电层。可以使用材料诸如钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)或铌(Nb)形成导电层。可替换地,还可以使用包含上述金属作为主要组分的合金材料或包含上述金属的化合物。进一步可替换地,可以使用半导体材料,诸如通过以赋予导电类型的杂质元素掺杂半导体获得的多晶硅。
虽然在这个实施例中使用单层导电层形成电极1008,公开的发明的一个实施例的半导体器件不限于该结构。每个电极1008可由堆叠的多个导电层形成。在两层结构的情况下,例如,可以使用钼膜、钛膜、氮化钛膜等作为下层,并且可以使用铝膜等作为上层。在三层结构的情况下,可以使用钼膜、铝膜和钼膜的堆叠结构,钛膜、铝膜和钛膜的堆叠结构等。
注意,可以使用诸如氧化硅或氮氧化硅的材料形成用于形成电极1008的掩膜。在该情况下,另外需要通过图案化氧化硅膜、氮氧化硅膜等来形成掩膜的步骤;然而,蚀刻中掩膜的膜厚度的减少量比使用抗蚀剂材料的情况小;因此,可以形成具有更精确形状的电极1008。可替换地,可以通过液滴释放法有选择地形成电极1008而不使用掩膜。此处,液滴释放法指释放或喷射包含预定组分的液滴以便形成预定图案的方法,并且其范围包括喷墨法等。
可替换地,可以通过以适当调整了蚀刻条件(例如,施加到卷绕的电极层的电功率量,施加到衬底侧电极层的电功率量,衬底侧电极层的温度等)的电感耦合等离子体(ICP)蚀刻法蚀刻导电层以具有所希望的锥形,从而形成电极1008。可以根据掩膜的形状调整该锥形形状。注意,适当时可以使用基于氯的气体诸如氯气、氯化硼、氯化硅、或四氯化碳,基于氟的气体诸如四氟化碳、氟化硫、或氟化氮,氧气等作为蚀刻气体。
接着,使用电极1008作为掩膜向半导体层1002和半导体层1004添加赋予一种导电类型的杂质元素(见图9A)。在这个实施例中,向半导体层1002添加赋予n型导电性的杂质元素(例如,磷或砷),并且向半导体层1004添加赋予p型导电性的杂质元素(例如,硼)。注意当向半导体层1002添加赋予n型导电性的杂质元素时,以掩膜等覆盖被添加了p型杂质元素的半导体层1004,从而有选择地添加赋予n型导电性的杂质元素。当向半导体层1004添加赋予p型导电性的杂质元素时,以掩膜等覆盖被添加了n型杂质元素的半导体层1002,从而有选择地添加赋予p型导电性的杂质元素。可替换地,在向半导体层1002和半导体层1004添加了赋予p型和n型导电性中的一种的杂质元素之后,可以用更高浓度给这些半导体层中的仅一个添加赋予另一种导电类型的杂质元素。通过添加杂质元素,在半导体层1002和半导体层1004中分别形成杂质区域1010和杂质区域1012。
接着,在电极1008的侧表面上形成侧壁1014(见图9B)。可以通过例如新形成绝缘层以便覆盖栅绝缘层1006和电极1008,并且通过主要在垂直方向上的各向异性蚀刻部分蚀刻新形成的绝缘层,由此形成侧壁1014。注意,还可以用上述的各向异性蚀刻部分地蚀刻栅绝缘层1006。对于用于形成侧壁1014的绝缘层,可以用等离子体CVD法、溅射法等形成具有单层结构或堆叠结构的包含硅、氧化硅、氮化硅、氧氮化硅、氮氧化硅、有机材料等的膜。在这个实施例中,以等离子体CVD法形成100nm厚的氧化硅膜。另外,可以使用CHF3和氦的混合气体作为蚀刻气体。注意,形成侧壁1014的步骤不限于此处上述的步骤。
接着,使用栅绝缘层1006、电极1008和侧壁1014作为掩膜向半导体层1002和半导体层1004添加如下杂质元素,所述杂质元素的每一种赋予一种导电类型(见图9C)。注意,以更高浓度向半导体层1002和半导体层1004添加赋予与在前面步骤中已被添加到半导体层1002和半导体层1004的杂质元素相同的导电类型的杂质元素。注意,当向半导体层1002添加赋予n型导电性的杂质元素时,以掩膜等覆盖被添加了p型杂质元素的半导体层1004,从而有选择地添加赋予n型导电性的杂质元素。当向半导体层1004添加赋予p型导电性的杂质元素时,以掩膜等覆盖被添加了n型杂质元素的半导体层1002,从而有选择地添加赋予p型导电性的杂质元素。
通过添加杂质元素,在半导体层1002中形成一对高浓度杂质区域1016,一对低浓度杂质区域1018和沟道形成区域1020。另外,通过添加杂质元素,在半导体层1004中形成一对高浓度杂质区域1022,一对低浓度杂质区域1024和沟道形成区域1026。每个高浓度杂质区域1016和高浓度杂质区域1022作为源极或漏极,并且每个低浓度杂质区域1018和低浓度杂质区域1024作为LDD(轻微掺杂漏极)区域。
注意,可以形成在半导体层1002之上形成的侧壁1014和在半导体层1004之上形成的侧壁1014,以便在载流子行进的方向(平行于所谓的沟道长度的方向)上具有相同的长度或不同的长度。构成p沟道晶体管的一部分的半导体层1004之上的每个侧壁1014的长度优选地比构成n沟道晶体管的一部分的半导体层1002之上的每个侧壁1014的长度长。这是由于所添加的用于形成p沟道晶体管中的源极和漏极的硼容易扩散,并且容易引起短沟道效应。通过在p沟道晶体管的载流子行进方向上增加侧壁1014的长度,可以用高浓度向源极和漏极添加硼,从而可以减小源极和漏极的电阻。
为了进一步减小源极和漏极的电阻,可以通过在半导体层1002和半导体层1004的一部分中形成硅化物,从而形成硅化物层。通过与半导体层接触地放置金属,并且通过热处理(例如,GRTA法、LRTA法等)使得在半导体层中金属和硅之间发生反应从而形成硅化物。对于硅化物层,可以使用硅化钴或硅化镍。在半导体层1002和半导体层1004薄的情况下,硅化物反应可以推进到半导体层1002和半导体层1004的底部。作为用于硅化的金属材料,可以使用下面的材料:钛(Ti)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、锆(Zr)、铪(Hf)、钽(Ta)、钒(V)、钕(Nd)、铬(Cr)、铂(Pt)、钯(Pd)等。另外,可以通过激光照射等形成硅化物层。
通过上述步骤,形成n沟道晶体管1028和p沟道晶体管1030。注意,虽然在图9C所示的阶段尚未形成作为源电极或漏电极的每个导电层,但是包括作为源电极或漏电极的每一个的这些导电层的结构也可被称为晶体管。
接着,形成绝缘层1032以覆盖n沟道晶体管1028和p沟道晶体管1030(见图9D)。不总是需要绝缘层1032;然而,形成绝缘层1032可以防止杂质(诸如碱金属和碱土金属)穿透n沟道晶体管1028和p沟道晶体管1030。具体地,优选地使用材料诸如氧化硅、氮化硅、氧氮化硅、氮氧化硅、氮化铝、氧化铝等形成绝缘层1032。在这个实施例中,使用厚度大约为600nm的氮氧化硅膜作为绝缘层1032。在该情况下,可以在形成氮氧化硅膜之后执行这些上述的氢化步骤。注意虽然在这个实施例中形成具有单层结构的绝缘层1032,不言而喻绝缘层1032可以具有堆叠结构。例如,在两层结构的情况下,绝缘层1032可以具有氧氮化硅膜和氮氧化硅膜的堆叠结构。
接着,在绝缘层1032之上形成绝缘层1034以覆盖n沟道晶体管1028和p沟道晶体管1030。可以使用具有耐热性的有机材料形成绝缘层1034,所述有机材料例如是聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树脂。除了这些有机材料之外,还可以使用低电介质常数材料(低k材料)、基于硅氧烷的树脂、氧化硅、氮化硅、氧氮化硅、氮氧化硅、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氧化铝等。此处,基于硅氧烷的树脂相应于使用基于硅氧烷的材料作为原材料形成的包括Si-O-Si键的树脂。除了氢之外,基于硅氧烷的树脂可以包括氟、烃基和芳烃中的至少一个作为取代基。可替换地,可以使用任意这些材料通过堆叠多个绝缘层形成绝缘层1034。
对于绝缘层1034的形成,可以根据绝缘层1034的材料采用下面的方法:CVD法、溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴释放法(例如,喷墨法、丝网印刷、胶印等)、刮刀、辊式涂布机、幕帘式涂布机、刮刀涂布机等。
接着,在绝缘层1032和1034中形成接触孔,从而部分地暴露半导体层1002和1004中的每一个。随后分别通过接触孔与半导体层1002和半导体层1004接触地形成导电层1036和导电层1038(见图10A)。导电层1036和导电层1038作为相应晶体管的源电极和漏电极。注意在这个实施例中,作为用于形成接触孔的蚀刻气体,采用了CHF3和He的混合气体;然而蚀刻气体不限于此。
可以通过CVD法、溅射法等形成导电层1036和导电层1038。具体地,可以使用铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)、硅(Si)等等形成导电层1036和导电层1038。另外,可以使用包含上述材料作为其主要组分的合金或包含上述材料的化合物。导电层1036和导电层1038中的每一个可以具有单层结构或堆叠结构。
作为包含铝作为其主要组分的合金的例子,可以给出包含铝作为其主要组分并且还包含镍的合金,包含铝作为其主要组分并且还包含镍以及碳和硅中的一种或两种的合金。由于铝和硅铝(Al-Si)具有低电阻且并不昂贵,因此铝和硅铝适合作为用于形成导电层1036和导电层1038的材料。具体地,由于可以防止由图案化时的抗蚀剂烘烤产生小丘,因此硅铝是优选的。另外,可以取代硅而使用将大约0.5%的Cu混合到铝中的材料。
在形成具有堆叠结构的导电层1036和导电层1038中的每一个的情况下,例如可以采用势垒膜、铝硅膜和势垒膜的堆叠结构,势垒膜、铝硅膜、氮化钛膜和势垒膜的堆叠结构等。注意势垒膜是指使用钛、钛的氮化物、钼、钼的氮化物等形成的膜。通过形成导电层,从而在势垒膜之间插入铝膜或铝硅膜,可以进一步防止铝或铝硅小丘的产生。另外,通过使用作为高还原性元素的钛形成势垒膜,即使在半导体层1002和1004上形成了薄氧化膜,该氧化膜也可被势垒膜中包含的钛还原,从而可以获得导电层1036和半导体层1002之间以及导电层1038和半导体层1004之间的更好的接触。另外,还可以堆叠多个势垒膜。在该情况下,例如,导电层1036和导电层1038中的每一个被形成为具有从底层起顺序为钛、氮化钛、铝硅、钛和氮化钛的5层结构或多于5层的堆叠结构。
对于导电层1036和导电层1038,可以利用使用WF6气体和SiH4气体的化学气相沉积法形成的硅化钨。可替换地,可以为导电层1036和1038使用以WF6的氢还原形成的钨。
注意导电层1036连接到n沟道晶体管1028的高浓度杂质区域1016。导电层1038连接到p沟道晶体管1030的高浓度杂质区域1022。
图10B是图10A所示的n沟道晶体管1028和p沟道晶体管1030的平面图。此处,沿着图10B中的线M-N所取的横截面相应于图10A的横截面图。注意在图10B中,为了简单起见省略了导电层1036、导电层1038、绝缘层1032和1034等。
注意,虽然在这个实施例中作为例子描述了n沟道晶体管1028和p沟道晶体管1030中的每一个包括作为栅电极的一个电极1008的情况,但公开的发明的一个实施例不限于这种结构。根据公开的发明的一个实施例的晶体管可以具有例如多栅结构,其中包括作为栅电极并且彼此电连接的多个电极。
在这个实施例中,使用了经过蚀刻处理和闪光灯灯光照射处理的半导体衬底。因此,可以用低成本制造可以高速操作并且可以用低电压驱动的具有低亚阈值和高场效应迁移性的晶体管。
适当时可以结合实施例1到4中的任意一个实现这个实施例。
[例子1]
检验了以根据公开的发明的一个实施例的方法在玻璃衬底之上形成的硅层的特性。下面参考图11A和11B进行描述。
首先,以上面的实施例中描述的方法在玻璃衬底之上形成硅层。在这个例子中,在0.7mm厚的玻璃衬底之上形成120nm厚的硅层,并且随后以闪光灯灯光照射该硅层。注意在闪光灯灯光照射期间玻璃衬底的温度大约为500℃。
在这个例子中改变闪光灯灯光的光强,并且观测Raman频谱。更具体地,观测Raman频谱的峰值(也称为Raman峰)对于闪光灯灯光强度的相关性(见图11A)和Raman峰的半峰全宽对于闪光灯灯光强度的相关性(见图11B)。在图11A中,水平轴是灯功率(任意单位)并且垂直轴是Raman峰的峰波数(cm-1)。在图11B中,水平轴是灯功率(任意单位)并且垂直轴是Raman峰的半峰全宽(cm-1)。此处,图11A的水平轴相应于图11B的水平轴。
在图11A中,灯功率9处的Raman峰波数的均值为519.5cm-1到519.6cm-1,并且该值接近单晶硅。注意,单晶硅的Raman峰波数约为520cm-1。Raman频谱用于测量从入射光到散射光(Raman散射光)的波数的位移,并且波数的位移相应于原子间振动能。因此Raman峰的波数接近单晶硅的事实意味着成键态接近单晶硅。即,可以说当以适当的光强利用闪光灯灯光照射硅层时,硅层的特性变得更接近于单晶硅的特性。
在图11B中,灯功率为9或更大处的Raman频谱的半峰全宽大约为5cm-1或更小。半峰全宽小的事实意味着许多原子间的键处于相同状态。因此,当以闪光灯灯光照射硅层时,硅层的特性变得更接近于单晶硅的特性。在另一方面,未以闪光灯灯光照射的硅层具有大的半峰全宽,并且具有原子间成键状态的变化。换言之,可以说硅层具有低于单晶硅的结晶度。
总之,可见当以适当强度的闪光灯灯光照射硅层时,其Raman峰处于大约519.2cm-1到520cm-1的波数,并且半峰全宽大约为5cm-1或更小。
适当时可以结合实施例1到5实现这个例子。
[例子2]
已经证实,作为公开的发明的一个实施例的通过闪光灯灯光照射不会使半导体层熔化。具体地,在以闪光灯灯光照射之前和之后观测半导体层的表面不平坦度。下面参考图12A和12B以及图13A和13B进行描述。注意在这个例子中,使用与例子1相同的样本。
首先,观测以闪光灯灯光照射之前硅层表面不平坦度的情况。具体地,在3个随机选择的区域内(No.01,No.02和No.03)以原子力显微镜(AFM)观测表面不平坦度(见图12A)。使用Ra(算术平均粗糙度),P-V(最大高度差)和Rms(均方根粗糙度)(见图12B)评估表面不平坦度。
此后,观测以闪光灯灯光照射之后硅层表面粗糙度的状态。具体地,观测4个随机选择的区域(No.04,No.05,No.06和No.07)(见图13A)。使用Ra(算术平均粗糙度),P-V(最大高度差)和Rms(均方根粗糙度)(见图13B)评估表面粗糙度。注意,照射硅层的闪光灯灯光的强度相应于例子1中灯功率为9的强度。
从图12B和13B中可见,在以闪光灯灯光照射之前和之后Ra(算术平均粗糙度),P-V(最大高度差)和Rms(均方根粗糙度)中的每一个没有大的差异。在另一方面,已知被以脉冲激光照射熔化的硅层的表面具有大约1nm到3nm的Ra,大约10nm到40nm的P-V和1nm到5nm的Rms。
根据上面的结果,可以确认,作为公开的发明的一个实施例的通过闪光灯灯光照射不会使半导体层熔化。
适当时可以结合实施例1到5和例子1实现这个例子。
本申请基于2008年6月4日向日本专利局提交的日本专利申请序列号2008-146914,通过引用将其完整内容就此在此。
Claims (28)
1.一种用于制造半导体衬底的方法,包括如下步骤:
以离子照射单晶半导体衬底的表面,以在所述单晶半导体衬底中形成受损区域;
在所述单晶半导体衬底的表面之上形成绝缘层;
彼此接触地布置具有绝缘表面的衬底的表面和所述绝缘层的表面,以便将具有所述绝缘表面的衬底与所述单晶半导体衬底彼此接合;
执行热处理,以便沿着所述受损区域划分所述单晶半导体衬底,并且在具有所述绝缘表面的衬底之上形成半导体层;和
在不熔化所述半导体层的情况下以来自闪光灯的光照射所述半导体层的表面,以便修复缺陷。
2.如权利要求1的用于制造半导体衬底的方法,还包括在以来自闪光灯的光照射之前或之后,在所述半导体层上执行平坦化处理的步骤。
3.如权利要求2的用于制造半导体衬底的方法,其中所述平坦化处理包括蚀刻处理。
4.如权利要求1的用于制造半导体衬底的方法,其中以来自闪光灯的光照射的时间为10μs或更长。
5.如权利要求1的用于制造半导体衬底的方法,其中来自闪光灯的光具有400nm到700nm波长范围内的连续频谱。
6.如权利要求1的用于制造半导体衬底的方法,其中所述闪光灯为氙灯。
7.如权利要求1的用于制造半导体衬底的方法,其中在以来自闪光灯的光进行照射期间,具有所述绝缘表面的衬底的温度保持为300℃或更高。
8.一种用于制造半导体衬底的方法,包括如下步骤:
以离子照射单晶半导体衬底的表面,以在所述单晶半导体衬底中形成受损区域;
在所述单晶半导体衬底的表面之上形成第一绝缘层;
在具有绝缘表面的衬底的表面之上形成第二绝缘层;
彼此接触地布置第二绝缘层的表面和第一绝缘层的表面,以便将具有所述绝缘表面的衬底和所述单晶半导体衬底彼此接合;
执行热处理,以便沿着所述受损区域划分所述单晶半导体衬底,并且在具有所述绝缘表面的衬底之上形成半导体层;和
在不熔化所述半导体层的情况下,以来自闪光灯的光照射所述半导体层的表面,以便修复缺陷。
9.如权利要求8的用于制造半导体衬底的方法,还包括在以来自闪光灯的光照射之前或之后,在所述半导体层上执行平坦化处理的步骤。
10.如权利要求9的用于制造半导体衬底的方法,其中所述平坦化处理包括蚀刻处理。
11.如权利要求8的用于制造半导体衬底的方法,其中以来自闪光灯的光照射的时间为10μs或更长。
12.如权利要求8的用于制造半导体衬底的方法,其中来自闪光灯的光具有400nm到700nm波长范围内的连续频谱。
13.如权利要求8的用于制造半导体衬底的方法,其中所述闪光灯为氙灯。
14.如权利要求8的用于制造半导体衬底的方法,其中在以来自闪光灯的光照射期间,具有所述绝缘表面的衬底的温度保持为300℃或更高。
15.一种用于制造半导体衬底的方法,包括如下步骤:
在单晶半导体衬底的表面之上形成绝缘层;
以离子照射所述绝缘层的表面,以在所述单晶半导体衬底中形成受损区域;
彼此接触地布置具有绝缘表面的衬底的表面和所述绝缘层的表面,以便将具有所述绝缘表面的衬底和所述单晶半导体衬底彼此接合;
执行热处理,以便沿着所述受损区域划分所述单晶半导体衬底,并且在具有所述绝缘表面的衬底之上形成半导体层;和
在不熔化所述半导体层的情况下,以来自闪光灯的光照射所述半导体层的表面,以便修复缺陷。
16.如权利要求15的用于制造半导体衬底的方法,还包括在以来自闪光灯的光照射之前或之后,在所述半导体层上执行平坦化处理的步骤。
17.如权利要求16的用于制造半导体衬底的方法,其中所述平坦化处理包括蚀刻处理。
18.如权利要求15的用于制造半导体衬底的方法,其中以来自闪光灯的光照射的时间为10μs或更长。
19.如权利要求15的用于制造半导体衬底的方法,其中来自闪光灯的光具有400nm到700nm波长范围内的连续频谱。
20.如权利要求15的用于制造半导体衬底的方法,其中所述闪光灯为氙灯。
21.如权利要求15的用于制造半导体衬底的方法,其中在以来自闪光灯的光进行照射期间,具有所述绝缘表面的衬底的温度保持为300℃或更高。
22.一种用于制造半导体衬底的方法,包括如下步骤:
在单晶半导体衬底的表面之上形成第一绝缘层;
以离子照射第一绝缘层的表面,以在所述单晶半导体衬底中形成受损区域;
在具有绝缘表面的衬底的表面之上形成第二绝缘层;
彼此接触地布置第二绝缘层的表面和第一绝缘层的表面,以便将具有所述绝缘表面的衬底和所述单晶半导体衬底彼此接合;
执行热处理,以便沿着所述受损区域划分所述单晶半导体衬底,并且在具有所述绝缘表面的衬底之上形成半导体层;和
在不熔化所述半导体层的情况下,以来自闪光灯的光照射所述半导体层的表面,以便修复缺陷。
23.如权利要求22的用于制造半导体衬底的方法,还包括在以来自闪光灯的光照射之前或之后,在所述半导体层上执行平坦化处理的步骤。
24.如权利要求23的用于制造半导体衬底的方法,其中所述平坦化处理包括蚀刻处理。
25.如权利要求22的用于制造半导体衬底的方法,其中以来自闪光灯的光照射的时间为10μs或更长。
26.如权利要求22的用于制造半导体衬底的方法,其中来自闪光灯的光具有400nm到700nm波长范围内的连续频谱。
27.如权利要求22的用于制造半导体衬底的方法,其中所述闪光灯为氙灯。
28.如权利要求22的用于制造半导体衬底的方法,其中在以来自闪光灯的光进行照射期间,具有所述绝缘表面的衬底的温度保持为300℃或更高。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008146914 | 2008-06-04 | ||
JP2008146914 | 2008-06-04 | ||
JP2008-146914 | 2008-06-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101599453A true CN101599453A (zh) | 2009-12-09 |
CN101599453B CN101599453B (zh) | 2013-10-16 |
Family
ID=41400699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910141557.6A Expired - Fee Related CN101599453B (zh) | 2008-06-04 | 2009-06-04 | 制造半导体衬底的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7883988B2 (zh) |
JP (1) | JP5554014B2 (zh) |
KR (1) | KR101642335B1 (zh) |
CN (1) | CN101599453B (zh) |
TW (1) | TWI445060B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102645848A (zh) * | 2011-02-18 | 2012-08-22 | Asml荷兰有限公司 | 衬底保持器、光刻设备、器件制造方法和制造衬底保持器的方法 |
CN104395498A (zh) * | 2012-06-20 | 2015-03-04 | 应用材料公司 | 使用快速热处理的原子层沉积 |
US9442395B2 (en) | 2012-02-03 | 2016-09-13 | Asml Netherlands B.V. | Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder |
CN108630578A (zh) * | 2017-03-14 | 2018-10-09 | 朗姆研究公司 | 超高选择性的氮化物蚀刻以形成FinFET器件 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009157373A1 (ja) * | 2008-06-26 | 2009-12-30 | 株式会社Ihi | レーザアニール方法及び装置 |
JP5540476B2 (ja) * | 2008-06-30 | 2014-07-02 | 株式会社Ihi | レーザアニール装置 |
US8907258B2 (en) * | 2010-04-08 | 2014-12-09 | Ncc Nano, Llc | Apparatus for providing transient thermal profile processing on a moving substrate |
WO2012014786A1 (en) * | 2010-07-30 | 2012-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Semicondcutor device and manufacturing method thereof |
US10150230B2 (en) * | 2011-04-08 | 2018-12-11 | Ncc Nano, Llc | Method for drying thin films in an energy efficient manner |
US9496257B2 (en) | 2014-06-30 | 2016-11-15 | International Business Machines Corporation | Removal of semiconductor growth defects |
JP6421901B1 (ja) | 2018-03-26 | 2018-11-14 | 三菱電機株式会社 | 半導体装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000294754A (ja) * | 1999-04-07 | 2000-10-20 | Denso Corp | 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置 |
US20030013280A1 (en) * | 2000-12-08 | 2003-01-16 | Hideo Yamanaka | Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device |
CN1661778A (zh) * | 2004-02-09 | 2005-08-31 | 株式会社东芝 | 半导体器件的制造方法 |
US20070148914A1 (en) * | 2005-12-22 | 2007-06-28 | Etsurou Morita | Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer |
CN101174596A (zh) * | 2006-10-30 | 2008-05-07 | 信越化学工业株式会社 | 单晶硅太阳能电池的制造方法及单晶硅太阳能电池 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5764936A (en) | 1980-10-09 | 1982-04-20 | Ushio Inc | Annealing device |
JPS6235512A (ja) | 1985-08-09 | 1987-02-16 | Agency Of Ind Science & Technol | 半導体単結晶薄膜の製造方法 |
JPH05218367A (ja) | 1992-02-03 | 1993-08-27 | Sharp Corp | 多結晶シリコン薄膜用基板および多結晶シリコン薄膜の作製方法 |
JPH10275905A (ja) * | 1997-03-31 | 1998-10-13 | Mitsubishi Electric Corp | シリコンウェーハの製造方法およびシリコンウェーハ |
US6534380B1 (en) | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
JPH1197379A (ja) | 1997-07-25 | 1999-04-09 | Denso Corp | 半導体基板及び半導体基板の製造方法 |
JPH11163363A (ja) * | 1997-11-22 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP3900741B2 (ja) * | 1999-05-21 | 2007-04-04 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP4529036B2 (ja) * | 1999-09-24 | 2010-08-25 | Sumco Techxiv株式会社 | 半導体用薄膜ウェハの製造方法 |
JP3943782B2 (ja) * | 1999-11-29 | 2007-07-11 | 信越半導体株式会社 | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ |
JP2003209054A (ja) * | 2001-11-12 | 2003-07-25 | Dainippon Screen Mfg Co Ltd | 基板の熱処理方法および熱処理装置 |
JP2005142344A (ja) * | 2003-11-06 | 2005-06-02 | Toshiba Corp | 半導体装置の製造方法および半導体製造装置 |
JP3910603B2 (ja) | 2004-06-07 | 2007-04-25 | 株式会社東芝 | 熱処理装置、熱処理方法及び半導体装置の製造方法 |
JP5031190B2 (ja) | 2005-02-02 | 2012-09-19 | 株式会社Sumco | 歪みSi層を有する半導体ウェーハの製造方法 |
JP4594121B2 (ja) | 2005-02-03 | 2010-12-08 | 信越化学工業株式会社 | Soiウエーハの製造方法及びsoiウエーハ |
WO2007074550A1 (ja) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Soiウェーハの製造方法及びsoiウェーハ |
-
2009
- 2009-05-20 US US12/469,060 patent/US7883988B2/en not_active Expired - Fee Related
- 2009-05-26 JP JP2009126714A patent/JP5554014B2/ja not_active Expired - Fee Related
- 2009-06-01 KR KR1020090047957A patent/KR101642335B1/ko active IP Right Grant
- 2009-06-03 TW TW098118380A patent/TWI445060B/zh not_active IP Right Cessation
- 2009-06-04 CN CN200910141557.6A patent/CN101599453B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000294754A (ja) * | 1999-04-07 | 2000-10-20 | Denso Corp | 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置 |
US20030013280A1 (en) * | 2000-12-08 | 2003-01-16 | Hideo Yamanaka | Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device |
CN1661778A (zh) * | 2004-02-09 | 2005-08-31 | 株式会社东芝 | 半导体器件的制造方法 |
US20070148914A1 (en) * | 2005-12-22 | 2007-06-28 | Etsurou Morita | Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer |
CN101174596A (zh) * | 2006-10-30 | 2008-05-07 | 信越化学工业株式会社 | 单晶硅太阳能电池的制造方法及单晶硅太阳能电池 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10018924B2 (en) | 2011-02-18 | 2018-07-10 | Asml Netherlands B.V. | Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder |
CN102645848A (zh) * | 2011-02-18 | 2012-08-22 | Asml荷兰有限公司 | 衬底保持器、光刻设备、器件制造方法和制造衬底保持器的方法 |
US9256139B2 (en) | 2011-02-18 | 2016-02-09 | Asml Netherlands B.V. | Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder |
CN102645848B (zh) * | 2011-02-18 | 2016-05-25 | Asml荷兰有限公司 | 衬底保持器、光刻设备、器件制造方法和制造衬底保持器的方法 |
US11235388B2 (en) | 2012-02-03 | 2022-02-01 | Asml Netherlands B.V. | Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder |
US11628498B2 (en) | 2012-02-03 | 2023-04-18 | Asml Netherlands B.V. | Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder |
US9737934B2 (en) | 2012-02-03 | 2017-08-22 | Asml Netherlands B.V. | Substrate holder and method of manufacturing a substrate holder |
US9442395B2 (en) | 2012-02-03 | 2016-09-13 | Asml Netherlands B.V. | Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder |
US11960213B2 (en) | 2012-02-03 | 2024-04-16 | Asml Netherlands B.V. | Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder |
US10245641B2 (en) | 2012-02-03 | 2019-04-02 | Asml Netherlands B.V. | Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder |
US10875096B2 (en) | 2012-02-03 | 2020-12-29 | Asml Netherlands B.V. | Substrate holder and method of manufacturing a substrate holder |
US10898955B2 (en) | 2012-02-03 | 2021-01-26 | Asme Netherlands B.V. | Substrate holder, lithographic apparatus, device manufacturing method, and method of manufacturing a substrate holder |
US11754929B2 (en) | 2012-02-03 | 2023-09-12 | Asml Netherlands B.V. | Substrate holder and method of manufacturing a substrate holder |
US11376663B2 (en) | 2012-02-03 | 2022-07-05 | Asml Netherlands B.V. | Substrate holder and method of manufacturing a substrate holder |
US9507274B2 (en) | 2012-02-03 | 2016-11-29 | Asml Netherlands B.V. | Substrate holder and method of manufacturing a substrate holder |
CN104395498A (zh) * | 2012-06-20 | 2015-03-04 | 应用材料公司 | 使用快速热处理的原子层沉积 |
CN108630578B (zh) * | 2017-03-14 | 2023-04-28 | 朗姆研究公司 | 超高选择性的氮化物蚀刻以形成FinFET器件 |
CN108630578A (zh) * | 2017-03-14 | 2018-10-09 | 朗姆研究公司 | 超高选择性的氮化物蚀刻以形成FinFET器件 |
Also Published As
Publication number | Publication date |
---|---|
TW201017729A (en) | 2010-05-01 |
JP5554014B2 (ja) | 2014-07-23 |
TWI445060B (zh) | 2014-07-11 |
KR101642335B1 (ko) | 2016-07-25 |
CN101599453B (zh) | 2013-10-16 |
KR20090127065A (ko) | 2009-12-09 |
JP2010016356A (ja) | 2010-01-21 |
US7883988B2 (en) | 2011-02-08 |
US20090305483A1 (en) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101599453B (zh) | 制造半导体衬底的方法 | |
JP5706670B2 (ja) | Soi基板の作製方法 | |
WO2000001016A1 (fr) | Transistor a film mince et son procede de fabrication | |
KR101880422B1 (ko) | 미결정 반도체막의 제작 방법, 및 반도체 장치의 제작 방법 | |
TW200913080A (en) | Method for manufacturing semiconductor device | |
US20020043691A1 (en) | Method for fabrication of field effect transistor | |
KR20120028247A (ko) | 박막 트랜지스터 | |
KR101827329B1 (ko) | 박막 트랜지스의 제작 방법 | |
KR20110000519A (ko) | Soi 기판의 제작 방법 및 soi 기판 | |
US8735263B2 (en) | Method for manufacturing SOI substrate | |
WO2005104239A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
CN101599464B (zh) | 半导体装置的制造方法 | |
JP5681354B2 (ja) | Soi基板の作製方法 | |
TW200939357A (en) | Manufacturing method of thin film transistor and thin film transistor | |
JP4131813B2 (ja) | プラズマエッチング方法及び半導体装置の作製方法 | |
JP2008177419A (ja) | シリコン薄膜形成方法 | |
TWI305055B (en) | Semiconductor device and method of manufacturing the same | |
JP5977947B2 (ja) | Soi基板の作製方法 | |
JP3680677B2 (ja) | 半導体素子製造装置および半導体素子の製造方法 | |
Zhang et al. | Decreasing the off-current for Vertical TFT by Using an Insulating Layer between Source and Drain | |
EP2613346B1 (en) | Thin film transistor, manufacturing method thereof and display device | |
JP2002237598A (ja) | 薄膜トランジスタの製造方法 | |
JP2004327649A (ja) | 半導体装置、薄膜トランジスタおよび半導体装置の製造方法 | |
JPH10256553A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131016 Termination date: 20190604 |