JP5559984B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP5559984B2 JP5559984B2 JP2009122749A JP2009122749A JP5559984B2 JP 5559984 B2 JP5559984 B2 JP 5559984B2 JP 2009122749 A JP2009122749 A JP 2009122749A JP 2009122749 A JP2009122749 A JP 2009122749A JP 5559984 B2 JP5559984 B2 JP 5559984B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- single crystal
- layer
- substrate
- crystal semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
本実施の形態では、半導体装置に用いることができる半導体基板の作製方法の基本的な一例について、図1乃至図3を参照して説明する。
O2+hν(λ1nm)→O(3P)+O(3P) ・・・ (1)
O(3P)+O2→O3 ・・・ (2)
O3+hν(λ2nm)→O(1D)+O2 ・・・ (3)
O2+hν(λ3nm)→O(1D)+O(3P) ・・・ (4)
O(3P)+O2→O3 ・・・ (5)
O3+hν(λ3nm)→O(1D)+O2 ・・・ (6)
・加速電圧 10kV以上100kV以下(好ましくは30kV以上80kV以下)
・ドーズ量 1×1016/cm2以上4×1016/cm2以下
・ビーム電流密度 2μA/cm2以上(好ましくは5μA/cm2以上、より好ましくは10μA/cm2以上)
本実施の形態では、第1の単結晶半導体層の下部に、電極(又は配線)として機能する導電層を設ける場合の単結晶半導体基板の加工方法の一例について図4を参照して説明する。なお、実施の形態1と重複する部分についての詳細は省略する。
本実施の形態では、不純物半導体領域(第1の不純物半導体領域)と導電層の積層構造を形成する場合の単結晶半導体基板の加工方法について、図5を参照して説明する。なお、実施の形態1と重複する部分についての詳細は省略する。
本実施の形態では、半導体装置に用いることができる半導体基板の作製方法の一例について、図6及び図7を参照して説明する。なお、本実施の形態では、実施の形態3において作製した単結晶半導体基板を用いる。また、以下の説明において、実施の形態1乃至実施の形態3と重複する部分の詳細については省略する。
本実施の形態では、半導体装置の一例として、パワーMOSFETの構成について図8及び図9を用いて説明する。なお、本実施の形態においては、実施の形態4に示す方法で作製した半導体基板を用いる場合について説明するが、開示する発明の一態様はこれに限定して解釈されるものではない。
本実施の形態では、実施の形態1などに示す方法で作製した半導体基板を用いた半導体装置の作製方法について、図10及び図11を参照して説明する。ここでは特に、CMOS構造に用いられるn型FET及びp型FETを作製する場合について示すが、上記半導体基板を用いて作製される半導体素子はこれに限定されない。また、本実施の形態においては、実施の形態1に準ずる方法で作製した半導体基板を用いる場合について説明するが、開示する発明の一態様はこれに限定して解釈されるものではない。
・成膜法:プラズマCVD
・原料ガス:シラン(4sccm)+水素(400sccm)
・電力(周波数):15W(60MHz)
・圧力:100Pa
・電極間隔:20mm
・ガラス基板温度:280℃
・膜厚:20nm
・成膜法:プラズマCVD
・原料ガス:シラン(25sccm)+水素(150sccm)
・電力(周波数):30W(27MHz)
・圧力:66.6Pa
・電極間隔:25mm
・ガラス基板温度:280℃
・膜厚:480nm
比較のため、単結晶シリコン層に結晶性が低いシリコン層を直接形成して加熱処理を行った。なお、本比較例では、結晶性が高いシリコン層と結晶性が低いシリコン層の積層構造に代えて、結晶性が低いシリコン層(膜厚:500nm)を用いているが、それ以外の条件については、上記実施例と同じ条件を採用した。
110 単結晶半導体基板
112 絶縁層
114 損傷領域
116 絶縁層
118 導電層
119 不純物半導体領域
120 単結晶半導体層
121 不純物半導体層
122A 半導体層
122B 半導体層
123 不純物半導体層
124 単結晶半導体層
124A 下層領域
124B 上層領域
125 不純物半導体層
125A 下層領域
125B 上層領域
130 単結晶半導体基板
140 イオンビーム
142 イオンビーム
202 領域
204 領域
206 ゲート絶縁層
208 ゲート電極層
210 絶縁層
212 導電層
300 保護層
302 素子分離絶縁層
304 絶縁層
306 ゲート電極
308 ゲート絶縁層
310 絶縁層
312 不純物領域
314 不純物領域
316 サイドウォール絶縁層
318 サイドウォール絶縁層
320 不純物領域
322 不純物領域
324 層間絶縁層
326 コンタクトプラグ
328 コンタクトプラグ
330 n型FET
332 p型FET
Claims (7)
- 単結晶半導体基板にイオンを照射して、前記単結晶半導体基板中に損傷領域を形成し、
前記単結晶半導体基板の表面上に絶縁層を形成し、
前記絶縁層と支持基板を密着させて前記単結晶半導体基板と前記支持基板を貼り合わせ、
前記損傷領域において前記単結晶半導体基板を分離させることにより、前記支持基板上に前記絶縁層及び単結晶半導体層を形成し、
前記単結晶半導体層上に第1の半導体層を形成し、
前記第1の半導体層上に、前記第1の半導体層より結晶性が低い第2の半導体層を形成し、
熱処理により前記第1の半導体層及び前記第2の半導体層を固相成長させ、
前記第2の半導体層の水素濃度より前記第1の半導体層の水素濃度が低くなるように、前記第1の半導体層及び前記第2の半導体層を形成することを特徴とする半導体装置の作製方法。 - 単結晶半導体基板にイオンを照射して、前記単結晶半導体基板中に損傷領域を形成し、
前記単結晶半導体基板の表面上に絶縁層を形成し、
前記絶縁層と支持基板を密着させて前記単結晶半導体基板と前記支持基板を貼り合わせ、
前記損傷領域において前記単結晶半導体基板を分離させることにより、前記支持基板上に前記絶縁層及び単結晶半導体層を形成し、
前記単結晶半導体層上に第1の半導体層を形成し、
前記第1の半導体層上に、前記第1の半導体層より結晶性が低い第2の半導体層を形成し、
熱処理により前記第1の半導体層及び前記第2の半導体層を固相成長させ、
前記第1の半導体層は、その厚さが10nm以上50nm以下となるように形成され、
前記第2の半導体層は、その厚さが300nm以上となるように形成されることを特徴とする半導体装置の作製方法。 - 単結晶半導体基板にイオンを照射して、前記単結晶半導体基板中に損傷領域を形成し、
前記単結晶半導体基板の表面上に絶縁層を形成し、
前記絶縁層と支持基板を密着させて前記単結晶半導体基板と前記支持基板を貼り合わせ、
前記損傷領域において前記単結晶半導体基板を分離させることにより、前記支持基板上に前記絶縁層及び単結晶半導体層を形成し、
前記単結晶半導体層上に第1の半導体層を形成し、
前記第1の半導体層上に、前記第1の半導体層より結晶性が低い第2の半導体層を形成し、
熱処理により前記第1の半導体層及び前記第2の半導体層を固相成長させ、
前記第1の半導体層の形成は、シラン系ガスに対する水素ガスの流量比を50倍以上とするプラズマ化学気相成長法により行われることを特徴とする半導体装置の作製方法。 - 一導電型を付与する不純物元素が添加された単結晶半導体基板にイオンを照射して、前記単結晶半導体基板中に損傷領域を形成し、
前記単結晶半導体基板の表面上に、第1の導電層及び絶縁層を形成し、
前記絶縁層と支持基板を密着させて前記単結晶半導体基板と前記支持基板を貼り合わせ、
前記損傷領域において前記単結晶半導体基板を分離させることにより、前記支持基板上に前記絶縁層、前記第1の導電層、第1の不純物半導体層を形成し、
前記第1の不純物半導体層上に前記一導電型と同じ導電型を付与する不純物元素が添加された第1の半導体層を形成し、
前記第1の半導体層上に、前記第1の半導体層より結晶性が低く、且つ前記一導電型と同じ導電型を付与する不純物元素が添加された第2の半導体層を形成し、
熱処理により前記第1の半導体層及び前記第2の半導体層を固相成長させ、第2の不純物半導体層を形成し、
前記第2の不純物半導体層に、前記一導電型と同じ導電型を付与する不純物元素を添加してソース領域又はドレイン領域としての機能を有する第1の領域を形成し、前記一導電型とは異なる導電型を付与する不純物元素を添加してチャネル形成領域としての機能を有する第2の領域を形成し、
前記第2の領域上にゲート絶縁層を介してゲート電極層を形成し、
前記第1の領域と電気的に接続する第2の導電層を形成することを特徴とする半導体装置の作製方法。 - 請求項1乃至4のいずれか一において、
前記貼り合わせを行う前に、前記支持基板の表面又は前記絶縁層の表面に、酸素プラズマ処理又はオゾン処理を行うことを特徴とする半導体装置の作製方法。 - 請求項1乃至5のいずれか一において、
前記貼り合わせの後、前記単結晶半導体基板及び前記支持基板に対して加熱処理を行うことを特徴とする半導体装置の作製方法。 - 請求項1乃至6のいずれか一において、
前記イオンとして、水素を含む原料ガスにより生成されるイオンを用いることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009122749A JP5559984B2 (ja) | 2008-06-06 | 2009-05-21 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008149716 | 2008-06-06 | ||
JP2008149716 | 2008-06-06 | ||
JP2009122749A JP5559984B2 (ja) | 2008-06-06 | 2009-05-21 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010016355A JP2010016355A (ja) | 2010-01-21 |
JP2010016355A5 JP2010016355A5 (ja) | 2012-06-21 |
JP5559984B2 true JP5559984B2 (ja) | 2014-07-23 |
Family
ID=41400693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009122749A Expired - Fee Related JP5559984B2 (ja) | 2008-06-06 | 2009-05-21 | 半導体装置の作製方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7951656B2 (ja) |
JP (1) | JP5559984B2 (ja) |
CN (1) | CN101599464B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7951656B2 (en) * | 2008-06-06 | 2011-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8338218B2 (en) * | 2008-06-26 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module |
JP5415853B2 (ja) * | 2009-07-10 | 2014-02-12 | 東京エレクトロン株式会社 | 表面処理方法 |
DE102014005339B4 (de) * | 2014-01-28 | 2022-06-09 | Wolfgang B. Thörner | Verfahren zur Herstellung eines Kontaktelements |
KR101781175B1 (ko) * | 2015-08-31 | 2017-09-22 | 가천대학교 산학협력단 | 초박막 저결정성 실리콘 채널을 갖는 무접합 전계효과 트랜지스터 및 그 제조방법 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0644638B2 (ja) | 1982-12-29 | 1994-06-08 | 圭弘 濱川 | 異質単位セル同士のスタック形光起電力素子 |
US4496788A (en) * | 1982-12-29 | 1985-01-29 | Osaka Transformer Co., Ltd. | Photovoltaic device |
JPS59175170A (ja) | 1983-03-24 | 1984-10-03 | Yoshihiro Hamakawa | タンデム型太陽電池 |
US5234853A (en) * | 1990-03-05 | 1993-08-10 | Fujitsu Limited | Method of producing a high voltage MOS transistor |
EP0747935B1 (en) | 1990-08-03 | 2004-02-04 | Canon Kabushiki Kaisha | Process for preparing an SOI-member |
CA2069038C (en) * | 1991-05-22 | 1997-08-12 | Kiyofumi Sakaguchi | Method for preparing semiconductor member |
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JPH0644638A (ja) | 1992-07-24 | 1994-02-18 | Sony Corp | 録音装置 |
JP3360919B2 (ja) * | 1993-06-11 | 2003-01-07 | 三菱電機株式会社 | 薄膜太陽電池の製造方法,及び薄膜太陽電池 |
JP3352340B2 (ja) * | 1995-10-06 | 2002-12-03 | キヤノン株式会社 | 半導体基体とその製造方法 |
US5736431A (en) * | 1995-02-28 | 1998-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing thin film solar battery |
JPH1093122A (ja) | 1996-09-10 | 1998-04-10 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜太陽電池の製造方法 |
JPH1174209A (ja) * | 1997-08-27 | 1999-03-16 | Denso Corp | 半導体基板の製造方法 |
JPH10335683A (ja) | 1997-05-28 | 1998-12-18 | Ion Kogaku Kenkyusho:Kk | タンデム型太陽電池およびその製造方法 |
JPH1197379A (ja) | 1997-07-25 | 1999-04-09 | Denso Corp | 半導体基板及び半導体基板の製造方法 |
JPH11121310A (ja) | 1997-10-09 | 1999-04-30 | Denso Corp | 半導体基板の製造方法 |
US6534380B1 (en) * | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
JPH1140786A (ja) | 1997-07-18 | 1999-02-12 | Denso Corp | 半導体基板及びその製造方法 |
JPH11163363A (ja) | 1997-11-22 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2000012864A (ja) * | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP3358550B2 (ja) * | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ |
JP2000150940A (ja) | 1998-11-18 | 2000-05-30 | Denso Corp | 半導体微粒子集合体及びその製造方法 |
JP4553423B2 (ja) * | 1999-09-16 | 2010-09-29 | 株式会社Sumco | Soiウェーハおよびその製造方法 |
JP2001160540A (ja) * | 1999-09-22 | 2001-06-12 | Canon Inc | 半導体装置の製造方法、液相成長法及び液相成長装置、太陽電池 |
JP3513592B2 (ja) * | 2000-09-25 | 2004-03-31 | 独立行政法人産業技術総合研究所 | 太陽電池の製造方法 |
US6371037B1 (en) * | 2000-12-26 | 2002-04-16 | Fred C. Cook | Sail furling system |
JP2002348198A (ja) | 2001-05-28 | 2002-12-04 | Nissin Electric Co Ltd | 半導体素子エピタキシャル成長用基板及びその製造方法 |
US6818529B2 (en) * | 2002-09-12 | 2004-11-16 | Applied Materials, Inc. | Apparatus and method for forming a silicon film across the surface of a glass substrate |
JP2004281805A (ja) * | 2003-03-17 | 2004-10-07 | Sumitomo Mitsubishi Silicon Corp | 半導体ウェーハの平坦化処理方法 |
JP2005268682A (ja) | 2004-03-22 | 2005-09-29 | Canon Inc | 半導体基材及び太陽電池の製造方法 |
JP2007220782A (ja) * | 2006-02-15 | 2007-08-30 | Shin Etsu Chem Co Ltd | Soi基板およびsoi基板の製造方法 |
CN100440537C (zh) * | 2006-04-11 | 2008-12-03 | 北京大学深圳研究生院 | 一种部分耗尽的soi mos晶体管及其制作方法 |
JP2008112847A (ja) * | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
US7678668B2 (en) * | 2007-07-04 | 2010-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
US7951656B2 (en) * | 2008-06-06 | 2011-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
-
2009
- 2009-05-18 US US12/467,454 patent/US7951656B2/en not_active Expired - Fee Related
- 2009-05-21 JP JP2009122749A patent/JP5559984B2/ja not_active Expired - Fee Related
- 2009-06-04 CN CN200910141555.7A patent/CN101599464B/zh not_active Expired - Fee Related
-
2011
- 2011-02-10 US US13/024,360 patent/US8173496B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101599464A (zh) | 2009-12-09 |
JP2010016355A (ja) | 2010-01-21 |
US7951656B2 (en) | 2011-05-31 |
US20110129969A1 (en) | 2011-06-02 |
CN101599464B (zh) | 2013-10-16 |
US8173496B2 (en) | 2012-05-08 |
US20090305469A1 (en) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8653536B2 (en) | Method for manufacturing semiconductor substrate, and semiconductor device | |
JP5706670B2 (ja) | Soi基板の作製方法 | |
JP5666827B2 (ja) | Soi基板及びその作製方法 | |
KR101642335B1 (ko) | 반도체 기판의 제조방법 | |
JP5917036B2 (ja) | Soi基板の作製方法 | |
US8043937B2 (en) | Method for manufacturing semiconductor substrate | |
JP5559984B2 (ja) | 半導体装置の作製方法 | |
JP5496540B2 (ja) | 半導体基板の作製方法 | |
JP5941285B2 (ja) | Soi基板の作製方法 | |
CN101840864B (zh) | 半导体装置及其制造方法 | |
JP5681354B2 (ja) | Soi基板の作製方法 | |
US8877607B2 (en) | Method for manufacturing SOI substrate | |
JP5846727B2 (ja) | 半導体基板の作製方法 | |
JP5669439B2 (ja) | 半導体基板の作製方法 | |
JP2011086922A (ja) | Soi基板の作製方法およびsoi基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120507 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120507 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120507 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140527 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5559984 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |