TWI515779B - 絕緣層上覆矽（ｓｏｉ）基板之製造方法及ｓｏｉ基板 - Google Patents

絕緣層上覆矽（ｓｏｉ）基板之製造方法及ｓｏｉ基板 Download PDF

Info

Publication number
TWI515779B
TWI515779B TW099115307A TW99115307A TWI515779B TW I515779 B TWI515779 B TW I515779B TW 099115307 A TW099115307 A TW 099115307A TW 99115307 A TW99115307 A TW 99115307A TW I515779 B TWI515779 B TW I515779B
Authority
TW
Taiwan
Prior art keywords
substrate
region
single crystal
semiconductor layer
bonding
Prior art date
Application number
TW099115307A
Other languages
English (en)
Other versions
TW201115635A (en
Inventor
奧野直樹
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201115635A publication Critical patent/TW201115635A/zh
Application granted granted Critical
Publication of TWI515779B publication Critical patent/TWI515779B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Laser Beam Processing (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

絕緣層上覆矽(SOI)基板之製造方法及SOI基板
本發明係關於一種SOI(絕緣體上矽)基板的製造方法、SOI基板以及使用該基板的半導體裝置的製造方法。
近年來，對利用在絕緣表面之上存在有較薄的單晶半導體層的SOI(絕緣體上矽)基板來代替大塊狀矽晶圓進行了研討。藉由使用SOI基板，可以減小由電晶體的汲極與基板所產生的寄生電容，為此SOI基板因其可以提高半導體積體電路的性能而受到關注。
作為SOI基板的製造方法之一，已知Smart Cut(註冊商標)法(例如，參照專利文獻1)。以下對利用Smart Cut法的SOI基板的製造方法的概要進行說明。首先，利用離子植入法對矽晶圓進行氫離子植入，以便在距離其表面預定的深度處形成微小氣泡層。接著，隔著氧化矽膜，將植入有氫離子的矽晶圓與其他的矽晶圓互相接合。然後，藉由進行加熱處理，將植入有氫離子的矽晶圓的一部分以微小氣泡層為邊界而被分離為薄膜狀，並在接合的其他的矽晶圓上形成單晶矽膜。
此外，還提出有一種利用該種Smart Cut法將單晶矽層形成在由玻璃所構成的基底基板之上的方法(例如，參照專利文獻2)。與矽晶圓相比，玻璃基板較容易實現大面積化，並且其為廉價的基板，因此主要被用於液晶顯示裝置等的製造。藉由使用玻璃基板作為基底基板，可以製造大面積且廉價的SOI基板。
[專利文獻1]日本專利申請公開H05-211128號公報
[專利文獻2]日本專利申請公開2005-252244號公報
當藉由上述Smart Cut法等而在玻璃基板之上形成單晶矽層時，與使矽晶圓彼此貼合來製造SOI基板時相比，會有矽層的表面粗糙度變大的趨勢。這種表面粗糙度在後面的步驟中引發各種缺陷，而結果成為使半導體元件或半導體裝置的良率降低的主要因素。
鑒於上述問題，所揭示之本發明的實施例的目的之一在於抑制當藉由貼合玻璃基板等基底基板和作為接合基板的單晶半導體基板來製造SOI基板時產生的矽層表面粗糙度的增加。並且，所揭示之本發明的另一目的在於藉由抑制上述粗糙度的增加來提高製造半導體裝置的良率。
在所揭示之本發明的實施例中，當藉由貼合接合基板和基底基板時，在接合基板和基底基板的介面的一部分(特別是邊緣部分)有意地形成不貼合的區域。下面進行詳細的說明。
所揭示之本發明的實施例是一種SOI基板的製造方法，其包括以下步驟：藉由對接合基板照射經加速的離子而在該接合基板中形成脆化區；在接合基板或基底基板的表面之上形成絕緣層；隔著絕緣層使接合基板和基底基板互相貼合並在接合基板和基底基板的一部分中形成不貼合的區域；以及藉由進行熱處理，在脆化區中分開接合基板以便在基底基板之上形成半導體層。
在上述製造方法中，較佳對半導體層照射雷射束。此外，藉由在接合基板或基底基板的表面形成凹部和凸部中的其中一者或兩者來形成不貼合的區域。此外，藉由將基底基板和接合基板貼合時的按壓力設定為20 N/cm2以上來形成不貼合的區域。
較佳將不貼合的區域的面積設定為1.0 mm2以上。此外，較佳將不貼合的區域形成在接合基板的轉角部。此外，較佳使接合基板和基底基板的貼合從接合基板的轉角部開始進展。此外，熱處理的溫度較佳是500℃以下。
藉由上述方法，可以提供缺陷(尤其是，其直徑是1μm以上的缺陷)的數量密度例如是5.0個缺陷/cm2以下、較佳是1.0個缺陷/cm2以下的SOI基板。此外，藉由上述方法可以提供半導體層的表面的P-V是120 nm以下的SOI基板。此外，藉由使用上述SOI基板，可製造並提供半導體裝置。
一般來說，SOI基板是指具有在絕緣表面之上設置有矽半導體層的結構的半導體基板，但是在本發明說明書等中，作為包括在絕緣表面之上設置有半導體層的結構的半導體基板的概念而使用。換言之，用於SOI基板的半導體層並不侷限於矽半導體層。此外，在本發明說明書等中，半導體基板不但表示僅由半導體材料所構成的基板，而且也表示包含半導體材料之所有的基板。換言之，SOI基板也包括在半導體基板的範疇內。
注意，在本發明說明書等中，單晶是指當注目於某個晶軸時，該晶軸的方向在樣品的任何部分都朝向相同方向的結晶。換言之，即使包含結晶缺陷或懸空鍵，只要是如上述那樣晶軸方向一致的結晶，則都視為單晶。
此外，在本發明說明書等中，半導體裝置是指能夠藉由利用半導體特性而操作的所有裝置。例如，顯示裝置和積體電路都被包括在半導體裝置的範疇內。此外，在本發明說明書等中，顯示裝置包括發光顯示裝置、液晶顯示裝置和利用電泳元件等的顯示裝置。發光顯示裝置包括發光元件，液晶顯示裝置包括液晶元件。發光元件在其範疇內包括其亮度係由電流或電壓所控制的元件，且具體上包括無機電致發光(EL)和有機EL等。
在所揭示之本發明的實施例中，在貼合的介面的一部分(邊緣部分)有意地形成不貼合的區域。因此，可以提供一種抑制半導體層表面產生粗糙的SOI基板。並且，可以提高利用該SOI基板的半導體裝置的良率。
下面，關於本發明的實施例模式將參照附圖給予詳細的說明。但是，本發明不侷限於以下的實施例模式的記載內容，所屬技術領域的普通技術人員很容易理解：本發明的模式和細節可以在不脫離本發明說明書等所揭示之發明的宗旨的條件下作各式各樣的變換。此外，可以適當地組合根據不同的實施例模式的結構來實施。而且，在以下說明的發明的結構中，對相同的部分或具有同樣的功能的部分使用相同的附圖標記，而省略其重複說明。
(實施例模式1)
在本實施例模式中，對SOI基板的製造方法的一例，參照附圖進行說明。明確而言，說明製造在基底基板之上設置有單晶半導體層的SOI基板的情況。
首先，準備基底基板100和單晶半導體基板110(參照圖1A、圖1B)。
作為基底基板100，可以使用由絕緣體構成的基板。明確而言，可舉出用於電子工業的各種玻璃基板，諸如，鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等、石英基板、陶瓷基板、藍寶石基板。另外，在上述玻璃基板中，藉由使其包含其量大於氧化硼的氧化鋇，可以獲得更實用的耐熱玻璃。因此，在對玻璃基板要求耐熱性的時候，較佳使用包含其量大於氧化硼的氧化鋇的玻璃基板。另外，在本實施例模式中，說明使用玻璃基板作為基底基板100的情況。藉由使用可實現大面積化且廉價的玻璃基板作為基底基板100，可以謀求實現低成本化。
此外，作為基底基板100也可以使用單晶矽基板、單晶鍺基板等的半導體基板。在作為基底基板100使用半導體基板的時候，因為與使用玻璃基板等的情況相比熱處理的溫度條件緩和，所以容易得到高品質的SOI基板。在此，作為半導體基板，也可以使用太陽能電池級之矽(SOG-Si)基板等。此外，還可以使用多晶半導體基板。在使用太陽能電池級之矽(SOG-Si)或多晶半導體基板的時候，與使用單晶矽基板等的情況相比，可以抑制製造成本。
另外，由於所揭示之本發明的實施例是抑制起因於關於貼合的基板的材料等的差異而產生的半導體層表面的粗糙，所以當關於貼合的基板的材料等不同時很有效，但是即使在貼合利用相同的材料等的基板的時候，也可以抑制表面的粗糙，在此觀點上可以獲得充分的效果。
至於上述基底基板100，較佳預先對其表面進行清洗。明確而言，使用鹽酸和過氧化氫以及純水的混合液(HPM)、硫酸和過氧化氫以及純水的混合液(SPM)、氨水和過氧化氫以及純水的混合液(APM)、稀釋的氫氟酸(DHF)等對基底基板100進行超音波清洗。藉由這種清洗處理，可以提高基底基板100表面的平坦性並去除殘留在基底基板100表面的研磨粒子等。
作為單晶半導體基板110，例如可以使用由第14族元素構成的單晶半導體基板，諸如，單晶矽基板、單晶鍺基板、單晶矽鍺基板等。此外，也可以使用諸如砷化鎵、磷化銦等的化合物半導體基板。作為市場上出售的矽基板，典型的是直徑為5英寸(125 mm)、直徑為6英寸(150 mm)、直徑為8英寸(200 mm)、直徑為12英寸(300 mm)、直徑為16英寸(400 mm)的圓形的矽基板。注意，單晶半導體基板110的形狀不侷限於圓形，例如也可以被加工為矩形等而使用。此外，可以藉由CZ法及FZ(浮動區)法來製造單晶半導體基板110。
從去除污染物的觀點來看，較佳預先使用硫酸和過氧化氫以及純水的混合液(SPM)、氨水和過氧化氫以及純水的混合液(APM)、鹽酸和過氧化氫以及純水的混合液(HPM)、稀釋的氫氟酸(DHF)等對單晶半導體基板110的表面進行清洗。此外，也可以藉由交替噴出稀釋的氫氟酸和臭氧水來進行清洗。
接著，在距離單晶半導體基板110的表面有預定的深度處形成脆化區112，然後，隔著絕緣層114而貼合基底基板100和單晶半導體基板110(參照圖1C、圖1D)。
在本實施例模式中，在絕緣層114表面的對應於單晶半導體基板110的邊緣部分的區域中形成凹部140，以有意地形成基底基板100和單晶半導體基板110不貼合的區域(參照圖1C)。藉由形成凹部140，也可以暴露出單晶半導體基板110。像這樣，藉由形成不貼合的區域來可以製造分離的開端，因此可以抑制要形成的單晶半導體層表面的粗糙。另外，上述不貼合的區域的形成還有助於緩和膜應力。
另外，在本實施例模式中，在絕緣層114中形成凹部140，但是所揭示之本發明的實施例不被解釋為僅限定該結構。也可以形成凸部來代替凹部。當然可以組合凹部和凸部而形成凹凸部。
作為凹部的製造方法，有在形成絕緣層114之後的圖案化、利用雷射束照射等的打標(marking)、利用玻璃筆的打標等。此外，作為凸部的形成方法，有在形成絕緣層114之後的圖案化、利用雷射束照射等的打標(marking)、利用玻璃筆的打標和將適當大小的粒子附著到絕緣層114的表面的方法等。另外，在對基板(或半導體裝置)附加識別記號的情況等下，可以使用雷射打標器(laser marker)進行印刷。當利用該技術形成凹部或凸部時，可以不增大製造成本的同時形成上述不貼合的區域，所以是較佳的。
此外，只要能夠形成不貼合的區域，不限定於形成凹部或凸部。例如，藉由調整貼合時的壓力(被施加到基底基板和單晶半導體基板的壓力)而可以形成基底基板100和單晶半導體基板110不貼合的區域。此時，較佳將貼合時的壓力設定為20 N/cm2以上。藉由將貼合時的壓力設定為20 N/cm2以上，可以適當地形成不貼合的區域。
另外，上述不貼合的區域的面積較佳為1.0 mm2以上。由此，可以有效地抑制要形成的半導體層表面的粗糙。此外，藉由將不貼合的區域的面積形成為25 mm2以上，可以進一步發揮其效果。
另外，在本實施例模式中，在對應於單晶半導體基板的邊緣部的區域中形成不貼合的區域，但是所揭示之本發明不侷限於此。在將不貼合的區域設置在對應於單晶半導體基板的邊緣部的區域中的時候，例如，較佳設置在單晶半導體基板的轉角部。像這樣，藉由將不貼合的區域設置在轉角部並從該轉角部進展貼合，可以進一步提高抑制半導體層表面的粗糙的效果。
形成在距離單晶半導體基板110的表面有預定的深度處的脆化區112係藉由對單晶半導體基板110照射具有藉由加速所產生的動能的氫等離子來予以形成。
作為形成脆弱區112的區域的深度，可以根據離子的動能、質量和電荷、離子的入射角等來調節。此外，在與離子的平均侵入深度大略相同深度的區域中形成脆弱區112。由此，根據添加離子的深度，調節從單晶半導體基板110分離出的單晶半導體層的厚度。例如，將平均侵入深度調節為使單晶半導體層的厚度約為10 nm到500 nm，較佳約為50 nm到200 nm，即可。
可以使用離子摻雜裝置或離子植入裝置進行上述離子照射處理。作為離子摻雜裝置的典型例子，有將使處理氣體之電漿激發而產生的所有離子種(ion species)照射到被處理物體的非質量分離型(non-mass-separation type)裝置。在該裝置中，其不對電漿中的離子種進行質量分離而是將它照射到被處理物體。針對於此，離子植入裝置是質量分離型(mass-separation type)裝置。在離子植入裝置中，對電漿中的離子種進行質量分離，並將某個特定的質量的離子種照射到被處理物體。
在本實施例模式中，說明使用離子摻雜裝置將氫添加到單晶半導體基板110的例子。作為源氣體，使用包含氫的氣體。至於照射的離子，較佳提高H3 +的比例。明確而言，相對於H+、H2 +、H3 +的總量，H3 +的比例較佳為50%以上(更佳為80%以上)。藉由提高H3 +的比例，可以提高離子照射的效率。
另外，要添加的離子不侷限於氫。也可以添加氦等離子。此外，要添加的離子不侷限於一種，也可以添加多種離子。例如，當使用離子摻雜裝置同時照射氫和氦時，與在不同的步驟中照射氫和氦時相比，可以減少步驟數量，並且可以進一步抑制後面形成的單晶半導體層表面的粗糙。
此外，可以使用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜等的絕緣層的單層或疊層來形成絕緣層114。可以藉由熱氧化法、CVD法、濺射法等來形成這些膜。
注意，在本發明說明書中，氧氮化物指的是在其組成上氧含量(原子數)多於氮含量的物質，例如，氧氮化矽包含：50原子%到70原子%的氧；0.5原子%到15原子%的氮；25原子%到35原子%的矽；以及0.1原子%到10原子%以下的氫。此外，氮氧化物指的是在其組成上氮含量(原子數)多於氧含量的物質，例如，氮氧化矽包含：5原子%到30原子%的氧；20原子%到55原子%的氮；25原子%到35原子%的矽；以及10原子%到30原子%的氫。但是，上述範圍是為當利用盧瑟福背向散射光譜學法(RBS)或氫前向散射法(HFS)來測定時的範圍。此外，構成元素的含有比率的總和不超過100原子%。
使基底基板100和單晶半導體基板110隔著絕緣層114而互相黏合，然後對基底基板100或單晶半導體基板110的一部分施加從1 N/cm2到500 N/cm2的壓力來進行貼合(參照圖1D)。當施加壓力時，從該部分起開始基底基板100和絕緣層114之間的接合，並自發地形成接合，而使接合擴展於整個面之上。該接合步驟利用范德華(van der Waals)力和氫鍵作用，可以在常溫下進行。
另外，較佳使貼合從上述不貼合的區域開始進展。當然，當使貼合從上述不貼合的區域以外的區域開始進展時也可以獲得一定程度的效果，但是當使貼合從上述不貼合的區域開始進展時可以進一步有效地抑制表面的粗糙。
另外，在貼合基底基板100和單晶半導體基板110之前，較佳對貼合的表面進行表面處理。藉由進行表面處理，可以提高單晶半導體基板110和基底基板100的接合介面的接合強度。
作為表面處理，可以舉出濕式處理、乾式處理或濕式處理和乾式處理的組合。也可以組合不同的濕式處理或不同的乾式處理而進行表面處理。
作為濕式處理，可以舉出使用臭氧水的臭氧處理(臭氧水清洗)、兆頻超音波清洗或二流體清洗(將純水和添加有氫的水等的功能性水與氮等的載體氣體一起噴射的方法)等。作為乾式處理，可以舉出紫外線處理、臭氧處理、電漿處理、偏壓施加電漿處理或自由基處理等。藉由對被處理物體(單晶半導體基板、形成在單晶半導體基板之上的絕緣層、基底基板或形成在基底基板之上的絕緣層)進行上述那樣的表面處理來發揮提高被處理物體表面的親水性及清潔性的效果。其結果是，可以提高基板之間的接合強度。
濕式處理對去除附著到被處理物體表面的大的塵屑等有效。而乾式處理對去除或分解附著到被處理物體表面的有機物等的小的塵屑有效。在此，當在對被處理物體進行紫外線處理等的乾式處理之後進行清洗等的濕式處理時，可以使被處理物體表面清潔化及親水化，並能抑制被處理物體表面的浮水印(water mark)的產生，所以是較佳的。
此外，作為乾式處理，較佳進行使用臭氧或單態氧等的處於活性狀態的氧的表面處理。借助於臭氧或單態氧等的處於活性狀態的氧，可以有效地去除或分解附著到被處理物體表面的有機物。另外，藉由對於臭氧或單態氧等的處於活性狀態的氧組合利用包括紫外線中的低於200 nm的波長的光的處理，可以更有效地去除附著到被處理物體表面的有機物。下面進行具體的說明。
例如，藉由在含有氧的氛圍下照射紫外線，進行被處理物體的表面處理。藉由在包含氧的氛圍下照射具有紫外線中的低於200 nm的波長的光和具有紫外線中的200 nm以上的波長的光，可以產生臭氧和單態氧。此外，藉由照射具有紫外線中的低於180 nm的波長的光，可以產生臭氧和單態氧。
示出藉由在包含氧的氛圍下照射具有低於200 nm的波長的紫外光及具有200 nm以上的波長的紫外光，來發生的反應的例子。
O2+hν(λ1nm)→O(3P)+O(3P)　…(1)
O(3P)+O2→O3　…(2)
O3+hν(λ2nm)→O(1D)+O2　…(3)
在上述反應式(1)中，藉由在含有氧(O2)的氛圍下照射具有低於200 nm的波長(λ1 nm)的光(hν)，以產生基態的氧原子(O(3P))。接著，在反應式(2)中，基態的氧原子(O(3P))和氧(O2)起反應而產生臭氧(O3)。而且，藉由在反應式(3)中，在含有所產生的臭氧(O3)的氛圍下照射具有200 nm以上的波長(λ2 nm)的光，以產生激發態的單態氧O(1D)。藉由在含有氧的氛圍下照射具有紫外線中的低於200 nm的波長的光，以產生臭氧，並藉由照射具有200 nm以上的波長的光，以分解臭氧來產生單態氧。例如可以藉由在含有氧的氛圍下照射低壓汞燈(λ1=185 nm，λ2=254 nm)來進行上述表面處理。
此外，示出在含有氧的氛圍下照射具有低於180 nm的波長的光而發生的反應的例子。
O2+hν(λ3nm)→O(1D)+O(3P)　…(4)
O(3P)+O2→O3　…(5)
O3+hν(λ3nm)→O(1D)+O2　…(6)
在上述反應式(4)中，藉由在含有氧(O2)的氛圍下照射具有低於180 nm的波長(λ3 nm)的光，以產生激發態的單態氧O(1D)和基態的氧原子(O(3P))。接著，在反應式(5)中，基態的氧原子(O(3P))和氧(O2)起反應而產生臭氧(O3)。在反應式(6)中，藉由在含有所產生的臭氧(O3)的氛圍下照射具有低於180 nm的波長(λ3 nm)的光，以產生激發態的單態氧和氧。藉由在含有氧的氛圍下照射具有紫外線中的低於180 nm的波長的光，以產生臭氧並分解臭氧或氧而產生單態氧。例如，可以藉由在含有氧的氛圍下照射Xe準分子UV燈來進行上述那樣的表面處理。
可以利用具有低於200 nm的波長的光來切斷附著到被處理物體表面的有機物等的化學鍵，並可以利用臭氧或單態氧來對附著到被處理物體表面的有機物及切斷化學鍵的有機物等進行氧化分解而去除。藉由進行上述那樣的表面處理，可以進一步提高被處理物體表面的親水性及清潔性，並實現優良的接合。
另外，在貼合之後，也可以進行熱處理以增高接合強度。該熱處理的溫度為不在脆化區112中產生分離的溫度(例如，從室溫到低於400℃)。另外，也可以在該溫度範圍內一邊進行加熱一邊使基底基板100和絕緣層114互相接合。作為上述熱處理，可以使用擴散爐、諸如電阻加熱爐之加熱爐、RTA(快速熱退火)裝置、微波加熱裝置等。另外，上述溫度條件只是一例而已，所揭示之本發明的實施例不被解釋成限定於此。
接著，藉由例如在400℃以上的溫度下進行熱處理而在脆化區112中進行單晶半導體基板110的分離，在基底基板100之上隔著絕緣層114地設置單晶半導體層116(參照圖1E、圖1F)。
藉由進行熱處理，在由所添加的元素而形成在脆化區112中的微小的孔中使所述元素的體積膨脹，且使微小的孔的內部的壓力升高。由於壓力的升高而在脆化區112中產生裂縫，因此單晶半導體基板110沿著脆化區112分離。因為絕緣層114是與基底基板100相接合著的，所以在基底基板100之上殘留有與單晶半導體基板110分離的單晶半導體層116(單晶半導體基板110的表面和脆化區之間的層)和絕緣層114。注意，因為在凹部140中不進行貼合，所以在基底基板100的對應於凹部140的區域中不形成單晶半導體層116。這樣的區域成為分離的開端，而可以抑制單晶半導體層116表面的粗糙。
另外，上述分離時的熱處理溫度較佳盡可能地低。這是因為分離時的溫度越低越可以抑制單晶半導體層116表面的粗糙的緣故。明確而言，例如，當將上述分離時的熱處理溫度設定為300℃到600℃，較佳為400℃到500℃時，很有效。另外，本案發明人發現：藉由形成上述不貼合的區域而使發生分離時的基板溫度變低。也就是說，可以降低分離所需的基板溫度。例如，雖然在不形成不貼合的區域的時候，分離時需要500℃以上的溫度，但是藉由形成不貼合的區域可以以500℃以下的溫度進行分離。另外，上述溫度條件只是一例而已，所揭示之本發明的實施例不被解釋成限定於此。
此外，本發明人還發現：藉由形成不貼合的區域而使基底基板和半導體基板分離時的溫度(分離溫度)的不均勻性變低。例如，當製造形成有不貼合的區域的4個樣品而進行分離時，確認到分離時的溫度在大約±1℃的範圍內。因此，藉由形成不貼合的區域，可以抑制分離步驟的不均勻性。
接著，藉由對單晶半導體層116的表面照射雷射束132，形成表面的平坦性提高且缺陷減少的單晶半導體層118(參照圖2A、圖2B、圖3A)。注意，圖2B對應於沿著圖3A的A-B的剖面。
另外，較佳的是，藉由照射雷射束132，使單晶半導體層116部分熔化。這是因為如下緣故：在進行完全熔化時，因在成為液相之後產生的無秩序的成核使微晶化進展而使晶性降低。另一方面，由於在進行部分熔化時，可以根據不熔化的固相部分使結晶成長，因此與對單晶半導體層116進行完全熔化的情況相比，可以提高結晶品質。此外，可以抑制從絕緣層114引入氧和氮等。注意，上述步驟中的部分熔化是指將因雷射束照射的單晶半導體層116熔化的深度被設定為比與絕緣層114側的介面的深度淺(亦即，被設定為比單晶半導體層116的厚度淺)的情況。換言之，是指單晶半導體層116的上層熔化而成為液相，但是下層不熔化而保持固相狀態的情況。此外，完全熔化是指單晶半導體層116熔化到與絕緣層114的介面而變成液體狀態的情況。
至於上述雷射束照射，較佳使用脈衝式雷射。這是因為其可以獲得高能量，從而容易製造出部分熔化狀態。振盪頻率較佳為1 Hz到10 MHz，但是不侷限於此。作為上述脈衝式雷射，有Ar雷射、Kr雷射、準分子(ArF、KrF、XeCl)雷射、CO2雷射、YAG雷射、YVO4雷射、YLF雷射、YAlO3雷射、GdVO4雷射、Y2O3雷射、紅寶石雷射、變石雷射、Ti：藍寶石雷射、銅蒸汽雷射、金蒸汽雷射等。另外，若是能夠進行部分熔化，則也可以使用連續波雷射。作為連續波雷射，有Ar雷射、Kr雷射、CO2雷射、YAG雷射、YVO4雷射、YLF雷射、YAlO3雷射、GdVO4雷射、Y2O3雷射、紅寶石雷射、變石雷射、Ti：藍寶石雷射、氦鎘雷射等。
至於雷射束132的波長，需要選擇被單晶半導體層116吸收的波長。考慮到雷射束的趨膚深度(skin depth)等來決定該波長，即可。例如，可以將波長設定為從250 nm到700 nm的範圍內。另外，考慮到雷射束132的波長、雷射束的趨膚深度、單晶半導體層116的厚度等來可以決定雷射束132的能量密度。將雷射束132的能量密度例如設定為從300 mJ/cm2到800 mJ/cm2的範圍內，即可。此外，上述能量密度的範圍是將XeCl準分子雷射(波長：308 nm)用作為脈衝式雷射時的一例。
可以在如大氣氛圍那樣的含有氧的氛圍或如氮氛圍或氬氛圍那樣的惰性氛圍下進行雷射束132的照射。為了在惰性氛圍中照射雷射束132，在具有氣密性的反應室中照射雷射束132並控制該反應室中的氛圍，即可。在不使用反應室的時候，藉由對雷射束132的被照射面噴射氮氣體等的惰性氣體，可以形成惰性氛圍。
另外，至於上述雷射束132的照射，與在大氣氛圍下相比，在氮等的惰性氛圍下進行的雷射束照射的提高單晶半導體層118的平坦性的效果更高。此外，與在大氣氛圍下相比，在惰性氛圍下抑制裂縫、皺紋的發生的效果更高，並且雷射束132可以使用的能量密度的範圍變大。另外，也可以在減壓氛圍下進行雷射束132的照射。在減壓氛圍下照射雷射束132可以獲得與在惰性氛圍下的照射相等的效果。
雖然在本實施例模式中，在進行用於單晶半導體層116的分離的熱處理之後緊接著進行雷射束132的照射處理，但是所揭示之本發明的實施例不被解釋成僅侷限於此。既可以在進行用於單晶半導體層116的分離的熱處理之後進行蝕刻處理來去除單晶半導體層116表面的缺陷多的區域，然後進行雷射束132的照射處理，又可以在藉由蝕刻處理等而提高單晶半導體層116表面的平坦性之後進行雷射束132的照射處理。另外，作為上述蝕刻處理，可以使用濕式蝕刻或乾式蝕刻。
此外，雖然在本實施例模式中沒有圖示出，但是也可以如上所述那樣，在照射雷射束132之後進行用來減少單晶半導體層118的厚度的薄化步驟。至於單晶半導體層118的薄化，可以採用乾式蝕刻或濕式蝕刻，還可以採用組合兩者的方法。
藉由上述步驟，可以獲得具有表面粗糙度減少的半導體層的SOI基板(參照圖2B、圖3A)。
在本實施例模式中，藉由對單晶半導體層116的表面照射雷射束132，以形成表面的平坦性提高且缺陷減少的單晶半導體層118。與此相反，在不採用本發明時，因為照射雷射束132之前的單晶半導體層116的表面粗糙，所以有由於照射雷射束132而導致單晶半導體層118的膜品質會進一步惡化的趨勢。例如，當在單晶半導體層116中存在有微細缺陷(部分膜的缺口等)時，有由於照射雷射束132而導致該缺陷會變大的趨勢。這是被認為起因於由於照射雷射束132而導致上述微細缺陷的周圍區域(單晶半導體層116變薄的區域)的半導體熔化，並因表面張力等而移動。
像這樣，由於當單晶半導體層116的表面粗糙時，會產生起因於該粗糙的不良，所以抑制單晶半導體層116的表面粗糙度是重要的。特別是，當使用雷射束132的照射時，本實施例模式所示的形成不貼合的區域的方法是非常有效的解決方法。
另外，在上述步驟之後，也可以對SOI基板的單晶半導體層118進行圖案化以形成島狀半導體層120。當進行圖案化時，去除上述對應於邊緣部分的區域(形成凹部140的區域的附近)的單晶半導體層118(參照圖2C、圖3B)。另外，圖2C對應於沿著圖3B的A-B的剖面。在此，去除對應於單晶半導體層118的邊緣部分的區域，這是因為在該區域中由於貼合強度不夠而產生剝離的可能性增高的緣故。由於表面拋光處理而使單晶半導體基板表面的端部為具有曲率的表面形狀(稱為邊緣修圓磨光(Edge Roll-Off))，因此，在該區域中貼合強度不夠。另外，不用說，去除對應於邊緣部的區域的單晶半導體層118不是必需要的。
注意，雖然在本實施例模式中示出在單晶半導體層的轉角部的一部分處配置凹部的結構(參照圖3A)，但是所揭示之本發明的實施例不侷限於此。適當地設定不貼合的區域的數量、配置等，即可。此外，當考慮到提高後面的半導體裝置的良率時，可以說較佳地在後面要被去除的區域中預先形成上述不貼合的區域(參照圖3B)。
本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
(實施例模式2)
在本實施例模式中，參照附圖說明SOI基板的製造方法的另一例。
首先，準備基底基板100和單晶半導體基板110(參照圖4A和4C)。關於基底基板100和單晶半導體基板110的詳細說明可以參照實施例模式1，所以在此省略其詳細說明。
在基底基板100表面的對應於單晶半導體基板110的邊緣部的區域中形成凹部142(參照圖4B)。在此採用在基底基板100表面中形成凹部142的結構，但是只要可以形成基底基板100和單晶半導體基板110不貼合的區域，就不限定於設置凹部的結構。也可以形成凸部或凹凸部來代替凹部。對於不貼合的區域的形成方法可以參照前面的實施例模式。
在距離單晶半導體基板110的表面有預定的深度處形成脆化區112，然後，隔著絕緣層114而貼合基底基板100和單晶半導體基板110(參照圖4D、圖4E)。
脆化區112可藉由對單晶半導體基板110照射具有藉由加速所產生的動能的氫等離子來予以形成。對於其詳細內容，參照前面的實施例模式，即可。
使基底基板100和單晶半導體基板110隔著絕緣層114而互相黏合，然後對基底基板100或單晶半導體基板110的一部分施加1 N/cm2到500 N/cm2的壓力來進行貼合。當施加壓力時，從該部分起開始基底基板100和絕緣層114之間的接合，並自發地形成接合，而使接合擴展於整個面之上。該接合步驟利用范德華力和氫鍵作用，可以在常溫下進行。
另外，在貼合基底基板100和單晶半導體基板110之前，較佳對貼合的表面進行表面處理。藉由進行表面處理，可以提高單晶半導體基板110和基底基板100之間的接合介面的接合強度。對於表面處理的詳細內容可以參照前面的實施例模式。
另外，在貼合之後，也可以進行熱處理以增高接合強度。該熱處理的溫度為不在脆化區112中產生分離的溫度(例如，從室溫到低於400℃)。另外，也可以在該溫度範圍內一邊進行加熱一邊使基底基板100和絕緣層114互相接合。作為上述熱處理，可以使用擴散爐、諸如電阻加熱爐之加熱爐如、RTA(快速熱退火)裝置、微波加熱裝置等。
接著，藉由例如在400℃以上的溫度下進行熱處理而在脆化區112中進行單晶半導體基板110的分離，在基底基板100之上隔著絕緣層114而設置單晶半導體層116(參照圖4F、4G)。
藉由進行熱處理，在藉由所添加的元素而形成在脆化區112中的微小的孔中使所述元素的體積膨脹，且使微小的孔的內部的壓力升高。由於壓力的升高而在脆化區112中產生裂縫，因此單晶半導體基板110沿著脆化區112而分離。因為絕緣層114是與基底基板100互相接合著的，所以在基底基板100上殘留有從單晶半導體基板110分離的單晶半導體層116(單晶半導體基板110的表面和脆化區之間的層)和絕緣層114。注意，因為在凹部140中不進行貼合，所以在基底基板100的對應於凹部140的區域中不形成單晶半導體層116。這樣的區域成為分離的開端，而可以抑制單晶半導體層116表面的粗糙。
接著，藉由對單晶半導體層116的表面照射雷射束132，形成表面的平坦性提高且缺陷減少的單晶半導體層118(參照圖5A、圖5B、圖6A)。注意，圖5B對應於沿著圖6A的A-B的剖面。對於雷射束132的照射的詳細內容可以參照前面的實施例模式。
另外，雖然在本實施例模式中，在進行用於單晶半導體層116的分離的熱處理之後緊接著進行雷射束132的照射處理，但是所揭示之本發明的實施例不被解釋成僅侷限於此。既可以在進行用於單晶半導體層116的分離的熱處理之後進行蝕刻處理來去除單晶半導體層116表面的缺陷多的區域，然後進行雷射束132的照射處理，又可以在藉由進行蝕刻處理等提高單晶半導體層116表面的平坦性之後進行雷射束132的照射處理。另外，作為上述蝕刻處理，可以使用濕式蝕刻或乾式蝕刻。
此外，雖然在本實施例模式中沒有圖示出，但是也可以如上所述那樣，在照射雷射束132之後進行用來減少單晶半導體層118的厚度的薄化步驟。至於單晶半導體層118的薄化，可以採用乾式蝕刻或濕式蝕刻，還可以採用組合兩者的方法。
藉由上述步驟，可以獲得具有表面粗糙度減少的半導體層的SOI基板(參照圖5B、圖6A)。
另外，在上述步驟之後，也可以對SOI基板的單晶半導體層118進行圖案化以形成島狀半導體層120。當進行圖案化時，去除上述對應於邊緣部的區域(形成凹部140的區域的附近)的單晶半導體層118(參照圖5C、圖6B)。另外，圖5C對應於沿著圖6B的A-B的剖面。在此，去除對應於單晶半導體層118的邊緣部的區域，這是因為在該區域中由於貼合強度不夠而產生剝離的可能性增高的緣故。另外，不用說，去除對應於邊緣部的區域的單晶半導體層118不是必需要的。
注意，雖然在本實施例模式中示出在單晶半導體層的轉角部的一部分處配置凹部的結構(參照圖6A)，但是所揭示之本發明的實施例並不侷限於此。適當地設定不貼合的區域的數量、配置等，即可。此外，當考慮到提高後面的半導體裝置的良率時，可以說較佳在後面要被去除的區域中預先形成上述不貼合的區域(參照圖6B)。
本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
(實施例模式3)
在本實施例模式中，參照附圖說明SOI基板的製造方法的另一例。
首先，準備基底基板100和單晶半導體基板110(參照圖7A和7C)。關於基底基板100和單晶半導體基板110的詳細說明可以參照前面的實施例模式，所以在此省略其詳細說明。
在基底基板100的表面上形成含氮層102(例如，包括氮化矽膜(SiNx)和氮氧化矽膜(SiNxOy)(x>y)等的含有氮的絕緣膜的層)(參照圖7B)。
在本實施例模式中所形成的含氮層102用做為後面用來貼合單晶半導體層的層(接合層)。此外，含氮層102也用作為阻擋層，以防止包含在基底基板中的鈉(Na)等的雜質擴散到單晶半導體層。
如上所述，由於在本實施例模式中將含氮層102用作為接合層，因此較佳將含氮層102的表面形成得具有預定的平坦性。明確而言，將含氮層102形成為：表面的平均表面粗糙度(Ra)為0.5 nm以下，均方根表面粗糙度(Rms)為0.60 nm以下，更佳的是，表面的平均表面粗糙度為0.35 nm以下，均方根表面粗糙度為0.45 nm以下。厚度係設定為在從10 nm到200 nm的範圍內，較佳係設定為在從50 nm到100 nm的範圍內。像這樣，藉由預先提高表面的平坦性，可以防止單晶半導體層的接合不良。
在單晶半導體基板110的表面之上形成氧化膜115(參照圖7D)。另外，從去除污染物的觀點來看，較佳的是，在形成氧化膜115之前，使用硫酸和過氧化氫以及純水的混合液(SPM)、氨水和過氧化氫以及純水的混合液(APM)、鹽酸和過氧化氫以及純水的混合液(HPM)、稀釋的氫氟酸(DHF)等對單晶半導體基板110的表面進行清洗。也可以交替噴出稀釋的氫氟酸和臭氧水而進行清洗。
作為氧化膜115，例如可以使用氧化矽膜、氧氮化矽膜等的單層或者層疊這些的膜而形成的疊層。作為上述氧化膜115的製造方法，有熱氧化法、CVD法或濺射法等。此外，在藉由使用CVD法來形成氧化膜115的時候，使用四乙氧基矽烷(簡稱TEOS：化學式Si(OC2H5)4)等的有機矽烷形成氧化矽膜是較佳的。
在本實施例模式中，藉由對單晶半導體基板110進行熱氧化處理來形成氧化膜115(在此，SiOx膜)。較佳在氧化氛圍中添加鹵素以進行熱氧化處理。
例如，藉由在添加有鹽酸的氧化氛圍中對單晶半導體基板110進行熱氧化處理，可以形成經過氯氧化的氧化膜115。在此時候，氧化膜115為含有氯原子的膜。
包含在氧化膜115中的氯原子在其氧化膜115中形成歪曲。其結果是，氧化膜115中的水的擴散速度增大。換言之，由於可以在氧化膜115的表面接觸於水的時候，將水快速地吸收到氧化膜115中而擴散，因此可以減少水的存在所引起的貼合不良。
此外，藉由使氧化膜115含有氯原子以俘獲外來的雜質的重金屬(例如，Fe、Cr、Ni、Mo等)，從而可以防止單晶半導體基板110被污染。另外，在與基底基板貼合之後，藉由固定來自基底基板的Na等的雜質而可以防止單晶半導體基板110被污染。
此外，氧化膜115所含有的鹵素原子並不侷限於氯原子。也可以使氧化膜115含有氟原子。作為對單晶半導體基板110表面進行氟氧化的方法，有在將單晶半導體基板110表面浸漬在HF溶液中之後在氧化氛圍中進行熱氧化處理的方法以及將NF3添加到氧化氛圍中來進行熱氧化處理的方法等。
接著，藉由對單晶半導體基板110照射藉由電場來予以加速的離子，在單晶半導體基板110的預定的深度處形成結晶結構受到損傷的脆化區112(參照圖7D)。對於其詳細內容，參照前面的實施例模式，即可。另外，在使用離子摻雜裝置以形成脆化區112的時候，有重金屬同時被添加的憂慮。但是，藉由隔著含有鹵素原子的氧化膜115而照射離子，可以防止這些重金屬對單晶半導體基板110造成污染。
接著，在氧化膜115表面的對應於單晶半導體基板110的邊緣部的區域中形成凹部140而有意地形成基底基板100和單晶半導體基板110不貼合的區域(參照圖7E)。藉由形成凹部140，也可以暴露單晶半導體基板110。這樣的區域成為分離的開端，因此可以抑制單晶半導體層表面的粗糙。
雖然在本實施例模式中藉由在氧化膜115中形成凹部140來形成不貼合的區域，但是所揭示之本發明的實施例並不被解釋成僅侷限於此。也可以形成凸部或凹凸部來代替凹部。對於不貼合的區域的製造方法，可以參照前面的實施例模式。
接著，使基底基板100的表面和單晶半導體基板110的表面相對，並使含氮層102的表面和氧化膜115的表面互相接合(參照圖7F)。
在此，在隔著含氮層102和氧化膜115使基底基板100和單晶半導體基板110互相黏合之後，對基底基板100或單晶半導體基板110的一部分施加1 N/cm2到500 N/cm2的壓力。據此，從施加壓力的部分含氮層102和氧化膜115開始接合並自發地形成接合，然後使接合擴展於整個面之上。該接合步驟利用范德華力和氫鍵作用，可以在常溫下進行。
另外，在貼合基底基板100和單晶半導體基板110之前，較佳對形成在單晶半導體基板110之上的氧化膜115和形成在基底基板100之上的含氮層102進行表面處理。對於表面處理的詳細內容，可以參照前面的實施例模式。
此外，在使含氮層102和氧化膜115互相接合之後，較佳進行熱處理以增高接合強度。該熱處理的溫度為不在脆化區112中產生分離的溫度(例如，從室溫到低於400℃)。另外，也可以在該溫度範圍內一邊進行加熱一邊使含氮層102和氧化膜115互相接合。作為上述熱處理，可以使用擴散爐、諸如電阻加熱爐之加熱爐、快速熱退火(RTA)裝置、微波加熱裝置等。
接著，藉由熱處理在脆化區112中分離單晶半導體基板110，並在基底基板100之上隔著含氮層102和氧化膜115而形成單晶半導體層116(參照圖7G、圖8A)。對於熱處理的詳細內容，可以參照前面的實施例模式。因為在凹部140中不進行貼合，所以在基底基板100的對應於凹部140的區域中不形成單晶半導體層116。這樣的區域成為分離的開端，因此可以抑制單晶半導體層116表面的粗糙。
接著，藉由對單晶半導體層116的表面照射雷射束132，形成表面的平坦性提高且缺陷減少的單晶半導體層118(參照圖8B、圖8C、圖9A)。注意，圖8C對應於沿著圖9A的A-B的剖面。對於其詳細內容，可以參照前面的實施例模式。
雖然在本實施例模式中，在用於單晶半導體層116的分離的熱處理之後緊接著進行雷射束132的照射處理，但是所揭示之本發明的實施例並不被解釋成僅侷限於此。既可以在用於單晶半導體層116的分離的熱處理之後進行蝕刻處理來去除單晶半導體層116表面的缺陷多的區域，然後進行雷射束132的照射處理，又可以在藉由進行蝕刻處理等提高單晶半導體層116表面的平坦性之後進行雷射束132的照射處理。另外，作為上述蝕刻處理，可以使用濕式蝕刻或乾式蝕刻。
此外，雖然在本實施例模式中沒有圖示，但是也可以如上所述那樣在照射雷射束132之後進行用來減少單晶半導體層118的厚度的薄化步驟。至於單晶半導體層118的薄化，可以採用乾式蝕刻或濕式蝕刻，還可以採用組合兩者的方法。
藉由上述步驟，可以獲得具有表面粗糙度減少的半導體層的SOI基板(參照圖8C、圖9A)。
另外，在上述步驟之後，也可以對SOI基板的單晶半導體層118進行圖案化以形成島狀半導體層120。當進行圖案化時，去除上述對應於邊緣部的區域(形成凹部140的區域的附近)的單晶半導體層118(參照圖8D、圖9B)。另外，圖8D對應於沿著圖9B的A-B的剖面。在此，去除對應於單晶半導體層118的邊緣部的區域，這是因為在該區域中由於貼合強度不夠而產生剝離的可能性增高的緣故。另外，由於表面拋光處理而使單晶半導體基板表面的端部為具有曲率的表面形狀(稱為邊緣修圓磨光)，因此在該區域中貼合強度不夠。另外，不用說，去除對應於邊緣部的區域的單晶半導體層118不是必需要的。
注意，雖然在本實施例模式中示出在單晶半導體層的轉角部的一部分處配置凹部的結構(參照圖9A)，但是所揭示之本發明的實施例並不侷限於此。適當地設定不貼合的區域的數量、配置等，即可。此外，當考慮到提高後面的半導體裝置的良率時，可以說較佳在後面要被去除的區域中預先形成上述不貼合的區域(參照圖9B)。
本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
(實施例模式4)
在本實施例模式中，參照附圖說明SOI基板的製造方法的另一例。
首先，準備基底基板100和單晶半導體基板110(參照圖10A和10D)。關於基底基板100和單晶半導體基板110的詳細說明可以參照前面的實施例模式。
在基底基板100表面的對應於單晶半導體基板110的邊緣部的區域中形成凹部142(參照圖10B)。在此採用在基底基板100表面形成凹部142的結構，但是只要可以形成基底基板100和單晶半導體基板110不貼合的區域，就不限定於設置凹部的結構。也可以形成凸部或凹凸部來代替凹部。對於不貼合的區域的形成方法可以參照前面的實施例模式。
接著，在基底基板100的表面形成含氮層102(例如，包含氮化矽膜(SiNx)和氮氧化矽膜(SiNxOy)(x>y)等的含有氮的絕緣膜的層)(參照圖10C)。由於在基底基板100中形成有凹部142，所以在含氮層102中形成有凹部144。凹部144成為分離的開端，可以抑制單晶半導體層116的表面的粗糙。
另外，在本實施例模式中形成的含氮層102用做為後面用來貼合單晶半導體層的層(接合層)。此外，含氮層102用作為阻擋層，以防止包含在基底基板中的鈉(Na)等的雜質擴散到單晶半導體層。對於含氮層102的詳細說明，可以參照前面的實施例模式。
在單晶半導體基板110的表面之上形成氧化膜115(參照圖10E)。對於氧化膜115的詳細說明，可以參照前面的實施例模式。
接著，藉由對單晶半導體基板110照射藉由電場來予以加速的離子，在單晶半導體基板110的預定的深度處形成結晶結構受到損傷的脆化區112(參照圖10F)。對於其詳細內容，參照前面的實施例模式，即可。另外，在使用離子摻雜裝置形成脆化區112的時候，有重金屬同時被添加的憂慮。但是，藉由隔著含有鹵素原子的氧化膜115而照射離子，可以防止這些重金屬對單晶半導體基板110造成污染。
接著，使基底基板100的表面和單晶半導體基板110的表面相對，並使含氮層102的表面和氧化膜115的表面互相接合(參照圖10G)。
在此，在隔著含氮層102和氧化膜115使基底基板100和單晶半導體基板110互相黏合之後，對基底基板100或單晶半導體基板110的一部分施加1 N/cm2到500N/cm2的壓力。據此，從施加壓力的部分含氮層102和氧化膜115開始接合並自發地形成接合，然後使接合擴展於整個面之上。該接合步驟利用范德華力和氫鍵作用，可以在常溫下進行。
另外，在貼合基底基板100和單晶半導體基板110之前，較佳對形成在單晶半導體基板110之上的氧化膜115和形成在基底基板100之上的含氮層102進行表面處理。對於表面處理的詳細內容，可以參照前面的實施例模式。
此外，在使含氮層102和氧化膜115互相接合之後，較佳進行熱處理以增高接合強度。該熱處理的溫度為不在脆化區112中產生分離的溫度(例如，從室溫到低於400℃)。另外，也可以在該溫度範圍內一邊進行加熱一邊使含氮層102和氧化膜115接合。作為上述熱處理，可以使用擴散爐、諸如電阻加熱爐之加熱爐、快速熱退火(RTA)裝置、微波加熱裝置等。
接著，藉由熱處理在脆化區112中分離單晶半導體基板110，並在基底基板100之上隔著含氮層102和氧化膜115形成單晶半導體層116(參照圖10H、圖11A)。對於熱處理的詳細內容，可以參照前面的實施例模式。因為在凹部144中不進行貼合，所以在基底基板100的對應於凹部144的區域中不形成單晶半導體層116。這樣的區域成為分離的開端，因此可以抑制單晶半導體層116表面的粗糙。
接著，藉由對單晶半導體層116的表面照射雷射束132，形成表面的平坦性提高且缺陷減少的單晶半導體層118(參照圖11B、圖11C、圖12A)。注意，圖11C對應於沿著圖12A的A-B的剖面。對於其詳細內容，可以參照前面的實施例模式。
雖然在本實施例模式中，在用於單晶半導體層116的分離的熱處理之後緊接著進行雷射束132的照射處理，但是所揭示之本發明的實施例並不被解釋成僅侷限於此。既可以在用於單晶半導體層116的分離的熱處理之後進行蝕刻處理來去除單晶半導體層116表面的缺陷多的區域，然後進行雷射束132的照射處理，又可以在藉由進行蝕刻處理等提高單晶半導體層116表面的平坦性之後進行雷射束132的照射處理。另外，作為上述蝕刻處理，可以使用濕式蝕刻或乾式蝕刻。
此外，雖然在本實施例模式中沒有圖示出，但是也可以如上所述那樣在照射雷射束132之後進行用來減少單晶半導體層118的厚度的薄化步驟。至於單晶半導體層118的薄化，可以採用乾式蝕刻或濕式蝕刻，還可以採用組合兩者的方法。
藉由上述步驟，可以獲得具有表面粗糙度減少的半導體層的SOI基板(參照圖11C、圖12A)。
另外，在上述步驟之後，也可以對SOI基板的單晶半導體層118進行圖案化以形成島狀半導體層120。當進行圖案化時，去除上述對應於邊緣部的區域(形成凹部144的區域的附近)的單晶半導體層118(參照圖11D、圖12B)。另外，圖11D對應於沿著圖12B的A-B的剖面。在此，去除對應於單晶半導體層118的邊緣部的區域，這是因為在該區域中由於貼合強度不夠而產生剝離的可能性增高的緣故。另外，不用說，去除對應於邊緣部的區域的單晶半導體層118不是必需要的。
注意，雖然在本實施例模式中示出在單晶半導體層的轉角部分的一部分配置凹部的結構(參照圖12A)，但是所揭示之本發明的實施例並不侷限於此。適當地設定不貼合的區域的數量、配置等，即可。此外，當考慮到提高後面的半導體裝置的良率時，可以說較佳在後面要被去除的區域中預先形成上述不貼合的區域(參照圖12B)。
本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
(實施例模式5)
在本實施例模式中，參照圖13A至圖15B說明前面的實施例模式中的半導體裝置的製造方法的詳細內容。在此，作為半導體裝置的一例，說明由多個電晶體所構成的半導體裝置的製造方法。藉由組合使用下面所示的電晶體來可以形成各種半導體裝置。
圖13A是示出根據實施例模式1等所示的方法製造的半導體基板的一部分的剖面圖(例如，參照圖2B等)。注意，雖然在本實施例模式中，對於使用在實施例模式1中製造的半導體基板製造半導體裝置的情況進行說明，但是不用說，也可以使用在其他實施例模式中製造的半導體基板。
也可以對半導體層700(對應於圖2B中的單晶半導體層118)添加p型雜質(如硼、鋁、鎵等)或n型雜質(如磷、砷等)，以便控制TFT的臨界電壓。可以適當地改變添加雜質的區域及添加的雜質種類。例如，對n通道TFT的形成區添加p型雜質，而對p通道TFT的形成區添加n型雜質。當添加上述雜質時，將劑量設定為從1×1015/cm2到1×1017/cm2，即可。
然後，將半導體層700分離為島狀以形成半導體層702及半導體層704(參照圖13B)。另外，此時較佳去除對應於邊緣部的區域(不貼合的區域的附近)的單晶半導體層118(參照圖2C等)。
接著，覆蓋半導體層702和半導體層704地形成閘極絕緣膜706(參照圖13C)。在此，藉由電漿CVD法形成氧化矽膜的單層。此外，也可以藉由以單層結構或疊層結構形成包含氧氮化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等的膜，以形成閘極絕緣膜706。
作為電漿CVD法之外的製造方法，可以舉出濺射法、利用藉由高密度電漿處理的氧化或氮化的方法。高密度電漿處理例如使用氦、氬、氪、氙等的稀有氣體與氧、氧化氮、氨、氮、氫等氣體的混合氣體來進行。在此時候，可以藉由引入微波來激發電漿，而產生低電子溫度且高密度的電漿。藉由使用由這種高密度的電漿產生的氧自由基(也有包括OH自由基的情況)或氮自由基(也有包括NH自由基的情況)使半導體層的表面氧化或氮化，而以與半導體層相接觸的方式形成厚度從1 nm到20 nm、較佳從2 nm到10 nm的絕緣膜。
因為上述的利用高密度電漿處理的半導體層的氧化或氮化是固相反應，所以可以將閘極絕緣膜706和半導體層702及半導體層704之間的介面態密度設定得極低。另外，藉由利用高密度電漿處理而直接使半導體層702及704氧化或氮化，可以抑制所形成的絕緣膜的厚度的不均勻。另外，由於半導體層是單晶，即使是藉由利用高密度電漿處理以固相反應使半導體層的表面氧化，也可以形成均勻性良好且介面態密度低的閘極絕緣膜。如此，藉由將利用高密度電漿處理形成的絕緣膜用於電晶體的閘極絕緣膜的一部分或全部，可以抑制特性的不均勻。
或者，也可以藉由使半導體層702和半導體層704熱氧化，以形成閘極絕緣膜706。像這樣，在採用熱氧化的時候，需要使用具有一定程度的耐熱性的玻璃基板。
另外，也可以形成包含氫的閘極絕緣膜706，然後藉由在從350℃到450℃的溫度進行加熱處理，使包含在閘極絕緣膜706中的氫擴散到半導體層702及半導體層704中。在此時候，作為閘極絕緣膜706，可以使用利用電漿CVD法的氮化矽或氮氧化矽。另外，處理溫度較佳為350℃以下。像這樣，藉由對半導體層702及半導體層704供給氫，可以有效地減少半導體層702中、半導體層704中、閘極絕緣膜706和半導體層702的介面以及閘極絕緣膜706和半導體層704的介面中的缺陷。
接著，藉由當在閘極絕緣膜706上形成導電膜之後將該導電膜加工成預定的形狀(圖案化)，在半導體層702的上方形成電極708，並在半導體層704的上方形成電極710(參照圖13D)。當形成導電膜時，可以採用CVD法、濺射法等。可以使用鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等的材料形成導電膜。此外，既可以使用以上述金屬為主要成分的合金材料，又可以使用包含上述金屬的化合物。或者，也可以使用對半導體添加有賦予導電性的雜質元素的多晶矽等的半導體材料來形成導電膜。
在本實施例模式中，使用單層的導電膜形成電極708及電極710。根據所揭示之本發明的實施例的半導體裝置並不侷限於該結構。電極708及電極710也可以用層疊的多個導電膜所予以形成。在採用兩層結構的時候，例如將鉬膜、鈦膜、氮化鈦膜等用作為下層，將鋁膜等用作為上層，即可。在採用三層結構的時候，較佳採用鉬膜、鋁膜和鉬膜的疊層結構以及鈦膜、鋁膜和鈦膜的疊層結構等。
另外，也可以使用氧化矽及氮氧化矽等的材料來形成當形成電極708及電極710時所使用的掩罩。雖然在此時候，需要追加藉由對氧化矽膜和氮氧化矽膜等進行圖案化來形成掩罩的步驟，但是與使用抗蝕劑材料的掩罩相比，當蝕刻時的掩罩的厚度減少而更小，所以可以形成具有更準確的形狀的電極708及電極710。此外，也可以不使用掩罩而採用液滴噴出法選擇性地形成電極708及電極710。在此，液滴噴出法是指藉由噴射或噴出包含預定的組成物的液滴而形成預定的圖案的方法，因此噴墨法等包括在其範疇內。
另外，也可以藉由使用感應耦合電漿(ICP)蝕刻法，並且適當地調節蝕刻條件(施加到線圈型電極上的電量、施加到基板側電極的電量、基板側電極溫度等)，以將電極708及電極710形成為具有所想要的錐形形狀。另外，還可以根據掩罩的形狀來調整錐形形狀。注意，作為蝕刻氣體，可以適當地使用氯類氣體(如氯、氯化硼、氯化矽或四氯化碳等)；氟類氣體(如四氟化碳、氟化硫或氟化氮等)；或氧等。
接著，以電極708及電極710做為掩罩而對半導體層702、半導體層704添加賦予一個導電型的雜質元素(參照圖14A)。在本實施例模式中，對半導體層702添加賦予n型的雜質元素(例如，磷、砷)，而對半導體層704添加賦予p型的雜質元素(例如，硼)。另外，當對半導體層702添加賦予n型的雜質元素時，使用掩罩等覆蓋要添加p型雜質的半導體層704，而選擇性地對半導體層702添加賦予n型的雜質元素。此外，當對半導體層704添加賦予p型的雜質元素時，使用掩罩等覆蓋要添加n型雜質的半導體層702，而選擇性地對半導體層704添加賦予p型的雜質元素。或者，也可以在對半導體層702及半導體層704添加賦予p型的雜質元素及賦予n型的雜質元素的其中一者之後，只對半導體層的其中一個以更高的濃度添加賦予p型的雜質元素及賦予n型的雜質元素中的另一者。藉由上述雜質的添加，在半導體層702中形成雜質區712，並且在半導體層704中形成雜質區714。
接著，在電極708的側面形成側壁716，在電極710的側面形成側壁718(參照圖14B)。例如，藉由新近地形成絕緣膜以便覆蓋閘極絕緣膜706和電極708及電極710，並且利用各向異性蝕刻而對該新近所形成之絕緣膜部分地進行蝕刻，可以形成側壁716及側壁718。另外，也可以藉由上述各向異性蝕刻而對閘極絕緣膜706部分地進行蝕刻。作為用來形成側壁716及側壁718的絕緣膜，藉由電漿CVD法及濺射法等形成包含矽、氧化矽、氮化矽、氧氮化矽、氮氧化矽、有機材料等的膜的單層結構或疊層結構，即可。在本實施例模式中，藉由電漿CVD法形成100 nm厚的氧化矽膜。此外，作為蝕刻氣體，可以使用CHF3和氦的混合氣體。另外，用來形成側壁716及側壁718的步驟並不侷限於這些步驟。
接著，以閘極絕緣膜706、電極708及電極710、側壁716及側壁718做為掩罩而對半導體層702、半導體層704添加賦予一導電型的雜質元素(參照圖14C)。注意，對半導體層702、半導體層704以更高的濃度添加與在前面的步驟中分別添加的雜質元素相同的導電型的雜質元素。在此，當對半導體層702添加賦予n型的雜質元素時，使用掩罩等覆蓋要添加p型雜質的半導體層704，而選擇性地對半導體層702添加賦予n型的雜質元素。另外，當對半導體層704添加賦予p型的雜質元素時，使用掩罩等覆蓋要添加n型雜質的半導體層702，而選擇性地對半導體層704添加賦予p型的雜質元素。
藉由上述雜質元素的添加，在半導體層702中形成一對高濃度雜質區720、一對低濃度雜質區722和通道形成區724。此外，藉由上述雜質元素的添加，在半導體層704中形成一對高濃度雜質區726、一對低濃度雜質區728和通道形成區730。高濃度雜質區720和高濃度雜質區726用作為源極或汲極，而低濃度雜質區722和低濃度雜質區728用作為LDD(輕度摻雜汲極)區。
另外，形成在半導體層702之上的側壁716和形成在半導體層704之上的側壁718既可以被形成為在載子移動的方向(在平行於所謂的通道長度的方向)上的長度彼此相同，又可以形成為該長度彼此不同。例如，較佳將構成p通道電晶體之部分的半導體層704之上的側壁718的在載子移動的方向上的長度形成為比構成n通道電晶體的半導體層702上的側壁716更大。藉由在p通道電晶體中進一步增加側壁718的長度，可以抑制因硼的擴散而引起的短通道化，因此可以對源極和汲極添加高濃度的硼。從而可以實現源極和汲極的充分的低電阻化。
也可以形成使半導體層702及半導體層704的一部分被矽化物化的矽化物區，以便使源極及汲極進一步低電阻化。藉由將金屬接觸於半導體層，並利用加熱處理(例如，GRTA法、LRTA法等)使半導體層中的矽和金屬起反應而進行矽化物化。作為矽化物區，使用鈷矽化物或鎳矽化物等，即可。在半導體層702、半導體層704的厚度薄的時候，也可以使矽化物反應進展到半導體層702、半導體層704的底部。作為可用於進行矽化物化的金屬材料，可以舉出鈦(Ti)、鎳(Ni)、鎢(W)、鉬(Mo)、鈷(Co)、鋯(Zr)、鉿(Hf)、鉭(Ta)、釩(V)、釹(Nd)、鉻(Cr)、鉑(Pt)、鈀(Pd)等。另外，也可以藉由雷射束照射等形成矽化物區。
根據上述步驟，形成n通道電晶體732和p通道電晶體734。注意，雖然在圖14C所示的步驟中還沒形成用作為源極電極或汲極電極的導電膜，但是有時將這些用作為源極電極或汲極電極的導電膜包括在內而稱為電晶體。
接著，覆蓋n通道電晶體732、p通道電晶體734地形成絕緣膜736(參照圖14D)。絕緣膜736不一定需要被設置，但是藉由形成絕緣膜736，可以防止鹼金屬、鹼土金屬等的雜質侵入到n通道電晶體732、p通道電晶體734。明確而言，較佳使用氧化矽、氮化矽、氧氮化矽、氮氧化矽、氮化鋁、氧化鋁等的材料形成絕緣膜736。在本實施例模式中，使用約600 nm厚的氮氧化矽膜作為絕緣膜736。在此時候，也可以在形成該氮氧化矽膜之後進行上述氫化步驟。另外，在本實施例模式中，雖然絕緣膜736採用單層結構，但是當然也可以使用疊層結構。例如，在採用兩層結構的時候，可以採用氧氮化矽膜和氮氧化矽膜的疊層結構。
接著，覆蓋n通道電晶體732、p通道電晶體734地在絕緣膜736之上形成絕緣膜738。絕緣膜738較佳使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂、聚醯胺、環氧樹脂等的具有耐熱性的有機材料形成。此外，除了上述有機材料之外，還可以使用低介電常數材料(低k材料)、矽氧烷類樹脂、氧化矽、氮化矽、氧氮化矽、氮氧化矽、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)、礬土等。在此，矽氧烷類樹脂相當於以矽氧烷類材料做為初起材料而形成的包含Si-O-Si鍵的樹脂。作為矽氧烷類樹脂的取代基，除了氫以外，還可以具有選自氟、烷基、芳香烴中的其中之一者。注意，也可以藉由層疊多個由上述材料形成的絕緣膜，以形成絕緣膜738。
絕緣膜738可以根據其材料而藉由CVD法、濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴出法(例如，噴墨法、絲網印刷、膠版印刷等)、輥塗法、幕塗法、刮刀塗佈法等來予以形成。
接著，在絕緣膜736及絕緣膜738中形成使半導體層702、半導體層704的一部分露出的接觸孔。然後，形成藉由該接觸孔接觸於半導體層702的導電膜740及導電膜742以及接觸於半導體層704的導電膜744及導電膜746(參照圖15A)。導電膜740、導電膜742、導電膜744、導電膜746用作為電晶體的源極電極或汲極電極。另外，在本實施例模式中，作為用於形成接觸孔時的蝕刻的氣體，使用CHF3和He的混合氣體，但是不侷限於此。
可以藉由CVD法或濺射法等形成導電膜740、導電膜742、導電膜744、導電膜746。具體地說，作為其材料、導電膜742、導電膜744、導電膜746，可以使用鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)、矽(Si)等。另外，既可以使用以上述材料為主要成分的合金，又可以使用包含上述材料的化合物。此外，導電膜740、導電膜742、導電膜744、導電膜746可以採用單層結構或疊層結構。
作為以鋁為主要成分的合金的例子，可以舉出以鋁為主要成分的包含鎳的合金。此外，也可以舉出以鋁為主要成分的包含鎳和碳、矽的其中一者或兩者的合金。因為鋁、鋁矽(Al-Si)具有低電阻值並廉價，所以適合用作為形成導電膜740、導電膜742、導電膜744、導電膜746的材料。特別是，較佳使用鋁矽，這是因為其可以抑制進行圖案化時的因抗蝕劑焙燒而產生的小丘。另外，也可以使用對鋁混入約0.5%的Cu的材料來代替矽。
當導電膜740、導電膜742、導電膜744、導電膜746為疊層結構時，可以採用如下疊層結構，例如：障壁膜、鋁矽膜和障壁膜的疊層結構；障壁膜、鋁矽膜、氮化鈦膜和障壁膜的疊層結構等。注意，障壁膜是指使用鈦、鈦的氮化物、鉬或鉬的氮化物等所形成的膜。藉由以在障壁膜之間夾著鋁矽膜的方式而形成導電膜，可以充分地防止鋁或鋁矽中的小丘的產生。此外，當使用還原性高的元素的鈦來形成障壁膜時，即使在半導體層702和半導體層704之上形成有薄的氧化膜，包含在障壁膜中的鈦也會將該氧化膜還原，而可以實現導電膜740及導電膜742和半導體層702之間以及導電膜744及導電膜746和半導體層704之間的優良的接觸。此外，也可以層疊多個障壁膜而使用。在此時候，例如導電膜740、導電膜742、導電膜744、導電膜746也可以採用如從下層層疊鈦、氮化鈦、鋁矽、鈦、氮化鈦那樣的五層結構或更多層的疊層結構。
此外，還可以將利用化學氣相沉積法使用WF6氣體和SiH4氣體所形成的矽化鎢用作為導電膜740、導電膜742、導電膜744、導電膜746。另外，也可以將藉由對WF6進行氫還原而形成的鎢用作為導電膜740、導電膜742、導電膜744、導電膜746。
另外，導電膜740及導電膜742連接到n通道電晶體732的高濃度雜質區720。導電膜744及導電膜746連接到p通道電晶體734的高濃度雜質區726。
圖15B示出圖15A所示的n通道電晶體732和p通道電晶體734的平面圖。在此，圖15B的沿A-B的剖面對應於圖15A。但是。在圖15B中，為了簡便起見而省略絕緣膜736、絕緣膜738、導電膜740、導電膜742、導電膜744、導電膜746等。
另外，雖然在本實施例模式中例示出n通道電晶體732和p通道電晶體734分別包括一個用作為閘極電極的電極的情況(具有電極708、電極710的情況)，但是所揭示之本發明的實施例並不限於該結構。根據所揭示之本發明的實施例所製造的電晶體也可以具有多閘極結構，其中，包括多個用作為閘極電極的電極並且該多個電極係彼此電連接。
在本實施例模式中，由於使用具有其表面粗糙度被抑制的半導體層的SOI基板，因此可以提高半導體裝置的良率。注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
(實例1)
在本實例中，確認到前面的實施例模式所說明的方法的效果。下面參照附圖來說明其結果。
作為樣品，準備了其上設置有從單晶矽基板分離的矽層的玻璃基板(照射雷射束之前)。明確而言，準備了：不形成不貼合的區域的樣品(樣品A)；藉由利用玻璃筆對玻璃基板造成傷痕(凹凸部)來形成不貼合的區域的樣品(樣品B)；以及藉由雷射束照射對玻璃基板造成傷痕(凹凸部)來形成不貼合的區域的樣品(樣品C)的三種。樣品的製造方法的詳細內容與實施例模式2等相同，因此在此省略。另外，藉由在實施例模式2等中不形成凹凸部來製造樣品A。
圖16A至18B示出剛分離單晶矽基板並將矽層形成在玻璃基板之上後的矽層表面的狀態。圖16A和16B、圖17A和17B以及圖18A和18B分別示出樣品A、樣品B以及樣品C的狀態。另外，圖16B、圖17B以及圖18B分別是圖16A、圖17A以及圖18A的部分放大的照片(顯微鏡照片)。此外，圖19示出藉由雷射束照射對玻璃基板造成傷痕時的玻璃基板表面的狀態的一例。另外，在圖19中，傷痕的大小是直徑約800 μm(0.8 mm)。
至於樣品B和樣品C，在附圖的右下部分(轉角部：在附圖中的由虛線的圓圈所圍繞的部分)中形成不貼合的區域(參照圖17A、圖18A)。此外，玻璃基板和單晶矽基板的貼合從該部分(轉角部)開始進展。另外，雖然即使在貼合從該部分(轉角部)以外的部分開始進展的時候也可以得到一定效果，但是在貼合從該部分(轉角部)開始進展的時候可以得到最大的效果。
由圖16B、圖17B以及圖18B可知，與不形成不貼合的區域的樣品(樣品A)相比，在形成不貼合的區域的樣品(樣品B、樣品C)中矽層表面的粗糙被抑制。
接著，圖20示出不貼合的區域的直徑和矽層中的缺陷數量(偵測數量)的關係。在此，偵測數量是指藉由圖案偵測器來偵測出的直徑為1 μm以上的大小的缺陷的數量。另外，上述圖案偵測器是應用光學顯微鏡和影像分析的裝置。
由圖20可知，不貼合的區域的直徑越大缺陷的偵測數量越減少。例如，可以將缺陷的數量密度減少到5.0個/cm2以下，並且根據條件也可以減少到1.0個/cm2以下。此外，與不形成不貼合的區域的情況(不貼合的區域的直徑為0 mm的情況)相比，即使在不貼合的區域非常小(例如，不貼合的區域的直徑為1 mm)的時候，偵測數量也極為降低。由此可知，形成不貼合的區域非常對抑制矽層的缺陷有效。另外，上述不貼合的區域的大小視形成在貼合表面的凹凸部的大小等而定。
圖21A和21B示出不形成不貼合的區域的樣品表面的粗糙度和形成不貼合的區域的樣品表面的粗糙度的比較結果(觀察面積10×10 mm2)。圖21A表示算術平均表面粗糙度(Ra)，圖21B表示最大高度差(P－V)。
由圖21A可知，在不形成不貼合的區域的樣品中Ra大於8.0 nm，與此相比，在形成不貼合的區域的樣品中Ra為8.0 nm以下。此外，由圖21B可知，在不形成不貼合的區域的樣品中P－V大於120 nm，與此相比，在形成不貼合的區域的樣品中P－V為120 nm以下。
以上，藉由本實施例確認到所揭示之本發明的實施例的有效性。另外，在所揭示之本發明的實施例中，由於充分地抑制半導體層的缺陷數量並將每個缺陷小型化，所以即使當在後面的步驟中照射雷射束時也可以抑制缺陷數量的增加和缺陷的大型化。像這樣，所揭示之本發明的實施例在與雷射束照射組合使用的時候進一步有效。
本申請案係根據2009年5月14日在日本專利局受理的日本專利申請編號2009-117263而製作，所述申請內容包括在本發明說明中。
100．．．基底基板
102．．．含氮層
110．．．單晶半導體基板
112．．．脆化區
114．．．絕緣層
115．．．氧化膜
116．．．單晶半導體層
118．．．單晶半導體層
120．．．半導體層
132．．．雷射束
140．．．凹部
142．．．凹部
144．．．凹部
700．．．半導體層
702．．．半導體層
704．．．半導體層
706．．．閘極絕緣膜
708．．．電極
710．．．電極
712．．．雜質區
714．．．雜質區
716．．．側壁
718．．．側壁
720．．．高濃度雜質區
722．．．低濃度雜質區
724．．．通道形成區
726．．．高濃度雜質區
728．．．低濃度雜質區
730．．．通道形成區
732．．．n通道電晶體
734．．．p通道電晶體
736．．．絕緣膜
738．．．絕緣膜
740．．．導電膜
742．．．導電膜
744．．．導電膜
746．．．導電膜
在附圖中：
圖1A至1F是示出SOI基板及半導體裝置的製造方法的一例的剖面圖；
圖2A至2C是示出SOI基板及半導體裝置的製造方法的一例的剖面圖；
圖3A和3B是示出SOI基板及半導體裝置的製造方法的一例的平面圖；
圖4A至4G是示出SOI基板及半導體裝置的製造方法的一例的剖面圖；
圖5A至5C是示出SOI基板及半導體裝置的製造方法的一例的剖面圖；
圖6A和6B是示出SOI基板及半導體裝置的製造方法的一例的平面圖；
圖7A至7G是示出SOI基板及半導體裝置的製造方法的一例的剖面圖；
圖8A至8D是示出SOI基板及半導體裝置的製造方法的一例的剖面圖；
圖9A和9B是示出SOI基板及半導體裝置的製造方法的一例的平面圖；
圖10A至10H是示出SOI基板及半導體裝置的製造方法的一例的剖面圖；
圖11A至11D是示出SOI基板及半導體裝置的製造方法的一例的剖面圖；
圖12A和12B是示出SOI基板及半導體裝置的製造方法的一例的平面圖；
圖13A至13D是示出電晶體的製造方法的一例的剖面圖；
圖14A至14D是示出電晶體的製造方法的一例的剖面圖；
圖15A和15B分別是電晶體的平面圖及剖面圖；
圖16A和16B是示出矽層表面的狀態的圖形；
圖17A和17B是示出矽層表面的狀態的圖形；
圖18A和18B是示出矽層表面的狀態的圖形；
圖19是示出玻璃基板表面的狀態的一例的圖形；
圖20是示出不貼合的區域的直徑與缺陷數量的關係的圖形；
圖21A和21B是示出表面粗糙度的比較結果的圖形。
100．．．基底基板
114．．．絕緣層
116．．．單晶半導體層

Claims (33)

  1. 一種絕緣體上矽基板的製造方法，該方法包括如下步驟：在接合基板中形成脆化區；在該接合基板的表面之上形成絕緣層；在該絕緣層中形成凹部；隔著具有該凹部的該絕緣層使該接合基板和基底基板互相貼合；以及使該基底基板與該接合基板分離，而使該接合基板的表面和該脆化區之間的層殘留在該基底基板之上，其中，在該凹部上的該層的區域藉由該分離步驟而被移除。
  2. 一種絕緣體上矽基板的製造方法，該方法包括如下步驟：在基底基板的表面形成凹部；在接合基板中形成脆化區；在該接合基板的表面之上形成絕緣層；隔著該絕緣層使該接合基板的表面和該基底基板互相貼合；以及使該基底基板與該接合基板分離，而使該接合基板的表面和該脆化區之間的層殘留在該基底基板之上，其中，在該凹部上的該層的區域藉由該分離步驟而被移除。
  3. 一種絕緣體上矽基板的製造方法，該方法包括如 下步驟：在接合基板的表面之上形成氧化膜；在該接合基板中形成脆化區；在該氧化膜中形成凹部；隔著具有該凹部的該氧化膜使該接合基板和基底基板互相貼合；以及使該基底基板與該接合基板分離，而使該接合基板的表面和該脆化區之間的層和該氧化膜殘留在該基底基板之上，其中，在該凹部上的該層的區域藉由該分離步驟而被移除。
  4. 一種絕緣體上矽基板的製造方法，該方法包括如下步驟：在接合基板的表面之上形成氧化膜；在該接合基板中形成脆化區；在基底基板的表面形成凹部；隔著該氧化膜使該接合基板和該基底基板的表面互相貼合；以及使該基底基板與該接合基板分離，而使該接合基板的表面和該脆化區之間的層和該氧化膜殘留在該基底基板之上，其中，在該凹部上的該層的區域藉由該分離步驟而被移除。
  5. 如申請專利範圍第1至4項中任一項的絕緣體上 矽基板的製造方法，其中，該接合基板是單晶半導體基板。
  6. 如申請專利範圍第1至4項中任一項的絕緣體上矽基板的製造方法，其中，該基底基板是玻璃基板。
  7. 如申請專利範圍第1或3項的絕緣體上矽基板的製造方法，其中，該凹部的形成使該接合基板能夠被暴露出於該凹部中。
  8. 如申請專利範圍第3或4項的絕緣體上矽基板的製造方法，還包括在形成該氧化膜之前先清洗該接合基板的該表面的步驟。
  9. 如申請專利範圍第8項的絕緣體上矽基板的製造方法，其中，該清洗步驟係使用如下溶液而進行，該溶液係選自硫酸和過氧化氫以及純水的混合液、氨水和過氧化氫以及純水的混合液、鹽酸和過氧化氫以及純水的混合液和氫氟酸。
  10. 如申請專利範圍第1或2項的絕緣體上矽基板的製造方法，還包括在進行該貼合步驟之前先對該基底基板和該絕緣層進行表面處理的步驟。
  11. 如申請專利範圍第3或4項的絕緣體上矽基板的製造方法，還包括在進行該貼合步驟之前先對該基底基板和該氧化膜進行表面處理的步驟。
  12. 如申請專利範圍第1項的絕緣體上矽基板的製造方法，還包括在該絕緣層之上形成凸部的步驟。
  13. 如申請專利範圍第2或4項的絕緣體上矽基板的製造方法，還包括在該基底基板之上形成凸部的步驟。
  14. 如申請專利範圍第3項的絕緣體上矽基板的製造方法，還包括在該氧化膜之上形成凸部的步驟。
  15. 如申請專利範圍第3或4項的絕緣體上矽基板的製造方法，還包括在進行該貼合步驟之前先在該基底基板的該表面之上形成絕緣層的步驟。
  16. 一種絕緣體上矽基板，包括：基板，其上表面包括第一區域、第二區域、和第三區域，其中，該第一區域被該第二區域所包圍，且該第二區域被該第三區域所包圍；絕緣層，覆蓋該第二區域；以及單晶半導體層，覆蓋該絕緣層，其中，該基板的該上表面係露出於該第一區域和該第三區域中，並且其中，該第一區域比該第二區域的中心更接近介於該第二區域與該第三區域之間的邊界。
  17. 如申請專利範圍第16項的絕緣體上矽基板，其中，該第一區域和該第三區域係互相共面。
  18. 如申請專利範圍第16項的絕緣體上矽基板，其中，該基板在該第一區域中具有凹部。
  19. 如申請專利範圍第16或18項的絕緣體上矽基 板，其中，該絕緣層的側表面和該單晶半導體層的側表面係互相共面。
  20. 如申請專利範圍第16或18項的絕緣體上矽基板，其中，該基板為絕緣體。
  21. 如申請專利範圍第16或18項的絕緣體上矽基板，其中，該第一區域的直徑係等於或大於1mm。
  22. 如申請專利範圍第16或18項的絕緣體上矽基板，其中，該單晶半導體層之頂部表面的算術平均偏差係等於或小於8nm。
  23. 如申請專利範圍第16或18項的絕緣體上矽基板，其中，該單晶半導體層之頂部表面的最大峰谷高度係等於或小於120nm。
  24. 一種絕緣體上矽基板，包括：基板，其上表面包括第一區域、第二區域、和第三區域，其中，該第一區域被該第二區域所包圍，且該第二區域被該第三區域所包圍；絕緣層，覆蓋該第一區域、該第二區域、和該第三區域；氧化物膜，在該絕緣層之上，並且覆蓋該第二區域；以及單晶半導體層，在該氧化物膜之上，其中，該絕緣層的上表面係露出於該第一區域和該第三區域中，並且其中，該第一區域比該第二區域的中心更接近介於該 第二區域與該第三區域之間的邊界。
  25. 如申請專利範圍第24項的絕緣體上矽基板，其中，該第一區域和該第三區域係互相共面。
  26. 如申請專利範圍第24項的絕緣體上矽基板，其中，該第一區域中之該絕緣層的該上表面和該第三區域中之該絕緣層的該上表面係互相共面。
  27. 如申請專利範圍第24項的絕緣體上矽基板，其中，該基板在該第一區域中具有凹部。
  28. 如申請專利範圍第24或27項的絕緣體上矽基板，其中，該氧化物膜的側表面和該單晶半導體層的側表面係互相共面於介於該第一區域與該第二區域之間的邊界。
  29. 如申請專利範圍第24或27項的絕緣體上矽基板，其中，該單晶半導體層的側表面在介於該第二區域與該第三區域之間的邊界上被該氧化物膜所覆蓋。
  30. 如申請專利範圍第24或27項的絕緣體上矽基板，其中，該基板為絕緣體。
  31. 如申請專利範圍第24或27項的絕緣體上矽基板，其中，該第一區域的直徑係等於或大於1mm。
  32. 如申請專利範圍第24或27項的絕緣體上矽基板，其中，該單晶半導體層之頂部表面的算術平均偏差係等於或小於8nm。
  33. 如申請專利範圍第24或27項的絕緣體上矽基板，其中，該單晶半導體層之頂部表面的最大峰谷高度係 等於或小於120nm。
TW099115307A 2009-05-14 2010-05-13 絕緣層上覆矽（ｓｏｉ）基板之製造方法及ｓｏｉ基板 TWI515779B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009117263 2009-05-14

Publications (2)

Publication Number Publication Date
TW201115635A TW201115635A (en) 2011-05-01
TWI515779B true TWI515779B (zh) 2016-01-01

Family

ID=43068849

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099115307A TWI515779B (zh) 2009-05-14 2010-05-13 絕緣層上覆矽（ｓｏｉ）基板之製造方法及ｓｏｉ基板

Country Status (6)

Country Link
US (2) US8043938B2 (zh)
JP (1) JP5666827B2 (zh)
KR (1) KR101562522B1 (zh)
CN (2) CN101887842B (zh)
SG (1) SG166738A1 (zh)
TW (1) TWI515779B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029609A (ja) * 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法およびｓｏｉ基板
JP5866088B2 (ja) * 2009-11-24 2016-02-17 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8288249B2 (en) * 2010-01-26 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5926887B2 (ja) * 2010-02-03 2016-05-25 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
CN102543669A (zh) * 2010-12-09 2012-07-04 无锡华润上华半导体有限公司 半导体器件制造方法
CN103594411A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 绝缘体上锗硅的形成方法
JP6086031B2 (ja) * 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法
US20150340228A1 (en) * 2014-05-14 2015-11-26 Tokyo Electron Limited Germanium-containing semiconductor device and method of forming
WO2019090729A1 (zh) * 2017-11-10 2019-05-16 深圳市柔宇科技有限公司 柔性显示屏及其切割修边方法
DE102018200029A1 (de) * 2018-01-03 2019-07-04 Trumpf Laser- Und Systemtechnik Gmbh Verfahren und Laserbearbeitungsmaschine zur Oberflächenstrukturierung lasertransparenter Werkstücke
US11495456B2 (en) * 2018-10-15 2022-11-08 Beijing E-Town Semiconductor Technology, Co., Ltd Ozone for selective hydrophilic surface treatment
CN110349843B (zh) 2019-07-26 2021-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04304653A (ja) * 1991-04-02 1992-10-28 Fujitsu Ltd 半導体装置及びその製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH10189406A (ja) * 1996-12-27 1998-07-21 Fujikoshi Mach Corp 鏡面ウェーハの接合装置
DE69826053T2 (de) * 1997-03-26 2005-09-29 Canon K.K. Halbleitersubstrat und Verfahren zu dessen Herstellung
JPH10284431A (ja) * 1997-04-11 1998-10-23 Sharp Corp Ｓｏｉ基板の製造方法
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JPH1145862A (ja) 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6380019B1 (en) 1998-11-06 2002-04-30 Advanced Micro Devices, Inc. Method of manufacturing a transistor with local insulator structure
US6362078B1 (en) * 1999-02-26 2002-03-26 Intel Corporation Dynamic threshold voltage device and methods for fabricating dynamic threshold voltage devices
JP2004111521A (ja) * 2002-09-17 2004-04-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハおよびその製造方法
FR2855650B1 (fr) 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
US7507638B2 (en) * 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
JP2006303087A (ja) * 2005-04-19 2006-11-02 Sumco Corp シリコンウェーハの貼り合わせ方法および貼り合わせ装置
US7288458B2 (en) 2005-12-14 2007-10-30 Freescale Semiconductor, Inc. SOI active layer with different surface orientation
JP4839818B2 (ja) * 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
EP1975998A3 (en) 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
SG160295A1 (en) 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
CN101887842B (zh) 2015-07-22
KR20100123619A (ko) 2010-11-24
US20120012986A1 (en) 2012-01-19
US8633570B2 (en) 2014-01-21
US20100291752A1 (en) 2010-11-18
CN101887842A (zh) 2010-11-17
CN105047601A (zh) 2015-11-11
TW201115635A (en) 2011-05-01
SG166738A1 (en) 2010-12-29
JP2010287883A (ja) 2010-12-24
JP5666827B2 (ja) 2015-02-12
US8043938B2 (en) 2011-10-25
KR101562522B1 (ko) 2015-10-22

Similar Documents

Publication Publication Date Title
TWI515779B (zh) 絕緣層上覆矽（ｓｏｉ）基板之製造方法及ｓｏｉ基板
US8349704B2 (en) Method for manufacturing SOI substrate and SOI substrate
JP5554014B2 (ja) 半導体基板の作製方法
US8735263B2 (en) Method for manufacturing SOI substrate
US20110212597A1 (en) Method for manufacturing semiconductor device
TWI532202B (zh) 半導體裝置和其製造方法
JP5866088B2 (ja) Ｓｏｉ基板の作製方法
JP5846727B2 (ja) 半導体基板の作製方法
US8476147B2 (en) SOI substrate and manufacturing method thereof
JP5977947B2 (ja) Ｓｏｉ基板の作製方法
US8936999B2 (en) Manufacturing method of SOI substrate
JP5587107B2 (ja) Ｓｏｉ基板の作製方法
US20120045883A1 (en) Method for manufacturing soi substrate
JP5851113B2 (ja) Ｓｏｉ基板の作製方法
JP2010103505A (ja) Ｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees