TWI532202B - 半導體裝置和其製造方法 - Google Patents

半導體裝置和其製造方法 Download PDF

Info

Publication number
TWI532202B
TWI532202B TW099127957A TW99127957A TWI532202B TW I532202 B TWI532202 B TW I532202B TW 099127957 A TW099127957 A TW 099127957A TW 99127957 A TW99127957 A TW 99127957A TW I532202 B TWI532202 B TW I532202B
Authority
TW
Taiwan
Prior art keywords
single crystal
layer
region
crystal semiconductor
substrate
Prior art date
Application number
TW099127957A
Other languages
English (en)
Other versions
TW201133909A (en
Inventor
磯部敦生
針馬典子
松本典子
下村明久
野田耕生
山脇佳壽子
黑川義元
池田隆之
濱田崇
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201133909A publication Critical patent/TW201133909A/zh
Application granted granted Critical
Publication of TWI532202B publication Critical patent/TWI532202B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/077—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells the devices comprising monocrystalline or polycrystalline materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置和其製造方法
本發明係關於一種半導體裝置，其包含絕緣體上的矽(silicon on insulator)基板及該半導體裝置的製造方法。
當光電轉換元件(例如光感測器)形成於玻璃基板之上時，在某些情況中(例如參照專利文件1)，多晶矽可用作為使光電轉換產生作用的半導體層。多晶矽的優點在於因為可透過低溫製程而形成，因此可輕易地在基板(例如玻璃基板)上利用低熱阻抗形成。
[參考文件] [專利文件]
[專利文件1]日本公開專利公報第H10-79522號
然而，比起單晶矽，在多晶矽的情況中，暗電流的量較大。此外，因為缺陷及該時間的光照射電流減少，所以會有載子被捕捉的問題。因此，在使用多晶矽的情況中，難以製造具有充分光靈敏度的光電轉換元件。
鑒於上述問題，所揭示之本發明之實施例的目標為提供一種具有優良特性的光電轉換元件的半導體裝置。所揭示之本發明之實施例的目標為透過簡單製程提供一種具有優良特性的光電轉換元件的半導體裝置。
在所揭示之本發明的一實施例中，利用單晶半導體層於一透光基板上形成光電轉換元件。以下說明其之細節。
所揭示之本發明的一實施例為一種半導體裝置，其包含：透光基板；該透光基板上的絕緣層；及該絕緣層上的光電轉換元件。光電轉換元件包含單晶半導體層，其包含具有光電轉換效應的半導體區域、具有第一導電類型的半導體區域、具有第二導電類型的半導體區域；電連接於具有第一導電類型的半導體區域的第一電極；電連接於具有第二導電類型的半導體區域的第二電極。於上述結構中，除了光電元件之外，尚可再設置電晶體於絕緣層之上。
所揭示之本發明之另一實施例為用以製造半導體裝置的方法，包含以下步驟：形成光電轉換元件。光電轉換元件係藉由包含以下步驟的方法形成：以離子照射單晶半導體基板以於單晶半導體基板中形成脆化區；連接單晶半導體基板及透光基板，並於其之間設有絕緣層；於脆化區分離單晶半導體基板以於透光基板上形成單晶半導體層；處理單晶半導體層以形成島形半導體層；選擇性地加入第一雜質元素及第二雜質元素於島形半導體層，以形成具有用以達成光電轉換的半導體區域、具有第一導電類型的半導體區域、及具有第二導電類型的半導體區域；形成第一電極，其電連接於具有第一導電類型的半導體區域；及形成第二電極，其電連接於具有第二導電類型的半導體區域。在上述方法中，除了光電轉換元件之外，尚可於絕緣層之上形成電晶體。
所揭示之本發明的另一實施例為一種半導體裝置，其包含透光基板；該透光基板之上的第一絕緣層；選擇性地形成於第一絕緣層之上的阻光層；阻光層之上的第二絕緣層；及第二絕緣層之上的光電轉換元件。光電轉換元件包含單晶半導體層，其具有用以達成光電轉換的半導體區域、具有第一導電類型的半導體區域、及具有第二導電類型的半導體區域；電連接於具有第一導電類型的半導體區域的第一電極；及電連接於具有第二導電類型的半導體區域的第二電極。在上述結構中，除了光電轉換元件之外，尚可於第二絕緣層之上設置電晶體。
所揭示之本發明的另一實施例為用以製造一種半導體裝置的方法，其包含形成光電轉換元件的步驟。光電轉換元件由包含以下步驟的方法形成：以離子照射單晶半導體基板以於單晶半導體基板中形成脆化區域；於透光基板之上形成第一絕緣層，並於第一絕緣層之上形成阻光層；連接單晶半導體基板及透光基板，其中阻光層係以其之間的第二絕緣層形成；於脆化區域分離單晶半導體基板以於透光基板之上形成單晶半導體層；處理單晶半導體層以形成島形半導體層；選擇性地加入第一雜質元素及第二雜質元素於島形半導體層中，以形成具有光電轉換效應的半導體區域、具有第一導電類型的半導體區域、及具有第二導電類型的半導體區域；形成第一電極，其電連接於具有第一導電類型的半導體區域；及形成第二電極，其電連接於具有第二導電類型的半導體區域。在上述方法中，除了光電元件之外，尚可於第二絕緣層之上形成電晶體。
所揭示之本發明的另一實施例為製造半導體裝置的方法，其包含形成光電轉換元件及電晶體的步驟。光電轉換元件及電晶體為由包含以下步驟的方法所形成：以離子照射單晶半導體基板以於單晶半導體基板中形成脆化區域；於透光基板之上形成第一絕緣層，並於低絕緣層之上形成阻光層；連接單晶半導體基板及透光基板，其中阻光層以設於其之間的第二絕緣層形成；於脆化區域分離單晶半導體基板以於透光基板之上形成單晶半導體層；處理單晶半導體層以形成第一島形半導體層及第二島形半導體層；選擇性地加入第一雜質元素及第二雜質元素於第一島形半導體層中，以形成具有光電轉換效應的半導體區域、具有第一導電類型的半導體區域、及具有第二導電類型的半導體區域；形成第一電極，其電連接於具有第一導電類型的半導體區域；形成第二電極，其電連接於具有第二導電類型的半導體區域，以形成光電轉換元件；選擇性地加入第一雜質元素或是第二雜質元素於第二島形半導體層中，以形成通道形成區域、源極區域、汲極區域；於第二島形半導體層之上形成閘極絕緣膜；於閘極絕緣膜之上形成閘極電極；形成源極電極，其電連接於源極區域，並形成汲極電極，其電連接於汲極區域，以形成電晶體。
揭示之本發明的另一實施例為製造半導體裝置的方法，其包含形成光電轉換元件及電晶體的步驟。光電轉換元件及電晶體為由包含以下步驟的方法形成：以離子照射單晶半導體基板，以於單晶半導體基板中形成脆化區域；於透光基板之上形成第一絕緣層，並於第一絕緣層之上形成阻光層；處理阻光層以形成複數個島形阻光層，其包含第一島形阻光層及第二島形阻光層；形成具有平坦度之第二絕緣層，以覆蓋複數個島形阻光層；連接單晶半導體基板及透光基板，其中第二絕緣層以設於其之間的第三絕緣層形成；於脆化區域分離單晶半導體層以形成島形半導體層，其與複數個島形阻光層於透光基板之上重疊；選擇性地加入第一雜質元素及第二雜質元素於與第一島形阻光層重疊的島形半導體層，以形成具有光電轉換效應的半導體區域、具有第一導電類型的半導體區域、及具有第二導電類型的半導體區域；形成第一電極，其電連接於具有第一導電類型的半導體區域；形成第二電極，其電連接於具有第二導電類型的半導體區域，以形成光電轉換元件；選擇性地加入第一雜質元素或是第二雜質元素於與第二島形阻光層重疊的島形半導體層中，以形成通道形成區域、源極區域、汲極區域；於與第二島形阻光層重疊的島形半導體層上形成閘極絕緣膜；於閘極絕緣膜之上形成閘極電極；形成源極電極，其電連接於源極區域，並形成電連接於汲極區域的汲極電極，以形成電晶體。
所揭示之發明的另一實施例為一種半導體裝置，其包含透光基板、透光基板上的絕緣層、及絕緣層中的光電轉換元件及電晶體。光電轉換元件包含第一單晶半導體層，其包含具有光電轉換效應的半導體區域、具有第一導電類型的半導體區域、及具有第二導電類型的半導體區域；第一電極，其電連接於具有第一導電類型的半導體區域；及第二電極，其電連接於具有第二導電類型的半導體區域。電晶體包含第二單晶半導體層，其包含通道形成區域、源極區域、汲極區域；第二單晶半導體層之上的閘極絕緣膜；閘極絕緣膜之上的閘極電極；電連接於源極區域的源極電極；及電連接於汲極區域的汲極電極。第一單晶半導體層及第二單晶半導體層係形成於絕緣層之上。第一單晶半導體層的厚度大於第二單晶半導體層的厚度。
所揭示之本發明的另一實施例為用以製造半導體裝置的方法，包含形成光電轉換元件及電晶體的步驟。光電轉換元件及電晶體係由包含以下步驟的方法形成：以離子照射單晶半導體基板以於單晶半導體基板中形成脆化區域；連接單晶半導體基板及透光基板且絕緣層設於其之間；於脆化區域分離單晶半導體基板以於透光基板之上形成單晶半導體層；將單晶半導體層的部份削薄以形成第一單晶半導體區域及第二單晶半導體區域，其之厚度小於第一單晶半導體區域之厚度；處理第一單晶半導體區域以形成第一島形半導體層；處理第二單晶半導體區域以形成第二島形半導體層；選擇性地加入第一雜質元素及第二雜質元素於第一島形半導體層中以形成具有光電轉換效應的半導體區域、具有第一導電類型的半導體區域、具有第二導電類型的半導體區域、形成電連接於具有第一導電類型的半導體區域的第一電極；形成電連接於具有第二導電類型的半導體區域的第二電極，以形成光電轉換元件；選擇性地加入第一雜質元素及第二雜質元素至第二島形半導體層，以形成通道形成區域、源極區域、汲極區域；於第二島形半導體層之上形成閘極絕緣膜；於閘極絕緣膜之上形成閘極電極；形成電連接於源極區域的源極電極並形成電連接於汲極區域的汲極電極，以形成電晶體。
所揭示之本發明的另一實施例為製造半導體裝置的方法，包含形成光電元件及電晶體的步驟。光電轉換元件及電晶體由包含以下步驟的方法形成：以離子照射單晶半導體基板，以於單晶半導體基板中形成脆化區域；連接單晶半導體基板及透光基板，且絕緣層設於其之間；於脆化區域分離單晶半導體基板以於透光基板之上形成單晶半導體層；加厚單晶半導體層的一部分以形成第一單晶半導體區域及第二單晶半導體區域，其之厚度小於第一單晶半導體區域的厚度；處理第一單晶半導體區域以形成第一島形半導體層；處理第二單晶半導體區域以形成第二島形半導體層；選擇性地加入第一雜質元素及第二雜質元素於第一島形區域以形成具有光電轉換效應的半導體區域、具有第一導電類型的半導體區域、及具有第二導電類型的半導體區域；形成電連接於具有第一導電類型的半導體區域的第一電極，並形成電連接於具有第二導電類型的半導體區域的第二電極，以形成光電轉換元件；選擇性地加入第一雜質元素及第二雜質元素於第二島形半導體層，以形成通道形成區域、源極區域、汲極區域；於第二島形半導體層之上形成閘極絕緣膜；於閘極絕緣膜之上形成閘極電極；形成電連接於源極區域的源極電極並形成電連接於汲極區域的汲極電極，以形成電晶體。
大致上而言，術語「SOI基板」表示其中於絕緣表面上設置矽半導體層的半導體基板。在此說明書中，術語「SOI基板」亦包含其中使用不是矽的其他材料於絕緣表面上形成半導體層的半導體基板。也就是說，包含於「SOI基板」中的半導體層不限於矽半導體層。此外，在此說明書中，半導體基板不只表示僅利用半導體材料所形成的基板，而是表示包含半導體材料的所有基板。亦即，在此說明書中，「SOI基板」亦包含於半導體基板的類別中。
注意，在此說明書中，「單晶」表示其中當著重於特定晶體軸時，該晶體軸的方向係定向於樣本的任何部分的相似方向。亦即，單晶包含當具有晶體缺陷或是懸吊鍵結時，其中晶體軸方向仍然均勻的晶體。
更進一步，在此說明書中，術語「半導體裝置」表示藉由利用半導體的特性而可操作的全部裝置。舉例而言，半導體裝置的類別包含顯示裝置及積體電路。更進一步，在此說明書中，顯示裝置包含發光顯示裝置、液晶顯示裝置、及包含電泳元件的顯示裝置。發光裝置包含發光元件，液晶顯示裝置包含液晶元件。發光元件的範圍包含亮度由電流或是電壓控制的元件，明確而言，包含無機電致發光(EL)元件、有機EL元件等。
在所揭示之本發明的一實施例中，光電轉換元件係利用透光基板之上的單晶半導體層形成。因此，可於透光基板之上設置具有高光感性的光電轉換元件的半導體裝置。
在所揭示之本發明的一實施例中，光電轉換元件係利用單晶半導體的單一層所形成。因此，比起利用半導體層的堆疊層結構而形成光電轉換元件，可以簡化半導體裝置的製造步驟。
以下，使用圖式而詳細說明實施例。注意，本發明不限於實施例所說明者，熟知本技藝者當可在不脫離說明書所揭示的發明的精神之內利用各種方式來修改模式及細節。能夠適當組合實現不同實施例的結構。參照圖式說明本發明時，表示相同部位的參考標號在不同圖式中係為相同，並省略重複的敘述。
[實施例1]
在此實施例中，參照圖式來說明半導體裝置及其製造方法的範例。詳細而言，說明設有光電轉換元件的半導體裝置及其製造方法。
[結構]
有關於所揭示之本發明的一實施例的光電轉換元件180設置於透光基板100之上(見圖1A及1B)。於此，圖1B相當於沿著圖1A的直線A-B所取的剖面。
光電轉換元件180包含島形單晶半導體層，其包含具有光電轉換效應的半導體區域164、具有第一導電類型(於此為p-型)的半導體區域158、具有第二導電類型(於此為n-型)的半導體區域162；形成絕緣層154及絕緣層166以覆蓋島形單晶半導體層；電連接於具有第一導電類型的半導體區域158的第一電極172；電連接於具有第二導電類型的半導體區域162的第二電極174。於此，具有第一導電類型的半導體區域158及具有第二導電類型的半導體區域162係相鄰於用以實施光電轉換的半導體區域164，並由具有光電轉換效應的半導體區域164而相互分離。注意，第一導電類型及第二導電類型可互換。
此外，絕緣層112設置於基板100與光電轉換元件180之間。絕緣層112具有固定光電轉換元件180於基板180的功能。
光電轉換元件180的操作如下。在光電轉換元件180中，當光線進入具有光電轉換效應的半導體區域164時，於半導體區域中產生電子及電洞。在電壓並未從外部施加於具有第一導電類型的半導體區域158與具有第二導電類型的半導體區域162之間的區域的情況中(於非偏壓的情況中)，因為自對準電場的影響，所產生的電子以朝向n-型半導體區域的方向流動。以類似的方式，所產生的電洞以朝向p-型半導體區域的方向流動。在從外部施加電壓的情況中(例如施加反向偏壓的情況)，因為自對準電場及外部電壓的影響，電子及電洞流動。
可利用最終的電流對光強度的相依性形成光感測器。此外，可藉由擷取光電轉換元件發射至外部的光線的電動力而獲得發電系統。
於此，包含於光電轉換元件中的島形半導體層的結晶性較佳為單晶。特別而言，具有光電轉換效應的半導體區域164的結晶性為單晶。作為單晶的半導體材料，例如可利用單晶矽。當使用單晶半導體於光電轉換元件中時，相比於使用非晶半導體或是多晶半導體的情況而言，暗電流(不實施光照射時的電流)的量可以減少。更進一步，比起使用多晶半導體的情況而言，於光電轉換元件中使用單晶半導體，則實施光照射時的電流量可以增加。因此，可以增加光感測器的靈敏度。此外，利用單晶半導體，則能改善光電轉換的效率。因為晶格缺陷所造成的產光載子的陷阱顯著減少，因此能獲得上述效應。
此外，如此處所述，因為基板的透光特性，所以使用光線從物體自基板側進入的結構(其中自基板偵測光線的結構)。在此情況中，比起物體光線自電極(或是接線)側進入的情況而言，可提高元件佈局的自由度。以此方式，當基板具有透光特性時，則比起基板不具有透光特性的情況而言，集成的優點可以輕易實施。
[製造步驟]
接著，說明光電轉換元件的製造步驟。首先，參照圖2A至2F及圖3A至3C說明用於製造光電轉換元件的SOI基板的製造步驟。然後參照圖4A至4H說明使用SOI基板的光電轉換元件的製造步驟。
[SOI基板的製造步驟：基板的處理]
首先，製備透光基板100(見圖2A)。
作為透光基板100，使用以絕緣體形成的基板。明確範例如下：各種用於電子產業的玻璃基板，例如鋁矽酸鹽基板、硼鋁矽酸鹽玻璃、硼鋇矽酸鹽玻璃；石英基板；陶瓷基板；藍寶石基板。注意，當玻璃基板包含多於硼酸的氧化鋇時，可以獲得更實際的抗熱玻璃。因此，在玻璃基板需要抗熱性的情況中，較佳者為使用包含氧化鋇及硼酸的玻璃基板，以使氧化鋇的量大於硼酸的量。注意，在此實施例中，說明使用玻璃基板做為基板100的情況。當使用較大尺寸且較廉價的玻璃基板100時，則可達成基板成本的減少。
較佳者為預先清潔基板100的表面。明確而言，於基板100之上利用氯化氫酸/過氧化氫混合物(HPM)、硫酸/過氧化氫混合物(SPM)、銨氫氧化物/過氧化氫混合物(APM)、稀釋氟化氫(DHF)等實施超音波清洗。透過清潔處理，可以改善例如基板100的表面平坦度，且可以移除留在基板100的表面上的摩擦粒子。
注意，可於基板100的表面之上形成包含氮的絕緣層(例如包含氮化矽(SiNx)、氮化氧化矽(SiNxOy)(x>y)等的絕緣層)。以此方式，當形成包含氮的絕緣層時，抑制包含於基板中的雜質，例如鈉(Na)擴散進入半導體中。
注意，在此說明書中，氮氧化物指的是包含多於氮(原子)的氧(原子)的物質。例如，氮氧化矽是包含分別範圍是50at.%至70at.%、0.5at.%至15at.%、25at.%至35at.%、0.1at.%至10at.%的氧、氮、矽、氫。更進一步，氮化氧化物指的是氮含量(原子)超過氧含量(原子)的物質。例如，氮化氧化矽指的是包含分別範圍是5至30at.%、20至55at.%、25至35at.%、10至30at.%的氧、氮、矽、氫。注意，上述範圍係利用Rutherford後散射頻譜(RBS)或是氫氣前散射頻譜(HFS)所實施的量測範圍。此外，構成元素的含量比例的總量最多為100at.%。
[SOI基板的製造步驟：單晶半導體基板的處理]
接著，製備單晶半導體基板110做為連接基板(見圖2B)。注意，在此實施例中，在處理基板100之後，處理單晶半導體基板110做為連接基板，然而，所揭示之發明之實施例並不限於此。可於基板的處理之前實施單晶基板的處理。或者，可同時處理基板及連接基板。
作為單晶半導體基板110，可利用屬於週期表第14族的元素所形成的單晶半導體基板，例如單晶矽基板、單晶鍺基板、或是單晶鍺化矽基板。或者，可利用化合物形成的單晶半導體基板，例如砷化鎵基板、磷化銦基板等。市 面上一般可購得的矽基板為圓形矽基板，其直徑為5英吋(125mm)、6英吋(150mm)、8英吋(200mm)、12英吋(250mm)、16英吋(400mm)。注意，單晶半導體基板110的形狀並不限於圓形，單晶半導體基板110可為處理成例如矩形的基板。或者，單晶半導體基板110可利用CZ法或是浮動區(FZ)法製成。
注意，在此實施例中，說明使用用於積體電路的單晶矽基板作為連接基板的情況，然而，本發明之實施例不應被解讀為限於此種結構。例如，可使用太陽能級的單晶矽基板。或者，可使用包含多晶矽基板的多晶半導體基板。注意，考量將形成的光電轉換元件的特性，較佳者為使用單晶半導體基板。
絕緣層112形成於單晶半導體110的表面上(見圖2C)。鑒於移除汙染物，較佳者為在形成絕緣層112之前，利用硫酸/過氧化氫混合物(SPM)、銨氫氧化物/過氧化氫混合物(APM)、稀釋氟化氫(DHF)、FPM(氫氟酸、過氧化氫、純水的混合物溶液)清潔單晶矽基板110的表面。或者，交替排放稀釋氫氟酸及臭氧水以供清潔。
可利用氧化矽膜、氮氧化矽膜等的單一層形成絕緣層112，或是為該等膜的堆疊。可使用熱氧化法、CVD法、噴濺法等來製造絕緣層112。當藉由CVD法形成絕緣層112時，較佳者為使用有機矽烷(例如四環氧烷，其簡寫為TEOS，化學式：Si(OC2H5)4)形成氧化矽膜。
在此實施例中，藉由使單晶半導體基板110承受熱氧化處理，則可形成絕緣層112(於此為氧化矽膜)。
較佳者為於其中加入鹵素的氧化環境中實施熱氧化處理。例如，單晶半導體基板110於其中加入氯(Cl)的氧化環境接受熱氧化處理，藉此透過氯的氧化形成絕緣層112。在此情況中，絕緣層112為包含氯原子的絕緣層。
包含於絕緣層112中的氯原子會在絕緣層112中造成變形。因此，增加絕緣層112吸水比，亦增加水擴散速度。換而言之，當水存在於絕緣層112的表面上時，存在於表面上的水分可快速地被絕緣層112吸收並擴散進入。因此，可以壓制水分造成的不良連接。
更進一步，利用包含於絕緣層112中的矽原子，可以捕獲作為外來雜質的重金屬(例如Fe、Cr、Ni、或是Mo)，因此可以避免單晶半導體基板110的汙染。此外，在基板100的連接之後，可以固定來自基板100的雜質，例如鈉(Na)，以避免單晶半導體基板110的汙染。
注意，包含於絕緣層112中的鹵素原子不限於氯原子。氟原子可包含於絕緣層112中。例如，使用以氟來氧化單晶半導體基板110之表面的方法。作為氟氧化方法，使用其中將單晶半導體基板110浸泡於HF溶液，然後於氧化環境中實施熱氧化的方法，於加入NF3的氧化環境中實施熱氧化的方法等。
接著，被電場加速的離子加入單晶半導體基板110中，藉此在單晶半導體基板110的預定深度形成於其中損害晶格結構的脆化區域114(見圖2D)。注意，單晶半導體基板110的表面及絕緣層112的表面較佳為於加入離子之前被清潔。
可藉由動能、質量、電量或是離子的入射角調整形成脆化區域114的深度。於大約與離子的平均穿透深度相同的深度形成脆化區域。因此，可利用加入離子的深度而調整自單晶半導體基板110分離的單晶半導體層的厚度。例如，可調整平均穿透深度，以使單晶半導體層的厚度大約為10nm到1μm。注意，當單晶半導體層的厚度大於或是等於預定厚度時，光電轉換裝置的特性可能大幅改善。因此，舉例而言，較佳者為單晶半導體層形成為100nm或以上的厚度。
上述離子照射處理可以利用離子摻雜設備或是離子植入設備實施。作為離子摻雜設備的典型範例，設置用以實施處理氣體的電漿激發的非大型分離式設備及將被所產生的全部離子種類照射的物體。在此設備中，以電漿的離子種類照射將被處理的物體，而沒有大規模分離。相比之下，離子植入設備為大規模分離設備。在離子植入設備中，實施電漿的離子種類的大規模分離，且以具有預定質量的離子種類照射將被處理的物體。
在此實施例中，說明其中使用離子摻雜設備加入氫氣於單晶半導體基板110的範例。使用包含氫氣的氣體作為來源氣體。作為用於照射的離子，較佳者為將H3 +的比例設為高。明確而言，較佳者為相對於的H+、H2 +、H3 +總量而言，H3 +的比例設為50%或更高(更佳者為80%或更高)。利用高比例的H3 +，則可提高離子照射的效率。
注意，將被加入的離子不限於氫。可加入例如氦離子等。更進一步，將被加入的離子種類不僅限於一種，可以加入多種離子。例如，在利用離子摻雜設備實施同時以氫及氦照射的情況中，比起以分離步驟實施照射氫及氦的情況而言，可以減少步驟數目，且稍後將形成的單晶半導體層的表面粗度增加可被抑制。
注意，當脆化區域114係利用離子摻雜設備重金屬形成時，係透過包含鹵素原子的絕緣層112實施離子照射，藉此可避免重金屬所造成的單晶半導體基板110的汙染。
[SOI基板的製造步驟：基板之連接]
接著，基板100的表面及單晶半導體基板110的表面互相相對，並緊密接觸基板100的表面及絕緣層112的表面。因此，基板100及單晶半導體基板110可被連接(見圖2E)。
當實施連接時，較佳者為對基板100的一部分或是對單晶半導體基板110的一部分施加0.001 N/cm2到100 N/cm2的壓力。更佳者為施加1 N/cm2到20 N/cm2的壓力。基板100與絕緣層112之間的連接產生於施加壓力的部位，且自發性的連接自該部位傳佈至整個基板。藉由凡德瓦力的作用或是氫鍵的作用實施此種連接，且可於室溫之下實施。
注意，於連接單晶半導體基板110與基板100之前，較佳者為使將連接的表面接受表面處理。藉由表面處理，可以增加將連接的表面之間的介面的連接強度。
作為表面處理，可以實施濕式處理、乾式處理或是濕式處理及乾式處理的組合。或者，可以組合不同的濕式處理或是可組合不同的乾式處理。
作為濕式處理的範例，提出使用臭氧水的臭氧處理(臭氧水清潔)、超音波清潔、二流體清潔(其中一起噴灑功能水(例如水或是氫化水)及載子氣體(例如氮)的方法)等。作為乾式處理的範例，提出紫外光處理、臭氧處理、電漿處理、施加偏壓的電漿處理、自由基處理等。上述的物體(單晶半導體基板、形成於單晶半導體基板上的絕緣層、支撐基板或是形成於支撐基板上的絕緣層)上的表面處理具有改善該物體表面的親水性及潔淨度的功能。因此，基板之間的連接強度可增加。
濕式處理對於移除黏著於將處理的物體表面的大灰塵等很有效。乾式處理對於移除黏著於將處理的物體表面的微小灰塵(例如有機物質)的分解物很有效。實施乾式處理(例如紫外光處理)，然後實施濕式處理(例如清潔)的情況為較佳，因為物體的表面可被處理為清潔且親水的，而且可以抑制物體表面的水印的產生。
作為乾式處理，較佳者為以活動狀態(例如單氧)利用臭氧或是氧氣實施表面處理。活動狀態的臭氧或是氧氣(例如單氧)可致能連接於物體表面的有機物質，以有效的移除或是分解之。更進一步，使用活動狀態的臭氧或是氧氣(例如單氧)的處理可組合於使用波長小於200 nm的紫外光的處理，以更有效地移除連接於物體表面的有機物質。以下將詳細說明之。
舉例而言，於包含氧氣環境中實施紫外光的照射以實施該物體的表面處理。可於包含氧氣的環境中實施以波長小於200nm的紫外光照射及以波長大於或是等於200nm的紫外光照射，因此可產生臭氧及單氧。或者，實施以波長小於180nm的紫外光照射，則可產生臭氧及單氧。
說明藉由於包含氧氣的環境中實施以波長小於200nm及波長大於或是等於200nm的紫外光照射的反應。
O2+hν1(λ1 nm)→O(3P)+O(3P)　(1)
O(3P)+O2→O3　(2)
O3+hν2(λ2 nm)→O(1D)+O2　(3)
在上述反應式(1)中，於包含氧(O2)的環境中實施以包含小於200nm的波長(λ1 nm)的光照射(hν1)，以產生基態的氧原子(O(3P))。接著，於反應式(2)中，基態的氧原子(O(3P))與氧氣(O2)互相反應以產生臭氧(O3)。然後，在反應式(3)中，於包含所產生的臭氧(O3)的環境中實施波長(λ2 nm)大於或是等於200nm的光線的照射(hν2)，以產生激態的單氧(O(1D))。於包含氧氣的環境中，實施以波長小於200nm的紫外光照射，以產生臭氧，而實施以波長大於或是等於200nm的紫外光照射，則藉由分解臭氧而產生單氧。上述的表面處理可藉由低壓水銀燈(λ1=185nm，λ2=254nm)於包含氧氣的環境中實施。
以下說明於包含氧氣的環境中實施照射波長小於180nm的紫外光的反應範例。
O2+hν3(λ3 nm)→O(1D)+O(3P)　(4)
O(3P)+O2→O3　(5)
O3+hν3(λ3 nm)→O(1D)+O2　(6)
在上述反應式(4)中，於包含氧氣(O2)的環境中以波長(λ3 nm)小於180nm的紫外光照射(hν3)以產生激態的單氧(O(1D))及基態的氧原子(O(3P))。接著，於反應式(5)中，基態的氧原子(O(3P))與氧氣(O2)反應以產生臭氧(O3)。於反應式(6)中，於包含產生的臭氧(O3)的環境中實施波長(λ3 nm)小於180nm的紫外光照射以產生激態的單氧及氧氣。於包含氧氣的環境中，實施波長小於180nm的紫外光照射以產生臭氧，並藉由分解臭氧或是氧氣而產生單氧。上述的表面處理可藉由Xe準分子UV燈於包含氧氣的環境中實施。
連接於物體的表面的有機物質的化學鍵會被波長小於200nm的紫外光切斷，且其中連接於物體表面的化學鍵被切斷的有機物質可被臭氧或是單氧氧化分解而被移除。上述的表面處理可加強欲處理之物體表面的親水性及潔淨度，使連接更佳。
注意，可於實施連接之後實施用以改善連接強度的熱處理。於不會造成脆化區域114的分離的溫度實施熱處理(例如室溫或是更高，但小於400℃)。基板100及絕緣層112可於在該溫度範圍中的溫度被加熱時相連。可利用擴散鎔爐(例如抗熱熔爐、快速熱退火(RTA)設備、微波加熱設備等)實施熱處理。上述的溫度條件僅為範例，且所揭示之本發明的實施例並不應解讀為限於該範例。
[SOI基板的製造步驟：單晶半導體層的形成]
接著，於例如400℃或是更高的溫度實施熱處理，且其等於或是低於基板100使單晶半導體基板110於脆化區域114分離的承受溫度上限，藉此使單晶半導體層116形成於基板100之上，且絕緣層112形成於其之間(見圖2F及圖3A)。
當實施熱處理時，於脆化區域114所形成的微孔隙中分離所加入的元素作為分子，並增加微孔隙的內部壓力。增加的壓力導致脆化區域114產生碎裂，因此可沿著脆化區域114分離單晶半導體基板110。因為絕緣層112連接於基板100，因此從單晶半導體基板110分離的單晶半導體層116仍保持位於基板100之上。
接著，以雷射光130照射單晶半導體層116的表面，藉此改善單晶半導體層118的表面平坦度，並減少所形成的缺陷數(見圖3B及圖3C)。
注意，較佳者為單晶半導體層116藉由照射雷射光130而部份融化。這是因為若單晶半導體層116被完全融化，則會在成為液相之後，因為失序的成核作用而被微結晶化，因此本身的結晶性會下降。另一方面，藉由部份融化則可使晶體成長係基於未融化的固相部份進行。因此，比起單晶半導體層116被完全融化的情況而言，可以改善結晶品質。此外，可以抑制與來自絕緣層112的氧氣、氮氣等結合。注意，在上述說明中的「部份融化」表示利用雷射光照射的單晶半導體層116的融化是從單晶半導體層116的上表面至絕緣層112的介面的上側(也就是說，小於單晶半導體層116的厚度)。換而言之，指的是單晶半導體層116的上方部位融化為液相，而未融化的下方部位仍保持固相。進一步，「完全融化」表示單晶半導體層116融化至單晶半導體層116及絕緣層112之間的介面，且為液態。
對於上述說明的雷射光照射，較佳者為使用脈衝式雷射。這是因為高能量的脈衝式雷射光可以輕易產生部份融化狀態。震盪頻率較佳但不限於1 Hz到10 MHz。脈衝式雷射的範例包含Ar雷射、Kr雷射、準分子雷射(ArF、KrF、xeCl)雷射、CO2雷射、YAG雷射、YVO4雷射、YLF雷射、YAlO3雷射、GdVO4雷射、Y2O3雷射、紅寶石雷射、變色石雷射、Ti：藍寶石雷射、銅蒸氣雷射、金蒸氣雷射等。注意，若連續波雷射可造成部份融化則可使用之。連續波雷射的範例包含Ar雷射、Kr雷射、CO2雷射、YAG雷射、YVO4雷射、YLF雷射、YAlO3雷射、GdVO4雷射、Y2O3雷射、紅寶石雷射、變色石雷射、Ti：藍寶石雷射、氦-鎘雷射等。
必須選擇雷射光130的波長以使雷射光130可由單晶半導體基板116吸收。可考慮雷射光的表層深度等而決定波長。例如，可將波長設定於250 nm到700 nm的範圍內。此外，可考慮雷射光130的波長而決定雷射光130的能量密度、雷射光130的表層深度、單晶半導體層116的厚度等。雷射光130的能量密度可設定為例如300 mJ/cm2至800 mJ/cm2的包含性範圍。注意，上述的能量密度範圍僅為使用XeCl準分子雷射(波長：308nm)作為脈衝雷射時的範例。
可於包含氧氣的環境(例如大氣環境)中或是於包含鈍氣(例如氮氣或是氬氣)的環境中實施雷射光130的照射。為了要在包含鈍氣的環境中實施雷射光130的照射，可於氣密室中實施雷射束130的照射，並控制該室中的環境。在不使用腔室的情況中，可藉由吹入鈍氣(例如氮氣)於被雷射光130照射的表面而獲得鈍氣環境。
注意，在改善單晶半導體層116的平坦度方面，於鈍氣(例如氮氣)環境中的照射較空氣環境中的照射更為有效。此外，鈍氣環境對於抑制碎裂及隆起的效用高於大氣環境所產生之效用，且可以加寬雷射光130可用的能量密度範圍。注意，能在降壓的環境中實施以雷射光130之照射。當在降壓的環境中實施以雷射光130之照射時，可獲得與在鈍氣環境中的照射相同的效用。
儘管在此實施例中，是在用以分離單晶半導體層116的熱處理之後實施雷射束130的照射處理，但所揭示之本發明的實施例不應被解讀為限於此。在用以分離單晶半導體層116的熱處理之後，可實施蝕刻處理以移除包含單晶半導體層116的許多表面缺陷的區域。然後，實施雷射光130的照射。或者，在改善單晶半導體層116的表面平坦度之後，實施利用雷射光130的照射處理。注意，蝕刻處理可為濕式蝕刻或是乾式蝕刻。
此外，較佳者為單晶半導體層116的表面於進行雷射光130的照射處理之前先被清潔。
於實施上述的雷射光130的照射之後，可實施減薄單晶半導體層116的處理。為了要減薄單晶半導體層116，可組合利用一個或更多個乾式蝕刻及濕式蝕刻。
透過上述步驟，可獲得具有單晶半導體層118，且其之表面粗度降低的SOI基板(見圖3C)。
[光電轉換元件的製造步驟]
接著，說明使用SOI基板來製造光電轉換元件180的步驟。首先，根據上述步驟製備具有其中絕緣層112及單晶半導體層118設置於基板100之上的SOI基板(見圖4A)。
小量的p-型雜質元素(例如硼、鋁或是鎵)或是小量的n-型雜質元素(例如磷或是砷)可加入單晶半導體層118中。可適當改變加入雜質元素的區域及加入的雜質元素的種類。
然後，遮罩150形成於單晶半導體層118之上。單晶半導體層118利用遮罩150而圖案化，因此可形成用於光電轉換元件的島形半導體層152(見圖4B)。藉由使用光阻材料的光微影法等形成遮罩150。進一步，蝕刻處理用於圖案化時，可使用濕式蝕刻或是乾式蝕刻。
接著，形成絕緣層154以使其覆蓋半導體層152(見圖4C)。不一定必須形成絕緣層154，但是當設有絕緣層154時，可在稍後實施雜質元素的加入的時候壓制對於半導體層152的損害。注意，在此實施例中，單晶層氧化矽膜係藉由電漿CVD法形成。或者，形成包含氮氧化矽、氮化氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等的薄膜，以使其具有單層結構或是疊層結構。
作為不是電漿CVD法的其他製造方法，可使用噴濺法或是採用高密度電漿處理的氧化或是氮化法。高密度電漿處理為利用例如稀有氣體(例如氦、氬、氪或是氙)；氧氣；氧化氮氣；氧化物氣體；氨氣；氮氣；氫氣等的混合氣體而實施。在此情況中，藉由引入微波而激發電漿，則可產生具有低電子溫度及高溫的電漿。當半導體層152的表面被高密度電漿所產生的氧氣根(可包含OH根)或是氮氣根(可包含NH根)氧化或是氮化，則可形成厚度為1 nm至20 nm的絕緣層154，較佳為厚度2 nm至10 nm。
因為藉由高密度電漿處理的半導體層的氧化或是氮化為固相反應，則絕緣層154與半導體層152之間的介面狀態密度可被充分降低。特別而言，當半導體基板為單晶的情況，即使當半導體層的表面藉由高密度電漿處理的固相反應而氧化，但仍可形成具有高均勻性及夠低介面狀態密度的絕緣層154。
或者，可藉由熱氧化半導體層152而形成絕緣層154。在熱氧化的情況中，必須使用具有一定程度的熱阻抗的基板100。
注意，絕緣層154所包含的氫氣藉由在形成包含氫氣的絕緣層154之後實施溫度在350℃到450℃的處理而擴散進入半導體層152中。在此情況中，可利用電漿CVD法而以氮化矽或是氮化氧化矽形成絕緣層154。更進一步，處理溫度較佳為設於350℃或更低。以此方式，藉由提供氫氣予半導體層152，則可有效地減少半導體層152中的缺陷及絕緣層154與半導體層152之間的介面的缺陷。
接著，於絕緣層154之上選擇性地形成遮罩156，並將具有第一導電類型的雜質元素加入半導體層152的一部份中。因此，形成具有第一導電類型的半導體區域158(見圖4D)。在此說明書中，使用硼作為具有第一導電類型的雜質元素，且第一導電類型為p-型，然而，所揭示之本發明的實施例不限於此。可使用鋁等作為具有第一導電類型的雜質元素。更進一步，在第一導電類型為n-型的情況中，使用磷、砷等。遮罩156能以類似於遮罩150的方式形成。
明確而言，例如，可於10kV至40kV的加速電壓之下利用作為來源氣體的B2H6加入硼，摻雜率大約為3.0×1014cm-2至1.0×1017cm-2。取決於需要的特性而適當改變加入雜質元素的條件。當減少摻雜率時，則暗電流有減少的傾向。這是因為當雜質元素在低摻雜率的條件之下加入時，半導體層152的損害很小，因此不會產生缺陷所造成的電流，而在高摻雜率的條件下加入雜質元素時，半導體層152的損害很大，所以會產生缺陷造成的載子陷阱。注意，在形成具有第一導電類型的半導體區域158之後，移除遮罩156。
之後，選擇性地於絕緣層154之上形成遮罩160，並於半導體層152的一部份中加入具有第二導電類型的雜質元素。因此，形成具有第二導電類型的半導體區域162，且可形成具有光電轉換效應的半導體區域164，其中未加入具有第一導電類型的雜質元素，亦未加入具有第二導電類型的雜質元素(見圖4E)。第二導電類型與第一導電類型不同。也就是說，當第一導電類型為p-型時，第二導電類型為n-型，而當第一導電類型為n-型時，第二導電類型為p-型。在此說明中，使用磷作為具有第二導電類型的雜質元素，且第二導電類型為n-型。或者，使用砷等作為具有n-型導電類型的雜質元素。以類似於形成遮罩150或是遮罩156的方式形成遮罩160。
明確而言，例如可在10kV到40kV的加速電壓之下使用PH3作為來源氣體加入磷，且摻雜率大約為1.0×1014cm-2到5.0×1016cm-2。取決於需要的特性而適當改變加入雜質元素的條件。以類似於加入具有第一導電類型的雜質元素的情況，當減少摻雜率時，可以減少暗電流。於形成具有第二導電類型的半導體區域162之後移除遮罩160。
注意，實施加入具有第一導電類型的雜質元素及具有第二導電類型的雜質元素，以使具有光電轉換功用的半導體區域164的寬度為0.1μm至20μm，較佳為3μm至10μm。不言可知，若遮罩156及遮罩160的處理精確度容許，則半導體區域164的寬度可為0.1μm或更小。
於此，摻雜率被改變的光電轉換元件中的特性顯示於圖5。在圖5中，垂直軸代表電流(A)。圓圈代表以1000 cd/m2照射時的電流(光電流)，X標記代表當不實施光照射時的電流(暗電流)。在圖5的左側(條件A)中，具有第一導電類型的雜質元素(在此為硼)的摻雜率為3.0×1015cm-2，且具有第二導電類型的雜質元素(在此為磷)的摻雜率為1.0×1015cm-2。在圖5的右側(條件B)中，具有第一導電類型的雜質元素的摻雜率為1.0×1015cm-2，具有第二導電類型的雜質元素的摻雜率為5.0×1015cm-2。注意，於此兩種情況中，加速電壓皆為20kv。此外，條件A及B的其他參數皆相同。
從圖5可看出，在所加入的雜質元素的摻雜率小到某種程度(條件A)的情況中，比起大摻雜率(條件B)的情況而言，可抑制暗電流。
然後，形成絕緣層166以覆蓋半導體層152及絕緣層154(見圖4F)。儘管絕緣層166不必一定要設置，當形成絕緣層166時，可避免雜質(例如鹼金屬或是鹼土金屬)進入半導體層152。此外，可將欲形成之光電轉換元件的表面平坦化。
可利用例如氧化矽、氮化矽、氮氧化矽、氧化氮化矽、氮化鋁或是氧化鋁等的材料形成絕緣層166。在此實施例中，係以氮氧化矽及氧化矽膜的疊層結構形成絕緣層166，氮氧化矽之厚度大約為300nm，氧化矽膜的厚度大約為600nm，其為藉由CVD法所形成。不言可知，所揭示之本發明的實施例不限於此。可以使用單層結構或是三層或是更多層的疊層結構。
除了上述材料之外，絕緣層166可利用具有熱阻抗的有機材料形成，例如聚醯亞胺、丙烯酸、環苯丁烯、聚醯胺或是環氧化物。除了此種有機材料之外，例如，可能可以使用低介電常數材料(低k材料)、以矽氧烷為基底的樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)等。於此，以矽氧烷為基底的樹脂相當於包含Si-O-Si鍵結的樹脂，其使用以矽氧烷為基底的材料作為開始材料而形成。取決於材料而使用以下方法：CVD法、噴濺法、SOG法、旋轉塗佈、浸泡塗佈、噴灑塗佈、液滴排出法(例如噴墨、網篩印刷、移位印刷)，或是利用工具(設備)，例如刮刀、滾印塗佈機、簾幕塗佈機、或是刮刀塗佈機。
接著，於絕緣層154及絕緣層166中形成接觸孔168及接觸孔170，以使半導體層152部份暴露(見圖4G)。於此，明確而言，形成接觸孔168及接觸孔170以使具有第一導電類型的半導體區域158及具有第二導電類型的半導體區域162部份暴露。可藉由蝕刻處理等而於選擇性的遮罩形成之後形成接觸孔168及接觸孔170。作為蝕刻處理，可利用使用CHF3、He的混合氣體作為蝕刻氣體的乾式蝕刻，然而，所揭示之本發明的實施例不限於此。
形成並圖案化經由接觸孔接觸半導體層152的導通層，以形成第一電極172及第二電極174(見圖4H)。形成第一電極172及第二電極174的導通層可藉由CVD法、噴濺法、蒸鍍法等形成。明確而言，做為導通層之材料，可使用鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、銣(Nd)、碳(C)、矽(Si)等。或者，可使用包含上述材料作為主要成分的合金或是包含上述材料的化合物。注意，導通層可具有單層結構或是疊層結構。
作為包含鋁為主要成分的合金範例，可選用包含鋁作為主要成分且亦包含鎳的合金。此外，包含鋁作為主要成分且亦包含鎳及碳與矽其中之一或二者亦可做為範例。因為鋁及矽化鋁(Al-Si)具有低阻抗且很便宜，所以鋁及矽化鋁適用為用以形成第一電極172及第二電極174的材料。特別而言，較佳者為矽化鋁，因為其可避免於圖案化的時候因為烘烤光阻所產生的凸丘。更進一步，可將Cu以大約0.5%的比例取代矽而混合使用之。
在以疊層結構形成導通層而使各第一電極172及第二電極174具有疊層結構的情況中，使用例如障壁膜、矽化鋁膜、障壁膜的疊層結構；障壁膜、鋁化矽膜、氮化鈦膜、障壁膜的疊層結構等。注意，障壁膜指的是使用鈦、鈦的氮化物、鉬、鉬的氮化物等所形成的薄膜。藉由形成導電膜且使矽化鋁膜插設於障壁膜之間，可更能避免鋁或是矽化鋁的凸丘產生。當使用鈦(其為具有高還原特性的元素)形成障壁膜時，即使在具有第一導電類型的半導體區域158之上形成薄的氧化物膜，該氧化物膜仍能被障壁膜中所包含的鈦還原，因此可獲得具有第一導電類型的半導體區域158與第一電極172之間的良好接觸、及具有第二導電類型的半導體區域162與第二電極174之間的良好接觸。或者，亦有可能堆疊多數個障壁膜。在此情況中，舉例而言，使用從底部依序堆疊的鈦、氮化鈦、矽化鋁、鈦及氮化鈦的五層結構，或者可使用多於五層的疊層結構。
作為導通層，可使用藉由WF6氣體及SiH4氣體的化學氣相沉積法形成的矽化鎢。或者，可使用WF6的氫還原形成的鎢作為導通層。
在此方式中，於透光基板100之上形成光電轉換元件180。
[光電轉換元件的特性]
接著，說明根據上述方法所獲得的光電轉換元件的特性的範例(亮度-電流特性)(見圖6)。在圖6中，垂直軸代表電流(A)，水平軸代表照射該元件的光的亮度(cd/m2)。
於此，以下兩種光電轉換元件為研究主題：由此實施例說明的方法所形成的光電轉換元件(詳細而言，為其中使用玻璃基板做為基板(玻璃上的c-Si)的光電轉換元件)，及使用多晶矽於玻璃基板(玻璃上的p-Si)上形成的光電轉換元件。該二光電轉換元件的半導體層的厚度稍有不同，分別為60nm(玻璃上的c-Si)及50nm(p-Si)，其他條件為相同。更進一步，於施加0.5V的逆向偏壓時實施量測。
從圖6可看出，根據此實施例所形成的光電轉換元件所獲得的電流大約是使用玻璃基板上的多晶矽所形成的光電轉換元件所獲得的電流的五倍。
以此方式，當使用透光基板上的單晶半導體層形成光電轉換元件時，比起使用多晶系所形成的光電轉換元件而言，可以改善元件的特性。更進一步，當使用於透光基板上形成的單晶半導體層時，光可從基板側進入，因此可以形成具有優良特性的光電轉換元件。
注意，此實施例中所說明的結構可適當組合於其他實施例中所說明的結構而利用之。
[實施例2]
在此實施例中，參照圖式說明半導體裝置的範例及其製造方法。明確而言，說明設置於光電轉換元件之下並與之重疊的半導體裝置及該半導體裝置的製造方法。
有關所揭示之發明的實施例的光電轉換元件180形成於設置於透光基板100之上的阻光層204之上(見圖7A及7B)。於此，圖7B相當於沿著圖7A的直線A-B的橫剖面。
光電轉換元件180為側接面接腳二極體，且其包含島形單晶半導體層，該島形單晶半導體層包含具有光電轉換效應的半導體區域164、具有第一導電類型的半導體區域158、具有第二導電類型的半導體區域162；一第一電極172，電連接於具有第一導電類型的半導體區域158；及一第二電極174，電連接於具有第二導電類型的半導體區域162。第一電極172及第二電極174經由接觸孔電連接於具有第一導電類型的半導體區域158及具有第二導電類型的半導體區域168。接觸孔形成於用以覆蓋島形氧化物半導體層的絕緣層154及絕緣層166中。前述的實施例可作為光電轉換元件、絕緣層、基板及製造製程的特定結構。在所揭示之本發明的此實施例中，可阻阻光線的阻光層204設置於透光基板100之上，且絕緣層206夾設於其之間，光電轉換元件180設於阻光層204之上並與其重疊，且一絕緣層112夾設於其之間。
藉由設置阻光層204以重疊於光電轉換元件180，可避免從透光基板100所設置的光源產生的光線直接穿透作為光感測器的光電轉換元件。當阻光元件204的寬度大於光電轉換元件180所包含的島形單晶半導體層的寬度時，可更確保避免光線直接穿透光電轉換元件180。
圖8顯示光電轉換元件180及入射光的方向的關係。彩色濾波器502設置於絕緣層166及絕緣層500之上。當光源504設於透光基板100側且物體506配置於計數基板(未顯示)側時，光源504產生的光線508照射計數基板506側的物體506。然後，光電轉換元件(光感測器)自物體506接收反射光510。在此情況中，比起在計數基板側設置光源504、彩色濾波器502、阻光層204，並在透光基板100側設置物體的情況而言，可能可以減少彩色濾波器到光電轉換元件之間的距離。因此，可以抑制色彩混合。
當需要具有小間距的更為縮小的像素時，阻光層204設置於透光基板100側之上的結構更為有效，以改善顯示裝置的獲得影像的解析度，於顯示裝置中，捕獲影像的接觸部位感應器配置於觸控螢幕的整個顯示螢幕中。
此外，第一電極172及第二電極174經由形成於絕緣層154及絕緣層166的接觸孔分別電連接於具有第一導電類型的半導體區域158及具有第二導電類型的半導體區域162。也就是說，第一電極172及第二電極174為設置於阻光層204的對向側，且具有光電轉換效應的半導體區域164夾設於其之間，以作為阻光牆。因此，可以避免透過相鄰的不同色彩的彩色濾波器傳送的從斜向方向而來的光線，所以可得到較喜用之彩色分離並可更加抑制色彩混合。
此外，可以採用對於阻光層204施加電壓的結構。藉由控制施加於阻光層204的電壓，則阻光層204可用作為光電轉換元件180的電極。因此，可以控制電子及電洞的產生及流動。
接著，參照圖9A至9G及圖10A至10H說明光電轉換元件及基板上的電晶體的製造步驟。
首先，製備透光基板100及作為連接基板的單晶半導體基板110(見圖9A及9B)。基板100及單晶半導體基板110的細節可參照上述實施例，在此則省略之。
接著，於基板100的表面上依序堆疊絕緣層202、阻光層204及絕緣層206(見圖9C)。
絕緣層202可利用例如氧化矽膜、氮化矽膜、氧化氮化矽膜、氮氧化矽膜、氮化鋁膜、氧化鋁膜等單一層或是堆疊層形成。當形成包含氮的絕緣層作為絕緣層202時，可以避免基板中所含的雜質元素(例如鈉(Na))擴散進入半導體中。可利用熱氧化法、CVD法、噴濺法等來製造絕緣層202。
較佳者為使用具有熱阻抗的金屬形成阻光層204，例如鎢、鉬、鉭、鈦、鈮、鎳、鈷、鋯、或是鋅。特別而言，較佳為使用鉬或是鎢。或者，使用包含黑色染料的有機樹脂，例如黑炭或是低級氧化鈦。或者，使用鉻膜作為阻光層204。更進一步，較佳者為除了熱阻抗之外，使用具有氧化阻抗的材料做為阻光層204。可利用噴濺法、蒸鍍法等形成阻光層204。
設置於阻光層204之上的絕緣層206可形成為例如氧化矽膜、氮化矽膜、氧化氮化矽膜、氮氧化矽膜、氮化鋁膜、氧化鋁膜等的單一層或是堆疊層。特別而言，較佳者為使用氧化鋁膜形成絕緣層206。這是因為氧化鋁對於阻光層204具有較好的黏著力。更進一步，氧化鋁具有較好的平坦度，可以減少阻光層204的表面的不均勻。因此，使用氧化鋁可加強基板100與單晶半導體基板110之間的連接。可使用熱氧化法、CVD法、噴濺法等來製造絕緣層206。
自單晶半導體基板110的預定深度形成脆化區域114，且基板100及單晶半導體基板110相連接，且絕緣層202、阻光層204、絕緣層206及絕緣層112夾設於其之間(見圖9D及9E)。
絕緣層112可形成為例如氧化矽膜、氮氧化矽膜等的單一層或是更多層的堆疊層。可參考前述的實施例以得到詳細的說明。儘管絕緣層112於此為形成於單晶半導體基板110之上，但絕緣層112可藉由熱氧化法而形成以覆蓋單晶半導體基板。
可藉由加入具有動能的氫離子等至單晶半導體基板110而形成脆化區域114。可參照前述實施例得到詳細說明。
如以下所述實施連接：基板100及單晶半導體基板110為相互靠近設置，且絕緣層202、阻光層204、絕緣層206及絕緣層112插設於其之間，然後對基板100或是單晶半導體基板110的一部份施加1 N/cm2到500 N/cm2的壓力。然後，從施加壓力的部份開始連接絕緣層206及絕緣層112，而連接自發性地傳佈至整個區域。於凡德瓦力或是氫鍵的作用並在室溫之下實施連接。
注意，單晶半導體基板110及基板100相連，且較佳者為其之相連基板接受表面處理。表面處理可改善單晶半導體基板110與基板100之間的連接介面的連接強度。可參考上述的實施例以了解表面處理的細節。
注意，可在連接之後實施用以改善連接強度的熱處理。於脆化區域114的分離不會發生的溫度之下實施熱處理(例如，高於或是等於是溫但是低於400℃)。或者，基板100之上的絕緣層206及絕緣層112可為在該溫度範圍中加熱時相連接。可利用擴散鎔爐、加熱熔爐(例如抗熱熔爐、快速退火(RTA)設備、微波加熱設備)等實施熱處理。
接著，藉由熱處理而於脆化區域114分離單晶半導體基板110，藉此於設有阻光層204的基板100之上形成單晶半導體層116，且絕緣層112夾設於其之間(見圖9F及9G)。注意，單晶半導體基板110的表面因為表面拋磨處理造成曲折的表面形狀(稱為滾邊)，所以邊緣部份並未連接於透光基板。
當實施熱處理時，在形成於脆化區域114的孔洞中分離所加入的元素作為分子，且微孔隙中的內部壓力增加。所增加的壓力會造成脆化區域114的碎裂，因此單晶半導體基板110可沿著脆化區域114而分離。因為絕緣層112連接於絕緣層206，則從單晶半導體基板110分離的單晶半導體層116仍保留於基板100之上。
接著，以雷射光130照射單晶半導體層116的表面，藉此產生單晶半導體層118，其之表面平坦度增加，且缺陷數目減少(見圖10A及10B)。可參照上述實施例以了解雷射光130的照射。
然後，於單晶半導體層118之上形成遮罩150，並使用該遮罩150圖案化(處理)單晶半導體層118，以形成用於光電轉換元件的島形半導體層152(見圖10C及10D)。可藉由使用光阻材料等的光微影法形成遮罩150。此外，作為用於圖案化的蝕刻處理，可使用濕式蝕刻或是乾式蝕刻。於此，圖案化單晶半導體層118以藉由使用BCl3、CF4、O2氣體作為反應氣體的乾式蝕刻形成島形半導體層152。注意，圖式為概略圖。因此，不言可知，圖式中的島形半導體層152相對於整個單晶半導體層118的比例不同於某些情況中的實際比例。
移除遮罩150然後形成遮罩250以覆蓋各個島形半導體層152(見圖10E)。遮罩250可藉由使用光阻材料等的光微影法而形成。
然後，利用遮罩250蝕刻絕緣層112及絕緣層206(見圖10F)。作為蝕刻處理，可使用濕式蝕刻或是乾式蝕刻。於此，僅管係使用以CHF3及He作為反應氣體的乾式蝕刻，但此實施例不限於此。
接著，使用遮罩250而圖案化阻光層204，以形成島形阻光層208(見圖10G)。作為用於圖案化的蝕刻處理，可使用濕式蝕刻或是乾式蝕刻。於此，藉由以Cl2、CF4、O2的混合氣體作為反應氣體的乾式蝕刻圖案化阻光層204來形成島形阻光層208。然後，移除遮罩250(見圖10H)。因此，可獲得重疊於島形阻光層208的島形半導體層152，且各具有小於分別的島形阻光層208之厚度。接著，如在其他實施例中所說明者，使用島形半導體層152形成光電轉換元件。
在根據上述方法所形成的半導體裝置中，因為島形阻光層208係選擇性地形成於與島形半導體層152重疊的區域之上，則可避免透過透光基板所傳送的光線直接照射到光電轉換元件180。注意，可於形成光電轉換元件的同時利用島形半導體層152形成電晶體，並使用與該光電轉換元件相同的製造步驟。又，在此情況中，藉由將阻光層設置為與電晶體的主動層重疊，則可抑制光線所產生的通道漏電流。
注意，於此將說明者為用以獲得寬度小於島形阻光層208的島形半導體層152。然而，替換性地，在圖10D的步驟之後，只要可獲得充份的阻光效應，可利用遮罩150圖案化阻光層204，以形成具有之形狀與島形半導體層152幾乎相同之島形阻光層208。
接著，參照圖式說明阻光層的配置不同於圖10A至10H所示者的製造步驟。特別而言，參照圖11A至11H說明一種半導體裝置的製造方法，其中僅移除阻光層的做為觸控螢幕的顯示部位的一部份，以形成開口。
圖11A相當於圖10B。可參照圖9A至9G、圖10A至10D及其之說明，其係用於形成單晶半導體層118於阻光層204之上至利用遮罩150形成導形半導體層152。因此，島形半導體層152形成於設有阻光層204的基板100之上(見圖11D)。注意，圖式為概略圖。因此，不言自明，在圖式中，島形半導體層152相對於整體單晶半導體層118的比例不同於某些情況中的實際比例。
接著，於做為觸控螢幕的顯示部位之外的區域形成遮罩252，以覆蓋島形半導體層152。利用遮罩252實施蝕刻以移除開口部位的絕緣層112及絕緣層206(見圖11E及11F)。可使用濕式蝕刻或是乾式蝕刻作為蝕刻處理。於此，儘管係使用以CHF3及He的混合氣體作為反應器的乾式蝕刻，但此實施例不限於此。
接著，利用遮罩250蝕刻阻光層204(見圖11G)。可使用濕式蝕刻或是乾式蝕刻作為用於圖案化的蝕刻處理。於此，使用Cl2、CF4、O2的混合氣體作為反應氣體的乾式蝕刻。然後移除遮罩252(見圖10H)。因此，僅移除作為顯示部位的區域中的阻光層，藉此可以獲得其中阻光層設置於與島形半導體層152重疊的區域的半導體裝置。
圖12A及12B為設有關於本發明之一實施例的光電轉換元件及電晶體的半導體裝置的一個像素的結構的平面圖範例，其係從透光基板側描繪。
圖12A顯示阻光層設於每個元件(例如光電轉換元件180及電晶體190)中的結構。較佳者為阻光層204為具有與島形單晶半導體層幾乎相同的形狀，或是寬度大於島形單晶半導體層之寬度，以使光電轉換元件180中具有光電轉換效應的至少一半導體區域不會被光線照射。當阻光層204的寬度大於光電轉換元件180的半導體層時，可以避免以垂直或是斜向方向來自透光基板100側的入射光。
圖12B顯示阻光層204設於觸控螢幕的除了像素顯示區域210之外的整個區域中的結構。因為光電轉換元件180及電晶體190為形成於設置於透光基板之上的阻光層204之上，因此可以避免來自透光基板側的光線直接照射光電轉換元件180及電晶體190。因此，可提高光感測器的功能的可靠度。
在此實施例中，阻光層為形成於透光基板側之上。因此，舉例而言，在作為連接基板的多數個單晶半導體基板連接於具有大於單晶半導體基板的尺寸的一個基板的情況中，不一定要為每一個單晶半導體基板形成阻光層，因此可以減少薄膜形成設備的負擔，並可減少製造步驟。
此實施例所說明的結構可適當組合於其他實施例中所述的任一結構使用。
[實施例3]
在此實施例中，參照圖13A至13G及圖14A至14F說明一種半導體裝置的製造方法，其該半導體裝置設有重疊於阻光層的光電轉換元件，其與上述實施例不同。注意，圖式為概略圖。因此，不言自明，圖式中的比例與某些情況中的實際比例不同。
首先，製備透光基板100及作為連接基板的單晶半導體基板110。於基板100的表面之上依序堆疊絕緣層202、阻光層204、絕緣層206(見圖13A及13B)。可參照上述實施例了解基板100、單晶半導體基板110、絕緣層202、阻光層204及絕緣層206之細節，因此在此省略其之說明。
然後，於絕緣層206之上形成遮罩250。依序使用遮罩250蝕刻絕緣層206及阻光層204，因此可形成島形阻光層208(見圖13C)。可藉由使用光阻材料等的光微影法形成遮罩250。可使用濕式蝕刻或是乾式蝕刻作為蝕刻處理。於此，以CHF3及He的混合氣體作為反應氣體的乾式蝕刻來蝕刻絕緣層206，以使用Cl2、CF4、O2的混合氣體作為反應氣體的乾式蝕刻來蝕刻阻光層204，然而，本實施例不限於此。
接著，移除遮罩250，然後於島形阻光層208及絕緣層206之上形成絕緣層212及絕緣層214(見圖13D)。
絕緣層212可利用例如氧化矽、氮化矽、氮氧化矽、氮化氧化矽、氮化鋁、或是氧化鋁的材料形成。在此實施例中，藉由CVD法利用氧化矽膜形成絕緣層212。不言可知，所揭示之本發明的實施例不限於此。可使用兩層、三層或是更多層的疊層結構。
可利用例如具有平坦度的有機材料來形成絕緣層214，例如聚醯亞胺、丙烯酸、環苯丁烯、聚醯胺或是環氧化物。亦有可能使用其他材料，例如具有低介電常數的材料(低k材料)、以矽氧烷為基底的樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)等。取決於材料而可適當使用以下方法：CVD法、噴濺法、SOG法、旋轉塗佈、浸泡塗佈、噴灑塗佈或是液滴排出法(例如噴墨、網篩印刷、移位印刷)，或是利用工具(設備)，例如刮刀、滾印塗佈機、簾幕塗佈機、或是刮刀塗佈機。
然後，回蝕刻具有平坦度的絕緣層214及反映島形阻光層208的形狀的絕緣層212及絕緣層206，以形成具有平坦度的絕緣層216(見圖13E)。注意，可利用CMP法的平坦化處理來取代回蝕刻。在此實施例中，因為在島形阻光層208之上形成具有平坦度的絕緣層216，因此只要能夠適當實施單晶半導體基板及基板的連接，不一定必須形成絕緣層206。
於單晶半導體基板110的預定深度形成脆化區域114，並連接基板100及單晶半導體基板110，而絕緣層202、絕緣層216及絕緣層112夾設於其之間(見圖13F及13G)。
能以氧化矽膜、氮氧化矽膜等的一層或是堆疊層形成絕緣層112。可參照前述實施例以了解細節。
可藉由以具有動能的氫離子等照射單晶半導體基板110而形成脆化區域114。可參照前述實施例以了解細節。
以下列步驟實施連接：靠近絕緣層202設置具有島形阻光層208的基板100及單晶半導體基板110，且絕緣層216、絕緣層112夾設於其之間，然後對基板100或是單晶半導體基板110的一部份施加1 N/cm2到500 N/cm2的壓力。然後，從受壓力的部位開始絕緣層216及絕緣層112的連接，連接自發性地傳佈到整個區域中。於凡德瓦力及氫鍵的作用之下實施連接，且係於室溫之下實施。
注意，在連接單晶半導體基板110及基板100之前，較佳者為使將相互連接的表面接受表面處理。表面處理可提高單晶半導體基板110與基板100之間的連接介面的連接強度。可參照前述實施例以了解細節。
注意，可在實施連接之後實施用以提高連接強度的熱處理。在脆化區域114不會發生分離的溫度之下實施熱處理(例如室溫或是更高，但小於400℃)。基板100之上的絕緣層216及絕緣層112可於在該溫度範圍中的溫度被加熱時相連。可利用擴散鎔爐(例如抗熱熔爐、快速熱退火(RTA)設備、微波加熱設備等)實施熱處理。
接著，於脆化區域114藉由熱處理分離單晶半導體基板110，藉此於設有阻光層208的基板100之上形成單晶半導體層116，且絕緣層112夾設於其之間(見圖14A)。因為表面拋磨處理造成曲折的表面形狀(稱為滾邊)，單晶半導體基板110的表面的邊緣部份並未連接於透光基板。
當實施熱處理時，於脆化區域114所形成的微孔隙中分離所加入的元素為分子，且微孔隙的內部壓力增加。所增加的壓力會造成脆化區域114的碎裂，因此單晶半導體基板110可沿著脆化區域114而分離。因為絕緣層112連接於絕緣層206，則從單晶半導體基板110分離的單晶半導體層116仍保留於基板100之上。
接著，以雷射光130照射單晶半導體層116的表面，藉此產生單晶半導體層118，其之表面平坦度增加，且缺陷數目減少(見圖14B及14C)。可參照上述實施例以了解雷射束130的照射。
然後，於單晶半導體層118之上重疊於島形阻光層208的區域中形成遮罩150，且利用遮罩150圖案化(處理)單晶半導體層118，以形成用於光電轉換元件的島形半導體層152(見圖14D至14F)。可藉由使用光阻材料等的光微影法形成遮罩150。或者，可將光阻形成於基板100之上，並從基板100的後表面利用阻光層208作為遮罩而實施曝光，然後實施顯影的方式而形成遮罩150。可利用濕式蝕刻或是乾式蝕刻作為用於圖案化的蝕刻處理。於此，圖案化單晶半導體層118以藉由使用BCl3、CF4、O2氣體作為反應氣體的乾式蝕刻形成島形半導體層152。較佳者為島形半導體層152的形狀幾乎與島形阻光層208的形狀相同，或者具有小於島形阻光層208的尺寸。當從基板100側觀察島形阻光層208時，較佳者為島形阻光層208完全被島形阻光層208隱藏。
接著，移除遮罩150(見圖14F)。以此方式獲得重疊於島形阻光層208的島形半導體層152。接著，如另一實施例所說明，使用島形半導體層152形成光電轉換元件。
在根據上述方法所形成的半導體裝置中，因為島形阻光層208係選擇性地形成於重疊於島形半導體層152的區域之上，因此可避免經由透光基板所傳送的光線直接照射光電轉換元件180。注意，可利用島形半導體層152而於形成光電轉換元件的同時形成電晶體，使用某些與光電轉換元件相同的製造步驟。又，在此情況中，藉由設置阻光層以使其與電晶體的主動層重疊，則可抑制光線造成的通道漏電流的產生。
在此實施例中，預先於透光基板側之上形成阻光層。因此，可以減少用以形成島形氧化物半導體層的數目。此外，因為實施回蝕刻處理，則透光基板的表面具有較佳平坦度，且可移除存在於表面上的雜質。因此，當於基板之上形成單晶半導體層時，可以抑制單晶半導體層中的缺陷產生。
此實施例所說明的結構可適當組合於其他實施例所說明的任何結構而使用。
[實施例4]
在此實施例中，參照圖15A至15G、圖16A至16H及圖17A至17H說明一種半導體裝置的製造方法，該半導體裝置設有重疊於阻光層的光電轉換元件。製造步驟與前述實施例所述之步驟不同。特別而言，說明其中阻光層形成於連接表面側之上的光電轉換元件的製造方法。注意，圖式為概略圖。因此，不言自明，圖式中的比例不一定與某些情況中的實際比例相同。
首先，製備透光基板100及作為連接基板的單晶半導體基板110(見圖15A及15B)。可參照上述實施例了解基板100及單晶半導體基板110的細節，在此則省略之。
在此實施例中，藉由史單晶半導體基板110接受熱氧化處理，則可形成絕緣層112(於此為氧化矽膜)。
較佳者為於加入鹵素的氧化環境中實施熱氧化處理。舉例而言，單晶半導體層110於加入氯(Cl)的氧化環境中接受熱氧化處理，藉由氯的氧化形成絕緣層112。在此情況中，絕緣層112為包含氯原子的絕緣層。注意，絕緣層112可包含氟原子。
接著，藉由電場加速的離子加入單晶半導體基板110中，藉此於單晶半導體基板110的預定深度形成其中結晶結構受損的脆化區域114(見圖15C)。注意，較佳者為在加入離子的處理之前，先清潔單晶半導體基板110的表面及絕緣層112的表面。可參照前述實施例以了解加入離子的細節。
接著，依序於絕緣層112之上堆疊阻光層204及絕緣層206(見圖15D)。
較佳者為利用以具有熱阻抗的金屬形成的薄膜來形成阻光層204，例如鎢、鉬、鉭、鈦、鈮、鎳、鈷、鋯或是鋅。較佳者為使用鉬或是鎢。或者，可使用包含黑色染料的有機樹脂，例如黑炭或是低級氧化鈦。或者，可使用鉻膜作為阻光層204。更進一步，較佳者為使用除了熱阻抗之外，還具有氧化阻抗的材料做為阻光層204。阻光層204可利用噴濺法、蒸鍍法等形成。
絕緣層206可由例如氧化矽膜、氮化矽膜、氧化氮化矽膜、氮氧化矽、氮化鋁膜、氧化鋁膜等的一層或是堆疊層而形成。詳細而言，較佳者為使用氧化鋁膜作為絕緣層206。這是因為氧化鋁對於阻光層204具有較佳之黏著力。進一步，氧化鋁具有較佳平坦度且可減少阻光層204的表面不均勻。因此，使用氧化鋁促進基板100及單晶半導體基板110之間的連接。可利用熱氧化法、CVD法、噴濺法來製造絕緣層206。
接著，其上形成有阻光層204及絕緣層206的單晶半導體基板110連接於基板100(見圖15E)。
如下述實施連接：基板100及單晶半導體基板110為接近設置，且絕緣層112、阻光層204及絕緣層206夾設於其之間，然後對基板100或是單晶半導體基板110的一部份施加1 N/cm2到500 N/cm2的壓力。然後，從施加壓力的部份開始連接絕緣層206及基板100，而連接自發性地傳佈至整個區域。於凡德瓦力或是氫鍵的作用並在室溫之下實施連接。注意，可於基板100的表面之上形成包含氮的絕緣層(例如包含氮化矽(SiNx)、氮化氧化矽(SiNxOy)(x>y)的絕緣層)。當形成包含氮的絕緣層時，可避免基板所包含的雜質元素(例如鈉(Na))擴散進入半導體中。
注意，在連接單晶半導體基板110及基板100之前，較佳者為欲進行相互連接的表面接受表面處理。表面處理可增加單晶半導體基板110與基板100之間的連接介面的連接強度。可參照前述實施例以了解表面處理的細節。
注意，可在實施連接之後實施用以增加連接強度的熱處理。可參照前述實施例以了解用以增加連接強度的熱處理的細節。
接著，於脆化區域114藉由熱處理分離單晶半導體114，藉此於基板100之上形成單晶半導體層116(見圖15F及15G)。
當實施熱處理時，在脆化區域114中所形成的微孔隙分離出所加入的元素作為分子，且微孔隙的內部壓力增加。增加的壓力造成脆化區域114的碎裂，因此可沿著脆化區域114分離單晶半導體基板110。因為絕緣層206連接於基板100，因此從單晶半導體基板110分離的單晶半導體層116仍保持於基板100之上。
接著，以雷射光130照射單晶半導體層116的表面，藉此產生具有改善的平坦度且缺陷數目減少的單晶半導體層118(見圖16A及16B)。可參照上述實施例以了解雷射光130的照射的細節。
儘管係在用以分離單晶半導體層116的熱處理之後實施雷射束130的照射處理，但所揭示之本發明的實施例不應解讀為限於此。於用以分離單晶半導體層116的熱處理之後，實施蝕刻處理以移除單晶半導體基板116的表面的包含許多缺陷的區域。然後，實施以雷射光130照射的處理。或者，在提高單晶半導體層116的平坦度之後，可實施雷射光130的照射處理。注意，蝕刻處理可為濕式蝕刻或是乾式蝕刻。
如上述實施雷射光130的照射處理之後，可實施用於選擇性地減薄作為電晶體的主動層的單晶半導體層118的區域的步驟。為了要減薄單晶半導體層118，可使用乾式蝕刻及濕式蝕刻其中之一或是組合使用之。
然後，於單晶半導體層118之上形成遮罩150並以遮罩150圖案化(處理)單晶半導體層118，以形成用為光電轉換元件的島形半導體層152(見圖16C及16D)。遮罩150可由使用光阻材料等的光微影蝕刻來形成。此外，作為用於圖案化的蝕刻處理，可使用濕式蝕刻或是乾式蝕刻。於此，圖案化單晶半導體層118，以藉由以BCl3、CF4及O2的混合氣體作為反應氣體的乾式蝕刻來形成島形半導體層152。
移除遮罩150然後形成遮罩250以覆蓋各個島形半導體層152(見圖16E)。遮罩250可藉由使用光阻材料等的光微影而形成。
然後利用遮罩250蝕刻絕緣層112(見圖16F)。可利用濕式蝕刻或是乾式蝕刻作為蝕刻處理。於此，儘管戲使用CHF3及He的混合氣體作為反應氣體的乾式蝕刻，但本實施例不限於此。
接著，使用遮罩250圖案化阻光層204，以形成島形阻光層208(見圖16G)。可使用濕式蝕刻或是乾式蝕刻作為用於圖案化的蝕刻處理。於此，藉由以Cl2、CF4及O2的混合氣體作為反應氣體的乾式蝕刻圖案化阻光層204來形成島形阻光層208，然而，本實施例不限於此。然後移除遮罩250(見圖16H)。因此，可獲得重疊於島形阻光層208，且各具有小於分別的島形阻光層208的寬度的島形半導體層152。接著，如其他實施例所述，利用島形半導體層152形成光電轉換元件。
在根據上述方法所形成的半導體裝置中，因為重疊於島形半導體層152且各具有大於分別之島形半導體層152之寬度的島形阻光層208係為選擇性地形成，則可避免經由透光基板傳送的光線直接照射光電轉換元件180。注意，可利用島形半導體層152而於形成光電轉換元件的同時形成電晶體，且使用一些與形成光電轉換元件相同的製造步驟。又，在此情況中，藉由設置阻光層為重疊於電晶體之主動層，可抑制光線造成的通道漏電流的產生。
注意，於此所述者為用以獲得寬度小於島形阻光層208之島形半導體層152的步驟。然而，替換性地，在圖16D的步驟之後，只要能獲得充分的阻光效應，可利用遮罩150圖案化阻光層204，以形成形狀幾乎與島形半導體層152相同的島形阻光層208。
接著，參照圖式說明其中阻光層的配置不同於圖16A至16H所示者的製造方法。詳細而言，參照圖17A至17H說明一種半導體裝置的製造方法，其中僅移除做為觸控螢幕的顯示部位的區域的阻光層的一部份。
圖17A對應於圖16B。可參照圖15A至15G、圖16A至16D及其之說明以了解從在阻光層204之上形成單晶半導體層118到利用遮罩150形成島形半導體層152的步驟。因此，島形半導體層152可形成於具有阻光層204的基板100之上(見圖17D)。
接著，於除了作為觸控螢幕的顯示部位的區域的其他區域(開口區域)中形成遮罩252，以覆蓋島形氧化物半導體層152。利用遮罩252實施蝕刻以移除開口區域中的絕緣層112(見圖17E及17F)。可利用濕式蝕刻或是乾式蝕刻作為蝕刻處理。於此，儘管係使用以CHF3及He的混合氣體作為反應氣體的乾式蝕刻，但本實施例不限於此。
接著，使用遮罩250蝕刻阻光層204(見圖17G)。可利用濕式蝕刻或是乾式蝕刻作為蝕刻處理。於此，使用以Cl2、CF4、O2的混合氣體作為反應氣體的乾式蝕刻。然後移除遮罩252(見圖17H)。因此，僅移除作為顯示部位的區域中的阻光層，藉此獲得其中阻光層重疊於島形半導體層152的半導體裝置設置。
在此實施例中，於單晶半導體基板側形成阻光層，並連接阻光層之上的絕緣層及透光基板。因此，因為可不用形成基板上的絕緣層即實施喜用連接，則相比於在基板側形成阻光層的情況而言，可減少形成絕緣層一個步驟，因此則可減少製造步驟。
此實施例中所說明的結構可適當組合於其他實施例中所說明的任何結構而使用之。
[實施例5]
在此實施例中，參照圖式說明一個半導體裝置及其製造方法的範例。詳細而言，說明具有光電轉換元件及電晶體的半導體裝置及該半導體裝置的製造方法。注意，可根據所需特性決定各元件的尺寸。
[結構]
在透光基板100之上設置關於所揭示之本發明的一實施例的光電轉換元件180及電晶體380(見圖18A及18B)。於此，圖18B相當於沿著圖18A的直線A-B所取的橫剖面圖。
光電轉換元件180包含第一島形單晶半導體層152，其包含具有光電轉換效應的半導體區域164、具有第一導電類型(p-型導電類型)的半導體區域158、具有第二導電類型(n-型導電類型)的半導體區域162；用以覆蓋第一島形單晶半導體層152的絕緣層154及絕緣層166電連接於具有第一導電類型的半導體區域158的第一電極172；電連接於具有第二導電類型的半導體區域162的第二電極174。於此，具有第一導電類型的半導體區域158及具有第二導電類型的半導體區域162相鄰於具有光電轉換效應的半導體區域164，且係由具有光電轉換效應的半導體區域164分隔。不言自明，第一導電類型及第二導電類型可互換。
電晶體380包含第二島形單晶半導體層352，其包含通道形成區域322、源極區域323、汲極區域324、LDD區域328、LDD區域329；絕緣層154，其作為第二單晶半導體層352之上的閘極絕緣膜；絕緣層154之上的閘極電極375；覆蓋閘極電極375的絕緣層166；電連接於源極區域323的電極376；電連接於汲極區域324的電極377。注意，在此實施例中說明包含LDD區域328及LDD區域329的電晶體380作為範例，然而，所揭示之本發明的實施例不限於此。不一定需要LDD區域。此外，儘管由此實施例看來，LDD區域不重疊於閘極電極，但是也可以使用LDD區域重疊於閘極電極的結構。
於此，光電轉換元件180所包含的第一單晶半導體層152的厚度大於電晶體380所包含的第二單晶半導體層352之厚度。舉例而言，第二單晶半導體層352的厚度5nm至100nm，第一單晶半導體層152的厚度為大於第二單晶半導體層352之厚度。若第二單晶半導體層352之厚度大於100nm，則有時候在電晶體的關閉狀態所產生的漏電流會在以光線照射電晶體時大量增加。因此，較佳者為用作為電晶體的第二單晶半導體層352的厚度為小。第一單晶半導體層152的厚度可為例如100nm至1000nm。
當第一單晶半導體層152的厚度很大時，則可增進光電轉換的效率。因此，可以增進作為光感測器的靈敏度。此外，可以微型化光感測器。更進一步，可以改善光感測器的回應，例如，在光感測器用於觸控螢幕的情況中，可增加觸控螢幕的回應速度，因此可改善其之操作性能。進一步，當使用單晶半導體時，能夠增進光電轉換之效率。此外，當第二單晶半導體層352的厚度為小時，可以減少電晶體於關閉狀態的漏電流。當第二單晶半導體層352的厚度為小時，可以抑制具有小通道長度的短通道效應。此外，即使當電晶體為完全耗盡類型時，仍能操作該電晶體。此外，可增加汲極承受電壓。再者，當使用單晶半導體時，可以改善電晶體的電特性。
在此方式中，在設於透光基板100之上的半導體裝置中，可以減少電晶體380於關閉狀態時的漏電流，且當光電轉換元件180包含的第一單晶半導體層152之厚度大於電晶體380所包含之第二單晶半導體層352之厚度時，比起第一單晶半導體層152及第二單晶半導體層352具有相同厚度的情況而言，光電轉換元件180的光電轉換效率可被改善。
絕緣層112設置於基板100與光電轉換元件180及電晶體380之間。絕緣層的功能為固定光電轉換元件180及電晶體380於基板100。
光電轉換元件180如實施例1而操作。電流係取決於用於光感測器的光的強度。此外，可藉由擷取光線至光電轉換元件的外部所產生的電動力而獲得發電系統。
於此，包含於光電轉換元件及電晶體的島形半導體層的結晶性較佳為單晶。至少光電轉換元件所包含的具有光電轉換效應的半導體區域164的結晶性及包含於電晶體中的通道形成區域322的結晶性為單晶。作為單晶的半導體材料，可以使用單晶矽。當單晶半導體用於光電轉換元件時，比起使用非晶半導體或是多晶半導體的情況而言，可以減少暗電流(不實施光照射時的電流)。更進一步，利用光電轉換元件中的單晶半導體，則比起使用多晶半導體的情況而言，可以增加實施光之照射時的電流。因此，可以改善光感測器的靈敏度。此外，可以微型化光感測器。此外，利用單晶半導體，可以提高光電轉換效率。因為可以充分抑制缺陷等所造成的光產生的載子陷阱，因此可獲得該等效應。因此，利用單晶半導體，則可改善電晶體的電特性。
此外，如實施例中所述，因為基板的透光特性，所以可以使用其中光線從基板側進入的結構。在此情中，比起物體光線從電極(接線)側進入的情況而言，可以改善元件佈局的自由度。以此方式，當基板具有透光特性時，比起基板不具有透光特性的情況，則具有可輕易實施集成的優點。
[光電轉換元件及電晶體的製造步驟]
接著，說明光電轉換元件180及電晶體380的製造步驟。首先，根據實施例1中所述的SOI基板的製造步驟，於基板100之上設置具有絕緣層112及單晶半導體層118的SOI基板(見圖19A)。
將小量的p-型雜質元素(例如硼、鋁或是鎵)或是小量的n-型雜質元素(例如磷或是砷)加入單晶半導體層118中。可以適當改變加入雜質元素的區域及所加入的雜質元素的種類。此外，可以適當改變加入雜質元素的時序。較佳者為將雜質加入欲形成電晶體之半導體區域，以控制其之電特性(例如臨限值)。另一方面，不一定要將雜質加入具有光電轉換效應的半導體區域中。
然後，於單晶半導體層118之上形成遮罩340。藉由使用遮罩340作蝕刻，可以部份減少單晶半導體層的厚度，以形成被遮罩340覆蓋的第一單晶半導體區域311，及厚度小於第一單晶半導體區域311的第二單晶半導體區域321(見圖19B)。在減薄薄膜的步驟中，可藉由使用光阻材料等的光微影而形成遮罩340。更進一步，可使用濕式蝕刻或是乾式蝕刻作為蝕刻處理。
注意，可在減薄薄膜的步驟之後實施加入雜質以控制臨限值的步驟。具有減薄厚度之區域及加入雜質以控制臨限值的區域為電晶體形成區域。因此，可使用一個遮罩即實施該等步驟。舉例而言，可利用減薄薄膜的遮罩340來加入用以控制臨限值的雜質。
之後，形成遮罩150及遮罩350以覆蓋第一單晶半導體區域311及第二單晶半導體區域321，且使用遮罩150及遮罩350圖案化第一單晶半導體區域311及第二單晶半導體區域321。在此方式中，形成用於光電轉換元件的第一島形半導體層152及用於電晶體的第二島形半導體層352(見圖19C)。以類似於遮罩340等的方式形成遮罩150及遮罩350。
注意，可在形成島形半導體層之後實施減薄薄膜的步驟。或者，可如下述形成第一及第二島形半導體層以使第二島形半導體層的厚度小於第一島形半導體層的厚度：形成第一遮罩及厚度小於第一遮罩的第二遮罩，以作為藉由使用半調形成島形半導體層的遮罩；使用第一遮罩及第二遮罩形成第一島形半導體層及第二島形半導體層，並於灰化第一遮罩及第二遮罩時實施島形半導體層之蝕刻。
接著，形成絕緣層154以覆蓋半導體層152及半導體層352(見圖19D)。半導體層352之上的絕緣層154作用為閘極絕緣膜。不一定必須在半導體層152之上形成絕緣層154。然而，在半導體層152之上形成絕緣層154的情況中，可抑制稍後實施的加入雜質的步驟對於半導體層152造成的損害。注意，在此實施例中，為由電漿CVD法形成單層氧化矽膜。或者，形成包含氮氧化矽、氮化氧化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭等的單層結構或是堆疊層結構。
然後，於絕緣層154之上形成導電膜，並將其處理(圖案化)為預定形狀，以使做為電晶體之閘電極的電極375可形成於半導體層352之上(見圖20A)。可藉由CVD法、噴濺法等形成導電膜。可利用例如鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、或是鈮(Nb)的材料形成導電膜。或者，可以使用包含上述金屬作為主要成分的合金或是包含上述金屬的化合物。又或者，可以使用以具有導電性的雜質元素摻雜的半導體材料。
可利用單層導電膜或是多數薄膜形成的疊層導電膜形成電極375。在此實施例中，以兩層結構形成電極375，其中使用氮化鈦膜作為下層，鎢膜作為上層。在兩層結構的情況中，可使用例如鉬膜、鈦膜、氮化鈦膜等作為下層，且可使用例如鋁膜、鎢膜等作為上層。在三層結構的情況中，可使用鉬膜、鋁膜、鉬膜的疊層結構；鈦膜、鋁膜、鈦膜的疊層結構等。可使用例如乾式蝕刻作為蝕刻處理，然而，所揭示之本發明的實施例不限於此。
注意，可利用例如氧化矽或是氮化氧化矽的材料形成用於形成電極375的遮罩。在此情況中，另外需要藉由圖案化氧化矽膜、氮化氧化矽膜等以形成遮罩的步驟。於蝕刻時所減少遮罩的薄膜厚度小於使用光阻材料之情況，因此，可形成具有更精確形狀的電極375。或者，可藉由液滴排出法形成具有更適當圖案的電極375，而不使用遮罩。於此，液滴排出法指的是排出或是射出包含預定組成的液滴，以形成預定圖案，於其類別中包含噴墨法。
或者，可利用感應耦合電漿(ICP)蝕刻法，適當調整蝕刻條件(例如供予線圈電極的電量、供予基板側電極的電量、基板側電極的溫度等)，藉由蝕刻導電膜使其具有漸細的形狀而形成電極375。可根據遮罩的形狀調整漸細的形狀。注意，作為蝕刻氣體，可適當選用以氯為基底的氣體，例如氯氣、氯化硼、氯化矽、或是四氯化碳；以氟為基底的氣體，例如四氟化碳、氟化硫、或是氟化氮；氧氣等。
注意，可於形成作為半導體層352之上的電晶體的閘極電極的電極375的相同步驟中形成半導體層152之上的電極345(見圖23A及23B)。於此，圖23B相當於沿著圖23A的直線A-B所取的剖面圖。當電極設置於光電轉換元件所包含的半導體層152之上並與其重疊時，可避免由上述路徑進入光電轉換元件的光線直接撞擊具有光電轉換效應的半導體區域164。當具有第一導電類型的半導體區域158及具有第二導電類型的半導體區域162形成於半導體層152時，電極345可作為遮罩的一部份，以加入雜質元素。此外，藉由控制電極345的電位，可以控制光電轉換元件的特性。詳細而言，較佳為施加電位以耗盡光電轉換元件。
然後，遮罩356形成於絕緣層154之上以覆蓋半導體層152，且利用遮罩356及作為遮罩的電極375加入具有第二導電類型的雜質元素於半導體層352的一部份中。以類似於遮罩340等的相似方式形成遮罩356。
明確而言，於加入雜質元素時，舉例而言，可在40kV的加速電壓之下利用PH3作為來源氣體而加入磷，且摻雜率為1.0×1013cm-2。可根據必需特性而適當改變加入雜質元素的條件。在形成雜質區域358之後，移除遮罩356。
因此可形成具有第二導電類型的雜質區域358(見圖20B)。部份的雜質區域358作用為LDD區域。在此實施例中，使用磷作為具有第二導電類型的雜質元素，因此第二導電類型為n-型；然而，所揭示之本發明的實施例不限於此。
注意，儘管於此範例中為形成LDD區域，但所揭示之本發明的實施例不限於此。不一定必須形成LDD區域。在此情況中，不需要形成雜質區域358的步驟。於此，利用此處所說明的以閘極電極375作為遮罩形成作為LDD區域的雜質區域358作為範例，然而，所揭示之本發明的實施例不限於此。可在雜質區域358作為LDD區域之後形成閘極電極。在此情況中，使用LDD區域重疊於閘極電極的結構。
接著，於絕緣層154之上形成遮罩156以覆蓋半導體層352，且部分覆蓋半導體層152，然後將具有第一導電類型的雜質元素加入半導體層152的一部份中。因此可形成具有第一導電類型的半導體區域158(見圖20C)。於此，加入硼作為具有第一導電類型的雜質元素，因此第一導電類型為p-型，但是所揭示之本發明的實施例不限於此。可使用鋁等作為具有第一導電類型的雜質元素。或者，在第一導電類型為n-型的情況中，可使用磷、砷等。以類似於遮罩340等的方式形成遮罩156。
明確而言，在40kV的加速電壓之下，利用B2H6作為來源氣體而加入硼，且摻雜率為1.0×1016cm-2。可根據必需特性而適當改變加入雜質元素的條件。當減少摻雜率時，則光電轉換元件的暗電流有減少的傾向。這是因為當雜質元素以低摻雜率的條件加入時，則損害小，因此不會產生缺陷所造成的電流，而當雜質元素以高摻雜率加入時，則對半導體層152的損害大，因此會產生缺陷所造成的載子陷阱。另一方面，較佳者為摻雜率很大以使電晶體的電阻很小。因此，光電轉換元件及電晶體的雜質加入步驟可根據必須特性而分離實施。注意，在形成具有第一導電類型的半導體區域158之後，移除遮罩156。
注意，在形成p-通道電晶體作為電晶體的情況中，可在形成具有第一導電類型的半導體區域58的相同時序形成p-通道電晶體的雜質區域。
之後，於絕緣層154之上形成遮罩160以部份覆蓋半導體層152及半導體層352，然後加入具有第二導電類型的雜質元素至部份半導體層152及部份半導體層352。注意，以更高的濃度將具有與前一步驟中所加入的該雜質元素相同的導電類型的雜質元素加入半導體層352中。因此，於半導體層152形成具有第二導電類型的半導體區域162以用於光電轉換元件，同時，形成具有光電轉換效應的半導體區域164，於該區域中，不加入具有第一導電類型的雜質元素及第二導電類型的雜質元素。此外，在用於電晶體的半導體層352中，形成具有第二導電類型的源極區域323及汲極區域324，於雜質區域358形成被遮罩160覆蓋的LDD區域328及LDD區域329，並於LDD區域328與LDD區域329之間形成通道形成區域322(見圖20D)。第二導電類型與第一導電類型不同。換而言之，當第一導電類型為p-型時，第二導電類型為n-型；而當第一導電類型為n-型時，第一導電類型為p-型。於此，使用磷作為具有第二導電類型的雜質元素，因此第二導電類型為n-型。作為具有n-型導電的雜質元素，除了磷之外，可以使用砷。以類似於形成遮罩340等的方式形成遮罩160。
明確而言，可利用PH3作為來源氣體，在40kV的加速電壓之下，以5.0×1015cm-2的摻雜率加入磷。取決於所需特性可以適當改變加入雜質元素的條件。類似於加入具有第一導電類型的雜質元素的情況，當減少摻雜率時，可以減少光電轉換元件的暗電流。在形成具有第二導電類型的半導體區域162之後，移除遮罩160。
注意，實施如上述的具有第一導電類型的雜質元素的加入及具有第二導電類情的雜質元素的加入，以使具有光電轉換效應的半導體區域164的寬度為0.1μm至20μm，較佳為3μm至10μm。不言可知，如果遮罩156及遮罩160的精確度容許，則半導體區域164的寬度可為0.1μm或更小。
接著，形成絕緣層166以覆蓋半導體層152、半導體層352、電極375及絕緣層154(見圖21A)。儘管不一定需要在用於光電轉換元件的半導體層152之上設置絕緣層166，但是當有形成絕緣層166時，可以避免雜質(例如鹼金屬或是鹼土金屬)進入半導體層152。此外，可以平坦化將形成的光電轉換元件的表面。更進一步，當在用於光電轉換元件的半導體層152及用於電晶體的半導體層352之上形成一層絕緣層時，可以使形成接觸孔的條件為均勻。
接著，在絕緣層154及絕緣層166中形成接觸孔168、接觸孔170、接觸孔368、接觸孔370，以部份暴露半導體層152及半導體層352(見圖21B)。於此，明確而言，形成接觸孔168及接觸孔170以部份暴露具有第一導電類型的半導體區域158及具有第二導電類型的半導體區域162。此外，形成接觸孔368及接觸孔370以暴露源極區域323及汲極區域324。可藉由蝕刻處理等，在選擇性地形成遮罩之後形成接觸孔168、接觸孔170、接觸孔368、接觸孔370。可使用以CHF3及He的混合氣體作為蝕刻氣體的乾式蝕刻作為蝕刻處理，然而，所揭示之本發明的實施例不限於此。
形成並圖案化經由接觸孔而與半導體層152及半導體層352接觸的導通層，以形成第一電極172、第二電極174、電極376、電極377(見圖21C)。形成第一電極172、第二電極174、電極376、電極377的導通層可藉由CVD法、噴濺法、蒸鍍法等而形成。明確而言，做為導通層的材料，可使用鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、銣(Nd)、碳(C)、矽(Si)等。此外，可使用包含上述材料做為主成分的合金，或是包含上述材料的化合物。注意，導通層可具有單層結構或是疊層結構。
包含鋁作為主成分的合金範例可以是包含鋁作為主成分且亦包含鎳的合金。此外，包含鋁作為主成分且亦包含鎳，並包含碳及矽其中一或二者的合金亦可作為範例。因為鋁及矽化鋁(Al-Si)具有低阻抗且價廉，因此鋁及矽化鋁適用於形成第一電極172、第二電極174、電極376、電極377的材料。詳細而言，較佳者為矽化鋁，因其可避免於圖案化時的光阻烘烤所造成的凸丘。更進一步，可使用以大約0.5%的Cu混合於鋁來取代矽的材料。
在以疊層結構形成導通層，以使第一電極172、第二電極174、電極376、電極377的各者皆具有疊層結構的情況中，可使用例如障壁膜、矽化鋁膜、障壁膜的疊層結構；障壁膜、矽化鋁膜、氮化鈦膜、障壁膜的疊層結構等。注意，障壁膜指的是使用鈦、鈦的氮化物、鉬、鉬的氮化物等材料形成的薄膜。藉由形成導通膜以使矽化鋁膜夾設於障壁膜之間，則可更進一步避免鋁或是矽化鋁的凸丘產生。當使用鈦形成障壁膜時，其為具有高還原特性的元素，則即使於具有第一導電類型的半導體區域158、具有第二導電類型的半導體區域162、源極區域323、汲極區域324之上形成氧化物薄膜，仍能藉由障壁膜所包含的鈦而還原氧化物薄膜，因此可獲得具有第一導電類型的半導體區域158與第一電極172之間的較佳接觸、具有第二導電類型的半導體區域162與第二電極174之間的較佳接觸、源極區域323與電極376之間的較佳接觸、汲極區域324與電極377之間的較佳接觸。或者，亦有可能堆疊多數個障壁膜。在此情況中，舉例而言，可以使用從底部開始堆疊的鈦、氮化鈦、矽化鋁、鈦、氮化鈦的五層結構，或是多於五層的疊層結構。
可使用以WF6氣體及SiH4氣體的化學氣相沉積法形成矽化鎢做為導通層。或者，藉由WF6的氫還原形成鎢做為導通層。
在此種方式中，可於透光基板100之上形成光電轉換元件180及電晶體380。
[光電轉換元件的特性]
接著，說明根據上述方法所獲得的光電轉換元件的特性(亮度-電流特性)的範例(見圖22)。在圖22中，垂直軸代表電流(A)，水平軸代表照射該元件的光線的亮度(cd/m2)。
於此，包含具有不同薄膜厚度的半導體層的三種光電轉換元件(也就是使用玻璃基板做為基板：玻璃上的c-Si的光電轉換元件)是研究主題，根據此實施例中的方法製造該等半導體層。半導體層的厚度各為不同：60nm(玻璃上的c-Si)、100nm(玻璃上的c-Si)、145nm(玻璃上的c-Si)。除了厚度之外的其他條件為相同。更進一步，當施加0.5V的反向偏壓時實施量測。
從圖22可看出，在根據此實施例所製造的個別光電轉換元件受相同強度的光線照射時，隨著半導體層的厚度越厚，則光電轉換元件中的電流隨之增加。可看出在具有厚度為145nm(玻璃上的c-Si)的半導體層的光電轉換元件中的電流大約是具有厚度60nm(玻璃上的c-Si)的半導體層的光電轉換元件中的電流的1.7倍。
以此方式，當利用具有大厚度的單晶半導體層於透光基板上形成光電轉換元件時，則可提高光電轉換效率及元件特性。因此可以改善光感測器的靈敏度。此外，可以微型化光感測器。
在此實施例中，光電轉換元件180及電晶體380係利用相同步驟形成於透光基板100之上。因此，可以減少遮罩的數目並增加產量。
本實施例中所說明的光電轉換元件180及電晶體380可用於顯示裝置，其中具有光感測器的各個像素排列成例如矩陣。顯示裝置包含具有一個光感測器及一個顯示元件的像素。舉例而言，電晶體380可用為像素電晶體，其電連接於顯示元件所包含的像素電極，並可控制顯示元件的驅動，且光電轉換元件180可用為光感測器。
在此實施例中，當製造光電轉換元件180及電晶體380時，使用根據實施例1所述的SOI基板之製造方法所製造的SOI基板，其中絕緣層112及單晶半導體層118設置於基板100之上。藉由根據SOI基板的製造步驟而實施部份減薄單晶半導體層的步驟，可製造光電轉換元件，同時根據SOI基板的製造步驟設置單晶半導體層的大部份。更進一步，可利用被減薄厚度的單晶導體層的一部份形成電晶體。因此，可有效地利用根據SOI基板的製造步驟所設置的單晶半導體層，以減少關閉狀態的電晶體漏電流，並提高光電轉換元件的光電轉換效率。在電晶體用作為像素電晶體的情況中，可減少像素電晶體於關閉狀態時的漏電流，並可使像素容量較小。因此，可以改善像素的孔徑比。
注意，此實施例中所述之結構可適當組合於其他實施例中所述的任何結構而使用之。
[實施例6]
在此實施例中，說明設有光電轉換元件及電晶體的半導體裝置的另一製造方法。在此製造方法中，部份改變(增加或是減少)單晶半導體層的厚度。首先，根據SOI基板的製造步驟，製備SOI基板，其中絕緣層112及單晶半導體層118設於基板100之上。
於此，實施減薄整體單晶半導體層118的步驟。為了要減薄單晶半導體層118，實施乾式蝕刻或是濕式蝕刻其中一者或是組合使用之。藉由減薄單晶半導體層118，可使單晶半導體層118之厚度適用於電晶體。舉例而言，單晶半導體層118的厚度可為5nm到100nm。
接著，於單晶半導體層118之上形成非晶半導體層390(見圖24A)。注意，在形成非晶半導體層390之前，將形成於單晶半導體層118之上的氧化物層，例如原生氧化物層移除。這是因為若氧化物層形成，則氧化物層位於單晶半導體層118與非晶半導體層390之間，會干擾稍後將實施的熱處理時的固相成長。可利用包含氟化酸的溶液移除氧化物層。詳細而言，可利用氟化酸實施該處理，直到單晶半導體層118的表面顯示出抗水性為止。可藉由抗水性而更加確認已從單晶半導體層118的表面移除氧化物層。此外，在形成非晶半導體層390之前，可藉由使用NF3、N2的混合氣體，或是NF3、O2的混合氣體的表面蝕刻來移除單晶半導體層118之上的氧化物層。
可利用形成單晶半導體層118的半導體材料來形成非晶半導體層390，例如可藉由電漿CVD法形成非晶矽層、非晶鎵層等。單晶半導體層118非晶矽層390的總厚度為145nm或更多，較佳者為200nm或更多。當考慮週期時間及產量(例如薄膜形成時間及薄膜形成成本)時，較佳者為總厚度在200nm至1000nm。
接著，於非晶半導體層390之上形成遮罩341。使用遮罩341圖案化非晶半導體層390以形成導型非晶半導體層391(見圖24B)。可藉由使用光阻材料等的光微影而形成遮罩341。更進一步，可使用濕式蝕刻或是乾式蝕刻作為蝕刻處理。注意，可在圖案化非晶半導體層390之後利用用於圖案化非晶半導體層390的遮罩341實施單晶半導體層118的減薄步驟。
更進一步，在圖案化非晶半導體層390的步驟中，不一定必需移除未被遮罩341覆蓋的全部非晶半導體層。在此情況中，形成被遮罩341覆蓋的第一非晶半導體層及厚度小於第一非晶半導體層的第二非晶半導體層。
然後島形非晶半導體層391接受熱處理，以實施島形非晶半導體層391的固相長晶，藉此於形成非晶半導體層391的區域形成第一單晶半導體區域392及厚度小於第一單晶半導體區域392的第二單晶半導體區域393(見圖24C)。
藉由熱處理，可實施非晶半導體層391的固相長晶，因此可達成非晶半導體層391的單一結晶化。在非晶半導體層391的固相長晶中，單晶半導體層118作為種晶，且對於設於單晶半導體層118之上的非晶半導體層391實施單一結晶化。
可利用熱處理設備(例如快速熱退火(RTA)、鎔爐、毫米波加熱裝置等)時施用於固相長晶的熱處理。此外，可藉由雷射束照射或是熱電漿噴射照射實施熱處理。作為熱處理設備的加熱方法，可使用電阻加熱法、燈式加熱法、氣體加熱法、無線電波加熱法等。注意，RTA為一種快速熱處理(RTP)設備。
大致上而言，鎔爐為外部加熱法，且以熱平衡狀態加熱腔室的內部及產品。另一方面，RTA用於瞬間加熱(快閃式加熱)，並直接將能量給予產品以於非熱平衡狀態加熱腔室及產品。作為RTA設備，可使用藉由燈式加熱法的燈式快速熱退火(LRTA)設備、藉由氣體加熱法的氣體快速熱退火(GRTA)等。LRTA設備為藉由從該燈(例如鹵素燈、金屬鹵化物燈、氙氣電弧燈、碳電弧燈、高壓鈉燈、高壓水銀燈等)產生的光線的照射而加熱產品的設備。GRTA設備為藉由從上述的燈具所發射的光線照射而加熱氣體，並藉由從上述的燈具所發射的光線照射而將該加熱氣體所產生的熱傳導而加熱產品。對於氣體方面而言，可使用不與熱處理的產品起反應的鈍氣，例如稀有氣體，例如氮氣、氬氣等。此外，LRTA設備及GRTA設備可設有不只能從燈具所產生的熱傳導或是熱輻射而加熱產品，還能從加熱器(例如電阻加熱器)產生的熱傳導或是熱輻射而加熱產品的裝置。毫米波加熱裝置是藉由毫米波的輻射而加熱產品的一種裝置。毫米波加熱裝置可設有利用加熱器(例如電阻加熱器)產生的熱傳導或是熱輻射而加熱產品的裝置。
當使用RTA設備時，較佳者為處理溫度為500℃至750℃，且處理時間為0.5分鐘至3分鐘。當使用鎔爐時，較佳者為處理溫度為500℃至600℃，且處理時間為1小時至4小時。
舉例而言，使用單晶矽層作為單晶半導體層118，且形成非晶矽層作為非晶半導體層390。使用RTA設備並於處理溫度為750℃、處理時間為3分鐘的條件之下實施加熱處理，藉此實施非晶矽層的固相長晶，並可獲得單晶矽層。
以此方式，可於單晶半導體層的一部份之上形成非晶半導體層，並可實施非晶半導體層的固相長晶，藉此可部份加厚單晶半導體層。可利用加厚的單晶半導體區域392形成光電轉換元件，並利用厚度小於單晶半導體區域392的單晶半導體區域393形成電晶體。光電轉換元件及電晶體的後續步驟能以類似於其他實施例中所述的步驟實施。在單晶半導體層用於光電轉換層的情況中，可以藉由增加薄膜厚度而改善光電轉換效率。
在此實施例中，當製造光電轉換元件及電晶體時，使用根據實施例1所述的SOI基板的製造步驟，其中於基板100之上設置絕緣層112及單晶半導體層118。藉由對於根據SOI基板的製造步驟中的單晶半導體層實施部份加厚的步驟，光電轉換元件的厚度選擇變寬，且可改善包含該光電轉換元件及該電晶體的半導體裝置的光感測器的靈敏度。此外，可以微型化光感測器，且可改善掃描的功能。更進一步，可以增進光感測器的回應，例如，在使用光感測器做為觸控螢幕的情況中，可以增進觸控螢幕的回應速度，因而能改善其之可操作性。可將包含於電晶體中的單晶半導體層形成為具有適用於電晶體的厚度。因此，根據SOI基板的製造步驟所設置的單晶半導體層可以被有效地利用，因此可以減少電晶體於關閉狀態的漏電流，且能提高光電轉換元件的光電轉換效率。在此情況中，當使用電晶體作為像素電晶體時，可以減少電晶體於關閉狀態時的漏電流，因此能使像素容量較小。因此，可以改善像素的孔徑比。
注意，此實施例中所述的結構可與其他實施例中所述的任何結構適當組合使用之。
[實施例7]
在此實施例中，參照圖式說明半導體裝置及其製造方法的範例。詳細而言，說明一種具有光電轉換元件及電晶體的半導體裝置及其之製造方法，其中製造n-通道電晶體及p-通道電晶體作為電晶體。
[結構]
有關所揭示之本發明的實施例之光電轉換元件180、n-通道電晶體380、p-通道電晶體385設置於透光基板100之上(見圖25A及25B)。於此，圖25B相當於沿著圖25A的直線A-B所取的橫剖面圖。
光電轉換元件180包含第一島形單晶半導體層152，其包含具有光電轉換效應的半導體區域164、具有第一導電類型(於此為p-型導電)的半導體區域158、具有第二導電類型(於此為n-型導電)的半導體區域162；用以覆蓋第一島形單晶半導體層152的絕緣層154及絕緣層166；第一電極172，電連接於具有第一導電類型的半導體區域158；及第二電極171，電連接於具有第二導電類型的半導體區域162。
n-通道電晶體380包含第二島形單晶半導體層352，其包含通道形成區域322、源極區域323、汲極區域324、LDD區域328、LDD區域329；絕緣層154，其作為第二單晶半導體層352之上的閘極絕緣膜；設於絕緣層154之上的閘極電極；覆蓋閘極電極375的絕緣層166；電連接於源極區域323的電極376；及電連接於汲極區域324的電極377。注意，在此實施例中說明包含LDD區域328、LDD區域329的n-通道電晶體380作為範例，然而，所揭示之本發明的實施例不限於此。不一定必須設置LDD區域。此外，儘管從上述說明看來，在此實施例中為說明LDD區域不重疊於閘極電極的範例，但可替換性地使用其中LDD區域重疊於閘極電極的結構。
p-通道電晶體385包含島形第三單晶半導體361，其包含通道形成區域332、源極區域333、汲極區域334；作用於第三單晶半導體層361之上的閘極絕緣膜的絕緣層154；絕緣層154之上的閘極電極374；覆蓋閘極電極374的絕緣層166；電極378，電連接於源極區域333；及電極379，電連接於汲極區域334。注意，此實施例中的p-通道電晶體385不包含LDD區域，然而，所揭示之本發明的實施例不限於此。仍然可以設置LDD區域。
於此，包含於光電轉換元件180之中的第一單晶半導體層152的厚度大於n-通道電晶體380所包含的第二單晶半導體層352的厚度及p-通道電晶體所包含的第三單晶半導體361的厚度。
絕緣層112設置於基板100與光電轉換元件180、電晶體380及電晶體358之間。絕緣層具有將光電轉換元件180、電晶體380及電晶體385固定於基板100的功能。
[光電轉換元件及電晶體的製造步驟]
接著，說明光電轉換元件180、n-通道電晶體380及p-通道電晶體385的製造步驟。首先，根據實施例1所述的SOI基板的製造步驟製備其中絕緣層112及單晶半導體層118設置於基板100之上的SOI基板(見圖26A)。
然後於單晶半導體層118之上形成遮罩340。藉由使用遮罩340的蝕刻，可部份減少單晶半導體層的厚度，因此可形成被遮罩340覆蓋的第一單晶半導體區域311及厚度小於第一單晶半導體區域311的第二單晶半導體區域321(見圖26B)。
之後，於第一單晶半導體區域311及第二單晶半導體區域321之上形成遮罩150、遮罩350、遮罩360，並利用遮罩150、遮罩350、遮罩360圖案化第一單晶半導體區域311及第二單晶半導體區域321。以此方式，形成用於光電轉換元件的第一島形半導體層152、用於n-通道電晶體的第二島形半導體層352、及用於p-通道電晶體的第三單晶半導體層361(見圖26C)。
接著，形成絕緣層154以覆蓋半導體層152、半導體層352及半導體層361(見圖26D)。
然後，於絕緣層154之上形成導通膜並將其處理(圖案化)為預定形狀，以分別於半導體層352及半導體層361之上形成作為電晶體的閘極電極的電極375及電極374(見圖27A)。可在半導體層352及半導體層361之上形成作為電晶體的閘極電極的電極375及電極374的同時於半導體層152之上形成電極。
然後，於絕緣層154之上形成遮罩356以覆蓋半導體層152及半導體層361，並利用遮罩356及作為遮罩的電極375將具有第二導電類型的雜質元素加入至半導體層352。以類似於遮罩340等的方式形成遮罩356。
明確而言，用以加入雜質元素，例如可於40kV的加速電壓之下利用PH3作為來源氣體，以1.0×1013cm-2的摻雜率加入磷。取決於需要的特性可以適當改變加入雜質元素的條件。於形成雜質區域358之後，可以移除遮罩356。
因此，可形成具有第二導電類型的雜質區域358(見圖27B)。雜質區域358的一部份作用為LDD區域。在此實施例中，使用磷作為具有第二導電類型的雜質元素，且第二導電類型為n-型，然而，所揭示之本發明的實施例不限於此。
接著，於絕緣層154之上形成遮罩156以覆蓋半導體層352，並部份覆蓋半導體層152。然後，利用遮罩156及作為遮罩的電極374加入具有第一導電類型的雜質元素至半導體層152的一部份及半導體層361的一部份。因此，可形成具有第一導電類型的半導體區域158。此外，於用作為p-通道電晶體的半導體層361形成源極區域333及汲極區域334，並於源極區域333與汲極區域334之間形成通道形成區域332(見圖27C)。在此實施例中，加入硼作為具有第一導電類型的雜質元素，因此第一導電類型為p-型，然而，所揭示之本發明的實施例不限於此。
明確而言，舉例而言，可利用B2H6作為來源氣體，在40kV的加速電壓之下，以大約1.0×1016cm-2的摻雜率加入硼。可根據需要的特性而適當改變加入雜質元素的條件。當減少光電轉換元件中的摻雜率時，暗電流有減少的傾向。這是因為當以低摻雜率的條件加入雜質元素時，損害很小，所以不會因為缺陷而造成電流，但是當以高摻雜率加入雜質元素時，對於半導體層152的損害很大，因此會因為缺陷而造成載子陷阱。另一方面，較佳者為摻雜率很大，並減少電晶體中的電阻。因此，可以取決於需要的特性而分別實施光電轉換元件及電晶體的雜質加入步驟。注意，在形成具有第一導電類型的半導體區域158、源極區域333、汲極區域334之後移除遮罩156。
之後，於絕緣層154之上形成遮罩160以部份覆蓋半導體層152及半導體層352，並覆蓋半導體層361，然後將具有第二導電類型的雜質元素加入半導體層152的一部份及半導體層352的一部份中。注意，以較高濃度將具有之導電類型與在前一步驟中所加入之雜質元素所具有之導電類型相同者半導體層352中。因此，可於用做為光電轉換元件的半導體層152中形成具有第二導電類型的半導體區域162及具有光電轉換效應的半導體區域164，於半導體區域164中並未加入具有第一導電類型的雜質元素及具有第二導電類型的雜質元素。此外，於用作為n-通道電晶體的半導體層352中形成具有第二導電類型的源極區域323及汲極區域324，於被遮罩160覆蓋的雜質區域358形成LDD區域328及LDD區域329，且於LDD區域328與LDD區域329之間形成通道形成區域322(見圖27D)。
明確而言，舉例來說，可利用PH3作為來源氣體，在40kV的加速電壓之下，以5.0×1015cm-2的摻雜率加入磷。取決於需要的特性可適當改變加入雜質元素的條件。以類似於加入具有第一導電類型的雜質元素的情況，當減少摻雜率時，可抑制光電轉換元件中的暗電流。於形成具有第二導電類型的半導體區域162之後移除遮罩160。
注意，實施具有第一導電類型的雜質元素的加入及具有第二導電類型的雜質元素的加入，以使具有光電轉換效應的半導體區域164的寬度為0.1μm至20μm，較佳為3μm至10μm。不言可知，若遮罩156及遮罩160的處理精度允許，半導體區域164的寬度可為0.1μm或更小。
然後，形成絕緣層166以覆蓋半導體層152、半導體層352、半導體層361、電極375、電極374、絕緣層154(見圖28A)。
接著，於絕緣層154及絕緣層166中形成接觸孔168、接觸孔170、接觸孔368、接觸孔370、接觸孔371及接觸孔372，以部份暴露半導體層152、半導體層352及半導體層361(見圖28B)。
然後，形成經由接觸孔與半導體層152、半導體層352及半導體層361接觸的導通層。圖案化導通層以形成第一電極172、第二電極174、電極376、電極377、電極378及電極379(見圖28C)。
在此實施例中，於透光基板100之上利用相同步驟形成光電轉換元件180、n-通道電晶體380及p-通道電晶體385。因此，比起分別實施光電轉換元件及電晶體的形成的情況，可以減少遮罩的數目並可增進產量。
在此實施例中所述之光電轉換元件180、n-通道電晶體380及p-通道電晶體385可用作為顯示裝置，其中具有光感測器的像素排列成例如矩陣。舉例而言，n-通道電晶體380及p-通道電晶體385可用於周邊驅動電路及像素電晶體，其控制顯示元件的驅動，且光電轉換元件180可用作為光感測器。
在此實施例中，當製造光電轉換元件180、n-通道電晶體380、p-通道電晶體385時，使用根據實施例1中所述的SOI基板的製造步驟所製造的SOI基板，其中絕緣層112及單晶半導體層118設置於基板100之上。藉由實施部份減薄根據SOI基板的製造步驟而設置的單晶半導體層的步驟，則可於根據SOI基板的製造步驟而設置單晶半導體層的大部分厚度時，形成光電轉換元件。更進一步，可以利用被部份減薄的單晶半導體層的一部份而形成電晶體。因此，可以有效地利用根據SOI基板的製造步驟所設置的單晶半導體層，以減少電晶體於關閉狀態的漏電流，並提高光電轉換元件的光電轉換效率。在使用電晶體作為像素電晶體的情況中，可以減少電晶體於關閉狀態的漏電流，因此可使像素容量較小。因此，可以改善像素之孔徑比。
注意，此實施例中所述的結構可以適當組合於其他實施例中所述的任何結構而使用之。
本申請案係根據於2009年8月25日向日本專利局提出申請的日本申請案第2009-194223號，在此以參考資料方式包含其之全部內容。
100．．．透光基板
110．．．單晶半導體基板
112．．．絕緣層
114．．．脆化區域
116．．．單晶半導體層
118．．．單晶半導體層
130．．．雷射光
150．．．遮罩
152．．．島形半導體層
154．．．絕緣層
156．．．遮罩
158．．．半導體區域
160．．．遮罩
162．．．半導體區域
164．．．半導體區域
166．．．絕緣層
168．．．接觸孔
170．．．接觸孔
172．．．第一電極
174．．．第二電極
180．．．光電轉換元件
190．．．電晶體
202．．．絕緣層
204．．．阻光層
206．．．絕緣層
208．．．島形阻光層
210．．．像素顯示區域
212．．．絕緣層
214．．．絕緣層
216．．．絕緣層
250．．．遮罩
252．．．遮罩
311．．．第一單晶半導體區域
321．．．第二單晶半導體區域
322．．．通道形成區域
323．．．源極區域
324．．．汲極區域
328．．．LDD區域
329．．．LDD區域
332．．．通道形成區域
333．．．源極區域
334．．．汲極區域
340．．．遮罩
341．．．遮罩
345．．．電極
350．．．遮罩
352．．．單晶半導體層
356．．．遮罩
358．．．雜質區域
361．．．第三單晶半導體層
368．．．接觸孔
370．．．接觸孔
371．．．接觸孔
372．．．接觸孔
374．．．閘極電極
375．．．閘極電極
376．．．電極
377．．．電極
378．．．電極
379．．．電極
380．．．電晶體
385．．．電晶體
390．．．非晶半導體層
391．．．島形非晶半導體層
392．．．第一單晶半導體區域
393．．．第二單晶半導體區域
500．．．絕緣層
502．．．彩色濾波器
504．．．光源
506．．．物體
508．．．光線
510．．．反射光
圖1A為平面圖，圖1B為顯示半導體裝置的範例的橫剖面圖；
圖2A至2F為顯示製造用於半導體裝置的SOI基板的方法的範例的橫剖面圖；
圖3A至3C為顯示製造用於半導體裝置的SOI基板的方法的範例的橫剖面圖；
圖4A至4H為顯示製造半導體裝置的方法的範例的橫剖面圖；
圖5顯示光電轉換元件的劑量與電流之間的關係；
圖6為顯示光電轉換元件的亮度-電流特性的圖表；
圖7A為平面圖，圖7B為顯示半導體裝置的範例的橫剖面圖；
圖8為顯示半導體裝置的範例的橫剖面圖；
圖9A至9G為顯示製造用於半導體裝置的SOI基板的方法的範例的橫剖面圖；
圖10A至10H為顯示製造SOI基板及半導體裝置的方法的範例的橫剖面圖；
圖11A至11H為顯示製造半導體裝置的方法的範例的橫剖面圖；
圖12A及12B為顯示半導體裝置的範例的平面圖；
圖13A至13G為顯示製造用於半導體裝置的SOI基板的方法的範例的橫剖面圖；
圖14A至14F為顯示製造SOI基板及半導體裝置的方法的範例的橫剖面圖；
圖15A至15G為顯示製造用於半導體裝置的SOI基板的方法的範例的橫剖面圖；
圖16A至16H為顯示製造SOI基板及半導體裝置的方法的範例的橫剖面圖；
圖17A至17H為顯示製造半導體裝置的方法的範例的橫剖面圖；
圖18A為平面圖，圖18B為顯示半導體裝置的範例的橫剖面圖；
圖19A至19D為顯示製造半導體裝置的方法的範例的橫剖面圖；
圖20A至20D為顯示製造半導體裝置的方法的範例的橫剖面圖；
圖21A至21C為顯示製造SOI基板及半導體裝置的方法的範例的橫剖面圖；
圖22為顯示光電轉換元件的亮度-電流特性的圖表；
圖23A為平面圖，圖23B為顯示半導體裝置的範例的橫剖面圖；
圖24A至24C顯示製造半導體裝置的方法的範例的橫剖面圖；
圖25A為平面圖，圖25B為顯示半導體裝置的範例的橫剖面圖；
圖26A至26D為顯示製造半導體裝置的方法的範例的橫剖面圖；
圖27A至27D為顯示製造半導體裝置的方法的範例的橫剖面圖；及
圖28A至28C為顯示製造半導體裝置的方法的範例的橫剖面圖。
100．．．透光基板
112．．．絕緣層
154．．．絕緣層
158．．．半導體區域
162．．．半導體區域
164．．．半導體區域
166．．．絕緣層
172．．．第一電極
174．．．第二電極
180．．．光電轉換元件

Claims (16)

  1. 一種半導體裝置，包含：一透光基板；一絕緣層，於該透光基板之上；及一光電轉換元件，於該絕緣層之上，其中，該光電轉換元件包含：一單晶半導體層，包含具有一光電轉換效應的一半導體區域、具有一P型導電類型的一半導體區域、及具有一N型導電類型的一半導體區域；一第一電極，電連接於具有該P型導電類型的該半導體區域；及一第二電極，電連接於具有該N型導電類型的該半導體區域。
  2. 如申請專利範圍第1項所述之半導體裝置，其中，該絕緣層為包含有機矽烷的一氧化矽薄膜。
  3. 如申請專利範圍第1項所述之半導體裝置，其中，一電晶體設置於該絕緣層之上。
  4. 一種半導體裝置，包含：一透光基板；一第一絕緣層，於該透光基板之上；一阻光層，選擇性地形成於該第一絕緣層之上；一第二絕緣層，於該阻光層之上；及一光電轉換元件，於該第二絕緣層之上，其中，該光電轉換元件包含： 一單晶半導體層，包含具有一光電轉換效應的一半導體區域、具有一P型導電類型的一半導體區域、及具有一N型導電類型的一半導體區域；一第一電極，電連接於具有該P型導電類型的該半導體區域；及一第二電極，電連接於具有該N型導電類型的該半導體區域。
  5. 如申請專利範圍第4項所述之半導體裝置，其中，該第二絕緣層為包含有機矽烷的一氧化矽薄膜。
  6. 如申請專利範圍第4項所述之半導體裝置，其中，一電晶體設置於該第二絕緣層之上。
  7. 一種半導體裝置，包含：一透光基板；一絕緣層，於該透光基板之上；及一光電轉換元件及一電晶體，於該絕緣層之上，其中，該光電轉換元件包含：一第一單晶半導體層，包含具有一光電轉換效應的一半導體區域、具有一P型導電類型的一半導體區域、及具有一N型導電類型的一半導體區域；一第一電極，電連接於具有該P型導電類型的該半導體區域；及一第二電極，電連接於具有該N型導電類型的該半導體區域，其中，該電晶體包含： 一第二單晶半導體層，包含一通道形成區域、一源極區域及一汲極區域；一閘極絕緣膜，於該第二單晶半導體層之上；一閘極電極，於該閘極絕緣膜之上；一源極電極，電連接於該源極區域；及一汲極電極，電連接於該汲極區域，其中，該第一單晶半導體層及該第二單晶半導體層形成於該絕緣層之上，及其中，該第一單晶半導體層的厚度大於該第二單晶半導體層的厚度。
  8. 如申請專利範圍第7項所述之半導體裝置，其中，該絕緣層為包含有機矽烷的一氧化矽薄膜。
  9. 一種包含一光電轉換元件的一半導體裝置的製造方法，包含以下步驟：以離子照射一單晶半導體基板，以於該單晶半導體基板中形成一脆化區域；利用夾設於之間的一絕緣層結合該單晶半導體基板及一透光基板；於該脆化區域分離該單晶半導體基板，以於該透光基板之上形成一單晶半導體層；處理該單晶半導體層以形成一島形單晶半導體層；選擇性地加入一第一雜質元素及一第二雜質元素至該島形單晶半導體層中，以形成具有一光電轉換效應的一半導體區域、具有一P型導電類型的一半導體區域及具有一 N型導電類型的一半導體區域；形成電連接於具有該P型導電類型的該半導體區域的一第一電極；及形成電連接於具有該N型導電類型的該半導體區域的一第二電極。
  10. 如申請專利範圍第9項所述之製造方法，其中，該絕緣層為包含有機矽烷的一氧化矽薄膜。
  11. 一種包含一光電轉換元件的一半導體裝置的製造方法，包含以下步驟：以離子照射一單晶半導體基板，以於該單晶半導體基板中形成一脆化區域；於一透光基板之上形成一第一絕緣層，並於該第一絕緣層之上形成一阻光層；結合該單晶半導體基板及形成有該阻光層的該透光基板，其中夾設一第二絕緣層；於該脆化區域分離該單晶半導體基板，以於該透光基板之上形成一單晶半導體層；處理該單晶半導體層，以形成一島形單晶半導體層；選擇性地加入一第一雜質元素及一第二雜質元素至該島形單晶半導體層，以形成具有一光電轉換效應的一半導體區域、具有一P型導電類型的一半導體區域、及一具有N型導電類型的一半導體區域；形成電連接於具有該P型導電類型的該半導體區域的一第一電極；及 形成電連接於具有該N型導電類型的該半導體區域的一第二電極。
  12. 如申請專利範圍第11項所述之製造方法，其中，該第二絕緣層為包含有機矽烷的一氧化矽薄膜。
  13. 一種包含一光電轉換元件及一電晶體的一半導體裝置之製造方法，包含以下步驟：以離子照射一單晶半導體基板，以於該單晶半導體基板中形成脆化區域；於一透光基板之上形成一第一絕緣層，並於該第一絕緣層之上形成一阻光層；結合該單晶半導體基板及形成有該阻光層的該透光基板，其中夾設一第二絕緣層；於該脆化區域分離該單晶半導體基板，以於該透光基板之上形成一單晶半導體層；處理該單晶半導體層以形成一第一島形單晶半導體層及一第二島形單晶半導體層；選擇性地加入一第一雜質元素及一第二雜質元素至該第一島形單晶半導體層，以形成具有一光電轉換效應的一半導體區域、具有一P型導電類型的一半導體區域、及具有一N型導電類型的一半導體區域；形成電連接於具有該P型導電類型的該半導體區域的一第一電極；及形成電連接於具有該N型導電類型的該半導體區域的一第二電極； 選擇性地加入該第一雜質元素或是該第二雜質元素至該第二島形單晶半導體層，以形成一通道形成區域、一源極區域及一汲極區域；於該第二島形單晶半導體層之上形成一閘極絕緣膜；於該閘極絕緣膜之上形成一閘極電極；及形成電連接於該源極區域的一源極電極，並形成電連接於該汲極區域的一汲極電極，藉此形成該電晶體。
  14. 如申請專利範圍第13項所述之製造方法，其中該第二絕緣層為包含有機矽烷的一氧化矽薄膜。
  15. 一種包含一光電轉換元件及電晶體的一半導體裝置之製造方法，包含以下步驟：以離子照射一單晶半導體基板以於該單晶半導體基板中形成一脆化區域；於一透光基板之上形成一第一絕緣層，並於該第一絕緣層之上形成一阻光層；處理該阻光層以形成多數個島形阻光層，其包含一第一島形阻光層及一第二島形阻光層；形成具有平坦度的一第二絕緣層以覆蓋該多數個島形阻光層；結合該單晶半導體基板及形成有該第二絕緣層的該透光基板，其中夾設一第三絕緣層；於該脆化區域分離該單晶半導體基板以形成一島形單晶半導體層，其於該透光基板之上重疊於該多數個島形阻光層； 選擇性地加入一第一雜質元素及一第二雜質元素至重疊於該第一島形阻光層的該島形單晶半導體層，以形成具有一光電轉換效應的一半導體區域、具有一P型導電類型的一半導體區域、及具有一N型導電類型的一半導體區域；形成電連接於具有該P型導電類型的該半導體區域的一第一電極；及形成電連接於具有該N型導電類型的該半導體區域的一第二電極，藉此形成該光電轉換元件；選擇性地加入該第一雜質元素或是該第二雜質元素至重疊於該第二島形阻光層的該島形單晶半導體層，以形成一通道形成區域、一源極區域及一汲極區域；於重疊於該第二島形阻光層的該島形單晶半導體層之上形成一閘極絕緣膜；於該閘極絕緣膜之上形成一閘極電極；及形成電連接於該源極區域的一源極電極，並形成電連接於該汲極區域的一汲極電極，藉此形成該電晶體。
  16. 如申請專利範圍第15項所述之製造方法，其中該第二絕緣層為包含有機矽烷的一氧化矽薄膜。
TW099127957A 2009-08-25 2010-08-20 半導體裝置和其製造方法 TWI532202B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009194223 2009-08-25

Publications (2)

Publication Number Publication Date
TW201133909A TW201133909A (en) 2011-10-01
TWI532202B true TWI532202B (zh) 2016-05-01

Family

ID=43623535

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099127957A TWI532202B (zh) 2009-08-25 2010-08-20 半導體裝置和其製造方法

Country Status (5)

Country Link
US (1) US8426231B2 (zh)
JP (1) JP2011071491A (zh)
KR (1) KR20120059509A (zh)
TW (1) TWI532202B (zh)
WO (1) WO2011024629A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011129234A1 (ja) * 2010-04-16 2011-10-20 シャープ株式会社 半導体装置及びその製造方法
KR20120081505A (ko) 2011-01-11 2012-07-19 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP5988291B2 (ja) * 2012-06-13 2016-09-07 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像表示システム
JP6254827B2 (ja) * 2013-11-11 2017-12-27 日本放送協会 積層型集積回路及びその製造方法
JP6572640B2 (ja) * 2015-06-24 2019-09-11 住友電気工業株式会社 半導体受光素子を作製する方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63134557U (zh) * 1987-02-24 1988-09-02
JPH0758306A (ja) * 1993-08-11 1995-03-03 Nec Corp 光センサ素子
JP3655025B2 (ja) 1996-09-04 2005-06-02 株式会社カネカ 薄膜光電変換装置およびその製造方法
JPH10284431A (ja) * 1997-04-11 1998-10-23 Sharp Corp Ｓｏｉ基板の製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
JPH11340496A (ja) * 1998-05-25 1999-12-10 Nippon Telegr & Teleph Corp <Ntt> ｐｉｎ型半導体受光素子
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6720577B2 (en) * 2000-09-06 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002151702A (ja) * 2000-11-15 2002-05-24 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
JP4271413B2 (ja) * 2002-06-28 2009-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100537704B1 (ko) * 2002-07-12 2005-12-20 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 표시 장치
JP4289837B2 (ja) * 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法
US7115488B2 (en) * 2003-08-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8529341B2 (en) * 2004-07-27 2013-09-10 Igt Optically sensitive display for a gaming apparatus
TWI261140B (en) * 2005-05-31 2006-09-01 Au Optronics Corp Display panels
JPWO2006129428A1 (ja) * 2005-05-31 2008-12-25 シャープ株式会社 フォトダイオード及び表示装置
JP4542492B2 (ja) * 2005-10-07 2010-09-15 セイコーエプソン株式会社 電気光学装置及びその製造方法、電子機器、並びに半導体装置
JP2007281316A (ja) * 2006-04-11 2007-10-25 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
US8581260B2 (en) * 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
CN101281912B (zh) * 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
KR101400699B1 (ko) * 2007-05-18 2014-05-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판 및 반도체 장치 및 그 제조 방법
JP4924224B2 (ja) * 2007-06-13 2012-04-25 セイコーエプソン株式会社 光検出器内蔵表示装置及び電子機器
KR101484296B1 (ko) * 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법
US8049253B2 (en) * 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2009014155A1 (en) * 2007-07-25 2009-01-29 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device having the same
US7982250B2 (en) * 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8044464B2 (en) * 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009117455A (ja) * 2007-11-02 2009-05-28 Seiko Epson Corp 半導体装置の製造方法、電気光学装置の製造方法、電子機器の製造方法、半導体装置、電気光学装置および電子機器
JP4574667B2 (ja) * 2007-11-30 2010-11-04 Ｏｋｉセミコンダクタ株式会社 フォトダイオードの製造方法およびそれを用いて形成されたフォトダイオード
US8736587B2 (en) * 2008-07-10 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20110049588A1 (en) 2011-03-03
US8426231B2 (en) 2013-04-23
JP2011071491A (ja) 2011-04-07
TW201133909A (en) 2011-10-01
KR20120059509A (ko) 2012-06-08
WO2011024629A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
TWI515779B (zh) 絕緣層上覆矽（ｓｏｉ）基板之製造方法及ｓｏｉ基板
US8815662B2 (en) Method for manufacturing SOI substrate and semiconductor device
US7883988B2 (en) Method for manufacturing semiconductor substrate
JP2008166828A (ja) 半導体装置及びその作製方法
US8349704B2 (en) Method for manufacturing SOI substrate and SOI substrate
TWI532202B (zh) 半導體裝置和其製造方法
US8735263B2 (en) Method for manufacturing SOI substrate
JP5846727B2 (ja) 半導体基板の作製方法
US8476147B2 (en) SOI substrate and manufacturing method thereof
JP4216003B2 (ja) 半導体装置の作製方法
US8936999B2 (en) Manufacturing method of SOI substrate
US20120045883A1 (en) Method for manufacturing soi substrate
JP2008262942A (ja) 半導体装置の製造方法および半導体装置ならびに表示装置
JP5587107B2 (ja) Ｓｏｉ基板の作製方法
JP5669439B2 (ja) 半導体基板の作製方法
JP2005057045A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置
JP2010103505A (ja) Ｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees