JP4574667B2 - フォトダイオードの製造方法およびそれを用いて形成されたフォトダイオード - Google Patents

フォトダイオードの製造方法およびそれを用いて形成されたフォトダイオード Download PDF

Info

Publication number
JP4574667B2
JP4574667B2 JP2007311080A JP2007311080A JP4574667B2 JP 4574667 B2 JP4574667 B2 JP 4574667B2 JP 2007311080 A JP2007311080 A JP 2007311080A JP 2007311080 A JP2007311080 A JP 2007311080A JP 4574667 B2 JP4574667 B2 JP 4574667B2
Authority
JP
Japan
Prior art keywords
layer
diffusion layer
silicon semiconductor
semiconductor layer
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007311080A
Other languages
English (en)
Other versions
JP2009135314A (ja
Inventor
規之 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2007311080A priority Critical patent/JP4574667B2/ja
Priority to US12/292,165 priority patent/US7932115B2/en
Priority to CN2008101801783A priority patent/CN101447527B/zh
Publication of JP2009135314A publication Critical patent/JP2009135314A/ja
Application granted granted Critical
Publication of JP4574667B2 publication Critical patent/JP4574667B2/ja
Priority to US13/047,934 priority patent/US8399950B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/1443Devices controlled by radiation with at least one potential jump or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type

Description

本発明は、光、特に紫外線を受けて電流を発生させるフォトダイオードの製造方法およびそれを用いて形成されたフォトダイオードに関する。
今日、オゾン層の破壊による紫外線の照射量の増加に伴い、太陽光に含まれる紫外線の人体や環境に与える影響が懸念されるようになってきている。
一般に、紫外線は、波長400nm以下の紫外線領域の視認できない光のことをいうが、長波紫外線(UV−A波:波長約320〜400nm)と、中波紫外線(UV−B波:波長約280〜320nm)と、短波紫外線(UV−C波:波長約280nm以下)とに分類され、これらの波長領域によって人体や環境に与える影響が異なり、UV−A波は皮膚を黒化させ、真皮に達して老化の原因になり、UV−B波は皮膚を炎症させ、皮膚ガンを誘発する虞があり、UV−C波は強い殺菌作用があるがオゾン層で吸収されるとされている。
また、太陽光には、紫外線の他に可視光や赤外線が含まれているため、紫外線を検出するフォトダイオードには、紫外線のみを分離して検出することが求められる。
上記の紫外線の強度を検出するために、従来のフォトダイオードは、シリコンからなる支持基板上に埋込み酸化膜を挟んで150nm程度の厚さのシリコン半導体層を形成したSOI(Silicon On Insulator)構造の半導体ウェハのN型不純物を低濃度に拡散させたシリコン半導体層に、N型不純物を高濃度に拡散させ「E」字状の櫛型に形成したN+拡散層と、P型不純物を高濃度に拡散させ「π」字状の櫛型に形成したP+拡散層との櫛歯部を、N型不純物を低濃度に拡散させたシリコン半導体層を挟んで、噛合わせて横型に対向配置し、N+拡散層およびP+拡散層に電気的に接続する金属配線に所定の電圧を印加して紫外線の強度を検出している(例えば、特許文献1参照。)。
このようなフォトダイオードは、SOI構造の半導体ウェハの埋込み酸化膜上にシリコン半導体層を形成し、そのシリコン半導体層の厚さを150nm程度の厚さとして、可視光を通過させ、紫外線のみを吸収するフォトダイオードを形成しているため、以下に示す知見により、シリコン半導体層と埋込み酸化膜との界面での反射の影響を避けることができず、波長400nm以下の紫外線領域の紫外線の強度を正確に検出することができないという問題がある。
すなわち、発明者は、可視光を通過させ、紫外線の波長領域のみを吸収する、つまり紫外線を選択的に検出できるシリコン半導体層の厚さを計算により求めた。
シリコン中における光吸収率I/Ioは、式(1)に示すベールの法則により表される。
I/Io=exp(−αZ) ・・・・・・・・・・・・・(1)
ここに、αは光吸収係数、Zは光の進入深さ、Iは深さZにおける光強度、Ioは入射光強度を示す。
光吸収係数αの波長依存性を考慮し、式(1)を用いてシリコン半導体層の厚さ(Z)毎に光吸収率I/Ioを求め、シリコン半導体層4の厚さに対する光吸収率I/Ioが10%となる波長を求めると、図8に示すように、波長400nm以下の紫外線領域で選択的に感度を有するようにするためには、シリコン半導体層の厚さを50nm以下の厚さにすればよいことが判る。
上記の計算結果に基づいて、SOI構造の半導体ウェハに、厚さを50nm以下の範囲で様々に変化させたシリコン半導体層を形成し、そのシリコン半導体層に横型のフォトダイオードを形成してこれらの光の波長に対する感度を実験により計測した。
図9はシリコン半導体層4の厚さを40.04nmとしたときのフォトダイオードの感度を示すグラフである。
図9に示すように、厚さを約40nmとしたフォトダイオードにおいては、波長400nm以下の紫外線の波長領域より長い可視光の波長領域(紫色)にサブピーク(図9に示す丸印)が存在し、検出される光電流に可視光の波長領域に反応した光電流が含まれてしまうことが判る。
これは、上記の計算においては、光がシリコン半導体層をそのまま通過すると仮定して計算したが、実際のフォトダイオードにおいては、シリコン半導体層と埋込み酸化膜との界面で光が反射し、光の通過する経路の長さが長くなって紫外線の波長領域より長い波長の可視光と反応し、これがシリコン半導体層に吸収され、サブピークとなって現出するためと考えられる。
このような、サブピークは、更に薄いシリコン半導体層においても現出し、その現出する波長(サブピーク波長という。)を実験により求めた結果を図10に示す。
図10に示すように、サブピーク波長はシリコン半導体層の厚さが薄くなるに従って短くなり、シリコン半導体層の厚さをTsi(単位:nm)とし、サブピーク波長をLs(単位:nm)としたときに、
Ls=2.457Tsi+312.5 ・・・・・・・・・(2)
で表される実験式で近似され、シリコン半導体層と埋込み酸化膜との界面での反射の影響を避けて、波長400nmより長い波長の可視光と反応させないため、つまり可視光の波長領域のサブピークにより、検出された紫外線の強度に可視光の波長領域の光電流が加わることによる誤差を回避するためには、シリコン半導体層の厚さを36nm以下の厚さにすることが必要である。
上記の知見に基づいて、発明者は、特願2007−44465において、SOI構造の半導体ウェハの埋込み酸化膜上に形成された第1のシリコン半導体層に、第1のP−拡散層を挟んで、第1のP+拡散層と、第1のN+拡散層とを対向配置させた第1の感光素子を形成し、第1のシリコン半導体層より厚さの薄い第2のシリコン半導体層に形成した第2のP−拡散層を挟んで、第1のシリコン半導体層に形成した第2のP+拡散層と、第2のN+拡散層とを対向配置させた第2の感光素子とを形成し、第1のシリコン半導体層を30nm以上、36nm以下の範囲で35nmの厚さとし、第2のシリコン半導体層を3nm以上、30nm未満の範囲で10nmの厚さとして、シリコン半導体層と絶縁層との界面での反射の影響を避けながら、紫外線の強度を正確に検出すると共に、第1および第2の感光素子から出力される2種類の出力から演算により3つの波長領域の紫外線を分離してその強度を検出することを可能としたフォトダイオードを提案している。
この場合に、第2のシリコン半導体層の形成は、LOCOS法により素子分離層を形成した後に、第2のP−拡散層の形成領域に、熱酸化法により犠牲酸化膜を形成し、犠牲酸化膜を除去して厚さの薄い第2のシリコン半導体層を形成し、その後に、第1および第2のP−拡散層やP+拡散層、N+拡散層にそれぞれ不純物イオンを注入し、これらを熱処理により拡散させて第1および第2の感光素子を形成している。
特開平7−162024号公報(第4頁段落0025−第5頁段落0035、第2図、第3図)
しかしながら、上述した特願2007−44465においては、最初に第2のP−拡散層の形成領域を薄膜化して第2のシリコン半導体層を形成し、その後に各拡散層に不純物イオンを注入しているため、第2の感光素子の第2のP+拡散層や第2のN+拡散層を形成するための厚い第1のシリコン半導体層に高濃度の不純物イオンの注入時に、薄い第2のP−拡散層の、第2のP+拡散層および第2のN+拡散層とに隣接する領域の上面に表面荒れが生じ、これが要因となって暗電流が増加するという問題が生じた。
本発明は、上記の問題点を解決するためになされたもので、P型高濃度拡散層やN型高濃度拡散層より厚さの薄い低濃度拡散層を有する感光素子を備えたフォトダイオードの暗電流を低減する手段を提供することを目的とする。
本発明は、上記課題を解決するために、絶縁層上のシリコン半導体層に形成された、P型およびN型のいずれか一方の型の不純物を低濃度に拡散させた低濃度拡散層と、P型の不純物を高濃度に拡散させたP型高濃度拡散層と、N型の不純物を高濃度に拡散させたN型高濃度拡散層とを有し、前記低濃度拡散層を挟んで、前記P型高濃度拡散層と前記N型高濃度拡散層とを対向配置した紫外線感光素子を備えたフォトダイオードの製造方法であって、前記シリコン半導体層の前記各拡散層の形成領域に、所定の型の不純物を所定の濃度で注入した後に、前記シリコン半導体層上に、透光性を有する絶縁材料からなる絶縁材料層を形成する工程と、前記絶縁材料を選択的に除去するエッチングにより、前記絶縁材料層の、前記低濃度拡散層の形成領域に、開口部を形成する工程と、前記開口部を有する前記絶縁材料層をマスクとして、シリコンを選択的に除去するエッチングにより、前記低濃度拡散層の形成領域のシリコン半導体層をエッチングして、前記低濃度拡散層の形成領域のシリコン半導体層を、紫外線領域の波長にのみ反応する所定の厚さに薄膜化する工程とを備えることを特徴とする。
これにより、本発明は、P型高濃度拡散層やN型高濃度拡散層を形成するための高濃度の不純物イオンの注入時に、薄いP−拡散層の各高濃度拡散層に隣接する領域の上面に表面荒れが生じることを防止して、各高濃度拡散層より厚さの薄い低濃度拡散層を有する感光素子を備えたフォトダイオードの暗電流を低減することができ、紫外線の強度をより正確に検出することができるという効果が得られる。
以下に、図面を参照して本発明によるフォトダイオードの製造方法の実施例について説明する。
図1は実施例のフォトダイオードの上面を示す説明図、図2は実施例のフォトダイオードの断面を示す説明図、図3ないし図6は実施例のフォトダイオードを備えたフォトICの製造方法を示す説明図である。
なお、図2は図1のA−A断面線に沿った断面図である。
図1、図2において、1はフォトダイオードであり、シリコン(Si)からなる支持基板2上に、酸化シリコン(SiO)からなる絶縁層としての埋込み酸化膜3を挟んで薄い単結晶シリコンからなるシリコン半導体層4を形成したSOI構造の半導体ウェハのシリコン半導体層4に形成された第1の感光素子11および第2の感光素子21を備えている。
本実施例のシリコン半導体層4には、図3ないし図6に示すように、フォトダイオード1の第1の感光素子11を形成するための第1のダイオード形成領域6a、第2の感光素子21を形成するための第2のダイオード形成領域6bが設定され、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)としてのnMOS素子31や図示しないpMOS素子を形成するための複数のトランジスタ形成領域8が設定され、第1および第2のダイオード形成領域6a、6bには、シリコン半導体層4の厚さより薄い、異なる厚さのシリコン半導体層4を形成する領域として、第1および第2の薄膜化領域7a、7bがそれぞれ設定されている。
また、シリコン半導体層4には、第1および第2のダイオード形成領域6a、6b、および複数のトランジスタ形成領域8のそれぞれの周囲を矩形の枠状に囲う領域に、素子分離層9を形成するための素子分離領域10が設定されている。
素子分離層9は、素子分離領域10のシリコン半導体層4に、酸化シリコン等の絶縁材料で埋込み酸化膜3に達して形成されており、第1および第2のダイオード形成領域6a、6b、並びに複数のトランジスタ形成領域8の隣合うそれぞれの間を電気的に絶縁分離する機能を有している。
なお、本説明においては、図1、図2等に示すように、素子分離層9は区別のために網掛けを付して示す。
本実施例の第1の感光素子11は、シリコン半導体層4に設定された第1のダイオード形成領域6aに形成される。
12はP型高濃度拡散層としての第1のP+拡散層であり、第1のダイオード形成領域6aのシリコン半導体層4にボロン(B)等のP型不純物を比較的高濃度に拡散させて形成された拡散層であって、図1に示すように、素子分離層9の内側の一の辺9aに接する峰部12aと、峰部12aから一の辺9aに対向する素子分離層9の内側の他の辺9bに向けて延在する複数の櫛歯部12bとで形成された櫛型に形成される。
本実施例の第1のP+拡散層12は、峰部12aから2本の櫛歯部12bを延在させて「π」字状に形成されている。
14はN型高濃度拡散層としての第1のN+拡散層であり、第1のダイオード形成領域6aのシリコン半導体層4に、P型高濃度拡散層と逆の型、つまりリン(P)や砒素(As)等のN型不純物を比較的高濃度に拡散させて形成された拡散層であって、図1に示すように、素子分離層9の内側の他の辺9bに接する峰部14aと、峰部14aから対向する一の辺9aに向けて延在する複数の櫛歯部14bとで形成された櫛型に形成される。
本実施例の第1のN+拡散層14は、峰部14aの両端部と中央部から3本の櫛歯部14bを延在させて「E」字状に形成されている。
15は低濃度拡散層としての第1のP−拡散層であり、互いに離間して櫛歯部12b、14bを噛合わせて対向配置された第1のP+拡散層12と第1のN+拡散層14とにそれぞれ接する、厚さを薄くしたシリコン半導体層4に、P型不純物を比較的低濃度に拡散させて形成された拡散層であって、ここに形成される空乏層に吸収された紫外線により電子−正孔対が発生する部位である。
また、この厚さを薄くしたシリコン半導体層4を形成するために、図1に示す第1のダイオード形成領域6bの「π」字状の第1のP+拡散層12と、「E」字状の第1のN+拡散層14とに挟まれた第1のP−拡散層15を形成する領域、およびこれに隣接する第1のP+拡散層12と第1のN+拡散層12の領域が、第1の薄膜化領域7aとして設定されている。
本実施例の第2の感光素子21は、シリコン半導体層4に設定された第2のダイオード形成領域6bに第1の感光素子11と同様に形成され、シリコン半導体層4には、図1、図2に示すように、素子分離層9の内側の一の辺9cに接する峰部22aから一の辺9cに対向する素子分離層9の内側の他の辺9dに向けて延在する複数の櫛歯部22bとで「π」字状の櫛型に形成されたP型高濃度拡散層としての第2のP+拡散層22と、素子分離層9の内側の他の辺9dに接する峰部24aから対向する一の辺9cに向けて延在する複数の櫛歯部24bとで「E」字状の櫛型に形成されたN型高濃度拡散層としての第2のN+拡散層24とが、第2のP+拡散層22と第2のN+拡散層24とに接して介在する低濃度拡散層としての第2のP−拡散層25を挟んで、互いの櫛歯部22b、24bを噛合わせて対向配置した状態で形成されている。
この第2のP−拡散層25は、第1の薄膜化領域7aより厚さを更に薄くしたシリコン半導体層4に形成され、そのシリコン半導体層4を形成するために、図1に示す第2のダイオード形成領域6bの「π」字状の第2のP+拡散層22と、「E」字状の第2のN+拡散層24とに挟まれた領域、およびこれに隣接する第2のP+拡散層22と第2のN+拡散層22の領域が、第2の薄膜化領域7bとして設定されている。
本実施例の第1および第2の感光素子11、21は、図4(P9)等に示すように、シリコン半導体層4に形成されるnMOS素子31および図示しないpMOS素子とともに形成される。
本実施例のnMOS素子31は、シリコン半導体層4に設定されたトランジスタ形成領域8に形成される。
図4(P9)において、32はゲート酸化膜であり、酸化シリコン等の絶縁材料からなる比較的膜厚の薄い絶縁膜である。
33はゲート電極であり、ソース層35(後述)と同じ型の不純物(本実施例ではN型)を比較的高濃度に拡散させたポリシリコン等からなる電極であって、トランジスタ形成領域8のゲート長方向の中央部にゲート酸化膜32を挟んでトランジスタ形成領域8のシリコン半導体層4に対向して形成され、その側面には窒化シリコン(Si)等の絶縁材料からなるサイドウォール34が形成されている。
トランジスタ形成領域8のゲート電極33の両側のシリコン半導体層4には、N型不純物を比較的高濃度に拡散させたソース層35およびドレイン層36が形成され、それぞれのゲート電極33側にはソース層35およびドレイン層36のそれぞれのエクステンション部37がソース層35と同じ型の不純物をソース層35より低い濃度(中濃度という。)に拡散させて形成されている。
上記のゲート酸化膜32下のソース層35とは逆の型の不純物であるP型不純物を比較的低濃度に拡散させたシリコン半導体層4、つまりソース層35およびドレイン層36のそれぞれのエクステンション部37の間のP型のシリコン半導体層4が、本実施例のnMOS素子31のチャネルが形成されるチャネル領域38として機能する。
なお、pMOS素子は、シリコン半導体層4に設定された他のトランジスタ形成領域8にnMOS素子31の不純物の型を逆にして同様に形成される。
また、上記のゲート長方向は、シリコン半導体層4の上面と平行に、ソース層35からドレイン層36へ向かう方向、またはその逆の方向をいう。
図3ないし図6において、41はマスク部材としてのレジストマスクであり、フォトリソグラフィによりシリコン半導体層4上に塗布されたポジ型またはネガ型のレジストを露光および現像処理して形成されたマスクパターンであって、本実施例のエッチングやイオン注入におけるマスクとして機能する。
本実施例の第1および第2の薄膜化領域7a、7bの厚さの薄いシリコン半導体層4の厚さは、上記図10に示した知見に基づいて、それぞれ3nm以上、36nm以下の範囲の厚さに形成される。
厚さが36nmを超えると、シリコン半導体層4と埋込み酸化膜3との界面での反射の影響を受けて、波長400nmより長い波長の可視光と反応してしまい、厚さを3nmより薄くすると、半導体ウェハにシリコン半導体層4を形成する場合における厚さのバラツキを吸収することが困難になるからである。
このため、本実施例の第1および第2の薄膜化領域7a、7bのシリコン半導体層4の厚さは上記の厚さの範囲で異なる厚さに設定され、第1の薄膜化領域7aのシリコン半導体層4の厚さは35nm、第2の薄膜化領域7bのシリコン半導体層4の厚さは10nmに設定されている。
なお、シリコン半導体層4の厚さは、nMOS素子31等のMOSFETの動作を確保するために、40nm以上、100nm以下の範囲の厚さ(本実施例では、50nm)に設定されている。
以下に、図3ないし図6にPで示す工程に従って、本実施例のフォトダイオードを備えたフォトICの製造方法について説明する。
本実施例で用いる半導体ウェハは、SIMOX(Separation by Implanted Oxygen)法により埋込み酸化膜3上にシリコン層を残して形成されたSOI構造の半導体ウェハ、または埋込み酸化膜3上にシリコン層を貼合せて形成されたSOI構造の半導体ウェハのシリコン層に熱酸化法により犠牲酸化膜を形成し、これをウェットエッチングにより除去してシリコン半導体層4の厚さを50nmにしたウェハである。
P1(図3)、支持基板2上に形成された埋込み酸化膜3上に、厚さを50nmとしたのシリコン半導体層4を形成した半導体ウェハを準備し、そのシリコン半導体層4上に熱酸化法により薄い膜厚のパッド酸化膜を形成し、そのパッド酸化膜上にCVD(Chemical Vapor Deposition)法により窒化シリコンからなるシリコン窒化膜を形成し、そのシリコン窒化膜上にフォトリソグラフィにより素子分離領域10を露出させたレジストマスク41(不図示)を形成し、これをマスクとして、異方性エッチングによりシリコン窒化膜を除去してパッド酸化膜を露出させる。
前記のレジストマスク41を除去し、露出したシリコン窒化膜をマスクとしてLOCOS(Local Oxidation Of Silicon)法により、素子分離領域10のシリコン半導体層4を酸化して埋込み酸化膜3に達する素子分離層9を形成し、ウェットエッチングによりシリコン窒化膜およびパッド酸化膜を除去し、シリコン半導体層4の素子分離領域10に素子分離層9を形成する。
そして、フォトリソグラフィによりシリコン半導体層4の第1および第2のダイオード形成領域6a、6bおよびトランジスタ形成領域8を露出させた、つまり図示しないpMOS素子を形成するトランジスタ形成領域8を覆うレジストマスク41を形成し、これをマスクとして、露出している第1および第2のダイオード形成領域6a、6bおよびトランジスタ形成領域8シリコン半導体層4にP型不純物イオンを注入し、それぞれのシリコン半導体層4にP型不純物を比較的低濃度に注入したP型低濃度注入層43を形成し、前記のレジストマスク41を除去する。
P2(図3)、熱酸化法により、シリコン半導体層4の上面を酸化して酸化シリコンからなるシリコン酸化膜44を形成し、そのシリコン酸化膜44上にCVD法によりポリシリコンを堆積して比較的厚膜のポリシリコン層45を形成する。
P3(図3)、フォトリソグラフィによりポリシリコン層45上に、トランジスタ形成領域8のゲート長方向の中央部のゲート電極33の形成領域を覆うレジストマスク41(不図示)を形成し、これをマスクとして異方性エッチングによりポリシリコン層45およびシリコン酸化膜44をエッチングしてシリコン半導体層4を露出させ、ゲート酸化膜32を介してシリコン半導体層4に対向するゲート電極33を形成し、前記のレジストマスク41を除去する。
P4(図3)、フォトリソグラフィにより第1および第2のダイオード形成領域6a、6bの第1および第2のN+拡散層14、24の形成領域(図1に示す「E」字状の部位)およびトランジスタ形成領域8を露出させたレジストマスク41を形成し、これをマスクとして露出しているシリコン半導体層4、およびゲート電極33のポリシリコンにN型不純物イオンを注入し、ゲート電極33にN型不純物を中濃度に注入すると共に、ゲート電極33の両側のエクステンション部37の形成領域のシリコン半導体層4、並びに第1および第2のN+拡散層14、24の形成領域のシリコン半導体層4に、N型不純物を中濃度に注入したN型中濃度注入層46を形成する。
P5(図3)、工程P4で形成したレジストマスク41を除去し、フォトリソグラフィにより第1および第2のダイオード形成領域6a、6bの第1および第2のP+拡散層12、22の形成領域(図1に示す「π」字状の部位)を露出させたレジストマスク41を形成し、これをマスクとして露出しているシリコン半導体層4にP型不純物イオンを注入し、第1および第2のP+拡散層12、22の形成領域のシリコン半導体層4に、P型不純物を中濃度に注入したP型中濃度注入層47を形成する。
P6(図4)、工程P5で形成したレジストマスク41を除去し、ゲート電極33等のシリコン半導体層4上の全面に、CVD法により窒化シリコンを堆積してシリコン窒化膜を形成し、異方性エッチングによりシリコン窒化膜をエッチングして、ゲート電極33の上面およびシリコン半導体層4の上面を露出させ、ゲート電極33の側面にサイドウォール34を形成する。
P7(図4)、フォトリソグラフィにより、上記工程P4と同様のレジストマスク41を形成し、これをマスクとして露出しているシリコン半導体層4およびゲート電極33のポリシリコンにN型不純物イオンを注入し、ゲート電極33にN型不純物を高濃度に注入すると共に、サイドウォール34の両側のソース層35およびドレイン層36の形成領域のシリコン半導体層4、並びに第1および第2のN+拡散層14、24の形成領域のシリコン半導体層4に、N型不純物を高濃度に注入したN型高濃度注入層48を形成する。
P8(図4)、工程P7で形成したレジストマスク41を除去し、フォトリソグラフィにより、上記工程P5と同様のレジストマスク41を形成し、これをマスクとして露出しているシリコン半導体層4にP型不純物イオンを注入し、第1および第2のP+拡散層12、22の形成領域のシリコン半導体層4に、P型不純物を高濃度に注入したP型高濃度注入層49を形成する。
P9(図4)、工程P8で形成したレジストマスク41を除去し、熱処理により、各拡散層の形成領域に形成された各注入層に注入された不純物を活性化して、各拡散層に所定の型の不純物を所定の濃度で拡散させ、第1のダイオード形成領域6aに、第1の感光素子11の、第1のP+拡散層12、第1のN+拡散層14および第1のP−拡散層15を形成し、第2のダイオード形成領域6bに、第2の感光素子21の、第2のP+拡散層22、第2のN+拡散層24および第2のP−拡散層25を形成すると共に、トランジスタ形成領域8に、nMOS素子31の、ソース層35、ドレイン層36、エクステンション部37およびチャネル領域38を形成する。
P10(図4)、熱処理後に、ゲート電極33等のシリコン半導体層4上の全面に、CVD法により、酸化シリコンやNSG(Nondoped Silica Glass)等の透光性を有する絶縁材料(本実施例では、NSG)を堆積して絶縁材料層としてのNSG層51を形成し、フォトリソグラフィによりNSG層51上に、上記した第1および第2の薄膜化領域7a、7bのNSG層51を露出させたレジストマスク41を形成する。
P11(図5)、工程P10で形成したレジストマスク41をマスクとして、NSGを選択的にエッチングする異方性エッチングにより、露出しているNSG層51をエッチングして、第1および第2の薄膜化領域7a、7bのシリコン半導体層4を露出させた開口部52を形成し、工程P10で形成したレジストマスク41を除去する。
P12(図5)、そして、工程P11で形成した開口部52を有するNSG層51をマスクとして、シリコンを選択的にエッチングするドライエッチングにより、露出しているシリコン半導体層4をエッチングして、第1および第2の薄膜化領域7a、7bのシリコン半導体層4に、シリコン半導体層4の厚さを第1の薄膜化領域7aに設定された所定の厚さ(本実施例では、35nm)に薄膜化するための凹部54を形成し、第1のP−拡散層15の厚さを所定の厚さに薄膜化する。
P13(図5)、凹部54の形成後に、残留しているNSG層51をそのままにして、ゲート電極33、NSG層51および凹部54等のシリコン半導体層4上の全面に、CVD法により、NSGを堆積してNSG層51の厚さを増加させ、フォトリソグラフィにより厚さを増加させたNSG層51上に、第2の薄膜化領域7bのNSG層51を露出させたレジストマスク41を形成する。
P14(図5)、工程P13で形成したレジストマスク41をマスクとして、上記工程P11と同様にして、露出しているNSG層51をエッチングして、第2の薄膜化領域7bのシリコン半導体層4の凹部54を露出させた開口部55を形成し、工程P13で形成したレジストマスク41を除去する。
P15(図5)、そして、工程P14で形成した開口部55を有するNSG層51をマスクとして、上記工程P13と同様にして、露出しているシリコン半導体層4をエッチングして、第2の薄膜化領域7bのシリコン半導体層4に、シリコン半導体層4の厚さを第2の薄膜化領域7bに設定された所定の厚さ(本実施例では、10nm)に薄膜化するための凹部56を形成し、第2のP−拡散層25の厚さを所定の厚さに薄膜化する。
P16(図6)、凹部56の形成後に、残留しているNSG層51をそのままにして、ゲート電極33、NSG層51および凹部56等のシリコン半導体層4上の全面に、CVD法により、NSGを堆積してNSG層51の厚さを増加させ、フォトリソグラフィにより厚さを増加させたNSG層51上に、第1および第2の薄膜化領域7a、7bおよびその周囲のNSG層51を覆う、つまり第1および第2のP+拡散層12、22、第1および第2のN+拡散層14、24、並びにnMOS素子31のソース層35およびドレイン層36、ゲート電極33上のシリサイド層形成領域のシリコン半導体層4およびポリシリコンを露出させたレジストマスク41を形成する。
P17(図6)、工程P16で形成したレジストマスク41をマスクとして、NSGを選択的にエッチングする異方性エッチングにより、露出しているNSG層51をエッチングして、シリコン半導体層4およびゲート電極33のポリシリコンを露出させる。
前記のレジストマスク41の除去後に、ゲート電極33上、残留させたNSG層51、素子分離層9等のシリコン半導体層4上の全面に、スパッタ法によりコバルト(Co)、チタン(Ti)、ニッケル(Ni)等のシリサイド化材料(本実施例では、コバルト)からなるシリサイド化材料層を形成し、RTA(Rapid Thermal Anneal)を含むサリサイド処理により、第1および第2のP+拡散層12、22、第1および第2のN+拡散層14、24、並びにnMOS素子31のソース層35およびドレイン層36のシリコン半導体層4、およびゲート電極33のポリシリコンをシリサイド化して、各拡散層にシリサイド層58を形成する。この場合のサリサイド処理は、RTAを施してから未反応のシリサイド化材料層を除去するまでの処理をいう。
その後に、残留しているNSG層51をそのままにして、シリコン半導体層4上の全面に、CVD法によりNSGを比較的厚く堆積し、その上面を平坦化処理して層間絶縁膜を形成し、フォトリソグラフィにより層間絶縁膜上に、第1および第2のP+拡散層12、22、第1および第2のN+拡散層14、24、並びにソース層35およびドレイン層36上のコンタクトホールの形成領域の層間絶縁膜を露出させた開口部を有するレジストマスク41(不図示)を形成し、これをマスクとしてNSGを選択的にエッチングする異方性エッチングにより層間絶縁膜を貫通して前記の各拡散層上のシリサイド層58に達するコンタクトホールを形成し、前記のレジストマスクの除去後に、CVD法またはスパッタ法によりコンタクトホール内に導電材料を埋め込んでコンタクトプラグを形成し、その上面を平坦化処理して層間絶縁膜の上面を露出させる。
次いで、前記と同様にして、ゲート電極33に達するコンタクトホールに導電材料を埋込んでコンタクトプラグを形成し、平坦化処理を施して本実施例のフォトICを形成する。
このようにして形成された第1および第2の感光素子11、21は、その第1および第2のP−拡散層15、25が各拡散層に所定の不純物を拡散させた後に、開口部52、55を形成したNSG層51をマスクとして、第1および第2の薄膜化領域7a、7bのシリコン半導体層4を、エッチングによりそれぞれ掘り込んで、所定の厚さに薄膜化された第1および第2のP−拡散層15、25を形成するので、第1および第2のP+拡散層12、22や第1および第2のN+拡散層14、24を形成するための高濃度の不純物イオンの注入時に、薄い第1のP−拡散層15や更に薄い第2のP−拡散層25の、各高濃度拡散層に隣接する領域の上面に表面荒れが生じることはなく、各高濃度拡散層より厚さの薄い第1のP−拡散層15や第2のP−拡散層25を有する第1および第2の感光素子11、21の暗電流を低減して、紫外線の強度をより正確に検出することができると共に、第1および第2の感光素子11、21から出力される2種類の出力から演算(演算方法は特願2007−44465に記載された方法と同じ。)により3つの波長領域の紫外線を分離してその強度を検出するができる。
また、各高濃度拡散層への高濃度の不純物イオンの注入時に、各高濃度拡散層に隣接する領域のP−拡散層の上面に表面荒れが生じたとしても、その後に表面荒れの生じた領域を除去することができ、暗電流を低減した第1および第2の感光素子11、21を安定して形成することができる。
このような製造方法を用いて形成した、感光素子11(第1のP+拡散層12および第1のN+拡散層14の厚さがそれぞれ50nm、第1のP−拡散層15の厚さが35nm)の暗電流の測定結果を図7に示す。
図7に示すように、各拡散層の形成後に第1のP−拡散層15を薄膜化した本実施例の第1の感光素子11の暗室内におけるアノード電流IAの絶対値(暗電流)は、比較のために示した特願2007−44465の方法、つまり各拡散層の形成前に第1のP−拡散層15の形成領域のシリコン半導体層4を薄膜化した感光素子の暗電流に較べて、いずれのアノード電圧VAにおいても低減していることが判る。
これは、第1のP−拡散層15の上面に形成される結晶欠陥を低減した結果、表面再結合電流の発生を抑制することが可能になるためと考えられる。第2の感光素子21の場合も同様である。
上記した、本実施例フォトダイオード1は、その第1および第2の感光素子11、21の第1および第2のP−拡散層15、25が、それぞれの膜厚を3nm以上、36nm以下(本実施例では、35nmと10nm)としたシリコン半導体層4に形成されているので、フォトダイオード1で受光した可視光が、シリコン半導体層4と埋込み酸化膜3との界面で反射したとしても、可視光のサブピークが現出することはなく、シリコン半導体層4の厚さにより可視光をカットして、波長400nm以下の紫外線領域の紫外線のそれぞれの強度を正確に検出することができる。
また、本実施例のフォトダイオード1の第1および第2のP+拡散層12、22、第1および第2のN+拡散層14、24は、nMOS素子31のソース層35およびドレイン層36を形成するシリコン半導体層4と同じ厚さのシリコン半導体層4に形成されているので、第1および第2のP+拡散層12、22、第1および第2のN+拡散層14、24に達するコンタクトホールの深さを、nMOS素子31のソース層35等の拡散層に達するコンタクトホールの深さと同じにすることができ、nMOS素子31等を形成するシリコン半導体層4の厚さ他の厚さにした場合に較べてコンタクトプラグを形成するときの工程を簡素化して、フォトICの製造工程の簡略化を図ることができる。
更に、本実施例の第1および第2の感光素子11、21の第1および第2のP−拡散層15、25を薄膜化するときのマスクとする絶縁材料層(NSG層51)を、層間絶縁膜と同じ絶縁材料であるNSGを用いて形成するので、マスクとして用いた絶縁材料層を残留させた状態で、絶縁材料層の厚さを増加させて層間絶縁膜を形成しても、光の透過時における屈折率の影響を無視することができ、異なる絶縁材料を用いた場合の絶縁材料の除去工程を省略してフォトダイオード1の製造工程の簡略化を図ることができる。
なお、本実施例では、フォトダイオード1は、第1および第2の感光素子11、21を備えて、演算により3つの波長領域の紫外線の強度を分離して検出するとして説明したが、紫外線の総量を検出する場合には、いずれか一つの感光素子、例えばP−拡散層15の厚さを35nmとした第1の感光素子11のみを形成し、受光した可視光のシリコン半導体層4と埋込み酸化膜3との界面での反射の影響を避けながら、薄膜化したシリコン半導体層4の厚さにより可視光をカットして、波長400nm以下の紫外線領域の紫外線の総量を正確に検出するようにしてもよい。
この場合には、上記工程P12の次に、工程P16を実施するようにして、工程P13〜P15を省略すればよい。
以上説明したように、本実施例では、埋込み酸化膜上のシリコン半導体層に形成された、P型不純物を低濃度に拡散させP−拡散層と、P型の不純物を高濃度に拡散させたP+拡散層と、N型の不純物を高濃度に拡散させたN+拡散層とを有し、P−拡散層を挟んでP+拡散層とN+拡散層とを対向配置した感光素子を備えたフォトダイオードの製造方法において、シリコン半導体層の各拡散層の形成領域に、所定の型の不純物を所定の濃度で注入した後に、熱処理により、各拡散層の形成領域に注入された不純物を活性化して、各拡散層に所定の型の不純物を所定の濃度で拡散させ、そのシリコン半導体層に、透光性を有する絶縁材料からなる絶縁材料層を形成し、当該絶縁材料を選択的に除去するエッチングにより、絶縁材料層のP−拡散層の形成領域に、開口部を形成し、その開口部を有する絶縁材料層をマスクとして、シリコンを選択的に除去するエッチングにより、P−拡散層の形成領域のシリコン半導体層をエッチングして、P−拡散層の形成領域のシリコン半導体層を所定の厚さに薄膜化するようにしたことによって、P+拡散層やN+拡散層を形成するための高濃度の不純物イオンの注入時に、薄いP−拡散層の各高濃度拡散層に隣接する領域の上面に表面荒れが生じることはなく、各高濃度拡散層より厚さの薄いP−拡散層を有する感光素子の暗電流を低減して、シリコン半導体層と埋込み酸化膜との界面での反射の影響を避けながら、紫外線の強度をより正確に検出することができる。
なお、上記実施例においては、各拡散層の形成領域に注入された不純物を活性化して、各拡散層に所定の型の不純物を所定の濃度で拡散させた後に、P−拡散層の形成領域のシリコン半導体層を所定の厚さに薄膜化するとして説明したが、シリコン半導体層の各拡散層の形成領域に、所定の型の不純物を所定の濃度で注入した後に、P−拡散層の形成領域のシリコン半導体層を所定の厚さに薄膜化し、その後に各拡散層の形成領域に注入された不純物を活性化して、各拡散層に所定の型の不純物を所定の濃度で拡散させるようにしてもよい。このようにしても、上記と同様の効果を得ることができる。
また、上記各実施例においては、低濃度拡散層は、P型不純物を拡散させて形成するとして説明したが、N型の不純物を比較的低濃度に拡散させて形成しても、上記と同様の効果を得ることができる。
更に、上記各実施例においては、P+拡散層は「π」字状、N+拡散層は「E」字状であるとして説明したが、それぞれの形状を逆にしてもよく、櫛歯部の数を更に多くしてもよい。
更に、上記各実施例においては、P+拡散層およびN+拡散層には、櫛歯部を複数設け、これらを噛合わせて配置するとして説明したが、櫛歯部を設けずに、峰部のみを低濃度拡散層を挟んで対向配置するようにしてもよい。
更に、上記各実施例においては、シリコン半導体層はSOI構造の半導体ウェハの絶縁層としての埋込み酸化膜上に形成されたシリコン半導体層であるとして説明したが、絶縁層としてのサファイア基板上に形成されたSOS(Silicon On Sapphire)基板のシリコン半導体層であっても、絶縁層としてのクオーツ基板上に形成されたSOQ(Silicon On Quartz)基板のシリコン半導体層等であってもよい。
実施例のフォトダイオードの上面を示す説明図 実施例のフォトダイオードの断面を示す説明図 実施例のフォトダイオードを備えたフォトICの製造方法を示す説明図 実施例のフォトダイオードを備えたフォトICの製造方法を示す説明図 実施例のフォトダイオードを備えたフォトICの製造方法を示す説明図 実施例のフォトダイオードを備えたフォトICの製造方法を示す説明図 実施例の第1の感光素子の暗電流を示すグラフ シリコン(100)のシリコン半導体層の厚さによる光吸収率が10%となる波長を示すグラフ シリコン半導体層の厚さを40.04nmとしたときのフォトダイオードの感度を示すグラフ シリコン半導体層の厚さによるサブピーク波長を示すグラフ
符号の説明
1 フォトダイオード
2 支持基板
3 埋込み酸化膜
4 シリコン半導体層
6a 第1のダイオード形成領域
6b 第2のダイオード形成領域
7a 第1の薄膜化領域
7b 第2の薄膜化領域
8 トランジスタ形成領域
9 素子分離層
9a、9c 一の辺
9b、9d 他の辺
10 素子分離領域
11、第1の感光素子
12 第1のP+拡散層
12a、14a、22a、24a 峰部
12b、14b、22b、24b 櫛歯部
14 第1のN+拡散層
15 第1のP−拡散層
21 第2の感光素子
22 第2のP+拡散層
24 第2のN+拡散層
25 第2のP−拡散層
31 nMOS素子
32 ゲート酸化膜
33 ゲート電極
34 サイドウォール
35 ソース層
36 ドレイン層
37 エクステンション部
38 チャネル領域
41 レジストマスク
43 P型低濃度注入層
44 シリコン酸化膜
45 ポリシリコン層
46 N型中濃度注入層
47 P型中濃度注入層
48 N型高濃度注入層
49 P型高濃度注入層
51 NSG層(絶縁材料層)
52、55 開口部
54、56 凹部
58 シリサイド層

Claims (6)

  1. 絶縁層上のシリコン半導体層に形成された、P型およびN型のいずれか一方の型の不純物を低濃度に拡散させた低濃度拡散層と、P型の不純物を高濃度に拡散させたP型高濃度拡散層と、N型の不純物を高濃度に拡散させたN型高濃度拡散層とを有し、
    前記低濃度拡散層を挟んで、前記P型高濃度拡散層と前記N型高濃度拡散層とを対向配置した紫外線感光素子を備えたフォトダイオードの製造方法であって、
    前記シリコン半導体層の前記各拡散層の形成領域に、所定の型の不純物を所定の濃度で注入した後に、
    前記シリコン半導体層上に、透光性を有する絶縁材料からなる絶縁材料層を形成する工程と、
    前記絶縁材料を選択的に除去するエッチングにより、前記絶縁材料層の、前記低濃度拡散層の形成領域に、開口部を形成する工程と、
    前記開口部を有する前記絶縁材料層をマスクとして、シリコンを選択的に除去するエッチングにより、前記低濃度拡散層の形成領域のシリコン半導体層をエッチングして、前記低濃度拡散層の形成領域のシリコン半導体層を、紫外線領域の波長にのみ反応する所定の厚さに薄膜化する工程と、を備えることを特徴とするフォトダイオードの製造方法。
  2. 請求項1において、
    前記シリコン半導体層上に、絶縁材料層を形成する工程の前に、
    熱処理により、前記各拡散層の形成領域に注入された不純物を活性化して、前記各拡散層に、所定の型の不純物を所定の濃度で拡散させる工程を備えることを特徴とするフォトダイオードの製造方法。
  3. 請求項1において、
    前記低濃度拡散層の形成領域のシリコン半導体層を、所定の厚さに薄膜化する工程の後に、
    熱処理により、前記各拡散層の形成領域に注入された不純物を活性化して、前記各拡散層に、所定の型の不純物を所定の濃度で拡散させる工程を備えることを特徴とするフォトダイオードの製造方法。
  4. 請求項1ないし請求項3のいずれか一項において、
    前記低濃度拡散層の形成領域のシリコン半導体層の所定の厚さは、3nm以上、36nm以下の範囲の厚さであることを特徴とするフォトダイオードの製造方法。
  5. 請求項1ないし請求項3のいずれか一項に記載のフォトダイオードの製造方法を用いて形成された紫外線感光素子を2つ備えたフォトダイオードであって、
    その第1の紫外線感光素子の第1の低濃度拡散層の形成領域のシリコン半導体層が前記所定の厚さに形成され、第2の紫外線感光素子の第2の低濃度拡散層の形成領域のシリコン半導体層の厚さが、第1の低濃度拡散層の形成領域のシリコン半導体層の厚さより、薄く形成されていることを特徴とするフォトダイオード。
  6. 請求項5において、
    前記第1および第2の低濃度拡散層の形成領域のシリコン半導体層は、それぞれ3nm以上、36nm以下の範囲の厚さで、異なる厚さを有することを特徴とするフォトダイオード。
JP2007311080A 2007-11-30 2007-11-30 フォトダイオードの製造方法およびそれを用いて形成されたフォトダイオード Active JP4574667B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007311080A JP4574667B2 (ja) 2007-11-30 2007-11-30 フォトダイオードの製造方法およびそれを用いて形成されたフォトダイオード
US12/292,165 US7932115B2 (en) 2007-11-30 2008-11-13 Method of producing photodiode and the photodiode
CN2008101801783A CN101447527B (zh) 2007-11-30 2008-11-28 光电二极管的制造方法及使用其而形成的光电二极管
US13/047,934 US8399950B2 (en) 2007-11-30 2011-03-15 Photodiode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007311080A JP4574667B2 (ja) 2007-11-30 2007-11-30 フォトダイオードの製造方法およびそれを用いて形成されたフォトダイオード

Publications (2)

Publication Number Publication Date
JP2009135314A JP2009135314A (ja) 2009-06-18
JP4574667B2 true JP4574667B2 (ja) 2010-11-04

Family

ID=40674869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007311080A Active JP4574667B2 (ja) 2007-11-30 2007-11-30 フォトダイオードの製造方法およびそれを用いて形成されたフォトダイオード

Country Status (3)

Country Link
US (2) US7932115B2 (ja)
JP (1) JP4574667B2 (ja)
CN (1) CN101447527B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4574667B2 (ja) * 2007-11-30 2010-11-04 Okiセミコンダクタ株式会社 フォトダイオードの製造方法およびそれを用いて形成されたフォトダイオード
WO2011024629A1 (en) * 2009-08-25 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011023922A1 (en) * 2009-08-28 2011-03-03 X-Fab Semiconductor Foundries Ag Improved pn junctions and methods
GB0915501D0 (en) * 2009-09-04 2009-10-07 Univ Warwick Organic photosensitive optoelectronic devices
US9324747B2 (en) * 2014-03-13 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP2020038910A (ja) * 2018-09-04 2020-03-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子装置
CN110265509B (zh) * 2019-07-02 2022-02-01 京东方科技集团股份有限公司 一种光电探测器件、及其制备方法、显示面板及显示装置
US20220310871A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Company Ltd. Optical sensor and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5974685A (ja) * 1982-10-22 1984-04-27 Nippon Telegr & Teleph Corp <Ntt> フオトダイオ−ド
JPS63134558U (ja) * 1987-02-25 1988-09-02
JPH03202732A (ja) * 1989-06-13 1991-09-04 Sharp Corp カラーセンサ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471394B2 (ja) 1993-12-09 2003-12-02 浜松ホトニクス株式会社 半導体紫外線センサ
US8164151B2 (en) * 2007-05-07 2012-04-24 Osi Optoelectronics, Inc. Thin active layer fishbone photodiode and method of manufacturing the same
US7709920B2 (en) * 2006-11-14 2010-05-04 Oki Semiconductor Co., Ltd. Photodiode arrangement
JP2008235477A (ja) * 2007-03-19 2008-10-02 Oki Electric Ind Co Ltd フォトダイオードおよびそれを用いたフォトic
JP4302751B2 (ja) * 2007-03-29 2009-07-29 Okiセミコンダクタ株式会社 半導体光センサ
JP4574667B2 (ja) * 2007-11-30 2010-11-04 Okiセミコンダクタ株式会社 フォトダイオードの製造方法およびそれを用いて形成されたフォトダイオード
JP4530179B2 (ja) * 2008-01-22 2010-08-25 Okiセミコンダクタ株式会社 フォトダイオードおよびそれを備えた紫外線センサ、並びにフォトダイオードの製造方法
JP4530180B2 (ja) * 2008-01-22 2010-08-25 Okiセミコンダクタ株式会社 紫外線センサおよびその製造方法
JP5189391B2 (ja) * 2008-03-27 2013-04-24 ラピスセミコンダクタ株式会社 光センサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5974685A (ja) * 1982-10-22 1984-04-27 Nippon Telegr & Teleph Corp <Ntt> フオトダイオ−ド
JPS63134558U (ja) * 1987-02-25 1988-09-02
JPH03202732A (ja) * 1989-06-13 1991-09-04 Sharp Corp カラーセンサ

Also Published As

Publication number Publication date
CN101447527B (zh) 2012-07-18
US20090140368A1 (en) 2009-06-04
US20110163406A1 (en) 2011-07-07
CN101447527A (zh) 2009-06-03
US8399950B2 (en) 2013-03-19
JP2009135314A (ja) 2009-06-18
US7932115B2 (en) 2011-04-26

Similar Documents

Publication Publication Date Title
JP4574667B2 (ja) フォトダイオードの製造方法およびそれを用いて形成されたフォトダイオード
JP4530180B2 (ja) 紫外線センサおよびその製造方法
KR101486286B1 (ko) 포토다이오드 및 그것을 사용한 포토 ic
KR101403896B1 (ko) 포토다이오드 및 그것을 구비한 포토 ic
US8044484B2 (en) Ultraviolet detecting device and manufacturing method thereof, and ultraviolet quantity measuring apparatus
US8294231B2 (en) Optical sensing device including visible and UV sensors
US20090179241A1 (en) Photosensor and photo IC equipped with same
JP4530179B2 (ja) フォトダイオードおよびそれを備えた紫外線センサ、並びにフォトダイオードの製造方法
US7709920B2 (en) Photodiode arrangement
US7935934B2 (en) Photosensor and photo IC equipped with same
JP2008147606A (ja) フォトダイオード
KR102279835B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US10236399B2 (en) Method of manufacturing a semiconductor device
JP5231145B2 (ja) 照度センサおよびその製造方法
JP2018163968A (ja) 紫外線受光素子を有する半導体装置およびその製造方法
JP2009278037A (ja) 光電流推定方法及びそれを用いた半導体uvセンサのスクリーニング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100818

R150 Certificate of patent or registration of utility model

Ref document number: 4574667

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350