KR101403896B1 - 포토다이오드 및 그것을 구비한 포토 ｉｃ - Google Patents

포토다이오드 및 그것을 구비한 포토 ｉｃ Download PDF

Info

Publication number
KR101403896B1
KR101403896B1 KR1020070104446A KR20070104446A KR101403896B1 KR 101403896 B1 KR101403896 B1 KR 101403896B1 KR 1020070104446 A KR1020070104446 A KR 1020070104446A KR 20070104446 A KR20070104446 A KR 20070104446A KR 101403896 B1 KR101403896 B1 KR 101403896B1
Authority
KR
South Korea
Prior art keywords
layer
diffusion layer
type high
concentration
concentration diffusion
Prior art date
Application number
KR1020070104446A
Other languages
English (en)
Other versions
KR20080043698A (ko
Inventor
노리유키 미우라
Original Assignee
라피스 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 라피스 세미컨덕터 가부시키가이샤 filed Critical 라피스 세미컨덕터 가부시키가이샤
Publication of KR20080043698A publication Critical patent/KR20080043698A/ko
Application granted granted Critical
Publication of KR101403896B1 publication Critical patent/KR101403896B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/142—Energy conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Light Receiving Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

포토다이오드의 Ｐ형 고농도 확산층상 및 Ｎ형 고농도 확산층 위에 각각 실리사이드층을 형성할 경우에 있어서의 포토다이오드의 품질을 안정화시키는 수단을 제공한다. 포토다이오드가, 지지 기판과, 지지 기판 위에 형성된 절연층과, 절연층 위에 형성되어, 소자 형성영역과 이 소자 형성영역을 둘러싸는 소자분리 영역을 가지는 실리콘 반도체층과, 소자분리 영역에 형성된 소자 분리층과, 소자 분리층 내측의 하나의 테두리에 접하는 소자 형성영역에, Ｐ형의 불순물을 고농도로 확산시켜서 형성된 Ｐ형 고농도 확산층과, 소자 분리층의 하나의 테두리에 대향하는 다른 테두리에 접하는 소자 형성영역에, Ｐ형 고농도 확산층으로부터 이격하고, Ｎ형의 불순물을 고농도로 확산시켜서 형성한 Ｎ형 고농도 확산층과, Ｐ형 고농도 확산층과 Ｎ형 고농도 확산층 사이에 위치하는 소자 형성영역에, Ｐ형 고농도 확산층 및 Ｎ형 고농도 확산층의 어느 한쪽과 동일 형태의 불순물을 저농도로 확산시켜서 형성된 저농도 확산층과, Ｐ형 고농도 확산층 및 Ｎ형 고농도 확산층의 상부에, 각각 저농도 확산층과 Ｐ형 고농도 확산층의 경계 및 저농도 확산층과 Ｎ형 고농도 확산층의 경계에서 이격하도록 하여 형성된 실리사이드층을 구비한다.
포토다이오드, Ｐ형 고농도 확산층, 저농도 확산층, 실리사이드층

Description

포토다이오드 및 그것을 구비한 포토 ＩＣ{Photodiode and Photo IC Having The Same}
본 발명은, 빛, 특히 자외선을 받아 전류를 발생시키는 포토다이오드 및 그것을 구비한 포토ＩＣ에 관한 것이다.
종래의 포토다이오드는, 실리콘 기판 위에 매립 산화막을 끼워 150ｎｍ정도 두께의 실리콘 반도체층을 형성한 ＳＯＩ(Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ)기판의 Ｎ형 불순물을 저농도로 확산시킨 실리콘 반도체층에, Ｎ형 불순물을 고농도로 확산시켜 「E」자 모양의 빗살 모양으로 형성한 Ｎ+확산층과, Ｐ형 불순물을 고농도로 확산시켜 「Π」자 모양의 빗살 모양으로 형성한 Ｐ+확산층의 빗살부를 끼워 맞추어 횡형으로 대향배치하고, N+확산층 및 P+확산층에 전기적으로 접속하는 금속배선에 소정의 전압을 인가하여 자외선의 강도를 검출하고 있다(예를 들면 특허문헌 1참조).
또한 N-확산층에 형성된 Ｐ+확산층 위의 공핍층이 형성되는 영역을 제외하는 영역에 고융점 금속으로 형성한 실리사이드층을 형성하여, P+확산층의 면저항을 저 감하는 것도 있다(예를 들면 특허문헌 2참조.).
[특허문헌 1] 일본국 공개특허공보 특개평 7-162024호 (제4쪽 단락 0025- 제4쪽 단락 0035, 도 2, 도 3)
[특허문헌 2] 일본국 공개특허공보 특개 2001-320075호(주로 제4쪽 단락 0028, 도 4)
그러나, 전술한 종래의 특허문헌 2의 기술에 있어서는, N-확산층에 형성된 Ｐ+확산층 위에 실리사이드층을 형성하기 위해서는, 실리콘으로 형성된 Ｎ-확산층을 마스크로 피복하고, 실리콘으로 형성된 Ｐ+확산층 위에 고융점 금속을 퇴적시킨 후에 열처리에 의해 실리콘과 금속을 화합시켜 형성할 필요가 있고, 마스크의 위치가 벗어나면 실리사이드층이 N-확산층 위까지 연장하여, 쇼트키 접합 리크가 커져서 광전류에 대한 암전류의 비(S/Ｎ비라고 말한다.)를 충분히 확보할 수 없게 되고, 포토다이오드의 특성의 편차를 증가시켜, 그 품질을 저하시키는 문제가 있다.
이것은 특허문헌 1과 같은 빗살 모양의 Ｐ+확산층과 N+확산층을 끼워 맞추어 배치한 포토다이오드의 Ｐ+확산층 위 및 N+확산층 위에, 각각 실리사이드층을 형성하는 경우도 동일하다.
본 발명은, 상기의 문제점을 해결하기 위한 것으로서, 포토다이오드의 Ｐ형 고농도 확산층 위 및 Ｎ형 고농도 확산층 위에 각각 실리사이드층을 형성하는 경우에 있어서의 포토다이오드의 품질을 안정화시키는 수단을 제공하는 것을 목적으로 한다.
본 발명은, 상기 과제를 해결하기 위해, 포토다이오드가, 소자 형성영역과 상기 소자 형성영역의 적어도 일부분을 둘러싸는 소자 분리 영역을 포함하는 실리콘 반도체층과, 상기 소자 분리영역에 형성된 소자 분리층과, 상기 소자 형성영역에 형성된 P형 고농도 확산층과, 상기 Ｐ형 고농도 확산층으로부터 이격되어 상기 소자 형성영역에 형성된 Ｎ형 고농도 확산층과, 상기 Ｐ형 고농도 확산층과 상기 Ｎ형 고농도 확산층 사이에 위치하는 상기 소자 형성영역에 형성되며, 상기 Ｐ형 고농도 확산층 및 Ｎ형 고농도 확산층의 어느 한쪽과 같은 동일 형태의 불순물과 저농도를 포함하는 저농도 확산층과, 상기 저농도 확산층과 상기 Ｐ형 고농도 확산층과의 경계 및 상기 저농도 확산층과 상기 Ｎ형 고농도 확산층의 경계에서 각각 이격되어, 상기 Ｐ형 고농도 확산층 및 Ｎ형 고농도 확산층의 각 상부의 적어도 일부분에 형성된 실리사이드층과, 채널 영역과 게이트 전극에 개재되는 게이트 산화막과 함께, 상기 실리콘 반도체층의 소자 형성영역에 형성된 소스와 드레인 및 상기 소스와 상기 드레인 사이의 상기 채널 영역에 대향하는 게이트 전극을 각각 가지는 nMOS소자와 pMOS소자, 및 상기 nMOS소자와 상기 pMOS소자 각각의 상기 소스 및 상기 드레인의 상부에 각각 형성되는 실리사이드층을 구비하는 것을 특징으로 한다.
이에 따라 본 발명은, Ｐ형 고농도 확산층 및 Ｎ형 고농도 확산층의 가장자리의 소자 분리층과 접하지 않는 저농도 확산층의 경계측을 저농도 확산층으로부터 이격하도록 하여 논(non)실리사이드부를 용이하게 형성할 수 있고, 실리사이드층이 저농도 확산층 위에 연장하는 것을 방지하여, 포토다이오드의 품질을 안정화시킬 수 있는 효과를 얻을 수 있다.
이하에, 도면을 참조하여 본 발명에 의한 포토다이오드 및 그것을 구비한 포토ＩＣ의 실시예에 관하여 설명한다.
[실시예 1]
도 1은 실시예 1의 포토다이오드의 상면을 나타내는 설명도, 도 2는 실시예 1의 포토다이오드의 단면을 나타내는 설명도, 도 3, 도 4, 도 5는 실시예 1의 포토ＩＣ의 제조 방법을 나타내는 설명도이다.
또한, 도 2는 도 1의 Ａ-A단면 선을 따른 단면도이다.
도 1, 도 2에 있어서, 부호 1은 포토다이오드이며, 도시하지 않은 실리콘(Ｓｉ)으로 이루어지는 지지 기판으로서의 실리콘 기판 위에, 산화 실리콘(ＳｉＯ2)으로 이루어지는 절연층으로서의 매립 산화막(3)을 끼우고 얇은 단결정 실리콘으로 이루어지는 실리콘 반도체층(4)을 형성한 SOI구조의 반도체 웨이퍼의 실리콘 반도체층(4)에 형성되어, 파장 400ｎｍ이하의 자외선 영역에만 감도를 가지는 광센서이다.
본 실시예의 실리콘 반도체층(4)위에는, 도 3 또는 도 5에 나타내는 바와 같이 포토다이오드(1)를 형성하기 위한 소자 형성영역으로서의 다이오드 형성영역(6), ＭＯＳＦＥＴ(Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ)로서의 ｎＭＯＳ소자(7a)나 ｐＭＯＳ소자(7b)를 형성하기 위한 소자 형성영역으로서의 트랜지스터 형성영역(8a, 8b)이 설정되고, 다이오드 형성영역(6) 및 트랜지스터 형성영역(8a, 8b)을 각각의 주위를 사각형의 틀모양으로 둘러싸는 영역에는, 소자 분리층(9)을 형성하기 위한 소자분리 영역(10)이 설정되어 있다.
소자 분리층(9)은, 소자분리 영역(10)의 실리콘 반도체층(4)에 산화 실리콘 등의 절연재료로 매립 산화막(3)에 도달하여 형성되어 있고, 실리콘 반도체층(4)의 다이오드 형성영역(6) 및 트랜지스터 형성영역(8a, 8b)이 인접하는 각각의 사이를 전기적으로 절연 분리하는 기능을 가지고 있다.
또한, 본 설명에 있어서는, 도 1, 도 2등에 나타내는 바와 같이 소자 분리층(9)은 구별을 위해 망을 그려 나타낸다.
부호 12는 Ｐ형 고농도 확산층으로서의 Ｐ+확산층이며, 다이오드 형성영역(6)의 실리콘 반도체층(4)에 붕소(B)등의 Ｐ형 불순물을 비교적 고농도로 확산시켜서 형성된 확산층이며, 도 1에 나타내는 바와 같이, 소자 분리층(9)의 내측의 하나의 테두리(9a)에 접하는 봉우리부(12a)와, 봉우리부(12a)로부터 하나의 테두리(9a)에 대향하는 소자 분리층(9)의 내측의 다른 테두리(9b)를 향해 연장하는 복수의 빗살부(12b)로 형성된 빗살 모양으로 형성된다.
본 실시예의 Ｐ+확산층(12)은, 봉우리부(12a)로부터 2개의 빗살부(12b)를 연장시켜서 「Π」자 모양으로 형성되어 있다.
부호 14는 Ｎ형 고농도 확산층으로서의 Ｎ+확산층이며, 다이오드 형성영역(6)의 실리콘 반도체층(4)에, Ｐ형 고농도 확산층과 반대의 형태, 즉 인(P)이나 비소(Ａｓ)등의 Ｎ형 불순물을 비교적 고농도로 확산시켜서 형성된 확산층이며, 도 1에 나타내는 바와 같이 소자 분리층(9) 내측의 다른 테두리(9b)에 접하는 봉우리부(14a)와, 봉우리부(14a)로부터 대향하는 하나의 테두리(9a)를 향해 연장하는 복수의 빗살부(14b)로 형성된 빗살 모양으로 형성된다.
본 실시예의 Ｎ+확산층(14)은, 봉우리부(14a)의 양단부와 중앙부에서 3개의 빗살부(14b)를 연장시켜서 「E」자 모양으로 형성되어 있다.
부호 15는 저농도 확산층으로서의 Ｐ-확산층이며, 서로 이격되어 빗살부(12b, 14b)를 끼워 맞추어 대향 배치된 Ｐ+확산층(12)과 N+확산층(14)에 각각 접하는 실리콘 반도체층(4)에 Ｐ형 불순물을 비교적 저농도로 확산시켜서 형성된 확산층으로서, 여기에 형성되는 공핍층에 흡수된 자외선 영역의 빛에 의해 전자-정공쌍이 발생하는 부위이다.
상기의 구성에 의해, 본 실시예 포토다이오드(1)는, 도 1에 나타내는 바와 같이, 그 Ｐ+확산층(12)과 N+확산층(14)을, 각각의 빗살부(12b, 14b)를 끼워 맞추어 P-확산층(15)을 사이에 두어 대향배치하고, 각각의 Ｐ-확산층(15)과의 경계(16)를 제외한 가장자리의 부위를 소자 분리층(9)에 접하도록 하여 형성되어 있다.
부호 17은 실리사이드층으로, 코발트(Ｃｏ)나 티타늄(Ｔｉ), 니켈(Ｎｉ)등의 고융점 금속을 열처리에 의해 실리콘과 화합시켜서 형성된 실리콘 화합물로 이루어지는 도전성을 가지는 층으로서, P+확산층(12) 및 N+확산층(14)의 상부에, 각각 P-확산층(15)과의 경계(16)로부터 이격하여 형성된다.
이 때문에, 본 실시예의 Ｐ+확산층(12) 및 N+확산층(14)의 실리사이드층(17)의 가장자리와, 경계(16) 사이에는, P+확산층(12) 및 N+확산층(14)을 그대로 잔류시킨 논실리사이드부(18)가 존재한다.
또한, 본 설명에 있어서는, 도 1, 도 2등에 나타내는 바와 같이 실리사이드층(17)은 구별을 위해 해칭을 붙여 나타낸다.
본 실시예의 실리콘 반도체층(4)의 두께는, 파장 400ｎｍ이하의 자외선 영역에만 감도를 가지는 포토다이오드(1)로 하기 위해 50ｎｍ이하가 되도록 형성된다.
즉, 실리콘 안에 있어서의 광흡수율 I/Ｉｏ는, 광흡수 계수α를 사용한 다음 식에 나타내는 베일의 법칙에 의해 나타낸다.
I/Ｉｏ=ｅｘｐ(-αZ) ·············(1)
여기에, Z은 빛의 진입 깊이, I는 깊이 Z에 있어서의 광강도, Ｉｏ는 입사광 강도를 나타낸다.
광흡수 계수α는, 도 6에 나타내는 바와 같이 파장 의존성이 있으며, 식(1)을 사용하여 실리콘 반도체층(4)의 두께(Z) 마다 광흡수율 I/Ｉｏ를 구하면, 도 7에 나타내는 바와 같은 그래프를 얻을 수 있다.
도 7에 나타내는 바와 같이 광흡수율 I/Ｉｏ가 0.1이하, 즉 10%이하가 되면, 광흡수율 I/Ｉｏ는 급격히 저하하고, 그 파장은, 두께가 얇아짐에 따라 단파장의 방향, 즉 자외선 영역의 방향으로 이행함을 알 수 있다.
이 성질을 이용하기 위해, 실리콘 반도체층(4)의 두께에 대한 광흡수율 I/Ｉｏ가 10%가 되는 파장을 구하면, 도 8에 나타내는 바와 같이 파장 400ｎｍ이하의 자외선 영역에만 감도를 가지는 포토다이오드(1)를 얻기 위해서는, 실리콘 반도체층(4)의 두께를 50ｎｍ이하로 하면 되는 것을 알 수 있다.
이 때문에, 자외선 영역만을 선택적으로 검출하기 위한 실리콘 반도체층(4)의 두께는, 50ｎｍ이하로 설정하는 것이 바람직하고, 그 하한은 3ｎｍ으로 설정하는 것이 바람직하다.
실리콘 반도체층(4)의 두께를 3ｎｍ이상으로 하는 것은, 이것보다 얇게 하면 반도체 웨이퍼에 실리콘 반도체층(4)을 형성하는 경우에 있어서의 두께의 편차를 흡수하는 것이 곤란해지기 때문이다.
본 실시예의 포토다이오드(1)는, 도 5(P12)에 나타내는 바와 같이 실리콘 반도체층(4)에 형성되는 ｎＭＯＳ소자(7a) 및 ｐＭＯＳ소자(7b)와 함께 형성된다.
본 실시예의 ｎＭＯＳ소자(7a)는, 트랜지스터 형성영역(8a)에 형성된다.
도 5(P12)에 있어서, 21a는 게이트 산화막으로, 산화 실리콘 등의 절연재료로 이루어지는 비교적 막두께가 얇은 절연막이다.
부호 22a는 게이트 전극으로, 소스층(25a)(후술)과 같은 형태의 불순물(본 실시예에서는 Ｎ형)을 비교적 고농도로 확산시킨 폴리실리콘 등으로 이루어지는 전극이며, 트랜지스터 형성영역(8a)의 게이트 길이방향의 중앙부에 게이트 산화막(21a)을 사이에 두고 트랜지스터 형성영역(8a)의 실리콘 반도체층(4)에 대향하여 형성되고, 그 측면에는 질화 실리콘(Ｓｉ3N4)등의 절연재료로 이루어지는 사이드월(23)이 형성되고, 그 상부에는 실리사이드층(17)이 형성되어 있다.
트랜지스터 형성영역(8a)의 게이트 전극(22a)의 양측의 실리콘 반도체층(4)에는, Ｎ형 불순물을 비교적 고농도로 확산시킨 소스층(25a) 및 드레인층(26a)이 형성되고, 각각의 게이트 전극(22a) 측에는 소스층(25a) 및 드레인층(26a)의 각각의 연장부(27a)가 소스층(25a)과 같은 형태의 불순물을 소스층(25a)보다 저농도(중농도라 함)로 확산시켜 형성되어 있다.
또한 소스층(25a) 및 드레인층(26a)의 상부에는, 실리사이드층(17)이 형성되어 있다.
게이트 산화막(21a) 아래의 소스층(25a) 및 드레인층(26a)의 각각의 연장부(27a) 사이의 실리콘 반도체층(4)에는, 소스층(25a)과는 반대 형태의 불순물인 Ｐ형 불순물을 비교적 저농도로 확산시킨 ｎＭＯＳ소자(7a)의 채널이 형성되는 채널 영역(28a)이 형성되어 있다.
본 실시예의 ｐＭＯＳ소자(7b)는, ｎＭＯＳ소자(7a)의 불순물의 형태를 역으로 하여 마찬가지로 형성되고, 트랜지스터 형성영역(8b)의 실리콘 반도체층(4)에 형성된 소스층(25b) 및 드레인층(26b)과, 소스층(25b)과 드레인층(26b)의 각각의 연장부(27b) 사이의 채널 영역(28b)에 게이트 산화막(21b)을 사이에 두고 대향하는 측면에 사이드월(23)이 형성된 게이트 전극(22b)을 가지고 있고, 게이트 전극(22b), 소스층(25b) 및 드레인층(26b)의 상부에는 실리사이드층(17)이 형성되어 있다.
본 실시예의 포토다이오드(1)의 Ｐ+확산층(12)과 ｐＭＯＳ소자(7b)의 소스층(25b) 및 드레인층(26b)은, 각각 Ｐ형과 같은 불순물을 같은 농도로 확산시켜서 형성된다.
또한 포토다이오드(1)의 Ｎ+확산층(14)과 ｎＭＯＳ소자(7a)의 소스층(25a) 및 드레인층(26a)은, 각각 Ｎ형의 같은 불순물을 같은 농도로 확산시켜서 형성된다.
또한 포토다이오드(1)의 Ｐ-확산층(15)과 ｎＭＯＳ소자(7a)의 채널 영 역(26a)은, 각각 Ｐ형과 같은 불순물을 같은 농도로 확산시켜서 형성된다.
또한, 상기의 게이트 길이방향은, 실리콘 반도체층(4)의 윗면과 평행하게 소스층 25a 또는 25b에서 드레인층 26a 또는 26b를 향하는 방향, 또는 그 반대의 방향을 말한다.
도 3 또는 도 5에 있어서, 부호 31은 마스크 부재로서의 레지스트 마스크로서, 포토리소그래피에 의해 실리콘 반도체층(4)위에 도포된 포지티브형 또는 네가티브형의 레지스트를 노광 및 현상 처리하여 형성된 마스크 패턴이며, 본 실시예의 에칭이나 이온주입에 있어서의 마스크로서 기능한다.
이하에, 도 3 또는 도 5에 P로 나타내는 공정에 따라, 본 실시예의 포토ＩＣ의 제조 방법에 대하여 설명한다.
본 실시예의 반도체 웨이퍼의 실리콘 반도체층(4)은, ＳＩＭＯＸ(Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ)법에 의해 매립 산화막(3)위에 얇은 실리콘층을 남겨서 형성된 SOI구조의 반도체 웨이퍼, 또는 매립 산화막(3)위에 얇은 실리콘층을 붙여서 형성된 SOI구조의 반도체 웨이퍼의 얇은 실리콘층에 열산화법에 의해 희생 산화막을 형성하여, 이것을 습식 에칭에 의해 제거하고, 50ｎｍ의 두께로 형성된다.
P1(도 3), 매립 산화막(3)위에 소정의 두께(본 실시예에서는 50ｎｍ)의 실리콘 반도체층(4)을 형성한 반도체 웨이퍼의 실리콘 반도체층(4)위에 열산화법에 의해 얇은 막두께의 패드 산화막을 형성하고, 그 패드 산화막 위에 ＣＶＤ(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ)법에 의해 질화 실리콘으로 이루어지는 실리콘 질화막을 형성하고, 포토리소그래피에 의해 실리콘 질화막 위에 다이오드 형성영역(6) 및 트랜지스터 형성영역(8a, 8b)을 피복하는, 즉 소자분리 영역(10)을 노출시킨 레지스트 마스크(도시하지 않음)를 형성하고, 이것을 마스크로서 이방성 에칭에 의해 실리콘 질화막을 제거하여 패드 산화막을 노출시킨다.
상기의 레지스트 마스크를 제거하고, 노출한 실리콘 질화막을 마스크로서 ＬＯＣＯＳ(Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ)법에 의해, 소자분리 영역(10)의 실리콘 반도체층(4)을 산화하여 매립 산화막(3)에 도달하는 소자 분리층(9)을 형성하고, 습식 에칭에 의해 실리콘 질화막 및 패드 산화막을 제거하여, 실리콘 반도체층(4)의 각각의 소자분리 영역(10)에 소자 분리층(9)을 형성한다.
그리고, 포토리소그래피에 의해 실리콘 반도체층(4)위에 다이오드 형성영역(6) 및 트랜지스터 형성영역(8a)을 노출시킨 레지스트 마스크(31)를 형성하고, 이것을 마스크로서, 노출하고 있는 실리콘 반도체층(4)에 Ｐ형 불순물 이온을 주입하여, 실리콘 반도체층(4)에 Ｐ형 불순물을 비교적 저농도로 확산시킨 포토다이오드(1)의 Ｐ-확산층(15) 및 ｎＭＯＳ소자(7a)의 채널 영역(28a)을 형성한다.
P2(도 3), 공정 P1에서 형성한 레지스트 마스크(31)를 제거하여, 다시 포토리소그래피에 의해 실리콘 반도체층(4)위에 트랜지스터 형성영역(8b)을 노출시킨 레지스트 마스크(31)를 형성하고, 이것을 마스크로서 노출하고 있는 실리콘 반도체층(4)에 Ｎ형 불순물 이온을 주입하여, 실리콘 반도체층(4)에 Ｎ형 불순물을 비교적 저농도로 확산시킨 ｐＭＯＳ소자(7b)의 채널 영역(28b)을 형성한다.
P3(도 3), 열산화법에 의해 실리콘 반도체층(4)의 윗면을 산화하여 실리콘 산화막(33)을 형성하고, 그 실리콘 산화막(33)위에 폴리실리콘을 퇴적하여 비교적 후막의 폴리실리콘층(34)을 형성한다.
P4(도 3), 포토리소그래피에 의해 폴리실리콘층(34)위에, 트랜지스터 형성영역(8a, 8b)의 게이트 길이방향의 중앙부의 게이트 전극(22a, 22b)의 형성영역을 덮는 레지스트 마스크(도시하지 않음)를 형성하고, 이것을 마스크로서 드라이에칭 등에 의해 폴리실리콘층(34) 및 실리콘 산화막(33)을 에칭하여, 게이트 산화막(21a, 21b)을 통해 실리콘 반도체층(4)의 채널 영역(28a, 28b)에 대향하는 게이트 전극(22a, 22b)을 형성하고, 상기의 레지스트 마스크를 제거한다.
P5(도 4), 포토리소그래피에 의해 다이오드 형성영역(6)의 Ｎ+확산층(14)의 형성영역(도 1에 나타내는 「Ｅ」자 모양의 부위) 및 트랜지스터 형성영역(8a)을 노출시킨 레지스트 마스크(31)를 형성하고, 이것을 마스크로서 노출하고 있는 실리콘 반도체층(4) 및 게이트 전극(22a)의 폴리실리콘에 Ｎ형 불순물 이온을 주입하여, 게이트 전극(22a)의 양측의 실리콘 반도체층(4)에 Ｎ형 불순물을 중농도로 확산시킨 ｎＭＯＳ소자(7a)의 연장부(27a)를 형성하는 동시에, 게이트 전극(22a) 및 N+확산층(14)의 형성영역의 실리콘 반도체층(4)에 중농도의 Ｎ형 불순물을 확산시킨다.
P6(도 4), 공정 P5에서 형성한 레지스트 마스크(31)를 제거하여, 포토리소그래피에 의해 다이오드 형성영역(6)의 Ｐ+확산층(12)의 형성영역(도 1에 나타내는 「Π」자 모양의 부위) 및 트랜지스터 형성영역(8b)을 노출시킨 레지스트 마스크(31)를 형성하고, 이것을 마스크로서 노출하고 있는 실리콘 반도체층(4) 및 게이 트 전극(22b)의 폴리실리콘에 Ｐ형 불순물 이온을 주입하여, 게이트 전극(22b)의 양측의 실리콘 반도체층(4)에 Ｐ형 불순물을 중농도로 확산시킨 ｐＭＯＳ소자(7b)의 연장부(27b)를 형성하는 동시에, 게이트 전극(22b) 및 Ｐ+확산층(12)의 형성영역의 실리콘 반도체층(4)에 중농도의 Ｐ형 불순물을 확산시킨다.
P7(도 4), 공정 P6에서 형성한 레지스트 마스크(31)를 제거하여, 게이트 전극(22a, 22b) 및 실리콘 반도체층(4)상의 전체면에 ＣＶＤ법에 의해 질화 실리콘을 퇴적하여 실리콘 질화막을 형성하고, 이방성 에칭에 의해 실리콘 질화막을 에칭하여, 게이트 전극(22a, 22b)의 윗면 및 실리콘 반도체층(4)의 윗면을 노출시켜서, 게이트 전극(22a, 22b)의 측면에 사이드월(23)을 형성한다.
P8(도 4), 포토리소그래피에 의해 상기 공정 P5와 같은 레지스트 마스크(31)를 형성하고, 이것을 마스크로서 노출하고 있는 실리콘 반도체층(4) 및 게이트 전극(22a)의 폴리실리콘에 Ｐ형 불순물 이온을 주입하여, 사이드월(23)의 양측의 실리콘 반도체층(4)에 Ｎ형 불순물을 비교적 고농도로 확산시킨 ｎＭＯＳ소자(7a)의 소스층(25a), 드레인층(26a) 및 포토다이오드(1)의 Ｎ+확산층(14)을 형성하는 동시에, 게이트 전극(22a)에 비교적 고농도의 Ｎ형 불순물을 확산시킨다.
P9(도 5), 공정 P8에서 형성한 레지스트 마스크(31)를 제거하여, 포토리소그래피에 의해 상기 공정 P6과 같은 레지스트 마스크(31)를 형성하고, 이것을 마스크로서 노출하고 있는 실리콘 반도체층(4) 및 게이트 전극(22b)의 폴리실리콘에 Ｐ형 불순물 이온을 주입하여, 사이드월(23)의 양측의 실리콘 반도체층(4)에 Ｐ형 불순물을 비교적 고농도로 확산시킨 ｐＭＯＳ소자(7b)의 소스층(25b), 드레인층(26b) 및 포토다이오드(1)의 Ｐ+확산층(12)을 형성하는 동시에, 게이트 전극(22b)에 비교적 고농도의 Ｐ형 불순물을 확산시킨다.
P10(도 5), 공정 P9에서 형성한 레지스트 마스크(31)를 제거하여, 각 확산층을 활성화시키기 위한 열처리를 실시한 후에, 포토리소그래피에 의해 다이오드 형성영역(6)의 Ｐ+확산층(12) 및 N+확산층(14)상의 P-확산층(15)과의 경계(16)에 접하는 논실리사이드부(18)의 형성영역(18a)을 노출시킨 레지스트 마스크(31)를 형성하고, 이것을 마스크로서 ＣＶＤ법에 의해 산화 실리콘을 퇴적하여 실리콘 산화막(36)을 형성한다.
이 실리콘 산화막(36)을 형성하는 레지스트 마스크(31)는, 논실리사이드부(18)를 의도적으로 설치하기 위해, 상기 공정 P5, P6, P8, P9에서 형성한 레지스트 마스크(31) 및 본 공정에서 형성하는 레지스트 마스크(31)의 맞춤 여유를 모두 고려하여, 그 결과에 있어서도 또한 논실리사이드부(18)의 형성영역(18a)을 덮는 형상이 되도록 설정된다.
P11(도 5), 공정 P10에서 형성한 레지스트 마스크(31)를 제거하여, 게이트 전극(22a, 22b) 및 실리콘 반도체층(4)상의 전체면에 스퍼터링법에 의해 코발트를 퇴적하여 고융점 금속층을 형성하고, 사리 사이드 처리에 의해 P+확산층(12) 및 N+확산층(14)위, 게이트 전극(22a, 22ｂ)상, 소스층(25a, 25b) 및 드레인층(26a, 26ｂ)상의 실리콘과 접하고 있는 고융점 금속층을 실리사이드화하여 각각 부위에 실리사이드층(17)을 형성한다.
이 때, P+확산층(12) 및 N+확산층(14)의 논실리사이드부(18)의 형성영 역(18a)은 실리콘 산화막(36)에 피복되어 있으므로, 실리사이드층(17)이 형성되지 않고 P+확산층(12) 및 N+확산층(14)이 그대로 잔류하여, P-확산층(15)과의 경계(16)에 인접하는 Ｐ+확산층(12) 및 N+확산층(14)의 부위에 논실리사이드부(18)가 형성됨과 동시에, 같은 금속성분을 가지는 실리사이드층(17)이, P+확산층(12) 및 N+확산층(14), 게이트 전극(22a, 22b), 소스층(25a, 25b) 및 드레인층(26a, 26b)의 상부에 형성된다.
이 경우에, 상기의 사리 사이드 처리는 열처리를 실시하고나서 미반응의 고융점 금속층을 제거할 때까지의 처리를 말한다.
P12(도 5), 실리사이드층(17)의 형성 후에, 습식 에칭에 의해 실리콘 산화막(26)을 제거하여, 본 실시예의 포토다이오드(1) 및 ｎＭＯＳ소자(7a), ｐＭＯＳ소자(7b)가 형성된다.
그 후에, 실리사이드층(17) 및 소자 분리층(9)위 등의 실리콘 반도체층(4)위의 전체면에, ＣＶＤ법에 의해 산화 실리콘 등의 절연재료를 비교적 두껍게 퇴적하고, 그 윗면을 평탄화 처리하여 층간 절연막을 형성하고, 포토리소그래피에 의해 층간 절연막 위에, P+확산층(12) 및 N+확산층(14), 소스층(25a, 25b) 및 드레인층(26a, 26b)의 각각의 실리사이드층(17)상의 콘택홀의 형성영역의 층간 절연막을 노출시킨 개구부를 가지는 레지스트 마스크(도시하지 않음)를 형성하고, 이것을 마스크로서 산화 실리콘을 선택적으로 에칭하는 이방성 에칭에 의해 층간 절연막을 관통하여 상기의 실리사이드층(17)에 도달하는 콘택홀을 형성하고, 상기의 레지스트 마스크의 제거후에, ＣＶＤ법 또는 스퍼터링법에 의해 콘택홀 내에 도전 재료를 매립하여 콘택 플러그를 형성하고, 그 윗면을 평탄화 처리하여 층간 절연막의 윗면을 노출시킨다.
이어서, 상기와 같은 방법으로 하여, 게이트 전극(22a, 22b)의 실리사이드층(17)에 도달하는 콘택홀에 도전 재료를 매립하여 콘택 플러그를 형성하고, 평탄화 처리를 실시하여 본 실시예의 포토ＩＣ(38)를 형성한다.
이렇게 하여 형성된 포토다이오드(1)는, 그 Ｐ-확산층(15)이 포토ＩＣ(38)를 구성하는 ｎＭＯＳ소자(7a)의 채널 영역(28a)과 같은 Ｐ형 불순물을 같은 농도로 확산시키고 있으므로, ｎＭＯＳ소자(7a)의 채널 영역(28a)을 형성하는 공정 P1에 있어서, 같은 레지스트 마스크(31)를 사용하여 동시에 형성하는 것이 가능하게 되어, 포토ＩＣ(38)의 제조 공정의 간략화를 도모할 수 있다.
또한 포토다이오드(1)의 Ｎ+확산층(14)이, 포토ＩＣ(38)를 구성하는 ｎＭＯＳ소자(7a)의 소스층(25a) 및 드레인층(26a)과 같은 Ｎ형 불순물을 같은 농도로 확산시키고 있으므로, ｎＭＯＳ소자(7a)의 소스층(25a) 및 드레인층(26a)을 형성하는 공정 P8에 있어서, 같은 레지스트 마스크(31)를 사용하여 동시에 형성하는 것이 가능하게 되여, 포토ＩＣ(38)의 제조 공정의 간략화를 도모할 수 있다.
또한 포토다이오드(1)의 Ｐ+확산층(12)이, 포토ＩＣ(38)를 구성하는 ｐＭＯＳ소자(7b)의 소스층(25b) 및 드레인층(26b)과 같은 Ｐ형 불순물을 같은 농도로 확산시키고 있으므로, ｐＭＯＳ소자(7b)의 소스층(25b) 및 드레인층(26b)을 형성하는 공정 P9에 있어서, 같은 레지스트 마스크(31)를 사용하여 동시에 형성하는 것이 가능하게 되어, 포토ＩＣ(38)의 제조 공정의 간략화를 도모할 수 있다.
또한 P+확산층(12) 및 N+확산층(14)의 상부의 실리사이드층(17)이, ｎＭＯＳ소자(7a) 및 ｐＭＯＳ소자(7b)의 소스층(25a, 25b) 및 드레인층(26a, 26b)의 상부의 실리사이드층(17)과 같은 금속성분으로 형성되어 있으므로, ｎＭＯＳ소자(7a) 및 ｐＭＯＳ소자(7b)의 소스층(25a, 25b) 및 드레인층(26a, 26b)의 상부에 실리사이드층(17)을 형성하는 공정 P11에 있어서, 같은 고융점 금속층을 사용하여 동시에 형성하는 것이 가능하게 되어, 포토ＩＣ(38)의 제조 공정의 간략화를 도모할 수 있다.
본 실시예의 포토다이오드(1)는, 그 Ｐ+확산층(12) 및 N+확산층(14)의 상부에 형성되는 실리사이드층(17)이, 공정 P10에 있어서, 공정 P5, P6, P8, P9에서 형성한 레지스트 마스크(31) 및 공정 P10에서 형성하는 레지스트 마스크(31)의 맞춤 여유를 모두 고려하여, 그 결과에 있어서도 또한 논실리사이드부(18)의 형성영역(18a)을 덮는 형상이 되도록 설정된 레지스트 마스크(31)에 의해 각각의 Ｐ-확산층(15)과의 경계(16)로부터 의도적으로 이격시켜, P-확산층(15)과의 경계(16) 사이에 논실리사이드부(18)가 형성되어 있으므로, 실리사이드층(17)이 P-확산층(15)위까지 연장하지 않고, 광전류에 대한 암전류의 Ｓ/Ｎ비를 충분히 확보할 수 있어, 포토다이오드(1)의 특성의 편차를 방지하여 포토다이오드(1)의 품질을 안정화시킬 수 있다.
또한 P+확산층(12) 및 N+확산층(14)이, 각각의 봉우리부 12a 및 14a의 봉우리측을 소자 분리층(9)의 내측의 하나의 테두리(9a) 및 이것에 대향하는 다른 테두리(9b)에 접하여 형성되어 있으므로, P+확산층(12) 및 N+확산층(14)의 모든 가장자 리가 P-확산층(15)에 접하여 형성되는 포토다이오드(1)에 비하여, P+확산층(12) 및 N+확산층(14)의 가장자리의 Ｐ-확산층(15)과의 경계(16)측에만 논실리사이드부(18)를 형성하면 상기의 효과를 얻을 수 있고, 논실리사이드부(18)의 의도적인 형성을 용이하게 행할 수 있음과 동시에, 실리사이드층(17)의 면적을 확대하여 면저항의 저감 효과를 더욱 높일 수 있다.
상기의 포토다이오드(1)에 자외선을 조사했을 경우의 전류전압특성의 실험 결과를 도 9에 나타낸다.
도 9에 있어서의 가로축은 P+확산층(12)과 N+확산층(14) 사이에 인가한 전압을 나타내고, 세로축은 전압을 인가했을 때에 검출된 전류를 나타낸다.
실험에 사용한 포토다이오드(1)의 실리콘 반도체층(4)의 두께는 50ｎｍ, 조사한 자외선의 파장은 395ｎｍ이다.
또한 암전류는 암실 내에 포토다이오드(1)를 설치한 상태에서 측정했다.
도 9에 나타내는 바와 같이 본 실시예의 포토다이오드(1)는, 역 바이어스측에 있어서 자외선 조사시와 암전류를 구별하기 위한 명확한 차이가 있어, 광전류에 대한 암전류의 Ｓ/Ｎ비가 충분히 확보되고 있음을 알 수 있다.
한편, 비교를 위해 △표시를 붙여 나타낸 Ｐ-확산층(15)위에 실리사이드층(17)이 연장할 경우의 암전류는, 본 실시예의 자외선 조사시의 광전류와 같은 정도이며, 자외선 조사시와의 구별이 불명확하여, S/Ｎ비를 충분히 확보할 수 없게 되므로 자외선을 검출하는 포토다이오드(1)로서는 부적절함을 알 수 있다.
이상에서 설명한 바와 같이, 본 실시예에서는, SOI구조의 실리콘 반도체층에 형성된 틀 모양의 소자 분리층의 내측의 하나의 테두리에 접하는 Ｐ+확산층을 형성하고, 소자 분리층의 하나의 테두리에 대향하는 다른 테두리에 접하는 Ｎ+확산층을 P-확산층을 개재시켜서 배치하고, P+확산층 및 N+확산층과 P-확산층의 경계로부터 이격시켜 P+확산층 및 N+확산층의 상부에 실리사이드층을 형성하도록 함으로써, P+확산층 및 N+확산층의 가장자리의 소자 분리층과 접하지 않는 Ｐ-확산층과의 경계측을 P-확산층으로부터 이격시켜 논실리사이드부를 용이하게 형성할 수 있어, 실리사이드층이 P-확산층 위에 연장하는 것을 방지하고, 포토다이오드의 품질을 안정화시킬 수 있다.
또한 포토다이오드의 Ｐ-확산층은 ｎＭＯＳ소자의 채널 영역과 동일 Ｐ형 불순물의 동일 농도를 가지고, N+확산층은 ｎＭＯＳ소자의 소스층 및 드레인층과 동일 Ｎ형 불순물의 동일 농도를 가지고, P+확산층은 ｐＭＯＳ소자의 소스층 및 드레인층과 동일 Ｐ형 불순물의 동일 농도를 가지고, 실리사이드층은 ｎＭＯＳ소자 및 ｐＭＯＳ소자의 소스층 및 드레인층에 형성된 실리사이드층과 동일 금속성분을 가지도록 함으로써, ｎＭＯＳ소자의 채널 영역을 형성하는 공정, ｎＭＯＳ소자의 소스층 및 드레인층을 형성하는 공정, ｐＭＯＳ소자의 소스층 및 드레인층을 형성하는 공정에 있어서, 각각 같은 레지스트 마스크를 겸용하여 동시에 형성하는 것이 가능하게 됨과 동시에, ｎＭＯＳ소자 및 ｐＭＯＳ소자의 소스층 및 드레인층에 실리사이드층을 형성하는 공정에 있어서, 동일 고융점 금속층을 사용하여 동시에 형성하는 것이 가능하게 되어, 포토ＩＣ의 제조 공정의 간략화를 도모할 수 있다.
[실시예 2]
도 10은 실시예 2의 포토다이오드의 상면을 나타내는 설명도, 도 11은 실시예 1의 포토다이오드의 단면을 나타내는 설명도, 도 12, 도 13, 도 14는 실시예 2의 포토ＩＣ의 제조 방법을 나타내는 설명도이다.
또한, 도 11은 도 10의 Ｂ-Ｂ단면선을 따른 단면도이다. 또 상기 실시예 1과 같은 부분은, 동일한 부호를 붙여 그 설명을 생략한다.
도 10, 도 11에 있어서, 부호 40은 더미 게이트이며, ｎＭＯＳ소자(7a), ｐＭＯＳ소자(7b)의 게이트 산화막(21a, 21b)과 같은 재료로 형성된 더미 게이트 산화막(41), 더미 게이트 산화막(41)위에 게이트 전극(22a, 22b)과 같은 재료로 형성된 더미 게이트 전극(42), 게이트 전극(22a, 22b)의 각각의 측면에 사이드월(23)과 같은 재료로 형성된 더미 사이드월(43)로 형성되고, 더미 게이트 전극(42)의 각각의 Ｐ+확산층(12) 및 N+확산층(14)측의 상부에는 실리사이드층(17)이 형성되어 있다.
본 실시예의 더미 게이트 산화막(41)은 P-확산층(15)위에, P+확산층(12) 및 N+확산층(14)의 경계(16)를 따라 P-확산층(15)위의 일부를 덮도록 형성되고, P+확산층(12) 및 N+확산층(14)측에 형성되는 더미 사이드월(43)은, 각각 P+확산층(12) 및 N+확산층(14)위에 연장하여, 본 실시예의 논실리사이드부(18)를 형성하기 위한 마스크 부재로서 기능한다.
이하에, 도 12 내지 도 14에 ＰＡ로 나타내는 공정에 따라, 본 실시예의 포토ＩＣ의 제조 방법에 대하여 설명한다.
본 실시예의 반도체 웨이퍼의 실리콘 반도체층(4)은, 상기 실시예 1과 같은 방법으로 50ｎｍ의 두께로 형성된다.
본 실시예의 공정ＰＡ1(도 12)∼ＰＡ3(도 12)의 작동은, 상기 실시예 1의 공정 P1(도 3)∼P3(도 3)의 작동과 동일하므로 그 설명을 생략한다.
ＰＡ4(도 12), 포토리소그래피에 의해 폴리실리콘층(34)위에, 트랜지스터 형성영역(8a, 8b)의 게이트 길이방향 중앙부의 게이트 전극(22a, 22b)의 형성영역 및 다이오드 형성영역(6)의 더미 게이트 전극(42)의 형성영역, 즉 P-확산층(15)의 형성영역 위의, P+확산층(12) 및 N+확산층(14) 각각의 형성영역과의 경계(16)를 따른 영역을 덮는 레지스트 마스크(도시하지 않음)를 형성하고, 이것을 마스크로 하여, 실시예 1의 공정 P4와 같은 방법으로 하여, 게이트 산화막(21a, 21b) 위에 게이트 전극(22a, 22ｂ)을 형성함과 동시에, 더미 게이트 산화막(41)위에 더미 게이트 전극(42)을 형성하고, 상기의 레지스트 마스크를 제거한다.
ＰＡ5(도 13), 포토리소그래피에 의해, 트랜지스터 형성영역(8b) 및 다이오드 형성영역(6)의 Ｐ+확산층(12)의 형성영역, P-확산층(15)의 형성영역 및 N+확산층(14)의 형성영역측의 더미 게이트 전극(42)상의 중앙부까지를 덮는 레지스트 마스크(31), 즉 다이오드 형성영역(6)의 Ｎ+확산층(14)의 형성영역(도 10에 나타내는 「Ｅ」자 모양의 부위)을 자기 정합적으로 노출시키고, 트랜지스터 형성영역(8a)을 노출시킨 레지스트 마스크(31)를 형성하고, 이것을 마스크로 하여, 실시예 1의 공정 P5와 마찬가지로 하여, 게이트 전극(22a)의 양측의 실리콘 반도체층(4)에 ｎＭＯＳ소자(7a)의 연장부(27a)를 형성하고, 게이트 전극(22a)의 폴리실리콘에 중농도의 Ｎ형 불순물을 확산시킴과 동시에, N+확산층(14)의 형성영역의 실리콘 반도체 층(4)에 자기 정합적으로 중농도의 Ｎ형 불순물을 확산시킨다.
ＰＡ6(도 13), 공정ＰＡ5에서 형성한 레지스트 마스크(31)를 제거하고, 포토리소그래피에 의해, 트랜지스터 형성영역(8a) 및 다이오드 형성영역(6)의 Ｎ+확산층(14)의 형성영역, P-확산층(15)의 형성영역 및 P+확산층(12)의 형성영역측의 더미 게이트 전극(42) 위의 중앙부 까지를 덮는 레지스트 마스크(31), 즉 다이오드 형성영역(6)의 Ｐ+확산층(12)의 형성영역(도 1에 나타내는 「Π」자 모양의 부위)을 자기 정합적으로 노출시키고, 트랜지스터 형성영역(8b)을 노출시킨 레지스트 마스크(31)을 형성하고, 이것을 마스크로 하여, 실시예 1의 공정 P6과 마찬가지로, 게이트 전극(22b)의 양측의 실리콘 반도체층(4)에 ｐＭＯＳ소자(7b)의 연장부(27b)를 형성하고, 게이트 전극(22b)의 폴리실리콘에 중농도의 Ｐ형 불순물을 확산시킴과 동시에, P+확산층(12)의 형성영역의 실리콘 반도체층(4)에 자기 정합적으로 중농도의 Ｐ형 불순물을 확산시킨다.
ＰＡ7(도 13), 공정ＰＡ6에서 형성한 레지스트 마스크(31)를 제거하여, 실시예 1의 공정 P7과 같은 방법으로, 게이트 전극(22a, 22b), 더미 게이트 전극(42)의 윗면 및 실리콘 반도체층(4)의 윗면을 노출시키고, 게이트 전극(22a, 22b) 및 더미 게이트 전극(42)의 측면에 사이드월(23) 및 더미 사이드월(43)을 형성한다.
ＰＡ8(도 13), 포토리소그래피에 의해 상기 공정ＰＡ5와 동일한 레지스트 마스크(31)를 형성하고, 실시예 1의 공정 P8과 같은 방법으로, 사이드월(23)의 양측의 실리콘 반도체층(4)에 ｎＭＯＳ소자(7a)의 소스층(25a), 드레인층(26a)을 형성하고, 포토다이오드(1)의 Ｎ+확산층(14)을 자기정합적으로 형성하는 동시에, 게이 트 전극(22a)에 비교적 고농도의 Ｎ형 불순물을 확산시킨다.
ＰＡ9(도 14), 공정ＰＡ8에서 형성한 레지스트 마스크(31)을 제거하여, 포토리소그래피에 의해 상기 공정ＰＡ6과 같은 레지스트 마스크(31)를 형성하고, 실시예 1의 공정 P9와 같은 방법으로, 사이드월(23)의 양측의 실리콘 반도체층(4)에 ｐＭＯＳ소자(7b)의 소스층(25b), 드레인층(26b)을 형성하고, 포토다이오드(1)의 Ｐ+확산층(12)을 자기정합적으로 형성하는 동시에, 게이트 전극(22b)에 비교적 고농도의 Ｐ형 불순물을 확산시킨다.
ＰＡ10(도 14), 공정ＰＡ9에서 형성한 레지스트 마스크(31)를 제거하고, 각 확산층을 활성화시키기 위한 열처리를 실시한 후에, 포토리소그래피에 의해, 다이오드 형성영역(6)의 Ｐ+확산층(12) 및 N+확산층(14)측의 각각의 더미 게이트(40)사이의 Ｐ-확산층(15) 및 각각의 더미 게이트 전극(42)의 Ｐ-확산층(15)측의 중앙부까지를 노출시킨 레지스트 마스크(31)를 형성하고, 이것을 마스크로서 ＣＶＤ법에 의해 산화 실리콘을 퇴적하여 실리콘 산화막(36)을 형성한다.
ＰＡ11(도 14), 공정ＰＡ10에서 형성한 레지스트 마스크(31)를 제거하고, 게이트 전극(22a, 22b), 더미 게이트 전극(42) 및 실리콘 반도체층(4)상의 전체면에 스퍼터링법에 의해 코발트를 퇴적하여 고융점 금속층을 형성하고, 사리 사이드 처리에 의해 P+확산층(12) 및 N+확산층(14)위, 게이트 전극(22a,22ｂ)상, 소스층(25a, 25b), 드레인층(26a, 26ｂ)위 및 더미 게이트 전극(42) 위의 실리콘과 접하고 있는 고융점 금속층을 실리사이드화하여 각각 부위에 실리사이드층(17)을 형성한다.
이 때, P+확산층(12) 및 N+확산층(14)의 논실리사이드부(18)의 형성영역(18a)은 더미 사이드월(43)에 피복되어 있으므로, P+확산층(12) 및 N+확산층(14)의 Ｐ-확산층(15)의 경계(16)에 인접하는 더미 사이드월(43) 아래의 부위에 논실리사이드부(18)가 형성됨과 동시에, 같은 금속성분을 가지는 실리사이드층(17)이, P+확산층(12) 및 N+확산층(14), 게이트 전극(22a, 22b), 더미 게이트 전극(42), 소스층(25a, 25b) 및 드레인층(26a, 26b)의 상부에 형성된다.
이 경우에, 전기의 사리 사이드 처리는 열처리를 실시하고나서 미반응의 고융점 금속층을 제거할 때까지의 처리를 말한다.
그 후의 공정ＰＡ12(도 14)의 작동 및 콘택 플러그의 형성의 작동은, 실시예 1의 공정 P12(도 5)의 작동 및 콘택 플러그 형성의 작동과 동일하므로 그 설명을 생략한다.
이와 같이 하여 형성된 포토다이오드(1)는, 상기 실시예 1과 마찬가지로, 각각의 확산층이 ｎＭＯＳ소자(7a) 및 ｐＭＯＳ소자(7b)의 각 확산층과 동일한 형태의 동일 불순물을 동일 농도로 확산시키고, 각각의 확산층의 상부의 실리사이드층(17)이, ｎＭＯＳ소자(7a) 및 ｐＭＯＳ소자(7b)의 각 확산층의 상부의 실리사이드층(17)과 동일 금속성분으로 형성되어 있으므로, 각각의 확산층의 형성 공정 및 실리사이드층(17)의 형성 공정에 있어서, 동일 레지스트 마스크(31) 및 동일 고융점 금속층을 사용하여 동시에 형성하는 것이 가능하게 되어, 포토ＩＣ(38)의 제조 공정의 간략화를 도모할 수 있다.
또한 더미 게이트(40)의 더미 게이트 산화막(41), 더미 게이트 전극(42), 더 미 사이드월(43)은, 각각 ｎＭＯＳ소자(7a), ｐＭＯＳ소자(7b)의 게이트 산화막(21a, 21b), 게이트 전극(22a, 22b), 사이드월(23)과 각각 동일 성분으로 형성되어 있으므로, ｎＭＯＳ소자(7a), ｐＭＯＳ소자(7b)의 게이트의 각각의 형성 공정에 있어서, 동일 실리콘 산화막(33), 폴리실리콘층(34) 및 동일 레지스트 마스크(31)를 사용하고, 또한 동일 실리콘 질화막을 사용하여 동시에 형성하는 것이 가능하게 되어, 포토ＩＣ(38)의 제조 공정의 간략화를 도모할 수 있다.
본 실시예의 포토다이오드(1)는, 그 Ｐ+확산층(12) 및 N+확산층(14)의 상부에 형성되는 실리사이드층(17)이, 공정ＰＡ10에 있어서, 공정ＰＡ5에서 형성한 레지스트 마스크(31)를 사용하여 형성한 더미 게이트 전극(42) 및 공정ＰＡ7에서 형성한 더미 사이드월(43)에 의해, P+확산층(12) 및 N+확산층(14)과 P-확산층(15)의 경계(16) 사이에 논실리사이드부(18)가 자기정합적으로 형성되므로, 복수의 레지스트 마스크(31)의 맞춤 여유를 모두 고려한 실시예 1의 공정 P10에 있어서의 레지스트 마스크(31)를 형성할 필요가 없어져, 실리사이드층(17)이 P-확산층(15)위까지 연장하는 것을 용이하게 방지하는 것이 가능하게 되고, 광전류에 대한 암전류의 Ｓ/Ｎ비를 충분히 확보할 수 있어, 포토다이오드(1)의 특성의 편차를 방지하여 포토다이오드(1)의 품질을 안정화시킬 수 있다.
또한, 본 실시예에서는, 더미 게이트 전극이나 더미 게이트 산화막은 그대로 잔류시키는 것으로 설명했지만, 이것들을 공정ＰＡ10에 있어서의 레지스트 마스크(31)의 형성 전 또는 공정ＰＡ11에 있어서의 실리사이드층(17)의 형성 후에, 제거하도록 해도 된다.
이상에서 설명한 바와 같이, 본 실시예에서는, 상기 실시예 1과 동일한 효과에 더하여, P+확산층 및 N+확산층의, 각각의 Ｐ-확산층과의 경계측의 Ｐ+확산층 및 N+확산층 위에, 각각의 경계에 접하여 더미 게이트의 더미 사이드월을 형성하고, 더미 사이드월과, 소자 분리층 사이의 Ｐ+확산층 및 N+확산층의 상부에 각각 실리사이드층을 형성하도록 함으로써, 더미 사이드월에 의해 자기 정합적으로 더미 사이드월 아래에 논실리사이드부를 용이하게 형성할 수 있다.
또한, 상기 각 실시예에 있어서는, 저농도 확산층은 Ｐ형 불순물을 확산시켜서 형성하는 것으로 설명했지만, Ｎ형의 불순물을 비교적 저농도로 확산시켜 형성해도, 상기와 동일한 효과를 얻을 수 있다.
또한 상기 각 실시예에 있어서는, P+확산층은 「Π」자 모양, N+확산층은 「E」자 모양으로 설명했지만, 각각의 형상을 역으로 해도 되고, 빗살부의 수를 더욱 많게 해도 좋다.
또한 상기 각 실시예에 있어서는, P+확산층 및 N+확산층에는, 빗살부를 복수 설치하고, 이것들을 끼워 맞추어 배치하는 것으로서 설명했지만, 빗살부를 설치하지 않고, 봉우리부만을 저농도 확산층을 사이에 두고 대향배치하도록 해도 된다.
또한 상기 각 실시예에 있어서는, 실리콘 반도체층은 ＳＯＩ기판의 절연층으로서의 매립 산화막 위에 형성된 실리콘 반도체층이라고 설명했지만, 절연층으로서의 사파이어 기판 위에 형성된 ＳＯＳ(Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ)기판의 실리콘 반도체층이거나, 절연층으로서의 석영 기판 위에 형성된 ＳＯＱ(Ｓｉｌｉｃｏｎ Ｏｎ Ｑｕａｒｔｚ)기판의 실리콘 반도체층 등이어도 된다.
도 1은 실시예 1의 포토다이오드의 윗면을 나타내는 설명도이다.
도 2는 실시예 1의 포토다이오드의 단면을 나타내는 설명도이다.
도 3은 실시예 1의 포토 IC의 제조 방법을 나타내는 설명도이다.
도 4는 실시예 1의 포토 IC의 제조 방법을 나타내는 설명도이다.
도 5는 실시예 1의 포토 IC의 제조 방법을 나타내는 설명도이다.
도 6은 실리콘(100)의 광흡수 계수의 파장 의존성을 나타내는 그래프이다.
도 7은 실리콘 반도체층의 두께에 의한 광흡수율을 나타내는 그래프이다.
도 8은 광흡수율이 10%가 되는 파장을 나타내는 그래프이다.
도 9는 실시예 1의 포토다이오드의 출력 특성을 나타내는 그래프이다.
도 10은 실시예 2의 포토다이오드의 윗면을 나타내는 설명도이다.
도 11은 실시예 2의 포토다이오드의 단면을 나타내는 설명도이다.
도 12는 실시예 2의 포토 IC의 제조 방법을 나타내는 설명도이다.
도 13은 실시예 2의 포토 IC의 제조 방법을 나타내는 설명도이다.
도 14는 실시예 2의 포토 IC의 제조 방법을 나타내는 설명도이다.
[부호의 설명]
1 : 포토다이오드 3 : 매립 산화막
4 : 실리콘 반도체층 6 : 다이오드 형성영역
7a : ｎＭＯＳ소자 7b : ｐＭＯＳ소자
8a, 8b : 트랜지스터 형성영역 9 : 소자 분리층
9a : 하나의 테두리 9b : 다른 테두리
10 : 소자분리 영역 12 : P+확산층
12a, 14a : 봉우리부 12b, 14b : 빗살부
14 : N+확산층 15 : P-확산층
16 : 경계 17 : 실리사이드층
18 : 논실리사이드부 18a : 논실리사이드부 형성영역
21a, 21b : 게이트 산화막 22a, 22b : 게이트 전극
23 : 사이드월 25a, 25b : 소스층
26a, 26b : 드레인층 27a, 27b : 연장부
28a, 28b : 채널 영역 31 : 레지스트 마스크
33, 36 : 실리콘 산화막 34 : 폴리실리콘층
38 : 포토ＩＣ 40 : 더미 게이트
41 : 더미 게이트 산화막 42 : 더미 게이트 전극
43 : 더미 사이드월

Claims (6)

  1. 소자 형성영역과 상기 소자 형성영역의 적어도 일부분을 둘러싸는 소자 분리 영역을 포함하는 실리콘 반도체층과,
    상기 소자 분리영역에 형성된 소자 분리층과,
    상기 소자 형성영역에 형성된 P형 고농도 확산층과,
    상기 Ｐ형 고농도 확산층으로부터 이격되어 상기 소자 형성영역에 형성된 Ｎ형 고농도 확산층과,
    상기 Ｐ형 고농도 확산층과 상기 Ｎ형 고농도 확산층 사이에 위치하는 상기 소자 형성영역에 형성되며, 상기 Ｐ형 고농도 확산층 및 Ｎ형 고농도 확산층의 어느 한쪽과 같은 동일 형태의 불순물과 저농도를 포함하는 저농도 확산층과,
    상기 저농도 확산층과 상기 Ｐ형 고농도 확산층과의 경계 및 상기 저농도 확산층과 상기 Ｎ형 고농도 확산층의 경계에서 각각 이격되어, 상기 Ｐ형 고농도 확산층 및 Ｎ형 고농도 확산층의 각 상부의 적어도 일부분에 형성된 실리사이드층과,
    채널 영역과 게이트 전극에 개재되는 게이트 산화막과 함께, 상기 실리콘 반도체층의 소자 형성영역에 형성된 소스와 드레인 및 상기 소스와 상기 드레인 사이의 상기 채널 영역에 대향하는 게이트 전극을 각각 가지는 nMOS소자와 pMOS소자, 및
    상기 nMOS소자와 상기 pMOS소자 각각의 상기 소스 및 상기 드레인의 상부에 각각 형성되는 실리사이드층을 구비하는 것을 특징으로 하는 포토다이오드.
  2. 지지 기판과,
    상기 지지 기판위에 형성된 절연층과,
    상기 절연층 위에 형성되어, 소자 형성영역과 상기 소자 형성영역을 둘러싸는 소자분리 영역을 가지는 실리콘 반도체층과,
    상기 소자분리 영역에 형성된 소자 분리층과,
    상기 소자 분리층의 내측의 하나의 테두리에 접하는 상기 소자 형성영역에, Ｐ형의 불순물을 고농도로 확산시켜서 형성된 Ｐ형 고농도 확산층과,
    상기 소자 분리층의 하나의 테두리에 대향하는 다른 테두리에 접하는 상기 소자 형성영역에, 상기 Ｐ형 고농도 확산층으로부터 이격하여, Ｎ형의 불순물을 고농도로 확산시켜서 형성된 Ｎ형 고농도 확산층과,
    상기 Ｐ형 고농도 확산층과 상기 Ｎ형 고농도 확산층 사이에 위치하는 상기 소자 형성영역에, 상기 Ｐ형 고농도 확산층 및 Ｎ형 고농도 확산층의 어느 한쪽과 동일 형태의 불순물을 저농도로 확산시켜서 형성된 저농도 확산층과,
    상기 Ｐ형 고농도 확산층 및 Ｎ형 고농도 확산층의, 각각의 상기 저농도 확산층과의 경계측의 상기 Ｐ형 고농도 확산층 및 Ｎ형 고농도 확산층 위에, 각각 상기 경계에 접하여 형성된 더미 사이드월과,
    상기 더미 사이드월과, 상기 소자 분리층 사이의 상기 Ｐ형 고농도 확산층 및 Ｎ형 고농도 확산층의 상부에 각각 형성된 실리사이드층을 구비하는 것을 특징으로 하는 포토다이오드.
  3. 제 1항 또는 제 2항에 있어서,
    상기 Ｐ형 고농도 확산층 및 Ｎ형 고농도 확산층이 빗살 모양으로 형성되고, 상기 빗살 모양의 봉우리측이 상기 소자 분리층에 접하고 있는 것을 특징으로 하는 포토다이오드.
  4. 제 1항 또는 제 2항에 있어서,
    상기 실리콘 반도체층의 두께가, 50ｎｍ이하인 것을 특징으로 하는 포토다이오드.
  5. 제 1항 또는 제 2항에 기재된 포토다이오드와,
    실리콘 반도체층의 소자 형성영역에 형성된 소스층 및 드레인층과, 상기 소스층과 드레인층 사이의 채널 영역에 게이트 산화막을 사이에 두고 대향하는 게이트 전극을 가지는 ｎＭＯＳ소자 및 ｐＭＯＳ소자를 구비하고,
    상기 저농도 확산층은, 상기 ｎＭＯＳ소자 및 ｐＭＯＳ소자의 어느 한쪽의 소자의 채널 영역과 같은 불순물의 같은 농도를 가지고,
    상기 Ｎ형 고농도 확산층은, 상기 ｎＭＯＳ소자의 소스층 및 드레인층과 동일 불순물의 동일 농도를 가지고,
    상기 Ｐ형 고농도 확산층은, 상기 ｐＭＯＳ소자의 소스층 및 드레인층과 동일 불순물의 동일 농도를 가지고,
    상기 실리사이드층은, 상기 ｎＭＯＳ소자 및 ｐＭＯＳ소자의 소스층 및 드레인층에 형성된 실리사이드층과 같은 금속성분을 가지는 것을 특징으로 하는 포토ＩＣ.
  6. 제 2항에 기재된 포토다이오드와,
    실리콘 반도체층의 소자 형성영역에 형성된 소스층 및 드레인층과, 상기 소스층과 드레인층 사이의 채널 영역에 게이트 산화막을 사이에 두고 대향하고, 측면에 사이드월이 형성된 게이트 전극을 가지는 ｎＭＯＳ소자 및 ｐＭＯＳ소자를 구비하고,
    상기 저농도 확산층은, 상기ｎＭＯＳ소자 및 ｐＭＯＳ소자의 어느 한쪽의 소자의 채널 영역과 동일 불순물의 동일 농도를 가지고,
    상기 Ｎ형 고농도 확산층은, 상기ｎＭＯＳ소자의 소스층 및 드레인층과 동일 불순물의 동일 농도를 가지고,
    상기 P형 고농도 확산층은, 상기ｐＭＯＳ소자의 소스층 및 드레인층과 같은 불순물의 같은 농도를 가지고,
    상기 더미 사이드월은, 상기ｎＭＯＳ소자 및 ｐＭＯＳ소자의 사이드월과 같 은 성분을 가지고,
    상기 실리사이드층은, 상기ｎＭＯＳ소자 및 ｐＭＯＳ소자의 소스층 및 드레인층에 형성된 실리사이드층과 같은 금속성분을 가지는 것을 특징으로 하는 포토ＩＣ.
KR1020070104446A 2006-11-14 2007-10-17 포토다이오드 및 그것을 구비한 포토 ｉｃ KR101403896B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006308381A JP4232814B2 (ja) 2006-11-14 2006-11-14 フォトダイオードおよびそれを備えたフォトｉｃ
JPJP-P-2006-00308381 2006-11-14

Publications (2)

Publication Number Publication Date
KR20080043698A KR20080043698A (ko) 2008-05-19
KR101403896B1 true KR101403896B1 (ko) 2014-06-09

Family

ID=39448864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070104446A KR101403896B1 (ko) 2006-11-14 2007-10-17 포토다이오드 및 그것을 구비한 포토 ｉｃ

Country Status (4)

Country Link
US (1) US7687873B2 (ko)
JP (1) JP4232814B2 (ko)
KR (1) KR101403896B1 (ko)
CN (1) CN101183693B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759755B2 (en) * 2008-05-14 2010-07-20 International Business Machines Corporation Anti-reflection structures for CMOS image sensors
US8003425B2 (en) * 2008-05-14 2011-08-23 International Business Machines Corporation Methods for forming anti-reflection structures for CMOS image sensors
JP5530083B2 (ja) * 2008-08-08 2014-06-25 ラピスセミコンダクタ株式会社 光センサ
JP5231145B2 (ja) * 2008-09-17 2013-07-10 ラピスセミコンダクタ株式会社 照度センサおよびその製造方法
KR20120075971A (ko) 2010-12-29 2012-07-09 삼성모바일디스플레이주식회사 적층형 포토다이오드 및 그 제조방법
JP2015115503A (ja) * 2013-12-12 2015-06-22 日本放送協会 受光素子およびこれを用いた撮像装置
KR20190093516A (ko) * 2018-02-01 2019-08-09 엘지이노텍 주식회사 열전장치
JP7118809B2 (ja) 2018-08-27 2022-08-16 キヤノン株式会社 位置検出装置およびこれを備えた装置、位置検出方法およびコンピュータプログラム
CN111048617B (zh) * 2019-11-29 2021-06-01 武汉华星光电技术有限公司 光电二极管及其制备方法
JPWO2021117523A1 (ko) * 2019-12-09 2021-06-17

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525828A (en) * 1991-10-31 1996-06-11 International Business Machines Corporation High speed silicon-based lateral junction photodetectors having recessed electrodes and thick oxide to reduce fringing fields
JP2002314117A (ja) * 2001-04-09 2002-10-25 Seiko Epson Corp Ｐｉｎ構造のラテラル型半導体受光素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972252A (en) * 1987-06-25 1990-11-20 Sony Corporation Photosensor with a capacitor connected in parallel so as to increase the dynamic range and to improve the holding characteristics of the photosensor
JP3471394B2 (ja) 1993-12-09 2003-12-02 浜松ホトニクス株式会社 半導体紫外線センサ
JP2001320075A (ja) 2000-05-02 2001-11-16 Texas Instr Japan Ltd フォトダイオード
JP2002083949A (ja) 2000-09-07 2002-03-22 Nec Corp Ｃｍｏｓイメージセンサ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525828A (en) * 1991-10-31 1996-06-11 International Business Machines Corporation High speed silicon-based lateral junction photodetectors having recessed electrodes and thick oxide to reduce fringing fields
JP2002314117A (ja) * 2001-04-09 2002-10-25 Seiko Epson Corp Ｐｉｎ構造のラテラル型半導体受光素子

Also Published As

Publication number Publication date
CN101183693A (zh) 2008-05-21
CN101183693B (zh) 2011-04-06
KR20080043698A (ko) 2008-05-19
US20080135898A1 (en) 2008-06-12
JP2008124344A (ja) 2008-05-29
US7687873B2 (en) 2010-03-30
JP4232814B2 (ja) 2009-03-04

Similar Documents

Publication Publication Date Title
KR101403896B1 (ko) 포토다이오드 및 그것을 구비한 포토 ｉｃ
KR101486286B1 (ko) 포토다이오드 및 그것을 사용한 포토 ｉｃ
US10622263B2 (en) Semiconductor device having SOI substrate and first and second diffusion layer
JP5189391B2 (ja) 光センサ
KR100253923B1 (ko) 박막 트랜지스터를 갖는 반도체 장치 및 그 제조 방법
JP4574667B2 (ja) フォトダイオードの製造方法およびそれを用いて形成されたフォトダイオード
US6514785B1 (en) CMOS image sensor n-type pin-diode structure
US20090179241A1 (en) Photosensor and photo IC equipped with same
US7935934B2 (en) Photosensor and photo IC equipped with same
US7709920B2 (en) Photodiode arrangement
US7863147B2 (en) Semiconductor device and fabrication method thereof
JP2008147606A (ja) フォトダイオード
JP3502509B2 (ja) Ｃｍｏｓ構造を備えた集積回路及びその製造方法
JP6108451B2 (ja) 半導体装置およびその製造方法
US7271414B2 (en) Semiconductor device and method for fabricating the same
JP2000299487A (ja) 紫外線用受光素子
JP2000357795A (ja) ディプレッション型半導体装置の製造方法
JP2005285950A (ja) 半導体装置及びその製造方法
KR20010076836A (ko) 반도체장치의 트랜지스터 제조방법
JP2009278037A (ja) 光電流推定方法及びそれを用いた半導体ｕｖセンサのスクリーニング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 6