JP2001320075A - フォトダイオード - Google Patents
フォトダイオードInfo
- Publication number
- JP2001320075A JP2001320075A JP2000133905A JP2000133905A JP2001320075A JP 2001320075 A JP2001320075 A JP 2001320075A JP 2000133905 A JP2000133905 A JP 2000133905A JP 2000133905 A JP2000133905 A JP 2000133905A JP 2001320075 A JP2001320075 A JP 2001320075A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type semiconductor
- layer
- region
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】感度を高めて特性を向上させることができるフ
ォトダイオードを提供する。 【解決手段】第１導電型半導体層１０の表層部に、少な
くとも一断面において第１導電型半導体層により分断さ
れた部分を有するように、第２導電型半導体層１１が形
成されたフォトダイオードを有する構成とし、第１導電
型半導体層１０と第２導電型半導体層１１のそれぞれに
所定の電圧を印加したときに、第２導電型半導体層１１
と第１導電型半導体層１０との接合面から当該第２導電
型半導体層１１の間の第１導電型半導体層１０側に向か
って空乏層Ｖが延び、例えば、第２導電型半導体層１１
の第１導電型半導体層１０との接合面の内の一方の接合
面Ｊ 1から延びる空乏層Ｖ1の端面ＦV1と、他方の接合面
Ｊ2から延びる空乏層Ｖ2の端面ＦV2とが接触する程度と
する。
ォトダイオードを提供する。 【解決手段】第１導電型半導体層１０の表層部に、少な
くとも一断面において第１導電型半導体層により分断さ
れた部分を有するように、第２導電型半導体層１１が形
成されたフォトダイオードを有する構成とし、第１導電
型半導体層１０と第２導電型半導体層１１のそれぞれに
所定の電圧を印加したときに、第２導電型半導体層１１
と第１導電型半導体層１０との接合面から当該第２導電
型半導体層１１の間の第１導電型半導体層１０側に向か
って空乏層Ｖが延び、例えば、第２導電型半導体層１１
の第１導電型半導体層１０との接合面の内の一方の接合
面Ｊ 1から延びる空乏層Ｖ1の端面ＦV1と、他方の接合面
Ｊ2から延びる空乏層Ｖ2の端面ＦV2とが接触する程度と
する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特にＰＩＮフォトダイオードなどのフォトダイオードに
関する。
特にＰＩＮフォトダイオードなどのフォトダイオードに
関する。
【０００２】
【従来の技術】半導体装置において、フォトダイオード
は光を受けて電流を発生させるダイオードであり、ＣＤ
やＤＶＤなどの光ディスク装置に内蔵される光学ピック
アップ装置用の受光素子として広く用いられている。フ
ォトダイオードは、ｐｎ接合した半導体から構成され、
ｐｎ接合に逆バイアスを印加することで空乏層を広げ、
高い電界をかける。主に空乏層で吸収された光によって
電子−正孔対が発生し、電界に引かれて電子はｎ型半導
体領域へ、正孔はｐ型半導体領域へ移動し、電流として
検知される。
は光を受けて電流を発生させるダイオードであり、ＣＤ
やＤＶＤなどの光ディスク装置に内蔵される光学ピック
アップ装置用の受光素子として広く用いられている。フ
ォトダイオードは、ｐｎ接合した半導体から構成され、
ｐｎ接合に逆バイアスを印加することで空乏層を広げ、
高い電界をかける。主に空乏層で吸収された光によって
電子−正孔対が発生し、電界に引かれて電子はｎ型半導
体領域へ、正孔はｐ型半導体領域へ移動し、電流として
検知される。
【０００３】上記のフォトダイオードの種類としては、
ｐ層とｎ層の間に導電性不純物を低濃度に含有するＩ層
（ｐ- 層またはｎ- 層）を設けて、低電圧での空乏層を
広げやすくしたＰＩＮフォトダイオードや、アバランシ
ェ崩壊を発生させる領域を設けたアバランシェ・フォト
ダイオードなどがある。
ｐ層とｎ層の間に導電性不純物を低濃度に含有するＩ層
（ｐ- 層またはｎ- 層）を設けて、低電圧での空乏層を
広げやすくしたＰＩＮフォトダイオードや、アバランシ
ェ崩壊を発生させる領域を設けたアバランシェ・フォト
ダイオードなどがある。
【０００４】図５（ａ）は、上記のＰＩＮフォトダイオ
ードの断面図であり、図５（ｂ）は平面図である。図５
（ｂ）は（ａ）中Ａ−Ａ’の断面に相当する。例えば不
図示のｎ型半導体基板に、ｎ- 型半導体層１０が形成さ
れており、そのＰＩＮダイオードとなる領域（例えば１
００μｍ×１００μｍの領域）において、ｎ- 型半導体
層１０表層領域にｐ+ 型半導体層１１が形成されて、ｐ
ｎ接合を形成している。ｐ+ 型半導体層１１を被覆して
全面に酸化シリコンや窒化シリコンなどの保護膜２０が
形成されている。
ードの断面図であり、図５（ｂ）は平面図である。図５
（ｂ）は（ａ）中Ａ−Ａ’の断面に相当する。例えば不
図示のｎ型半導体基板に、ｎ- 型半導体層１０が形成さ
れており、そのＰＩＮダイオードとなる領域（例えば１
００μｍ×１００μｍの領域）において、ｎ- 型半導体
層１０表層領域にｐ+ 型半導体層１１が形成されて、ｐ
ｎ接合を形成している。ｐ+ 型半導体層１１を被覆して
全面に酸化シリコンや窒化シリコンなどの保護膜２０が
形成されている。
【０００５】上記のＰＩＮフォトダイオードに逆バイア
スを印加すると、図６に示すように、ｐｎ接合面からｎ
- 型半導体層１０とｐ+ 型半導体層１１のそれぞれの側
に空乏層Ｖが拡がる。ここで、空乏層はｎ側とｐ側でキ
ャリア総数が等しくなるように拡がるので、キャリア濃
度の低いｎ- 型半導体層１０側の方がより広く拡がるこ
とになる。上記の空乏層に光Ｌが入射すると、光Ｌは空
乏層において吸収され、電子−正孔対が発生し（図６中
○印で示す）、電流として検知される。
スを印加すると、図６に示すように、ｐｎ接合面からｎ
- 型半導体層１０とｐ+ 型半導体層１１のそれぞれの側
に空乏層Ｖが拡がる。ここで、空乏層はｎ側とｐ側でキ
ャリア総数が等しくなるように拡がるので、キャリア濃
度の低いｎ- 型半導体層１０側の方がより広く拡がるこ
とになる。上記の空乏層に光Ｌが入射すると、光Ｌは空
乏層において吸収され、電子−正孔対が発生し（図６中
○印で示す）、電流として検知される。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
従来のＰＩＮフォトダイオードにおいては、光が電子−
正孔対を発生する領域である空乏層に達するのに、空乏
化していないｐ+ 型半導体層１１を通過しなければなら
ないが、実際には光は上記の空乏化していないｐ + 型半
導体層１１においても吸収されて減衰してしまうため
（図６中×印で示す）、ＰＩＮフォトダイオードの感度
の向上に限界があった。
従来のＰＩＮフォトダイオードにおいては、光が電子−
正孔対を発生する領域である空乏層に達するのに、空乏
化していないｐ+ 型半導体層１１を通過しなければなら
ないが、実際には光は上記の空乏化していないｐ + 型半
導体層１１においても吸収されて減衰してしまうため
（図６中×印で示す）、ＰＩＮフォトダイオードの感度
の向上に限界があった。
【０００７】本発明は上記の問題点に鑑みてなされたも
のであり、従って、本発明の目的は、感度を高めて特性
を向上させることができるフォトダイオードを提供する
ことである。
のであり、従って、本発明の目的は、感度を高めて特性
を向上させることができるフォトダイオードを提供する
ことである。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明のフォトダイオードは、第１導電型の第１の
半導体層と、上記第１の半導体層の主面に互いに離間し
て形成された第２導電型の第１及び第２の半導体領域と
を有し、上記第１の半導体領域と上記第２の半導体領域
とは電気的に接続されており、上記第１の半導体層と上
記第１及び第２の半導体領域との間に電圧が印加され
る。
め、本発明のフォトダイオードは、第１導電型の第１の
半導体層と、上記第１の半導体層の主面に互いに離間し
て形成された第２導電型の第１及び第２の半導体領域と
を有し、上記第１の半導体領域と上記第２の半導体領域
とは電気的に接続されており、上記第１の半導体層と上
記第１及び第２の半導体領域との間に電圧が印加され
る。
【０００９】本発明のフォトダイオードは、好適には、
上記第１の半導体層の主面において、上記第１の半導体
層と上記第１の半導体領域との接合面から延びる空乏層
と上記第１の半導体層と上記第２の半導体領域との接合
面から延びる空乏層とが接触するように、上記第１の半
導体層と上記第１及び第２の半導体層との間に電圧が印
加される。
上記第１の半導体層の主面において、上記第１の半導体
層と上記第１の半導体領域との接合面から延びる空乏層
と上記第１の半導体層と上記第２の半導体領域との接合
面から延びる空乏層とが接触するように、上記第１の半
導体層と上記第１及び第２の半導体層との間に電圧が印
加される。
【００１０】本発明のフォトダイオードは、更に、好適
には、上記第１の半導体領域と上記第２の半導体領域を
含む第２導電型の半導体層が、縞状、または碁盤の目状
に形成されている。
には、上記第１の半導体領域と上記第２の半導体領域を
含む第２導電型の半導体層が、縞状、または碁盤の目状
に形成されている。
【００１１】また、本発明のフォトダイオードは、好適
には、上記第１及び第２の半導体領域上に金属シリサイ
ド層が形成されている。
には、上記第１及び第２の半導体領域上に金属シリサイ
ド層が形成されている。
【００１２】上記の本発明のフォトダイオードは、第１
導電型の第１の半導体層の表層部に、少なくとも一断面
において第１導電型の第１の半導体層により分断された
部分を有するように、第２導電型の第１及び第２の半導
体領域が形成されている。上記の構造においては、第１
の半導体層と第１及び第２の半導体領域のそれぞれに所
定の電圧を印加したときに、第１の半導体層により分断
された第１及び第２の半導体領域の第１の半導体層との
接合面から当該第１及び第２の半導体領域の間の第１の
半導体層側に向かって空乏層が延び、具体的には第１の
半導体領域の第１の半導体層との接合面の内の一方の接
合面から延びる空乏層の端面と、第２の半導体領域の第
１の半導体層との接合面の内の他方の接合面から延びる
空乏層の端面とが接触する程度とすることができる。
導電型の第１の半導体層の表層部に、少なくとも一断面
において第１導電型の第１の半導体層により分断された
部分を有するように、第２導電型の第１及び第２の半導
体領域が形成されている。上記の構造においては、第１
の半導体層と第１及び第２の半導体領域のそれぞれに所
定の電圧を印加したときに、第１の半導体層により分断
された第１及び第２の半導体領域の第１の半導体層との
接合面から当該第１及び第２の半導体領域の間の第１の
半導体層側に向かって空乏層が延び、具体的には第１の
半導体領域の第１の半導体層との接合面の内の一方の接
合面から延びる空乏層の端面と、第２の半導体領域の第
１の半導体層との接合面の内の他方の接合面から延びる
空乏層の端面とが接触する程度とすることができる。
【００１３】上記の構造によれば、第１及び第２の半導
体領域を分断する部分の第１の半導体層部分を空乏化す
ることができるので、光が電子−正孔対を発生する領域
である空乏層に達するのに、空乏化していない領域を通
過することなく直接空乏層に達することが可能となり、
特に光がより多く吸収される表層部分を光電変換に寄与
する空乏層とすることができるようになるため、フォト
ダイオードの感度を高めて特性を向上させることができ
る。
体領域を分断する部分の第１の半導体層部分を空乏化す
ることができるので、光が電子−正孔対を発生する領域
である空乏層に達するのに、空乏化していない領域を通
過することなく直接空乏層に達することが可能となり、
特に光がより多く吸収される表層部分を光電変換に寄与
する空乏層とすることができるようになるため、フォト
ダイオードの感度を高めて特性を向上させることができ
る。
【００１４】また、第１及び第２の半導体領域を含む第
２導電型の半導体層が分断されて面抵抗が上昇しすぎる
と、電子−正孔対の再結合の機会を高めて、上記の空乏
化していない領域を通過することなく直接空乏層に達す
ることによる感度の上昇分を相殺してしまうことになる
ので、面抵抗が上昇しない程度に分断することが好まし
く、例えば、第２導電型の半導体層の配置形状を縞状、
あるいは、碁盤の目状とするとよい。
２導電型の半導体層が分断されて面抵抗が上昇しすぎる
と、電子−正孔対の再結合の機会を高めて、上記の空乏
化していない領域を通過することなく直接空乏層に達す
ることによる感度の上昇分を相殺してしまうことになる
ので、面抵抗が上昇しない程度に分断することが好まし
く、例えば、第２導電型の半導体層の配置形状を縞状、
あるいは、碁盤の目状とするとよい。
【００１５】また、第１の半導体層と第１及び第２の半
導体領域のそれぞれに所定の電圧を印加したときに空乏
層が形成される領域を除く部分において、第１及び第２
の半導体領域の上層に、金属シリサイド層を形成する構
成とすることで、第１及び第２の半導体領域の面抵抗を
低減でき、第２導電型の半導体層を分断して空乏化され
る部分を拡げることによる感度の上昇の効果を高めるこ
とができる。
導体領域のそれぞれに所定の電圧を印加したときに空乏
層が形成される領域を除く部分において、第１及び第２
の半導体領域の上層に、金属シリサイド層を形成する構
成とすることで、第１及び第２の半導体領域の面抵抗を
低減でき、第２導電型の半導体層を分断して空乏化され
る部分を拡げることによる感度の上昇の効果を高めるこ
とができる。
【００１６】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照して説明する。
いて、図面を参照して説明する。
【００１７】図１（ａ）は、本実施形態に係るＰＩＮフ
ォトダイオードの断面図である。例えば不図示のｎ型シ
リコン半導体基板に、リンなどのｎ型不純物を低濃度に
含有するｎ- 型半導体層１０が形成されており、そのＰ
ＩＮダイオードとなる領域（例えば１００μｍ×１００
μｍの領域）において、ｎ- 型半導体層１０表層領域に
ホウ素などのｐ型不純物を高濃度に含有するｐ+ 型半導
体層１１が形成されて、ｐｎ接合を形成している。ｐ+
型半導体層１１を被覆して全面に酸化シリコンや窒化シ
リコンなどの保護膜２０が形成されている。
ォトダイオードの断面図である。例えば不図示のｎ型シ
リコン半導体基板に、リンなどのｎ型不純物を低濃度に
含有するｎ- 型半導体層１０が形成されており、そのＰ
ＩＮダイオードとなる領域（例えば１００μｍ×１００
μｍの領域）において、ｎ- 型半導体層１０表層領域に
ホウ素などのｐ型不純物を高濃度に含有するｐ+ 型半導
体層１１が形成されて、ｐｎ接合を形成している。ｐ+
型半導体層１１を被覆して全面に酸化シリコンや窒化シ
リコンなどの保護膜２０が形成されている。
【００１８】上記のＰＩＮフォトダイオードにおいて、
ｐ+ 型半導体層１１は幅Ｌａで形成されており、隣接す
るｐ+ 型半導体層１１とは幅Ｌｂをもって、ｎ- 型半導
体層１０により分断されて配置されている。上記のｐ+
型半導体層１１の幅Ｌａは例えば３〜４μｍ程度であ
り、隣接するｐ+ 型半導体層１１の間の分断された幅Ｌ
ｂは例えば１０μｍ程度である。また、ｐｎ接合深さ
は、例えば０．５〜０．８μｍ程度である。また、ｎ-
型半導体層１０のリンなどのｎ型不純物濃度は、例えば
１０13〜１０15／ｃｍ3 程度であり、ｐ+ 型半導体層１
１のホウ素などのｐ型不純物濃度は、例えば１０18〜１
０20／ｃｍ3 程度である。
ｐ+ 型半導体層１１は幅Ｌａで形成されており、隣接す
るｐ+ 型半導体層１１とは幅Ｌｂをもって、ｎ- 型半導
体層１０により分断されて配置されている。上記のｐ+
型半導体層１１の幅Ｌａは例えば３〜４μｍ程度であ
り、隣接するｐ+ 型半導体層１１の間の分断された幅Ｌ
ｂは例えば１０μｍ程度である。また、ｐｎ接合深さ
は、例えば０．５〜０．８μｍ程度である。また、ｎ-
型半導体層１０のリンなどのｎ型不純物濃度は、例えば
１０13〜１０15／ｃｍ3 程度であり、ｐ+ 型半導体層１
１のホウ素などのｐ型不純物濃度は、例えば１０18〜１
０20／ｃｍ3 程度である。
【００１９】上記のＰＩＮフォトダイオードに、例えば
５〜１０Ｖ程度の逆バイアスを印加すると、図１（ｂ）
に示すように、ｐｎ接合面からｎ- 型半導体層１０とｐ
+ 型半導体層１１のそれぞれの側に空乏層Ｖが拡がる。
ここで、空乏層はｎ側とｐ側でキャリア総数が等しくな
るように拡がるので、キャリア濃度の低いｎ- 型半導体
層１０側の方がより広く拡がることになる。上記の空乏
層に光Ｌが入射すると、光Ｌは空乏層において吸収さ
れ、電子−正孔対が発生し（図中○印で示す）、電流と
して検知される。
５〜１０Ｖ程度の逆バイアスを印加すると、図１（ｂ）
に示すように、ｐｎ接合面からｎ- 型半導体層１０とｐ
+ 型半導体層１１のそれぞれの側に空乏層Ｖが拡がる。
ここで、空乏層はｎ側とｐ側でキャリア総数が等しくな
るように拡がるので、キャリア濃度の低いｎ- 型半導体
層１０側の方がより広く拡がることになる。上記の空乏
層に光Ｌが入射すると、光Ｌは空乏層において吸収さ
れ、電子−正孔対が発生し（図中○印で示す）、電流と
して検知される。
【００２０】上記のＰＩＮフォトダイオードにおいて
は、ｐ+ 型半導体層１１はｎ- 型半導体層１０により分
断されて配置されており、ｎ- 型半導体層１０により分
断されたｐ+ 型半導体層１１のｎ- 型半導体層１０との
接合面から当該ｐ+ 型半導体層１１の間のｎ- 型半導体
層１０側に向かって空乏層Ｖが延び、具体的にはｎ- 型
半導体層１０により分断されたｐ+ 型半導体層１１のｎ
- 型半導体層１０との接合面の内の一方の接合面Ｊ1 か
ら延びる空乏層Ｖ1 の端面ＦV1と、ｐ+ 型半導体層１１
のｎ- 型半導体層１０との接合面の内の他方の接合面Ｊ
2 から延びる空乏層Ｖ2 の端面ＦV2とが接触する程度と
することができる。
は、ｐ+ 型半導体層１１はｎ- 型半導体層１０により分
断されて配置されており、ｎ- 型半導体層１０により分
断されたｐ+ 型半導体層１１のｎ- 型半導体層１０との
接合面から当該ｐ+ 型半導体層１１の間のｎ- 型半導体
層１０側に向かって空乏層Ｖが延び、具体的にはｎ- 型
半導体層１０により分断されたｐ+ 型半導体層１１のｎ
- 型半導体層１０との接合面の内の一方の接合面Ｊ1 か
ら延びる空乏層Ｖ1 の端面ＦV1と、ｐ+ 型半導体層１１
のｎ- 型半導体層１０との接合面の内の他方の接合面Ｊ
2 から延びる空乏層Ｖ2 の端面ＦV2とが接触する程度と
することができる。
【００２１】上記のＰＩＮフォトダイオードにおいて、
ｐ+ 型半導体層１１の幅Ｌａ、隣接するｐ+ 型半導体層
１１との間の幅Ｌｂ、ｐ+ 型半導体層１１のｐ型不純物
濃度、ｎ- 型半導体層１０のｎ型不純物濃度および印加
逆バイアスは、逆バイアス印加時に形成される空乏層と
して、例えば上記のように、ｎ- 型半導体層１０により
分断されたｐ+ 型半導体層１１のｎ- 型半導体層１０と
の接合面の内の一方の接合面Ｊ1 から延びる空乏層Ｖ1
の端面ＦV1と、ｐ+ 型半導体層１１のｎ- 型半導体層１
０との接合面の内の他方の接合面Ｊ2 から延びる空乏層
Ｖ2 の端面ＦV2とが接触する程度となるように、最適な
値を選択することができ、上記で例示した値に限定され
るものではない。
ｐ+ 型半導体層１１の幅Ｌａ、隣接するｐ+ 型半導体層
１１との間の幅Ｌｂ、ｐ+ 型半導体層１１のｐ型不純物
濃度、ｎ- 型半導体層１０のｎ型不純物濃度および印加
逆バイアスは、逆バイアス印加時に形成される空乏層と
して、例えば上記のように、ｎ- 型半導体層１０により
分断されたｐ+ 型半導体層１１のｎ- 型半導体層１０と
の接合面の内の一方の接合面Ｊ1 から延びる空乏層Ｖ1
の端面ＦV1と、ｐ+ 型半導体層１１のｎ- 型半導体層１
０との接合面の内の他方の接合面Ｊ2 から延びる空乏層
Ｖ2 の端面ＦV2とが接触する程度となるように、最適な
値を選択することができ、上記で例示した値に限定され
るものではない。
【００２２】図２（ａ），（ｂ）および図３は、上記の
断面を有するＰＩＮフォトダイオードの平面図の例であ
り、図１は各図中のＡ−Ａ’における断面に相当する。
ｐ+ 型半導体層１１は分断されて面抵抗が上昇しすぎる
と、電子−正孔対の再結合の機会を高めて、上記の空乏
化していない領域を通過することなく直接空乏層に達す
ることによる感度の上昇分を相殺してしまうことになる
ので、面抵抗が上昇しない程度に分断することが好まし
く、例えば、ｐ+ 型半導体層１１の配置形状を縞状、あ
るいは、碁盤の目状とする。
断面を有するＰＩＮフォトダイオードの平面図の例であ
り、図１は各図中のＡ−Ａ’における断面に相当する。
ｐ+ 型半導体層１１は分断されて面抵抗が上昇しすぎる
と、電子−正孔対の再結合の機会を高めて、上記の空乏
化していない領域を通過することなく直接空乏層に達す
ることによる感度の上昇分を相殺してしまうことになる
ので、面抵抗が上昇しない程度に分断することが好まし
く、例えば、ｐ+ 型半導体層１１の配置形状を縞状、あ
るいは、碁盤の目状とする。
【００２３】図２（ａ）に示すＰＩＮフォトダイオード
は、ｎ- 型半導体層１０表層領域に、ｐ+ 型半導体層１
１が幅Ｌａをもって図面上４条の縞状に形成されてお
り、隣接するｐ+ 型半導体層１１とは幅Ｌｂをもって、
ｎ- 型半導体層１０により分断されて配置されている。
４条の縞状のｐ+ 型半導体層１１は各コンタクトＣにお
いてそれぞれ共通の上層配線３０に電気的に接続され、
電圧が印加される。
は、ｎ- 型半導体層１０表層領域に、ｐ+ 型半導体層１
１が幅Ｌａをもって図面上４条の縞状に形成されてお
り、隣接するｐ+ 型半導体層１１とは幅Ｌｂをもって、
ｎ- 型半導体層１０により分断されて配置されている。
４条の縞状のｐ+ 型半導体層１１は各コンタクトＣにお
いてそれぞれ共通の上層配線３０に電気的に接続され、
電圧が印加される。
【００２４】図２（ｂ）に示すＰＩＮフォトダイオード
は、図２（ａ）と同様に、ｎ- 型半導体層１０表層領域
に、図面上４条の縞状に幅Ｌａの第１ｐ+ 型半導体層１
１ａが形成されており、幅Ｌｂをもって分断されている
各第１ｐ+ 型半導体層１１ａを接続するように、第１ｐ
+ 型半導体層１１ａの延伸方向と直交する方向に延伸す
る第２ｐ+ 型半導体層１１ｂが形成され、第１ｐ+ 型半
導体層１１ａおよび第２ｐ+ 型半導体層１１ｂからｐ+
型半導体層１１が構成されている。
は、図２（ａ）と同様に、ｎ- 型半導体層１０表層領域
に、図面上４条の縞状に幅Ｌａの第１ｐ+ 型半導体層１
１ａが形成されており、幅Ｌｂをもって分断されている
各第１ｐ+ 型半導体層１１ａを接続するように、第１ｐ
+ 型半導体層１１ａの延伸方向と直交する方向に延伸す
る第２ｐ+ 型半導体層１１ｂが形成され、第１ｐ+ 型半
導体層１１ａおよび第２ｐ+ 型半導体層１１ｂからｐ+
型半導体層１１が構成されている。
【００２５】図３に示すＰＩＮフォトダイオードは、ｎ
- 型半導体層１０表層領域に、図面上４条の縞状に第１
ｐ+ 型半導体層１１ａが第１の方向に延伸して形成さ
れ、さらに各第１ｐ+ 型半導体層１１ａを接続するよう
に、図面上４条の縞状に第２ｐ + 型半導体層１１ｂが第
１の方向と直交する方向に延伸して形成され、第１ｐ+
型半導体層１１ａおよび第２ｐ+ 型半導体層１１ｂから
ｐ+ 型半導体層１１が碁盤の目状に構成されている。第
１ｐ+ 型半導体層１１ａおよび第２ｐ+ 型半導体層１１
ｂはそれぞれ幅Ｌａをもって形成され、それぞれの隣接
する第１ｐ+ 型半導体層１１ａおよび第２ｐ + 型半導体
層１１ｂとは幅Ｌｂをもって分断されている。
- 型半導体層１０表層領域に、図面上４条の縞状に第１
ｐ+ 型半導体層１１ａが第１の方向に延伸して形成さ
れ、さらに各第１ｐ+ 型半導体層１１ａを接続するよう
に、図面上４条の縞状に第２ｐ + 型半導体層１１ｂが第
１の方向と直交する方向に延伸して形成され、第１ｐ+
型半導体層１１ａおよび第２ｐ+ 型半導体層１１ｂから
ｐ+ 型半導体層１１が碁盤の目状に構成されている。第
１ｐ+ 型半導体層１１ａおよび第２ｐ+ 型半導体層１１
ｂはそれぞれ幅Ｌａをもって形成され、それぞれの隣接
する第１ｐ+ 型半導体層１１ａおよび第２ｐ + 型半導体
層１１ｂとは幅Ｌｂをもって分断されている。
【００２６】上記の構造によれば、ｐ+ 型半導体層１１
を分断する部分のｎ- 型半導体層１０部分を空乏化する
ことができるので、光が電子−正孔対を発生する領域で
ある空乏層に達するのに、空乏化していない領域を通過
することなく直接空乏層に達することが可能となり、フ
ォトダイオードの感度を高めて特性を向上させることが
できる。
を分断する部分のｎ- 型半導体層１０部分を空乏化する
ことができるので、光が電子−正孔対を発生する領域で
ある空乏層に達するのに、空乏化していない領域を通過
することなく直接空乏層に達することが可能となり、フ
ォトダイオードの感度を高めて特性を向上させることが
できる。
【００２７】（実施例）図３に示すパターンのＰＩＮフ
ォトダイオードにおいて、ダイオード領域が１００μｍ
×１００μｍ、Ｌａが３μｍ、Ｌｂが１０μｍ、接合深
さが０．５μｍ、ｎ- 型半導体層の不純物濃度が５×１
０14／ｃｍ3 、ｐ+ 型半導体層の不純物濃度が１×１０
19／ｃｍ3 であり、ｎ- 型半導体層とｐ+ 型半導体層に
約７Ｖの逆バイアスを印加したとき、ｎ- 型半導体層上
の１００μｍ×１００μｍのダイオード領域において全
面にｐ+ 型半導体層が形成された従来のＰＩＮフォトダ
イオードに比べて、６３０ｎｍ〜６７０ｎｍの光に対し
て、約２０％感度を上昇させることができた。
ォトダイオードにおいて、ダイオード領域が１００μｍ
×１００μｍ、Ｌａが３μｍ、Ｌｂが１０μｍ、接合深
さが０．５μｍ、ｎ- 型半導体層の不純物濃度が５×１
０14／ｃｍ3 、ｐ+ 型半導体層の不純物濃度が１×１０
19／ｃｍ3 であり、ｎ- 型半導体層とｐ+ 型半導体層に
約７Ｖの逆バイアスを印加したとき、ｎ- 型半導体層上
の１００μｍ×１００μｍのダイオード領域において全
面にｐ+ 型半導体層が形成された従来のＰＩＮフォトダ
イオードに比べて、６３０ｎｍ〜６７０ｎｍの光に対し
て、約２０％感度を上昇させることができた。
【００２８】変形例 図４は、変形例に係るＰＩＮフォトダイオードの断面図
である。実質的に上記実施形態のＰＩＮフォトダイオー
ドの断面と同様であるが、ｎ-型半導体層１０とｐ+ 型
半導体層１１のそれぞれに所定の電圧を印加したときに
空乏層が形成される領域を除く領域において、ｐ+ 型半
導体層１１の上層に、例えばプラチナシリサイドなどの
金属（高融点金属）シリサイド層１２が形成されている
ことが異なる。上記構造とすることで、ｐ+ 型半導体層
１１の面抵抗を低減でき、ｐ+ 型半導体層１１を分断し
て空乏化される部分を拡げることによる感度の上昇の効
果を高めることができる。
である。実質的に上記実施形態のＰＩＮフォトダイオー
ドの断面と同様であるが、ｎ-型半導体層１０とｐ+ 型
半導体層１１のそれぞれに所定の電圧を印加したときに
空乏層が形成される領域を除く領域において、ｐ+ 型半
導体層１１の上層に、例えばプラチナシリサイドなどの
金属（高融点金属）シリサイド層１２が形成されている
ことが異なる。上記構造とすることで、ｐ+ 型半導体層
１１の面抵抗を低減でき、ｐ+ 型半導体層１１を分断し
て空乏化される部分を拡げることによる感度の上昇の効
果を高めることができる。
【００２９】上記の本実施形態のＰＩＮフォトダイオー
ドは、例えば７８０ｎｍや６５０ｎｍの波長の光を受光
することが可能であり、ＣＤやＤＶＤなどの光ディスク
装置に内蔵される光学ピックアップ装置用の受光素子な
どとして、広く用いることが可能である。
ドは、例えば７８０ｎｍや６５０ｎｍの波長の光を受光
することが可能であり、ＣＤやＤＶＤなどの光ディスク
装置に内蔵される光学ピックアップ装置用の受光素子な
どとして、広く用いることが可能である。
【００３０】本発明は、上記の実施の形態に限定されな
い。例えば、ＰＩＮフォトダイオードだけでなく、フォ
トダイオード全般に適用可能である。また、上記の実施
形態においてｐ型不純物とｎ型不純物を入れ替え、即
ち、ｐ - 型半導体領域に、縞状あるいは碁盤の目状など
にｎ+ 型半導体領域を配置して形成したＰＩＮフォトダ
イオードなどのフォトダイオードにも適用することが可
能である。また、例えば、縞状の本数などの第１導電型
（例えばｎ- 型）半導体領域に対する第２導電型（例え
ばｐ+ 型）半導体領域の詳細なレイアウトや、各導電型
半導体領域の不純物濃度、各導電型半導体領域への印加
電圧などは適宜変更可能である。この他、本発明の要旨
を逸脱しない範囲で種々の変更を行うことができる。
い。例えば、ＰＩＮフォトダイオードだけでなく、フォ
トダイオード全般に適用可能である。また、上記の実施
形態においてｐ型不純物とｎ型不純物を入れ替え、即
ち、ｐ - 型半導体領域に、縞状あるいは碁盤の目状など
にｎ+ 型半導体領域を配置して形成したＰＩＮフォトダ
イオードなどのフォトダイオードにも適用することが可
能である。また、例えば、縞状の本数などの第１導電型
（例えばｎ- 型）半導体領域に対する第２導電型（例え
ばｐ+ 型）半導体領域の詳細なレイアウトや、各導電型
半導体領域の不純物濃度、各導電型半導体領域への印加
電圧などは適宜変更可能である。この他、本発明の要旨
を逸脱しない範囲で種々の変更を行うことができる。
【００３１】
【発明の効果】本発明のフォトダイオードは、第１導電
型半導体層の表層部に、少なくとも一断面において第１
導電型半導体層により分断された部分を有するように、
第２導電型半導体層が形成されたフォトダイオードを有
しており、第２導電型半導体層を分断する部分の第１導
電型半導体層部分を空乏化することができるので、光が
電子−正孔対を発生する領域である空乏層に達するの
に、空乏化していない領域を通過することなく直接空乏
層に達することが可能となり、特に光がより多く吸収さ
れる表層部分を光電変換に寄与する空乏層とすることが
できるようになったため、フォトダイオードの感度を高
めて特性を向上させることができる。
型半導体層の表層部に、少なくとも一断面において第１
導電型半導体層により分断された部分を有するように、
第２導電型半導体層が形成されたフォトダイオードを有
しており、第２導電型半導体層を分断する部分の第１導
電型半導体層部分を空乏化することができるので、光が
電子−正孔対を発生する領域である空乏層に達するの
に、空乏化していない領域を通過することなく直接空乏
層に達することが可能となり、特に光がより多く吸収さ
れる表層部分を光電変換に寄与する空乏層とすることが
できるようになったため、フォトダイオードの感度を高
めて特性を向上させることができる。
【図１】図１（ａ）は本実施形態に係るＰＩＮフォトダ
イオードの断面図であり、図１（ｂ）は図１（ａ）のＰ
ＩＮフォトダイオードに逆バイアスを印加したときの空
乏層の広がりを示す図である。
イオードの断面図であり、図１（ｂ）は図１（ａ）のＰ
ＩＮフォトダイオードに逆バイアスを印加したときの空
乏層の広がりを示す図である。
【図２】図２（ａ）および（ｂ）は図１に示すＰＩＮフ
ォトダイオードの平面図の例である。
ォトダイオードの平面図の例である。
【図３】図３は図１に示すＰＩＮフォトダイオードの平
面図の例である。
面図の例である。
【図４】図４は本実施形態の変形例に係るＰＩＮフォト
ダイオードの断面図である。
ダイオードの断面図である。
【図５】図５（ａ）は従来例に係るＰＩＮフォトダイオ
ードの断面図であり、図５（ｂ）は（ａ）に示すＰＩＮ
フォトダイオードの平面図である。
ードの断面図であり、図５（ｂ）は（ａ）に示すＰＩＮ
フォトダイオードの平面図である。
【図６】図６は図５（ａ）のＰＩＮフォトダイオードに
逆バイアスを印加したときの空乏層の広がりを示す図で
ある。
逆バイアスを印加したときの空乏層の広がりを示す図で
ある。
１０…ｎ- 型半導体層、１１…ｐ+ 型半導体層、１１ａ
…第１ｐ+ 型半導体層、１１ｂ…第２ｐ+ 型半導体層、
１２…金属シリサイド層、２０…保護膜、３０…上層配
線、Ｖ，Ｖ1 ，Ｖ2 …空乏層、Ｌ…光、Ｊ1 ，Ｊ2 …接
合面、ＦV1，Ｆ V2…空乏層の端面。
…第１ｐ+ 型半導体層、１１ｂ…第２ｐ+ 型半導体層、
１２…金属シリサイド層、２０…保護膜、３０…上層配
線、Ｖ，Ｖ1 ，Ｖ2 …空乏層、Ｌ…光、Ｊ1 ，Ｊ2 …接
合面、ＦV1，Ｆ V2…空乏層の端面。
Claims (5)
- 【請求項１】第１導電型の第１の半導体層と、 上記第１の半導体層の主面に互いに離間して形成された
第２導電型の第１及び第２の半導体領域と、 を有し、上記第１の半導体領域と上記第２の半導体領域
とは電気的に接続されており、上記第１の半導体層と上
記第１及び第２の半導体領域との間に電圧が印加される
フォトダイオード。 - 【請求項２】上記第１の半導体層の主面において、上記
第１の半導体層と上記第１の半導体領域との接合面から
延びる空乏層と上記第１の半導体層と上記第２の半導体
領域との接合面から延びる空乏層とが接触するように、
上記第１の半導体層と上記第１及び第２の半導体層との
間に電圧が印加される請求項１記載のフォトダイオー
ド。 - 【請求項３】上記第１の半導体領域と上記第２の半導体
領域とを含む第２導電型の半導体層が縞状に形成されて
いる請求項１又は２記載のフォトダイオード。 - 【請求項４】上記第１の半導体領域と上記第２の半導体
領域とを含む第２導電型の半導体層が碁盤の目状に形成
されている請求項１又は２記載のフォトダイオード。 - 【請求項５】上記第１及び第２の半導体領域上に金属シ
リサイド層が形成されている請求項１、２、３又は４記
載のフォトダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000133905A JP2001320075A (ja) | 2000-05-02 | 2000-05-02 | フォトダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000133905A JP2001320075A (ja) | 2000-05-02 | 2000-05-02 | フォトダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001320075A true JP2001320075A (ja) | 2001-11-16 |
Family
ID=18642298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000133905A Pending JP2001320075A (ja) | 2000-05-02 | 2000-05-02 | フォトダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001320075A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005012994B4 (de) * | 2004-12-08 | 2007-09-06 | Samsung Electro-Mechanics Co., Ltd., Suwon | Fotodetektor und Verfahren zu seiner Herstellung |
| JP2008112863A (ja) * | 2006-10-30 | 2008-05-15 | Texas Instr Japan Ltd | フォトダイオード |
| JP2009277862A (ja) * | 2008-05-14 | 2009-11-26 | Sony Corp | 受光素子、光ピックアップ装置、光ディスク装置および受光装置 |
| US7687873B2 (en) | 2006-11-14 | 2010-03-30 | Oki Electric Industry Co., Ltd. | Photodiode and photo integrated circuit having the same |
-
2000
- 2000-05-02 JP JP2000133905A patent/JP2001320075A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005012994B4 (de) * | 2004-12-08 | 2007-09-06 | Samsung Electro-Mechanics Co., Ltd., Suwon | Fotodetektor und Verfahren zu seiner Herstellung |
| JP2008112863A (ja) * | 2006-10-30 | 2008-05-15 | Texas Instr Japan Ltd | フォトダイオード |
| JP4502996B2 (ja) * | 2006-10-30 | 2010-07-14 | 日本テキサス・インスツルメンツ株式会社 | フォトダイオード |
| US7687873B2 (en) | 2006-11-14 | 2010-03-30 | Oki Electric Industry Co., Ltd. | Photodiode and photo integrated circuit having the same |
| JP2009277862A (ja) * | 2008-05-14 | 2009-11-26 | Sony Corp | 受光素子、光ピックアップ装置、光ディスク装置および受光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4568392B2 (ja) | 太陽電池配列 | |
| US8368159B2 (en) | Photon counting UV-APD | |
| US7936034B2 (en) | Mesa structure photon detection circuit | |
| JP2942285B2 (ja) | 半導体受光素子 | |
| KR100670828B1 (ko) | 적외선 레이저 레이다의 영상 신호를 검출하기 위한 광검출기 및 그 제조방법 | |
| JP3628936B2 (ja) | フォトダイオードの製造方法 | |
| AU2115800A (en) | Solar cell arrangements | |
| JP3912024B2 (ja) | Ｐｉｎ構造のラテラル型半導体受光素子 | |
| JPH0669532A (ja) | 半導体集積装置 | |
| JP2001320075A (ja) | フォトダイオード | |
| JP2002026366A (ja) | 半導体装置 | |
| JP2002314116A (ja) | Ｐｉｎ構造のラテラル型半導体受光素子 | |
| TWI821781B (zh) | 光感測裝置 | |
| JP2006060103A (ja) | 半導体受光装置および紫外線センサー機器 | |
| JP2013501364A (ja) | 高効率のｃｍｏｓ技術に適合性のあるシリコン光電子倍増器 | |
| JP2000252512A5 (ja) | ||
| JPH0644618B2 (ja) | 半導体受光装置 | |
| JP3139454B2 (ja) | 回路内蔵受光素子 | |
| JPH0563030B2 (ja) | ||
| US8294232B2 (en) | High quantum efficiency optical detectors | |
| JP3967083B2 (ja) | 半導体受光素子 | |
| JP4459472B2 (ja) | 光検出器 | |
| JP2000323743A (ja) | フォトダイオードアレイ | |
| JP5515444B2 (ja) | 半導体受光装置 | |
| KR101889850B1 (ko) | 태양 전지 |