JP2008147606A - フォトダイオード - Google Patents

フォトダイオード Download PDF

Info

Publication number
JP2008147606A
JP2008147606A JP2007044465A JP2007044465A JP2008147606A JP 2008147606 A JP2008147606 A JP 2008147606A JP 2007044465 A JP2007044465 A JP 2007044465A JP 2007044465 A JP2007044465 A JP 2007044465A JP 2008147606 A JP2008147606 A JP 2008147606A
Authority
JP
Japan
Prior art keywords
silicon semiconductor
layer
diffusion layer
semiconductor layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007044465A
Other languages
English (en)
Inventor
Noriyuki Miura
規之 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2007044465A priority Critical patent/JP2008147606A/ja
Priority to KR1020070105677A priority patent/KR20080043700A/ko
Priority to US11/979,902 priority patent/US7709920B2/en
Publication of JP2008147606A publication Critical patent/JP2008147606A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】紫外線の3つの波長領域を分離して、その強度を検出することが可能なフォトダイオードを提供する。
【解決手段】フォトダイオードが、絶縁層上に形成された厚さの異なる複数のシリコン半導体層を備え、それぞれの厚さのシリコン半導体層は、P型およびN型のいずれか一方の型の不純物を低濃度に拡散させて形成された低濃度拡散層を有し、それぞれの低濃度拡散層を挟んで、P型の不純物を高濃度に拡散させて形成されたP型高濃度拡散層と、N型の不純物を高濃度に拡散させて形成されたN型高濃度拡散層とを対向配置する。
【選択図】 図2

Description

本発明は、光、特に紫外線を受けて電流を発生させるフォトダイオードに関する。
従来のフォトダイオードは、シリコン基板上に埋込み酸化膜を挟んで150nm程度の厚さのシリコン半導体層を形成したSOI(Silicon On Insulator)基板のN型不純物を低濃度に拡散させたシリコン半導体層に、N型不純物を高濃度に拡散させ「E」字状の櫛型に形成したN+拡散層と、P型不純物を高濃度に拡散させ「π」字状の櫛型に形成したP+拡散層との櫛歯部を噛合わせて横型に対向配置し、N+拡散層およびP+拡散層に電気的に接続する金属配線に所定の電圧を印加して紫外線の強度を検出している(例えば、特許文献1参照。)。
特開平7−162024号公報(第4頁段落0025−第5頁段落0035、第2図、第3図)
今日、オゾン層の破壊による紫外線の照射量の増加に伴い、太陽光に含まれる紫外線の人体や環境に与える影響が懸念されるようになってきている。
一般に、紫外線は波長400nm以下の紫外線領域の視認できない光のことをいうが、長波紫外線(UV−A波:波長約320〜400nm)と、中波紫外線(UV−B波:波長約280〜320nm)と、短波紫外線(UV−C波:波長約280nm以下)とに分類され、これらの波長領域によって人体や環境に与える影響が異なり、UV−A波は皮膚を黒化させ、真皮に達して老化の原因になり、UV−B波は皮膚を炎症させ、皮膚ガンを誘発する虞があり、UV−C波は強い殺菌作用があるがオゾン層で吸収されるとされている。
このため、これら3つの波長領域の紫外線を分離して、その強度を検出するセンサの開発に対する期待が高まっている。
しかしながら、上述した従来の技術においては、波長400nm以下の紫外線領域の紫外線の総量は検出できるものの、3つの波長領域を分離して検出することはできないという問題がある。
本発明は、上記の問題点を解決するためになされたもので、紫外線の3つの波長領域を分離して、その強度を検出することが可能なフォトダイオードを提供することを目的とする。
本発明は、上記課題を解決するために、フォトダイオードが、絶縁層上に形成された厚さの異なる複数のシリコン半導体層を備え、前記それぞれの厚さのシリコン半導体層は、P型およびN型のいずれか一方の型の不純物を低濃度に拡散させて形成された低濃度拡散層を有し、それぞれの前記低濃度拡散層を挟んで、P型の不純物を高濃度に拡散させて形成されたP型高濃度拡散層と、N型の不純物を高濃度に拡散させて形成されたN型高濃度拡散層とが対向配置されていることを特徴とする。
これにより、本発明は、厚さの異なるシリコン半導体層に形成されたそれぞれの感光素子の出力から演算により3つの波長領域の紫外線を分離してその強度を求めることができ、3つの波長領域の紫外線を分離し、かつその強度を検出することが可能なフォトダイオードを容易に得ることができるという効果が得られる。
以下に、図面を参照して本発明によるフォトダイオードの実施例について説明する。
図1は実施例1のフォトダイオードの上面を示す説明図、図2は実施例1のフォトダイオードの断面を示す説明図、図3ないし図6は実施例1のフォトICの製造方法を示す説明図である。
なお、図2は図1のA−A断面線に沿った断面図である。
図1、図2において、1はフォトダイオードであり、図示しないシリコン(Si)からなるシリコン基板上に、酸化シリコン(SiO)からなる絶縁層としての埋込み酸化膜3を挟んで薄い単結晶シリコンからなるシリコン半導体層4を形成したSOI構造の半導体ウェハの厚さの異なる第1および第2のシリコン半導体層4a、4bに形成された第1および第2の感光素子11および21により構成される。
本実施例の第1および第2のシリコン半導体層4a、4bの厚さは、波長400nm以下の紫外線領域の3つの波長領域の紫外線を分離して、その強度を検出するために、36nm以下の厚さの範囲で、それぞれ段階的に異なる厚さに設定される。
つまり、シリコン中における光吸収率I/Ioは、光吸収係数αを用いた次式に示すベールの法則により表される。
I/Io=exp(−αZ) ・・・・・・・・・・・・・(1)
ここに、Zは光の進入深さ、Iは深さZにおける光強度、Ioは入射光強度を示す。
光吸収係数αは、図7に示すように波長依存性があり、式(1)を用いてシリコン半導体層4の厚さ(Z)毎に光吸収率I/Ioを求めると、図8に示すようなグラフが得られる。
図8に示すように、光吸収率I/Ioが0.1以下、つまり10%以下になると、光吸収率I/Ioは急激に低下し、その波長は、厚さが薄くなるに従って短波長の方向、つまり紫外線領域の方向に移行することが判る。
この性質を利用するために、シリコン半導体層4の厚さに対する光吸収率I/Ioが10%となる波長を求めると、図9に示すように、波長400nm以下の紫外線領域で選択的に感度を有するようにするためには、シリコン半導体層4の厚さを50nm以下の厚さとすればよいことが判る。
上記の計算結果に基づいて、厚さを50nm以下の範囲で様々に厚さを変化させたシリコン半導体層4に、後述する第1の感光素子11と同様の構成を有する感光素子を単独で形成し、これらの光の波長に対する感度を実験により計測した。
図20はシリコン半導体層4の厚さを40.04nmとしたときの感光素子の感度を示すグラフである。図20に示すように、厚さを約40nmとした感光素子においては、紫外線の波長領域(波長400nm以下の波長領域)より長い可視光の波長領域(紫色)にサブピーク(図20に示す丸印)が存在することが判る。
これは、上記の計算においては、光がシリコン半導体層4をそのまま通過すると仮定して計算したが、実際の感光素子においては、シリコン半導体層4と埋込み酸化膜3との界面で光が反射し、光の通過する経路の長さが長くなって紫外線の波長領域より長い波長の可視光と反応し、これがサブピークとなって現出するためと考えられる。
このような、サブピークは、更に薄いシリコン半導体層4においても現出し、その現出する波長(サブピーク波長という。)を実験により求めた結果を図21に示す。
図21に示すように、サブピーク波長はシリコン半導体層4の厚さが薄くなるに従って短くなり、シリコン半導体層4の厚さをTsi(単位:nm)とし、サブピーク波長をLs(単位:nm)としたときに、
Ls=2.457Tsi+312.5 ・・・・・・・・・(2)
で表される実験式で近似され、シリコン半導体層4と埋込み酸化膜3との界面での反射の影響を避けて、波長400nmより長い波長の可視光と反応させないためには、第1および第2のシリコン半導体層4a、4bの厚さを36nm以下の厚さの範囲で異なる厚さとすればよいことが判る。
このため、紫外線領域のみを選択的に検出するためのシリコン半導体層4の厚さは、36nm以下に設定することが望ましく、その下限は3nmに設定することが望ましい。
シリコン半導体層4の厚さを3nm以上とするのは、これより薄くすると半導体ウェハにシリコン半導体層4を形成する場合における厚さのバラツキを吸収することが困難になるからである。
本実施例の第1のシリコン半導体層4aは、第2のシリコン半導体層4bより厚い厚さに形成され、その厚さは第1のシリコン半導体層4aが35nm、第2のシリコン半導体層4bが10nmである。
このようにして、厚さが設定された第1のシリコン半導体層4a上には、図3ないし図6に示すように、フォトダイオード1の第1の感光素子11を形成するための第1のダイオード形成領域6a、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)としてのnMOS素子31やpMOS素子41を形成するためのトランジスタ形成領域8a、8bが設定され、第2のシリコン半導体層4b上には、フォトダイオード1の第2の感光素子21を形成するための第2のダイオード形成領域6bが設定されている。
また、第1および第2のダイオード形成領域6a、6b、トランジスタ形成領域8a、8bのそれぞれの周囲を矩形の枠状に囲う領域には素子分離層9を形成するための素子分離領域10が設定されている。
素子分離層9は、素子分離領域10の厚さの厚い第1のシリコン半導体層4aに、酸化シリコン等の絶縁材料で埋込み酸化膜3に達して形成されており、第1および第2のシリコン半導体層4a、4bの第1および第2のダイオード形成領域6a、6b、並びに第1のシリコン半導体層4aのトランジスタ形成領域8a、8bの隣合うそれぞれの間を電気的に絶縁分離する機能を有している。
なお、本説明においては、図1、図2等に示すように、素子分離層9は区別のために網掛けを付して示す。
本実施例の第1の感光素子11は、厚さの厚い第1のシリコン半導体層4aに設定された第1のダイオード形成領域6aに形成される。
12はP型高濃度拡散層としての第1のP+拡散層であり、第1のダイオード形成領域6aの第1のシリコン半導体層4aにボロン(B)等のP型不純物を比較的高濃度に拡散させて形成された拡散層であって、図1に示すように、素子分離層9の内側の一の辺9aに接する峰部12aと、峰部12aから一の辺9aに対向する素子分離層9の内側の他の辺9bに向けて延在する複数の櫛歯部12bとで形成された櫛型に形成される。
本実施例の第1のP+拡散層12は、峰部12aから2本の櫛歯部12bを延在させて「π」字状に形成されている。
14はN型高濃度拡散層としての第1のN+拡散層であり、第1のダイオード形成領域6aの第1のシリコン半導体層4aに、P型高濃度拡散層と逆の型、つまりリン(P)や砒素(As)等のN型不純物を比較的高濃度に拡散させて形成された拡散層であって、図1に示すように、素子分離層9の内側の他の辺9bに接する峰部14aと、峰部14aから対向する一の辺9aに向けて延在する複数の櫛歯部14bとで形成された櫛型に形成される。
本実施例の第1のN+拡散層14は、峰部14aの両端部と中央部から3本の櫛歯部14bを延在させて「E」字状に形成されている。
15は低濃度拡散層としての第1のP−拡散層であり、互いに離間して櫛歯部12b、14bを噛合わせて対向配置された第1のP+拡散層12と第1のN+拡散層14とにそれぞれ接する第1のシリコン半導体層4aに、P型不純物を比較的低濃度に拡散させて形成された拡散層であって、ここに形成される空乏層に吸収された紫外線により電子−正孔対が発生する部位である。
上記の構成により、本実施例のフォトダイオード1の第1の感光素子11は、図1に示すように、その第1のP+拡散層12と第1のN+拡散層14とを、それぞれの櫛歯部12b、14bを噛合わせて第1のP−拡散層15を挟んで対向配置し、それぞれの第1のP−拡散層15との境界16を除く周縁の部位を、素子分離層9に接するようにして形成されている。
本実施例の第2の感光素子21は、厚さの薄い第2のシリコン半導体層4bに設定された第2のダイオード形成領域6bに第1の感光素子11と同様に形成され、図1、図2に示すように、素子分離層9の内側の一の辺9cに接する峰部22aから一の辺9cに対向する素子分離層9の内側の他の辺9dに向けて延在する複数の櫛歯部22bとで「π」字状の櫛型に形成されたP型不純物を比較的高濃度に拡散させたP型高濃度拡散層としての第2のP+拡散層22と、素子分離層9の内側の他の辺9dに接する峰部24aから対向する一の辺9cに向けて延在する複数の櫛歯部24bとで「E」字状の櫛型に形成されたN型不純物を比較的高濃度に拡散させたN型高濃度拡散層としての第2のN+拡散層24とを、互いの櫛歯部22b、24bを噛合わせて対向配置し、この第2のP+拡散層22と第2のN+拡散層24と間に境界26により接して介在するP型不純物を比較的低濃度に拡散させた低濃度拡散層としての第2のP−拡散層25を備えている。
本実施例の第1および第2の感光素子11、21は、図6(P13)に示すように、第1のシリコン半導体層4aに形成されるnMOS素子31およびpMOS素子41とともに形成される。
本実施例のnMOS素子31は、厚さの厚い第1のシリコン半導体層4aに設定されたトランジスタ形成領域8aに形成される。
図6(P13)において、32はゲート酸化膜であり、酸化シリコン等の絶縁材料からなる比較的膜厚の薄い絶縁膜である。
33はゲート電極であり、ソース層35(後述)と同じ型の不純物(本実施例ではN型)を比較的高濃度に拡散させたポリシリコン等からなる電極であって、トランジスタ形成領域8aのゲート長方向の中央部にゲート酸化膜32を挟んでトランジスタ形成領域8aの第1のシリコン半導体層4aに対向して形成され、その側面には窒化シリコン(Si)等の絶縁材料からなるサイドウォール34が形成されている。
トランジスタ形成領域8aのゲート電極33の両側の第1のシリコン半導体層4aには、N型不純物を比較的高濃度に拡散させたソース層35およびドレイン層36が形成され、それぞれのゲート電極33側にはソース層35およびドレイン層36のそれぞれのエクステンション部37がソース層35と同じ型の不純物をソース層35より低濃度(中濃度という。)に拡散させて形成されている。
ゲート酸化膜32下のソース層35およびドレイン層36のそれぞれのエクステンション部37の間の第1のシリコン半導体層4aには、ソース層35とは逆の型の不純物であるP型不純物を比較的低濃度に拡散させたnMOS素子31のチャネルが形成されるチャネル領域38が形成されている。
本実施例のpMOS素子41は、厚さの厚い第1のシリコン半導体層4aに設定されたトランジスタ形成領域8bにnMOS素子31の不純物の型を逆にして同様に形成され、ソース層45およびドレイン層46と、ソース層45とドレイン層46のそれぞれのエクステンション部47の間のチャネル領域48にゲート酸化膜42を挟んで対向する側面にサイドウォール34が形成されたゲート電極43とを有している。
本実施例の第1および第2の感光素子11、21の第1および第2のP+拡散層12、22と、pMOS素子41のソース層45およびドレイン層46とは、それぞれP型の同じ不純物を同じ濃度に拡散させて形成される。
また、第1および第2の感光素子11、21の第1および第2のN+拡散層14、24と、nMOS素子31のソース層35およびドレイン層36とは、それぞれN型の同じ不純物を同じ濃度に拡散させて形成される。
更に、第1および第2の感光素子11、21の第1および第2のP−拡散層15、25と、nMOS素子31のチャネル領域38とは、それぞれP型の同じ不純物を同じ濃度に拡散させて形成される。
なお、上記のゲート長方向は、第1のシリコン半導体層4aの上面と平行にソース層35または45からドレイン層36または46へ向かう方向、またはその逆の方向をいう。
図3ないし図5において、51はマスク部材としてのレジストマスクであり、フォトリソグラフィによりシリコン半導体層4上に塗布されたポジ型またはネガ型のレジストを露光および現像処理して形成されたマスクパターンであって、本実施例のエッチングやイオン注入におけるマスクとして機能する。
以下に、図3ないし図6にPで示す工程に従って、本実施例のフォトICの製造方法について説明する。
本実施例の半導体ウェハのシリコン半導体層4は、SIMOX(Separation by Implanted Oxygen)法により埋込み酸化膜3上に薄いシリコン層を残して形成されたSOI構造の半導体ウェハ、または埋込み酸化膜3上に薄いシリコン層を貼り付けて形成されたSOI構造の半導体ウェハの薄いシリコン層に熱酸化法により犠牲酸化膜を形成し、これをウェットエッチングにより除去して第1のシリコン半導体層4aの厚さと同じ35nmに形成される。
P1(図3)、埋込み酸化膜3上に所定の厚さ(本実施例では35nm)のシリコン半導体層4を形成した半導体ウェハのシリコン半導体層4上に熱酸化法により薄い膜厚のパッド酸化膜を形成し、そのパッド酸化膜上にCVD(Chemical Vapor Deposition)法により窒化シリコンからなるシリコン窒化膜を形成し、フォトリソグラフィによりシリコン窒化膜上に第1のダイオード形成領域6a、6bおよびトランジスタ形成領域8a、8bを覆う、つまり素子分離領域10を露出させたレジストマスク(不図示)を形成し、これをマスクとして、異方性エッチングによりシリコン窒化膜を除去してパッド酸化膜を露出させる。
前記のレジストマスクを除去し、露出したシリコン窒化膜をマスクとしてLOCOS(Local Oxidation Of Silicon)法により、素子分離領域10のシリコン半導体層4を酸化して埋込み酸化膜3に達する素子分離層9を形成し、ウェットエッチングによりシリコン窒化膜およびパッド酸化膜を除去し、シリコン半導体層4のそれぞれの素子分離領域10に素子分離層9を形成する。
そして、シリコン半導体層4上に、CVD法により窒化シリコンからなるシリコン窒化膜53を形成し、フォトリソグラフィによりシリコン窒化膜53上に第2のダイオード形成領域6bを露出させたレジストマスク51を形成し、これをマスクとして、異方性エッチングによりシリコン窒化膜53を除去して第2のダイオード形成領域6bのシリコン半導体層4を露出させる。
P2(図3)、工程P1で形成したレジストマスク51を除去し、熱酸化法により第2のダイオード形成領域6bのシリコン半導体層4に犠牲酸化膜54を形成する。
P3(図3)、ウェットエッチングにより犠牲酸化膜54を除去し、熱燐酸に浸漬してシリコン窒化膜53を除去し、第2のダイオード形成領域6bのシリコン半導体層4の厚さを10nmの厚さとした第2のシリコン半導体層4bを形成する。
これにより、シリコン窒化膜53に覆われていた第2のダイオード形成領域6b以外の領域のシリコン半導体層4が、第1のシリコン半導体層4aとして形成される。
P4(図3)、フォトリソグラフィにより第1のシリコン半導体層4aの第1のダイオード形成領域6aおよびトランジスタ形成領域8a、並びに第2のシリコン半導体層4bの第2のダイオード形成領域6bを露出させたレジストマスク51を形成し、これをマスクとして、露出している第1および第2のシリコン半導体層4a、4bにP型不純物イオンを注入し、第1のシリコン半導体層4aにP型不純物を比較的低濃度に拡散させた第1の感光素子11の第1のP−拡散層15およびnMOS素子31のチャネル領域38を形成すると共に、第2のシリコン半導体層4bにP型不純物を比較的低濃度に拡散させた第2の感光素子21の第2のP−拡散層25を形成する。
P5(図4)、工程P4で形成したレジストマスク51を除去し、再度フォトリソグラフィにより第1のシリコン半導体層4aのトランジスタ形成領域8bを露出させたレジストマスク51を形成し、これをマスクとして露出している第1のシリコン半導体層4aにN型不純物イオンを注入し、トランジスタ形成領域8bの第1のシリコン半導体層4aにN型不純物を比較的低濃度に拡散させたpMOS素子41のチャネル領域48を形成する。
P6(図4)、熱酸化法により第1および第2のシリコン半導体層4a、4bの上面を酸化してシリコン酸化膜55を形成し、そのシリコン酸化膜55上にCVD法によりポリシリコンを堆積して比較的厚膜のポリシリコン層56を形成する。
P7(図4)、フォトリソグラフィによりポリシリコン層56上に、トランジスタ形成領域8a、8bのゲート長方向の中央部のゲート電極33、43の形成領域を覆うレジストマスク(不図示)を形成し、これをマスクとしてドライエッチング等によりポリシリコン層56およびシリコン酸化膜55をエッチングし、ゲート酸化膜32、42を介して第1のシリコン半導体層4aのチャネル領域38、48に対向するゲート電極33、43を形成し、前記のレジストマスクを除去する。
P8(図4)、フォトリソグラフィにより第1および第2のダイオード形成領域6a、6bの第1および第2のN+拡散層14、24の形成領域(図1に示す「E」字状の部位)およびトランジスタ形成領域8aを露出させたレジストマスク51を形成し、これをマスクとして露出している第1および第2のシリコン半導体層4a、4bおよびゲート電極33のポリシリコンにN型不純物イオンを注入し、ゲート電極33の両側の第1のシリコン半導体層4aにN型不純物を中濃度に拡散させたnMOS素子31のエクステンション部37を形成すると共に、ゲート電極33および第1および第2のN+拡散層14、24の形成領域の第1および第2のシリコン半導体層4a、4bに中濃度のN型不純物を拡散させる。
P9(図5)、工程P8で形成したレジストマスク51を除去し、フォトリソグラフィにより第1および第2のダイオード形成領域6a、6bの第1および第2のP+拡散層12、22の形成領域(図1に示す「π」字状の部位)およびトランジスタ形成領域8bを露出させたレジストマスク51を形成し、これをマスクとして露出している第1および第2のシリコン半導体層4a、4bおよびゲート電極43のポリシリコンにP型不純物イオンを注入し、ゲート電極43の両側の第1のシリコン半導体層4aにP型不純物を中濃度に拡散させたpMOS素子41のエクステンション部47を形成すると共に、ゲート電極43および第1および第2のP+拡散層12、22の形成領域の第1および第2のシリコン半導体層4a、4bに中濃度のP型不純物を拡散させる。
P10(図5)、工程P9で形成したレジストマスク51を除去し、ゲート電極33、43および第1および第2のシリコン半導体層4a、4b上の全面にCVD法により窒化シリコンを堆積してシリコン窒化膜を形成し、異方性エッチングによりシリコン窒化膜をエッチングして、ゲート電極33、43の上面および第1および第2のシリコン半導体層4a、4bの上面を露出させ、ゲート電極33、43の側面にサイドウォール34を形成する。
P11(図5)、フォトリソグラフィにより上記工程P8と同様のレジストマスク51を形成し、これをマスクとして露出している第1および第2のシリコン半導体層4a、4bおよびゲート電極33のポリシリコンにN型不純物イオンを注入し、サイドウォール34の両側の第1のシリコン半導体層4aにN型不純物を比較的高濃度に拡散させたnMOS素子31のソース層35、ドレイン層36、並びに第1および第2のシリコン半導体層4a、4bにそれぞれ第1および第2の感光素子11、21の第1および第2のN+拡散層14、24を形成すると共に、ゲート電極33に比較的高濃度のN型不純物を拡散させる。
P12(図5)、工程P11で形成したレジストマスク51を除去し、フォトリソグラフィにより上記工程P9と同様のレジストマスク51を形成し、これをマスクとして露出している第1および第2のシリコン半導体層4a、4bおよびゲート電極43のポリシリコンにP型不純物イオンを注入し、サイドウォール34の両側の第1のシリコン半導体層4aにP型不純物を比較的高濃度に拡散させたpMOS素子41のソース層45、ドレイン層46、並びに第1および第2のシリコン半導体層4a、4bにそれぞれ第1および第2の感光素子11、21の第1および第2のP+拡散層12、22を形成すると共に、ゲート電極43に比較的高濃度のP型不純物を拡散させる。
P13(図6)、工程P12で形成したレジストマスク51を除去し、各拡散層を活性化させるための熱処理を施して、本実施例の第1および第2の感光素子11、21、並びにnMOS素子31、pMOS素子41が形成される。
その後に、素子分離層9上等の第1および第2のシリコン半導体層4a、4b上の全面に、CVD法により酸化シリコン等の絶縁材料を比較的厚く堆積し、その上面を平坦化処理して層間絶縁膜を形成し、フォトリソグラフィにより層間絶縁膜上に、第2のP+拡散層22および第2のN+拡散層24上のコンタクトホールの形成領域の層間絶縁膜を露出させた開口部を有するレジストマスク(不図示)を形成し、これをマスクとして酸化シリコンを選択的にエッチングする異方性エッチングにより層間絶縁膜を貫通して第2のP+拡散層22および第2のN+拡散層24に達するコンタクトホールを形成し、前記のレジストマスクの除去後に、CVD法またはスパッタ法によりコンタクトホール内に導電材料を埋め込んでコンタクトプラグを形成し、その上面を平坦化処理して層間絶縁膜の上面を露出させる。
次いで、前記と同様にして、第1のP+拡散層12および第1のN+拡散層14、ソース層35、45およびドレイン層36、46上のコンタクトホールに導電材料を埋込んでコンタクトプラグを形成し、その上面を平坦化処理して層間絶縁膜の上面を露出させる。
更に、前記と同様にして、ゲート電極33、43に達するコンタクトホールに導電材料を埋込んでコンタクトプラグを形成し、平坦化処理を施して本実施例のフォトIC58を形成する。
このようにして形成された第1および第2の感光素子11、21は、その第1および第2のP−拡散層15、25がフォトIC58を構成するnMOS素子31のチャネル領域38と同じP型不純物を同じ濃度に拡散させているので、nMOS素子31のチャネル領域38を形成する工程P4において、同じレジストマスク51を用いて同時に形成することが可能になり、フォトIC58の製造工程の簡略化を図ることができる。
また、第1および第2の感光素子11、21の第1および第2のN+拡散層14、24が、フォトIC58を構成するnMOS素子31のソース層35、ドレイン層36と同じN型不純物を同じ濃度に拡散させているので、nMOS素子31のソース層35、ドレイン層36を形成する工程P11において、同じレジストマスク51を用いて同時に形成することが可能になり、フォトIC58の製造工程の簡略化を図ることができる。
更に、第1および第2の感光素子11、21の第1および第2のP+拡散層12、22が、フォトIC58を構成するpMOS素子41のソース層45、ドレイン層46と同じP型不純物を同じ濃度に拡散させているので、pMOS素子41のソース層45、ドレイン層46を形成する工程P12において、同じレジストマスク51を用いて同時に形成することが可能になり、フォトIC58の製造工程の簡略化を図ることができる。
上記の第1および第2のP−拡散層15、25の厚さがそれぞれ異なる第1および第2の感光素子11、21からなるフォトダイオード1に紫外線領域の全ての波長の紫外線を均一に照射した場合の波長に対する光吸収率I/Ioの計算結果を図10に示す。
計算に用いた第1の感光素子11の第1のP−拡散層15の厚さは35nm、第2の感光素子21の第2のP−拡散層25の厚さは10nmである。
図10に示すように、本実施例の第1の感光素子11(第1のP−拡散層15の厚さ:35nm)と、第2の感光素子21(第2のP−拡散層25の厚さ:10nm)との光吸収率特性は異なっており、この特性を利用して、これらの出力の差またはその絶対値またはそれらの比例倍、およびそれらの組合せ等により演算を行うことによって、UV−A波、UV−B波、UV−C波(以下A波、B波、C波という。)を分離してそれぞれの強度を検出することが可能になる。
すなわち、第1および第2の感光素子11、21には、同じ全ての波長の紫外線が均一に照射されているが、そのシリコン半導体層4の厚さが異なるが故にそれぞれの光吸収率特性が異なっている訳であるから、図11(a)に示すように、第2の感光素子21の出力を約1.1倍(図11(a)に示す破線)し、これを第1の感光素子11の出力から減じると、C波が相殺されてその差はA波とB波とをそれぞれ約5%含む出力になる。
この差を約20倍してA波とB波とを合せた波長領域の入射光強度を求め、これを第1の感光素子11を約5倍して求めた紫外線領域の入射光強度から減ずると、C波の入射光強度が得られる。
また、図11(b)に示すように、第2の感光素子21の出力を約1.4倍(図11(b)に示す破線)し、これを第1の感光素子11の出力から減じると、その差の絶対値はA波が相殺されてB波とC波とをそれぞれ約5%含む出力になる。
この差の絶対値を約20倍してB波とC波とを合せた波長領域の入射光強度を求め、これから前記で求めたC波の入射光強度を減ずると、その差はB波の入射光強度になる。
そして、第1の感光素子11を約5倍して求めた紫外線領域の入射光強度から前記で求めたB波およびC波の入射光強度を減ずると、その差はA波の入射光強度になる。
上記の演算と同様にして、短い波長幅で各波長幅のそれぞれの入射光強度を求めた結果を図12に示す。
図12から判るように、本実施例のフォトダイオード1の2種類の厚さを有する第1および第2の感光素子11、21からのそれぞれの出力を演算すれば、UV−A波、UV−B波、UV−C波を分離した状態で、それぞれの強度を検出することが可能であることが判る。
この場合に、フォトダイオード1の第1および第2の感光素子11、21からの出力は、光発生電流を抵抗等を用いて電圧に変換し、これをA/Dコンバータ等でデジタル値に変換して取出し、これらを外部回路に設けた演算回路で演算することによりそれぞれの波長領域の強度を検出するとよい。
以上説明したように、本実施例では、絶縁層上に形成された厚さの異なる第1および第2のシリコン半導体層に、それぞれP−拡散層を挟んで対向配置されたP+拡散層とN+拡散層を備えた第1および第2の感光素子を形成したことによって、第1および第2の感光素子から出力される2種類の出力から演算により3つの波長領域の紫外線を分離してその強度を求めることができ、3つの波長領域の紫外線を分離し、かつその強度を検出することが可能なフォトダイオードを容易に得ることができる。
図13は実施例2のフォトダイオードの断面を示す説明図、図14ないし図17は実施例2のフォトICの製造方法を示す説明図である。
なお、図13は実施例1の図2と同様の断面で示した断面図であり、その上面は実施例1の図1と同様である。また上記実施例1と同様の部分は、同一の符号を付してその説明を省略する。
本実施例の厚さの薄い第2のシリコン半導体層4bは、図14ないし図17に示すように、第2のP−拡散層25の第2のP−形成領域61(図1に示す第2のダイオード形成領域6bの「π」字状の第2のP+拡散層22と、「E」字状の第2のN+拡散層24とに挟まれた領域をいう。)にのみ形成されている。
このため、図13に示すように、本実施例の第2のP+拡散層22と第2のN+拡散層24とは、第1のシリコン半導体層4aと同じ厚さに形成されている。
この場合に、第2のシリコン半導体層4bは3nm以上、30nm未満の厚さに設定され、第1のシリコン半導体層4aは30nm以上、36nm以下に設定される。
シリコン半導体層4の厚さを、3nm以上、36nm以下とするのは、上記実施例1と同様の理由による。
第2のシリコン半導体層4bの厚さを30nm未満に設定した場合に、第2のP+拡散層22と第2のN+拡散層24の厚さを30nm以上とするのは、第2のP+拡散層22および第2のN+拡散層24の厚さをそれぞれ30nm未満にすると、図18に示すP+拡散層の場合においても、図19に示すN+拡散層の場合においても、シート抵抗が極度に上昇し、第2の感光素子21からの出力が低下するからである。
なお、図18、図19における横軸は、それぞれP+拡散層、N+拡散層のゲート長方向の幅、つまり図13に示す断面方向のそれぞれの幅である。
以下に、図14ないし図17にPAで示す工程に従って、本実施例のフォトICの製造方法について説明する。
本実施例の半導体ウェハのシリコン半導体層4は、上記実施例1と同様にして第1のシリコン半導体層4aの厚さと同じ35nmに形成される。
PA1(図14)、実施例1の工程P1と同様にして、シリコン半導体層4のそれぞれの素子分離領域10に素子分離層9を形成し、シリコン半導体層4上に、CVD法により窒化シリコンからなるシリコン窒化膜53を形成し、フォトリソグラフィによりシリコン窒化膜53上に第2のダイオード形成領域6bの第2のP−形成領域61を露出させたレジストマスク51を形成し、これをマスクとして、異方性エッチングによりシリコン窒化膜53を除去して第2のP−形成領域61のシリコン半導体層4を露出させる。
PA2(図14)、工程P1で形成したレジストマスク51を除去し、熱酸化法により第2のP−形成領域61のシリコン半導体層4に犠牲酸化膜54を形成する。
PA3(図14)、ウェットエッチングにより犠牲酸化膜54を除去し、熱燐酸に浸漬してシリコン窒化膜53を除去し、第2のP−形成領域61のシリコン半導体層4の厚さを10nmの厚さとした第2のシリコン半導体層4bを形成する。
これにより、シリコン窒化膜53に覆われていた第2のP−形成領域61以外の領域のシリコン半導体層4が、第1のシリコン半導体層4aとして形成される。
PA4(図14)、フォトリソグラフィにより第1のシリコン半導体層4aの第1のダイオード形成領域6aおよびトランジスタ形成領域8a、並びに第2のシリコン半導体層4bを含む第2のダイオード形成領域6bを露出させたレジストマスク51を形成し、これをマスクとして、実施例1の工程P4と同様にして、第1の感光素子11の第1のP−拡散層15およびnMOS素子31のチャネル領域38を形成すると共に、第2のシリコン半導体層4bを含む第2のダイオード形成領域6bにP型不純物を比較的低濃度に拡散させた第2の感光素子21の第2のP−拡散層25を形成する。
PA5(図15)、工程P4で形成したレジストマスク51を除去し、実施例1の工程P5と同様にして、pMOS素子41のチャネル領域48を形成する。
PA6(図15)、実施例1の工程P6と同様にして、シリコン酸化膜55を形成し、その上にポリシリコン層56を形成する。
PA7(図15)、実施例1の工程P7と同様にして、ゲート酸化膜32、42を介して第1のシリコン半導体層4aのチャネル領域38、48に対向するゲート電極33、43を形成する。
PA8(図15)、フォトリソグラフィにより第1および第2のダイオード形成領域6a、6bの第1および第2のN+拡散層14、24の形成領域(図1に示す「E」字状の部位)およびトランジスタ形成領域8aを露出させたレジストマスク51を形成し、これをマスクとして露出している第1のシリコン半導体層4aおよびゲート電極33のポリシリコンにN型不純物イオンを注入し、ゲート電極33の両側の第1のシリコン半導体層4aにN型不純物を中濃度に拡散させたnMOS素子31のエクステンション部37を形成すると共に、ゲート電極33および第1および第2のN+拡散層14、24の形成領域の第1のシリコン半導体層4aに中濃度のN型不純物を拡散させる。
PA9(図16)、工程PA8で形成したレジストマスク51を除去し、フォトリソグラフィにより第1および第2のダイオード形成領域6a、6bの第1および第2のP+拡散層12、22の形成領域(図1に示す「π」字状の部位)およびトランジスタ形成領域8bを露出させたレジストマスク51を形成し、これをマスクとして露出している第1のシリコン半導体層4aおよびゲート電極43のポリシリコンにP型不純物イオンを注入し、ゲート電極43の両側の第1のシリコン半導体層4aにP型不純物を中濃度に拡散させたpMOS素子41のエクステンション部47を形成すると共に、ゲート電極43および第1および第2のP+拡散層12、22の形成領域の第1のシリコン半導体層4aに中濃度のP型不純物を拡散させる。
PA10(図16)、実施例1の工程P10と同様にして、ゲート電極33、43の側面にサイドウォール34を形成する。
PA11(図16)、フォトリソグラフィにより上記工程PA8と同様のレジストマスク51を形成し、これをマスクとして露出している第1のシリコン半導体層4aおよびゲート電極33のポリシリコンにN型不純物イオンを注入し、サイドウォール34の両側の第1のシリコン半導体層4aにN型不純物を比較的高濃度に拡散させたnMOS素子31のソース層35、ドレイン層36、並びに第1のシリコン半導体層4aに第1および第2の感光素子11、21の第1および第2のN+拡散層14、24を形成すると共に、ゲート電極33に比較的高濃度のN型不純物を拡散させる。
PA12(図16)、工程PA11で形成したレジストマスク51を除去し、フォトリソグラフィにより上記工程PA9と同様のレジストマスク51を形成し、これをマスクとして露出している第1のシリコン半導体層4aおよびゲート電極43のポリシリコンにP型不純物イオンを注入し、サイドウォール34の両側の第1のシリコン半導体層4aにP型不純物を比較的高濃度に拡散させたpMOS素子41のソース層45、ドレイン層46、並びに第1のシリコン半導体層4aに第1および第2の感光素子11、21の第1および第2のP+拡散層12、22を形成すると共に、ゲート電極43に比較的高濃度のP型不純物を拡散させる。
PA13(図17)、工程PA12で形成したレジストマスク51を除去し、各拡散層を活性化させるための熱処理を施して、本実施例の第1および第2の感光素子11、21、並びにnMOS素子31、pMOS素子41が形成される。
その後に、上記実施例1と同様にして層間絶縁膜を形成し、フォトリソグラフィにより層間絶縁膜上に、第1および第2のP+拡散層12、22、第1および第2のN+拡散層14、24、ソース層35、45およびドレイン層36、46上のコンタクトホールの形成領域の層間絶縁膜を露出させた開口部を有するレジストマスク(不図示)を形成し、上記実施例1と同様にして各拡散層に達するコンタクトプラグを形成し、その上面を平坦化処理して層間絶縁膜の上面を露出させる。
次いで、前記と同様にして、ゲート電極33、43に達するコンタクトホールに導電材料を埋込んでコンタクトプラグを形成し、平坦化処理を施して本実施例のフォトIC58を形成する。
このようにして形成された第1および第2の感光素子11、21は、上記実施例1と同様に、それぞれの拡散層がnMOS素子31およびpMOS素子41の各拡散層と同じ型の同じ不純物を同じ濃度に拡散させているので、それぞれの形成工程において、同じレジストマスク51を用いて同時に形成することが可能になり、フォトIC58の製造工程の簡略化を図ることができる。
上記のように、本実施例の第2の感光素子21の第2のP−拡散層25が、30nm未満の厚さであったとしても、第2のP+拡散層22および第2のN+拡散層25は、30nm以上の厚さを有する第1のシリコン半導体層4aに形成されているので、シート抵抗が過大になることはなく、第2の感光素子21からの出力が低下することもない。
また、第2のP+拡散層22および第2のN+拡散層25をnMOS素子31およびpMOS素子41を形成する第1のシリコン半導体層4aに形成するので、コンタクトホールの深さを他のソース層等の拡散層に形成するコンタクトホールの深さと同じにすることができ、コンタクトプラグを形成するときの工程を簡素化して、フォトIC58の製造工程の簡略化を更に図ることができる。
なお、本実施例では、第2のP−拡散層25の厚さを30nm未満とする場合を例に説明したが、第2のP−拡散層25の厚さを30nm以上とする場合であっても、第2のP+拡散層22および第2のN+拡散層25を第1のシリコン半導体層4aに形成すれば、前記と同様のコンタクトプラグ形成時の工程簡素化の効果が得られる。
以上説明したように、本実施例では、上記実施例1と同様の効果に加えて、第2のP−拡散層を形成する第2のシリコン半導体層の厚さを30nm未満にした場合に、第2のP+拡散層および第2のN+拡散層を30nm以上の厚さにするようにしたことによって、第2の感光素子の高濃度拡散層のシート抵抗が過大になることを防止して、第2の感光素子からの出力の低下を防止することができる。
また、第2のP+拡散層および第2のN+拡散層を第1のシリコン半導体層に形成するようにしたことによって、第2のP+拡散層および第2のN+拡散層の上面をMOSFETのソース層、ドレイン層の上面と同じ高さにすることができ、コンタクトプラグ形成時の工程を簡素化してフォトICの製造工程の簡略化を図ることができる。
なお、上記各実施例においては、フォトダイオードの感光素子の低濃度拡散層は、2種類の厚さの異なるシリコン半導体層にそれぞれ形成するとして説明したが、3種類以上の異なる厚さを有するシリコン半導体層にそれぞれ形成するようにしてもよい。
また、上記各実施例においては、低濃度拡散層は、P型不純物を拡散させて形成するとして説明したが、N型の不純物を比較的低濃度に拡散させて形成しても、上記と同様の効果を得ることができる。
更に、上記各実施例においては、P+拡散層は「π」字状、N+拡散層は「E」字状であるとして説明したが、それぞれの形状を逆にしてもよく、櫛歯部の数を更に多くしてもよい。
更に、上記各実施例においては、P+拡散層およびN+拡散層には、櫛歯部を複数設け、これらを噛合わせて配置するとして説明したが、櫛歯部を設けずに、峰部のみを低濃度拡散層を挟んで対向配置するようにしてもよい。
更に、上記各実施例においては、シリコン半導体層はSOI基板の絶縁層としての埋込み酸化膜上に形成されたシリコン半導体層であるとして説明したが、絶縁層としてのサファイア基板上に形成されたSOS(Silicon On Sapphire)基板のシリコン半導体層であっても、絶縁層としてのクオーツ基板上に形成されたSOQ(Silicon On Quartz)基板のシリコン半導体層等であってもよい。
実施例1のフォトダイオードの上面を示す説明図 実施例1のフォトダイオードの断面を示す説明図 実施例1のフォトICの製造方法を示す説明図 実施例1のフォトICの製造方法を示す説明図 実施例1のフォトICの製造方法を示す説明図 実施例1のフォトICの製造方法を示す説明図 シリコン(100)の光吸収係数の波長依存性を示すグラフ シリコン半導体層の厚さによる光吸収率を示すグラフ 光吸収率が10%となる波長を示すグラフ 実施例1のフォトダイオードの各感光素子の光吸収率を示すグラフ 実施例1のフォトダイオードの各波長領域の紫外線の検出方法を示す説明図 実施例1のフォトダイオードの出力特性を示すグラフ 実施例2のフォトダイオードの断面を示す説明図 実施例2のフォトICの製造方法を示す説明図 実施例2のフォトICの製造方法を示す説明図 実施例2のフォトICの製造方法を示す説明図 実施例2のフォトICの製造方法を示す説明図 実施例2のP+拡散層のシート抵抗を示すグラフ 実施例2のN+拡散層のシート抵抗を示すグラフ シリコン半導体層の厚さを40.04nmとしたときの感光素子の感度を示すグラフ シリコン半導体層の厚さによるサブピーク波長を示すグラフ
符号の説明
1 フォトダイオード
3 埋込み酸化膜
4 シリコン半導体層
4a 第1のシリコン半導体層
4b 第2のシリコン半導体層
6a 第1のダイオード形成領域
6b 第2のダイオード形成領域
8a、8b トランジスタ形成領域
9 素子分離層
9a、9c 一の辺
9b、9d 他の辺
10 素子分離領域
11、第1の感光素子
12 第1のP+拡散層
12a、14a、22a、24a 峰部
12b、14b、22b、24b 櫛歯部
14 第1のN+拡散層
15 第1のP−拡散層
16、26 境界
21 第2の感光素子
22 第2のP+拡散層
24 第2のN+拡散層
25 第2のP−拡散層
31 nMOS素子
32、42 ゲート酸化膜
33、43 ゲート電極
34 サイドウォール
35、45 ソース層
36、46 ドレイン層
37、47 エクステンション部
38、48 チャネル領域
41 pMOS素子
51 レジストマスク
53 シリコン窒化膜
54 犠牲酸化膜
55 シリコン酸化膜
56 ポリシリコン層
58 フォトIC
61 第2のP−形成領域

Claims (9)

  1. 絶縁層上に形成された厚さの異なる複数のシリコン半導体層を備え、
    前記それぞれの厚さのシリコン半導体層は、P型およびN型のいずれか一方の型の不純物を低濃度に拡散させて形成された低濃度拡散層を有し、
    それぞれの前記低濃度拡散層を挟んで、P型の不純物を高濃度に拡散させて形成されたP型高濃度拡散層と、N型の不純物を高濃度に拡散させて形成されたN型高濃度拡散層とが対向配置されていることを特徴とするフォトダイオード。
  2. 請求項1において、
    前記低濃度拡散層を挟んで対向配置された前記P型高濃度拡散層と、前記N型高濃度拡散層とが同じ厚さのシリコン半導体層に形成されていることを特徴とするフォトダイオード。
  3. 請求項1または請求項2において、
    前記厚さの異なるシリコン半導体層は、それぞれ3nm以上、36nm以下の範囲の厚さを有することを特徴とするフォトダイオード。
  4. 請求項1において、
    前記低濃度拡散層を、30nm未満となるシリコン半導体層に形成する場合に、該低濃度拡散層を挟んで対向配置された前記P型高濃度拡散層およびN型高濃度拡散層を、30nm以上、36nm以下の厚さとすることを特徴とするフォトダイオード。
  5. 絶縁層上に形成された第1のシリコン半導体層と、
    前記絶縁層上に形成された前記第1のシリコン半導体層より薄い厚さを有する第2のシリコン半導体層と、
    前記第1のシリコン半導体層に形成された、P型およびN型のいずれか一方と同じ型の不純物を低濃度に拡散させた第1の低濃度拡散層と、該第1の低濃度拡散層を挟んで、P型の不純物を高濃度に拡散させた第1のP型高濃度拡散層と、N型の不純物を高濃度に拡散させた第1のN型高濃度拡散層とを対向配置させた第1の感光素子と、
    P型およびN型のいずれか一方と同じ型の不純物を低濃度に拡散させた第2の低濃度拡散層と、該第2の低濃度拡散層を挟んで、P型の不純物を高濃度に拡散させた第2のP型高濃度拡散層と、N型の不純物を高濃度に拡散させた第2のN型高濃度拡散層とを対向配置させた第2の感光素子とを備え、
    前記第2のシリコン半導体層に、前記第2の低濃度拡散層を形成したことを特徴とするフォトダイオード。
  6. 請求項5において、
    前記第2のP型高濃度拡散層および第2のN型高濃度拡散層が、前記第2のシリコン半導体層に形成されていることを特徴とするフォトダイオード。
  7. 請求項5において、
    前記第2のP型高濃度拡散層および第2のN型高濃度拡散層が、前記第1のシリコン半導体層に形成されていることを特徴とするフォトダイオード。
  8. 請求項5ないし請求項7のいずれか一項において、
    前記第1および第2のシリコン半導体層は、それぞれ3nm以上、36nm以下の範囲の厚さを有することを特徴とするフォトダイオード。
  9. 請求項5ないし請求項7のいずれか一項において、
    前記第1のシリコン半導体層は、30nm以上、36nm以下の範囲の厚さを有し、前記第2のシリコン半導体層は、3nm以上、30nm未満の範囲の厚さを有することを特徴とするフォトダイオード。
JP2007044465A 2006-11-14 2007-02-23 フォトダイオード Pending JP2008147606A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007044465A JP2008147606A (ja) 2006-11-14 2007-02-23 フォトダイオード
KR1020070105677A KR20080043700A (ko) 2006-11-14 2007-10-19 포토 다이오드
US11/979,902 US7709920B2 (en) 2006-11-14 2007-11-09 Photodiode arrangement

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006308282 2006-11-14
JP2007044465A JP2008147606A (ja) 2006-11-14 2007-02-23 フォトダイオード

Publications (1)

Publication Number Publication Date
JP2008147606A true JP2008147606A (ja) 2008-06-26

Family

ID=39448863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007044465A Pending JP2008147606A (ja) 2006-11-14 2007-02-23 フォトダイオード

Country Status (3)

Country Link
JP (1) JP2008147606A (ja)
KR (1) KR20080043700A (ja)
CN (1) CN101183692A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041010A (ja) * 2008-08-08 2010-02-18 Oki Semiconductor Co Ltd 光センサ
JP2010073808A (ja) * 2008-09-17 2010-04-02 Oki Semiconductor Co Ltd 照度センサおよびその製造方法
JP2010232509A (ja) * 2009-03-27 2010-10-14 Oki Semiconductor Co Ltd 光半導体および光半導体の製造方法
JP2017157788A (ja) * 2016-03-04 2017-09-07 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107607552B (zh) * 2017-09-07 2020-02-21 上海科华光电技术研究所 背投影式光电探测清纱装置及其紫外增强型硅光电二极管

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041010A (ja) * 2008-08-08 2010-02-18 Oki Semiconductor Co Ltd 光センサ
JP2010073808A (ja) * 2008-09-17 2010-04-02 Oki Semiconductor Co Ltd 照度センサおよびその製造方法
JP2010232509A (ja) * 2009-03-27 2010-10-14 Oki Semiconductor Co Ltd 光半導体および光半導体の製造方法
JP2017157788A (ja) * 2016-03-04 2017-09-07 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN101183692A (zh) 2008-05-21
KR20080043700A (ko) 2008-05-19

Similar Documents

Publication Publication Date Title
JP2008235477A (ja) フォトダイオードおよびそれを用いたフォトic
JP4530180B2 (ja) 紫外線センサおよびその製造方法
JP4232814B2 (ja) フォトダイオードおよびそれを備えたフォトic
US8044484B2 (en) Ultraviolet detecting device and manufacturing method thereof, and ultraviolet quantity measuring apparatus
JP4574667B2 (ja) フォトダイオードの製造方法およびそれを用いて形成されたフォトダイオード
JP2008147606A (ja) フォトダイオード
JP4530179B2 (ja) フォトダイオードおよびそれを備えた紫外線センサ、並びにフォトダイオードの製造方法
US7709920B2 (en) Photodiode arrangement
JP2009170615A (ja) 光センサおよびそれを備えたフォトic
JP4227069B2 (ja) 光電変換デバイス、イメージセンサおよび光電変換デバイスの製造方法
US20180188106A1 (en) Integrated electronic device for detecting ultraviolet radiation
US7935934B2 (en) Photosensor and photo IC equipped with same
KR102279835B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2010232509A (ja) 光半導体および光半導体の製造方法
US10236399B2 (en) Method of manufacturing a semiconductor device
JP2005175316A (ja) 受光素子、及び固体撮像装置
US20220165773A1 (en) Light receiving element, light detection device, and light detection method
JP2000299487A (ja) 紫外線用受光素子
JP2018163968A (ja) 紫外線受光素子を有する半導体装置およびその製造方法
JP2009278037A (ja) 光電流推定方法及びそれを用いた半導体uvセンサのスクリーニング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081218

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090317