JP4232814B2 - フォトダイオードおよびそれを備えたフォトｉｃ - Google Patents
フォトダイオードおよびそれを備えたフォトｉｃ Download PDFInfo
- Publication number
- JP4232814B2 JP4232814B2 JP2006308381A JP2006308381A JP4232814B2 JP 4232814 B2 JP4232814 B2 JP 4232814B2 JP 2006308381 A JP2006308381 A JP 2006308381A JP 2006308381 A JP2006308381 A JP 2006308381A JP 4232814 B2 JP4232814 B2 JP 4232814B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion layer
- concentration diffusion
- type high
- high concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009792 diffusion process Methods 0.000 claims description 233
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 92
- 229910052710 silicon Inorganic materials 0.000 claims description 91
- 239000010703 silicon Substances 0.000 claims description 91
- 239000004065 semiconductor Substances 0.000 claims description 81
- 230000015572 biosynthetic process Effects 0.000 claims description 73
- 229910021332 silicide Inorganic materials 0.000 claims description 71
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 69
- 239000012535 impurity Substances 0.000 claims description 61
- 238000002955 isolation Methods 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 425
- 239000010408 film Substances 0.000 description 55
- 238000000034 method Methods 0.000 description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 238000000206 photolithography Methods 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 239000003870 refractory metal Substances 0.000 description 9
- 230000031700 light absorption Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 244000126211 Hericium coralloides Species 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- -1 that is Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/142—Energy conversion devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Light Receiving Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明は、光、特に紫外線を受けて電流を発生させるフォトダイオードおよびそれを備えたフォトＩＣに関する。
従来のフォトダイオードは、シリコン基板上に埋込み酸化膜を挟んで１５０ｎｍ程度の厚さのシリコン半導体層を形成したＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板のＮ型不純物を低濃度に拡散させたシリコン半導体層に、Ｎ型不純物を高濃度に拡散させ「Ｅ」字状の櫛型に形成したＮ＋拡散層と、Ｐ型不純物を高濃度に拡散させ「π」字状の櫛型に形成したＰ＋拡散層との櫛歯部を噛合わせて横型に対向配置し、Ｎ＋拡散層およびＰ＋拡散層に電気的に接続する金属配線に所定の電圧を印加して紫外線の強度を検出している（例えば、特許文献１参照。）。
また、Ｎ−拡散層に形成されたＰ＋拡散層上の空乏層が形成される領域を除く領域に高融点金属で形成したシリサイド層を形成して、Ｐ＋拡散層の面抵抗を低減しているものもある（例えば、特許文献２参照。）。
特開平７−１６２０２４号公報（第４頁段落００２５−第４頁段落００３５、第２図、第３図）
特開２００１−３２００７５号公報（主に第４頁段落００２８、第４図）
しかしながら、上述した従来の特許文献２の技術においては、Ｎ-−拡散層に形成されたＰ＋拡散層上にシリサイド層を形成するためには、シリコンで形成されたＮ−拡散層をマスクで覆い、シリコンで形成されたＰ＋拡散層上に高融点金属を堆積させた後に熱処理によりシリコンと金属とを化合させて形成する必要があり、マスクの位置がずれるとシリサイド層がＮ−拡散層上にまで延在し、ショットキー接合リークが大きくなって光電流に対する暗電流の比（Ｓ／Ｎ比という。）が十分に確保できなくなり、フォトダイオードの特性のバラツキを増加させ、その品質を低下させるという問題がある。
このことは、特許文献１のような櫛型のＰ＋拡散層とＮ＋拡散層とを噛合わせて配置したフォトダイオードのＰ＋拡散層上およびＮ＋拡散層上に、それぞれシリサイド層を形成する場合も同様である。
本発明は、上記の問題点を解決するためになされたもので、フォトダイオードのＰ型高濃度拡散層上およびＮ型高濃度拡散層上にそれぞれシリサイド層を形成する場合におけるフォトダイオードの品質を安定化させる手段を提供することを目的とする。
本発明は、上記の問題点を解決するためになされたもので、フォトダイオードのＰ型高濃度拡散層上およびＮ型高濃度拡散層上にそれぞれシリサイド層を形成する場合におけるフォトダイオードの品質を安定化させる手段を提供することを目的とする。
本発明は、上記課題を解決するために、フォトダイオードが、支持基板と、該支持基板上に形成された絶縁層と、該絶縁層上に形成され、素子形成領域と該素子形成領域を囲む素子分離領域とを有するシリコン半導体層と、該素子分離領域に形成された素子分離層と、該素子分離層の内側の一の縁に接する前記素子形成領域に、Ｐ型の不純物を高濃度に拡散させて形成されたＰ型高濃度拡散層と、前記素子分離層の一の縁に対向する他の縁に接する前記素子形成領域に、前記Ｐ型高濃度拡散層から離間し、Ｎ型の不純物を高濃度に拡散させて形成されたＮ型高濃度拡散層と、前記Ｐ型高濃度拡散層と前記Ｎ型高濃度拡散層との間に位置する前記素子形成領域に、前記Ｐ型高濃度拡散層およびＮ型高濃度拡散層のいずれか一方と同じ型の不純物を低濃度に拡散させて形成された低濃度拡散層と、前記Ｐ型高濃度拡散層およびＮ型高濃度拡散層の上部に、それぞれ前記低濃度拡散層と前記Ｐ型高濃度拡散層との境界、および前記低濃度拡散層と前記Ｎ型高濃度拡散層との境界から離間させて形成されたシリサイド層と、を備えることを特徴とする。
これにより、本発明は、Ｐ型高濃度拡散層およびＮ型高濃度拡散層の周縁の素子分離層と接していない低濃度拡散層との境界側を低濃度拡散層から離間させてノンシリサイド部を容易に形成することができ、シリサイド層が低濃度拡散層上に延在することを防止して、フォトダイオードの品質を安定化させることができるという効果が得られる。
以下に、図面を参照して本発明によるフォトダイオードおよびそれを備えたフォトＩＣの実施例について説明する。
図１は実施例１のフォトダイオードの上面を示す説明図、図２は実施例１のフォトダイオードの断面を示す説明図、図３、図４、図５は実施例１のフォトＩＣの製造方法を示す説明図である。
なお、図２は図１のＡ−Ａ断面線に沿った断面図である。
図１、図２において、１はフォトダイオードであり、図示しないシリコン（Ｓｉ）からなる支持基板としてのシリコン基板上に、酸化シリコン（ＳｉＯ２）からなる絶縁層としての埋込み酸化膜３を挟んで薄い単結晶シリコンからなるシリコン半導体層４を形成したＳＯＩ構造の半導体ウェハのシリコン半導体層４に形成され、波長４００ｎｍ以下の紫外線領域にのみ感度を有する光センサである。
なお、図２は図１のＡ−Ａ断面線に沿った断面図である。
図１、図２において、１はフォトダイオードであり、図示しないシリコン（Ｓｉ）からなる支持基板としてのシリコン基板上に、酸化シリコン（ＳｉＯ２）からなる絶縁層としての埋込み酸化膜３を挟んで薄い単結晶シリコンからなるシリコン半導体層４を形成したＳＯＩ構造の半導体ウェハのシリコン半導体層４に形成され、波長４００ｎｍ以下の紫外線領域にのみ感度を有する光センサである。
本実施例のシリコン半導体層４上には、図３ないし図５に示すように、フォトダイオード１を形成するための素子形成領域としてのダイオード形成領域６、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）としてのｎＭＯＳ素子７ａやｐＭＯＳ素子７ｂを形成するための素子形成領域としてのトランジスタ形成領域８ａ、８ｂが設定され、ダイオード形成領域６およびトランジスタ形成領域８ａ、８ｂをそれぞれの周囲を矩形の枠状に囲う領域には、素子分離層９を形成するための素子分離領域１０が設定されている。
素子分離層９は、素子分離領域１０のシリコン半導体層４に、酸化シリコン等の絶縁材料で埋込み酸化膜３に達して形成されており、シリコン半導体層４のダイオード形成領域６およびトランジスタ形成領域８ａ、８ｂの隣合うそれぞれの間を電気的に絶縁分離する機能を有している。
なお、本説明においては、図１、図２等に示すように、素子分離層９は区別のために網掛けを付して示す。
なお、本説明においては、図１、図２等に示すように、素子分離層９は区別のために網掛けを付して示す。
１２はＰ型高濃度拡散層としてのＰ＋拡散層であり、ダイオード形成領域６のシリコン半導体層４にボロン（Ｂ）等のＰ型不純物を比較的高濃度に拡散させて形成された拡散層であって、図１に示すように、素子分離層９の内側の一の縁９ａに接する峰部１２ａと、峰部１２ａから一の縁９ａに対向する素子分離層９の内側の他の縁９ｂに向けて延在する複数の櫛歯部１２ｂとで形成された櫛型に形成される。
本実施例のＰ＋拡散層１２は、峰部１２ａから２本の櫛歯部１２ｂを延在させて「π」字状に形成されている。
１４はＮ型高濃度拡散層としてのＮ＋拡散層であり、ダイオード形成領域６のシリコン半導体層４に、Ｐ型高濃度拡散層と逆の型、つまりリン（Ｐ）や砒素（Ａｓ）等のＮ型不純物を比較的高濃度に拡散させて形成された拡散層であって、図１に示すように、素子分離層９の内側の他の縁９ｂに接する峰部１４ａと、峰部１４ａから対向する一の縁９ａに向けて延在する複数の櫛歯部１４ｂとで形成された櫛型に形成される。
１４はＮ型高濃度拡散層としてのＮ＋拡散層であり、ダイオード形成領域６のシリコン半導体層４に、Ｐ型高濃度拡散層と逆の型、つまりリン（Ｐ）や砒素（Ａｓ）等のＮ型不純物を比較的高濃度に拡散させて形成された拡散層であって、図１に示すように、素子分離層９の内側の他の縁９ｂに接する峰部１４ａと、峰部１４ａから対向する一の縁９ａに向けて延在する複数の櫛歯部１４ｂとで形成された櫛型に形成される。
本実施例のＮ＋拡散層１４は、峰部１４ａの両端部と中央部から３本の櫛歯部１４ｂを延在させて「Ｅ」字状に形成されている。
１５は低濃度拡散層としてのＰ−拡散層であり、互いに離間して櫛歯部１２ｂ、１４ｂを噛合わせて対向配置されたＰ＋拡散層１２とＮ＋拡散層１４とにそれぞれ接するシリコン半導体層４にＰ型不純物を比較的低濃度に拡散させて形成された拡散層であって、ここに形成される空乏層に吸収された紫外線領域の光により電子−正孔対が発生する部位である。
１５は低濃度拡散層としてのＰ−拡散層であり、互いに離間して櫛歯部１２ｂ、１４ｂを噛合わせて対向配置されたＰ＋拡散層１２とＮ＋拡散層１４とにそれぞれ接するシリコン半導体層４にＰ型不純物を比較的低濃度に拡散させて形成された拡散層であって、ここに形成される空乏層に吸収された紫外線領域の光により電子−正孔対が発生する部位である。
上記の構成により、本実施例フォトダイオード１は、図１に示すように、そのＰ＋拡散層１２とＮ＋拡散層１４とを、それぞれの櫛歯部１２ｂ、１４ｂを噛合わせてＰ−拡散層１５を挟んで対向配置し、それぞれのＰ−拡散層１５との境界１６を除く周縁の部位を素子分離層９に接するようにして形成されている。
１７はシリサイド層であり、コバルト（Ｃｏ）やチタン（Ｔｉ）、ニッケル（Ｎｉ）等の高融点金属を熱処理によりシリコンと化合させて形成されたシリコン化合物からなる導電性を有する層であって、Ｐ＋拡散層１２およびＮ＋拡散層１４の上部に、それぞれＰ−拡散層１５との境界１６から離間させて形成される。
１７はシリサイド層であり、コバルト（Ｃｏ）やチタン（Ｔｉ）、ニッケル（Ｎｉ）等の高融点金属を熱処理によりシリコンと化合させて形成されたシリコン化合物からなる導電性を有する層であって、Ｐ＋拡散層１２およびＮ＋拡散層１４の上部に、それぞれＰ−拡散層１５との境界１６から離間させて形成される。
このため、本実施例のＰ＋拡散層１２およびＮ＋拡散層１４のシリサイド層１７の周縁と、境界１６との間には、Ｐ＋拡散層１２およびＮ＋拡散層１４をそのまま残留させたノンシリサイド部１８が存在する。
なお、本説明においては、図１、図２等に示すように、シリサイド層１７は区別のためにハッチングを付して示す。
なお、本説明においては、図１、図２等に示すように、シリサイド層１７は区別のためにハッチングを付して示す。
本実施例のシリコン半導体層４の厚さは、波長４００ｎｍ以下の紫外線領域にのみ感度を有するフォトダイオード１とするために５０ｎｍ以下になるように形成される。
つまり、シリコン中における光吸収率Ｉ／Ｉｏは、光吸収係数αを用いた次式に示すベールの法則により表される。
Ｉ／Ｉｏ＝ｅｘｐ（−αＺ） ・・・・・・・・・・・・・（１）
ここに、Ｚは光の進入深さ、Ｉは深さＺにおける光強度、Ｉｏは入射光強度を示す。
つまり、シリコン中における光吸収率Ｉ／Ｉｏは、光吸収係数αを用いた次式に示すベールの法則により表される。
Ｉ／Ｉｏ＝ｅｘｐ（−αＺ） ・・・・・・・・・・・・・（１）
ここに、Ｚは光の進入深さ、Ｉは深さＺにおける光強度、Ｉｏは入射光強度を示す。
光吸収係数αは、図６に示すように波長依存性があり、式（１）を用いてシリコン半導体層４の厚さ（Ｚ）毎に光吸収率Ｉ／Ｉｏを求めると、図７に示すようなグラフが得られる。
図７に示すように、光吸収率Ｉ／Ｉｏが０．１以下、つまり１０％以下になると、光吸収率Ｉ／Ｉｏは急激に低下し、その波長は、厚さが薄くなるに従って短波長の方向、つまり紫外線領域の方向に移行することが判る。
図７に示すように、光吸収率Ｉ／Ｉｏが０．１以下、つまり１０％以下になると、光吸収率Ｉ／Ｉｏは急激に低下し、その波長は、厚さが薄くなるに従って短波長の方向、つまり紫外線領域の方向に移行することが判る。
この性質を利用するために、シリコン半導体層４の厚さに対する光吸収率Ｉ／Ｉｏが１０％となる波長を求めると、図８に示すように、波長４００ｎｍ以下の紫外線領域にのみ感度を有するフォトダイオード１を得るためには、シリコン半導体層４の厚さを５０ｎｍ以下とすればよいことが判る。
このため、紫外線領域のみを選択的に検出するためのシリコン半導体層４の厚さは、５０ｎｍ以下に設定することが望ましく、その下限は３ｎｍに設定することが望ましい。
このため、紫外線領域のみを選択的に検出するためのシリコン半導体層４の厚さは、５０ｎｍ以下に設定することが望ましく、その下限は３ｎｍに設定することが望ましい。
シリコン半導体層４の厚さを３ｎｍ以上とするのは、これより薄くすると半導体ウェハにシリコン半導体層４を形成する場合における厚さのバラツキを吸収することが困難になるからである。
本実施例のフォトダイオード１は、図５（Ｐ１２）に示すように、シリコン半導体層４に形成されるｎＭＯＳ素子７ａおよびｐＭＯＳ素子７ｂとともに形成される。
本実施例のフォトダイオード１は、図５（Ｐ１２）に示すように、シリコン半導体層４に形成されるｎＭＯＳ素子７ａおよびｐＭＯＳ素子７ｂとともに形成される。
本実施例のｎＭＯＳ素子７ａは、トランジスタ形成領域８ａに形成される。
図５（Ｐ１２）において、２１ａはゲート酸化膜であり、酸化シリコン等の絶縁材料からなる比較的膜厚の薄い絶縁膜である。
２２ａはゲート電極であり、ソース層２５ａ（後述）と同じ型の不純物（本実施例ではＮ型）を比較的高濃度に拡散させたポリシリコン等からなる電極であって、トランジスタ形成領域８ａのゲート長方向の中央部にゲート酸化膜２１ａを挟んでトランジスタ形成領域８ａのシリコン半導体層４に対向して形成され、その側面には窒化シリコン（Ｓｉ３Ｎ４）等の絶縁材料からなるサイドウォール２３が形成され、その上部にはシリサイド層１７が形成されている。
図５（Ｐ１２）において、２１ａはゲート酸化膜であり、酸化シリコン等の絶縁材料からなる比較的膜厚の薄い絶縁膜である。
２２ａはゲート電極であり、ソース層２５ａ（後述）と同じ型の不純物（本実施例ではＮ型）を比較的高濃度に拡散させたポリシリコン等からなる電極であって、トランジスタ形成領域８ａのゲート長方向の中央部にゲート酸化膜２１ａを挟んでトランジスタ形成領域８ａのシリコン半導体層４に対向して形成され、その側面には窒化シリコン（Ｓｉ３Ｎ４）等の絶縁材料からなるサイドウォール２３が形成され、その上部にはシリサイド層１７が形成されている。
トランジスタ形成領域８ａのゲート電極２２ａの両側のシリコン半導体層４には、Ｎ型不純物を比較的高濃度に拡散させたソース層２５ａおよびドレイン層２６ａが形成され、それぞれのゲート電極２２ａ側にはソース層２５ａおよびドレイン層２６ａのそれぞれのエクステンション部２７ａがソース層２５ａと同じ型の不純物をソース層２５ａより低濃度（中濃度という。）に拡散させて形成されている。
また、ソース層２５ａおよびドレイン層２６ａの上部には、シリサイド層１７が形成されている。
ゲート酸化膜２１ａ下のソース層２５ａおよびドレイン層２６ａのそれぞれのエクステンション部２７ａの間のシリコン半導体層４には、ソース層２５ａとは逆の型の不純物であるＰ型不純物を比較的低濃度に拡散させたｎＭＯＳ素子７ａのチャネルが形成されるチャネル領域２８ａが形成されている。
ゲート酸化膜２１ａ下のソース層２５ａおよびドレイン層２６ａのそれぞれのエクステンション部２７ａの間のシリコン半導体層４には、ソース層２５ａとは逆の型の不純物であるＰ型不純物を比較的低濃度に拡散させたｎＭＯＳ素子７ａのチャネルが形成されるチャネル領域２８ａが形成されている。
本実施例のｐＭＯＳ素子７ｂは、ｎＭＯＳ素子７ａの不純物の型を逆にして同様に形成され、トランジスタ形成領域８ｂのシリコン半導体層４に形成されたソース層２５ｂおよびドレイン層２６ｂと、ソース層２５ｂとドレイン層２６ｂのそれぞれのエクステンション部２７ｂの間のチャネル領域２８ｂにゲート酸化膜２１ｂを挟んで対向する側面にサイドウォール２３が形成されたゲート電極２２ｂとを有しており、ゲート電極２２ｂ、ソース層２５ｂおよびドレイン層２６ｂの上部にはシリサイド層１７が形成されている。
本実施例のフォトダイオード１のＰ＋拡散層１２とｐＭＯＳ素子７ｂのソース層２５ｂおよびドレイン層２６ｂとは、それぞれＰ型の同じ不純物を同じ濃度に拡散させて形成される。
また、フォトダイオード１のＮ＋拡散層１４とｎＭＯＳ素子７ａのソース層２５ａおよびドレイン層２６ａとは、それぞれＮ型の同じ不純物を同じ濃度に拡散させて形成される。
また、フォトダイオード１のＮ＋拡散層１４とｎＭＯＳ素子７ａのソース層２５ａおよびドレイン層２６ａとは、それぞれＮ型の同じ不純物を同じ濃度に拡散させて形成される。
更に、フォトダイオード１のＰ−拡散層１５とｎＭＯＳ素子７ａのチャネル領域２６ａとは、それぞれＰ型の同じ不純物を同じ濃度に拡散させて形成される。
なお、上記のゲート長方向は、シリコン半導体層４の上面と平行にソース層２５ａまたは２５ｂからドレイン層２６ａまたは２６ｂへ向かう方向、またはその逆の方向をいう。
図３ないし図５において、３１はマスク部材としてのレジストマスクであり、フォトリソグラフィによりシリコン半導体層４上に塗布されたポジ型またはネガ型のレジストを露光および現像処理して形成されたマスクパターンであって、本実施例のエッチングやイオン注入におけるマスクとして機能する。
なお、上記のゲート長方向は、シリコン半導体層４の上面と平行にソース層２５ａまたは２５ｂからドレイン層２６ａまたは２６ｂへ向かう方向、またはその逆の方向をいう。
図３ないし図５において、３１はマスク部材としてのレジストマスクであり、フォトリソグラフィによりシリコン半導体層４上に塗布されたポジ型またはネガ型のレジストを露光および現像処理して形成されたマスクパターンであって、本実施例のエッチングやイオン注入におけるマスクとして機能する。
以下に、図３ないし図５にＰで示す工程に従って、本実施例のフォトＩＣの製造方法について説明する。
本実施例の半導体ウェハのシリコン半導体層４は、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法により埋込み酸化膜３上に薄いシリコン層を残して形成されたＳＯＩ構造の半導体ウェハ、または埋込み酸化膜３上に薄いシリコン層を貼り付けて形成されたＳＯＩ構造の半導体ウェハの薄いシリコン層に熱酸化法により犠牲酸化膜を形成し、これをウェットエッチングにより除去して、５０ｎｍの厚さに形成される。
本実施例の半導体ウェハのシリコン半導体層４は、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法により埋込み酸化膜３上に薄いシリコン層を残して形成されたＳＯＩ構造の半導体ウェハ、または埋込み酸化膜３上に薄いシリコン層を貼り付けて形成されたＳＯＩ構造の半導体ウェハの薄いシリコン層に熱酸化法により犠牲酸化膜を形成し、これをウェットエッチングにより除去して、５０ｎｍの厚さに形成される。
Ｐ１（図３）、埋込み酸化膜３上に所定の厚さ（本実施例では５０ｎｍ）のシリコン半導体層４を形成した半導体ウェハのシリコン半導体層４上に熱酸化法により薄い膜厚のパッド酸化膜を形成し、そのパッド酸化膜上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により窒化シリコンからなるシリコン窒化膜を形成し、フォトリソグラフィによりシリコン窒化膜上にダイオード形成領域６およびトランジスタ形成領域８ａ、８ｂを覆う、つまり素子分離領域１０を露出させたレジストマスク（不図示）を形成し、これをマスクとして、異方性エッチングによりシリコン窒化膜を除去してパッド酸化膜を露出させる。
前記のレジストマスクを除去し、露出したシリコン窒化膜をマスクとしてＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）法により、素子分離領域１０のシリコン半導体層４を酸化して埋込み酸化膜３に達する素子分離層９を形成し、ウェットエッチングによりシリコン窒化膜およびパッド酸化膜を除去し、シリコン半導体層４のそれぞれの素子分離領域１０に素子分離層９を形成する。
そして、フォトリソグラフィによりシリコン半導体層４上にダイオード形成領域６およびトランジスタ形成領域８ａを露出させたレジストマスク３１を形成し、これをマスクとして、露出しているシリコン半導体層４にＰ型不純物イオンを注入し、シリコン半導体層４にＰ型不純物を比較的低濃度に拡散させたフォトダイオード１のＰ−拡散層１５およびｎＭＯＳ素子７ａのチャネル領域２８ａを形成する。
Ｐ２（図３）、工程Ｐ１で形成したレジストマスク３１を除去し、再度フォトリソグラフィによりシリコン半導体層４上にトランジスタ形成領域８ｂを露出させたレジストマスク３１を形成し、これをマスクとして露出しているシリコン半導体層４にＮ型不純物イオンを注入し、シリコン半導体層４にＮ型不純物を比較的低濃度に拡散させたｐＭＯＳ素子７ｂのチャネル領域２８ｂを形成する。
Ｐ３（図３）、熱酸化法によりシリコン半導体層４の上面を酸化してシリコン酸化膜３３を形成し、そのシリコン酸化膜３３上にポリシリコンを堆積して比較的厚膜のポリシリコン層３４を形成する。
Ｐ４（図３）、フォトリソグラフィによりポリシリコン層３４上に、トランジスタ形成領域８ａ、８ｂのゲート長方向の中央部のゲート電極２２ａ、２２ｂの形成領域を覆うレジストマスク（不図示）を形成し、これをマスクとしてドライエッチング等によりポリシリコン層３４およびシリコン酸化膜３３をエッチングし、ゲート酸化膜２１ａ、２１ｂを介してシリコン半導体層４のチャネル領域２８ａ、２８ｂに対向するゲート電極２２ａ、２２ｂを形成し、前記のレジストマスクを除去する。
Ｐ４（図３）、フォトリソグラフィによりポリシリコン層３４上に、トランジスタ形成領域８ａ、８ｂのゲート長方向の中央部のゲート電極２２ａ、２２ｂの形成領域を覆うレジストマスク（不図示）を形成し、これをマスクとしてドライエッチング等によりポリシリコン層３４およびシリコン酸化膜３３をエッチングし、ゲート酸化膜２１ａ、２１ｂを介してシリコン半導体層４のチャネル領域２８ａ、２８ｂに対向するゲート電極２２ａ、２２ｂを形成し、前記のレジストマスクを除去する。
Ｐ５（図４）、フォトリソグラフィによりダイオード形成領域６のＮ＋拡散層１４の形成領域（図１に示す「Ｅ」字状の部位）およびトランジスタ形成領域８ａを露出させたレジストマスク３１を形成し、これをマスクとして露出しているシリコン半導体層４およびゲート電極２２ａのポリシリコンにＮ型不純物イオンを注入し、ゲート電極２２ａの両側のシリコン半導体層４にＮ型不純物を中濃度に拡散させたｎＭＯＳ素子７ａのエクステンション部２７ａを形成すると共に、ゲート電極２２ａおよびＮ＋拡散層１４の形成領域のシリコン半導体層４に中濃度のＮ型不純物を拡散させる。
Ｐ６（図４）、工程Ｐ５で形成したレジストマスク３１を除去し、フォトリソグラフィによりダイオード形成領域６のＰ＋拡散層１２の形成領域（図１に示す「π」字状の部位）およびトランジスタ形成領域８ｂを露出させたレジストマスク３１を形成し、これをマスクとして露出しているシリコン半導体層４およびゲート電極２２ｂのポリシリコンにＰ型不純物イオンを注入し、ゲート電極２２ｂの両側のシリコン半導体層４にＰ型不純物を中濃度に拡散させたｐＭＯＳ素子７ｂのエクステンション部２７ｂを形成すると共に、ゲート電極２２ｂおよびＰ＋拡散層１２の形成領域のシリコン半導体層４に中濃度のＰ型不純物を拡散させる。
Ｐ７（図４）、工程Ｐ６で形成したレジストマスク３１を除去し、ゲート電極２２ａ、２２ｂおよびシリコン半導体層４上の全面にＣＶＤ法により窒化シリコンを堆積してシリコン窒化膜を形成し、異方性エッチングによりシリコン窒化膜をエッチングして、ゲート電極２２ａ、２２ｂの上面およびシリコン半導体層４の上面を露出させ、ゲート電極２２ａ、２２ｂの側面にサイドウォール２３を形成する。
Ｐ８（図４）、フォトリソグラフィにより上記工程Ｐ５と同様のレジストマスク３１を形成し、これをマスクとして露出しているシリコン半導体層４およびゲート電極２２ａのポリシリコンにＰ型不純物イオンを注入し、サイドウォール２３の両側のシリコン半導体層４にＮ型不純物を比較的高濃度に拡散させたｎＭＯＳ素子７ａのソース層２５ａ、ドレイン層２６ａおよびフォトダイオード１のＮ＋拡散層１４を形成すると共に、ゲート電極２２ａに比較的高濃度のＮ型不純物を拡散させる。
Ｐ９（図５）、工程Ｐ８で形成したレジストマスク３１を除去し、フォトリソグラフィにより上記工程Ｐ６と同様のレジストマスク３１を形成し、これをマスクとして露出しているシリコン半導体層４およびゲート電極２２ｂのポリシリコンにＰ型不純物イオンを注入し、サイドウォール２３の両側のシリコン半導体層４にＰ型不純物を比較的高濃度に拡散させたｐＭＯＳ素子７ｂのソース層２５ｂ、ドレイン層２６ｂおよびフォトダイオード１のＰ＋拡散層１２を形成すると共に、ゲート電極２２ｂに比較的高濃度のＰ型不純物を拡散させる。
Ｐ１０（図５）、工程Ｐ９で形成したレジストマスク３１を除去し、各拡散層を活性化させるための熱処理を施した後に、フォトリソグラフィによりダイオード形成領域６のＰ＋拡散層１２およびＮ＋拡散層１４上のＰ−拡散層１５との境界１６に接するノンシリサイド部１８の形成領域１８ａを露出させたレジストマスク３１を形成し、これをマスクとしてＣＶＤ法により酸化シリコンを堆積してシリコン酸化膜３６を形成する。
このシリコン酸化膜３６を形成するレジストマスク３１は、ノンシリサイド部１８を意図的に設けるために、上記工程Ｐ５、Ｐ６、Ｐ８、Ｐ９で形成したレジストマスク３１および本工程で形成するレジストマスク３１の合せ余裕を全て考慮し、その結果においてもなおノンシリサイド部１８の形成領域１８ａを覆う形状となるように設定される。
Ｐ１１（図５）、工程Ｐ１０で形成したレジストマスク３１を除去し、ゲート電極２２ａ、２２ｂおよびシリコン半導体層４上の全面にスパッタ法によりコバルトを堆積して高融点金属層を形成し、サリサイド処理によりＰ＋拡散層１２およびＮ＋拡散層１４上、ゲート電極２２ａ、２２ｂ上、ソース層２５ａ、２５ｂおよびドレイン層２６ａ、２６ｂ上のシリコンと接している高融点金属層をシリサイド化してそれぞれ部位にシリサイド層１７を形成する。
Ｐ１１（図５）、工程Ｐ１０で形成したレジストマスク３１を除去し、ゲート電極２２ａ、２２ｂおよびシリコン半導体層４上の全面にスパッタ法によりコバルトを堆積して高融点金属層を形成し、サリサイド処理によりＰ＋拡散層１２およびＮ＋拡散層１４上、ゲート電極２２ａ、２２ｂ上、ソース層２５ａ、２５ｂおよびドレイン層２６ａ、２６ｂ上のシリコンと接している高融点金属層をシリサイド化してそれぞれ部位にシリサイド層１７を形成する。
このとき、Ｐ＋拡散層１２およびＮ＋拡散層１４のノンシリサイド部１８の形成領域１８ａはシリコン酸化膜３６に覆われているので、シリサイド層１７が形成されずにＰ＋拡散層１２およびＮ＋拡散層１４がそのまま残留し、Ｐ−拡散層１５との境界１６に隣接するＰ＋拡散層１２およびＮ＋拡散層１４の部位にノンシリサイド部１８が形成されると共に、同じ金属成分を有するシリサイド層１７が、Ｐ＋拡散層１２およびＮ＋拡散層１４、ゲート電極２２ａ、２２ｂ、ソース層２５ａ、２５ｂおよびドレイン層２６ａ、２６ｂの上部に形成される。
この場合に、前記のサリサイド処理は熱処理を施してから未反応の高融点金属層を除去するまでの処理をいう。
Ｐ１２（図５）、シリサイド層１７の形成後に、ウェットエッチングによりシリコン酸化膜２６を除去して、本実施例のフォトダイオード１およびｎＭＯＳ素子７ａ、ｐＭＯＳ素子７ｂが形成される。
Ｐ１２（図５）、シリサイド層１７の形成後に、ウェットエッチングによりシリコン酸化膜２６を除去して、本実施例のフォトダイオード１およびｎＭＯＳ素子７ａ、ｐＭＯＳ素子７ｂが形成される。
その後に、シリサイド層１７および素子分離層９上等のシリコン半導体層４上の全面に、ＣＶＤ法により酸化シリコン等の絶縁材料を比較的厚く堆積し、その上面を平坦化処理して層間絶縁膜を形成し、フォトリソグラフィにより層間絶縁膜上に、Ｐ＋拡散層１２およびＮ＋拡散層１４、ソース層２５ａ、２５ｂおよびドレイン層２６ａ、２６ｂのそれぞれのシリサイド層１７上のコンタクトホールの形成領域の層間絶縁膜を露出させた開口部を有するレジストマスク（不図示）を形成し、これをマスクとして酸化シリコンを選択的にエッチングする異方性エッチングにより層間絶縁膜を貫通して前記のシリサイド層１７に達するコンタクトホールを形成し、前記のレジストマスクの除去後に、ＣＶＤ法またはスパッタ法によりコンタクトホール内に導電材料を埋め込んでコンタクトプラグを形成し、その上面を平坦化処理して層間絶縁膜の上面を露出させる。
次いで、前記と同様にして、ゲート電極２２ａ、２２ｂのシリサイド層１７に達するコンタクトホールに導電材料を埋込んでコンタクトプラグを形成し、平坦化処理を施して本実施例のフォトＩＣ３８を形成する。
このようにして形成されたフォトダイオード１は、そのＰ−拡散層１５がフォトＩＣ３８を構成するｎＭＯＳ素子７ａのチャネル領域２８ａと同じＰ型不純物を同じ濃度に拡散させているので、ｎＭＯＳ素子７ａのチャネル領域２８ａを形成する工程Ｐ１において、同じレジストマスク３１を用いて同時に形成することが可能になり、フォトＩＣ３８の製造工程の簡略化を図ることができる。
このようにして形成されたフォトダイオード１は、そのＰ−拡散層１５がフォトＩＣ３８を構成するｎＭＯＳ素子７ａのチャネル領域２８ａと同じＰ型不純物を同じ濃度に拡散させているので、ｎＭＯＳ素子７ａのチャネル領域２８ａを形成する工程Ｐ１において、同じレジストマスク３１を用いて同時に形成することが可能になり、フォトＩＣ３８の製造工程の簡略化を図ることができる。
また、フォトダイオード１のＮ＋拡散層１４が、フォトＩＣ３８を構成するｎＭＯＳ素子７ａのソース層２５ａおよびドレイン層２６ａと同じＮ型不純物を同じ濃度に拡散させているので、ｎＭＯＳ素子７ａのソース層２５ａおよびドレイン層２６ａを形成する工程Ｐ８において、同じレジストマスク３１を用いて同時に形成することが可能になり、フォトＩＣ３８の製造工程の簡略化を図ることができる。
更に、フォトダイオード１のＰ＋拡散層１２が、フォトＩＣ３８を構成するｐＭＯＳ素子７ｂのソース層２５ｂおよびドレイン層２６ｂと同じＰ型不純物を同じ濃度に拡散させているので、ｐＭＯＳ素子７ｂのソース層２５ｂおよびドレイン層２６ｂを形成する工程Ｐ９において、同じレジストマスク３１を用いて同時に形成することが可能になり、フォトＩＣ３８の製造工程の簡略化を図ることができる。
更に、Ｐ＋拡散層１２およびＮ＋拡散層１４の上部のシリサイド層１７が、ｎＭＯＳ素子７ａおよびｐＭＯＳ素子７ｂのソース層２５ａ、２５ｂおよびドレイン層２６ａ、２６ｂの上部のシリサイド層１７と同じ金属成分で形成されているので、ｎＭＯＳ素子７ａおよびｐＭＯＳ素子７ｂのソース層２５ａ、２５ｂおよびドレイン層２６ａ、２６ｂの上部にシリサイド層１７を形成する工程Ｐ１１において、同じ高融点金属層を用いて同時に形成することが可能になり、フォトＩＣ３８の製造工程の簡略化を図ることができる。
本実施例のフォトダイオード１は、そのＰ＋拡散層１２およびＮ＋拡散層１４の上部に形成されるシリサイド層１７が、工程Ｐ１０において、工程Ｐ５、Ｐ６、Ｐ８、Ｐ９で形成したレジストマスク３１および工程Ｐ１０で形成するレジストマスク３１の合せ余裕を全て考慮し、その結果においてもなおノンシリサイド部１８の形成領域１８ａを覆う形状となるように設定されたレジストマスク３１によりそれぞれのＰ−拡散層１５との境界１６から意図的に離間させて、Ｐ−拡散層１５との境界１６との間にノンシリサイド部１８が形成されているので、シリサイド層１７がＰ−拡散層１５上にまで延在することはなく、光電流に対する暗電流のＳ／Ｎ比を十分に確保することができ、フォトダイオード１の特性のバラツキを防止してフォトダイオード１の品質を安定化させることができる。
また、Ｐ＋拡散層１２およびＮ＋拡散層１４が、それぞれの峰部１２ａおよび１４ａの峰側を素子分離層９の内側の一の縁９ａおよびこれに対向する他の縁９ｂに接して形成されているので、Ｐ＋拡散層１２およびＮ＋拡散層１４の全ての周縁がＰ−拡散層１５に接して形成されるフォトダイオード１に較べて、Ｐ＋拡散層１２およびＮ＋拡散層１４の周縁のＰ−拡散層１５との境界１６側にのみノンシリサイド部１８を形成すれば前記の効果を得ることができ、ノンシリサイド部１８の意図的な形成を容易に行うことができると共に、シリサイド層１７の面積を拡大して面抵抗の低減効果を更に高めることができる。
上記のフォトダイオード１に紫外線を照射した場合の電流電圧特性の実験結果を図９に示す。
図９における横軸はＰ＋拡散層１２とＮ＋拡散層１４との間に印加した電圧を示し、縦軸は電圧を印加したときに検出された電流を示す。
実験に用いたフォトダイオード１のシリコン半導体層４の厚さは５０ｎｍ、照射した紫外線の波長は３９５ｎｍである。
図９における横軸はＰ＋拡散層１２とＮ＋拡散層１４との間に印加した電圧を示し、縦軸は電圧を印加したときに検出された電流を示す。
実験に用いたフォトダイオード１のシリコン半導体層４の厚さは５０ｎｍ、照射した紫外線の波長は３９５ｎｍである。
また、暗電流は暗室内にフォトダイオード１を設置した状態で測定した。
図９に示すように、本実施例のフォトダイオード１は、逆バイアス側において紫外線照射時と暗電流とを区別するための明確な差があり、光電流に対する暗電流のＳ／Ｎ比が十分に確保されていることが判る。
一方、比較のために△印を付して示したＰ−拡散層１５上にシリサイド層１７が延在する場合の暗電流は、本実施例の紫外線照射時の光電流と同程度であり、紫外線照射時との区別が不明確になり、Ｓ／Ｎ比を十分に確保することができず、紫外線を検出するフォトダイオード１としては不適当であることが判る。
図９に示すように、本実施例のフォトダイオード１は、逆バイアス側において紫外線照射時と暗電流とを区別するための明確な差があり、光電流に対する暗電流のＳ／Ｎ比が十分に確保されていることが判る。
一方、比較のために△印を付して示したＰ−拡散層１５上にシリサイド層１７が延在する場合の暗電流は、本実施例の紫外線照射時の光電流と同程度であり、紫外線照射時との区別が不明確になり、Ｓ／Ｎ比を十分に確保することができず、紫外線を検出するフォトダイオード１としては不適当であることが判る。
以上説明したように、本実施例では、ＳＯＩ構造のシリコン半導体層に形成された枠状の素子分離層の内側の一の縁に接するＰ＋拡散層を形成し、素子分離層の一の縁に対向する他の縁に接するＮ＋拡散層をＰ−拡散層を介在させて配置し、Ｐ＋拡散層およびＮ＋拡散層とＰ−拡散層との境界から離間させてＰ＋拡散層およびＮ＋拡散層の上部にシリサイド層を形成するようにしたことによって、Ｐ＋拡散層およびＮ＋拡散層の周縁の素子分離層と接していないＰ−拡散層との境界側をＰ−拡散層から離間させてノンシリサイド部を容易に形成することができ、シリサイド層がＰ−拡散層上に延在することを防止して、フォトダイオードの品質を安定化させることができる。
また、フォトダイオードのＰ−拡散層はｎＭＯＳ素子のチャネル領域と同じＰ型不純物の同じ濃度を有し、Ｎ＋拡散層はｎＭＯＳ素子のソース層およびドレイン層と同じＮ型不純物の同じ濃度を有し、Ｐ＋拡散層はｐＭＯＳ素子のソース層およびドレイン層と同じＰ型不純物の同じ濃度を有し、シリサイド層はｎＭＯＳ素子およびｐＭＯＳ素子のソース層およびドレイン層に形成されたシリサイド層と同じ金属成分を有するようにしたことによって、ｎＭＯＳ素子のチャネル領域を形成する工程、ｎＭＯＳ素子のソース層およびドレイン層を形成する工程、ｐＭＯＳ素子のソース層およびドレイン層を形成する工程において、それぞれ同じレジストマスクを兼用して同時に形成することが可能になると共に、ｎＭＯＳ素子およびｐＭＯＳ素子のソース層およびドレイン層にシリサイド層を形成する工程において、同じ高融点金属層を用いて同時に形成することが可能になり、フォトＩＣの製造工程の簡略化を図ることができる。
図１０は実施例２のフォトダイオードの上面を示す説明図、図１１は実施例１のフォトダイオードの断面を示す説明図、図１２、図１３、図１４は実施例２のフォトＩＣの製造方法を示す説明図である。
なお、図１１は図１０のＢ−Ｂ断面線に沿った断面図である。また上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
なお、図１１は図１０のＢ−Ｂ断面線に沿った断面図である。また上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図１０、図１１において、４０はダミーゲートであり、ｎＭＯＳ素子７ａ、ｐＭＯＳ素子７ｂのゲート酸化膜２１ａ、２１ｂと同様の材料で形成されたダミーゲート酸化膜４１、ダミーゲート酸化膜４１上にゲート電極２２ａ、２２ｂと同様の材料で形成されたダミーゲート電極４２、ゲート電極２２ａ、２２ｂのそれぞれの側面にサイドウォール２３と同様の材料で形成されたダミーサイドウォール４３とで形成され、ダミーゲート電極４２のそれぞれのＰ＋拡散層１２およびＮ＋拡散層１４側の上部にはシリサイド層１７が形成されている。
本実施例のダミーゲート酸化膜４１はＰ−拡散層１５上に、Ｐ＋拡散層１２およびＮ＋拡散層１４との境界１６に沿ってＰ−拡散層１５上の一部を覆うように形成され、Ｐ＋拡散層１２およびＮ＋拡散層１４側に形成されるダミーサイドウォール４３は、それぞれＰ＋拡散層１２およびＮ＋拡散層１４上に延在しており、本実施例のノンシリサイド部１８を形成するためのマスク部材として機能する。
以下に、図１２ないし図１４にＰＡで示す工程に従って、本実施例のフォトＩＣの製造方法について説明する。
本実施例の半導体ウェハのシリコン半導体層４は、上記実施例１と同様にして５０ｎｍの厚さに形成される。
本実施例の工程ＰＡ１（図１２）〜ＰＡ３（図１２）の作動は、上記実施例１の工程Ｐ１（図３）〜Ｐ３（図３）の作動と同様であるのでその説明を省略する。
本実施例の半導体ウェハのシリコン半導体層４は、上記実施例１と同様にして５０ｎｍの厚さに形成される。
本実施例の工程ＰＡ１（図１２）〜ＰＡ３（図１２）の作動は、上記実施例１の工程Ｐ１（図３）〜Ｐ３（図３）の作動と同様であるのでその説明を省略する。
ＰＡ４（図１２）、フォトリソグラフィによりポリシリコン層３４上に、トランジスタ形成領域８ａ、８ｂのゲート長方向の中央部のゲート電極２２ａ、２２ｂの形成領域、およびダイオード形成領域６のダミーゲート電極４２の形成領域、つまりＰ−拡散層１５の形成領域上の、Ｐ＋拡散層１２およびＮ＋拡散層１４のそれぞれの形成領域との境界１６に沿った領域を覆うレジストマスク（不図示）を形成し、これをマスクとして、実施例１の工程Ｐ４と同様にして、ゲート酸化膜２１ａ、２１ｂ上にゲート電極２２ａ、２２ｂすると共に、ダミーゲート酸化膜４１上にダミーゲート電極４２を形成し、前記のレジストマスクを除去する。
ＰＡ５（図１３）、フォトリソグラフィにより、トランジスタ形成領域８ｂ、並びにダイオード形成領域６のＰ＋拡散層１２の形成領域、Ｐ−拡散層１５の形成領域およびＮ＋拡散層１４の形成領域側のダミーゲート電極４２上の中央部までを覆うレジストマスク３１、つまりダイオード形成領域６のＮ＋拡散層１４の形成領域（図１０に示す「Ｅ」字状の部位）を自己整合的に露出させ、トランジスタ形成領域８ａを露出させたレジストマスク３１を形成し、これをマスクとして、実施例１の工程Ｐ５と同様にして、ゲート電極２２ａの両側のシリコン半導体層４にｎＭＯＳ素子７ａのエクステンション部２７ａを形成し、ゲート電極２２ａのポリシリコンに中濃度のＮ型不純物を拡散させると共に、Ｎ＋拡散層１４の形成領域のシリコン半導体層４に自己整合的に中濃度のＮ型不純物を拡散させる。
ＰＡ６（図１３）、工程ＰＡ５で形成したレジストマスク３１を除去し、フォトリソグラフィにより、トランジスタ形成領域８ａ、並びにダイオード形成領域６のＮ＋拡散層１４の形成領域、Ｐ−拡散層１５の形成領域およびＰ＋拡散層１２の形成領域側のダミーゲート電極４２上の中央部までを覆うレジストマスク３１、つまりダイオード形成領域６のＰ＋拡散層１２の形成領域（図１に示す「π」字状の部位）を自己整合的に露出させ、トランジスタ形成領域８ｂを露出させたレジストマスク３１を形成し、これをマスクとして、実施例１の工程Ｐ６と同様にして、ゲート電極２２ｂの両側のシリコン半導体層４にｐＭＯＳ素子７ｂのエクステンション部２７ｂを形成し、ゲート電極２２ｂのポリシリコンに中濃度のＰ型不純物を拡散させると共に、Ｐ＋拡散層１２の形成領域のシリコン半導体層４に自己整合的に中濃度のＰ型不純物を拡散させる。
ＰＡ７（図１３）、工程ＰＡ６で形成したレジストマスク３１を除去し、実施例１の工程Ｐ７と同様にして、ゲート電極２２ａ、２２ｂ、ダミーゲート電極４２の上面およびシリコン半導体層４の上面を露出させ、ゲート電極２２ａ、２２ｂおよびダミーゲート電極４２の側面にサイドウォール２３およびダミーサイドウォール４３を形成する。
ＰＡ８（図１３）、フォトリソグラフィにより上記工程ＰＡ５と同様のレジストマスク３１を形成し、実施例１の工程Ｐ８と同様にして、サイドウォール２３の両側のシリコン半導体層４にｎＭＯＳ素子７ａのソース層２５ａ、ドレイン層２６ａを形成し、フォトダイオード１のＮ＋拡散層１４を自己整合的に形成すると共に、ゲート電極２２ａに比較的高濃度のＮ型不純物を拡散させる。
ＰＡ８（図１３）、フォトリソグラフィにより上記工程ＰＡ５と同様のレジストマスク３１を形成し、実施例１の工程Ｐ８と同様にして、サイドウォール２３の両側のシリコン半導体層４にｎＭＯＳ素子７ａのソース層２５ａ、ドレイン層２６ａを形成し、フォトダイオード１のＮ＋拡散層１４を自己整合的に形成すると共に、ゲート電極２２ａに比較的高濃度のＮ型不純物を拡散させる。
ＰＡ９（図１４）、工程ＰＡ８で形成したレジストマスク３１を除去し、フォトリソグラフィにより上記工程ＰＡ６と同様のレジストマスク３１を形成し、実施例１の工程Ｐ９と同様にして、サイドウォール２３の両側のシリコン半導体層４にｐＭＯＳ素子７ｂのソース層２５ｂ、ドレイン層２６ｂを形成し、フォトダイオード１のＰ＋拡散層１２を自己整合的に形成すると共に、ゲート電極２２ｂに比較的高濃度のＰ型不純物を拡散させる。
ＰＡ１０（図１４）、工程ＰＡ９で形成したレジストマスク３１を除去し、各拡散層を活性化させるための熱処理を施した後に、フォトリソグラフィにより、ダイオード形成領域６のＰ＋拡散層１２およびＮ＋拡散層１４側のそれぞれのダミーゲート４０間のＰ−拡散層１５およびそれぞれのダミーゲート電極４２のＰ−拡散層１５側の中央部までを露出させたレジストマスク３１を形成し、これをマスクとしてＣＶＤ法により酸化シリコンを堆積してシリコン酸化膜３６を形成する。
ＰＡ１１（図１４）、工程ＰＡ１０で形成したレジストマスク３１を除去し、ゲート電極２２ａ、２２ｂ、ダミーゲート電極４２およびシリコン半導体層４上の全面にスパッタ法によりコバルトを堆積して高融点金属層を形成し、サリサイド処理によりＰ＋拡散層１２およびＮ＋拡散層１４上、ゲート電極２２ａ、２２ｂ上、ソース層２５ａ、２５ｂ、ドレイン層２６ａ、２６ｂ上、およびダミーゲート電極４２上のシリコンと接している高融点金属層をシリサイド化してそれぞれ部位にシリサイド層１７を形成する。
このとき、Ｐ＋拡散層１２およびＮ＋拡散層１４のノンシリサイド部１８の形成領域１８ａはダミーサイドウォール４３に覆われているので、Ｐ＋拡散層１２およびＮ＋拡散層１４のＰ−拡散層１５との境界１６に隣接するダミーサイドウォール４３下の部位にノンシリサイド部１８が形成されると共に、同じ金属成分を有するシリサイド層１７が、Ｐ＋拡散層１２およびＮ＋拡散層１４、ゲート電極２２ａ、２２ｂ、ダミーゲート電極４２、ソース層２５ａ、２５ｂおよびドレイン層２６ａ、２６ｂの上部に形成される。
この場合に、前記のサリサイド処理は熱処理を施してから未反応の高融点金属層を除去するまでの処理をいう。
その後の工程ＰＡ１２（図１４）の作動およびコンタクトプラグの形成の作動は、実施例１の工程Ｐ１２（図５）の作動およびコンタクトプラグの形成の作動と同様であるのでその説明を省略する。
その後の工程ＰＡ１２（図１４）の作動およびコンタクトプラグの形成の作動は、実施例１の工程Ｐ１２（図５）の作動およびコンタクトプラグの形成の作動と同様であるのでその説明を省略する。
このようにして形成されたフォトダイオード１は、上記実施例１と同様に、それぞれの拡散層がｎＭＯＳ素子７ａおよびｐＭＯＳ素子７ｂの各拡散層と同じ型の同じ不純物を同じ濃度に拡散させ、それぞれの拡散層の上部のシリサイド層１７が、ｎＭＯＳ素子７ａおよびｐＭＯＳ素子７ｂの各拡散層の上部のシリサイド層１７と同じ金属成分で形成されているので、それぞれの拡散層の形成工程およびシリサイド層１７の形成工程において、同じレジストマスク３１および同じ高融点金属層を用いて同時に形成することが可能になり、フォトＩＣ３８の製造工程の簡略化を図ることができる。
また、ダミーゲート４０のダミーゲート酸化膜４１、ダミーゲート電極４２、ダミーサイドウォール４３は、それぞれｎＭＯＳ素子７ａ、ｐＭＯＳ素子７ｂのゲート酸化膜２１ａ、２１ｂ、ゲート電極２２ａ、２２ｂ、サイドウォール２３とそれぞれ同じ成分で形成されているので、ｎＭＯＳ素子７ａ、ｐＭＯＳ素子７ｂのゲートのそれぞれの形成工程において、同じシリコン酸化膜３３、ポリシリコン層３４および同じレジストマスク３１を用いて、また同じシリコン窒化膜を用いて同時に形成することが可能になり、フォトＩＣ３８の製造工程の簡略化を図ることができる。
本実施例のフォトダイオード１は、そのＰ＋拡散層１２およびＮ＋拡散層１４の上部に形成されるシリサイド層１７が、工程ＰＡ１０において、工程ＰＡ５で形成したレジストマスク３１を用いて形成したダミーゲート電極４２および工程ＰＡ７で形成したダミーサイドウォール４３により、Ｐ＋拡散層１２およびＮ＋拡散層１４とＰ−拡散層１５との境界１６との間にノンシリサイド部１８が自己整合的に形成されるので、複数のレジストマスク３１の合せ余裕を全て考慮した実施例１の工程Ｐ１０におけるレジストマスク３１を形成する必要がなくなり、シリサイド層１７がＰ−拡散層１５上にまで延在することを容易に防止することが可能になり、光電流に対する暗電流のＳ／Ｎ比を十分に確保することができ、フォトダイオード１の特性のバラツキを防止してフォトダイオード１の品質を安定化させることができる。
なお、本実施例では、ダミーゲート電極やダミーゲート酸化膜はそのまま残留させるとして説明したが、これらを工程ＰＡ１０におけるレジストマスク３１の形成前、または工程ＰＡ１１におけるシリサイド層１７の形成後に、除去するようにしてもよい。
以上説明したように、本実施例では、上記実施例１と同様の効果に加えて、Ｐ＋拡散層およびＮ＋拡散層の、それぞれのＰ−拡散層との境界側のＰ＋拡散層およびＮ＋拡散層上に、それぞれの境界に接してダミーゲートのダミーサイドウォールを形成し、ダミーサイドウォールと、素子分離層との間のＰ＋拡散層およびＮ＋拡散層の上部にそれぞれシリサイド層を形成するようにしたことによって、ダミーサイドウォールにより自己整合的にダミーサイドウォール下にノンシリサイド部を容易に形成することができる。
以上説明したように、本実施例では、上記実施例１と同様の効果に加えて、Ｐ＋拡散層およびＮ＋拡散層の、それぞれのＰ−拡散層との境界側のＰ＋拡散層およびＮ＋拡散層上に、それぞれの境界に接してダミーゲートのダミーサイドウォールを形成し、ダミーサイドウォールと、素子分離層との間のＰ＋拡散層およびＮ＋拡散層の上部にそれぞれシリサイド層を形成するようにしたことによって、ダミーサイドウォールにより自己整合的にダミーサイドウォール下にノンシリサイド部を容易に形成することができる。
なお、上記各実施例においては、低濃度拡散層は、Ｐ型不純物を拡散させて形成するとして説明したが、Ｎ型の不純物を比較的低濃度に拡散させて形成しても、上記と同様の効果を得ることができる。
また、上記各実施例においては、Ｐ＋拡散層は「π」字状、Ｎ＋拡散層は「Ｅ」字状であるとして説明したが、それぞれの形状を逆にしてもよく、櫛歯部の数を更に多くしてもよい。
また、上記各実施例においては、Ｐ＋拡散層は「π」字状、Ｎ＋拡散層は「Ｅ」字状であるとして説明したが、それぞれの形状を逆にしてもよく、櫛歯部の数を更に多くしてもよい。
更に、上記各実施例においては、Ｐ＋拡散層およびＮ＋拡散層には、櫛歯部を複数設け、これらを噛合わせて配置するとして説明したが、櫛歯部を設けずに、峰部のみを低濃度拡散層を挟んで対向配置するようにしてもよい。
更に、上記各実施例においては、シリコン半導体層はＳＯＩ基板の絶縁層としての埋込み酸化膜上に形成されたシリコン半導体層であるとして説明したが、絶縁層としてのサファイア基板上に形成されたＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）基板のシリコン半導体層であっても、絶縁層としてのクオーツ基板上に形成されたＳＯＱ（Ｓｉｌｉｃｏｎ Ｏｎ Ｑｕａｒｔｚ）基板のシリコン半導体層等であってもよい。
更に、上記各実施例においては、シリコン半導体層はＳＯＩ基板の絶縁層としての埋込み酸化膜上に形成されたシリコン半導体層であるとして説明したが、絶縁層としてのサファイア基板上に形成されたＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）基板のシリコン半導体層であっても、絶縁層としてのクオーツ基板上に形成されたＳＯＱ（Ｓｉｌｉｃｏｎ Ｏｎ Ｑｕａｒｔｚ）基板のシリコン半導体層等であってもよい。
１ フォトダイオード
３ 埋込み酸化膜
４ シリコン半導体層
６ ダイオード形成領域
７ａ ｎＭＯＳ素子
７ｂ ｐＭＯＳ素子
８ａ、８ｂ トランジスタ形成領域
９ 素子分離層
９ａ 一の縁
９ｂ 他の縁
１０ 素子分離領域
１２ Ｐ＋拡散層
１２ａ、１４ａ 峰部
１２ｂ、１４ｂ 櫛歯部
１４ Ｎ＋拡散層
１５ Ｐ−拡散層
１６ 境界
１７ シリサイド層
１８ ノンシリサイド部
１８ａ ノンシリサイド部形成領域
２１ａ、２１ｂ ゲート酸化膜
２２ａ、２２ｂ ゲート電極
２３ サイドウォール
２５ａ、２５ｂ ソース層
２６ａ、２６ｂ ドレイン層
２７ａ、２７ｂ エクステンション部
２８ａ、２８ｂ チャネル領域
３１ レジストマスク
３３、３６ シリコン酸化膜
３４ ポリシリコン層
３８ フォトＩＣ
４０ ダミーゲート
４１ ダミーゲート酸化膜
４２ ダミーゲート電極
４３ ダミーサイドウォール
３ 埋込み酸化膜
４ シリコン半導体層
６ ダイオード形成領域
７ａ ｎＭＯＳ素子
７ｂ ｐＭＯＳ素子
８ａ、８ｂ トランジスタ形成領域
９ 素子分離層
９ａ 一の縁
９ｂ 他の縁
１０ 素子分離領域
１２ Ｐ＋拡散層
１２ａ、１４ａ 峰部
１２ｂ、１４ｂ 櫛歯部
１４ Ｎ＋拡散層
１５ Ｐ−拡散層
１６ 境界
１７ シリサイド層
１８ ノンシリサイド部
１８ａ ノンシリサイド部形成領域
２１ａ、２１ｂ ゲート酸化膜
２２ａ、２２ｂ ゲート電極
２３ サイドウォール
２５ａ、２５ｂ ソース層
２６ａ、２６ｂ ドレイン層
２７ａ、２７ｂ エクステンション部
２８ａ、２８ｂ チャネル領域
３１ レジストマスク
３３、３６ シリコン酸化膜
３４ ポリシリコン層
３８ フォトＩＣ
４０ ダミーゲート
４１ ダミーゲート酸化膜
４２ ダミーゲート電極
４３ ダミーサイドウォール
Claims (6)
- 支持基板と、
該支持基板上に形成された絶縁層と、
該絶縁層上に形成され、素子形成領域と該素子形成領域を囲む素子分離領域とを有するシリコン半導体層と、
該素子分離領域に形成された素子分離層と、
該素子分離層の内側の一の縁に接する前記素子形成領域に、Ｐ型の不純物を高濃度に拡散させて形成されたＰ型高濃度拡散層と、
前記素子分離層の一の縁に対向する他の縁に接する前記素子形成領域に、前記Ｐ型高濃度拡散層から離間し、Ｎ型の不純物を高濃度に拡散させて形成されたＮ型高濃度拡散層と、
前記Ｐ型高濃度拡散層と前記Ｎ型高濃度拡散層との間に位置する前記素子形成領域に、前記Ｐ型高濃度拡散層およびＮ型高濃度拡散層のいずれか一方と同じ型の不純物を低濃度に拡散させて形成された低濃度拡散層と、
前記Ｐ型高濃度拡散層およびＮ型高濃度拡散層の上部に、それぞれ前記低濃度拡散層と前記Ｐ型高濃度拡散層との境界、および前記低濃度拡散層と前記Ｎ型高濃度拡散層との境界から離間させて形成されたシリサイド層と、を備えることを特徴とするフォトダイオード。 - 支持基板と、
該支持基板上に形成された絶縁層と、
該絶縁層上に形成され、素子形成領域と該素子形成領域を囲む素子分離領域とを有するシリコン半導体層と、
該素子分離領域に形成された素子分離層と、
該素子分離層の内側の一の縁に接する前記素子形成領域に、Ｐ型の不純物を高濃度に拡散させて形成されたＰ型高濃度拡散層と、
前記素子分離層の一の縁に対向する他の縁に接する前記素子形成領域に、前記Ｐ型高濃度拡散層から離間し、Ｎ型の不純物を高濃度に拡散させて形成されたＮ型高濃度拡散層と、
前記Ｐ型高濃度拡散層と前記Ｎ型高濃度拡散層との間に位置する前記素子形成領域に、前記Ｐ型高濃度拡散層およびＮ型高濃度拡散層のいずれか一方と同じ型の不純物を低濃度に拡散させて形成された低濃度拡散層と、
前記Ｐ型高濃度拡散層およびＮ型高濃度拡散層の、それぞれの前記低濃度拡散層との境界側の前記Ｐ型高濃度拡散層およびＮ型高濃度拡散層上に、それぞれ前記境界に接して形成されたダミーサイドウォールと、
該ダミーサイドウォールと、前記素子分離層との間の前記Ｐ型高濃度拡散層およびＮ型高濃度拡散層の上部にそれぞれ形成されたシリサイド層と、を備えることを特徴とするフォトダイオード。 - 請求項１または請求項２において、
前記Ｐ型高濃度拡散層およびＮ型高濃度拡散層が櫛型に形成され、該櫛型の峰側が前記素子分離層に接していることを特徴とするフォトダイオード。 - 請求項１ないし請求項３のいずれか一項において、
前記シリコン半導体層の厚さが、５０ｎｍ以下であることを特徴とするフォトダイオード。 - 請求項１ないし請求項４のいずれか一項に記載のフォトダイオードと、
シリコン半導体層の素子形成領域に形成されたソース層およびドレイン層と、該ソース層とドレイン層との間のチャネル領域にゲート酸化膜を挟んで対向するゲート電極とを有するｎＭＯＳ素子およびｐＭＯＳ素子とを備え、
前記低濃度拡散層は、前記ｎＭＯＳ素子およびｐＭＯＳ素子のいずれか一方の素子のチャネル領域と同じ不純物の同じ濃度を有し、
前記Ｎ型高濃度拡散層は、前記ｎＭＯＳ素子のソース層およびドレイン層と同じ不純物の同じ濃度を有し、
前記Ｐ型高濃度拡散層は、前記ｐＭＯＳ素子のソース層およびドレイン層と同じ不純物の同じ濃度を有し、
前記シリサイド層は、前記ｎＭＯＳ素子およびｐＭＯＳ素子のソース層およびドレイン層に形成されたシリサイド層と同じ金属成分を有することを特徴とするフォトＩＣ。 - 請求項２に記載のフォトダイオードと、
シリコン半導体層の素子形成領域に形成されたソース層およびドレイン層と、該ソース層とドレイン層との間のチャネル領域にゲート酸化膜を挟んで対向し、側面にサイドウォールが形成されたゲート電極とを有するｎＭＯＳ素子およびｐＭＯＳ素子とを備え、
前記低濃度拡散層は、前記ｎＭＯＳ素子およびｐＭＯＳ素子のいずれか一方の素子のチャネル領域と同じ不純物の同じ濃度を有し、
前記Ｎ型高濃度拡散層は、前記ｎＭＯＳ素子のソース層およびドレイン層と同じ不純物の同じ濃度を有し、
前記Ｐ型高濃度拡散層は、前記ｐＭＯＳ素子のソース層およびドレイン層と同じ不純物の同じ濃度を有し、
前記ダミーサイドウォールは、前記ｎＭＯＳ素子およびｐＭＯＳ素子のサイドウォールと同じ成分を有し、
前記シリサイド層は、前記ｎＭＯＳ素子およびｐＭＯＳ素子のソース層およびドレイン層に形成されたシリサイド層と同じ金属成分を有することを特徴とするフォトＩＣ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006308381A JP4232814B2 (ja) | 2006-11-14 | 2006-11-14 | フォトダイオードおよびそれを備えたフォトｉｃ |
| KR1020070104446A KR101403896B1 (ko) | 2006-11-14 | 2007-10-17 | 포토다이오드 및 그것을 구비한 포토 ｉｃ |
| CN2007101633637A CN101183693B (zh) | 2006-11-14 | 2007-10-19 | 光电二极管以及具有该光电二极管的光电ic |
| US11/983,603 US7687873B2 (en) | 2006-11-14 | 2007-11-09 | Photodiode and photo integrated circuit having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006308381A JP4232814B2 (ja) | 2006-11-14 | 2006-11-14 | フォトダイオードおよびそれを備えたフォトｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008124344A JP2008124344A (ja) | 2008-05-29 |
| JP4232814B2 true JP4232814B2 (ja) | 2009-03-04 |
Family
ID=39448864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006308381A Expired - Fee Related JP4232814B2 (ja) | 2006-11-14 | 2006-11-14 | フォトダイオードおよびそれを備えたフォトｉｃ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7687873B2 (ja) |
| JP (1) | JP4232814B2 (ja) |
| KR (1) | KR101403896B1 (ja) |
| CN (1) | CN101183693B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7118809B2 (ja) | 2018-08-27 | 2022-08-16 | キヤノン株式会社 | 位置検出装置およびこれを備えた装置、位置検出方法およびコンピュータプログラム |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7759755B2 (en) * | 2008-05-14 | 2010-07-20 | International Business Machines Corporation | Anti-reflection structures for CMOS image sensors |
| US8003425B2 (en) * | 2008-05-14 | 2011-08-23 | International Business Machines Corporation | Methods for forming anti-reflection structures for CMOS image sensors |
| JP5530083B2 (ja) * | 2008-08-08 | 2014-06-25 | ラピスセミコンダクタ株式会社 | 光センサ |
| JP5231145B2 (ja) * | 2008-09-17 | 2013-07-10 | ラピスセミコンダクタ株式会社 | 照度センサおよびその製造方法 |
| KR20120075971A (ko) | 2010-12-29 | 2012-07-09 | 삼성모바일디스플레이주식회사 | 적층형 포토다이오드 및 그 제조방법 |
| JP2015115503A (ja) * | 2013-12-12 | 2015-06-22 | 日本放送協会 | 受光素子およびこれを用いた撮像装置 |
| KR20190093516A (ko) * | 2018-02-01 | 2019-08-09 | 엘지이노텍 주식회사 | 열전장치 |
| CN111048617B (zh) * | 2019-11-29 | 2021-06-01 | 武汉华星光电技术有限公司 | 光电二极管及其制备方法 |
| WO2021117523A1 (ja) * | 2019-12-09 | 2021-06-17 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子及び電子機器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS642377A (en) * | 1987-06-25 | 1989-01-06 | Sony Corp | Photosensor |
| US5525828A (en) * | 1991-10-31 | 1996-06-11 | International Business Machines Corporation | High speed silicon-based lateral junction photodetectors having recessed electrodes and thick oxide to reduce fringing fields |
| JP3471394B2 (ja) | 1993-12-09 | 2003-12-02 | 浜松ホトニクス株式会社 | 半導体紫外線センサ |
| JP2001320075A (ja) | 2000-05-02 | 2001-11-16 | Texas Instr Japan Ltd | フォトダイオード |
| JP2002083949A (ja) | 2000-09-07 | 2002-03-22 | Nec Corp | Ｃｍｏｓイメージセンサ及びその製造方法 |
| JP3912024B2 (ja) * | 2001-04-09 | 2007-05-09 | セイコーエプソン株式会社 | Ｐｉｎ構造のラテラル型半導体受光素子 |
-
2006
- 2006-11-14 JP JP2006308381A patent/JP4232814B2/ja not_active Expired - Fee Related
-
2007
- 2007-10-17 KR KR1020070104446A patent/KR101403896B1/ko active IP Right Grant
- 2007-10-19 CN CN2007101633637A patent/CN101183693B/zh not_active Expired - Fee Related
- 2007-11-09 US US11/983,603 patent/US7687873B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7118809B2 (ja) | 2018-08-27 | 2022-08-16 | キヤノン株式会社 | 位置検出装置およびこれを備えた装置、位置検出方法およびコンピュータプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101183693A (zh) | 2008-05-21 |
| US7687873B2 (en) | 2010-03-30 |
| JP2008124344A (ja) | 2008-05-29 |
| KR20080043698A (ko) | 2008-05-19 |
| KR101403896B1 (ko) | 2014-06-09 |
| US20080135898A1 (en) | 2008-06-12 |
| CN101183693B (zh) | 2011-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4232814B2 (ja) | フォトダイオードおよびそれを備えたフォトｉｃ | |
| JP5189391B2 (ja) | 光センサ | |
| US8039917B2 (en) | Photodiode and photo IC using same | |
| JP3772916B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008034649A (ja) | 半導体装置 | |
| JP4574667B2 (ja) | フォトダイオードの製造方法およびそれを用いて形成されたフォトダイオード | |
| KR100853792B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| US20090179241A1 (en) | Photosensor and photo IC equipped with same | |
| JP2006332287A (ja) | 薄膜ダイオード | |
| US7935934B2 (en) | Photosensor and photo IC equipped with same | |
| JP2009176834A (ja) | フォトダイオードおよびそれを備えた紫外線センサ、並びにフォトダイオードの製造方法 | |
| JP4503080B2 (ja) | 半導体装置の製造方法。 | |
| US7709920B2 (en) | Photodiode arrangement | |
| JP2008147606A (ja) | フォトダイオード | |
| JP5215887B2 (ja) | 半導体装置の製造方法 | |
| JP2005260055A (ja) | 半導体装置およびその製造方法 | |
| JP2006278465A (ja) | 固体撮像装置 | |
| JP2000299487A (ja) | 紫外線用受光素子 | |
| JP5231145B2 (ja) | 照度センサおよびその製造方法 | |
| JPH05183184A (ja) | 固体撮像装置の製造方法 | |
| JP2005285950A (ja) | 半導体装置及びその製造方法 | |
| JP2005286316A (ja) | 固体撮像装置の製造方法 | |
| JP2009071177A (ja) | 光センサ | |
| JP2007019540A (ja) | イメージセンサ | |
| JP2005197599A (ja) | 受光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4232814 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |