JP2005175316A - 受光素子、及び固体撮像装置 - Google Patents

受光素子、及び固体撮像装置 Download PDF

Info

Publication number
JP2005175316A
JP2005175316A JP2003415506A JP2003415506A JP2005175316A JP 2005175316 A JP2005175316 A JP 2005175316A JP 2003415506 A JP2003415506 A JP 2003415506A JP 2003415506 A JP2003415506 A JP 2003415506A JP 2005175316 A JP2005175316 A JP 2005175316A
Authority
JP
Japan
Prior art keywords
region
type
oxide film
light receiving
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003415506A
Other languages
English (en)
Inventor
Tei Narui
禎 成井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2003415506A priority Critical patent/JP2005175316A/ja
Publication of JP2005175316A publication Critical patent/JP2005175316A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】 高エネルギー線用の受光素子の耐久性を向上する。
【解決手段】 本発明の受光素子は、第1導電型のシリコン基板上に形成された厚さ3〜10nmのシリコン酸化膜と、この直下に形成された第1導電型の空乏化阻止領域と、空乏化阻止領域の下方に形成された第2導電型の電荷蓄積領域とを有する。酸化膜が薄いので、高エネルギー線照射により酸化膜中で発生する電子−正孔対が少なくなる。また、電子の移動範囲が狭くなって電子が界面近傍の正孔と再結合する確立は高くなると考えられる。即ち、界面近傍での正孔は少なくなる。さらに、基板と同じ導電型である空乏化阻止領域は、基板電位に固定されるので、界面の電位の変化を抑制する。従って、信号電荷が界面での電位の谷にトラップされることが少なくなるので、照射後においても量子効率はあまり低下しないと考えられる。
【選択図】 図1

Description

本発明は、受光素子及び固体撮像装置に関する。特に本発明は、シリコン基板上に形成されており、紫外線、X線、電子線、荷電粒子線等の高エネルギー線を受光するものに関する。
半導体装置の製造時の露光工程では、ウェハ検査、フォトマスク検査、レンズ検査等において、パターンの焼き付けに使用される光源(例えば、波長が193nmのArFエキシマレーザ)が用いられることがある。このような場合、検査には、紫外光に高い感度を有するエネルギー線用受光装置を用いる必要がある。通常、エネルギー線用受光装置における受光素子(フォトダイオード)は、シリコン基板上に形成されたシリコン酸化膜と、このシリコン酸化膜の直下に形成されていると共にシリコン基板とは導電型が逆である電荷蓄積領域とで構成されている(後述する図19参照)。しかし、このような構成の受光装置は、エネルギー線の照射によって量子効率が低下する、即ち、耐久性が低いという問題があった。
これは、フォトダイオード上のシリコン酸化膜の界面準位が、エネルギー線の照射によって何らかの影響を受けるためであると考えられている。なぜなら、シリコン酸化膜は、可視領域の光に対しては吸収率が極めて低いものの、紫外線領域からX線領域の光に対しては吸収があり、吸収された光がシリコン酸化膜の界面に影響を及ぼすからである。
そして、耐久性を向上するための従来技術として、図19に示す断面模式図のように、フォトダイオード上のシリコン酸化膜を薄くする方法が知られている。これは、膜厚を薄くすることで、照射されるエネルギー線のシリコン酸化膜への吸収割合を少なくし、その影響の低減を試みるものである。また、非特許文献1は、図19と同様の構造のフォトダイオードにおいて、シリコン酸化膜の膜厚を変えた場合の量子効率の実験結果について報告している。
論文名:APPLIED OPTICS / Vol.28, No.18 / 15 September 1989 / p.3940 題名 :「Stability and quantum efficiency performance of silicon photodiode detectors in the far ultraviolet」 著者 :L.R.Canfield, Jonathan Kerner, and Raj Korde
従来のフォトダイオードでは、シリコン酸化膜を薄くしても耐久性は十分でなかった。特に、ArF、KrF、F2等のエキシマレーザのようにエネルギー密度の高い紫外線は、シリコン基板中の極浅い領域、即ち、シリコン酸化膜との界面に近い領域で電荷を生成する。従って、これらを光源として用いた場合、前述の界面準位に対する影響が大きくなると考えられ、照射による感度の低下が顕著であった。そこで、エネルギー線の強度を落として撮像することもあったが、それでも長時間照射すると感度が大きく低下していた。計測などの分野では、単位照射量に対する出力値が照射の都度変化することは、問題となる。
一方、固体撮像装置における各受光部には、通常、暗電流特性及び残像特性を改善した埋込型フォトダイオードが使用されている。しかし、従来の固体撮像装置の埋込型フォトダイオードには、高エネルギー線に対して十分な耐久性を有するものがなかった。
本発明の目的は、高エネルギー線用の受光装置の耐久性を向上することである。
本発明の別の目的は、十分な耐久性を有する紫外線用固体撮像装置を提供することである。
請求項1の受光素子は、第1導電型のシリコン基板と、このシリコン基板上に形成された厚さ3〜10nmのシリコン酸化膜と、第2導電型の電荷蓄積領域と、第1導電型の空乏化阻止領域とを備えている。電荷蓄積領域は、シリコン酸化膜と間隔をあけて、シリコン基板中に形成されている。空乏化阻止領域は、シリコン酸化膜と、電荷蓄積領域との間に形成されている。
請求項2の発明は、請求項1記載の受光素子において、空乏化阻止領域の不純物濃度が1E19/cm3未満であることを特徴とする。
請求項3の発明は、請求項2記載の受光素子において、以下の点を特徴とする。第1に、空乏化阻止領域の不純物濃度及び厚さは、電荷蓄積領域の空乏層がシリコン酸化膜とシリコン基板との界面に達しない値である。第2に、波長が約193nmの光が合計で200J/cm2照射された後の量子効率は、照射前の70%以上である。
請求項4の発明は、請求項1〜請求項3のいずれかの受光素子において、『電荷蓄積領域が、空乏化阻止領域との間に、不純物濃度が1E14〜1E16/cm3の第1導電型の領域を挟んで形成されている』ことを特徴とする。
請求項5の発明は、受光量に応じた信号電荷を生成及び蓄積する受光部を備えた画素をシリコン基板に複数形成した固体撮像装置である。本請求項の発明は、各々の画素の受光部が請求項1〜請求項4のいずれかの受光素子として形成されていることを特徴とする。
本発明によれば、高エネルギー線用の受光素子の耐久性を向上できる。従って、本発明の受光素子を用いれば、従来の受光装置では用いることができなかった強いエネルギー線を用いた計測が可能となる。また、従来の受光装置でも計測できた弱いエネルギー線については、内部の受光素子の交換頻度を少なくできる。
本発明の受光素子を固体撮像装置に適用すれば、従来は耐久性の点から撮像に用いることができなかった高エネルギー線を用いても、問題なく撮像できる。
P型のシリコン基板中にN型の電荷蓄積領域を埋め込んだ構造にすると共に、シリコン酸化膜の膜厚を3〜10nm程度にすれば、高エネルギー線に対する量子効率の耐久性が格段に向上することを、本発明者は実験により解明した。以下、この結論に至る過程を、エネルギー線が及ぼす影響についての理論、本発明の受光素子の構造、その耐久性を測定する実験の方法、実験結果の解析の順に説明する。また、これらの説明の後、本発明の受光素子を固体撮像装置に適用する場合の実施形態、及びその製造方法を説明する。なお、各図において同一要素には同一符号を付し、重複する説明を省略する。
<エネルギー線が及ぼす影響>
例えば図19の構造の受光素子に紫外線が入射した場合、シリコン酸化膜を透過した紫外線はシリコン中で電子−正孔対を作り、電子はN型の電荷蓄積領域から光電流として読み出される。一方、正孔はP型シリコン基板に流れ込む。しかし、紫外線は、シリコン酸化膜を透過する際、シリコン酸化膜中でも電子−正孔対を生成する。生成された正孔が照射損傷といわれる量子効率の低下を引き起こす。これは、シリコン酸化膜の界面準位がエネルギー線照射によって変化するためである。界面準位は、シリコン酸化膜中の正孔により直接的に、或いは間接的に形成されている。このメカニズムについては様々なモデルが議論されているが、定説はない。
<本発明の受光素子の構造>
図1は、本発明の第1の実施形態の受光素子を備えた受光装置の要部を示す平面模式図である。本実施形態は、請求項1〜請求項3に対応する。図に示すように、受光装置10は、光電流読み出し用配線部14と、高濃度N型領域16と、基板電位印加用配線部18と、高濃度P型領域20と、受光窓24と、N型電荷蓄積領域26と、P型空乏化阻止領域28とを有している。受光素子は、受光窓24と、N型電荷蓄積領域26と、P型空乏化阻止領域28とで構成されるフォトダイオードに対応する。
図2は、図1のX−X’間の断面模式図を示している。図に示すように、N型電荷蓄積領域26は、P型のシリコン基板32中に埋め込まれて形成されている。このN型電荷蓄積領域26に隣接して、高濃度N型領域16が形成されている。高濃度N型領域16は、光電流読み出し用配線部14と、シリコン基板32とのオーミック接触を向上させる。即ち、受光量に応じて発生するN型電荷蓄積領域26内の信号電荷は、光電流として、高濃度N型領域16を介して光電流読み出し用配線部14から読み出される。
また、シリコン基板32上には、シリコン酸化膜34が形成されている。N型電荷蓄積領域26上からシリコン酸化膜34直下までの領域には、P型空乏化阻止領域28が形成されている。シリコン酸化膜34の厚さは、受光窓24において、3〜10nmに形成されている。受光窓24以外の領域は遮光されている(図示せず)。受光装置10は、受光素子の構造を主な特徴とし、他の部分の構成は従来と同様であるので、その説明を省略する。
図3は、本発明の第2の実施形態の受光素子を備えた受光装置の断面模式図を示している。本実施形態は、請求項1〜請求項4に対応する。第1の実施形態との違いは、以下の2点である。
第1に、本実施形態の受光素子のN型電荷蓄積領域46は、シリコン基板47の深い位置に形成されている。即ち、N型電荷蓄積領域46とP型空乏化阻止領域28との間には、エピタキシャル成長により形成されたP型領域が形成されている。この構造は、シリコン基板47上にN型電荷蓄積領域46を形成後、その上にP型エピタキシャル層を形成し、P型エピタキシャル層中にP型空乏化阻止領域28や高濃度N型領域52などを形成することで実現できる。なお、P型エピタキシャル層のアクセプタ型不純物濃度は、概略1E14〜1E16/cm3である。
第2に、N型電荷蓄積領域46の位置を深くしたことに伴い、高濃度N型領域52及び高濃度P型領域54は、第1の実施形態よりも深い位置まで形成されている。なお、P型エピタキシャル層の不純物濃度が高すぎると、光電変換により発生する信号電荷がN型電荷蓄積領域46まで拡散しないおそれがある。従って、P型エピタキシャル層及びN型電荷蓄積領域46の不純物濃度は、単位照射量に対する光電流値が許容値以上になるようにされている(後述する第4の実施形態の製造方法を参照)。
<実験方法>
まず、サンプルAとして、図19に示した従来の受光素子において、シリコン酸化膜の膜厚が21nmのものを用意した。また、サンプルBとして、第1の実施形態の受光素子において、シリコン酸化膜34の膜厚が5nmのものを用意した。サンプルA、Bの耐久性を調べるため、波長が193nmのArFエキシマレーザを用いて、200[J/cm2]の紫外線を照射した。なお、請求項記載の『波長が約193nm』の『約』は、ArFエキシマレーザが発する光の波長の範囲に対応し、厳密に193nmでなくてもよい。
そして、サンプルA、Bについて、照射前後の光電流から量子効率を計算して比較した(後述する表1参照)。ここで、本明細書では、量子効率を、『収集電荷数÷照射フォトン数』と定義する。これは、反射や、酸化膜での吸収を考慮した実効的な定義である。なお、収集電荷数は、光電流読み出し用配線部14から読み出される光電流値から計算できる。また、エネルギーが大きい紫外光では、フォトン1つが電子−正孔対を1個以上生成することもある。従って、本明細書での量子効率は、100%以上になることもある。
次に、N型電荷蓄積領域26の不純物濃度と、P型空乏化阻止領域28の不純物濃度とをパラメーターとして、第1の実施形態の受光素子の量子効率を比較するため、サンプルC、D、E、F、G、Hを用意した。サンプルC〜Hは、どれも第1の実施形態の受光素子においてシリコン酸化膜34の膜厚を5nmにしたものである。図4〜図9は、それぞれ、サンプルC〜Hの不純物濃度分布をシリコン酸化膜34の界面からの深さで示したものである。
ここでの不純物濃度分布は、シリコン基板32のアクセプタ型不純物濃度と、N型電荷蓄積領域26及びP型空乏化阻止領域28を形成するイオン注入の条件(イオン種、ドーズ量、及び加速電圧)とに基づいて、シミュレーションにより求めたものである。また、各図が示す不純物濃度値は、アクセプタ型不純物の濃度と、ドナー型不純物濃度とを合わせたものである。図4〜図9に示されるように、サンプルC〜Hにおいては、少なくとも界面からの深さが0.4〜0.8μmの領域は、N型電荷蓄積領域26として形成されている。また、少なくとも界面からの深さが1.3μm以上の領域は、P型となっている。そして、サンプルC〜Hに対しても、サンプルA、Bと同じ条件で照射を行い、量子効率を計算した(後述する表2参照)。
次に、シリコン酸化膜34の膜厚の違いによって量子効率がどのように変わるかを調べるため、サンプルGと同じ不純物濃度分布を有するサンプルI、Jを用意した。サンプルI、Jは、膜厚がそれぞれ3nm、10nmであることを除き、サンプルGと同じである。そして、サンプルI、Jに対しても、他のサンプルと同じ条件で照射を行い、量子効率を計算した(後述する表3参照)。
次に、第2の実施形態の受光素子の量子効率を調べるため、サンプルK、Lを用意した。サンプルKは、図3の構造においてシリコン酸化膜34の膜厚を5nmにしたものである。サンプルLは、シリコン酸化膜34の膜厚が21nmであることを除き、サンプルKと同じである。そして、サンプルK、Lに対しても、他のサンプルと同じ条件で照射を行い、量子効率を計算した(後述する表4参照)。
<実験結果の解析>
以下に、上述したサンプルA〜Lの照射前後における量子効率を示す。
Figure 2005175316
Figure 2005175316
Figure 2005175316
Figure 2005175316
表1は、従来構造と、第1の実施形態とを比較したものである。表1から、従来構造のサンプルAは、照射後に量子効率が大きく低下していることが分かる。なお、この表には示していないが、本発明者の実験では、図19に示した従来構造でシリコン酸化膜の膜厚をサンプルBと同じ5nmにしても、照射後に量子効率が大きく低下した。一方、第1の実施形態のサンプルBは、照射後においても、照射前の80%以上の量子効率を有し、耐久性が大きく改善されていることが分かる。ここで、両者の結果の違いに対する考察の前に、本発明においてもシリコン酸化膜を薄くした理由を説明する。
第1に、高エネルギー線照射によりシリコン酸化膜中で発生する電子−正孔対は、シリコン酸化膜が薄いほど少なくなる。第2に、電子は正孔よりも移動度が大きい。シリコン酸化膜が厚いと、紫外線照射によりシリコン酸化膜中で発生する電子−正孔対の内、電子は移動して、界面近傍の正孔から離れてしまう。しかし、シリコン酸化膜が薄いと、電子の移動範囲が狭くなり、電子が界面近傍の正孔と再結合する確立は高くなるので、界面近傍での正孔は少なくなると考えられる。以上の2つの理由から、シリコン酸化膜を薄くした方が、高エネルギー線照射後における界面準位に対する影響は小さくなると考えられる。
しかしながら、本発明者の実験結果からも明らかなように、従来構造では、シリコン酸化膜を薄くしても、高エネルギー線照射に対する耐久性を向上できない。これは、高エネルギー線照射によりシリコン酸化膜中で発生した正孔は、界面近傍での数が僅かであっても、界面に電位の谷を形成するためと考えられる。図10は、この電位の谷を示す説明図である。図10(a)は、照射前におけるシリコン基板の深さ方向の模式的電位図であり、図10(b)は、照射後のものである。図に示すように、N型の電荷蓄積領域で生成された信号電荷の電子は、この電位の谷にトラップされ、これにより量子効率が低下すると考えられる。この電位の谷は、高エネルギー線の照射量が多くなるほど、シリコン酸化膜中で生成される電子−正孔対が多くなるので、大きくなると考えられる。即ち、照射量が多くなるほど量子効率が低下する。
一方、本発明では、シリコン酸化膜34が薄く形成されていることに加えて、シリコン酸化膜34とN型電荷蓄積領域26との間に、P型空乏化阻止領域28が形成されている。このP型空乏化阻止領域28は、シリコン基板32と同じ導電型であるので、基板電位印加用配線部18を介してシリコン基板32に印加される電位に固定される。即ち、高エネルギー線照射によりシリコン酸化膜34中で正孔が生成されても、界面の電位はあまり変わらないと考えられる。従って、信号電荷の電子が界面における電位の谷にトラップされることがなく、量子効率はあまり低下しないと考えられる。換言すれば、P型空乏化阻止領域28は、高エネルギー線照射後に界面近傍のエネルギーバンドが空乏化する方向に曲がることを抑制する。
以上詳述したように、シリコン酸化膜を薄くするだけでは不十分であり、これに加えて空乏化阻止領域を形成することで耐久性を格段に向上できることを、本発明者は解明した。さらに、P型空乏化阻止領域28は、N型電荷蓄積領域26に電圧を印加して使用する場合に、N型電荷蓄積領域26が形成する空乏層がシリコン酸化膜34の界面に達することを防止する。従って、表面で多く発生する暗電流が空乏層内に流れ込むことを防止する効果もある。
一方、非特許文献1は、空乏化阻止領域がない構造でシリコン酸化膜を薄くしたフォトダイオードを用い、エネルギー線照射後において、照射前の約99%の量子効率が得られたデータを示している。そこで、本発明の受光素子と非特許文献1とを実用的観点から比較するために、実際の照射量を考える。
半導体露光機用のレンズ検査等においては、1秒当たりに照射されるフォトン数は、例えば、3E10[cm-2]である。仮に継続的に照射されたとしても、1年間(3600秒×24時間×365日)での照射フォトン数は、9.46E17[cm-2]である。フォトンの波長が例えば121nmであれば、1年間の照射量Irは、
Ir=光速×プランク定数÷波長×照射フォトン数=1.5[J/cm2
となる。従って、20年間の照射量は、30[J/cm2]である。なお、本発明者の実験のようにフォトンの波長が193nmであれば、照射量は上記よりも若干少なくなる。
そして、非特許文献1は、Fig.5に記載のように、10.2eV(波長121nm)のフォトンを2E14[cm-2]照射している。この照射量をジュールで表せば、
3.28E−4[J/cm2]である。これは、前述の30[J/cm2]の約9万分の1である。従って、その程度の照射量でも認識できる程度(約1%)に量子効率が低下する非特許文献1のフォトダイオードは、実用的に十分な耐久性を有するとは言えない。これに対して本発明では、20年間の使用を想定しても実際の照射量よりも十分多いと考えられる照射量として、200[J/cm2]で実験を行った。そして、本発明の受光素子は、200[J/cm2]の照射後においても量子効率があまり低下しなかったので、実用的に十分な耐久性を有すると言える。
次に、表2について考察する。表2は、N型電荷蓄積領域26及びP型空乏化阻止領域28の不純物濃度をパラメータとして、第1の実施形態の受光素子の量子効率を比較したものである。サンプルEは高エネルギー線照射に対する耐久性が低いことが分かる。図6から分かるように、サンプルEでは、P型空乏化阻止領域28におけるアクセプタ型不純物濃度は、N型電荷蓄積領域26の不純物濃度と比較して、あまり大きくない。このことから、界面近傍の導電型がN型に近づくと、耐久性が低下すると言える。これは、前述したように図19に示した従来構造でシリコン酸化膜の膜厚を5nmにしても耐久性が向上しなかったことと、一致している。
一方、図5、図8、図9から分かるように、サンプルD、G、Hでは、P型空乏化阻止領域28のアクセプタ型不純物濃度は、N型電荷蓄積領域26のドナー型不純物濃度よりも明らかに大きい。サンプルD、G、Hは、高エネルギー線照射後において、量子効率はあまり低下していない。これらサンプルD、G、Hの結果と、サンプルEの結果とを比較すれば、前記したP型空乏化阻止領域28の効果により耐久性が向上したことが分かる。
また、サンプルCは、照射後において量子効率はあまり低下していないが、照射前の量子効率が低い。図4から分かるように、サンプルCでは、P型空乏化阻止領域28の不純物濃度は約1E19/cm3である。従って、P型空乏化阻止領域28の不純物濃度が1E19/cm3程度になると、信号電荷の電子が正孔と再結合する確率が増えるので、量子効率が低下すると考えられる。この現象は、P型空乏化阻止領域28へのドーズ量がサンプルCと等しいサンプルFにおいて、さらに顕著に表れている。
以上の結果から、初期感度及び耐久性を向上するためには、以下の2条件を満たすことが望ましいと言える。
第1に、初期感度の点から、P型空乏化阻止領域28の不純物濃度は、1E19/cm3未満であることが望ましい。
第2に、耐久性の点から、N型電荷蓄積領域26が完全空乏化したときに、空乏層がシリコン酸化膜34の界面に達しないようにする必要がある。即ち、これを満たすように、P型空乏化阻止領域28の不純物濃度及び厚さを決定する必要がある。従って、N型電荷蓄積領域26の不純物濃度が高いほど、また、P型空乏化阻止領域28が薄いほど、P型空乏化阻止領域28の不純物濃度を高くする必要がある。なぜなら、P型空乏化阻止領域28の多数キャリア濃度がN型電荷蓄積領域26のそれよりも高いほど、片側階段接合に近くなり、P型空乏化阻止領域28側の空乏層幅は狭くなるからである。
空乏層が界面に達しないようにするためのP型空乏化阻止領域28の不純物濃度及び厚さは、N型電荷蓄積領域26の不純物濃度だけでなく、N型電荷蓄積領域26に印加する電圧にも依存する。N型電荷蓄積領域26に印加する電圧は、デバイス仕様により異なる。実際にデバイスを設計する上では、N型電荷蓄積領域26の不純物濃度は、約1E16〜1E18/cm3になることが多いと考えられる。従って、P型空乏化阻止領域28のアクセプタ型不純物濃度の下限値は、例えば約1E17/cm3である。なぜなら、P型空乏化阻止領域28は、N型電荷蓄積領域26上に形成されるので、N型電荷蓄積領域26よりも不純物濃度を高くしないとP型として形成しづらいからである。以上の2点を踏まえた上で、サンプルD、G、HのP型空乏化阻止領域28の不純物濃度及び厚さは、図5、8、9に示したように、それぞれのN型電荷蓄積領域26の不純物濃度に対して適正範囲内になっていると言える。従って、これらサンプルD、G、Hでは、照射後の量子効率は、照射前の70%以上となっている。
次に、表3について考察する。表3は、シリコン酸化膜34の膜厚をパラメーターとして、第1の実施形態の受光素子の量子効率を比較したものである。3〜10nmの範囲で膜厚のみが異なるサンプルG、I、Jは、同等の耐久性を有していることが分かる。前述したように、耐久性を向上する必要条件の1つが酸化膜を薄くすることであるが、3〜10nm程度の薄さにすれば十分と言える。
次に、表4について考察する。表4は、第2の実施形態の受光素子の量子効率を、シリコン酸化膜34の膜厚を変えて比較したものである。サンプルKの結果から、N型電荷蓄積領域46をシリコン酸化膜34の界面から大きく離して形成した場合、第1の実施形態と同等またはそれ以上の耐久性を有すると言える。膜厚が21nmのサンプルLは、低い耐久性を示している。従って、N型電荷蓄積領域46を基板の奥深くに形成しても、シリコン酸化膜34が十分に薄くなければ、耐久性を向上できないと言える。
<固体撮像装置ヘの適用例>
図11は、本発明の第3の実施形態を示している。図に示すように、インターライン型CCD60は、増幅アンプ64と、水平CCD66と、2次元マトリクス状に配置された多数の画素70とを有している。各画素70は、各画素列毎に形成された垂直CCD74の一部と、受光部76と、読み出しゲート領域78とを有している。
図12は、図11のX−X’間、即ち、画素70の断面模式図を示している。各受光部76は、第1の実施形態の受光素子として形成されている。即ち、受光部76は、P型のシリコン基板80中に形成されたN型電荷蓄積領域86と、N型電荷蓄積領域86上に形成されたP型空乏化阻止領域88と、シリコン酸化膜90における薄く形成された部分とで構成されている。シリコン酸化膜90は、シリコン基板80上のほぼ全体に亘って形成されており、P型空乏化阻止領域88上においてのみ厚さ3〜10nmに形成されている。
垂直CCD74は、転送電極94と、埋め込みCCD拡散領域96とを有している。読み出しゲート領域78は、P型領域として、埋め込みCCD拡散領域96と、N型電荷蓄積領域86との間に形成されている。また、埋め込みCCD拡散領域96の位置を基準として読み出しゲート領域78とは反対側には、高濃度P型のチャネルストップ領域98が形成されている。なお、シリコン酸化膜90上(厚さ3〜10nmの領域を除く)に形成された遮光膜やパッシベーション膜等は、煩雑となるので図では省略してある(後述する図16(h)参照)。
上述したインターライン型CCD60では、エネルギー線を照射した場合、シリコン基板80中で電子−正孔対が生成される。この内電子は、N型電荷蓄積領域86に蓄積される。そして、転送電極94に高レベルの電圧VH(正の電圧)を印加することで、読み出しゲート領域78の導電型を反転させる。これにより、N型電荷蓄積領域86で一定期間蓄積された電子は、埋め込みCCD拡散領域96に転送される。この後、転送電極94に中レベルの電圧VMと、低レベルの電圧VL(負の電圧)とを印加することで、埋め込みCCD拡散領域96に転送された電子を水平CCD66に転送する。
なお、N型電荷蓄積領域86の不純物濃度、P型空乏化阻止領域88の不純物濃度及び厚さは、前記した初期感度及び耐久性を向上するための2条件を満たす範囲内である。この範囲内において、N型電荷蓄積領域86の最大蓄積電荷量、及び受光素子の耐久性が許容値以上になるように、N型電荷蓄積領域86の不純物濃度、P型空乏化阻止領域88の不純物濃度及び厚さは決定される。
次に、本実施形態のインターライン型CCD60の利点を説明する。従来の固体撮像装置の埋め込み型フォトダイオードは、高エネルギー線に対する耐久性が十分ではなかった。また、図19に示したエネルギー線用のフォトダイオードは、以下の2つの問題があるため、固体撮像装置に適用できなかった。1つ目は、電荷蓄積領域から信号電荷を読み出すときに、完全転送できないために残像が生じることである。これは、図19の従来構造では、電荷蓄積領域が完全空乏化されにくいことによる。2つ目は、表面暗電流である。
一方、本実施形態では、N型電荷蓄積領域86は、シリコン基板80及びP型空乏化阻止領域88の両側から空乏化する。即ち、シリコン基板側のみから空乏化する従来構造よりも、本実施形態のインターライン型CCD60は、N型電荷蓄積領域86を容易に完全空乏化できる。従って、本実施形態では、容易に完全転送できる。なお、図19の従来構造を用いても、電荷蓄積領域の不純物濃度を低くすれば、完全空乏化は可能である。しかし、そのようにした場合の最大蓄積電荷量は、CCDの電荷転送を考えると、実用レベルにならないほど小さくなる。
さらに、本実施形態では、シリコン酸化膜90の界面は、P型空乏化阻止領域88によってP型のシリコン基板80と同電位にされる。従って、シリコン酸化膜90の界面からの暗電流を抑制できる。即ち、本実施形態のインターライン型CCD60を紫外線用固体撮像装置として使用すれば、完全空乏化が可能且つ表面暗電流を抑制可能という、紫外線用固体撮像装置としては従来にない効果が得られる。また、第1の実施形態と同様に、受光素子のエネルギー線に対する耐久性が格段に向上している。従って、従来は耐久性の点から撮像に用いることができなかった高エネルギー線を用いても、長期に亘って問題なく撮像できる。
図13は、本発明の第4の実施形態におけるインターライン型CCD110の単位画素の断面模式図を示している。インターライン型CCD110のブロック図は、図11と同様なので省略する。本実施形態と第3の実施形態との主な違いは、各受光部114が第2の実施形態の受光素子として形成されていることである。即ち、受光部114は、シリコン酸化膜118における厚さ3〜10nmの部分と、この直下に形成されたP型空乏化阻止領域122と、N型電荷蓄積領域130とを有している。N型電荷蓄積領域130は、エピタキシャル層として形成されたP型領域をP型空乏化阻止領域122との間に挟んで、P型空乏化阻止領域122の下方に形成されている。
垂直CCD134は、転送電極138と、埋め込みCCD拡散領域142とを有している。P型空乏化阻止領域122と、埋め込みCCD拡散領域142との間には、素子間分離領域としての高濃度P型領域150が形成されている。また、埋め込みCCD拡散領域142の位置を基準として高濃度P型領域150とは反対側には、高濃度P型のチャネルストップ領域154が形成されている。さらに、各画素のN型電荷蓄積領域130間には、高濃度P型の埋め込みチャネルストップ領域158が形成されている。なお、図13においても、煩雑となるので遮光膜やパッシベーション膜等は省略してある。
上述したインターライン型CCD110の電荷転送動作を説明する。まず、埋め込みCCD拡散領域142の空乏層が下方に延びてN型電荷蓄積領域130まで達するように、転送電極138に高レベルの電圧VHを印加する。これにより、N型電荷蓄積領域130内の信号電荷(電子)を埋め込みCCD拡散領域142に転送する。この後、転送電極138に中レベルの電圧VMと、低レベルの電圧VLとを印加することで、埋め込みCCD拡散領域142に転送された電子を水平CCDに転送する。
以上、第4の実施形態においても、第3の実施形態と同様の効果を得ることができる。さらに、第4の実施形態では、N型電荷蓄積領域130がシリコン基板126の奥深くに形成されているため、第3の実施形態と同等もしくはそれ以上の耐久性を有する。また、シリコン酸化膜118の界面とN型電荷蓄積領域130との間隔が大きいので、表面暗電流の影響はさらに小さくなる。
<固体撮像装置の製造方法>
図14、図15、及び図16は、第3の実施形態のインターライン型CCDの製造工程の要部を示す断面模式図を、工程順に示したものである。以下、これらの図に従って、その製造工程を説明する。なお、フォトリソ工程や素子間分離領域の形成工程などは、公知なので省略して説明する。
まず、P型のシリコン基板80に、チャネルストップ領域98等の素子間分離領域や、埋め込みCCD拡散領域96、チャネルストップ領域98、読み出しゲート領域78を形成する。次に、ポリシリコンによりシリコン酸化膜上に転送電極94を形成する。なお、図14の断面図では示されていないが、転送電極94のポリシリコンは、電荷転送を確実にするために、周知の2層構造で形成される。次に、このポリシリコンを酸化性雰囲気中で酸化することで、転送電極94の周囲にシリコン酸化膜を形成する。図14(a)は、この状態を示している。
次に、受光部76となる領域上のシリコン酸化膜をエッチングにより除去し、シリコン基板80を露出させる。次に、露出させた領域上に、厚さ50nmのプロテクト酸化膜160を形成する。次に、イオン注入により、N型電荷蓄積領域86を形成する。注入条件は例えば、イオン種がリン(P+)、加速電圧150KeV、ドーズ量4.2E12/cm2である。この後、窒素雰囲気中で、例えば1000℃、175分の条件でドライブインを行う。次に、イオン注入により、P型空乏化阻止領域88を形成する。注入条件は例えば、イオン種がBF2 +、加速電圧120KeV、ドーズ量3E13/cm2である。この後、窒素雰囲気中で、例えば950℃、40分の条件でドライブインを行う。図14(b)は、この状態を示している。
次に、受光部76上のプロテクト酸化膜160を剥離する。図14(c)は、この状態を示している。次に、薄いシリコン酸化膜を形成するため、乾燥酸素中で、例えば800℃、88分の条件で酸化を行う。これにより、受光部上には、膜厚が約5nmのシリコン酸化膜90が形成される。なお、膜厚は、3〜10nmの範囲内であれば、5nmでなくてもよい。図15(d)は、この状態を示している。
以下の工程は、最終的に受光部76上に膜厚5nmのシリコン酸化膜を残すために行う。まず、シリコン酸化膜をエッチングなどから保護するエッチストップとして、厚さ約700nmのアルミニウム膜170を、例えば蒸着によりシリコン酸化膜上に形成する。なお、アルミニウム膜170は、エッチストップとしてだけでなく、後述するように遮光膜としても機能する。次に、アルミニウム膜170における不要な部分(図示せず)を、エッチングにより除去する。これは、後の工程で、アルミニウム膜170上に絶縁層を介して2層目のアルミニウム膜(例えば配線用)が形成されるので、1層目と2層目との電気的短絡を防止する必要があるからである。図15(e)は、この状態を示している。
次に、層間絶縁膜、パッシベーション膜、配線(図示せず)等を形成する。図15(f)は、この状態を示している。次に、受光部76の上方の層間絶縁膜やパッシベーション膜等を、エッチングにより除去する。図16(g)は、この状態を示している。次に、受光部76上のアルミニウム膜170を、例えばリン酸硝酸系選択的ウェットエッチングにより除去する。これにより、受光部76上には5nmのシリコン酸化膜のみが残る。また、受光部76以外の領域は、アルミニウム膜170により覆われて、遮光される。図16(h)は、この状態を示している。
なお、アルミニウムによるエッチストップ形成工程と、配線の形成工程とを一緒に行ってもよい。また、エッチストップはアルミニウム以外の物質でもよいが、受光部76上のエッチストップを除去する方法は、十分な選択比を有するエッチング液を用いたウェットエッチングが望ましい。これは、ドライエッチはウェットエッチングよりも選択比が劣るので、シリコン酸化膜まで除去されるおそれがあるからである。また、例えドライエッチの選択比が十分であっても、そのダメージによりシリコン酸化膜内で電荷が生成されて、初期感度が低下するおそれがある。
図17及び図18は、第4の実施形態のインターライン型CCD110の製造工程の要部を示す断面模式図を、工程順に示したものである。以下、これらの図に従って、その製造工程を説明する。なお、前述の製造方法と重複する部分は省略する。
まず、面方位が例えば<100>であり、アクセプタ型不純物濃度が例えば5E14/cm3のP型のシリコン基板126上に、厚さ50nmのプロテクト酸化膜180を形成する。図17(a)は、この状態を示している。
次に、イオン注入により、プロテクト酸化膜180の直下にN型電荷蓄積領域130を形成する。注入条件は例えば、イオン種が砒素(As+)、加速電圧180KeV、ドーズ量3E12/cm2である。この後、前述と同様にドライブインを行う。次に、イオン注入により、プロテクト酸化膜180の直下に埋め込みチャネルストップ領域158を形成する。注入条件は例えば、イオン種がボロン、加速電圧150KeV、ドーズ量1E13/cm2である。この後、前述と同様にドライブインを行う。図17(b)は、この状態を示している。
次に、エッチングによりプロテクト酸化膜180を除去する。図17(c)は、この状態を示している。次に、アクセプタ型不純物濃度が5E14/cm3であり、厚さ約6μmのP型エピタキシャル層184を形成する。図17(d)は、この状態を示している。
ここで、P型エピタキシャル層184のアクセプタ型不純物濃度について説明する。この濃度が高すぎると、照射により生成される信号電荷が基板の深くに位置するN型電荷蓄積領域130まで達しないおそれがあり、初期感度の点から望ましくない。従って、上限値は、概略1E16/cm3である。また、エピタキシャル成長なので、下限値は概略1E14/cm3である。P型エピタキシャル層184の不純物濃度及び厚さは、N型電荷蓄積領域130から埋め込みCCD拡散領域142への電荷の転送特性と、転送時の電荷の分離特性とを鑑みて、1E14〜1E16/cm3の範囲内で決定される。以降の工程は、N型電荷蓄積領域130の形成工程がないことを除き、前述の製造方法と同様である。図18は、エッチストップ、層間絶縁膜、パッシベーション膜等を形成後、受光部114上に厚さ5nmのシリコン酸化膜のみを残した状態を示している。
<本発明の補足事項>
[1] なお、第1〜第4の実施形態では、P型のシリコン基板にN型の電荷蓄積領域及びP型の空乏化阻止領域を形成する例を述べた。本発明は、かかる実施形態に限定されるものではない。N型のシリコン基板にP型の電荷蓄積領域及びN型の空乏化阻止領域を形成しても、第1〜第4の実施形態と同様の効果が得られると考えられる。従って、『N型半導体の導電型』及び『P型半導体の導電型』のうち、一方が請求項記載の第1導電型に対応し、他方が請求項記載の第2導電型に対応する。
[2] 第2の実施形態及び第4の実施形態では、電荷蓄積領域と、空乏化阻止領域との間のP型領域がエピタキシャル層として形成される例を述べた。本発明は、かかる実施形態に限定されるものではない。例えば加速電圧を高くしたイオン注入によってシリコン基板の深い位置に電荷蓄積領域を形成後、シリコン酸化膜の直下に空乏化阻止領域等を形成してもよい。
[3] 第3及び第4の実施形態では、本発明の受光素子をインターライン型CCDに適用する例を述べた。本発明は、かかる実施形態に限定されるものではない。本発明の受光素子は、CCDに限らず、CMOS型固体撮像装置等にも適用可能である。
以上詳述したように本発明は、受光素子及び固体撮像装置の分野において大いに利用可能である。
本発明の第1の実施形態における受光装置の平面模式図である。 図1の受光装置の要部の断面模式図である。 本発明の第2の実施形態における受光装置の要部の断面模式図である。 酸化膜界面からの深さで示した、サンプルCの不純物濃度分布図である。 酸化膜界面からの深さで示した、サンプルDの不純物濃度分布図である。 酸化膜界面からの深さで示した、サンプルEの不純物濃度分布図である。 酸化膜界面からの深さで示した、サンプルFの不純物濃度分布図である。 酸化膜界面からの深さで示した、サンプルGの不純物濃度分布図である。 酸化膜界面からの深さで示した、サンプルHの不純物濃度分布図である。 従来構造で生じると考えられる界面近傍での電位の谷を示す説明図である。 本発明の第3の実施形態におけるインターライン型CCDのブロック図である。 図11の画素の断面模式図である。 第4の実施形態のインターライン型CCDにおける画素の断面模式図である。 第3の実施形態のインターライン型CCDの製造工程の始めの部分を示す模式的工程断面図である。 図14の後の工程を示す模式的工程断面図である。 図15の後の工程を示す模式的工程断面図である。 第4の実施形態のインターライン型CCDの製造工程を示す模式的工程断面図である。 図17の後の工程において、受光部上のエッチングストップ等を除去した状態を示す断面模式図である。 従来の高エネルギー線用の受光素子の断面模式図である。
符号の説明
10 受光装置
14 光電流読み出し用配線部
16 高濃度N型領域
18 基板電位印加用配線部
20 高濃度P型領域
24 受光窓
26 N型電荷蓄積領域
28 P型空乏化阻止領域
32 シリコン基板
34 シリコン酸化膜
40 受光装置
46 N型電荷蓄積領域
47 シリコン基板
52 高濃度N型領域
54 高濃度P型領域
60 インターライン型CCD
64 増幅アンプ
66 水平CCD
70 画素
74 垂直CCD
76 受光部
78 読み出しゲート領域
80 シリコン基板
86 N型電荷蓄積領域
88 P型空乏化阻止領域
90 シリコン酸化膜
94 転送電極
96 埋め込みCCD拡散領域
98 チャネルストップ領域
110 インターライン型CCD
114 受光部
118 シリコン酸化膜
122 P型空乏化阻止領域
126 シリコン基板
130 N型電荷蓄積領域
134 垂直CCD
138 転送電極
142 埋め込みCCD拡散領域
150 高濃度P型領域
154 チャネルストップ領域
158 埋め込みチャネルストップ領域
160 プロテクト酸化膜
170 アルミニウム膜
180 プロテクト酸化膜
184 P型エピタキシャル層

Claims (5)

  1. 第1導電型のシリコン基板と、
    前記シリコン基板上に形成された厚さ3〜10nmのシリコン酸化膜と、
    前記シリコン酸化膜と間隔をあけて、前記シリコン基板中に形成された第2導電型の電荷蓄積領域と、
    前記シリコン酸化膜と、前記電荷蓄積領域との間に形成された第1導電型の空乏化阻止領域と
    を備えていることを特徴とする受光素子。
  2. 請求項1記載の受光素子において、
    前記空乏化阻止領域の不純物濃度は、1E19/cm3未満である
    ことを特徴とする受光素子。
  3. 請求項2記載の受光素子において、
    前記空乏化阻止領域の不純物濃度及び厚さは、前記電荷蓄積領域の空乏層が前記シリコン酸化膜と前記シリコン基板との界面に達しない値であり、
    波長が約193nmの光が合計で200J/cm2照射された後の量子効率は、照射前の70%以上である
    ことを特徴とする受光素子。
  4. 請求項1〜請求項3のいずれか1項記載の受光素子において、
    前記電荷蓄積領域は、前記空乏化阻止領域との間に、不純物濃度が1E14〜1E16/cm3の第1導電型の領域を挟んで形成されている
    ことを特徴とする受光素子。
  5. 受光量に応じた信号電荷を生成及び蓄積する受光部を備えた画素をシリコン基板に複数形成した固体撮像装置であって、
    各々の前記画素の前記受光部は、請求項1〜請求項4のいずれか1項記載の受光素子として形成されている
    ことを特徴とする固体撮像装置。
JP2003415506A 2003-12-12 2003-12-12 受光素子、及び固体撮像装置 Pending JP2005175316A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003415506A JP2005175316A (ja) 2003-12-12 2003-12-12 受光素子、及び固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003415506A JP2005175316A (ja) 2003-12-12 2003-12-12 受光素子、及び固体撮像装置

Publications (1)

Publication Number Publication Date
JP2005175316A true JP2005175316A (ja) 2005-06-30

Family

ID=34734983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003415506A Pending JP2005175316A (ja) 2003-12-12 2003-12-12 受光素子、及び固体撮像装置

Country Status (1)

Country Link
JP (1) JP2005175316A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123554A (ja) * 2005-10-28 2007-05-17 Sanyo Electric Co Ltd 紫外線センサ
WO2012169462A1 (ja) * 2011-06-07 2012-12-13 国立大学法人東北大学 フォトダイオード及びその製造方法、フォトダイオードアレイ、分光光度計、並びに固体撮像装置
WO2013128998A1 (ja) * 2012-02-27 2013-09-06 ソニー株式会社 撮像素子および電子機器
JP2017143100A (ja) * 2016-02-08 2017-08-17 三菱電機株式会社 光電変換装置および光電変換装置の製造方法
CN112951932A (zh) * 2019-11-26 2021-06-11 信越半导体株式会社 固体摄像组件用的硅单晶基板及硅磊晶晶圆、以及固体摄像组件

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123554A (ja) * 2005-10-28 2007-05-17 Sanyo Electric Co Ltd 紫外線センサ
WO2012169462A1 (ja) * 2011-06-07 2012-12-13 国立大学法人東北大学 フォトダイオード及びその製造方法、フォトダイオードアレイ、分光光度計、並びに固体撮像装置
US9214489B2 (en) 2011-06-07 2015-12-15 National University Corporation Tohoku University Photodiode and method for producing the same, photodiode array, spectrophotometer and solid-state imaging device
US9568364B2 (en) 2011-06-07 2017-02-14 Tohoku University Photodiode and method for producing the same, photodiode array, spectrophotometer and solid-state imaging device
WO2013128998A1 (ja) * 2012-02-27 2013-09-06 ソニー株式会社 撮像素子および電子機器
JPWO2013128998A1 (ja) * 2012-02-27 2015-07-30 ソニー株式会社 撮像素子および電子機器
US9653509B2 (en) 2012-02-27 2017-05-16 Sony Semiconductor Solutions Corporation Image sensor and electronic device
JP2017143100A (ja) * 2016-02-08 2017-08-17 三菱電機株式会社 光電変換装置および光電変換装置の製造方法
CN112951932A (zh) * 2019-11-26 2021-06-11 信越半导体株式会社 固体摄像组件用的硅单晶基板及硅磊晶晶圆、以及固体摄像组件
CN112951932B (zh) * 2019-11-26 2024-05-14 信越半导体株式会社 固体摄像组件用的硅单晶基板及硅磊晶晶圆、以及固体摄像组件

Similar Documents

Publication Publication Date Title
US9419159B2 (en) Semiconductor light-detecting element
US9972729B2 (en) Photodiode and photodiode array
US8629485B2 (en) Semiconductor photodetection element
US6504158B2 (en) Imaging array minimizing leakage currents
JP5829224B2 (ja) Mosイメージセンサ
US8212327B2 (en) High fill-factor laser-treated semiconductor device on bulk material with single side contact scheme
JP2006237610A (ja) アバランシェフォトダイオードの製造方法
US11973093B2 (en) Visible-to-longwave infrared single photon avalanche photodetector on silicon
US10593724B2 (en) Method of manufacturing a semiconductor device
JP2005175316A (ja) 受光素子、及び固体撮像装置
KR100263474B1 (ko) 고체 촬상 소자 및 그의 제조 방법
JP6194524B2 (ja) ノイズ電流を抑制したフォトダイオード及びそれを形成する方法
Burke et al. CCD soft-X-ray detectors with improved high-and low-energy performance
JP3124451B2 (ja) Ccd固体撮像装置およびその製造方法
TWI837834B (zh) 包括設置於半導體基底中的鍺區的半導體裝置及其形成方法
JPH0897392A (ja) Ccd固体撮像装置およびその製造方法
JP2007115872A (ja) 固体撮像装置およびその製造方法
CN114122039A (zh) 图像传感器的形成方法
CN116613237A (zh) 宽光谱硅单光子探测器及其制备方法
JPH06310702A (ja) 固体撮像装置およびその製造方法
JPH02284479A (ja) 光電変換装置