JP2010103505A - Ｓｏｉ基板の作製方法 - Google Patents

Ｓｏｉ基板の作製方法 Download PDF

Info

Publication number
JP2010103505A
JP2010103505A JP2009216367A JP2009216367A JP2010103505A JP 2010103505 A JP2010103505 A JP 2010103505A JP 2009216367 A JP2009216367 A JP 2009216367A JP 2009216367 A JP2009216367 A JP 2009216367A JP 2010103505 A JP2010103505 A JP 2010103505A
Authority
JP
Japan
Prior art keywords
single crystal
substrate
semiconductor layer
crystal semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009216367A
Other languages
English (en)
Other versions
JP2010103505A5 (ja
Inventor
Atsuo Isobe
敦生 磯部
Junpei Momo
純平 桃
Naoki Okuno
直樹 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009216367A priority Critical patent/JP2010103505A/ja
Publication of JP2010103505A publication Critical patent/JP2010103505A/ja
Publication of JP2010103505A5 publication Critical patent/JP2010103505A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】レーザー光を照射する場合において、十分な特性のＳＯＩ基板を得ることを目的の一とする。又は、レーザー光の照射条件に起因するＳＯＩ基板の特性のばらつきを低減することを目的の一とする。
【解決手段】単結晶半導体基板に加速されたイオンを照射して単結晶半導体基板に脆化領域を形成し、絶縁層を介して単結晶半導体基板とベース基板とを貼り合わせ、脆化領域において単結晶半導体基板を分離して、ベース基板上に半導体層を形成し、熱処理を施して、半導体層中の欠陥を低減させた後、半導体層にレーザー光を照射する。
【選択図】図１

Description

開示する発明は、絶縁層を介して半導体層が設けられた基板の作製方法に関し、特にＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の作製方法に関する。また、上記基板を用いた半導体装置の作製方法に関する。
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層が存在するＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いた集積回路が研究されている。ＳＯＩ基板を用いることで、トランジスタのドレインと基板により形成される寄生容量を小さくすることができるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして大いに注目されている。
ＳＯＩ基板を製造する方法の１つとして、スマートカット（登録商標）法が知られている（例えば、特許文献１参照）。スマートカット法によるＳＯＩ基板の作製方法の概要を以下に説明する。まず、シリコンウエハにイオン注入法を用いて水素イオンを注入し、表面から所定の深さに微小気泡層を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合させる。その後、熱処理を行うことにより、水素イオンが注入されたシリコンウエハの一部が微小気泡層を境に薄膜状に分離し、接合させた別のシリコンウエハ上に単結晶シリコン膜が形成される。
また、このようなスマートカット法を用いて単結晶シリコン層をガラスからなるベース基板上に形成する方法が提案されている（例えば、特許文献２参照）。ガラス基板はシリコンウエハよりも大面積化が容易であり、且つ、安価であるため、主に、液晶表示装置等の製造の際に用いられている。ガラス基板をベース基板として用いることにより、大面積で安価なＳＯＩ基板を作製することが可能となる。
なお、特許文献２では、単結晶シリコン層の結晶品質を改善するために、単結晶シリコン層にレーザー光を照射する方法が開示されている。
特開平０５−２１１１２８号公報 特開２００５−２５２２４４号公報
特許文献２に示されるように、単結晶半導体層にレーザー光を照射することで、耐熱性が低いガラス基板等を用いる場合であっても、単結晶半導体層を溶融させて結晶性を向上させることができる。
ここで、レーザー光の照射による半導体特性の向上を実現するためには、レーザー光の照射による半導体層の部分溶融を実現することが求められる。これは、単結晶を再度成長させるための種となる部分を残存させておく必要があるからに他ならない。なお、上記において部分溶融とは、レーザー光の照射により半導体層が溶融される深さを、下地側界面の深さより浅くする（つまり、半導体層の厚さより浅くする）ことを言う。すなわち、半導体層の上層は溶融して液相となるが、下層は溶融せずに固相のままである状態をいう。
上述のように半導体層を部分溶融とした場合には、溶融領域に存在していた欠陥の大部分は修復されることになるが、非溶融領域における欠陥は修復されずに残ることになる。また、部分溶融時の熱の影響により、溶融領域と非溶融領域の境界付近に結晶欠陥が集中するという現象が発生する。非溶融領域やその界面付近に残存するこのような欠陥は、最終的な半導体装置の特性向上を妨げる要因となるため、問題である。
また、単結晶半導体層の特性を十分に確保するためには、上述の非溶融領域が十分に小さくなるような最適なエネルギー密度のレーザー光を照射することが必要になるが、レーザー光のエネルギー密度には時間的なばらつきが存在するため、常に一定の条件でレーザー光を照射することは困難である。このため、レーザー光のエネルギー密度ばらつきに起因して、ＳＯＩ基板の特性にばらつきが生じ、結果として、完成した半導体装置の特性もばらついてしまうという問題が発生していた。
上記問題に鑑み、開示する発明の一態様では、レーザー光を照射する場合において、十分な特性のＳＯＩ基板を得ることを目的の一とする。又は、レーザー光の照射条件に起因するＳＯＩ基板の特性のばらつきを低減することを目的の一とする。
開示する発明では、比較的低温の熱処理と、その後のレーザー照射処理とを組み合わせて用いる。課題を解決するためのより具体的な方法は以下の通りである。
開示する発明の一態様は、単結晶半導体基板に加速されたイオンを照射して単結晶半導体基板に脆化領域を形成し、絶縁層を介して単結晶半導体基板とベース基板とを貼り合わせ、脆化領域において単結晶半導体基板を分離して、ベース基板上に半導体層を形成し、熱処理を施して、半導体層中の欠陥を低減させた後、半導体層にレーザー光を照射することを特徴としている。
上記において、ベース基板上の半導体層をエッチングした後、熱処理を施すことができる。また、熱処理によって、単結晶半導体基板を分離すると共に、半導体層中の欠陥を低減させることとしても良い。また、レーザー光の照射は、半導体層を部分溶融させる光強度で行うことが好ましい。
また、上記において、ベース基板として、ガラス基板を用いることができる。また、熱処理の温度を６８０℃以上、好ましくは７００℃以上、且つベース基板の歪み点未満とすると良い。また、レーザー光の照射によって半導体層表面の平坦性を向上させると共に、半導体層中の欠陥を低減させることができる。
また、上記単結晶半導体基板として単結晶シリコン基板を用い、熱処理後の半導体層において、ラマンスペクトルのピークの波数が５２０ｃｍ−１以上５２１ｃｍ−１以下となり、且つそのピークの半値全幅が３．５ｃｍ−１以下となるように熱処理を施すことが好ましい。
なお、本明細書において単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同じ方向を向いている結晶のことをいい、かつ結晶と結晶との間に結晶粒界が存在しない結晶である。なお、本明細書では、結晶欠陥やダングリグボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶であるものは単結晶とする。また、単結晶半導体層の再単結晶化とは、単結晶構造の半導体層が、その単結晶構造と異なる状態（例えば、液相状態）を経て、再び単結晶構造になることをいう。あるいは、単結晶半導体層の再単結晶化とは、単結晶半導体層を再結晶化して、単結晶半導体層を形成するということもできる。
また、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び表示装置は全て半導体装置に含まれる。
また、本明細書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等がある。
開示する発明の一態様では、あらかじめ十分に結晶欠陥を低減した半導体層に対してレーザー光を照射するため、部分溶融となるレーザー光を照射する場合においても十分な特性のＳＯＩ基板を得ることができる。又は、レーザー光の照射エネルギー密度を下げた場合であっても同等の特性の半導体層を得ることができるため、レーザー光のエネルギー密度ばらつきに起因するＳＯＩ基板の特性ばらつきを低減することが可能である。
ＳＯＩ基板の作製方法の一例を示す断面図である。 ＳＯＩ基板の作製方法の一例を示す断面図である。 ＳＯＩ基板の作製方法の別の一例を示す断面図である。 ＳＯＩ基板の作製方法の別の一例を示す断面図である。 トランジスタの作製方法の一例を示す断面図である。 トランジスタの作製方法の一例を示す断面図である。 トランジスタの平面図及び断面図である。 半導体装置を用いた電子機器を示す図である。 半導体装置を用いた電子機器を示す図である。 実施例に係る実験結果を示す図である。
実施の形態について、図面を用いて以下に説明する。但し、発明は以下に示す実施の形態の記載内容に限定されず、その趣旨から逸脱することなく形態及び詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することができる。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、半導体基板（ＳＯＩ基板）の作製方法の一例に関して図面を参照して説明する。具体的には、ベース基板上に単結晶半導体層が設けられた半導体基板を作製する場合について説明する。
まず、ベース基板１００と単結晶半導体基板１１０とを準備する（図１（Ａ）、図１（Ｂ）参照）。
ベース基板１００としては、絶縁体でなる基板を用いることができる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。なお、上記ガラス基板においては、一般に、酸化ホウ素（Ｂ２Ｏ３）を多く含有させることでガラスの耐熱性が向上するが、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いると良い。Ｂ２Ｏ３よりＢａＯが多く含まれるガラス基板は、例えば、歪み点を７２０℃以上とすることが可能であるから、これを用いることで、高温の熱処理が容易になる。他にも、ベース基板１００として単結晶半導体基板（例えば、単結晶シリコン基板等）を用いてもよい。本実施の形態では、ベース基板１００としてガラス基板を用いる場合について説明する。ベース基板１００として大面積化が可能で安価なガラス基板を用いることにより、低コスト化を図ることができる。
上記ベース基板１００に関しては、その表面をあらかじめ洗浄しておくことが好ましい。具体的には、ベース基板１００に対して、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）、オゾン水（Ｏ３水）などを用いて超音波洗浄を行う。このような洗浄処理を行うことによって、ベース基板１００表面の平坦性向上や、ベース基板１００表面に残存する研磨粒子の除去などが可能である。
単結晶半導体基板１１０としては、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第１４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板も用いることができる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、単結晶半導体基板１１０の形状は円形に限られず、例えば、矩形等に加工して用いることも可能である。また、単結晶半導体基板１１０は、ＣＺ法やＦＺ（フローティングゾーン）法を用いて作製することができる。
汚染物除去の観点からは、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）、オゾン水（Ｏ３水）などを用いて単結晶半導体基板１１０の表面を洗浄しておくことが好ましい。また、希フッ酸とオゾン水を交互に吐出して洗浄してもよい。
次に、単結晶半導体基板１１０の表面から所定の深さに結晶構造が損傷された脆化領域１１２を形成し、その後、絶縁層１１４を介してベース基板１００と単結晶半導体基板１１０とを貼り合わせる（図１（Ｃ）、図１（Ｄ）参照）。
脆化領域１１２は、運動エネルギーを有する水素等のイオンを単結晶半導体基板１１０に照射することにより形成することができる。
絶縁層１１４は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁層を単層で、又は積層させて形成することができる。これらの膜は、熱酸化法、ラジカル酸化法、ＣＶＤ法、スパッタリング法等を用いて形成することができる。
本明細書中において、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は、１００原子％を超えない。
なお、単結晶半導体基板１１０とベース基板１００との貼り合わせを行う前には、単結晶半導体基板１１０上に形成された絶縁層１１４と、ベース基板１００の表面処理を行うことが好ましい。
表面処理としては、プラズマ処理、オゾン処理、メガソニック洗浄、２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）又はこれらの方法を組み合わせて行うことができる。特に、絶縁層１１４、ベース基板１００の少なくとも一方の表面にプラズマ処理を行った後に、オゾン処理、メガソニック洗浄、２流体洗浄等を行うことによって、絶縁層１１４、ベース基板１００表面の有機物等のゴミを除去し、表面を親水化することができる。その結果、絶縁層１１４とベース基板１００の接合強度を向上させることができる。
ここで、オゾン処理の一例を説明する。例えば、酸素を含む雰囲気下で紫外線（ＵＶ）を照射することにより、被処理体表面にオゾン処理を行うことができる。酸素を含む雰囲気下で紫外線を照射するオゾン処理は、ＵＶオゾン処理または紫外線オゾン処理などとも言われる。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光と２００ｎｍ以上の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることができる。紫外線のうち１８０ｎｍ未満の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることもできる。
酸素を含む雰囲気下で、２００ｎｍ未満の波長を含む光および２００ｎｍ以上の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ１ｎｍ）→Ｏ（３Ｐ）＋Ｏ（３Ｐ） ・・・ （１）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３ ・・・ （２）
Ｏ３＋ｈν（λ２ｎｍ）→Ｏ（１Ｄ）＋Ｏ２ ・・・ （３）
上記反応式（１）において、酸素（Ｏ２）を含む雰囲気下で２００ｎｍ未満の波長（λ１ｎｍ）を含む光（ｈν）を照射することにより基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（２）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。そして、反応式（３）において、生成されたオゾン（Ｏ３）を含む雰囲気下で２００ｎｍ以上の波長（λ２ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素Ｏ（１Ｄ）が生成される。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともに、２００ｎｍ以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射（λ１＝１８５ｎｍ、λ２＝２５４ｎｍ）により行うことができる。
また、酸素を含む雰囲気下で、１８０ｎｍ未満の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ（３Ｐ） ・・・ （４）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３ ・・・ （５）
Ｏ３＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ２ ・・・ （６）
上記反応式（４）において、酸素（Ｏ２）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光を照射することにより、励起状態の一重項酸素Ｏ（１Ｄ）と基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（５）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。反応式（６）において、生成されたオゾン（Ｏ３）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射（λ３＝１７２ｎｍ）により行うことができる。
２００ｎｍ未満の波長を含む光により被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたはオゾンから生成された一重項酸素により被処理体表面に付着する有機物、または化学結合を切断した有機物などを酸化分解して除去することができる。上記のようなオゾン処理を行うことで、被処理体表面の親水性および清浄性を高めることができ、接合を良好に行うことができる。
酸素を含む雰囲気下で紫外線を照射することによりオゾンが生成される。オゾンは、被処理体表面に付着する有機物の除去に効果を奏する。また、一重項酸素も、オゾンと同等またはそれ以上に、被処理体表面に付着する有機物の除去に効果を奏する。オゾン及び一重項酸素は、活性状態にある酸素の例であり、総称して活性酸素とも言われる。上記反応式等で説明したとおり、一重項酸素を生成する際にオゾンが生じる、またはオゾンから一重項酸素を生成する反応もあるため、ここでは一重項酸素が寄与する反応も含めて、便宜的にオゾン処理と称する。
次に、熱処理を行い脆化領域１１２にて分離することにより、ベース基板１００上に、絶縁層１１４を介して単結晶半導体層１１６を設ける（図１（Ｅ）参照）。
熱処理を行うことで、脆化領域１１２に形成されている微小な孔には添加された元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域１１２には亀裂が生じるため、脆化領域１１２に沿って単結晶半導体基板１１０が分離する。絶縁層１１４はベース基板１００に接合しているため、ベース基板１００上には単結晶半導体基板１１０から分離された単結晶半導体層１１６が残存する。
この段階において、単結晶半導体層１１６中（その表面を含む。以下において同じ。）には、イオンの照射工程や単結晶半導体層１１６の分離工程などに起因する多数の欠陥が存在している。したがって、この状態の単結晶半導体層１１６にレーザー光の照射処理を行ったとしても、単結晶半導体層１１６中の欠陥を十分に低減して、特性を向上させることは困難である。そこで、開示する発明の一態様では、レーザー光の照射処理を行う前に熱処理を行うことで、単結晶半導体層１１６中の欠陥を十分に低減させた単結晶半導体層１１８を形成する（図１（Ｆ）参照）。
具体的には、６８０℃以上、好ましくは７００℃以上の温度条件にて熱処理を行う。ベース基板１００としてガラス基板を用いる場合には、その耐熱温度によって温度の上限を決定することができるが、その基準としては歪み点を用いることが好ましい。すなわち、ガラス基板を用いる場合には６８０℃以上、歪み点未満の温度条件にて上記熱処理を行えばよい。熱処理の時間は適宜設定すればよいが、十分な欠陥低減を実現するためには、１時間以上、好ましくは３時間以上とする。
ここで、上記の熱処理は、拡散炉、抵抗加熱炉等の加熱炉、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などを用いて行うことができる。
なお、本実施の形態においては、単結晶半導体層１１６の分離に係る熱処理と、単結晶半導体層１１６中の欠陥低減に係る熱処理とを別の工程で行う例について示しているが、開示する発明の一態様はこれに限定して解釈されない。単結晶半導体層１１６の分離に係る熱処理と、単結晶半導体層１１６中の欠陥低減に係る熱処理とを同一の工程で行っても良い。この場合、単結晶半導体層１１６の分離に係る熱処理の温度と、単結晶半導体層１１６中の欠陥低減に係る熱処理の温度とを同じくしても良いし、異ならせても良い。上記熱処理を同一の工程で行うことにより、生産性の向上、単結晶半導体層１１６の汚染防止などに極めて大きな効果がある。
さらに、本実施の形態においては、単結晶半導体層１１６の分離に係る熱処理の直後に、単結晶半導体層１１６中の欠陥低減に係る熱処理を行っているが、開示する発明の一態様はこれに限定して解釈されない。単結晶半導体層１１６の分離に係る熱処理後にエッチング処理を施して、単結晶半導体層１１６表面の欠陥が多い領域を除去しても良いし、単結晶半導体層１１６表面の平坦性を向上させても良い。単結晶半導体層１１６表面の欠陥が多い領域の除去は、熱処理時間低減などに効果がある。また、単結晶半導体層１１６表面の平坦性向上は、半導体素子特性のばらつき低減や、ゲート絶縁膜の耐圧向上などに効果がある。なお、上記エッチング処理としては、ウエットエッチング又はドライエッチングのいずれを用いても良い。
次に、単結晶半導体層１１８の表面にレーザー光１３２を照射することによって、さらに欠陥を低減させた単結晶半導体層１２０を形成する（図２（Ａ）、図２（Ｂ）参照）。レーザー光の照射雰囲気に特に限定はないが、不活性雰囲気下や減圧雰囲気下で行うことにより、大気雰囲気下で行う場合より単結晶半導体層１２０の表面の平坦性を向上させることが出来る。
開示する発明の一態様では、熱処理によって単結晶半導体層１１８中の欠陥は十分に低減されているが、それでもなお、単結晶半導体層１１８中には欠陥が残存している可能性がある。上記レーザー光の照射処理は、このような欠陥を修復すべく行われるものである。図２（Ａ）に示すように単結晶半導体層１１８の表面にレーザー光１３２を照射して、少なくとも単結晶半導体層１１８の表層部を溶融させることにより、さらに欠陥を低減した単結晶半導体層１２０を形成することができる。また、単結晶半導体層１１８の表層部を溶融させることにより、欠陥の低減と共に、表面の平坦化を図ることができる。
なお、レーザー光１３２の照射による単結晶半導体層１１８の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下するためである。一方、部分溶融では、溶融されていない固相部分に基づいて結晶成長を行わせることができるため、単結晶半導体層１１８を完全に溶融させる場合と比較して結晶品位を向上させることができる。また、絶縁層１１４からの酸素や窒素等の取り込みを抑制することができる。なお、完全溶融とは、単結晶半導体層１１８が絶縁層１１４との界面まで溶融され、液体状態になることをいう。
上記レーザー光の照射には、パルス発振レーザーを用いることが好ましい。これは、瞬間的かつ高エネルギーのパルスレーザー光によって、部分溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましいがこれに限定して解釈されない。上述のパルス発振レーザーの発振器としては、Ａｒレーザー、Ｋｒレーザー、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザー等の発振器がある。なお、部分溶融させることが可能であれば、連続発振レーザーを使用しても良い。連続発振レーザーの発振器としては、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等の発振器がある。
レーザー光１３２の波長としては、単結晶半導体層１１８に吸収される波長を選択する必要がある。その波長は、レーザー光に対する単結晶半導体層１１８の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定すればよい。例えば、２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。また、レーザー光１３２のエネルギー密度は、レーザー光１３２の波長、レーザー光に対する単結晶半導体層１１８の表皮深さ、単結晶半導体層１１８の膜厚などを考慮して決定することができる。レーザー光１３２のエネルギー密度は、例えば、３００ｍＪ／ｃｍ２以上１０００ｍＪ／ｃｍ２以下の範囲とすればよい。なお、上記エネルギー密度の範囲は、パルス発振レーザーとしてＸｅＣｌエキシマレーザー（波長：３０８ｎｍ）を用いた場合の一例である。
レーザー光１３２の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気やアルゴン雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中でレーザー光１３２を照射するには、気密性のあるチャンバー内でレーザー光１３２を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、レーザー光１３２の被照射面に窒素ガスなどの不活性ガスを吹き付けることで、不活性雰囲気を形成することもできる。
なお、窒素などの不活性雰囲気で行うほうが、大気雰囲気よりも単結晶半導体層１２０の平坦性を向上させる効果は高い。また、大気雰囲気よりも不活性雰囲気のほうがクラックやリッジの発生を抑える効果が高く、レーザー光１３２の使用可能なエネルギー密度の範囲が広くなる。なお、レーザー光１３２の照射は、減圧雰囲気で行ってもよい。減圧雰囲気でレーザー光１３２を照射した場合には、不活性雰囲気における照射と同等の効果を得ることができる。
本実施の形態においては示していないが、上述のようにレーザー光１３２を照射した後には、単結晶半導体層１２０の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層１２０の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせて用いればよい。
以上の工程により、極めて良好な特性のＳＯＩ基板を得ることができる。
開示する発明の一態様では、レーザー光の照射処理の前に、熱処理によって単結晶半導体層中の欠陥低減を図っている。これにより、部分溶融とする場合であっても、十分な特性を備えたＳＯＩ基板を得ることができる。また、あらかじめ欠陥を十分に低減しておくことにより、溶融領域と非溶融領域の境界付近に結晶欠陥が集中するという現象を緩和することができる。
また、レーザー光の照射処理の前に欠陥を十分に低減しているため、照射するレーザー光のエネルギー密度が多少ばらつく場合であっても、半導体層の特性に与える影響を抑えることができる。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態又は実施例で示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、半導体基板（ＳＯＩ基板）の作製方法の別の一例に関して図面を参照して説明する。
まず、ベース基板１００を準備する（図３（Ａ）参照）。ベース基板１００の詳細に関しては、実施の形態１を参照することができるため、ここでは省略する。
次に、ベース基板１００の表面に窒素含有層１０２（例えば、窒化シリコン膜（ＳｉＮｘ）や窒化酸化シリコン膜（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の窒素を含有する絶縁膜）を形成する（図３（Ｂ）参照）。
本実施の形態において形成される窒素含有層１０２は、後に単結晶半導体層を貼り合わせるための層（接合層）となる。また、窒素含有層１０２は、ベース基板に含まれるナトリウム（Ｎａ）等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層として機能する。
上述のように、本実施の形態においては窒素含有層１０２を接合層として用いるため、その表面が所定の平坦性を有するように窒素含有層１０２を形成することが好ましい。具体的には、表面の平均面粗さ（Ｒａ）が０．５ｎｍ以下、自乗平均粗さ（Ｒｍｓ）が０．６０ｎｍ以下、より好ましくは、平均面粗さが０．３５ｎｍ以下、自乗平均粗さが０．４５ｎｍ以下となるように窒素含有層１０２を形成する。膜厚は、１０ｎｍ以上２００ｎｍ以下とすることが好ましく、５０ｎｍ以上１００ｎｍ以下の範囲とするとより好ましい。このように、表面の平坦性を高めておくことにより、単結晶半導体層の接合不良を防止することができる。
次に、単結晶半導体基板１１０を準備する（図３（Ｃ）参照）。なお、本実施の形態においては、上記ベース基板１００に関する工程の後に、以下の単結晶半導体基板１１０に関する工程を行う構成を取っているが、これは説明の便宜上のものであり、開示する発明がこの順序に限定して解釈されるものではない。また、単結晶半導体基板１１０の詳細に関しては、実施の形態１を参照することができるため、ここでは省略する。
汚染物除去の観点からは、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）、オゾン水（Ｏ３水）などを用いて単結晶半導体基板１１０の表面を洗浄しておくことが好ましい。また、希フッ酸とオゾン水を交互に吐出して洗浄してもよい。
次に、単結晶半導体基板１１０の表面に酸化膜１１５を形成する（図３（Ｄ）参照）。
酸化膜１１５は、例えば、酸化シリコン膜、酸化窒化シリコン膜等を単層で、又は積層させて形成することができる。上記酸化膜１１５の作製方法としては、熱酸化法、ＣＶＤ法、スパッタリング法などがある。また、ＣＶＤ法を用いて酸化膜１１５を形成する場合には、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて酸化シリコン膜を形成すると良い。
本実施の形態では、単結晶半導体基板１１０に熱酸化処理を行うことにより酸化膜１１５（ここでは、ＳｉＯｘ膜：ｘ＞０）を形成する。熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。
例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中で単結晶半導体基板１１０に熱酸化処理を行うことにより、塩素酸化された酸化膜１１５を形成することができる。この場合、酸化膜１１５は、塩素原子を含有した膜となる。
酸化膜１１５中に含有された塩素原子は、酸化膜１１５に歪みを形成する。その結果、酸化膜１１５の水分に対する吸収割合が向上し、拡散速度が増大する。つまり、酸化膜１１５表面に水分が存在する場合に、当該表面に存在する水分を酸化膜１１５中に素早く吸収させ、拡散させることができる。
また、酸化膜１１５に塩素原子を含有させることによって、外因性不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を捕集して単結晶半導体基板１１０が汚染されることを防止できる。また、ベース基板と貼り合わせた後に、ベース基板からのＮａ等の不純物を固定して、単結晶半導体基板１１０が汚染されることを防止できる。
なお、酸化膜１１５に含有させるハロゲン原子は塩素原子に限られない。酸化膜１１５にはフッ素原子を含有させてもよい。単結晶半導体基板１１０表面をフッ素酸化する方法としては、ＨＦ溶液に浸漬させた後に酸化性雰囲気中で熱酸化処理を行う方法や、ＮＦ３を酸化性雰囲気に添加して熱酸化処理を行う方法などがある。
次に、電界で加速されたイオン１３０を単結晶半導体基板１１０に照射することで、単結晶半導体基板１１０の所定の深さに結晶構造が損傷した脆化領域１１２を形成する（図３（Ｅ）参照）。脆化領域１１２が形成される領域の深さは、イオン１３０の運動エネルギー、質量と電荷、イオン１３０の入射角などによって調節することができる。また、脆化領域１１２は、イオン１３０の平均侵入深さとほぼ同じ深さの領域に形成される。このため、イオン１３０を添加する深さで、単結晶半導体基板１１０から分離される単結晶半導体層の厚さを調節することができる。例えば、単結晶半導体層の厚さが、１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下程度となるように平均侵入深さを調節すれば良い。
上記イオンの照射処理は、イオンドーピング装置やイオン注入装置を用いて行うことができる。イオンドーピング装置の代表例としては、プロセスガスをプラズマ励起して生成された全てのイオン種を被処理体に照射する非質量分離型の装置がある。当該装置では、プラズマ中のイオン種を質量分離しないで被処理体に照射することになる。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置では、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する。
本実施の形態では、イオンドーピング装置を用いて、水素を単結晶半導体基板１１０に添加する例について説明する。ソースガスとしては水素を含むガスを用いる。照射するイオンについては、Ｈ３ ＋の比率が高まるようにすると良い。具体的には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の総量に対してＨ３ ＋の割合が５０％以上（より好ましくは８０％以上）となるようにする。Ｈ３ ＋の割合を高めることで、イオン照射の効率を向上させることができる。
なお、イオンドーピング装置を用いた場合には、重金属も同時に添加されるおそれがあるが、ハロゲン原子を含有する酸化膜１１５を介してイオンの照射を行うことによって、上述したように、これら重金属による単結晶半導体基板１１０の汚染を防ぐことができる。
次に、ベース基板１００の表面と単結晶半導体基板１１０の表面とを対向させ、窒素含有層１０２の表面と酸化膜１１５の表面とを接合させる（図３（Ｆ）参照）。
ここでは、ベース基板１００と単結晶半導体基板１１０を窒素含有層１０２と酸化膜１１５とを介して密着させた後、単結晶半導体基板１１０の一箇所に１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下程度の圧力を加える。すると、圧力を加えた部分から窒素含有層１０２と酸化膜１１５とが接合しはじめ、自発的に接合が形成されて全面におよぶ。この接合工程には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。
なお、ベース基板１００と単結晶半導体基板１１０との貼り合わせを行う前に、単結晶半導体基板１１０上に形成された酸化膜１１５と、ベース基板１００上に形成された窒素含有層１０２の表面処理を行うことが好ましい。表面処理としては、プラズマ処理、オゾン処理、メガソニック洗浄、２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）又はこれらの組み合わせを用いることができる。特に、窒素含有層１０２、酸化膜１１５の少なくとも一方の表面にプラズマ処理を行った後、オゾン処理、メガソニック洗浄、２流体洗浄等を行うことによって、窒素含有層１０２や酸化膜１１５の表面の有機物等のゴミを除去し、親水化することができる。その結果、窒素含有層１０２と酸化膜１１５との接合強度を向上させることができる。表面処理の詳細については、実施の形態１を参照すればよい。
また、窒素含有層１０２と酸化膜１１５とを接合させた後には、接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域１１２における分離が生じない温度（例えば、室温以上４００℃未満）とする。また、この温度範囲で加熱しながら、窒素含有層１０２と酸化膜１１５とを接合させてもよい。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。
次に、熱処理を行って単結晶半導体基板１１０を脆化領域１１２にて分離することにより、ベース基板１００上に、窒素含有層１０２及び酸化膜１１５を介して単結晶半導体層１１６を形成する（図３（Ｇ）参照）。
上記の熱処理によって、脆化領域１１２に形成されている微小な孔には添加された元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域１１２には亀裂が生じるため、脆化領域１１２に沿って単結晶半導体基板１１０が分離する。酸化膜１１５はベース基板１００上の窒素含有層１０２に接合しているため、ベース基板１００上には単結晶半導体基板１１０から分離された単結晶半導体層１１６が残存する。
この段階において、単結晶半導体層１１６中（その表面を含む。以下において同じ。）には、イオンの照射工程や単結晶半導体層１１６の分離工程などに起因する多数の欠陥が存在している。したがって、この状態の単結晶半導体層１１６にレーザー光の照射処理を行ったとしても、単結晶半導体層１１６中の欠陥を十分に低減して、特性を向上させることは困難である。そこで、開示する発明の一態様では、レーザー光の照射処理を行う前に熱処理を行うことで、単結晶半導体層１１６中の欠陥を十分に低減させた単結晶半導体層１１８を形成する（図４（Ａ）参照）。上記熱処理の詳細については実施の形態１を参照することができるため、ここでは省略する。
次に、単結晶半導体層１１８の表面にレーザー光１３２を照射することによって、さらに欠陥を低減させた単結晶半導体層１２０を形成する（図４（Ｂ）、図４（Ｃ）参照）。レーザー光の照射雰囲気に特に限定はないが、不活性雰囲気下や減圧雰囲気下で行うことにより、大気雰囲気下で行う場合より単結晶半導体層１２０の表面の平坦性を向上させることが出来る。
開示する発明の一態様においては、熱処理によって単結晶半導体層１１８中の欠陥は十分に低減されているが、それでもなお、単結晶半導体層１１８中には欠陥が残存している可能性がある。上記レーザー光の照射処理は、このような欠陥を修復すべく行われるものである。図４（Ｂ）に示すように単結晶半導体層１１８の表面にレーザー光１３２を照射して、少なくとも単結晶半導体層１１８の表層部を溶融させることにより、さらに欠陥を低減した単結晶半導体層１２０を形成することができる。また、単結晶半導体層１１８の表層部を溶融させることにより、欠陥の低減と共に、表面の平坦化を図ることができる。なお、レーザー光の照射処理のその他の詳細については実施の形態１を参照すればよい。
本実施の形態においては示していないが、上述のようにレーザー光１３２を照射した後には、単結晶半導体層１２０の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層１２０の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせて用いればよい。
以上の工程により、極めて良好な特性のＳＯＩ基板を得ることができる。
開示する発明の一態様では、レーザー光の照射処理の前に、熱処理によって単結晶半導体層中の欠陥低減を図っている。これにより、部分溶融とする場合であっても、十分な特性のＳＯＩ基板を得ることができる。また、あらかじめ欠陥を十分に低減しておくことにより、溶融領域と非溶融領域の境界付近に結晶欠陥が集中するという現象を緩和することができる。
また、レーザー光の照射処理の前に欠陥を十分に低減しているため、照射するレーザー光のエネルギー密度が多少ばらつく場合であっても、半導体層の特性に与える影響を抑えることができる。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態又は実施例で示す構成と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、図５乃至７を参照して、上述の半導体基板を用いた半導体装置の作製方法について説明する。ここでは、半導体装置の一例として複数のトランジスタからなる半導体装置の作製方法について説明することとする。なお、以下において示すトランジスタを組み合わせて用いることで、様々な半導体装置を形成することができる。
図５（Ａ）は、実施の形態１により作製した半導体基板の断面図である。
半導体層５００（実施の形態１における単結晶半導体層１２０に対応）には、ＴＦＴのしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物、又はリン、砒素などのｎ型不純物を添加しても良い。不純物を添加する領域、および添加する不純物の種類は、適宜変更することができる。例えば、ｎチャネル型ＴＦＴの形成領域にｐ型不純物を添加し、ｐチャネル型ＴＦＴの形成領域にｎ型不純物を添加する。上述の不純物を添加する際には、ドーズ量が１×１０１５／ｃｍ２以上１×１０１７／ｃｍ２以下程度となるように行えばよい。その後、半導体層５００を島状に分離して、半導体膜５０２、及び半導体膜５０４を形成する（図５（Ｂ）参照）。
次に、半導体膜５０２と半導体膜５０４を覆うように、ゲート絶縁膜５０６を形成する（図５（Ｃ）参照）。ここでは、プラズマＣＶＤ法を用いて、酸化シリコン膜を単層で形成することとする。その他にも、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜を、単層構造又は積層構造で形成することによりゲート絶縁膜５０６としても良い。
プラズマＣＶＤ法以外の作製方法としては、スパッタリング法や、高密度プラズマ処理による酸化または窒化による方法が挙げられる。高密度プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などガスの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化または窒化することにより、１ｎｍ以上２０ｎｍ以下、望ましくは２ｎｍ以上１０ｎｍ以下の絶縁膜を半導体膜に接するように形成する。
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応であるため、ゲート絶縁膜５０６と半導体膜５０２及び半導体膜５０４との界面準位密度をきわめて低くすることができる。また、高密度プラズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また、半導体膜が単結晶であるため、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させる場合であっても、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。このように、高密度プラズマ処理により形成された絶縁膜をトランジスタのゲート絶縁膜の一部または全部に用いることで、特性のばらつきを抑制することができる。
又は、半導体膜５０２と半導体膜５０４を熱酸化させることで、ゲート絶縁膜５０６を形成するようにしても良い。このように、熱酸化を用いる場合には、ある程度の耐熱性を有するガラス基板を用いることが必要である。
なお、水素を含むゲート絶縁膜５０６を形成し、その後、３５０℃以上４５０℃以下の温度による加熱処理を行うことで、ゲート絶縁膜５０６中に含まれる水素を半導体膜５０２及び半導体膜５０４中に拡散させるようにしても良い。この場合、ゲート絶縁膜５０６として、プラズマＣＶＤ法を用いた窒化シリコン又は窒化酸化シリコンを用いることができる。このように、半導体膜５０２及び半導体膜５０４に水素を供給することで、半導体膜５０２中、半導体膜５０４中、ゲート絶縁膜５０６と半導体膜５０２の界面、及びゲート絶縁膜５０６と半導体膜５０４の界面における欠陥を効果的に低減することができる。
次に、ゲート絶縁膜５０６上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、半導体膜５０２の上方に電極５０８を、半導体膜５０４の上方に電極５１０を形成する（図５（Ｄ）参照）。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて形成することができる。また、上記金属を主成分とする合金材料を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体に導電性を付与する不純物元素をドーピングした多結晶シリコンなど、半導体材料を用いて形成しても良い。
本実施の形態では電極５０８及び電極５１０を単層の導電膜で形成しているが、半導体装置は該構成に限定されない。電極５０８及び電極５１０は積層された複数の導電膜で形成されていても良い。２層構造とする場合には、例えば、モリブデン膜、チタン膜、窒化チタン膜等を下層に用い、上層にはアルミニウム膜などを用いればよい。３層構造の場合には、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造や、チタン膜とアルミニウム膜とチタン膜の積層構造などを採用するとよい。
なお、電極５０８及び電極５１０を形成する際に用いるマスクは、酸化シリコンや窒化酸化シリコン等の材料を用いて形成してもよい。この場合、酸化シリコン膜や窒化酸化シリコン膜等をパターニングしてマスクを形成する工程が加わるが、レジスト材料と比較して、エッチング時におけるマスクの膜減りが少ないため、より正確な形状の電極５０８及び電極５１０を形成することができる。また、マスクを用いずに、液滴吐出法を用いて選択的に電極５０８及び電極５１０を形成しても良い。ここで、液滴吐出法とは、所定の組成物を含む液滴を吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節し、所望のテーパー形状を有するように導電膜をエッチングすることで、電極５０８及び電極５１０を形成することもできる。また、テーパー形状は、マスクの形状によって制御することもできる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素、四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄、弗化窒素などのフッ素系ガス、又は酸素などを適宜用いることができる。
次に、電極５０８及び電極５１０をマスクとして、一導電型を付与する不純物元素を半導体膜５０２、半導体膜５０４に添加する（図６（Ａ）参照）。本実施の形態では、半導体膜５０２にｎ型を付与する不純物元素（例えばリンまたはヒ素）を、半導体膜５０４にｐ型を付与する不純物元素（例えばボロン）を添加する。なお、ｎ型を付与する不純物元素を半導体膜５０２に添加する際には、ｐ型の不純物が添加される半導体膜５０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体膜５０４に添加する際には、ｎ型の不純物が添加される半導体膜５０２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。又は、半導体膜５０２及び半導体膜５０４に、ｐ型を付与する不純物元素又はｎ型を付与する不純物元素の一方を添加した後、一方の半導体膜のみに、より高い濃度でｐ型を付与する不純物元素又はｎ型を付与する不純物元素の他方を添加するようにしても良い。上記不純物の添加により、半導体膜５０２に不純物領域５１２、半導体膜５０４に不純物領域５１４が形成される。
次に、電極５０８の側面にサイドウォール５１６を、電極５１０の側面にサイドウォール５１８を形成する（図６（Ｂ）参照）。サイドウォール５１６及びサイドウォール５１８は、例えば、ゲート絶縁膜５０６、電極５０８及び電極５１０を覆うように新たに絶縁膜を形成し、垂直方向を主体とした異方性エッチングにより、該絶縁膜を部分的にエッチングすることで形成することができる。なお、上記の異方性エッチングにより、ゲート絶縁膜５０６を部分的にエッチングしても良い。サイドウォール５１６及びサイドウォール５１８を形成するための絶縁膜としては、プラズマＣＶＤ法やスパッタリング法等を用いて、シリコン、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、有機材料などを含む膜を、単層構造又は積層構造で形成すれば良い。本実施の形態では、膜厚１００ｎｍの酸化シリコン膜をプラズマＣＶＤ法によって形成する。また、エッチングガスとしては、ＣＨＦ３とヘリウムの混合ガスを用いることができる。なお、サイドウォール５１６及びサイドウォール５１８を形成する工程は、これらに限定されるものではない。
次に、ゲート絶縁膜５０６、電極５０８及び電極５１０、サイドウォール５１６及びサイドウォール５１８をマスクとして、半導体膜５０２、半導体膜５０４に一導電型を付与する不純物元素を添加する（図６（Ｃ）参照）。なお、半導体膜５０２、半導体膜５０４には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。ここで、ｎ型を付与する不純物元素を半導体膜５０２に添加する際には、ｐ型の不純物が添加される半導体膜５０４はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。また、ｐ型を付与する不純物元素を半導体膜５０４に添加する際には、ｎ型の不純物が添加される半導体膜５０２はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。
上記不純物元素の添加により、半導体膜５０２に、一対の高濃度不純物領域５２０と、一対の低濃度不純物領域５２２と、チャネル形成領域５２４とが形成される。また、上記不純物元素の添加により、半導体膜５０４に、一対の高濃度不純物領域５２６と、一対の低濃度不純物領域５２８と、チャネル形成領域５３０とが形成される。高濃度不純物領域５２０、高濃度不純物領域５２６はソース又はドレインとして機能し、低濃度不純物領域５２２、低濃度不純物領域５２８はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。
なお、半導体膜５０２上に形成されたサイドウォール５１６と、半導体膜５０４上に形成されたサイドウォール５１８は、キャリアが移動する方向（いわゆるチャネル長に平行な方向）の長さが同じになるように形成しても良いが、異なるように形成しても良い。ｐチャネル型トランジスタとなる半導体膜５０４上のサイドウォール５１８は、ｎチャネル型トランジスタとなる半導体膜５０２上のサイドウォール５１６よりも大きく形成すると良い。なぜならば、ｐチャネル型トランジスタにおいてソース及びドレインを形成するために注入されるボロンは拡散しやすく、短チャネル効果を誘起しやすいためである。ｐチャネル型トランジスタにおいて、サイドウォール５１８の長さをより大きくすることで、ソース及びドレインに高濃度のボロンを添加することが可能となり、ソース及びドレインを低抵抗化することができる。
ソース及びドレインをさらに低抵抗化するために、半導体膜５０２及び半導体膜５０４の一部をシリサイド化したシリサイド層を形成しても良い。シリサイド化は、半導体膜に金属を接触させ、加熱処理（例えば、ＧＲＴＡ法、ＬＲＴＡ法等）により、半導体膜中の珪素と金属とを反応させて行う。シリサイド層としては、コバルトシリサイド又はニッケルシリサイドを用いれば良い。半導体膜５０２や半導体膜５０４が薄い場合には、半導体膜５０２、半導体膜５０４の底部までシリサイド反応を進めても良い。シリサイド化に用いることができる金属材料としては、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等が挙げられる。また、レーザー光の照射などによってもシリサイド層を形成することができる。
上述の工程により、ｎチャネル型トランジスタ５３２及びｐチャネル型トランジスタ５３４が形成される。なお、図６（Ｃ）に示す段階では、ソース電極又はドレイン電極として機能する導電膜は形成されていないが、これらのソース電極又はドレイン電極として機能する導電膜を含めてトランジスタと呼ぶこともある。
次に、ｎチャネル型トランジスタ５３２、ｐチャネル型トランジスタ５３４を覆うように絶縁膜５３６を形成する（図６（Ｄ）参照）。絶縁膜５３６は必ずしも設ける必要はないが、絶縁膜５３６を形成することで、アルカリ金属やアルカリ土類金属などの不純物がｎチャネル型トランジスタ５３２、ｐチャネル型トランジスタ５３４に侵入することを防止できる。具体的には、絶縁膜５３６を、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム、酸化アルミニウムなどの材料を用いて形成するのが望ましい。本実施の形態では、膜厚６００ｎｍ程度の窒化酸化シリコン膜を、絶縁膜５３６として用いる。この場合、上述の水素化の工程は、該窒化酸化シリコン膜形成後に行っても良い。なお、本実施の形態においては、絶縁膜５３６を単層構造としているが、積層構造としても良いことはいうまでもない。例えば、２層構造とする場合には、酸化窒化シリコン膜と窒化酸化シリコン膜との積層構造とすることができる。
次に、ｎチャネル型トランジスタ５３２、ｐチャネル型トランジスタ５３４を覆うように、絶縁膜５３６上に絶縁膜５３８を形成する。絶縁膜５３８は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いて形成するとよい。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることもできる。ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、芳香族炭化水素から選ばれる一を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜５３８を形成しても良い。
絶縁膜５３８の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
次に、半導体膜５０２と半導体膜５０４の一部が露出するように絶縁膜５３６及び絶縁膜５３８にコンタクトホールを形成する。そして、該コンタクトホールを介して半導体膜５０２に接する導電膜５４０及び導電膜５４２と、半導体膜５０４に接する導電膜５４４及び導電膜５４６を形成する（図７（Ａ）参照）。導電膜５４０乃至導電膜５４６は、トランジスタのソース電極又はドレイン電極として機能する。なお、本実施の形態においては、コンタクトホール開口時のエッチングに用いるガスとしてＣＨＦ３とＨｅの混合ガスを用いたが、これに限定されるものではない。
導電膜５４０乃至導電膜５４６は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的には、導電膜５４０乃至導電膜５４６として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。また、導電膜５４０乃至導電膜５４６は、単層構造としても良いし、積層構造としても良い。
アルミニウムを主成分とする合金の例としては、アルミニウムを主成分として、ニッケルを含むものを挙げることができる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方を含むものを挙げることができる。アルミニウムやアルミニウムシリコン（Ａｌ−Ｓｉ）は抵抗値が低く、安価であるため、導電膜５４０乃至導電膜５４６を形成する材料として適している。特に、アルミニウムシリコンは、パターニングの際のレジストベークによるヒロックの発生を抑制することができるため好ましい。また、珪素の代わりに、アルミニウムに０．５％程度のＣｕを混入させた材料を用いても良い。
導電膜５４０乃至導電膜５４６を積層構造とする場合には、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造などを採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物などを用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟むように導電膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより一層防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体膜５０２と半導体膜５０４上に薄い酸化膜が形成されていたとしても、バリア膜に含まれるチタンが該酸化膜を還元し、導電膜５４０及び導電膜５４２と半導体膜５０２とのコンタクト、導電膜５４４及び導電膜５４６と半導体膜５０４とのコンタクトを良好なものとすることができる。また、バリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜５４０乃至導電膜５４６を、下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンのように、５層構造又はそれ以上の積層構造とすることもできる。
また、導電膜５４０乃至導電膜５４６として、ＷＦ６ガスとＳｉＨ４ガスから化学気相成長法で形成したタングステンシリサイドを用いても良い。また、ＷＦ６を水素還元して形成したタングステンを、導電膜５４０乃至導電膜５４６として用いても良い。
なお、導電膜５４０及び導電膜５４２はｎチャネル型トランジスタ５３２の高濃度不純物領域５２０に接続されている。導電膜５４４及び導電膜５４６はｐチャネル型トランジスタ５３４の高濃度不純物領域５２６に接続されている。
図７（Ｂ）に、図７（Ａ）に示したｎチャネル型トランジスタ５３２及びｐチャネル型トランジスタ５３４の平面図を示す。ここで、図７（Ｂ）のＡ−Ｂにおける断面が図７（Ａ）に対応している。ただし、図７（Ｂ）においては、簡単のため、導電膜５４０乃至導電膜５４６、絶縁膜５３６、絶縁膜５３８等を省略している。
なお、本実施の形態においては、ｎチャネル型トランジスタ５３２とｐチャネル型トランジスタ５３４が、それぞれゲート電極として機能する電極を１つずつ有する場合（電極５０８、電極５１０を有する場合）を例示しているが、開示する発明は該構成に限定されない。トランジスタは、ゲート電極として機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。
本実施の形態では、単結晶半導体膜を用いてトランジスタを形成している。これにより、非晶質半導体膜や非単結晶半導体膜などを用いる場合と比較して、トランジスタのスイッチング速度が向上する。さらに、本実施の形態では、均質かつ良好な単結晶半導体膜を用いているため、トランジスタ間の特性ばらつきを十分に抑制することができる。これにより、優れた特性の半導体装置を提供することができる。
本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、上記の実施の形態にて作製した半導体装置、特に表示装置を用いた電子機器について、図８及び図９を参照して説明する。
半導体装置（特に表示装置）を用いて作製される電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
図８（Ａ）はテレビ受像器又はパーソナルコンピュータのモニタである。筺体１６０１、支持台１６０２、表示部１６０３、スピーカー部１６０４、ビデオ入力端子１６０５等を含む。表示部１６０３には、開示する発明の一態様に係る半導体装置が用いられている。開示する発明の一態様により、信頼性が高く高性能なテレビ受像器又はパーソナルコンピュータのモニタを低価格で提供することができる。
図８（Ｂ）はデジタルカメラである。本体１６１１の正面部分には受像部１６１３が設けられており、本体１６１１の上面部分にはシャッターボタン１６１６が設けられている。また、本体１６１１の背面部分には、表示部１６１２、操作キー１６１４、及び外部接続ポート１６１５が設けられている。表示部１６１２には、開示する発明の一態様に係る半導体装置が用いられている。開示する発明の一態様により、信頼性が高く高性能なデジタルカメラを低価格で提供することができる。
図８（Ｃ）はノート型パーソナルコンピュータである。本体１６２１には、キーボード１６２４、外部接続ポート１６２５、ポインティングデバイス１６２６が設けられている。また、本体１６２１には、表示部１６２３を有する筐体１６２２が取り付けられている。表示部１６２３には、開示する発明の一態様に係る半導体装置が用いられている。開示する発明の一態様により、信頼性が高く高性能なノート型パーソナルコンピュータを低価格で提供することができる。
図８（Ｄ）はモバイルコンピュータであり、本体１６３１、表示部１６３２、スイッチ１６３３、操作キー１６３４、赤外線ポート１６３５等を含む。表示部１６３２にはアクティブマトリクス表示装置が設けられている。表示部１６３２には、開示する発明の一態様に係る半導体装置が用いられている。開示する発明の一態様により、信頼性が高く高性能なモバイルコンピュータを低価格で提供することができる。
図８（Ｅ）は画像再生装置である。本体１６４１には、表示部１６４４、記録媒体読み込み部１６４５及び操作キー１６４６が設けられている。また、本体１６４１には、スピーカー部１６４７及び表示部１６４３それぞれを有する筐体１６４２が取り付けられている。表示部１６４３及び表示部１６４４それぞれには、開示する発明の一態様に係る半導体装置が用いられている。開示する発明の一態様により、信頼性が高く高性能な画像再生装置を低価格で提供することができる。
図８（Ｆ）は電子書籍である。本体１６５１には操作キー１６５３が設けられている。また、本体１６５１には複数の表示部１６５２が取り付けられている。表示部１６５２には、開示する発明の一態様に係る半導体装置が用いられている。開示する発明の一態様により、信頼性が高く高性能な電子書籍を低価格で提供することができる。
図８（Ｇ）はビデオカメラであり、本体１６６１には外部接続ポート１６６４、リモコン受信部１６６５、受像部１６６６、バッテリー１６６７、音声入力部１６６８、操作キー１６６９が設けられている、また、本体１６６１には、表示部１６６２を有する筐体１６６３が取り付けられている。表示部１６６２には、開示する発明の一態様に係る半導体装置が用いられている。開示する発明の一態様により、信頼性が高く高性能なビデオカメラを低価格で提供することができる。
図８（Ｈ）は携帯電話であり、本体１６７１、筐体１６７２、表示部１６７３、音声入力部１６７４、音声出力部１６７５、操作キー１６７６、外部接続ポート１６７７、アンテナ１６７８等を含む。表示部１６７３には、開示する発明の一態様に係る半導体装置が用いられている。開示する発明の一態様により、信頼性が高く高性能な携帯電話を低価格で提供することができる。
図９は、電話としての機能と、情報端末としての機能を併せ持った携帯電子機器１７００の構成の一例である。ここで、図９（Ａ）は正面図、図９（Ｂ）は背面図、図９（Ｃ）は展開図である。携帯電子機器１７００は、電話と情報端末の双方の機能を備えており、音声通話以外にも様々なデータ処理が可能な、いわゆるスマートフォンと呼ばれる電子機器である。
携帯電子機器１７００は、筐体１７０１及び筐体１７０２で構成されている。筐体１７０１は、表示部１７１１、スピーカー１７１２、マイクロフォン１７１３、操作キー１７１４、ポインティングデバイス１７１５、カメラ用レンズ１７１６、外部接続端子１７１７等を備え、筐体１７０２は、キーボード１７２１、外部メモリスロット１７２２、カメラ用レンズ１７２３、ライト１７２４、イヤフォン端子１７２５等を備えている。また、アンテナは筐体１７０１内部に内蔵されている。上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
表示部１７１１には、開示する発明の一態様に係る半導体装置が組み込まれている。なお、表示部１７１１に表示される映像（及びその表示方向）は、携帯電子機器１７００の使用形態に応じて様々に変化する。また、表示部１７１１と同一面にカメラ用レンズ１７１６を備えているため、映像を伴う音声通話（いわゆるテレビ電話）が可能である。なお、スピーカー１７１２及びマイクロフォン１７１３は音声通話に限らず、録音、再生等に用いることが可能である。カメラ用レンズ１７２３（及び、ライト１７２４）を用いて静止画及び動画の撮影を行う場合には、表示部１７１１はファインダーとして用いられることになる。操作キー１７１４は、電話の発信・着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等に用いられる。
重なり合った筐体１７０１と筐体１７０２（図９（Ａ））は、スライドし、図９（Ｃ）のように展開し、情報端末として使用できる。この場合には、キーボード１７２１、ポインティングデバイス１７１５を用いた円滑な操作が可能である。外部接続端子１７１７はＡＣアダプタやＵＳＢケーブル等の各種ケーブルと接続可能であり、充電やコンピュータ等とのデータ通信を可能にしている。また、外部メモリスロット１７２２に記録媒体を挿入し、より大容量のデータの保存及び移動に対応できる。上記機能に加えて、赤外線などの電磁波を用いた無線通信機能や、テレビ受信機能等を有していても良い。開示する発明の一態様により、信頼性が高く高性能な携帯電子機器を低価格で提供することができる。
以上の様に、開示する発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は、他の実施の形態又は実施例と適宜組み合わせて用いることができる。
本実施例では、レーザー光照射前の熱処理の効果を確認するための実験を行った。具体的には、複数条件の熱処理又はレーザー光の照射処理を施したシリコン層のラマンスペクトルを観察し、そのピーク波数（ｃｍ−１）とピークの半値全幅（ｃｍ−１）を比較した。
本実施例で用いたサンプルは、ガラス基板上に、ＨＣｌ酸化で形成された酸化珪素膜（１００ｎｍ）を介して単結晶シリコン層（６０ｎｍ）が設けられた構造のＳＯＩ基板を用いて作製された。サンプル作製時の処理は、各温度における熱処理（熱処理無しを含む）又は、レーザー光の照射処理である。すなわち、単結晶シリコン層に対して各温度における熱処理を施したサンプルと、熱処理を行わずにレーザー光の照射処理を施したサンプルとを作製した。
上記熱処理の温度条件としては、熱処理無し、５５０℃、６００℃、６４０℃、７００℃の５条件を採用した。熱処理の時間は４時間であった。レーザー光の照射処理に関しては、単結晶シリコン層表面の平坦性が十分に良くなる条件（エネルギー密度）で行った。
上記サンプルの観察結果を図１０に示す。ここで、図１０（Ａ）は、各条件におけるラマンスペクトルのピーク波数（ｃｍ−１）をまとめたものであり、図１０（Ｂ）は、各条件におけるピークの半値全幅（ｃｍ−１）をまとめたものである。
図１０（Ａ）より、レーザー光を照射したシリコン層のピーク波数は、５２０．２（ｃｍ−１）程度であり、この値は単結晶シリコンウエハの値に極めて近い。つまり、レーザー光の照射処理を行うことにより、シリコン層の欠陥は十分に低減される。一方で、レーザー光を照射しない場合には、６６０℃以下の熱処理条件（熱処理無しを含む）ではレーザー光の照射処理には及ばないが、６８０℃の温度条件ではレーザー光の照射処理と同程度（５２０ｃｍ−１以上５２１ｃｍ−１以下）のピーク波数が得られている。すなわち、６８０℃以上の温度条件を採用することで、レーザー光の照射処理を行わない場合であっても十分な欠陥の低減が望める。
また、図１０（Ｂ）より、レーザー光を照射したシリコン層の半値全幅は、３．３（ｃｍ−１）程度である。一方、レーザー光を照射しない場合であっても、６８０℃以上の温度条件では、レーザー光の照射処理を行ったシリコン層に近い値が実現されている。具体的には、６８０℃以上の温度条件では、半値全幅が３．５（ｃｍ−１）以下となっている。更に、７００℃の温度条件では、半値全幅が、レーザー光を照射したシリコン層よりも小さくなっている。このことから、６８０℃以上、好ましくは７００℃以上の温度条件を採用することで、レーザー光の照射処理を行わない場合であっても十分な欠陥の低減が望める。
以上のように、熱処理によって単結晶半導体層の欠陥を十分に低減させることができるから、レーザー光の照射処理前に熱処理を行っておくことは極めて有効である。そして、このように熱処理を施した単結晶半導体層に対してレーザー光の照射処理を行うことで、単結晶半導体層の特性をより一層向上させることができる。
本実施例で示した構成は、他の実施の形態と適宜組み合わせて用いることができる。
１００ ベース基板
１０２ 窒素含有層
１１０ 単結晶半導体基板
１１２ 脆化領域
１１４ 絶縁層
１１５ 酸化膜
１１６ 単結晶半導体層
１１８ 単結晶半導体層
１２０ 単結晶半導体層
１３０ イオン
１３２ レーザー光
５００ 半導体層
５０２ 半導体膜
５０４ 半導体膜
５０６ ゲート絶縁膜
５０８ 電極
５１０ 電極
５１２ 不純物領域
５１４ 不純物領域
５１６ サイドウォール
５１８ サイドウォール
５２０ 高濃度不純物領域
５２２ 低濃度不純物領域
５２４ チャネル形成領域
５２６ 高濃度不純物領域
５２８ 低濃度不純物領域
５３０ チャネル形成領域
５３２ ｎチャネル型トランジスタ
５３４ ｐチャネル型トランジスタ
５３６ 絶縁膜
５３８ 絶縁膜
５４０ 導電膜
５４２ 導電膜
５４４ 導電膜
５４６ 導電膜
１６０１ 筺体
１６０２ 支持台
１６０３ 表示部
１６０４ スピーカー部
１６０５ ビデオ入力端子
１６１１ 本体
１６１２ 表示部
１６１３ 受像部
１６１４ 操作キー
１６１５ 外部接続ポート
１６１６ シャッターボタン
１６２１ 本体
１６２２ 筐体
１６２３ 表示部
１６２４ キーボード
１６２５ 外部接続ポート
１６２６ ポインティングデバイス
１６３１ 本体
１６３２ 表示部
１６３３ スイッチ
１６３４ 操作キー
１６３５ 赤外線ポート
１６４１ 本体
１６４２ 筐体
１６４３ 表示部
１６４４ 表示部
１６４５ 記録媒体読み込み部
１６４６ 操作キー
１６４７ スピーカー部
１６５１ 本体
１６５２ 表示部
１６５３ 操作キー
１６６１ 本体
１６６２ 表示部
１６６３ 筐体
１６６４ 外部接続ポート
１６６５ リモコン受信部
１６６６ 受像部
１６６７ バッテリー
１６６８ 音声入力部
１６６９ 操作キー
１６７１ 本体
１６７２ 筐体
１６７３ 表示部
１６７４ 音声入力部
１６７５ 音声出力部
１６７６ 操作キー
１６７７ 外部接続ポート
１６７８ アンテナ
１７００ 携帯電子機器
１７０１ 筐体
１７０２ 筐体
１７１１ 表示部
１７１２ スピーカー
１７１３ マイクロフォン
１７１４ 操作キー
１７１５ ポインティングデバイス
１７１６ カメラ用レンズ
１７１７ 外部接続端子
１７２１ キーボード
１７２２ 外部メモリスロット
１７２３ カメラ用レンズ
１７２４ ライト
１７２５ イヤフォン端子

Claims (8)

  1. 単結晶半導体基板に加速されたイオンを照射して該単結晶半導体基板に脆化領域を形成し、
    絶縁層を介して前記単結晶半導体基板とベース基板とを貼り合わせ、
    前記脆化領域において前記単結晶半導体基板を分離して、前記ベース基板上に半導体層を形成し、
    熱処理を施して、前記半導体層中の欠陥を低減させた後、
    前記半導体層にレーザー光を照射することを特徴とするＳＯＩ基板の作製方法。
  2. 請求項１において、
    前記ベース基板上の半導体層をエッチングした後、前記熱処理を施すことを特徴とするＳＯＩ基板の作製方法。
  3. 請求項１において、
    前記熱処理によって、前記単結晶半導体基板を分離すると共に、前記半導体層中の欠陥を低減させることを特徴とするＳＯＩ基板の作製方法。
  4. 請求項１乃至３のいずれか一において、
    前記レーザー光の照射は、前記半導体層を部分溶融させる光強度で行われることを特徴とするＳＯＩ基板の作製方法。
  5. 請求項１乃至４のいずれか一において、
    前記ベース基板として、ガラス基板を用いることを特徴とするＳＯＩ基板の作製方法。
  6. 請求項５において、
    前記熱処理の温度を６８０℃以上且つ前記ベース基板の歪み点未満とすることを特徴とするＳＯＩ基板の作製方法。
  7. 請求項１乃至６のいずれか一において、
    前記レーザー光の照射によって前記半導体層表面の平坦性を向上させると共に、前記半導体層中の欠陥を低減させることを特徴とするＳＯＩ基板の作製方法。
  8. 請求項１乃至７のいずれか一において、
    前記単結晶半導体基板として単結晶シリコン基板を用い、
    前記熱処理後の前記半導体層において、ラマンスペクトルのピークの波数が５２０ｃｍ−１以上５２１ｃｍ−１以下となり、且つそのピークの半値全幅が３．５ｃｍ−１以下となるように前記熱処理を施すことを特徴とするＳＯＩ基板の作製方法。
JP2009216367A 2008-09-29 2009-09-18 Ｓｏｉ基板の作製方法 Withdrawn JP2010103505A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009216367A JP2010103505A (ja) 2008-09-29 2009-09-18 Ｓｏｉ基板の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008249992 2008-09-29
JP2009216367A JP2010103505A (ja) 2008-09-29 2009-09-18 Ｓｏｉ基板の作製方法

Publications (2)

Publication Number Publication Date
JP2010103505A true JP2010103505A (ja) 2010-05-06
JP2010103505A5 JP2010103505A5 (ja) 2012-11-01

Family

ID=42057897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009216367A Withdrawn JP2010103505A (ja) 2008-09-29 2009-09-18 Ｓｏｉ基板の作製方法

Country Status (3)

Country Link
US (1) US20100081251A1 (ja)
JP (1) JP2010103505A (ja)
KR (1) KR101641499B1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
TW297138B (ja) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JPH10284431A (ja) * 1997-04-11 1998-10-23 Sharp Corp Ｓｏｉ基板の製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000349266A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
KR100733112B1 (ko) * 1999-10-14 2007-06-27 신에쯔 한도타이 가부시키가이샤 접합웨이퍼의 제조방법
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US6949451B2 (en) * 2003-03-10 2005-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. SOI chip with recess-resistant buried insulator and method of manufacturing the same
US20050048706A1 (en) * 2003-08-27 2005-03-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
SG178762A1 (en) * 2007-04-13 2012-03-29 Semiconductor Energy Lab Display device, method for manufacturing display device, and soi substrate
JP5289805B2 (ja) * 2007-05-10 2013-09-11 株式会社半導体エネルギー研究所 半導体装置製造用基板の作製方法
US7678668B2 (en) * 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US7790563B2 (en) * 2007-07-13 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device and method for manufacturing semiconductor device
US7816234B2 (en) * 2007-11-05 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法

Also Published As

Publication number Publication date
US20100081251A1 (en) 2010-04-01
KR20100036196A (ko) 2010-04-07
KR101641499B1 (ko) 2016-07-21

Similar Documents

Publication Publication Date Title
JP5500914B2 (ja) レーザ照射装置
JP5553523B2 (ja) 半導体装置の作製方法
JP5586912B2 (ja) 半導体基板の作製方法
JP5433220B2 (ja) 半導体装置及びその作製方法
JP5666827B2 (ja) Ｓｏｉ基板及びその作製方法
US8492248B2 (en) Manufacturing method of semiconductor substrate
JP5705426B2 (ja) Ｓｏｉ基板の作製方法及び単結晶シリコン層の作製方法
JP5586906B2 (ja) 半導体装置の作製方法
JP5583916B2 (ja) 半導体基板の作製方法及び半導体装置の作製方法
JP5866088B2 (ja) Ｓｏｉ基板の作製方法
JP5925440B2 (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US20120045883A1 (en) Method for manufacturing soi substrate
KR101641499B1 (ko) Ｓｏｉ 기판의 제작 방법
JP5576617B2 (ja) 単結晶半導体層の結晶性評価方法
JP2009158822A (ja) 半導体層の評価方法及び半導体基板の作製方法
JP2009212387A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120913

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140520

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20140804