以下、実施の形態について、図面を用いて詳細に説明する。但し、発明は以下に示す実施の形態の記載内容に限定されず、本明細書等において開示する発明の趣旨から逸脱することなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することが可能である。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、SOI基板の作製方法の一例に関して図面を参照して説明する。具体的には、ベース基板上に単結晶半導体層が設けられたSOI基板を作製する場合について説明する。
まず、ベース基板100と単結晶半導体基板110とを準備する(図1(A)、図1(B)参照)。
ベース基板100としては、絶縁体でなる基板を用いることができる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。なお、上記ガラス基板において、酸化バリウムを酸化ホウ素より多く含ませることで、より実用的な耐熱ガラスが得られる。このため、ガラス基板に耐熱性を求める場合には、酸化ホウ素より酸化バリウムを多く含むガラス基板を用いると良い。なお、本実施の形態では、ベース基板100としてガラス基板を用いる場合について説明する。ベース基板100として大面積化が可能で安価なガラス基板を用いることにより、低コスト化を図ることができる。
また、ベース基板100として単結晶シリコン基板、単結晶ゲルマニウム基板などの半導体基板を用いても良い。ベース基板100として半導体基板を用いる場合には、ガラス基板などを用いる場合と比較して熱処理の温度条件が緩和するため、良質なSOI基板を得ることが容易になる。ここで、半導体基板としては、太陽電池級シリコン(SOG−Si:Solar Grade Silicon)基板などを用いても良い。また、多結晶半導体基板を用いても良い。太陽電池級シリコンや、多結晶半導体基板などを用いる場合には、単結晶シリコン基板などを用いる場合と比較して、製造コストを抑制することができる。
なお、開示する発明の一態様は、貼り合わせに係る基板の材質等の相違に起因して生じる半導体層の表面荒れを抑制するものであるから、貼り合わせに係る基板の材質等が異なる場合に効果的であるが、同じ材質等を用いた基板を貼り合わせる場合であっても、表面荒れを抑制するという点においては十分な効果を得ることができる。
上記ベース基板100に関しては、その表面をあらかじめ洗浄しておくことが好ましい。具体的には、ベース基板100に対して、塩酸過酸化水素水混合溶液(HPM)、硫酸過酸化水素水混合溶液(SPM)、アンモニア過酸化水素水混合溶液(APM)、希フッ酸(DHF)等を用いて超音波洗浄を行う。このような洗浄処理を行うことによって、ベース基板100表面の平坦性向上や、ベース基板100表面に残存する研磨粒子の除去などが実現される。
単結晶半導体基板110としては、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第14族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板を用いることもできる。市販のシリコン基板としては、直径5インチ(125mm)、直径6インチ(150mm)、直径8インチ(200mm)、直径12インチ(300mm)、直径16インチ(400mm)サイズの円形のものが代表的である。なお、単結晶半導体基板110の形状は円形に限られず、例えば、矩形等に加工して用いることも可能である。また、単結晶半導体基板110は、CZ法やFZ(フローティングゾーン)法を用いて作製することができる。
汚染物除去の観点からは、硫酸過酸化水素水混合溶液(SPM)、アンモニア過酸化水素水混合溶液(APM)、塩酸過酸化水素水混合溶液(HPM)、希フッ酸(DHF)などを用いて単結晶半導体基板110の表面を洗浄しておくことが好ましい。また、希フッ酸とオゾン水を交互に吐出して洗浄してもよい。
次に、単結晶半導体基板110の表面から所定の深さに脆化領域112を形成し、その後、絶縁層114を介してベース基板100と単結晶半導体基板110とを貼り合わせる(図1(C)、図1(D)参照)。
本実施の形態においては、絶縁層114表面の単結晶半導体基板110の周縁部に対応する領域に、凹部140を形成し、意図的にベース基板100と単結晶半導体基板110とが貼り合わない領域を形成する(図1(C)参照)。凹部140の形成により、単結晶半導体基板110を露出しても構わない。このように、貼り合わない領域を形成することにより、分離のきっかけを与えることができるため、形成される単結晶半導体層の表面荒れを抑制できる。なお、上記貼り合わない領域の形成は、膜の応力の緩和にも寄与するものと考察される。
なお、本実施の形態においては、絶縁層114に凹部140を形成する構成としているが、開示する発明の一態様はこれに限定して解釈されない。凹部に代えて、凸部を形成しても良い。もちろん、凹部と凸部を組み合わせた凹凸部を形成しても良い。
凹部の作製方法としては、絶縁層114を形成した後のパターニングや、レーザー光の照射などによるマーキング、ガラスペンを用いたマーキングなどがある。また、凸部の形成方法としては、絶縁層114を形成した後のパターニングや、レーザー光の照射などによるマーキング、ガラスペンを用いたマーキング、適切な大きさの粒子を絶縁層114の表面に付着させる方法などがある。なお、基板(または半導体装置)に識別符号を付与する場合など、レーザーマーカーを用いて印字を行う場合があるが、これを利用して凹部や凸部などを形成する場合には、製造コストの増加なく上記貼り合わない領域を形成することが可能であるため、好適である。
また、貼り合わない領域を形成することができるのであれば、凹部や凸部などを形成することに限られない。例えば、貼り合わせ時の圧力(ベース基板と単結晶半導体基板に与える圧力)を調節することでベース基板100と単結晶半導体基板110とが貼り合わない領域を形成することができる。この場合、貼り合わせ時の圧力を20N/cm2以上とすることが望ましい。貼り合わせ時の圧力を20N/cm2以上とすることで、貼り合わない領域を好適に形成することができる。
なお、上記貼り合わない領域の面積は、1.0mm2以上とすることが望ましい。これにより、形成される半導体層の表面の荒れを効果的に抑制することができる。また、貼り合わない領域の面積を25mm2以上とすることで、これを一層効果的なものとすることができる。
なお、本実施の形態では、単結晶半導体基板の周縁部に対応する領域に貼り合わない領域を形成しているが、開示する発明はこれに限定されない。貼り合わない領域を単結晶半導体基板の周縁部に対応する領域に設ける場合には、例えば、単結晶半導体基板の角部に設けると良い。このように、貼り合わない領域を角部に設け、貼り合わせを該角部から進行させることにより、半導体層の表面荒れ抑制の効果をさらに高めることができる。
単結晶半導体基板110の表面から所定の深さに形成される脆化領域112は、加速による運動エネルギーを有する水素等のイオンを単結晶半導体基板110に照射することにより形成することができる。
脆化領域112が形成される領域の深さは、イオンの運動エネルギー、質量と電荷、イオンの入射角などによって調節することができる。また、脆化領域112は、イオンの平均侵入深さとほぼ同じ深さの領域に形成される。このため、イオンを添加する深さで、単結晶半導体基板110から分離される単結晶半導体層の厚さを調節することができる。例えば、単結晶半導体層の厚さが、10nm以上500nm以下、好ましくは50nm以上200nm以下となるように平均侵入深さを調節すれば良い。
上記イオンの照射処理は、イオンドーピング装置やイオン注入装置を用いて行うことができる。イオンドーピング装置の代表例としては、プロセスガスをプラズマ励起して生成された全てのイオン種を被処理体に照射する非質量分離型の装置がある。当該装置では、プラズマ中のイオン種を質量分離しないで被処理体に照射することになる。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置では、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する。
本実施の形態では、イオンドーピング装置を用いて、水素を単結晶半導体基板110に添加する例について説明する。ソースガスとしては水素を含むガスを用いる。照射するイオンについては、H3 +の比率が高まるようにすると良い。具体的には、H+、H2 +、H3 +の総量に対してH3 +の割合が50%以上(より好ましくは80%以上)となるようにする。H3 +の割合を高めることで、イオン照射の効率を向上させることができる。
なお、添加するイオンは水素に限定されない。ヘリウムなどのイオンを添加しても良い。また、添加するイオンは一種類に限定されず、複数種類のイオンを添加しても良い。例えば、イオンドーピング装置を用いて水素とヘリウムとを同時に照射する場合には、水素とヘリウムを別々の工程で照射する場合と比較して工程数を低減することができると共に、後の単結晶半導体層の表面荒れをより一層おさえることが可能である。
また、絶縁層114は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁層を単層で、または積層させて形成することができる。これらの膜は、熱酸化法、CVD法、スパッタリング法等を用いて形成することができる。
なお、本明細書等において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量(原子数)が多いものを示し、例えば、酸化窒化シリコンとは、酸素が50原子%以上70原子%以下、窒素が0.5原子%以上15原子%以下、シリコンが25原子%以上35原子%以下、水素が0.1原子%以上10原子%以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量(原子数)が多いものを示し、例えば、窒化酸化シリコンとは、酸素が5原子%以上30原子%以下、窒素が20原子%以上55原子%以下、シリコンが25原子%以上35原子%以下、水素が10原子%以上30原子%以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)や、水素前方散乱法(HFS:Hydrogen Forward Scattering)を用いて測定した場合のものである。また、構成元素の含有比率の合計は、100原子%を超えない。
貼り合わせは、ベース基板100と単結晶半導体基板110とを、絶縁層114を介して接着させた後、ベース基板100または単結晶半導体基板110の一箇所に1N/cm2以上500N/cm2以下の圧力を加えることにより行われる(図1(D)参照)。圧力を加えると、その部分からベース基板100と絶縁層114とが接合しはじめ、自発的に接合が形成されて全面におよぶ。この接合工程には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。
なお、貼り合わせは、上記貼り合わない領域から進行させることが望ましい。もちろん、当該領域以外から貼り合わせを進行させる場合であっても一定の効果を得ることができるが、当該領域から貼り合わせを進行させる場合には、より効果的に表面荒れを抑制することが可能である。
なお、単結晶半導体基板110とベース基板100とを貼り合わせる前に、貼り合わせに係る表面に表面処理を行うことが好ましい。表面処理を行うことで、単結晶半導体基板110とベース基板100の接合界面での接合強度を向上させることができる。
表面処理としては、ウェット処理、ドライ処理、またはウェット処理およびドライ処理の組み合わせが挙げられる。異なるウェット処理、または異なるドライ処理を組み合わせて行っても良い。
ウェット処理としては、オゾン水を用いたオゾン処理(オゾン水洗浄)、メガソニック洗浄、または2流体洗浄(純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法)などが挙げられる。ドライ処理としては、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理、またはラジカル処理などが挙げられる。被処理体(単結晶半導体基板、単結晶半導体基板上に形成された絶縁層、支持基板または支持基板上に形成された絶縁層)に対し、上記のような表面処理を行うことで、被処理体表面の親水性および清浄性を高める効果を奏する。その結果、基板同士の接合強度を向上させることができる。
ウェット処理は、被処理体表面に付着するマクロなゴミなどの除去に効果的である。ドライ処理は、被処理体表面に付着する有機物などミクロなゴミの除去または分解に効果的である。ここで、被処理体に対して、紫外線処理などのドライ処理を行った後、洗浄などのウェット処理を行う場合には、被処理体表面を清浄化および親水化し、さらに被処理体表面のウォーターマークの発生を抑制できるため好ましい。
また、ドライ処理として、オゾンまたは一重項酸素などの活性状態にある酸素を用いた表面処理を行うことが好ましい。オゾンまたは一重項酸素などの活性状態にある酸素により、被処理体表面に付着する有機物を効果的に除去または分解することができる。また、オゾンまたは一重項酸素などの活性状態にある酸素に、紫外線のうち200nm未満の波長を含む光による処理を組み合わせることで、被処理体表面に付着する有機物をさらに効果的に除去することができる。以下、具体的に説明する。
例えば、酸素を含む雰囲気下で紫外線を照射することにより、被処理体の表面処理を行う。酸素を含む雰囲気下において、紫外線のうち200nm未満の波長を含む光と200nm以上の波長を含む光を照射することにより、オゾンを生成させるとともに一重項酸素を生成させることができる。また、紫外線のうち180nm未満の波長を含む光を照射することにより、オゾンを生成させるとともに一重項酸素を生成させることもできる。
酸素を含む雰囲気下で、200nm未満の波長を含む光および200nm以上の波長を含む光を照射することにより起きる反応例を示す。
O2+hν(λ1nm)→O(3P)+O(3P) ・・・ (1)
O(3P)+O2→O3 ・・・ (2)
O3+hν(λ2nm)→O(1D)+O2 ・・・ (3)
上記反応式(1)において、酸素(O2)を含む雰囲気下で200nm未満の波長(λ1nm)を含む光(hν)を照射することにより基底状態の酸素原子(O(3P))が生成する。次に、反応式(2)において、基底状態の酸素原子(O(3P))と酸素(O2)とが反応してオゾン(O3)が生成する。そして、反応式(3)において、生成されたオゾン(O3)を含む雰囲気下で200nm以上の波長(λ2nm)を含む光が照射されることにより、励起状態の一重項酸素O(1D)が生成される。酸素を含む雰囲気下において、紫外線のうち200nm未満の波長を含む光を照射することによりオゾンを生成させるとともに、200nm以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のような表面処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射(λ1=185nm、λ2=254nm)により行うことができる。
また、酸素を含む雰囲気下で、180nm未満の波長を含む光を照射して起きる反応例を示す。
O2+hν(λ3nm)→O(1D)+O(3P) ・・・ (4)
O(3P)+O2→O3 ・・・ (5)
O3+hν(λ3nm)→O(1D)+O2 ・・・ (6)
上記反応式(4)において、酸素(O2)を含む雰囲気下で180nm未満の波長(λ3nm)を含む光を照射することにより、励起状態の一重項酸素O(1D)と基底状態の酸素原子(O(3P))が生成する。次に、反応式(5)において、基底状態の酸素原子(O(3P))と酸素(O2)とが反応してオゾン(O3)が生成する。反応式(6)において、生成されたオゾン(O3)を含む雰囲気下で180nm未満の波長(λ3nm)を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち180nm未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のような表面処理は、例えば、酸素を含む雰囲気下でのXeエキシマUVランプの照射により行うことができる。
200nm未満の波長を含む光により被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたは一重項酸素により被処理体表面に付着する有機物や化学結合を切断した有機物などを酸化分解して除去することができる。上記のような表面処理を行うことで、被処理体表面の親水性および清浄性をより高めることができ、接合を良好に行うことができる。
なお、貼り合わせの後には、接合強度を増加させるための熱処理を行っても良い。この熱処理の温度は、脆化領域112における分離が生じない温度(例えば、室温以上400℃未満)とする。また、この温度範囲で加熱しながら、ベース基板100と絶縁層114とを接合させてもよい。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA(瞬間熱アニール、Rapid Thermal Anneal)装置、マイクロ波加熱装置などを用いることができる。なお、上記温度条件はあくまで一例に過ぎず、開示する発明の一態様がこれに限定して解釈されるものではない。
次に、例えば、400℃以上の温度で熱処理を行って単結晶半導体基板110を脆化領域112にて分離することにより、ベース基板100上に、絶縁層114を介して単結晶半導体層116を設ける(図1(E)、図1(F)参照)。
熱処理を行うことで、脆化領域112に形成されている微小な孔には添加された元素が分子として析出し、当該分子の熱運動によって微小な孔内部の圧力が上昇する。圧力の上昇により、脆化領域112には亀裂が生じるため、脆化領域112に沿って単結晶半導体基板110が分離する。絶縁層114はベース基板100に接合しているため、ベース基板100上には単結晶半導体基板110から分離された単結晶半導体層116および絶縁層114が残存する。なお、凹部140においては貼り合わせが行われないため、ベース基板100の凹部140に対応する領域には単結晶半導体層116は形成されない。このような領域が分離の際のきっかけとなり、単結晶半導体層116の表面荒れを抑制できる。
なお、上記分離の際の熱処理温度は、できる限り低いものであることが望ましい。分離の際の温度が低いほど、単結晶半導体層116の表面荒れを抑制できるためである。具体的には、例えば、上記分離の際の熱処理温度は、300℃以上600℃以下、好ましくは400℃以上500℃以下とすると効果的である。なお、発明者は、上記貼り合わない領域を形成することによって、分離が生じる基板温度が低くなることを見いだした。すなわち、分離に要求される温度を低く抑えることができることを見いだした。例えば、貼り合わない領域を形成しない場合には、分離に際して500℃以上の温度が必要となる場合であっても、貼り合わない領域を形成することにより、500℃以下の温度で分離が可能である。なお、上記温度条件はあくまで一例に過ぎず、開示する発明の一態様がこれに限定して解釈されるものではない。
また、貼り合わない領域を形成することによって、分離が生じる温度(分離温度)のばらつきが小さくなることを見いだした。例えば、貼り合わない領域を形成した試料を4サンプル作製して分離を行ったところ、分離温度が概ね±1℃の範囲内に収まることが確認された。このように、貼り合わせない領域を作製することによって、分離プロセスのばらつきを抑制することも可能である。
次に、単結晶半導体層116の表面にレーザー光132を照射することによって、表面の平坦性が向上し、かつ欠陥が低減された単結晶半導体層118を形成する(図2(A)、図2(B)、図3(A)参照)。なお、図2(B)は、図3(A)のA−Bにおける断面に対応している。
なお、レーザー光132の照射によって、単結晶半導体層116を部分溶融させることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下するためである。一方、部分溶融では、溶融されていない固相部分に基づいて結晶が成長するため、単結晶半導体層116を完全に溶融させる場合と比較して結晶品位を向上させることができる。また、絶縁層114からの酸素や窒素等の取り込みを抑制することができる。なお、上記において部分溶融とは、レーザー光の照射により単結晶半導体層116が溶融される深さを、絶縁層114側界面の深さより浅くする(つまり、単結晶半導体層116の厚さより浅くする)ことを言う。すなわち、単結晶半導体層116の上層は溶融して液相となるが、下層は溶融せずに固相のままである状態をいう。また、完全溶融とは、単結晶半導体層116が絶縁層114との界面まで溶融され、液体状態になることをいう。
上記レーザー光の照射には、パルス発振レーザーを用いることが好ましい。これは、高エネルギーを得ることができ、部分溶融状態を作り出すことが容易となるためである。発振周波数は、1Hz以上10MHz以下とすることが好ましいがこれに限定して解釈されない。上述のパルス発振レーザーとしては、Arレーザー、Krレーザー、エキシマ(ArF、KrF、XeCl)レーザー、CO2レーザー、YAGレーザー、YVO4レーザー、YLFレーザー、YAlO3レーザー、GdVO4レーザー、Y2O3レーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、銅蒸気レーザー、金蒸気レーザー等がある。なお、部分溶融させることが可能であれば、連続発振レーザーを使用しても良い。連続発振レーザーとしては、Arレーザー、Krレーザー、CO2レーザー、YAGレーザー、YVO4レーザー、YLFレーザー、YAlO3レーザー、GdVO4レーザー、Y2O3レーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、ヘリウムカドミウムレーザー等がある。
レーザー光132の波長としては、単結晶半導体層116に吸収される波長を選択する必要がある。その波長は、レーザー光の表皮深さ(skin depth)などを考慮して決定すればよい。例えば、波長は、250nm以上700nm以下の範囲とすることができる。また、レーザー光132のエネルギー密度は、レーザー光132の波長、レーザー光の表皮深さ、単結晶半導体層116の膜厚などを考慮して決定することができる。レーザー光132のエネルギー密度は、例えば、300mJ/cm2以上800mJ/cm2以下の範囲とすればよい。なお、当該エネルギー密度の範囲は、パルス発振レーザーとしてXeClエキシマレーザー(波長:308nm)を用いた場合の一例である。
レーザー光132の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気やアルゴン雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中でレーザー光132を照射するには、気密性のあるチャンバー内でレーザー光132を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、レーザー光132の被照射面に窒素ガスなどの不活性ガスを吹き付けることで、不活性雰囲気を形成することもできる。
なお、上記レーザー光132の照射は、窒素などの不活性雰囲気で行うほうが、大気雰囲気で行うよりも単結晶半導体層118の平坦性を向上させる効果は高い。また、大気雰囲気よりも不活性雰囲気のほうがクラックやリッジの発生を抑える効果が高く、レーザー光132の使用可能なエネルギー密度の範囲が広くなる。なお、レーザー光132の照射は、減圧雰囲気で行ってもよい。減圧雰囲気でレーザー光132を照射する場合には、不活性雰囲気における照射と同等の効果を得ることができる。
なお、本実施の形態においては、単結晶半導体層116の分離に係る熱処理の直後に、レーザー光132の照射処理を行っているが、開示する発明の一態様はこれに限定して解釈されない。単結晶半導体層116の分離に係る熱処理後にエッチング処理を施して、単結晶半導体層116表面の欠陥が多い領域を除去してからレーザー光132の照射処理を行っても良いし、エッチング処理などによって単結晶半導体層116表面の平坦性を向上させてからレーザー光132の照射処理を行っても良い。なお、上記エッチング処理としては、ウエットエッチングまたはドライエッチングのいずれを用いても良い。
また、本実施の形態においては示していないが、上述のようにレーザー光132を照射した後には、単結晶半導体層118の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層118の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせて用いればよい。
以上の工程により、表面の荒れが低減された半導体層を有するSOI基板を得ることができる(図2(B)、図3(A)参照)。
本実施の形態においては、単結晶半導体層116の表面にレーザー光132を照射することによって、表面の平坦性が向上し、かつ欠陥が低減された単結晶半導体層118を得ている。一方で、本技術を適用しない場合には、レーザー光132照射前の単結晶半導体層116の表面が荒れているため、レーザー光132を照射することで単結晶半導体層118の膜質が悪化する傾向にある。例えば、単結晶半導体層116に微細な欠損(部分的な膜の欠けなど)が存在する場合には、レーザー光132の照射によって、この欠損が大型化してしまう傾向にある。これは、レーザー光132の照射によって、上記の微細な欠損の周辺領域(単結晶半導体層116が薄くなっている領域)の半導体が溶融し、表面張力などによって移動してしまうことに起因するものと考察される。
このように、単結晶半導体層116の表面が荒れている場合には、それに起因する不良が生じる傾向にあるから、単結晶半導体層116の表面荒れを抑制することは重要である。特に、レーザー光132の照射を用いる場合には、本実施の形態において示した貼り合わない領域を形成する方法は極めて有効な解決手段となる。
なお、上記工程の後には、SOI基板の単結晶半導体層118をパターニングして島状の半導体層120を形成しても良い。当該パターニングの際には、上記の周縁部に対応する領域(凹部140が形成された領域の近傍)の単結晶半導体層118を除去する(図2(C)、図3(B)参照)。なお、図2(C)は、図3(B)のA−Bにおける断面に対応している。ここで、単結晶半導体層118の周縁部に対応する領域を除去するのは、当該領域では、貼り合わせ強度の不足により、ピーリングが発生する可能性が高まるためである。なお、貼り合わせ強度の不足は、単結晶半導体基板表面の端部がその表面研磨処理に起因して曲率を有する表面形状(エッジロールオフと呼ぶ)となっていることにより生じるものである。なお、周縁部に対応する領域の単結晶半導体層118の除去が必須でないことは言うまでもない。
なお、本実施の形態では、単結晶半導体層の角部の一カ所に凹部を配置する構成を示したが(図3(A)等参照)、開示する発明の一態様はこれに限定されない。貼り合わない領域の数や、配置などは適宜設定すればよい。なお、後の半導体装置の歩留まり向上を考慮すれば、後に除去される領域に上記の貼り合わない領域を形成しておくことが望ましいと言える(図3(B)参照)。
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、SOI基板の作製方法の別の一例に関して図面を参照して説明する。
まず、ベース基板100と単結晶半導体基板110とを準備する(図4(A)、図4(C)参照)。ベース基板100および単結晶半導体基板110の詳細に関しては、先の実施の形態を参酌することができるため、ここでは省略する。
ベース基板100表面の単結晶半導体基板110の周縁部に対応する領域には、凹部142を形成する(図4(B)参照)。ここでは、ベース基板100表面に凹部142を形成する構成としているが、ベース基板100と単結晶半導体基板110とが貼り合わない領域を形成できるのであれば、凹部を設けることに限定されない。凹部に代えて、凸部や凹凸部を形成しても良い。貼り合わない領域の形成方法については、先の実施の形態を参酌できる。
単結晶半導体基板110には、その表面から所定の深さに脆化領域112を形成し、絶縁層114を介してベース基板100と単結晶半導体基板110とを貼り合わせる(図4(D)、図4(E)参照)。
脆化領域112は、加速による運動エネルギーを有する水素等のイオンを単結晶半導体基板110に照射することにより形成することができる。詳細については先の実施の形態を参酌すればよい。
貼り合わせは、ベース基板100と単結晶半導体基板110とを、絶縁層114を介して接着させた後、ベース基板100または単結晶半導体基板110の一箇所に1N/cm2以上500N/cm2以下の圧力を加えることにより行われる。圧力を加えると、その部分からベース基板100と絶縁層114とが接合しはじめ、自発的に接合が形成されて全面におよぶ。この接合工程には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。
なお、単結晶半導体基板110とベース基板100とを貼り合わせる前に、貼り合わせに係る表面に表面処理を行うことが好ましい。表面処理を行うことで、単結晶半導体基板110とベース基板100の接合界面での接合強度を向上させることができる。表面処理の詳細については先の実施の形態を参酌できる。
なお、貼り合わせの後には、接合強度を増加させるための熱処理を行っても良い。この熱処理の温度は、脆化領域112における分離が生じない温度(例えば、室温以上400℃未満)とする。また、この温度範囲で加熱しながら、ベース基板100と絶縁層114とを接合させてもよい。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA(瞬間熱アニール、Rapid Thermal Anneal)装置、マイクロ波加熱装置などを用いることができる。
次に、例えば、400℃以上の温度で熱処理を行って単結晶半導体基板110を脆化領域112にて分離することにより、ベース基板100上に、絶縁層114を介して単結晶半導体層116を設ける(図4(F)、図4(G)参照)。
熱処理を行うことで、脆化領域112に形成されている微小な孔には添加された元素が分子として析出し、当該分子の熱運動によって微小な孔内部の圧力が上昇する。圧力の上昇により、脆化領域112には亀裂が生じるため、脆化領域112に沿って単結晶半導体基板110が分離する。絶縁層114はベース基板100に接合しているため、ベース基板100上には単結晶半導体基板110から分離された単結晶半導体層116および絶縁層114が残存する。なお、凹部140においては貼り合わせが行われないため、ベース基板100の凹部140に対応する領域には単結晶半導体層116は形成されない。このような領域が分離の際のきっかけとなり、単結晶半導体層116の表面荒れを抑制できる。
次に、単結晶半導体層116の表面にレーザー光132を照射することによって、表面の平坦性が向上し、かつ欠陥が低減された単結晶半導体層118を形成する(図5(A)、図5(B)、図6(A)参照)。なお、図5(B)は、図6(A)のA−Bにおける断面に対応している。レーザー光132の照射の詳細については先の実施の形態を参酌できる。
なお、本実施の形態においては、単結晶半導体層116の分離に係る熱処理の直後に、レーザー光132の照射処理を行っているが、開示する発明の一態様はこれに限定して解釈されない。単結晶半導体層116の分離に係る熱処理後にエッチング処理を施して、単結晶半導体層116表面の欠陥が多い領域を除去してからレーザー光132の照射処理を行っても良いし、エッチング処理などによって単結晶半導体層116表面の平坦性を向上させてからレーザー光132の照射処理を行っても良い。なお、上記エッチング処理としては、ウエットエッチングまたはドライエッチングのいずれを用いても良い。
また、本実施の形態においては示していないが、上述のようにレーザー光132を照射した後には、単結晶半導体層118の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層118の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせて用いればよい。
以上の工程により、表面の荒れが低減された半導体層を有するSOI基板を得ることができる(図5(B)、図6(A)参照)。
なお、上記工程の後には、SOI基板の単結晶半導体層118をパターニングして島状の半導体層120を形成しても良い。当該パターニングの際には、上記の周縁部に対応する領域(凹部140が形成された領域の近傍)の単結晶半導体層118を除去する(図5(C)、図6(B)参照)。なお、図5(C)は、図6(B)のA−Bにおける断面に対応している。ここで、単結晶半導体層118の周縁部に対応する領域を除去するのは、当該領域では、貼り合わせ強度の不足により、ピーリングが発生する可能性が高まるためである。なお、周縁部に対応する領域の単結晶半導体層118の除去が必須でないことは言うまでもない。
なお、本実施の形態では、単結晶半導体層の角部の一カ所に凹部を配置する構成を示したが(図6(A)等参照)、開示する発明の一態様はこれに限定されない。貼り合わない領域の数や、配置などは適宜設定すればよい。なお、後の半導体装置の歩留まり向上を考慮すれば、後に除去される領域に上記の貼り合わない領域を形成しておくことが望ましいと言える(図6(B)参照)。
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
(実施の形態3)
本実施の形態では、SOI基板の作製方法の別の一例に関して図面を参照して説明する。
まず、ベース基板100と単結晶半導体基板110とを準備する(図7(A)、図7(C)参照)。ベース基板100および単結晶半導体基板110の詳細に関しては、先の実施の形態を参酌することができるため、ここでは省略する。
ベース基板100の表面には窒素含有層102(例えば、窒化シリコン膜(SiNx)や窒化酸化シリコン膜(SiNxOy)(x>y)等の窒素を含有する絶縁膜を含む層)を形成する(図7(B)参照)。
本実施の形態において形成される窒素含有層102は、後に単結晶半導体層を貼り合わせるための層(接合層)となる。また、窒素含有層102は、ベース基板に含まれるナトリウム(Na)等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層としても機能する。
上述のように、本実施の形態においては窒素含有層102を接合層として用いるため、その表面が所定の平坦性を有するように窒素含有層102を形成することが好ましい。具体的には、表面の平均面粗さ(Ra)が0.5nm以下、自乗平均粗さ(Rms)が0.60nm以下、より好ましくは、平均面粗さが0.35nm以下、自乗平均粗さが0.45nm以下となるように窒素含有層102を形成する。膜厚は、10nm以上200nm以下、好ましくは50nm以上100nm以下の範囲とする。このように、表面の平坦性を高めておくことで、単結晶半導体層の接合不良を防止することができる。
単結晶半導体基板110の表面には酸化膜115を形成する(図7(D)参照)。なお、汚染物除去の観点から、酸化膜115の形成前に、硫酸過酸化水素水混合溶液(SPM)、アンモニア過酸化水素水混合溶液(APM)、塩酸過酸化水素水混合溶液(HPM)、希フッ酸(DHF)などを用いて単結晶半導体基板110の表面を洗浄しておくことが好ましい。希フッ酸とオゾン水を交互に吐出して洗浄してもよい。
酸化膜115は、例えば、酸化シリコン膜、酸化窒化シリコン膜等を単層で、または積層させて形成することができる。上記酸化膜115の作製方法としては、熱酸化法、CVD法、スパッタリング法などがある。また、CVD法を用いて酸化膜115を形成する場合、テトラエトキシシラン(略称;TEOS:化学式Si(OC2H5)4)等の有機シランを用いて酸化シリコン膜を形成することが好ましい。
本実施の形態では、単結晶半導体基板110に熱酸化処理を行うことにより酸化膜115(ここでは、SiOx膜)を形成する。熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。
例えば、塩酸が添加された酸化性雰囲気中で単結晶半導体基板110に熱酸化処理を行うことにより、塩素酸化された酸化膜115を形成することができる。この場合、酸化膜115は、塩素原子を含有する膜となる。
酸化膜115中に含有された塩素原子は、酸化膜115に歪みを形成する。その結果、酸化膜115中における水の拡散速度が増大する。つまり、酸化膜115表面に水が接触した場合、水を酸化膜115中に素早く吸収させ、拡散させることができるため、水の存在による貼り合わせ不良を低減することができる。
また、酸化膜115に塩素原子を含有させることによって、外因性の不純物である重金属(例えば、Fe、Cr、Ni、Mo等)を捕集して単結晶半導体基板110が汚染されることを防止できる。また、ベース基板と貼り合わせた後に、ベース基板からのNa等の不純物を固定して、単結晶半導体基板110が汚染されることを防止できる。
なお、酸化膜115に含有させるハロゲン原子は塩素原子に限られない。酸化膜115にはフッ素原子を含有させてもよい。単結晶半導体基板110表面をフッ素酸化する方法としては、HF溶液に浸漬させた後に酸化性雰囲気中で熱酸化処理を行う方法や、NF3を酸化性雰囲気に添加して熱酸化処理を行う方法などがある。
次に、電界で加速されたイオンを単結晶半導体基板110に照射することで、単結晶半導体基板110の所定の深さに結晶構造が損傷した脆化領域112を形成する(図7(D)参照)。詳細については先の実施の形態を参酌すればよい。なお、イオンドーピング装置を用いて脆化領域112を形成する場合には、重金属も同時に添加されるおそれがあるが、ハロゲン原子を含有する酸化膜115を介してイオンの照射を行うことによって、これら重金属による単結晶半導体基板110の汚染を防ぐことができる。
次に、酸化膜115表面の単結晶半導体基板110の周縁部に対応する領域に、凹部140を形成し、意図的にベース基板100と単結晶半導体基板110とが貼り合わない領域を形成する(図7(E)参照)。凹部140の形成により、単結晶半導体基板110を露出しても構わない。このような領域が分離の際のきっかけとなり、単結晶半導体層の表面荒れを抑制できる。
なお、本実施の形態においては、酸化膜115に凹部140を形成することで貼り合わない領域を形成しているが、開示する発明の一態様はこれに限定して解釈されない。凹部に代えて、凸部や凹凸部を形成しても良い。貼り合わない領域の形成方法については、先の実施の形態を参酌できる。
次に、ベース基板100の表面と単結晶半導体基板110の表面とを対向させ、窒素含有層102の表面と酸化膜115の表面とを接合させる(図7(F)参照)。
ここでは、ベース基板100と単結晶半導体基板110を窒素含有層102と酸化膜115とを介して接着させた後、ベース基板100または単結晶半導体基板110の一箇所に1N/cm2以上500N/cm2以下の圧力を加える。すると、圧力を加えた部分から窒素含有層102と酸化膜115とが接合しはじめ、自発的に接合が形成されて全面におよぶ。この接合工程には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。
なお、ベース基板100と単結晶半導体基板110との貼り合わせを行う前に、単結晶半導体基板110上に形成された酸化膜115と、ベース基板100上に形成された窒素含有層102の表面処理を行うことが好ましい。表面処理の詳細についても先の実施の形態を参酌できる。
また、窒素含有層102と酸化膜115とを接合させた後には、接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域112における分離が生じない温度(例えば、室温以上400℃未満)とする。また、この温度範囲で加熱しながら、窒素含有層102と酸化膜115とを接合させてもよい。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA(瞬間熱アニール、Rapid Thermal Anneal)装置、マイクロ波加熱装置などを用いることができる。
次に、熱処理を行って単結晶半導体基板110を脆化領域112にて分離することにより、ベース基板100上に、窒素含有層102および酸化膜115を介して単結晶半導体層116を形成する(図7(G)、図8(A)参照)。熱処理の詳細については、先の実施の形態を参酌することができる。ここで、凹部140においては貼り合わせが行われないため、ベース基板100の凹部140に対応する領域には単結晶半導体層116は形成されない。このような領域が分離の際のきっかけとなり、単結晶半導体層116の表面荒れを抑制できる。
次に、単結晶半導体層116の表面にレーザー光132を照射することによって、表面の平坦性が向上し、かつ欠陥が低減された単結晶半導体層118を形成する(図8(B)、図8(C)、図9(A)参照)。なお、図8(C)は、図9(A)のA−Bにおける断面に対応している。詳細については先の実施の形態を参酌できる。
なお、本実施の形態においては、単結晶半導体層116の分離に係る熱処理の直後に、レーザー光132の照射処理を行っているが、開示する発明の一態様はこれに限定して解釈されない。単結晶半導体層116の分離に係る熱処理後にエッチング処理を施して、単結晶半導体層116表面の欠陥が多い領域を除去してからレーザー光132の照射処理を行っても良いし、エッチング処理などによって単結晶半導体層116表面の平坦性を向上させてからレーザー光132の照射処理を行っても良い。なお、上記エッチング処理としては、ウエットエッチングまたはドライエッチングのいずれを用いても良い。
本実施の形態においては示していないが、上述のようにレーザー光132を照射した後には、単結晶半導体層118の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層118の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせて用いればよい。
以上の工程により、表面の荒れが低減された半導体層を有するSOI基板を得ることができる(図8(C)、図9(A)参照)。
なお、上記工程の後には、SOI基板の単結晶半導体層118をパターニングして島状の半導体層120を形成しても良い。当該パターニングの際には、上記の周縁部に対応する領域(凹部140が形成された領域の近傍)の単結晶半導体層118を除去する(図8(D)、図9(B)参照)。なお、図8(D)は、図9(B)のA−Bにおける断面に対応している。ここで、単結晶半導体層118の周縁部に対応する領域を除去するのは、当該領域では、貼り合わせ強度の不足により、ピーリングが発生する可能性が高まるためである。なお、貼り合わせ強度の不足は、単結晶半導体基板表面の端部がその表面研磨処理に起因して曲率を有する表面形状(エッジロールオフと呼ぶ)となっていることにより生じるものである。なお、周縁部に対応する領域の単結晶半導体層118の除去が必須でないことは言うまでもない。
なお、本実施の形態では、単結晶半導体層の角部の一カ所に凹部を配置する構成を示したが(図9(A)等参照)、開示する発明の一態様はこれに限定されない。貼り合わない領域の数や、配置などは適宜設定すればよい。なお、後の半導体装置の歩留まり向上を考慮すれば、後に除去される領域に上記の貼り合わない領域を形成しておくことが望ましいと言える(図9(B)参照)。
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
(実施の形態4)
本実施の形態では、SOI基板の作製方法の別の一例に関して図面を参照して説明する。
まず、ベース基板100と単結晶半導体基板110とを準備する(図10(A)、図10(D)参照)。ベース基板100および単結晶半導体基板110の詳細に関しては、先の実施の形態を参酌することができる。
ベース基板100表面の単結晶半導体基板110の周縁部に対応する領域には、凹部142を形成する(図10(B)参照)。ここでは、ベース基板100表面に凹部142を形成する構成としているが、ベース基板100と単結晶半導体基板110とが貼り合わない領域を形成できるのであれば、凹部を設けることに限定されない。凹部に代えて、凸部や凹凸部を形成しても良い。貼り合わない領域の形成方法については、先の実施の形態を参酌できる。
その後、ベース基板100の表面には窒素含有層102(例えば、窒化シリコン膜(SiNx)や窒化酸化シリコン膜(SiNxOy)(x>y)等の窒素を含有する絶縁膜を含む層)を形成する(図10(C)参照)。ベース基板100には凹部142が形成されているため、窒素含有層102には凹部144が形成されることになる。凹部144が分離の際のきっかけとなり、単結晶半導体層116の表面荒れを抑制できる。
なお、本実施の形態において形成される窒素含有層102は、後に単結晶半導体層を貼り合わせるための層(接合層)となる。また、窒素含有層102は、ベース基板に含まれるナトリウム(Na)等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層としても機能する。窒素含有層102の詳細については、先の実施の形態を参酌すればよい。
単結晶半導体基板110の表面には、酸化膜115を形成する(図10(E)参照)。酸化膜115の詳細についても、先の実施の形態を参酌できる。
次に、電界で加速されたイオンを単結晶半導体基板110に照射することで、単結晶半導体基板110の所定の深さに結晶構造が損傷した脆化領域112を形成する(図10(F)参照)。詳細については先の実施の形態を参酌すればよい。なお、イオンドーピング装置を用いて脆化領域112を形成する場合には、重金属も同時に添加されるおそれがあるが、ハロゲン原子を含有する酸化膜115を介してイオンの照射を行うことによって、これら重金属による単結晶半導体基板110の汚染を防ぐことができる。
次に、ベース基板100の表面と単結晶半導体基板110の表面とを対向させ、窒素含有層102の表面と酸化膜115の表面とを接合させる(図10(G)参照)。
ここでは、ベース基板100と単結晶半導体基板110を窒素含有層102と酸化膜115とを介して接着させた後、ベース基板100または単結晶半導体基板110の一箇所に1N/cm2以上500N/cm2以下の圧力を加える。すると、圧力を加えた部分から窒素含有層102と酸化膜115とが接合しはじめ、自発的に接合が形成されて全面におよぶ。この接合工程には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。
なお、ベース基板100と単結晶半導体基板110との貼り合わせを行う前に、単結晶半導体基板110上に形成された酸化膜115と、ベース基板100上に形成された窒素含有層102の表面処理を行うことが好ましい。表面処理の詳細についても先の実施の形態を参酌できる。
また、窒素含有層102と酸化膜115とを接合させた後には、接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域112における分離が生じない温度(例えば、室温以上400℃未満)とする。また、この温度範囲で加熱しながら、窒素含有層102と酸化膜115とを接合させてもよい。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA(瞬間熱アニール、Rapid Thermal Anneal)装置、マイクロ波加熱装置などを用いることができる。
次に、熱処理を行って単結晶半導体基板110を脆化領域112にて分離することにより、ベース基板100上に、窒素含有層102および酸化膜115を介して単結晶半導体層116を形成する(図10(H)、図11(A)参照)。熱処理の詳細については、先の実施の形態を参酌することができる。ここで、凹部144においては貼り合わせが行われないため、ベース基板100の凹部144に対応する領域には単結晶半導体層116は形成されない。このような領域が分離の際のきっかけとなり、単結晶半導体層116の表面荒れを抑制できる。
次に、単結晶半導体層116の表面にレーザー光132を照射することによって、表面の平坦性が向上し、かつ欠陥が低減された単結晶半導体層118を形成する(図11(B)、図11(C)、図12(A)参照)。なお、図11(C)は、図12(A)のA−Bにおける断面に対応している。詳細については先の実施の形態を参酌できる。
なお、本実施の形態においては、単結晶半導体層116の分離に係る熱処理の直後に、レーザー光132の照射処理を行っているが、開示する発明の一態様はこれに限定して解釈されない。単結晶半導体層116の分離に係る熱処理後にエッチング処理を施して、単結晶半導体層116表面の欠陥が多い領域を除去してからレーザー光132の照射処理を行っても良いし、エッチング処理などによって単結晶半導体層116表面の平坦性を向上させてからレーザー光132の照射処理を行っても良い。なお、上記エッチング処理としては、ウエットエッチングまたはドライエッチングのいずれを用いても良い。
本実施の形態においては示していないが、上述のようにレーザー光132を照射した後には、単結晶半導体層118の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層118の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせて用いればよい。
以上の工程により、表面の荒れが低減された半導体層を有するSOI基板を得ることができる(図11(C)、図12(A)参照)。
なお、上記工程の後には、SOI基板の単結晶半導体層118をパターニングして島状の半導体層120を形成しても良い。当該パターニングの際には、上記の周縁部に対応する領域(凹部144が形成された領域の近傍)の単結晶半導体層118を除去する(図11(D)、図12(B)参照)。なお、図11(D)は、図12(B)のA−Bにおける断面に対応している。ここで、単結晶半導体層118の周縁部に対応する領域を除去するのは、当該領域では、貼り合わせ強度の不足により、ピーリングが発生する可能性が高まるためである。なお、周縁部に対応する領域の単結晶半導体層118の除去が必須でないことは言うまでもない。
なお、本実施の形態では、単結晶半導体層の角部の一カ所に凹部を配置する構成を示したが(図12(A)等参照)、開示する発明の一態様はこれに限定されない。貼り合わない領域の数や、配置などは適宜設定すればよい。なお、後の半導体装置の歩留まり向上を考慮すれば、後に除去される領域に上記の貼り合わない領域を形成しておくことが望ましいと言える(図12(B)参照)。
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
(実施の形態5)
本実施の形態では、図13乃至図15を参照して、上記実施の形態における半導体装置の作製方法の詳細について説明する。ここでは、半導体装置の一例として複数のトランジスタからなる半導体装置の作製方法について説明する。以下において示すトランジスタを組み合わせて用いることで、様々な半導体装置を形成することができる。
図13(A)は、実施の形態1などに示す方法で作製した半導体基板の一部を示す断面図である(例えば、図2(B)等参照)。なお、本実施の形態においては、実施の形態1において作製した半導体基板を用いて半導体装置を作製する場合について説明するが、他の実施の形態において作製した半導体基板を用いても良いことは言うまでもない。
半導体層700(図2(B)における単結晶半導体層118に対応)には、TFTのしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのp型不純物や、リン、砒素などのn型不純物を添加しても良い。不純物を添加する領域、および添加する不純物の種類は、適宜変更することができる。例えば、nチャネル型TFTの形成領域にp型不純物を添加し、pチャネル型TFTの形成領域にn型不純物を添加する。上述の不純物を添加する際には、ドーズ量が1×1015/cm2以上1×1017/cm2以下となるように行えばよい。
その後、半導体層700を島状に分離して、半導体層702、および半導体層704を形成する(図13(B)参照)。なお、この際に、周縁部に対応する領域(貼り合わない領域の近傍)の単結晶半導体層118は除去されることが望ましい(例えば、図2(C)等参照)。
次に、半導体層702と半導体層704を覆うように、ゲート絶縁膜706を形成する(図13(C)参照)。ここでは、プラズマCVD法を用いて、酸化シリコン膜を単層で形成することとする。酸化シリコン以外にも、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜を、単層構造または積層構造で形成することによりゲート絶縁膜706としても良い。
プラズマCVD法以外の作製方法としては、スパッタリング法や、高密度プラズマ処理による酸化または窒化による方法が挙げられる。高密度プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などガスの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル(OHラジカルを含む場合もある)や窒素ラジカル(NHラジカルを含む場合もある)によって、半導体層の表面を酸化または窒化することにより、1nm以上20nm以下、望ましくは2nm以上10nm以下の絶縁膜を半導体層に接するように形成する。
上述した高密度プラズマ処理による半導体層の酸化または窒化は固相反応であるため、ゲート絶縁膜706と半導体層702、半導体層704との界面準位密度をきわめて低くすることができる。また、高密度プラズマ処理により半導体層702、半導体層704を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また、半導体層が単結晶であるため、高密度プラズマ処理を用いて半導体層の表面を固相反応で酸化させる場合であっても、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。このように、高密度プラズマ処理により形成された絶縁膜をトランジスタのゲート絶縁膜の一部または全部に用いることで、特性のばらつきを抑制することができる。
または、半導体層702と半導体層704を熱酸化させることで、ゲート絶縁膜706を形成するようにしても良い。このように、熱酸化を用いる場合には、ある程度の耐熱性を有するガラス基板を用いることが必要である。
なお、水素を含むゲート絶縁膜706を形成し、その後、350℃以上450℃以下の温度による加熱処理を行うことで、ゲート絶縁膜706中に含まれる水素を半導体層702および半導体層704中に拡散させるようにしても良い。この場合、ゲート絶縁膜706として、プラズマCVD法を用いた窒化シリコンまたは窒化酸化シリコンを用いるとことができる。なお、プロセス温度は350℃以下とすると良い。このように、半導体層702および半導体層704に水素を供給することで、半導体層702中、半導体層704中、ゲート絶縁膜706と半導体層702の界面、およびゲート絶縁膜706と半導体層704の界面における欠陥を効果的に低減することができる。
次に、ゲート絶縁膜706上に導電膜を形成した後、該導電膜を所定の形状に加工(パターニング)することで、半導体層702の上方に電極708を、半導体層704の上方に電極710を形成する(図13(D)参照)。導電膜の形成にはCVD法、スパッタリング法等を用いることができる。導電膜は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等の材料を用いて形成することができる。また、上記金属を主成分とする合金材料を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体に導電性を付与する不純物元素をドーピングした多結晶シリコンなど、半導体材料を用いて形成しても良い。
本実施の形態では電極708および電極710を単層の導電膜で形成しているが、開示する発明の一態様に係る半導体装置は該構成に限定されない。電極708および電極710は積層された複数の導電膜で形成されていても良い。2層構造とする場合には、例えば、モリブデン膜、チタン膜、窒化チタン膜等を下層に用い、上層にはアルミニウム膜などを用いればよい。3層構造の場合には、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造や、チタン膜とアルミニウム膜とチタン膜の積層構造などを採用するとよい。
なお、電極708および電極710を形成する際に用いるマスクは、酸化シリコンや窒化酸化シリコン等の材料を用いて形成してもよい。この場合、酸化シリコン膜や窒化酸化シリコン膜等をパターニングしてマスクを形成する工程が加わるが、これらの材料を用いたマスクでは、レジスト材料を用いたマスクと比較してエッチング時における膜減りが少ないため、より正確な形状の電極708および電極710を形成することができる。また、マスクを用いずに、液滴吐出法を用いて選択的に電極708および電極710を形成しても良い。ここで、液滴吐出法とは、所定の組成物を含む液滴を吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
また、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節し、所望のテーパー形状を有するように電極708および電極710を形成することもできる。また、テーパー形状は、マスクの形状によって制御することもできる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素、四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄、弗化窒素などのフッ素系ガス、または酸素などを適宜用いることができる。
次に、電極708および電極710をマスクとして、一導電型を付与する不純物元素を半導体層702、半導体層704に添加する(図14(A)参照)。本実施の形態では、半導体層702にn型を付与する不純物元素(例えばリンまたはヒ素)を、半導体層704にp型を付与する不純物元素(例えばボロン)を添加する。なお、n型を付与する不純物元素を半導体層702に添加する際には、p型の不純物が添加される半導体層704はマスク等で覆い、n型を付与する不純物元素の添加が半導体層702に選択的に行われるようにする。また、p型を付与する不純物元素を半導体層704に添加する際には、n型の不純物が添加される半導体層702はマスク等で覆い、p型を付与する不純物元素の添加が半導体層704に選択的に行われるようにする。または、半導体層702および半導体層704に、p型を付与する不純物元素またはn型を付与する不純物元素の一方を添加した後、一方の半導体層のみに、より高い濃度でp型を付与する不純物元素またはn型を付与する不純物元素の他方を添加するようにしても良い。上記不純物の添加により、半導体層702に不純物領域712、半導体層704に不純物領域714が形成される。
次に、電極708の側面にサイドウォール716を、電極710の側面にサイドウォール718を形成する(図14(B)参照)。サイドウォール716およびサイドウォール718は、例えば、ゲート絶縁膜706、電極708および電極710を覆うように新たに絶縁膜を形成し、異方性エッチングにより該絶縁膜を部分的にエッチングすることで形成することができる。なお、上記の異方性エッチングにより、ゲート絶縁膜706を部分的にエッチングしても良い。サイドウォール716およびサイドウォール718を形成するための絶縁膜としては、プラズマCVD法やスパッタリング法等を用いて、シリコン、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、有機材料などを含む膜を、単層構造または積層構造で形成すれば良い。本実施の形態では、膜厚100nmの酸化シリコン膜をプラズマCVD法によって形成する。また、エッチングガスとしては、CHF3とヘリウムの混合ガスを用いることができる。なお、サイドウォール716およびサイドウォール718を形成する工程は、これらに限定されるものではない。
次に、ゲート絶縁膜706、電極708および電極710、サイドウォール716およびサイドウォール718をマスクとして、半導体層702、半導体層704に一導電型を付与する不純物元素を添加する(図14(C)参照)。なお、半導体層702、半導体層704には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。ここで、n型を付与する不純物元素を半導体層702に添加する際には、p型の不純物が添加される半導体層704はマスク等で覆い、n型を付与する不純物元素の添加が半導体層702に選択的に行われるようにする。また、p型を付与する不純物元素を半導体層704に添加する際には、n型の不純物が添加される半導体層702はマスク等で覆い、p型を付与する不純物元素の添加が半導体層704に選択的に行われるようにする。
上記不純物元素の添加により、半導体層702に、一対の高濃度不純物領域720と、一対の低濃度不純物領域722と、チャネル形成領域724とが形成される。また、上記不純物元素の添加により、半導体層704に、一対の高濃度不純物領域726と、一対の低濃度不純物領域728と、チャネル形成領域730とが形成される。高濃度不純物領域720、高濃度不純物領域726はソースまたはドレインとして機能し、低濃度不純物領域722、低濃度不純物領域728はLDD(Lightly Doped Drain)領域として機能する。
なお、半導体層702上に形成されたサイドウォール716と、半導体層704上に形成されたサイドウォール718は、キャリアが移動する方向(いわゆるチャネル長に平行な方向)の長さが同じになるように形成しても良いが、異なるように形成しても良い。例えば、pチャネル型トランジスタとなる半導体層704上のサイドウォール718は、nチャネル型トランジスタとなる半導体層702上のサイドウォール716よりも、キャリアが移動する方向の長さが長くなるように形成すると良い。pチャネル型トランジスタにおいて、サイドウォール718の長さをより長くすることで、ボロンの拡散による短チャネル化を抑制することができるため、ソースおよびドレインに高濃度のボロンを添加することが可能となる。これにより、ソースおよびドレインを十分に低抵抗化することができる。
ソースおよびドレインをさらに低抵抗化するために、半導体層702および半導体層704の一部をシリサイド化したシリサイド領域を形成しても良い。シリサイド化は、半導体層に金属を接触させ、加熱処理(例えば、GRTA法、LRTA法等)により、半導体層中の珪素と金属とを反応させて行う。シリサイド領域としては、コバルトシリサイドやニッケルシリサイドなどを形成すれば良い。半導体層702や半導体層704が薄い場合には、半導体層702、半導体層704の底部までシリサイド反応を進めても良い。シリサイド化に用いることができる金属材料としては、チタン(Ti)、ニッケル(Ni)、タングステン(W)、モリブデン(Mo)、コバルト(Co)、ジルコニウム(Zr)、ハフニウム(Hf)、タンタル(Ta)、バナジウム(V)、ネオジム(Nd)、クロム(Cr)、白金(Pt)、パラジウム(Pd)等が挙げられる。また、レーザー光の照射などによってもシリサイド領域を形成することができる。
上述の工程により、nチャネル型トランジスタ732およびpチャネル型トランジスタ734が形成される。なお、図14(C)に示す段階では、ソース電極またはドレイン電極として機能する導電膜は形成されていないが、これらのソース電極またはドレイン電極として機能する導電膜を含めてトランジスタと呼ぶこともある。
次に、nチャネル型トランジスタ732、pチャネル型トランジスタ734を覆うように絶縁膜736を形成する(図14(D)参照)。絶縁膜736は必ずしも設けなくとも良いが、絶縁膜736を形成する場合には、アルカリ金属やアルカリ土類金属などの不純物がnチャネル型トランジスタ732、pチャネル型トランジスタ734に侵入することを防止できる。具体的には、絶縁膜736を、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム、酸化アルミニウムなどの材料を用いて形成するのが望ましい。本実施の形態では、膜厚600nm程度の窒化酸化シリコン膜を、絶縁膜736として用いる。この場合、上述の水素化の工程は、該窒化酸化シリコン膜形成後に行っても良い。なお、本実施の形態においては、絶縁膜736を単層構造としているが、積層構造としても良いことはいうまでもない。例えば、2層構造とする場合には、酸化窒化シリコン膜と窒化酸化シリコン膜との積層構造とすることができる。
次に、nチャネル型トランジスタ732、pチャネル型トランジスタ734を覆うように、絶縁膜736上に絶縁膜738を形成する。絶縁膜738は、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いて形成するとよい。また、上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、PSG(リンガラス)、BPSG(リンボロンガラス)、アルミナ等を用いることもできる。ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi−O−Si結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、芳香族炭化水素から選ばれる一を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜738を形成しても良い。
絶縁膜738の形成には、その材料に応じて、CVD法、スパッタ法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコート法、カーテンコート法、ナイフコート法等を用いることができる。
次に、半導体層702と半導体層704の一部が露出するように絶縁膜736および絶縁膜738にコンタクトホールを形成する。そして、該コンタクトホールを介して半導体層702に接する導電膜740および導電膜742と、半導体層704に接する導電膜744および導電膜746を形成する(図15(A)参照)。導電膜740、導電膜742、導電膜744、導電膜746は、トランジスタのソース電極またはドレイン電極として機能する。なお、本実施の形態においては、コンタクトホール開口時のエッチングに用いるガスとしてCHF3とHeの混合ガスを用いたが、これに限定されるものではない。
導電膜740、導電膜742、導電膜744、導電膜746は、CVD法やスパッタリング法等により形成することができる。材料としては、アルミニウム(Al)、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジム(Nd)、炭素(C)、珪素(Si)等を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。また、導電膜740、導電膜742、導電膜744、導電膜746は、単層構造としても良いし、積層構造としても良い。
アルミニウムを主成分とする合金の例としては、アルミニウムを主成分として、ニッケルを含むものを挙げることができる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方を含むものを挙げることができる。アルミニウムやアルミニウムシリコン(Al−Si)は抵抗値が低く、安価であるため、導電膜740、導電膜742、導電膜744、導電膜746を形成する材料として適している。特に、アルミニウムシリコンは、パターニングの際のレジストベークによるヒロックの発生を抑制することができるため好ましい。また、珪素の代わりに、アルミニウムに0.5%程度のCuを混入させた材料を用いても良い。
導電膜740、導電膜742、導電膜744、導電膜746を積層構造とする場合には、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造などを採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物などを用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟むように導電膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生を十分に防ぐことができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体層702と半導体層704上に薄い酸化膜が形成されていたとしても、バリア膜に含まれるチタンが該酸化膜を還元し、導電膜740および導電膜742と半導体層702とのコンタクト、導電膜744および導電膜746と半導体層704とのコンタクトを良好なものとすることができる。また、バリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜740、導電膜742、導電膜744、導電膜746を、下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンのように、5層構造またはそれ以上の積層構造とすることもできる。
また、導電膜740、導電膜742、導電膜744、導電膜746として、WF6ガスとSiH4ガスから化学気相成長法で形成したタングステンシリサイドを用いても良い。また、WF6を水素還元して形成したタングステンを、導電膜740、導電膜742、導電膜744、導電膜746として用いても良い。
なお、導電膜740および導電膜742はnチャネル型トランジスタ732の高濃度不純物領域720に接続されている。導電膜744および導電膜746はpチャネル型トランジスタ734の高濃度不純物領域726に接続されている。
図15(B)に、図15(A)に示したnチャネル型トランジスタ732およびpチャネル型トランジスタ734の平面図を示す。ここで、図15(B)のA−Bにおける断面が図15(A)に対応している。ただし、図15(B)においては、簡単のため、絶縁膜736、絶縁膜738、導電膜740、導電膜742、導電膜744、導電膜746等を省略している。
なお、本実施の形態においては、nチャネル型トランジスタ732とpチャネル型トランジスタ734が、それぞれゲート電極として機能する電極を1つずつ有する場合(電極708、電極710を有する場合)を例示しているが、開示する発明の一態様は該構成に限定されない。トランジスタは、ゲート電極として機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。
本実施の形態では、表面の荒れを抑制した半導体層を有するSOI基板を用いているため、半導体装置の歩留まりを向上させることができる。なお、本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
本実施例では、上記実施の形態において説明した方法の効果を確認した。以下、図面を参照してその結果について説明する。
試料としては、ガラス基板上に単結晶シリコン基板から分離したシリコン層を設けたもの(レーザー光照射前)を用意した。具体的には、貼り合わない領域を形成しない試料(試料A)、ガラスペンによってガラス基板に傷(凹凸部)を付けて貼り合わない領域を形成した試料(試料B)、レーザー照射によってガラス基板に傷(凹凸部)を付けて貼り合わない領域を形成した試料(試料C)の3種類を用意した。試料の作製方法の詳細は、実施の形態2等と同様であるため、省略する。なお、試料Aは、実施の形態2等において、凹凸部を形成しないことによって作製された。
図16、図17、図18には、単結晶シリコン基板を分離してガラス基板上にシリコン層を形成した直後のシリコン層の表面の様子を示す。図16は試料Aの様子を、図17は試料Bの様子を、図18は試料Cの様子をそれぞれ示している。なお、図16(B)、図17(B)、図18(B)はそれぞれ、図16(A)、図17(A)、図18(A)の部分拡大写真(顕微鏡写真)である。また、図19には、レーザー照射によってガラス基板に傷を付けた場合のガラス基板表面の様子の一例を示す。なお、図19において、傷の大きさは直径約800μm(0.8mm)である。
試料B、試料Cにおいては、図中右下部分(角部:図中、破線の円で囲まれた部位)に、貼り合わない領域を形成した(図17(A)、図18(A)参照)。また、ガラス基板と単結晶シリコン基板の貼り合わせは、当該部分(角部)から進行させた。なお、当該部分(角部)以外から貼り合わせを進行させる場合であっても一定の効果を得ることができるが、当該部分(角部)から貼り合わせを進行させる場合が最も効果的であった。
図16(B)、図17(B)、図18(B)から、貼り合わない領域を形成した試料(試料B、試料C)では、貼り合わない領域を形成しない試料(試料A)と比較してシリコン層の表面荒れが抑制されていることが分かる。
次に、貼り合わない領域の直径と、シリコン層中の欠損の数(検出数)との関係を図20(A)および図20(B)に示す。ここで、検出数は、パターン検査機によって検出した直径が1μm以上の大きさの欠損の数をいう。なお、上記パターン検査機は光学顕微鏡と画像解析を応用した装置である。
図20から、貼り合わない領域の直径が大きくなるほど、欠損の検出数が低減されていることが分かる。例えば、欠損の数密度を5.0個/cm2以下とすることが可能であり、条件次第では、1.0個/cm2以下とすることも可能である。また、貼り合わない領域を形成しない場合(貼り合わない領域の直径が0mmの場合)と比較すると、貼り合わない領域が極めて小さい場合(例えば、貼り合わない領域の直径が1mmの場合)であっても、検出数は著しく低減している。このことから、貼り合わない領域を形成することは、シリコン層の欠損を抑制するために極めて有効であることが分かる。なお、上記貼り合わない領域の大きさは、貼り合わせ表面に形成する凹凸部の大きさなどに依存する。
図21に、貼り合わない領域を形成しない試料の表面のラフネスと、貼り合わない領域を形成した試料の表面のラフネスと、を比較した結果を示す(観察面積10×10mm2)。図21(A)は、算術平均粗さ(Ra)を示し、図21(B)は、最大高低差(P−V)を示す。
図21(A)より、貼り合わない領域を形成しない試料ではRaが8.0nmより大きいのに対して、貼り合わない領域を形成した試料ではRaが8.0nm以下になっていることが分かる。また、図21(B)より、貼り合わない領域を形成しない試料ではP−Vが120nmより大きいのに対して、貼り合わない領域を形成した試料ではP−Vが120nm以下になっていることが分かる。
以上、本実施例により、開示する発明の一態様の有効性が確認された。なお、開示する発明の一態様では、半導体層の欠損数を十分に抑制し、また、各欠損を小型化することができるため、後にレーザー光を照射する場合であっても、欠損数の増加や、欠損の大型化を抑制することが可能である。このように、開示する発明の一態様は、レーザー光の照射と組み合わせて用いる場合には一層効果的である。