JP2007503726A - 応力のかかるシステムのための基板および当該基板上での結晶成長法 - Google Patents

応力のかかるシステムのための基板および当該基板上での結晶成長法 Download PDF

Info

Publication number
JP2007503726A
JP2007503726A JP2006530387A JP2006530387A JP2007503726A JP 2007503726 A JP2007503726 A JP 2007503726A JP 2006530387 A JP2006530387 A JP 2006530387A JP 2006530387 A JP2006530387 A JP 2006530387A JP 2007503726 A JP2007503726 A JP 2007503726A
Authority
JP
Japan
Prior art keywords
layer
silicon
substrate
support
support according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006530387A
Other languages
English (en)
Other versions
JP4714688B2 (ja
Inventor
ルテルトル，ファブリス
ギスラン，ブリュノ
レサック，オリヴィエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2007503726A publication Critical patent/JP2007503726A/ja
Application granted granted Critical
Publication of JP4714688B2 publication Critical patent/JP4714688B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00365—Creating layers of material on a substrate having low tensile stress between layers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer

Abstract

本発明は、核生成層（２）、多結晶性または多孔性緩衝層（４）、および支持体基板（６）を含む結晶成長用支持体を提供する。
【選択図】図１

Description

本発明は、結晶成長（エピタキシャル成長）用基板の分野および当該基板を使用する結晶成長技術に関する。
本発明は、例えば、ＧａＮ、ＧａＡｓ、ＩｎＰ、ＧａＡｌＡｓ、ＩｎＧａＡｓ、ＡｌＮ、ＡｌＧａＮ等、あるいはさらにＳｉＧｅ等の材料の層のエピタキシャル成長のための技術に応用可能である。
現在、上記の材料、特に窒化ガリウムＧａＮのエピタキシャル層を製造することが試みられている。とりわけ、結晶が良質な、比較的厚い層（＞１または２μｍ）が要求されており、当該層は、応力を受けていないか、ほんのわずかだけ応力を受けており、当該層は、低い欠陥密度（例えば、１０6／ｃｍ2より小さい転位密度）を有している。
エピタキシャル成長の公知の例では、ＭＯＣＶＤ技術を用いて、エピタキシー用基板上でＧａＮの厚い層（＞１２マイクロメーター（μｍ））を得たＧａＮのエピタキシャル成長の例がある。
本質的に以下のバルク基板上でのこの種のエピタキシャル成長について記載した文献がある：サファイア、ＳｉＣ、およびＳｉ。これらの３種の基板は、最も容易に入手できる基板であるため、最も頻繁に使用されているものである。わずかではあるが、例えば、ＺｎＯまたはＬｉＧａＯ2等の基板上での試験も行われている。
現在、基板表面上に均一に堆積したエピタキシャルＧａＮ層は、核生成表面の使用にも係わらず、１０8〜１０10／ｃｍ2の範囲の転位密度を有している。
ＭＯＣＶＤ（成長温度１０００〜１１００℃）により得られた厚いＧａＮ層中の応力は、明らかにエピタキシャル基板の熱膨張係数に依存しており、当該熱膨張係数により、システムにかけられる熱弾性由来の応力が決定する。
サファイア上で製造されたＧａＮ層は圧縮応力下にあり、一方、ＳｉＣ上で得られたＧａＮ層は、わずかなに引張り応力下にあり、シリコン上で得られたＧａＮ層は、大きな引張り応力下にある。引張り応力下の層に関しては、エピタキシャル膜にクラックを生じさせる強い傾向にあり、それにより、膜が破損する。圧縮応力下の層もまた問題を有する。
上記の現象は、シリコン上での成長について特に当てはまる。エピタキシー支持体に関し、クラック発生の限界は、約１μｍ〜２μｍであり、このことが、良質の層を製造することにおいて、制限因子になっている。
ＳＯＩ（シリコン・オン・インシュレーター(silicon on insulator)）基板上での成長テストでは、当該基板種の使用により、酸化物上に存在する非常に薄いシリコン膜の迎合的性質のために、エピタキシャル成長層の結晶欠陥密度を減少できることが示されている。しかし、当該システムでは、特に、厚いＧａＮ層（よくても１μｍ〜２μｍ）において、応力を吸収する能力が限られている。
モチーフを有する基板上で成長させることにより、結晶品質の向上が見られている。得られる転位密度は、１０6／ｃｍ2オーダーである。ペンデオエピタキシー(pendeoepitaxy)（ＰＥ）、ラテラル・オーバーグロース・フロム・トレンチズ(lateral overgrowth from trenches)（ＬＯＦＴ）、カンチレバー・エピタキシー(cantilever epitaxy)（ＣＥ）として知られている技術とともに、エピタキシャル・ラテラル・オーバーグロース(epitaxial lateral overgrowth)（ＥＬＯ）技術がある。これらの技術はすべて、ラテラル・オーバーグロース、およびエピタキシャル成長層の合体に基づいており、最終的には連続膜が形成される。得られる連続膜は、結晶品質が向上した緻密な領域を有するか（エピタキシャル・ラテラル・オーバーグロース（ＥＬＯＧ）技術）、結晶品質が均一な膜を有している（ＬＯＦＴ技術）。これらの解決策は、サファイア、ＳｉＣおよびＳｉ（１１１）についても実証されている。
これらは、エピタキシャル成長膜の結晶品質を向上させるものであるが、これらの解決策は、エピタキシャル成長膜の応力の問題を有効に解決することができていない。
従って、結晶成長の間、特に、材料の大きな厚みとなるエピタキシャル成長の間、また特に、材料の熱膨張係数が、基板またはエピタキシー支持体の熱膨張係数と、異なるまたは大きく異なる場合において、高いレベルで応力を吸収することができる基板または支持体を製造することが課題である。
また、特に、例えばＧａＮ層を成長させるときに、厚い層を得るにあたり、特に高いレベルで応力を吸収することができる基板または支持体を見出すことが課題である。
第一の側面として、本発明は、以下を含む結晶成長用支持体を提供する：
・核生成層または成長層
・多結晶性、多孔性、もしくはアモルファスの緩衝層または中間層；および
・ベース基板。
緩衝層は、支持体の核生成層または成長層上でなされるエピタキシャル成長の間に発生する応力を、吸収または受容することができる。
従って、この新規なタイプの支持体は、特に厚いＧａＮ層において、数μｍオーダー、例えば４μｍの厚みを有するエピタキシャル層を、より容易に製造することができる。
核生成層は、例えば、ＳｉまたはＳｉＣまたはＧａＮから形成される、あるいはサファイアまたはＡＩＮまたはダイアモンドから形成される、単結晶材料層であってよい。当該層は、他の基板から転写させて得ることができる。
支持体基板は、ＳｉまたはＳｉＣから形成されていてもよく、緩衝層は、アモルファスシリコン、多孔質シリコン、多結晶シリコン、アモルファス二酸化ケイ素ＳｉＯ2、アモルファス窒化ケイ素Ｓｉ3Ｎ4、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、サファイア、または窒化アルミニウム（ＡｌＮ）から形成されていてもよい。
一つのバリエーションでは、核生成層はシリコンから形成され、緩衝層は多結晶性または多孔性であり、ベース基板はシリコンから形成され、電気絶縁層も、核生成層と緩衝層との間に含有されている。
この場合、絶縁層は、酸化物の層（例、シリコンの酸化物）であってよく、ボロフォスフォシリケートガラス層であってもよい。
本発明の構造は、ＳＯＩ（シリコン・オン・インシュレーター）型構造に適合する。
従って、本発明の第一の実施態様では、中間層は、ベース基板と、核生成層またはＳＯＩ二重層（シリコン表面層および絶縁層、例えば、二酸化シリコン）のいずれかとの間に形成される。
本発明の別の実施態様では、表面に発生した熱弾性応力を吸収することができるベース基板上に、機械的吸収手段または機械システムが形成される。
当該機械システムは、例えば、多数並んだ吸収エレメントを含み、当該エレメントは、ベース基板を、例えばイオンエッチングにより、機械加工して得ることができる。
本発明はまた、少なくとも一つの核生成層または成長層と、モチーフがエッチングされたベース基板とを含む結晶成長用支持体を提供する。
核生成層およびベース基板は、シリコンで形成されていてもよく、酸化物層または電気絶縁層が、核生成層と基板との間に設置されていてもよい。
従って、この第二の実施態様もまた、ＳＯＩ型構造に適合する。
緩衝層は、核生成層または成長層または酸化物層と、ベース基板との間に配置されていてもよく、当該緩衝層は、例えば、Ｓｉ、アモルファスシリコン、多孔質シリコン、多結晶シリコン、ＳｉＣ、ＧａＮ、サファイアもしくはＡｌＮから形成される、多孔性または多結晶性であってもよい。
本発明のエピタキシャル成長法は、上記で規定した本発明の支持体上で実施され得るものである。
第一の実施態様では、緩衝層または中間層は、核生成層または成長層とベース基板との間に介挿されており、当該緩衝層は、例えば、当該層における結晶欠陥の発生、または当該層の材料の機械的変位によって、多量の応力を吸収することができる。
図１に、当該構造の一例を示す。図１は、上記の核生成層２、緩衝層４、および、例えばＳｉまたはＳｉＣまたはサファイア（Ａｌ2Ｏ3）または窒化アルミニウム（ＡｌＮ）のような支持体基板６を示している。
緩衝層４は、例えば、多結晶性、多孔性またはアモルファスの層である。緩衝層は、ＣＶＤ技術により形成することができ、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、サファイア、または窒化アルミニウム（ＡｌＮ）、二酸化ケイ素（ＳｉＯ2）、または窒化シリコンＳｉ3Ｎ4から形成されていてもよい。当該材料は、例として挙げたものである。
シリコン層の例では、緩衝層は、アモルファスシリコン、多結晶シリコンまたは（インテンショナル・ポロシフィケーション(intentional porosification)もしくはポーラスデポジット(porous deposit)により得られる）多孔質シリコンの薄層であってよい。
核生成層２は、例えば「スマートカット」として知られる分割法を用いて第一基板から薄膜を転写して得られる、単結晶材料層である（本項目に関する図５Ａおよび５Ｂ参照。または、さらに本明細書で後に引用するA. J. Auberton-Herveの論文を参照）。
通常、核生成層の厚みは、０．１μｍ〜２μｍのオーダーにあり、例えば、０．５μｍである。緩衝層の厚みは、１０分の数μｍのオーダーであり、例えば、約０．０１μｍ〜約１μｍまたは２μｍである。支持体は、数百μｍのオーダー、または１００μｍ〜７００μｍの範囲にあってよく、例えば、約５００μｍまたは５２５μｍである。
核生成層２および基板６の熱膨張係数Ｃ1およびＣ2は、異なっていてもよい。例えば、ＳｉＣの熱膨張係数は４．５×１０-6Ｋ-1であり、Ｓｉの熱膨張係数は２．５×１０-6Ｋ-1であり、アルミナ（Ａｌ2Ｏ3）の熱膨張係数は７×１０-6Ｋ-1である。
層２と基板６の係数のこの差は、特に、相対的差異｜Ｃ1−Ｃ2｜／Ｃ1または｜Ｃ1−Ｃ2｜／Ｃ2が、周囲温度すなわち約２０℃または２５℃において、少なくとも１０％または２０％または３０％であったときに、温度上昇または温度下降段階の間に、応力を発生し得る。
当該タイプの構造において、熱の変移の際に発生する応力は、緩衝層４に吸収される。多結晶層の場合、応力は、欠陥発生により緩衝層に吸収される。多孔質層の場合には、孔は、張力または圧縮を機械的に吸収する、材料の局所的な変位を起こす。アモルファス層の場合には、特別な応力緩和モードが、層のクリープにより起こる。
本発明は、酸化物がシリコンの酸化物ではなく、低温で粘性となる酸化物、例えば、ボロフォスフォシリケートガラス（ＢＰＳＧ）であるＳＯＩ型構造にも適用可能である。当該層に粘性があった場合には、当該層は、クリープにより張力または圧縮を吸収する。
同じタイプの緩衝層が、ＳＯＩ構造において酸化物または絶縁層と基板との間に介挿されていてもよい。当該構造を図２に示す。図２において、参照符号１０は、半導体材料の薄層を示し、半導体材料は、好ましくは、単結晶であり、例えば、シリコン、炭化ケイ素ＳｉＣ、窒化ガリウムＧａＮ、サファイア、ＡＩＮから形成される。参照符号１２は、酸化物ＳｉＯ2の層を示し、層１４は、緩衝層を表し、参照符号１６は、半導体材料、例えば厚いシリコン、から形成される基板を表す。
このようなＳＯＩ構造では、結晶成長法は、数百℃のオーダーの温度（例えば：１０００℃）で実施されるため、酸化物層は、応力受容層としても作用する。当該温度では、酸化物は粘性となり、当該応力をいくらか吸収する。緩衝層１４もまた、当該応力をいくらか吸収するが、緩衝層は粘性とならないため、異なった様式で応力を吸収する。
従って同様に、核生成層１０と基板１６との間の熱膨張係数の相対的差異は、周囲温度（２０℃または２５℃）において、１０％または２０％または３０％よりも大きくてもよい。
ＳＯＩ構造に関し、例えば、緩衝層１４は、応力を封じ込めて吸収することができ、例えば、１０ｎｍ〜１μｍまたは０．１μｍ〜２μｍ厚である、アモルファスシリコンまたは多結晶シリコンの堆積物により生成したものであってもよい。
通常、転写により形成され得る層１０の厚みは、約１０ｎｍ〜３００ｎｍであり、または、０．１μｍ〜２μｍの範囲にもある。堆積により形成され得る層１２の厚みは、数百ｎｍのオーダー、例えば、１００ｎｍ〜７００ｎｍの範囲内、例えば４００ｎｍである。
基板１０は、図１の基板６と実質的に同じ厚みであってよい。
図３に示す別の実施態様では、基板２０または剛性の支持体には、受容層２２が、作り出されており、当該受容層は、弾性であるか、または、少なくとも、異なる層２４、２６の平面と平行な平面ｘｙにおいて、所定の弾性を有する。当該層２２は、例えば、基板２０に、ノッチまたはトレンチまたは他の任意の幾何学的モチーフをエッチングすることによって得る。当該モチーフは弾性を有するか、層２４、２６の平面に平行な平面において柔軟性を有する。生じた弾性は、従来の梁理論を適用して計算することができる。
変形例として、図３Ｂに示すように弾力受容層２３を、図３Ａの受容層と同様にして、基板２０の後面に形成することもでき、それにより、図３Ａの形態で発生し得る、層２６と基板２０との間で起こり得る接着の問題を回避することができる。この変形例でも、応力を吸収することができる。
図３Ａおよび３Ｂの２つ機械的応力受容システムが、同じ基板上にあってもよい。
別の変形例では（図３Ｃ）、例えば、「鋸の切り口」のようなノッチ２５が基板の一方の側または両側に形成されている。ここでもまた、応力吸収効果が得られる。
図３Ａまたは３Ｂのシステムが基板の一方の側にあり、図３Ｃのシステムが他方の側にあるようなシステムも可能である。
エッチングまたはくりぬかれたモチーフは、図４に示すように、２次元の周期的パターンまたは１次元の周期的パターンで繰り返されていることが好ましい。
一例としては、約１０μｍに等しい深さｐ、幅ｌ＝１μｍを有し、長さｅ＝１μｍの間隔で離れたトレンチが、基板２０にくりぬかれ、前記機械的吸収システムが作り出される。
層２４、２６および基板２０は、図１の層２、４および基板６と、同じ通常の厚みを有し、同じ技術によって得られた、同一または同様のものであってよい。例えば、核生成層２４は、「スマートカット」法を用いてまたは基板分割によって（当該方法の工程は、図５Ａと図５Ｂと一緒に後述する）、例えば、第一基板から薄層を転写して得た単結晶材料層であってもよい。緩衝層２６は、例えば、Ｓｉ、ＳｉＣ、ＧａＮ、サファイアもしくはＡＩＮの単結晶層または多孔質層であってよい。
図３Ａ、３Ｂ、または３Ｃの構造もまた、ＳＯＩ型構造であってよく、層２６は酸化物または絶縁体の層であり、層２４は純度の高いシリコンの層である。
図２に示すような、基板１６が、層１０、１２、１４の平面に平行な面の一方および／または他方においてエッチングされ、図３Ａ〜３Ｃを参照して上述したように弾力受容層が形成されているような構造を用いた実施態様を実施することも可能である。
図３Ａにおいて、支持体を、層２６と基板２０との分子結合により得る場合には、トレンチを有する基板上へ結合を行うには、特に、接触する表面積が実質的に小さくなるため（例えば、約５０％まで）、結合工程を変更してもよい。
また、表面が高度にエッチングされる場合には（従って、接触表面積が小さい場合または接触表面積が非常に減少している場合には）、例えば、トレンチまたはノッチの配置は、結合が自発的に起こるように、最適化されていてもよい。これを達成するために、幾何学的媒介変数、すなわち幅および／または当該パターン周期を調整してもよい。
エッチングされた基板を得ながらも、フラットな結合表面を保つために、結合の前に、基板表面を部分的にまたは完全に塞ぐことも可能である。トレンチまたはエッチングされたパターンの全深さにわたって完全に塞いだとしても、応力吸収効果を保つことは可能である。
一例では、表面がシリコンから形成される場合には、図４に示すように、シリコン原子のマイグレーションにより部分的にまたは完全にエッチングの凹みを閉鎖するために、水素気流下で基板２０の表面をスムージングする工程を実施することができる。図４では、参照符号２８は、所定の深さｈにわたるトレンチのシリコンによる充填部を示す。
別の例では、不整合な材料（例えば、酸化物）が堆積して、表面のトレンチを塞ぐ。当該堆積は、非最適化シャロー・トレンチ・アイソレーション(shallow trench isolation)（ＳＴＩ）充填法により、実施することができる。当該方法は、例えば、C. P. Changら著、“A highly manufacturable corner rounding solution for 0.18 μm shallow trench insulation”，IEMD，97-661に記載されている。
組み合わされた支持体は、熱弾性応力の影響下で、バーもしくはノッチもしくはトレンチの壁の移動および／または変形により、機械的に応力を吸収するエレメントを形成する。
「スマートカット」（または基板分割）の名で知られる方法は、A. J. Auberton-Herveらによる論文、“Why can Smart Cut change the future of microelectronics?”，published in International Journal of High Speed Electronics and Systems，Vol. 10，No.1，2000，P. 131-146に記載されている。
当該方法の工程を、図５Ａおよび５Ｂを参照して以下説明する。当該図において、参照符号４０および４２は、共に、例えば半導体材料で形成される２つの基板を示す。
第一工程では（図５Ａ）、イオン注入または原子注入を基板４０に対し実施し、基板４０の表面４１に実質的に平行に伸びる薄層５２を形成する。層または脆弱なもしくは分割する平面が形成され、これが、基板４０の体積中において、薄膜を構成するものとなる下部領域４５と、基板４０の大部分を構成する上部領域４４の範囲を定める。通常、水素が注入されるが、他種のものが注入されてもよく、水素とヘリウムの共注入もこれに包含される。
基板４２は、例えば上記したように、刻まれたパターンを備える。彫り込みは、表面４３および／または表面４７に実施される。
このように調製された２つの基板４０および４２は、次に、ウェーハボンディング技術（マイクロエレクトロニクス分野で公知の任意の技術を用いたウェーハの組み合わせ）または付着接触（例、分子付着）または結合により、面４１に対して面４３を組み合わせる。これらの技術に関しては、次の文献が役に立つ。Q. Y. TongおよびU. Gosele著，“Semiconductor Wafer Bonding”，(Science and Technology) ，Wiley Interscience Publications。
基板の一部分４４は、その後、脆弱面５２に沿って分割を起こす熱処理または機械処理によって取り除かれる。当該技術の例は、上述のA. J. Auberton-Herveらの論文に記載されている。
得られた構造を図５Ｂに示す。
基板４２（もしくはその表面４３）と薄層４５（もしくはその接触表面４１）との間の接着界面または接合箇所を強化するために、温度を約１０００℃まで上昇させることが好ましい。
異なる温度上昇段階の間、基板４２にエッチングされたモチーフの構造が、特に、その柔軟性および弾性が、２つの基板４０、４２の熱膨張係数の差による変位の差異と応力を埋め合わせ、または吸収する。当該係数の相対的差異は、すでに上で述べたように、周囲温度において、少なくとも１０％または少なくとも２０％または少なくとも３０％である。
膜４５もまた、図１〜３Ｃの層２、１０もしくは２４のような核生成層または成長層となりうる（基板４２は、図１〜４の基板６、１６、２０と類似する）。しかし、それらの構造とは異なり、図５Ｂの構造は、緩衝層を有していない。
膜４５は、多層膜のアセンブリで置き換えられてもよい。すなわち、本発明の態様は、基板上の単層システムのみならず、基板上に複数の層が堆積された任意の多層システムにも関するものである。その例としては、図１〜３Ｃ中の核生成層と緩衝層を組み合わせたものが挙げられる。
脆弱面の形成は、イオン注入以外の方法によってもよい。従って、K. Sataguchiらの論文、“ELTRAN（登録商標） by Splitting Porous Si layers”，Proceedings of the 9th International Symposium on Silicon-on-Insulator Tech. and Device，99-3，the Electrochemical Society，Seattle，p.117-121(1999)の記載のようにして、多孔質シリコン層が作成される。
他の技術によって、イオン注入を行うことなく、または脆弱面を作成することなく基板を薄くすることも可能であり、このような技術には、研磨、エッチングが含有される。
本発明の第一の実施態様を示す図である。 本発明の第一の実施態様を示す図である。 本発明の第二の実施態様を示す図である。 本発明の第二の実施態様を示す図である。 本発明の第二の実施態様を示す図である。 本発明の第二の実施態様を示す図である。 基板分割法の工程を示す図である。 基板分割法の工程を示す図である。

Claims (21)

  1. 核生成層（２、１０）、
    多結晶性、多孔性、またはアモルファス緩衝層（４、１４）、および
    支持体基板（６、１６）を含む結晶成長用支持体。
  2. 前記核生成層（２）が、単結晶材料層である請求項１に記載の支持体。
  3. 前記単結晶材料が、シリコン、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、サファイア、窒化アルミニウム（ＡｌＮ）またはダイアモンドから形成されている請求項２に記載の支持体。
  4. 前記核生成層（２）が、他の基板から転写することにより得られたものである請求項１〜３のいずれか１項に記載の支持体。
  5. 支持体基板（６、１６）が、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、サファイア、窒化アルミニウム（ＡｌＮ）またはダイアモンドから形成されている請求項１〜４のいずれか１項に記載の支持体。
  6. 前記緩衝層が、シリコン、アモルファスシリコン、多孔質シリコン、多結晶シリコン、炭化ケイ素、窒化ガリウム、サファイア、窒化アルミニウムまたは窒化ケイ素から形成されている請求項１〜５のいずれか１項に記載の支持体。
  7. 前記核生成層（１０）が、シリコンから形成されており、前記緩衝層（１４）が、多結晶性または多孔性であり、前記支持体基板（１６）が半導体層から形成されており、酸化物の層（１２）が、前記核生成層と前記緩衝層（１４）の間に含有されている請求項１〜６のいずれか１項に記載の支持体。
  8. 前記酸化物の層が、シリコンの熱酸化層または堆積した酸化物の層、またはボロフォスフォシリケートガラス（ＢＰＳＧ）層である請求項７に記載の支持体。
  9. 前記核生成層の厚みが、０．１μｍ〜２μｍの範囲内にある請求項１〜８のいずれか１項に記載の支持体。
  10. 前記緩衝層の厚みが、０．０１μｍ〜２μｍの範囲内にある請求項１〜９のいずれか１項に記載の支持体。
  11. 前記支持体基板（６、２６）にエッチングまたは形成されたモチーフ（２２、２３、２５、４３）をさらに含む請求項１〜１０のいずれか１項に記載の支持体。
  12. 少なくとも一つの核生成層（２４）と、モチーフ（２２、２３、２５、４３）がエッチングまたは形成または製造された支持体基板（６、１６）とを含み、
    当該モチーフが、弾性を有するか、または当該核生成層に平行な平面において柔軟性を有する結晶成長用支持体。
  13. 前記核生成層および前記支持体基板が、シリコンから形成されており、酸化物または絶縁体の層が、前記核生成層と前記基板との間に配置されている請求項１２に記載の支持体。
  14. 前記核生成層（２４）または前記酸化物もしくは絶縁体の層と前記支持体基板との間に緩衝層（４、１４）または中間層をさらに含む請求項１２または１３に記載の支持体。
  15. 前記緩衝層が、多結晶性または多孔性である請求項１４に記載の支持体。
  16. 前記緩衝層が、シリコン、アモルファスシリコン、多孔質シリコン、多結晶シリコン、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、サファイア、窒化アルミニウム（ＡｌＮ）または窒化ケイ素から形成されている請求項１５に記載の支持体。
  17. 前記核生成層に面した基板表面（４３）内に、もしくは表面から、および／または前記核生成層（２、１０、２４）に面した面とは反対側の基板表面（４７）内に、もしくは表面から、パターンがエッチングまたは形成または製造されている請求項１１〜１６のいずれか１項に記載の支持体。
  18. 前記核生成層に面した基板表面（４３）内に、または表面から、パターンが、エッチングまたは形成または製造されており、前記支持体基板表面（４３）において当該パターンが、部分的にまたは完全に塞がれている請求項１１〜１６のいずれか１項に記載の支持体。
  19. 前記モチーフが、ノッチ、トレンチまたは鋸の切り口の形態である請求項１１〜１８のいずれか１項に記載の支持体。
  20. 請求項１〜１９のいずれか１項に記載の支持体上で成長が行われる、エピタキシャル成長法。
  21. 成長させる材料が、ＧａＮ、ＧａＡｓ、ＩｎＰ、ＧａＡｌＡｓ、ＩｎＧａＡｓ、ＡｌＮ、ＡｌＧａＮまたはＳｉＧｅから形成されている請求項２０に記載の方法。
JP2006530387A 2003-05-30 2004-05-27 応力のかかるシステムのための基板および当該基板上での結晶成長法 Expired - Fee Related JP4714688B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0306568A FR2855650B1 (fr) 2003-05-30 2003-05-30 Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
FR0306568 2003-05-30
PCT/FR2004/001314 WO2004109781A1 (fr) 2003-05-30 2004-05-27 Substrat pour systemes contraints et procede de croissance cristalline sur un tel substrat

Publications (2)

Publication Number Publication Date
JP2007503726A true JP2007503726A (ja) 2007-02-22
JP4714688B2 JP4714688B2 (ja) 2011-06-29

Family

ID=33427565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006530387A Expired - Fee Related JP4714688B2 (ja) 2003-05-30 2004-05-27 応力のかかるシステムのための基板および当該基板上での結晶成長法

Country Status (8)

Country Link
US (4) US7009270B2 (ja)
EP (1) EP1629526A1 (ja)
JP (1) JP4714688B2 (ja)
KR (1) KR100742322B1 (ja)
CN (1) CN100492589C (ja)
FR (1) FR2855650B1 (ja)
TW (1) TWI337375B (ja)
WO (1) WO2004109781A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103513A (ja) * 2008-09-29 2010-05-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010177353A (ja) * 2009-01-28 2010-08-12 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体電子デバイスを作製する方法
JP2010287883A (ja) * 2009-05-14 2010-12-24 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法およびｓｏｉ基板
JP2012507864A (ja) * 2008-10-30 2012-03-29 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
JP2013511834A (ja) * 2009-11-18 2013-04-04 ソイテック ガラスボンディング層を使用して半導体構造及び半導体素子を製造する方法並びにかかる方法によって形成した半導体構造及び半導体素子
JP2018509002A (ja) * 2015-03-17 2018-03-29 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層
CN108475722A (zh) * 2015-12-22 2018-08-31 索泰克公司 用于温度补偿表面声波器件或体声波器件的衬底
KR20200019566A (ko) 2018-08-14 2020-02-24 가부시기가이샤 디스코 반도체 기판의 가공 방법
US10943778B2 (en) 2015-07-17 2021-03-09 Soitec Method for manufacturing a substrate
JP7329584B2 (ja) 2021-10-27 2023-08-18 財團法人工業技術研究院 半導体基板

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100627888B1 (ko) * 2004-05-25 2006-09-25 도시바세라믹스가부시키가이샤 화합물 반도체 성장용 기판, 그것을 이용한 화합물 반도체및 그들의 제조방법
KR100652442B1 (ko) * 2005-11-09 2006-12-01 삼성전자주식회사 반도체 칩 및 그 제조 방법
EP1852896A1 (en) * 2006-05-05 2007-11-07 Kinik Company Diamond substrate and method for fabricating the same
KR100832391B1 (ko) * 2007-06-27 2008-05-26 호서대학교 산학협력단 고속·고온공정에서 웨이퍼의 스트레스 측정을 위한 자동회전장치
US7928448B2 (en) 2007-12-04 2011-04-19 Philips Lumileds Lighting Company, Llc III-nitride light emitting device including porous semiconductor layer
KR101101780B1 (ko) * 2008-09-08 2012-01-05 서울대학교산학협력단 질화물 박막 구조 및 그 형성 방법
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
KR20100052167A (ko) * 2008-11-10 2010-05-19 삼성전자주식회사 웨이퍼 본딩 방법 및 웨이퍼 본딩 장비
FR2942911B1 (fr) * 2009-03-09 2011-05-13 Soitec Silicon On Insulator Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
US8187983B2 (en) 2009-04-16 2012-05-29 Micron Technology, Inc. Methods for fabricating semiconductor components using thinning and back side laser processing
US20110108854A1 (en) * 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
KR101108574B1 (ko) * 2009-11-26 2012-01-30 페어차일드코리아반도체 주식회사 탄화규소계 반도체 소자 및 제조 방법
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
US8319470B2 (en) * 2010-02-12 2012-11-27 Suncore, Inc. Stand alone solar battery charger
TWI562195B (en) 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
JP5585268B2 (ja) * 2010-07-22 2014-09-10 セイコーエプソン株式会社 単結晶炭化珪素膜付き基材及び単結晶炭化珪素膜の製造方法並びに単結晶炭化珪素膜付き基材の製造方法
CN102104060B (zh) * 2010-11-15 2013-03-20 王楚雯 一种半导体结构及其形成方法
FR2973157B1 (fr) * 2011-03-25 2014-03-14 Soitec Silicon On Insulator Procédé de réalisation d'ilots de matériau contraint au moins partiellement relaxe
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
IN2014DN11205A (ja) 2012-06-20 2015-10-02 Eutropics Pharmaceuticals Inc
CN102956771A (zh) * 2012-10-26 2013-03-06 江苏威纳德照明科技有限公司 一种包括Si组合衬底的发光器件
CN102956768A (zh) * 2012-10-26 2013-03-06 江苏威纳德照明科技有限公司 一种包括蓝宝石组合衬底的发光器件
EP2922544B1 (en) 2012-11-21 2018-08-01 Eutropics Pharmaceuticals, Inc. Methods and compositions useful for treating diseases involving bcl-2 family proteins with quinoline derivatives
JP2014154632A (ja) * 2013-02-06 2014-08-25 Rohm Co Ltd 多層構造体、コンデンサ素子およびその製造方法
CN103117294B (zh) * 2013-02-07 2015-11-25 苏州晶湛半导体有限公司 氮化物高压器件及其制造方法
US10732182B2 (en) 2013-08-01 2020-08-04 Eutropics Pharmaceuticals, Inc. Method for predicting cancer sensitivity
WO2015066305A1 (en) 2013-10-30 2015-05-07 Eutropics Pharmaceuticals, Inc. Methods for determining chemosensitivity and chemotoxicity
US20150349064A1 (en) * 2014-05-06 2015-12-03 Cambridge Electronics, Inc. Nucleation and buffer layers for group iii-nitride based semiconductor devices
WO2016115105A1 (en) 2015-01-12 2016-07-21 Eutropics Pharmaceuticals, Inc. Context dependent diagnostics test for guiding cancer treatment
JP6070736B2 (ja) * 2015-02-05 2017-02-01 セイコーエプソン株式会社 半導体基板
ITUA20162943A1 (it) * 2016-04-27 2017-10-27 Pilegrowth Tech S R L Metodo per la fabbricazione industriale di una struttura a semiconduttore a ridotto incurvamento.
US10739397B2 (en) * 2017-05-10 2020-08-11 International Business Machines Corporation Accelerated wafer testing using non-destructive and localized stress
CN109238518B (zh) * 2018-09-17 2021-11-05 胡耿 微小极间距电容式力敏传感器及其制造方法
CN112647055B (zh) * 2020-11-13 2021-09-24 中国科学院金属研究所 在单晶硅或多晶硅上制备碳化硅复合涂层的化学气相沉积方法
US11940022B2 (en) * 2022-07-15 2024-03-26 Rivian Ip Holdings, Llc Integrated disconnect for drive unit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62171112A (ja) * 1986-01-23 1987-07-28 Oki Electric Ind Co Ltd 半導体基体の製造方法
JPH07277884A (ja) * 1994-04-05 1995-10-24 Mitsubishi Cable Ind Ltd 半導体用単結晶の製造方法
JP2000174335A (ja) * 1998-12-03 2000-06-23 Rohm Co Ltd ＧａＮ系化合物半導体発光素子の製造方法
JP2001223165A (ja) * 2000-02-10 2001-08-17 Hitachi Cable Ltd 窒化物半導体及びその製造方法
WO2001097282A1 (fr) * 2000-06-16 2001-12-20 S.O.I. Tec Silicon On Insulator Technologies Procede de fabrication de substrats et substrats obtenus par ce procede
JP2002289538A (ja) * 2001-03-27 2002-10-04 Univ Meijo 半導体素子の製造方法及び半導体素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US611121A (en) * 1898-09-20 Grain-bagging machine
JPH01207920A (ja) * 1988-02-16 1989-08-21 Oki Electric Ind Co Ltd ＩｎＰ半導体薄膜の製造方法
JP2691721B2 (ja) * 1988-03-04 1997-12-17 富士通株式会社 半導体薄膜の製造方法
US5010034A (en) * 1989-03-07 1991-04-23 National Semiconductor Corporation CMOS and bipolar fabrication process using selective epitaxial growth scalable to below 0.5 micron
US5952679A (en) * 1996-10-17 1999-09-14 Denso Corporation Semiconductor substrate and method for straightening warp of semiconductor substrate
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
FR2775121B1 (fr) * 1998-02-13 2000-05-05 Picogiga Sa Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures
AU2795699A (en) * 1998-02-27 1999-09-15 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
FR2787919B1 (fr) * 1998-12-23 2001-03-09 Thomson Csf Procede de realisation d'un substrat destine a faire croitre un compose nitrure
US6458622B1 (en) * 1999-07-06 2002-10-01 Motorola, Inc. Stress compensation composition and semiconductor component formed using the stress compensation composition
JP2002050749A (ja) * 2000-07-31 2002-02-15 Canon Inc 複合部材の分離方法及び装置
US6562648B1 (en) * 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62171112A (ja) * 1986-01-23 1987-07-28 Oki Electric Ind Co Ltd 半導体基体の製造方法
JPH07277884A (ja) * 1994-04-05 1995-10-24 Mitsubishi Cable Ind Ltd 半導体用単結晶の製造方法
JP2000174335A (ja) * 1998-12-03 2000-06-23 Rohm Co Ltd ＧａＮ系化合物半導体発光素子の製造方法
JP2001223165A (ja) * 2000-02-10 2001-08-17 Hitachi Cable Ltd 窒化物半導体及びその製造方法
WO2001097282A1 (fr) * 2000-06-16 2001-12-20 S.O.I. Tec Silicon On Insulator Technologies Procede de fabrication de substrats et substrats obtenus par ce procede
JP2002289538A (ja) * 2001-03-27 2002-10-04 Univ Meijo 半導体素子の製造方法及び半導体素子

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103513A (ja) * 2008-09-29 2010-05-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012507864A (ja) * 2008-10-30 2012-03-29 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
KR101408475B1 (ko) 2008-10-30 2014-06-19 소이텍 감소된 격자 변형을 갖는 반도체 재료층들, 반도체 구조들, 디바이스들 및 이를 포함하는 가공된 기판을 형성하는 방법들
JP2010177353A (ja) * 2009-01-28 2010-08-12 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体電子デバイスを作製する方法
JP2010287883A (ja) * 2009-05-14 2010-12-24 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法およびｓｏｉ基板
KR101562522B1 (ko) 2009-05-14 2015-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법 및 ｓｏｉ 기판
JP2013511834A (ja) * 2009-11-18 2013-04-04 ソイテック ガラスボンディング層を使用して半導体構造及び半導体素子を製造する方法並びにかかる方法によって形成した半導体構造及び半導体素子
JP2018509002A (ja) * 2015-03-17 2018-03-29 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層
US10290533B2 (en) 2015-03-17 2019-05-14 Globalwafers Co., Ltd. Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures
US10943778B2 (en) 2015-07-17 2021-03-09 Soitec Method for manufacturing a substrate
US11837463B2 (en) 2015-07-17 2023-12-05 Soitec Method for manufacturing a substrate
CN108475722A (zh) * 2015-12-22 2018-08-31 索泰克公司 用于温度补偿表面声波器件或体声波器件的衬底
US10924081B2 (en) 2015-12-22 2021-02-16 Soitec Substrate for a temperature-compensated surface acoustic wave device or volume acoustic wave device
US11711065B2 (en) 2015-12-22 2023-07-25 Soitec Substrate for a temperature-compensated surface acoustic wave device or volume acoustic wave device
JP2019506043A (ja) * 2015-12-22 2019-02-28 ソワテク 温度補償表面音響波デバイスまたはバルク音響波デバイス用の基板
US10872757B2 (en) 2018-08-14 2020-12-22 Disco Corporation Semiconductor substrate processing method
KR20200019566A (ko) 2018-08-14 2020-02-24 가부시기가이샤 디스코 반도체 기판의 가공 방법
JP7329584B2 (ja) 2021-10-27 2023-08-18 財團法人工業技術研究院 半導体基板
US11742394B2 (en) 2021-10-27 2023-08-29 Industrial Technology Research Institute Semiconductor substrate and transistor

Also Published As

Publication number Publication date
CN1795538A (zh) 2006-06-28
FR2855650A1 (fr) 2004-12-03
US7145214B2 (en) 2006-12-05
JP4714688B2 (ja) 2011-06-29
WO2004109781A1 (fr) 2004-12-16
US20060216849A1 (en) 2006-09-28
TWI337375B (en) 2011-02-11
US7009270B2 (en) 2006-03-07
US7405135B2 (en) 2008-07-29
FR2855650B1 (fr) 2006-03-03
US7163873B2 (en) 2007-01-16
WO2004109781B1 (fr) 2005-03-17
KR20060021864A (ko) 2006-03-08
CN100492589C (zh) 2009-05-27
KR100742322B1 (ko) 2007-07-24
US20060076649A1 (en) 2006-04-13
US20040241902A1 (en) 2004-12-02
EP1629526A1 (fr) 2006-03-01
TW200509220A (en) 2005-03-01
US20060079070A1 (en) 2006-04-13

Similar Documents

Publication Publication Date Title
JP4714688B2 (ja) 応力のかかるシステムのための基板および当該基板上での結晶成長法
KR101337121B1 (ko) 반도체 기판의 제조 방법
US7887936B2 (en) Substrate with determinate thermal expansion coefficient
US7256473B2 (en) Composite structure with high heat dissipation
US8367520B2 (en) Methods and structures for altering strain in III-nitride materials
US20070278574A1 (en) Compound semiconductor-on-silicon wafer with a thermally soft insulator
US8759169B2 (en) Method for producing silicon semiconductor wafers comprising a layer for integrating III-V semiconductor components
JP4994530B2 (ja) 特にヘテロエピタキシャル堆積用のコンプライアント基板
JP2008547219A (ja) 転位の無い歪んだ結晶を作成するための方法
JP4576381B2 (ja) 応力が加わる系のための基板アセンブリ
KR100874788B1 (ko) 박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법
US20120214291A1 (en) Relaxation of strained layers
US8785293B2 (en) Adaptation of the lattice parameter of a layer of strained material
JP3755857B2 (ja) 半導体基板の作製方法および基板から半導体層を分離する方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110328

LAPS Cancellation because of no payment of annual fees