KR20060021864A - 스트레스 받은 시스템용 기판과 그 기판상의 결정 성장방법 - Google Patents

스트레스 받은 시스템용 기판과 그 기판상의 결정 성장방법 Download PDF

Info

Publication number
KR20060021864A
KR20060021864A KR1020057022413A KR20057022413A KR20060021864A KR 20060021864 A KR20060021864 A KR 20060021864A KR 1020057022413 A KR1020057022413 A KR 1020057022413A KR 20057022413 A KR20057022413 A KR 20057022413A KR 20060021864 A KR20060021864 A KR 20060021864A
Authority
KR
South Korea
Prior art keywords
layer
support
silicon
substrate
crystal growth
Prior art date
Application number
KR1020057022413A
Other languages
English (en)
Other versions
KR100742322B1 (ko
Inventor
파브리쎄 레떼르트레
브루노 지히셀렌
올리비에르 라이사크
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20060021864A publication Critical patent/KR20060021864A/ko
Application granted granted Critical
Publication of KR100742322B1 publication Critical patent/KR100742322B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00365—Creating layers of material on a substrate having low tensile stress between layers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer

Abstract

본 발명은, 핵형성층(2), 다결정성 또는 다공성 버퍼층(4) 및 서포트층(6)을 포함하는 결정 성장을 위한 서포트에 관한 것이다.

Description

스트레스 받은 시스템용 기판과 그 기판상의 결정 성장 방법{SUBSTRATE FOR STRESSED SYSTEMS AND METHOD FOR CRYSTAL GROWTH ON SUCH A SUBSTRATE}
본 발명은 결정 성장(에피텍셜(epitaxial) 성장)을 위한 기판 분야에 관한 것이고, 그러한 기판들을 이용한 결정 성장 기술에 관한 것이다.
본 발명은 질화갈륨(GaN), 갈륨비소(GaAs), 인듐인(InP), 갈륨알루미늄비소(GaAlAs), 인듐갈륨비소(InGaAs), 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN) 또는 심지어 실리콘게르마늄(SiGe)과 같은 재료로 된 층의 에피텍셜 성장을 위한 기술에 적용될 수 있다.
그러한 재료들(특히, 질화갈륨의 경우)의 에피텍셜 층을 생성하기 위한 시도들이 현재 계속되고 있다. 특히, 비교적 두꺼운 층들(1 내지 2 마이크로미터 초과)이, 낮은 결함 밀도(예를 들어, 106/cm2 보다 작은 전위밀도(dislocation density))를 갖고, 스트레스(stress)를 받지 않거나 단지 약하게 스트레스 받은, 양호한 결정 성질과 함께 요구된다.
에피텍셜 성장의 알려진 예는, 에피텍시(epitaxy)를 위한 기판상에 두꺼운(12 마이크로미터 초과) 질화갈륨층을 얻기 위한 MOCVD 기술을 이용한 질화갈륨의 성장이다.
문헌에서는 본질적으로 사파이어, 탄화규소(SiC) 및 실리콘(Si)과 같은 벌크 기판상에서의 그러한 타입의 에피텍셜 성장이 언급된다. 그러한 세 기판들이 가장 쉽게 이용가능한 기판들이기 때문에, 가장 빈번하게 사용된다. 몇몇 테스트들이 산화아연(ZnO), 이산화리튬갈륨(LiGaO2)과 같은 기판들에서 수행되었다.
현재, 기판 표면상에 균일하게 증착된 에피텍셜 질화갈륨 층들은, 이용되는 핵생성(nucleation) 표면과 무관하게, 108 내지 1010/cm2의 범위의 전위밀도를 갖는다.
MOCVD(성장 온도 1000 내지 1100℃)에 의해 얻어진 두꺼운 질화갈륨 층 내의 스트레스는, 상기 시스템에 부과되는 열탄성적(thermoelastic) 기원의 스트레스를 결정하는 에피텍셜 기판의 열팽창계수에 분명히 의존적이다.
탄화규소 상에서 얻어진 질화갈륨층들이 약한 긴장상태에 있고, 실리콘 상에서 얻어진 질화갈륨층들이 강한 긴장상태에 있는 반면에, 사파이어 상에 생성되는 질화갈륨층들은 압축상태에 있게 된다. 긴장상태의 층들에 있어서는, 상기 에피텍셜 막(film) 내의 갈라짐(cracks)이 생기기 매우 쉽게 되어, 결국은 파괴하게 된다. 압축 상태의 층들 또한 문제다.
상기 현상은 특히 실리콘 상에서의 성장에 있어서 일어난다. 상기 에피텍시 지지를 위해, 갈라짐이 나타나는 제한은, 양호한 품질의 층들을 생성하는 데 있어서의 제한 요소인 약 1 내지 2 마이크로미터이다.
SOI(silicon on insulator) 기판 상의 성장 테스트들은, 상기 산화물 상에 존재하는 실리콘의 매우 얇은 막의 순응성(compliant nature) 때문에 그러한 타입의 기판의 사용이 에피텍셜 성장층 내의 결정 결함 밀도를 감소시킬 수 있음을 보였다. 그러나, 상기 시스템은, 특히 두꺼운(가장 바람직하게는, 1 내지 2 마이크로미터) 질화갈륨 층들에 있어서, 스트레스를 흡수하는 능력에서 제한되어 있다.
결정성(crystal quality)은 모티브(motifs)를 갖는 기판들상에서의 성장에 의해 개선되는 것으로 보인다. 상기 얻어진 전위 밀도는 106/cm2급이다. ELO(Epitaxial Lateral Overgrowth) 기술이, PE(Pendeoepitaxy), LOFT(Lateral Overgrowth from Trenches) 및 캔티레버 에피텍시(CE)로 알려진 기술들과 함께 존재한다. 모든 이러한 기술들은 연속적인 막을 궁극적으로 형성하기 위해 에피텍시적으로 성장한 층의 합체(coalescence) 및 측면 과도성장(lateral overgrowth)을 기반으로 한다. 상기 얻어진 연속적인 필름은 개선된 결정성을 갖는 정밀한 영역을 가지거나(ELOG 기술), 균일한 결정성 필름을 갖는다(LOFT 기술). 그러한 솔루션들은 사파이어, 탄화규소 및 실리콘(111)에 대해 증명되어져 왔다.
에피텍시적으로 성장한 필름의 결정성을 개선함에도 불구하고, 그러한 솔루션들은 상기 에피텍시적으로 성장한 필름들 내의 스트레스 문제를 효과적으로 해결할 수 없다.
따라서, 결정 성장 동안, 특히 재료의 에피텍시성 성장 동안, 및 특히 상기 재료의 열팽창계수가, 기판 또는 그 에피텍시 서포트(epitaxy support)의 계수와 다르거나 매우 다른 경우, 고도의 스트레스를 흡수할 수 있는 서포트 또는 기판을 제작하는데 문제가 있다.
구체적으로, 두꺼운 층을 얻기 위해, 예를 들어, 질화갈륨 층들을 성장시키는 때, 고도의 스트레스를 흡수할 수 있는 기판 또는 서포트를 발견하는 것 또한 문제다.
제1 측면에서, 본 발명은, 핵생성 또는 성장층(growth layer); 다결정(polycrystal), 다공성(porous) 또는 아몰퍼스 버퍼층 또는 중간층; 및 베이스 기판을 포함하는 결정 성장을 위한 서포트를 제공한다.
상기 버퍼층은 상기 서포트의 성장층 또는 핵생성층에서 수행되는 에피텍셜 성장 동안 나타나는 스트레스를 흡수하거나 수용할 수 있다.
따라서, 이러한 새로운 타입의 서포트는 수 마이크로미터(예를 들어, 4 마이크로미터)급의 두께를 갖는 에피텍시층(특히, 두꺼운 질화갈륨층)을 더욱 쉽게 생성할 수 있다.
상기 핵형성층은 예를 들어, 실리콘, 탄화규소 또는 질화갈륨으로 형성되거나, 사파이어, 질화알루미늄 또는 다이아몬드로 형성된 단결정성(monocrystalline) 재료로 된 층일 수 있다. 그것은 다른 기판으로부터의 이동(transfer)에 의해 얻어질 수 있다.
상기 서포트 기판은 실리콘 또는 탄화규소로 형성될 수 있으며, 상기 버퍼층은 아몰퍼스 실리콘, 다공성 실리콘, 폴리실리콘, 아몰퍼스 이산화규소(SiO2), 아몰퍼스 질화 규소(Si3N4), 탄화규소, 질화갈륨, 사파이어 또는 질화알루미늄으로 형성될 수 있다.
다르게는, 상기 핵형성층은 실리콘으로 형성되고, 상기 버퍼층은 다결정 또는 다공성이며, 상기 베이스 기판은 실리콘으로 형성되고, 전기적 절연층이 또한 상기 핵형성층 및 버퍼층 사이에 포함된다.
그러면, 상기 절연층은 산화물층(예를 들어, 실리콘의) 또는 BPSG(boro-phospho-silicate glass)층일 수 있다.
본 발명의 구조는 SOI 타입 구조들과 호환가능하다.
따라서, 본 발명의 제1 실시예에서, 중간층이 상기 핵형성층 또는 상기 SOI 이중층(가상의 실리콘층 및 절연층, 예를 들어, 산화규소) 중의 하나와, 상기 베이스 기판 사이에 형성된다.
본 발명의 다른 실시예에서, 기계적 흡수 수단 또는 기계적 시스템이 표면에서 생성된 열탄성적 스트레스를 흡수할 수 있는 베이스 기판 상에 형성된다.
상기 기계적 시스템은, 예를 들어, 상기 베이스 기판을 머시닝(machining) 함에 의해(예를 들어, 이온 에칭에 의해) 얻어질 수 있는, 흡수 소자들의 배열을 포함한다.
본 발명은 또한 적어도 하나의 핵형성 또는 성장층과 모티브가 에칭되어 있는 베이스 기판을 포함하는 결정 성장을 위한 서포트를 제공한다.
상기 핵형성층과 베이스 기판은 실리콘으로 형성될 수 있으며, 산화물 또는 전기적 절연층이 상기 핵형성층과 상기 기판 사이에 위치한다.
따라서, 상기 제2 실시예 또한 SOI 타입 구조와 호환가능하다.
버퍼층은 상기 핵형성 또는 성장층 또는 상기 산화물층 및 상기 베이스 기판 사이에 위치할 수 있고, 상기 버퍼층은 다공성 또는 다결정일 수 있으며, 예를 들어, 실리콘, 아몰퍼스 실리콘, 다공성 실리콘, 폴리실리콘, 탄화규소, 질화갈륨, 사파이어 또는 질화알루미늄으로 형성될 수 있다.
본 발명에 따른 에피텍시성 성장 방법은, 앞서 기술된 바와 같이, 본 발명에 따라, 서포트 상에서 수행될 수 있다.
도 1 및 도 2는 본 발명의 제1 실시예를 나타낸 것이다.
도 3a 내지 4는 본 발명의 제2 실시예를 나타낸 것이다.
도 5a 및 도 5b는 기판 분리(fracture) 방법의 단계를 나타낸 것이다.
제1 실시예에서, 버퍼 또는 중간층은 핵형성 또는 성장층 및 베이스 기판의 사이에 삽입된다. 여기서, 버퍼층은 예를 들어, 상기 층에서의 결정 결함들을 생성하거나 또는 상기 층 내에 재료의 기계적 치환에 의해, 다량의 스트레스를 흡수할 수 있다.
상기 구조의 하나의 예가 도 1에 도시되어 있으며, 도 1은 핵형성층(2)과; 앞서 언급한 바와 같은 버퍼층(4)과; 실리콘, 탄화규소, 사파이어(Al2O3) 또는 질화알루미늄과 같은 서포트 기판(6)을 도시하고 있다.
상기 버퍼층(4)은 예를 들어, 다결정, 다공성 또는 아몰퍼스층이다. 버퍼층은 CVD 기술에 의해 형성될 수 있고, 실리콘, 탄화규소, 질화갈륨, 사파이어 또는 질화알루미늄, 이산화규소(SiO2) 또는 질화규소(Si3N4)로부터 형성될 수 있다. 상기 재료들은 예로서 주어진다.
실리콘층의 예에서, 상기 버퍼층은 아몰퍼스 실리콘, 폴리실리콘 또는 다공성 실리콘(의도적인 포로시피케이션(porosification) 또는 다공성 증착에 의해 얻어진)의 얇은 층일 수 있다.
상기 핵형성층(2)은, 예를 들어, "스마트-컷"으로 알려진 분리 방법을 이용하여, 제1 기판으로부터 얇은 층을 이동시킴에 의해 얻어지는, 예를 들어, 단결정성 재료로 된 층이다(이 주제, 또는 심지어 이하의 상세한 설명에 언급된 에이. 제이. 오버톤-헤브의 논문과 관련된 도 5a 및 도 5b를 참고).
통상적으로, 상기 핵형성층의 두께는 0.1 내지 2 마이크로미터 급의 두께(예를 들어, 0.5 마이크로미터)이다; 상기 버퍼층의 두께는 수 10-1 마이크로미터 급(예를 들어, 약 0.01마이크로미터 내지 약 1마이크로미터 또는 2마이크로미터)이며, 상기 기판은 수백 마이크로미터 급이거나 100 마이크로미터 내지 700 마이크로미터의 범위(예를 들어, 약 500 마이크로미터 또는 525 마이크로미터)에 있을 수 있다.
핵형성층(2) 및 기판(6)의 열팽창계수 C1 및 C2는 다를 수 있다. 예를 들어, 탄화규소는 4.5*10-6K-1의 열팽창계수를 가지며, 실리콘은 2.5*10-6K-1의 열팽창계수를 가지며, 알루미나(Al2O3)는 7*10-6K-1의 열팽창계수를 가진다.
상기 핵형성층(2) 및 기판(6)의 계수들의 이러한 차이는 온도 상승 또는 하강의 국면 동안, 특히 절대차 |C1-C2|/C1 또는 |C1-C2|/C2가 적어도 대기 온도(즉, 약 20℃ 또는 25℃)의 적어도 10%, 20% 또는 30%이기만 하면, 스트레스를 생성할 수 있다.
그러한 타입의 구조에서, 온도의 편위(excursion) 동안 생성된 스트레스는 버퍼층(4)에 의해 흡수된다. 다결정 층의 경우에 있어서, 상기 스트레스는 결점 생성에 의해 그 내부에 흡수된다. 다공성 층의 경우, 세공(pores)들이 장력(tensions) 또는 스트레스(stress)를 기계적으로 흡수하는 재료의 공간적 변위(displacement)를 허용한다. 아몰퍼스 층의 경우에 있어서, 상기 스트레스의 우선적 이완 모드(privileged relaxation mode)가 존재하는 층들의 크리프(creep)에 의해 발생한다.
본 발명은 또한 상기 산화물이 규소 산화물이 아니라. 저온에서 점성을 갖게 되는 산화물인 SOI 타입 구조, 예를 들어, BPSG에 적용할 수 있다. 만약, 상기 층이 점성을 가지면, 상기 층은 크리프에 의한 장력 및 스트레스를 흡수한다.
그러한 같은 타입의 버퍼층은 산화물 또는 절연층 및 상기 기판 사이의 SOI 구조물 사이에 배치될 수 있다. 그러한 구조는, 참조부호 10이 얇은 층의 반도체성 재료, 바람직하게는 단결정성, 예를 들어, 실리콘, 탄화규소, 질화갈륨, 사파이어 또는 질화알루미늄으로 형성된 것을 나타내는 도 2에 도시되어 있다. 참조부호 12는 이산화규소 층을 나타내며, 참조부호 14는 버퍼층을 나타내며, 참조부호(16)는 반도체성 재료, 예를 들어, 두꺼운 실리콘으로 형성된 기판을 나타낸다.
그러한 SOI 구조에서, 상기 산화물층 또한 스트레스 수용층으로서 동작한다. 이는, 상기 결정성장방법이 수백 도(degree)(예를 들어, 1000℃) 급의 온도에서 수행되기 때문이다. 그러한 온도들에서, 상기 산화물은 점성을 갖게 되며 스트레스의 일부를 흡수한다. 상기 버퍼층(14)은 또한 상기 스트레스의 일부를 흡수할 것이나, 다르게는, 점성을 갖지 않게 된다.
상기 핵형성층(10) 및 기판(16) 사이의 열팽창계수 내의 상대적 차이는 결과적으로 마찬가지로 대기 온도(20℃ 또는 25℃)에서 10%, 20% 또는 30%보다 클 수 있게 된다.
SOI 구조에 있어서, 상기 버퍼층(14)은, 예를 들어, 스트레스를 흡수하고 막을(box in) 수 있는 다결정 실리콘 또는 아몰퍼스 실리콘의 증착으로부터 생성될 수 있으며, 예를 들어, 10 나노미터 내지 1 마이크로미터 또는 0.1 마이크로미터 내지 2 마이크로미터 두께의 범위에 있게 된다.
통상적으로, 이동(transfer)에 의해 형성될 수 있는, 상기 층(10)의 두께는, 약 10 나노미터 내지 300 나노미터 이거나, 심지어 0.1 마이크로미터 내지 2 마이크로미터 범위에 있다. 증착에 의해 형성될 수 있는, 상기 층(12)의 두께는, 수백 나노미터 급(예를 들어, 100 나노미터 내지 700 나노미터의 범위 내에, 예를 들어, 400 나노미터)이다.
상기 기판(10)은 실질적으로 도 1의 기판(6)과 동일한 두께일 수 있다.
도 3a에 도시된 추가 실시예에서, 기판(20) 또는 단단한 서포트에서, 다른 층들(24, 26)의 평면에 평행한 평면xy에서 적어도 특정 탄성을 갖거나 탄성력이 있는 수용층(22)이 생성된다. 상기 층(22)은, 예를 들어, 노치(notch), 트렌치 또는 다른 기하학적 모티브를 기판(20)으로 에칭함에 의해, 얻어진다. 상기 모티브들은 층(24, 26)의 평면에 평행한 평면에서 구부러지기 쉽거나(flexible) 탄성을 갖는다. 결과적인 탄성은 종래의 빔(beam) 이론을 적용함에 의해 계산될 수 있다.
도 3b에 도시된 변형(variant)에서, 탄력있는(resilient) 수용층(23)은 또한, 도 3a의 그것과 유사하게, 상기 기판(20)의 배면(rear face)에 형성될 수 있어서, 도 3a의 구조에서 나타날 수 있는 상기 층(26)과 기판(20) 간의 발생가능한 부착 문제를 방지한다. 이 변형 또한 스트레스를 흡수할 수 있다.
도 3a 및 3b에서의 두 기계적 스트레스 수용 시스템은 동일한 기판 내에 존재할 수 있다.
다른 변형(도 3c)에서, 예를 들어, "톱니 모양"과 같은 노치(25)는 상기 기판의 한 면 또는 두 면상의 기판(20)에서 만들어진다. 다시 한 번, 스트레스 흡수 효과가 얻어진다.
도 3a 또는 3b 내의 시스템과 같은 시스템을 상기 기판의 한 면상에, 도 3c의 시스템과 같은 시스템을 다른 면 상에 갖는 것 또한 가능하다.
에칭된 또는 속이 비어진 모티브는 바람직하게는 2차원의 주기적 패턴 또는 도 4에 도시된 바와 같은 1차원 내에서 반복한다.
예로서, 약 10 마이크로미터와 동일한 깊이 p와, 1 마이크로미터의 폭(λ)을 갖고, 1 마이크로미터의 양(e) 만큼 떨어진 트렌치는, 상기 기계적 흡수 시스템을 생성하기 위해, 상기 기판(20) 내에 파내진다.
상기 층(24, 26) 및 기판(20)은 동일하거나, 동일한 통상적 두께와 함께, 도 1의 기판(6) 및 층(2, 4)와 유사할 수 있으며, 동일한 기술에 의해 얻어질 수 있다. 상기 핵형성층(24)은, 예를 들어, "스마트 컷(Smart Cut)"의 방법을 이용하여, 예를 들어, 제1 기판으로부터 얇은 층을 이동함에 의해, 또는 상기 기판을 분리함(fracturing)에 의해(도 5a 및 5b와 관련하여 아래 기술될 방법의 단계) 얻어진 단결정 재료의 층일 수 있다. 그리고, 상기 버퍼층(26)은, 예를 들어, 실리콘, 탄화규소, 질화갈륨, 사파이어 또는 질화알루미늄의 다결정 또는 다공성 층일 수 있다.
도 3a, 3b 또는 3c의 구조는 또한 SOI 타입의 구조일 수 있으며, 상기 층(26)은 산화물 또는 절연물의 층이며, 상기 층(24)은 실리콘의 미세한 층이다.
도 2에서 도시한 바와 같은 구조를 이용하여 이러한 실시예들을 수행하는 것 또한 가능하며, 상기 기판(16)은 도 3a 내지 3c를 참고로 하여 앞서 기술된 바와 같은 탄력성있는 수용층을 형성하기 위해 상기 층들(10, 12, 14)의 평면에 평행한 면의 하나 또는 다른 면에서 에칭된다.
도 3a에서, 서포트가 상기 층(26)의 상기 기판(20)으로의 분자 본딩 (molecular bonding)에 의해 얻어지는 경우, 트렌치가 있는 기판으로의 본딩을 수행하는 것은 상기 본딩 단계를 수정할 수 있으며, 특히 접촉하게 된 표면 면적이 실질적으로 감소될(예를 들어, 약 50%) 수 있기 때문이다.
더욱이, 고도로 에칭된 표면들(및, 따라서, 작은 접촉 표면 면적 또는 매우 감소된 접촉 표면 면적을 갖게 되는)의 경우에 있어서, 예를 들어, 트렌치들 또는 노치들의 배포(distribution)는 자발적인 본딩을 허용하도록 적합해질 수 있다. 이 때문에, 상기 패턴들의 기하학적 파라미터들(예를 들어, 상기 패턴들의 주기성(periodicity) 또는 폭)은 조절될 수 있다.
에칭된 기판을 얻고, 평평한 본딩 표면을 보존할 수 있도록 하기 위해, 본딩 전에 상기 기판의 표면을 부분적으로 또는 완전히 밀폐하는 것이 가능하다. 상기 에칭된 패턴들 또는 트렌치들의 전체 깊이에 걸친 완전한 밀폐조차 상기 스트레스의 흡수 효과가 보존되도록 한다.
한 예에서, 상기 표면이 실리콘으로 형성되는 경우, 상기 기판(20)의 표면을 수소 스트림 내에서 평탄화하는 단계가, 참조부호 28이 특정 깊이(h)에 걸쳐 실리콘으로 트렌치를 충진한 것을 나타내는 도 4에 도시된 바와 같이, 실리콘 원자의 이동(migration)에 의해 부분적으로 또는 완전히 상기 에칭 구멍(pits)을 폐쇄하도록, 수행될 수 있다.
다른 예에서, 비순응(non-conforming) 재료(예를 들어, 산화물)이 상기 표면에서 상기 트렌치를 밀폐하기 위해 증착된다. 상기 증착은 비최적화(non-optimized) STI(Shallow Trench Isolation) 충진 방법에 의해 수행될 수 있다. 그 러한 방법은, 예를 들어, 씨. 피. 창 등의 "0.18 마이크로미터 STI를 위한 고도로 제조가능한 모서리 라운딩 솔루션(A highly manufaturable corner rounding solution for 0.18㎛ shallow trench insulation)"(IEMD 97-661)에 기재되어 있습니다.
상기 조립된 서포트는, 열탄성적(thermoelastic) 스트레스의 영향 아래에 트렌치의 벽, 노치 또는 막대기(bar)의 변형 또는 움직임에 의해 스트레스를 기계적으로 흡수할 수 있는 소자를 형성한다.
"스마트-컷"(또는, 기판 분리)이라는 이름으로 알려진 상기 방법은, 2000년 출판된 국제 저널인 고속 전자공학 및 시스템, 볼륨 10, 제1호, 131페이지 내지 146페이지에, "왜 스마트 컷이 마이크로전자공학의 미래를 변화시킬 수 있는가?"라는 제목으로 기재된 에이.제이. 오버튼-허브 등의 논문에 기술되어 있다.
상기 방법의 단계들은, 참조부호 40 및 42가, 예를 들어, 반도체성 재료로 모두 형성된 두 기판을 정의하는 도 5a 및 5b를 참고로 하여 아래에 기술된다.
첫 번째 단계에서(도 5a), 상기 기판(40)으로의 이온적 또는 원자적 이식(implantation)이, 상기 기판(40)의 표면(41)에 실질적으로 평행하게 연장된 박막(52)을 형성하면서, 수행된다. 박막을 형성하기 위한 하부 영역(45) 및 상기 기판(40)의 대부분(bulk)을 형성하는 상부 영역(44)을 상기 기판(40)의 체적 내에 정의하면서, 분리된 또는 약한 평면 또는 층이 형성된다. 수소가 일반적으로 이식되나, 수소 및 헬륨의 공동 이식을 포함하여, 다른 종들 또한 이식될 수 있다.
상기 기판(42)은, 예를 들어, 앞서 기술된 바와 같은 새겨진 패턴과 함께 제 공된다. 패턴 새김은 상기 표면(43) 또는 상기 표면(47)으로부터 수행된다.
그렇게 준비된 상기 두 기판(40, 42)은, 이후, 웨이퍼 본딩 기술(미세전자공학 분야에서 알려진 어떤 기술을 이용해서라도 웨이퍼를 조립함)을 이용하여, 또는 접착성 컨택(예를 들어, 분자성 접착), 또는 본딩에 의해, 면(41)에 대해 면(43)을 결합한다. 이러한 기술들에 관하여, 윌리 인터사이언스 출판사의 과학 및 기술에 실린 큐. 와이. 통 및 유. 괘젤레의 "반도체 웨이퍼 본딩"이 참고될 수 있다.
상기 기판(40)의 부분(44)은, 이후, 약한 평면(52)를 따라 분리를 야기하는 열적 또는 기계적 처리에 의해 제거된다. 그 기술의 예가 에이. 제이. 오버튼-허브 등의 상기 언급된 논문에 기재되어 있다.
상기 얻어진 구조는 도 5b에 도시되어 있다.
본딩 인터페이스, 또는 상기 기판(42)(또는 그 면(43)) 및 상기 얇은 층(45)(또는 접촉면(41)) 간의 접합부를 강화하기 위해서, 약 1,000℃로 온도를 높이는 것이 바람직할 수 있다.
다른 온도 상승장 동안, 상기 기판(42) 내에서 에칭된 상기 모티브의 구조는, 특히 그들의 유동성 또는 탄력성은, 두 기판(40, 42)의 열팽창 계수 사이의 차에 의한 변화 차(variational differences) 및 스트레스를 흡수 또는 보상한다. 상기 계수간의 상대적 차는, 앞서 언급된 바와 같이, 대기온도에서 적어도 10%, 적어도 20% 또는 적어도 30%일 수 있다.
상기 막(45)은 또한 도 1 내지 3c의 층(2, 10 또는 24)과 같은 성장층 또는 핵형성층일 수 있다(상기 기판(42)는 도 1 내지 4의 기판(6, 16, 20)과 유사하다). 그러나, 그러한 구조들과 달리, 도 5b의 구조는 버퍼층을 나타내지 않는다.
상기 막(45)은 또한 중첩된 막들의 어셈블리에 의해 대체될 수 있다. 즉, 본 발명의 이러한 면은 기판 시스템 상의 단일층 뿐만 아니라, 기판 상에 증착된 층들을 채용하는 다른 다층 시스템을 고려한 것이다. 그것은, 예를 들어, 도 1 내지 도 3c의 상기 핵형성층 및 버퍼층의 결합이다.
약한 평면의 형성은 이온 이식 외의 방법들에 의해 얻어질 수 있다. 따라서, 시애틀에서 열린 전자 화학회 주최 SOI 기술 및 장치에 관한 제9회 국제 심포지움 회보(1999) 99-3, 117페이지 내지 121페이지에 실린 케이. 사타구치 등의 "다공성 실리콘 층을 분리함에 의한 엘트란®"이라는 논문에 기술된 바와 같이, 다공성 실리콘층을 또한 생성한다.
다른 기술들 또한 상기 기판이, 이온 이식을 구현함이 없이 및 약한 평면을 생성함이 없이, 얇아지도록 할 수 있다: 그러한 기술들은 연마(polishing) 및 에칭을 포함한다.

Claims (21)

  1. 핵형성층(2, 10);
    다결정, 다공성 또는 아몰퍼스 버퍼층(4, 14); 및
    서포트 기판(6, 16)을 포함하는 것을 특징으로 하는 결정 성장을 위한 서포트.
  2. 제1항에 있어서,
    상기 핵형성층(2)은 단결정성 재료로 된 층인 것을 특징으로 하는 결정 성장을 위한 서포트.
  3. 제2항에 있어서,
    상기 단결정성 재료는 실리콘, 탄화규소, 질화갈륨, 사파이어, 질화알루미늄 또는 다이아몬드로 형성된 것을 특징으로 하는 결정 성장을 위한 서포트.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 핵형성층(2)은 다른 기판으로부터의 이동에 의해 얻어지는 것을 특징으 로 하는 결정 성장을 위한 서포트.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 서포트 기판(6, 16)은 실리콘, 탄화규소, 사파이어, 질화알루미늄 또는 다이아몬드로 형성된 것을 특징으로 하는 결정 성장을 위한 서포트.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 버퍼층은 실리콘, 아몰퍼스 실리콘, 다공성 실리콘, 폴리실리콘, 탄화규소, 질화갈륨, 사파이어, 질화알루미늄 또는 질화실리콘으로 형성된 것을 특징으로 하는 결정 성장을 위한 서포트.
  7. 제1항 또는 제6항 중 어느 한 항에 있어서,
    상기 핵형성층(10)은 실리콘으로 형성되고, 상기 버퍼층(14)은 다결정 또는 다공성이며, 상기 서포트 기판(16)은 반도체성 층으로 형성되며, 산화물층(12)이 상기 핵형성층 및 버퍼층(14) 사이에 포함된 것을 특징으로 하는 결정 성장을 위한 서포트.
  8. 제7항에 있어서,
    상기 산화물층은 열의(thermal) 또는 증착된 규소산화물층이거나, BPSG층인 것을 특징으로 하는 결정 성장을 위한 서포트.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 핵형성층의 두께가 0.1 내지 2 마이크로미터의 범위 내인 것을 특징으로 하는 결정 성장을 위한 서포트.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 버퍼층의 두께는 0.01 내지 2 마이크로미터의 범위 내인 것을 특징으로 하는 결정 성장을 위한 서포트.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 서포트 기판(6, 26)으로 에칭된 또는 형성된 모티브(22, 23, 25, 43)를 더 포함하는 것을 특징으로 하는 결정 성장을 위한 서포트.
  12. 적어도 하나의 핵형성층(24), 및 모티브(22, 23, 25, 43)가 에칭되거나 형성되거나 생성된 서포트 기판(6, 16)을 포함하되,
    상기 모티브는, 상기 핵형성층에 평행한 면에서 탄력적이거나 탄성을 가지는 것을 특징으로 하는 결정 성장을 위한 서포트.
  13. 제12항에 있어서,
    상기 핵형성층 및 상기 서포트 기판은 실리콘으로 형성되며, 산화물 또는 절연물 층은 상기 핵형성층 및 상기 기판 사이에 위치하는 것을 특징으로 하는 결정 성장을 위한 서포트.
  14. 제12항 또는 제13항에 있어서,
    상기 서포트 기판과, 상기 핵형성층(24) 또는 산화물층 또는 절연물층의 사이에 위치한 중간층 또는 버퍼층(4, 14)을 더 포함하는 것을 특징으로 하는 결정 성장을 위한 서포트.
  15. 제14항에 있어서,
    상기 버퍼층은 다결정성 또는 다공성인 것을 특징으로 하는 결정 성장을 위한 서포트.
  16. 제15항에 있어서,
    상기 버퍼층은 실리콘, 아몰퍼스 실리콘, 다공성 실리콘, 폴리실리콘, 탄화규소, 질화갈륨, 사파이어, 질화알루미늄 또는 질화규소로 형성되는 것을 특징으로 하는 결정 성장을 위한 서포트.
  17. 제11항 내지 제16항 중 어느 한 항에 있어서,
    상기 패턴이, 상기 핵형성층을 면하는(facing) 상기 기판의 면(43) 내에 또는 상기 면(43)으로부터, 에칭되거나 형성되거나 또는 제작되거나, 상기 핵형성층(2, 10, 24)을 면하는 상기 면(43)과 반대인 상기 기판의 면(47) 내에 또는 상기 면(47)으로부터, 에칭되거나 형성되거나 또는 제작되는 것을 특징으로 하는 결정 성장을 위한 서포트.
  18. 제11항 내지 제16항 중 어느 한 항에 있어서,
    패턴이, 상기 핵형성층을 면하는 상기 기판의 면(43) 내에 에칭되거나 형성 되거나 제작되거나 또는 그 면(43)으로부터 시작하며, 상기 서포트 기판의 표면(43)에서 부분적으로 또는 완전하게 밀폐되는 것을 특징으로 하는 결정 성장을 위한 서포트.
  19. 제11항 내지 제18항 중 어느 한 항에 있어서,
    상기 모티브는 노치(notch), 트렌치 또는 톱니 모양인 것을 특징으로 하는 결정 성장을 위한 서포트.
  20. 제1항 내지 제19항 중 어느 한 항에 따른 서포트 상에서 성장이 수행되는 것을 특징으로 하는 에피텍셜 성장 방법.
  21. 제20항에 있어서,
    성장된 재료가 질화갈륨, 갈륨비소, 인듐인, 갈륨알루미늄비소, 인듐갈륨비소, 질화알루미늄, 질화알루미늄갈륨 또는 실리콘게르마늄으로 형성된 것을 특징으로 하는 에피텍셜 성장 방법.
KR1020057022413A 2003-05-30 2004-05-27 스트레스 받은 시스템용 기판과 그 기판상의 결정 성장방법 KR100742322B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0306568A FR2855650B1 (fr) 2003-05-30 2003-05-30 Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
FR0306568 2003-05-30

Publications (2)

Publication Number Publication Date
KR20060021864A true KR20060021864A (ko) 2006-03-08
KR100742322B1 KR100742322B1 (ko) 2007-07-24

Family

ID=33427565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057022413A KR100742322B1 (ko) 2003-05-30 2004-05-27 스트레스 받은 시스템용 기판과 그 기판상의 결정 성장방법

Country Status (8)

Country Link
US (4) US7009270B2 (ko)
EP (1) EP1629526A1 (ko)
JP (1) JP4714688B2 (ko)
KR (1) KR100742322B1 (ko)
CN (1) CN100492589C (ko)
FR (1) FR2855650B1 (ko)
TW (1) TWI337375B (ko)
WO (1) WO2004109781A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832391B1 (ko) * 2007-06-27 2008-05-26 호서대학교 산학협력단 고속·고온공정에서 웨이퍼의 스트레스 측정을 위한 자동회전장치
KR101108574B1 (ko) * 2009-11-26 2012-01-30 페어차일드코리아반도체 주식회사 탄화규소계 반도체 소자 및 제조 방법

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100627888B1 (ko) * 2004-05-25 2006-09-25 도시바세라믹스가부시키가이샤 화합물 반도체 성장용 기판, 그것을 이용한 화합물 반도체및 그들의 제조방법
KR100652442B1 (ko) * 2005-11-09 2006-12-01 삼성전자주식회사 반도체 칩 및 그 제조 방법
EP1852896A1 (en) * 2006-05-05 2007-11-07 Kinik Company Diamond substrate and method for fabricating the same
US7928448B2 (en) 2007-12-04 2011-04-19 Philips Lumileds Lighting Company, Llc III-nitride light emitting device including porous semiconductor layer
KR101101780B1 (ko) * 2008-09-08 2012-01-05 서울대학교산학협력단 질화물 박막 구조 및 그 형성 방법
SG160295A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor device
US8278193B2 (en) 2008-10-30 2012-10-02 Soitec Methods of forming layers of semiconductor material having reduced lattice strain, semiconductor structures, devices and engineered substrates including same
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
KR20100052167A (ko) * 2008-11-10 2010-05-19 삼성전자주식회사 웨이퍼 본딩 방법 및 웨이퍼 본딩 장비
JP5564799B2 (ja) * 2009-01-28 2014-08-06 住友電気工業株式会社 窒化ガリウム系半導体電子デバイスを作製する方法
FR2942911B1 (fr) * 2009-03-09 2011-05-13 Soitec Silicon On Insulator Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
US8187983B2 (en) 2009-04-16 2012-05-29 Micron Technology, Inc. Methods for fabricating semiconductor components using thinning and back side laser processing
US8043938B2 (en) 2009-05-14 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and SOI substrate
US20110108854A1 (en) * 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
US8114754B2 (en) * 2009-11-18 2012-02-14 S.O.I.Tec Silicon On Insulator Technologies Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
US8319470B2 (en) * 2010-02-12 2012-11-27 Suncore, Inc. Stand alone solar battery charger
TWI562195B (en) 2010-04-27 2016-12-11 Pilegrowth Tech S R L Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication
JP5585268B2 (ja) * 2010-07-22 2014-09-10 セイコーエプソン株式会社 単結晶炭化珪素膜付き基材及び単結晶炭化珪素膜の製造方法並びに単結晶炭化珪素膜付き基材の製造方法
CN102104060B (zh) * 2010-11-15 2013-03-20 王楚雯 一种半导体结构及其形成方法
FR2973157B1 (fr) * 2011-03-25 2014-03-14 Soitec Silicon On Insulator Procédé de réalisation d'ilots de matériau contraint au moins partiellement relaxe
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
IN2014DN11205A (ko) 2012-06-20 2015-10-02 Eutropics Pharmaceuticals Inc
CN102956771A (zh) * 2012-10-26 2013-03-06 江苏威纳德照明科技有限公司 一种包括Si组合衬底的发光器件
CN102956768A (zh) * 2012-10-26 2013-03-06 江苏威纳德照明科技有限公司 一种包括蓝宝石组合衬底的发光器件
EP2922544B1 (en) 2012-11-21 2018-08-01 Eutropics Pharmaceuticals, Inc. Methods and compositions useful for treating diseases involving bcl-2 family proteins with quinoline derivatives
JP2014154632A (ja) * 2013-02-06 2014-08-25 Rohm Co Ltd 多層構造体、コンデンサ素子およびその製造方法
CN103117294B (zh) * 2013-02-07 2015-11-25 苏州晶湛半导体有限公司 氮化物高压器件及其制造方法
US10732182B2 (en) 2013-08-01 2020-08-04 Eutropics Pharmaceuticals, Inc. Method for predicting cancer sensitivity
WO2015066305A1 (en) 2013-10-30 2015-05-07 Eutropics Pharmaceuticals, Inc. Methods for determining chemosensitivity and chemotoxicity
US20150349064A1 (en) * 2014-05-06 2015-12-03 Cambridge Electronics, Inc. Nucleation and buffer layers for group iii-nitride based semiconductor devices
WO2016115105A1 (en) 2015-01-12 2016-07-21 Eutropics Pharmaceuticals, Inc. Context dependent diagnostics test for guiding cancer treatment
JP6070736B2 (ja) * 2015-02-05 2017-02-01 セイコーエプソン株式会社 半導体基板
US10290533B2 (en) 2015-03-17 2019-05-14 Globalwafers Co., Ltd. Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures
FR3039003B1 (fr) 2015-07-17 2017-07-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat
FR3045933B1 (fr) 2015-12-22 2018-02-09 Soitec Substrat pour un dispositif a ondes acoustiques de surface ou a ondes acoustiques de volume compense en temperature
ITUA20162943A1 (it) * 2016-04-27 2017-10-27 Pilegrowth Tech S R L Metodo per la fabbricazione industriale di una struttura a semiconduttore a ridotto incurvamento.
US10739397B2 (en) * 2017-05-10 2020-08-11 International Business Machines Corporation Accelerated wafer testing using non-destructive and localized stress
JP7235456B2 (ja) 2018-08-14 2023-03-08 株式会社ディスコ 半導体基板の加工方法
CN109238518B (zh) * 2018-09-17 2021-11-05 胡耿 微小极间距电容式力敏传感器及其制造方法
CN112647055B (zh) * 2020-11-13 2021-09-24 中国科学院金属研究所 在单晶硅或多晶硅上制备碳化硅复合涂层的化学气相沉积方法
TWI785864B (zh) 2021-10-27 2022-12-01 財團法人工業技術研究院 半導體基板以及電晶體
US11940022B2 (en) * 2022-07-15 2024-03-26 Rivian Ip Holdings, Llc Integrated disconnect for drive unit

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US611121A (en) * 1898-09-20 Grain-bagging machine
JPS62171112A (ja) * 1986-01-23 1987-07-28 Oki Electric Ind Co Ltd 半導体基体の製造方法
JPH01207920A (ja) * 1988-02-16 1989-08-21 Oki Electric Ind Co Ltd ＩｎＰ半導体薄膜の製造方法
JP2691721B2 (ja) * 1988-03-04 1997-12-17 富士通株式会社 半導体薄膜の製造方法
US5010034A (en) * 1989-03-07 1991-04-23 National Semiconductor Corporation CMOS and bipolar fabrication process using selective epitaxial growth scalable to below 0.5 micron
JPH07277884A (ja) * 1994-04-05 1995-10-24 Mitsubishi Cable Ind Ltd 半導体用単結晶の製造方法
US5952679A (en) * 1996-10-17 1999-09-14 Denso Corporation Semiconductor substrate and method for straightening warp of semiconductor substrate
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
FR2775121B1 (fr) * 1998-02-13 2000-05-05 Picogiga Sa Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures
AU2795699A (en) * 1998-02-27 1999-09-15 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
JP2000174335A (ja) * 1998-12-03 2000-06-23 Rohm Co Ltd ＧａＮ系化合物半導体発光素子の製造方法
FR2787919B1 (fr) * 1998-12-23 2001-03-09 Thomson Csf Procede de realisation d'un substrat destine a faire croitre un compose nitrure
US6458622B1 (en) * 1999-07-06 2002-10-01 Motorola, Inc. Stress compensation composition and semiconductor component formed using the stress compensation composition
JP2001223165A (ja) * 2000-02-10 2001-08-17 Hitachi Cable Ltd 窒化物半導体及びその製造方法
FR2810448B1 (fr) * 2000-06-16 2003-09-19 Soitec Silicon On Insulator Procede de fabrication de substrats et substrats obtenus par ce procede
JP2002050749A (ja) * 2000-07-31 2002-02-15 Canon Inc 複合部材の分離方法及び装置
US6562648B1 (en) * 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP2002289538A (ja) * 2001-03-27 2002-10-04 Univ Meijo 半導体素子の製造方法及び半導体素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832391B1 (ko) * 2007-06-27 2008-05-26 호서대학교 산학협력단 고속·고온공정에서 웨이퍼의 스트레스 측정을 위한 자동회전장치
KR101108574B1 (ko) * 2009-11-26 2012-01-30 페어차일드코리아반도체 주식회사 탄화규소계 반도체 소자 및 제조 방법

Also Published As

Publication number Publication date
CN1795538A (zh) 2006-06-28
FR2855650A1 (fr) 2004-12-03
US7145214B2 (en) 2006-12-05
JP4714688B2 (ja) 2011-06-29
WO2004109781A1 (fr) 2004-12-16
US20060216849A1 (en) 2006-09-28
TWI337375B (en) 2011-02-11
US7009270B2 (en) 2006-03-07
US7405135B2 (en) 2008-07-29
FR2855650B1 (fr) 2006-03-03
US7163873B2 (en) 2007-01-16
WO2004109781B1 (fr) 2005-03-17
CN100492589C (zh) 2009-05-27
KR100742322B1 (ko) 2007-07-24
US20060076649A1 (en) 2006-04-13
JP2007503726A (ja) 2007-02-22
US20040241902A1 (en) 2004-12-02
EP1629526A1 (fr) 2006-03-01
TW200509220A (en) 2005-03-01
US20060079070A1 (en) 2006-04-13

Similar Documents

Publication Publication Date Title
KR100742322B1 (ko) 스트레스 받은 시스템용 기판과 그 기판상의 결정 성장방법
JP4845314B2 (ja) 脆弱なポスト上に窒化ガリウム半導体層を作製するペンデオエピタキシャル法及びそれによって作製した窒化ガリウム半導体構造
KR100746182B1 (ko) 합성재료 웨이퍼의 제조 방법
EP1595280B1 (en) Buffer structure for heteroepitaxy on a silicon substrate
KR100602073B1 (ko) SiCOI 구조의 제조 방법
JP3257580B2 (ja) 半導体基板の作製方法
KR101337121B1 (ko) 반도체 기판의 제조 방법
US7887936B2 (en) Substrate with determinate thermal expansion coefficient
US20120270378A1 (en) Method for Producing Silicon Semiconductor Wafers Comprising a Layer for Integrating III-V Semiconductor Components
KR20060055462A (ko) 에피택셜 기판의 준비 방법
EP0501119B1 (en) Method of producing semiconductor substrate
US20120214291A1 (en) Relaxation of strained layers
JP4576381B2 (ja) 応力が加わる系のための基板アセンブリ
US7642179B2 (en) Semiconductor substrate and manufacturing method for the same
KR20110120325A (ko) 변형된 물질 층들의 이완 및 전달
JP2699359B2 (ja) 半導体基板の製造方法
JP3755857B2 (ja) 半導体基板の作製方法および基板から半導体層を分離する方法
JPH11135762A (ja) 半導体基板の作製方法及び基板から半導体層を分離する方法及び半導体基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120716

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee