JP2011138932A - 応力を低減したｓｏｓ基板 - Google Patents

応力を低減したｓｏｓ基板 Download PDF

Info

Publication number
JP2011138932A
JP2011138932A JP2009297994A JP2009297994A JP2011138932A JP 2011138932 A JP2011138932 A JP 2011138932A JP 2009297994 A JP2009297994 A JP 2009297994A JP 2009297994 A JP2009297994 A JP 2009297994A JP 2011138932 A JP2011138932 A JP 2011138932A
Authority
JP
Japan
Prior art keywords
substrate
sos
single crystal
crystal silicon
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009297994A
Other languages
English (en)
Other versions
JP5643509B2 (ja
Inventor
Shoji Akiyama
昌次 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2009297994A priority Critical patent/JP5643509B2/ja
Priority to PCT/JP2010/073590 priority patent/WO2011081146A1/ja
Priority to US13/519,236 priority patent/US8748294B2/en
Priority to EP10841002.8A priority patent/EP2521177B1/en
Priority to KR1020127015690A priority patent/KR101750580B1/ko
Priority to CN201080059990.6A priority patent/CN102687272B/zh
Publication of JP2011138932A publication Critical patent/JP2011138932A/ja
Application granted granted Critical
Publication of JP5643509B2 publication Critical patent/JP5643509B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H01L29/78657—SOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【解決課題】 応力を低減したＳＯＳ基板を提供する。
【解決手段】 サファイア基板上に単結晶シリコン薄膜が積層されたＳｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ（ＳＯＳ）基板であって、ラマンシフト法により測定した、前記ＳＯＳ基板のシリコン膜の応力が面内全域で２．５ｘ１０８Ｐａ以下であるＳＯＳ基板である。
【選択図】 図１

Description

本発明は、応力を低減したＳＯＳ基板に関する。
従来、高い絶縁性・低誘電損失・高熱伝導率を兼ね備えたサファイアをハンドル基板を有するＳｉｌｉｃｏｎ ｏｎ Ｓａｐｐｈｉｒｅ（ＳＯＳ）基板が、１９６０年代より実用化され、現在まで使用されている。ＳＯＳ基板は最古のＳｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ（ＳＯＩ）基板であり、サファイアのＲ面（１０１２）にシリコンを高温でヘテロエピ成長させることで、ＳＯＩ構造を実現化している。
しかし、近年はＳＩＭＯＸ法や貼り合せ法などを用いたＳＯＩが主流となり、ＳＯＳ基板はハンドル基板がシリコンであるＳＯＩでは対応できないもの、例えば低い誘電損失が必要となる高周波デバイスなどにのみ使用されている。ヘテロエピＳＯＳは格子定数が１２％異なるサファイア上にシリコンをヘテロエピ成長させるため、格子の大きさのミスマッチに起因する欠陥が多数発生することが知られている（例えば、非特許文献１を参照）。
近年、携帯電話に代表される移動体通信の利用が広まることで高周波デバイスの需要は高まっているが、この分野でのＳＯＳの利用が考えられている。しかし、ヘテロエピＳＯＳでは、欠陥密度が高く、小さな個別部品（スイッチ等）にしようが限られているのが現実である。
欠陥密度の高さに加え、もう一つの大きな問題はシリコン薄膜に掛かる過大な応力である。従来法ではシリコン膜は９００℃〜１０００℃で成膜されるため、成長時に無応力で成長したシリコン膜が室温に冷却されるときに、サファイアの熱膨張係数がシリコンと比較し大きいことからシリコンに大きな圧縮応力が発生する。このような場合、応力は成長温度と室温との差に比例する（ΔＴ＝８７５℃〜９７５℃：室温が２５℃の場合）。このことによりシリコンの伝導体に変化が生じ、電子の移動度が８０％程度に低下することが指摘されている（例えば、非特許文献２および非特許文献３を参照）。
またこのように成長されたシリコンの応力は、６．２ｘ１０８Ｐａの圧縮応力に達するとの報告もある（例えば、非特許文献４を参照）。
Ｙｏｓｈｉｉ ｅｔ ａｌ． Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ， Ｖｏｌ.２１（１９８２） Ｓｕｐｐｌｅｍｅｎｔ ２１−１， ｐｐ．１７５−１７９ 安田幸夫：応用物理、４５（１９７６）ｐｐ．１１７２ 木村八通：応用物理、４９（１９８０）ｐｐ．１１０ Ｊ．Ａｐｐｌ．Ｐｈｙｓ． ８２（１９９７）ｐｐ．５２６２
本発明は、上記現状に鑑み、シリコン薄膜に掛かる過大な応力を低減したＳＯＳ基板を得ることを目的とする。
本発明者は、上記課題を解決するために以下のような作製法を考案した。
すなわち、本発明は、サファイア基板上に単結晶シリコン薄膜が積層されたＳｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ（ＳＯＳ）基板であって、ラマンシフト法により測定した、前記ＳＯＳ基板のシリコン膜の応力が面内全域で２．５ｘ１０８Ｐａ以下であるＳＯＳ基板である。
本発明の好ましい態様としては、シリコン基板もしくは酸化膜付きシリコン基板にイオンを注入してイオン注入層を形成する工程、サファイア基板の１つの表面、および、前記イオンを注入したシリコン基板もしくは酸化膜付きシリコン基板の前記表面の少なくとも一方の面に表面活性化処理を施す工程、前記シリコン基板もしくは酸化膜付きシリコン基板と前記サファイア基板とを５０℃以上３５０℃以下で貼り合わせた後に１５０℃以上３５０℃以下の熱処理を加え、接合体を得る工程、前記イオン注入層の界面を脆化する工程、ならびに、前記イオン注入層の界面に機械的衝撃を加え、該界面に沿って貼り合わせた基板を剥離することにより、シリコン薄膜を前記サファイア基板に転写しＳＯＳ層を形成する工程をこの順に行うことにより得られたＳＯＳ基板である。脆化および剥離の際には、反りを緩和するために貼り合せ温度近傍（＝貼り合せ温度±５０℃）まで、基板を加熱することも可能である。
貼り合せ温度が５０℃以上３５０℃以下であると、シリコンの応力は貼り合せ温度−室温（ΔＴ＝２５℃〜３２５℃：室温が２５℃の場合）で決定されることから応力を著しく低減することができる。
本発明にかかるＳＯＳ基板の製造方法の一態様を示す。 本発明にかかるＳＯＳ基板の層間界面において測定したラマンスペクトルを示す。
本発明に係るＳＯＳ基板は、サファイア基板上に単結晶シリコン薄膜が積層されたＳｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ（ＳＯＳ）基板であって、ラマンシフト法により測定した、前記ＳＯＳ基板のシリコン膜の応力が面内全域で２．５ｘ１０８Ｐａ以下であるものである。ここでＳＯＳ基板のシリコン膜の応力とは、あくまでリファレンスとなる単結晶シリコンウェーハとの差で決定される。
本発明に係るＳＯＳ基板は、上記単結晶シリコン薄膜と前記サファイア基板との間に、シリコン酸化膜が挟まれているものが好ましい。注入イオンのチャネリングを抑制する効果が得られるからである。このようなＳＯＳ基板は、例えば、後述の貼り合わせ法においては、イオン注入工程に先立ち、シリコン基板の表面にシリコン酸化膜等の絶縁膜を形成することで得られる。
上記シリコン酸化膜の厚みは、数ｎｍ〜５００ｎｍ程度とすることができる。
本発明に係るＳＯＳ基板においては、単結晶シリコン薄膜の厚さは、３０ｎｍ以上とすることができる。シリコン薄膜が厚いと、厚さバラツキに電気特性が比較的鈍感であるので扱いやすいという利点がある。厚さの上限としては、例えば、５００ｎｍとすることができる。単結晶シリコン薄膜の膜厚は、光干渉式膜厚計で測定され、測定ビーム光のスポット径である直径約１ｍｍ内において平均化された値である。
本発明に係るＳＯＳ基板は、単結晶シリコン薄膜の厚さバラツキを、２０ｎｍ以下とすることができる。シリコン薄膜が厚いと、厚さバラツキに電気特性が比較的鈍感であるので扱いやすいという利点があるが、本発明にかかるＳＯＳ基板は、厚さバラツキが小さいことにより、電気特性をさらに向上することができる。後述の本発明にかかるＳＯＳ基板の製造方法によれば、剥離・転写はイオン注入界面で規定されるので、転写後の膜厚バラツキを上記範囲内にすることが容易となる。厚さバラツキは、測定点を放射状に３６１点設け、平均値からの膜厚変位の二乗和の平方根によって定義される値である。
本発明に係るＳＯＳ基板においては、ウェーハ面内の単結晶シリコン薄膜の応力の差が０．５ｘ１０８Ｐａ以下とすることができる。ウェーハ面内における応力の局所性が低減されていることにより、デバイスの特性バラツキが低減されるという利点がある。
応力の差とは上記ウェーハ面内において位置に応じて生じる応力の差を意味する。具体的には、ウェーハが同心円上に応力が等しいととらえれば、基板端面に近い部分（周辺部）と基板の中心付近との応力の差とすることができる。
なお、応力の差は、絶対値の差ではなく差の絶対値である。すなわち、周辺部で圧縮応力が働き、中心部で引っ張り応力が働く場合、これらを足し合わせた値の絶対値が、応力の差となる。
本発明に係るＳＯＳ基板は、通常の単結晶シリコンウェーハ、すなわち、単結晶シリコンウェーハ単体で観測されるラマンシフト量である５２０．５０ｃｍ−１に対してラマンシフト量の差が絶対値で１．０ｃｍ−１以下であるものとすることができる。より好ましい上限は、０．９ｃｍ−１、更に好ましい上限は、０．８ｃｍ−１である。
絶対値であることから、低波数側シフト、高波数側シフトのいずれも含みうるものである。
上記ラマンシフト量は、アルゴンイオンレーザー（波長５１４．５ｎｍ）の光を顕微鏡のレンズ系を用いてＳＯＳ基板のサファイア基板側から直径１μｍの領域に垂直に照射し、試料から１８０°後方にラマン散乱された光を分光器を介して検出測定することにより得られたピーク値である。
上記ラマンシフト量は、ウェーハ面内において目的箇所を1点測定することによって得られた値である。
引張応力が作用するとラマンピークは低波数側にシフトし、圧縮応力が作用すると高波数側にシフトする。
ラマンピークのシフト量は、通常の応力変形において歪みにほぼ比例し、歪みと応力は線形の関係にあることから、ラマンピークのシフト量はほぼ応力に比例している。
ラマンピークのシフト量と応力との関係は、下記式
2.49x108(Pa) x Δn（シフト量の変化：cm-1）
で表すことが出来る。
上記ＳＯＳ基板は、貼り合わせ法によって製造されたものであることが好ましい。貼り合わせ法を採用することにより、エピ成長法に比べて、サファイア／シリコン界面近傍に作用する局所応力を小さくすることができる利点がある。
貼り合わせ法としては、例えば、接合体を不活性ガス雰囲気下５００℃程度で熱処理を行い、結晶の再配列効果と注入した水素の気泡の凝集効果により熱剥離を行う方法；貼り合わせ基板の両面間で温度差をつけることにより、水素イオン注入界面で剥離を行う方法等を採用してもよいが、本発明にかかるＳＯＳ基板の製造方法を採用することが好適である。
以下、本発明にかかるＳＯＳ基板の製造方法について図１に基づいて詳細に説明する。
まず、半導体基板として、例えば、シリコン基板もしくは酸化膜付きシリコン基板１（以下、区別しない限り単にシリコンウェーハと称する）にイオンを注入してイオン注入層２を形成する。
イオン注入層２は、シリコンウェーハ中に形成する。この際、その表面から所望の深さにイオン注入層を形成できるような注入エネルギーで、所定の線量の水素イオン（Ｈ＋）または水素分子イオン（Ｈ２ ＋）を注入する。このときの条件として、例えば、注入エネルギーは３０〜１００ｋｅＶとできる。
前記シリコンウェーハに注入する水素イオン（Ｈ＋）のドーズ量は、５．０×１０１６--ａｔｏｍ／ｃｍ２〜２．０×１０１７ａｔｏｍ／ｃｍ２であることが好ましい。５．０×１０１６--ａｔｏｍ／ｃｍ２未満であると、界面の脆化が起こらない場合があり、２．０×１０１７ａｔｏｍ／ｃｍ２を超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。より好ましいドーズ量は、７．０×１０１６ａｔｏｍ／ｃｍ２である。
注入イオンとして水素分子イオン（Ｈ２ ＋）を用いる場合、そのドーズ量は２．５×１０１５ａｔｏｍｓ／ｃｍ２〜１．０×１０１７ａｔｏｍｓ／ｃｍ２であることが好ましい。２．５×１０１５ａｔｏｍｓ／ｃｍ２未満であると、界面の脆化が起こらない場合があり、１．０×１０１７ａｔｏｍｓ／ｃｍ２を超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。より好ましいドーズ量は、２．５×１０１６ａｔｏｍ／ｃｍ２である。
次に、シリコン基板１の表面及び／又はサファイア基板３の表面を活性化処理する。表面活性化処理の方法としては、プラズマ処理、オゾン水処理、ＵＶオゾン処理、イオンビーム処理等が挙げられる。
プラズマで処理をする場合、真空チャンバ中にＲＣＡ洗浄等の洗浄をしたシリコンウェーハ及び／又はサファイア基板を載置し、プラズマ用ガスを減圧下で導入した後、１００Ｗ程度の高周波プラズマに５〜１０秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、シリコン基板を処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。サファイア基板を処理する場合はいずれのガスでもよい。
プラズマで処理することにより、シリコン基板および／又はサファイア基板の表面の有機物が酸化して除去され、さらに表面のＯＨ基が増加し、活性化する。処理はシリコン基板のイオン注入した表面、および、サファイア基板の貼り合わせ面の両方について行うのがより好ましいが、いずれか一方だけ行ってもよい。
オゾンで処理をする場合は、純水中にオゾンガスを導入し、活性なオゾンでウェーハ表面を活性化することを特徴とする方法である。
ＵＶオゾン処理をする場合、大気もしくは酸素ガスに短波長のＵＶ光（波長１９５nm程度）を当て、活性なオゾンを発生させることで表面を活性化することを特徴とする。
イオンビーム処理をする場合、高真空中（＜１ｘ１０−６Ｔｏｒｒ）でＡｒなどのイオンビームをウェーハ表面に当てることで、活性度の高いダングリングボンドを露出させることで行う表面活性化である。
シリコン基板の表面活性化処理を行う表面は、イオン注入を行った表面であることが好ましい。
本発明においては、シリコン基板の厚さは、特に限定されないが、通常のＳＥＭＩ／ＪＥＩＤＡ規格近傍のものがハンドリングの関係から扱いやすい。
本発明においては、サファイア基板の厚さは、特に限定されないが、通常のＳＥＭＩ／ＪＥＩＤＡ規格近傍のものがハンドリングの関係から扱いやすい。
次に、このシリコン基板１の表面およびサファイア基板３のプラズマ及び／又はオゾンで処理をした表面を接合面として５０℃以上３５０℃以下の温度で貼り合わせる。３５０℃を超えると、シリコンの応力は（貼り合わせ温度−室温）が大きなファクターとなることから好ましくない場合がある。
貼り合わせ後引き続いて後述するような接合体を得るための熱処理工程を行った後室温まで冷却してもよいし、貼り合わせ後、一旦室温まで冷却した後、再度接合体を得るための熱処理工程を行ってもよい。
上記冷却工程は、応力が発生する工程であり、特に冷却速度は、５℃／分〜５０℃／分とすることができる。
次いで、貼り合わせた基板に１５０℃以上３５０℃以下の熱処理を施し、接合体６を得る。熱処理を行う理由は、後工程の可視光照射で貼り合わせ界面９が高温となった際に急激な温度上昇で貼り合わせ界面９がずれることによる結晶欠陥導入を防ぐためである。１５０℃以上３５０℃以下とする理由は、１５０℃未満では結合強度が上がらない為で、３５０℃を超えると貼り合わせた基板が破損する可能性が出るためである。
熱処理時間としては、温度にもある程度依存するが１２時間〜７２時間が好ましい。
次いで、イオン注入層の界面を脆化する工程に先立ち、前記接合体６の終端部の貼り合わせ界面９の近傍に機械的衝撃を加えてもよい。貼り合わせ界面近傍に機械的衝撃を加えることにより、脆化する工程において剥離開始点が一箇所となり、そこから剥離がウェーハ全面にひろがるため薄膜が転写し易くなるという利点がある。
続いて、イオン注入層の界面を脆化する工程を行う。脆化する方法としては、例えば、前記接合体６のサファイア基板３側またはシリコン基板１側からシリコン層５のイオン注入層２に向けて可視光を照射し、アニールを施す方法等を採用することができる。
本明細書において、「可視光」とは、４００〜７００ｎｍの範囲に極大波長を有する光をいう。可視光は、コヒーレント光またはインコヒーレント光のいずれであってもよい。
上記イオン注入層の界面を脆化する工程、ならびに／または、イオン注入層の界面に機械的衝撃を加える際に、上記接合体６を貼り合せ温度±５０℃であって、かつ上記接合体が５０℃以上３５０℃以下となる温度にすることが好ましい。剥離の際に基板温度を貼り合せ温度に近づけることで接合体６の反りを戻し、作業をしやすくすることができるからである。
可視光照射時の接合体６の温度は、上述のように貼り合わせ時の温度±５０℃であって５０℃以上３５０℃以下となるように加熱して行うことが好ましい。
光照射を貼り合わせ温度近傍で行うことが望ましい理由は、本発明の技術的範囲を何ら制約するものではないが、以下のように説明が出来る。すなわち、高温で貼り合わせた基板は加熱し充分な結合強度が得られた後に室温に戻した際に、両基板の膨張率の差から基板が反ってしまう。この基板に光を照射すると薄膜転写の際に急激に応力が開放され、基板が平坦な状態に戻ろうとすることで、転写される半導体薄膜に欠陥が導入されることや、場合によっては基板そのものが破損してしまうことがあることが本発明者らの実験により判明したからである。
光照射を例えば、ホットプレート上に基板を載せて高温下で行うことにより、かかる基板破損を回避することができる。基板を平坦な状態で光照射をするためには、貼り合わせ時と同じ温度近くまで加温するのが望ましい。重要な点は、照射時にウェーハが加熱されている点にある。
可視光の一例として、レーザー光を用いてアニールを行った場合、レーザー光はサファイア基板３を通過しほとんど吸収されないので、サファイア基板３を熱することなくシリコン基板１に到達する。到達したレーザー光はシリコンの貼り合わせ界面９の近傍のみ（含：貼り合わせ界面）、特に水素イオン注入によりアモルファス化した部分を選択的に加熱し、イオン注入箇所の脆化を促す。
またシリコン基板１のごく一部（貼り合わせ界面９の近傍のシリコンのみ）を瞬間的に加熱することで、基板の割れ、冷却後の反りも生じないという特徴を有する。
ここで用いるレーザーの波長であるが、シリコンに比較的吸収されやすい波長であって（７００ｎｍ以下）、且つ、水素イオン注入によりアモルファス化した部分を選択的に加熱することができるように、アモルファスシリコンに吸収され、単結晶シリコン部分に吸収されにくい波長であることが望ましい。適した波長領域は４００ｎｍ以上７００ｎｍ以下程度であり、望ましくは５００ｎｍ以上６００ｎｍ以下である。この波長域に合致するレーザーとしては、Ｎｄ：ＹＡＧレーザーの第二次高調波（波長λ＝５３２ｎｍ）、ＹＶＯ４レーザーの第二次高調波（波長λ＝５３２ｎｍ）などがあるが、限定されるものではない。
ここで気をつけなければならないことはレーザーの照射によりイオン注入部分２を加熱しすぎると、部分的に熱剥離が発生し、ブリスターと呼ばれる膨れ欠陥が発生する。これは、貼り合わせＳＯＳ基板のサファイア基板側より目視で観察される。このブリスターによって一度剥離が始まると、貼り合わせＳＯＳ基板に応力が局在化し、貼り合わせＳＯＳ基板の破壊を生じる。よって、熱剥離を発生させない程度にレーザーを照射し、然る後に機械剥離を行うことが肝要である。或いは、レーザーの照射に先立ち、貼り合わせＳＯＳ基板の端部、貼り合わせ界面９の近傍に機械的衝撃を与えておき、レーザー照射による熱の衝撃が端部の機械的衝撃の起点部から貼り合わせＳＯＳ基板全面にわたってイオン注入界面の破壊を生ぜしめることが肝要となる。
レーザーの照射条件としては、出力５０Ｗ〜１００Ｗで発振周波数が２５ｍＪ＠３ｋＨｚのものを用いる場合、面積当たりの照射エネルギーが、経験上５Ｊ／ｃｍ２〜３０Ｊ／ｃｍ２であることが望ましい。５Ｊ／ｃｍ２未満であるとイオン注入界面での脆化が起こらない可能性があり、３０Ｊ／ｃｍ２を超えると脆化が強すぎて基板が破損する可能性があるためである。照射はスポット状のレーザー光をウェーハ上で走査するために、時間で規定することは難しいが、処理後の照射エネルギーが上記の範囲に入っていることが望ましい。
また上述のようなレーザーアニールに代えてスパイクアニールを含むＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を施すことも可能である。ＲＴＡとは、ハロゲンランプを光源とし、対象であるウェーハを、３０℃／秒〜２００℃／秒という非常に早い速度で目的温度に到達させ、加熱することが可能な装置である。この時のハロゲンランプが発する波長は、黒体放射に従い、可視光領域で高い発光強度を有する。スパイクアニールとは、特に線引きがあるわけではなく、ＲＴＡの中でも特に昇温速度が早いもの（例えば、１００℃／秒以上）をいう。非常に早い速度で昇温する、かつサファイアはこの波長帯では（放射によっては）加熱されないので、サファイアよりもシリコンが先に温まり、イオン注入界面の脆化に好適である。ＲＴＡの場合は、サファイアに充分熱が伝わる頃にはプロセスが終了している。
さらに、上述のようなレーザーアニールに代えてフラッシュランプアニールを施すことも可能である。ここで用いるフラッシュランプの波長としては、ランプである以上、ある程度の波長域があるのは避けられないが、４００ｎｍ以上７００ｎｍ以下の波長域で（シリコンに効率よく吸収される波長域）ピーク強度を有するものが望ましい。４００ｎｍ未満では単結晶シリコンでも高い吸収係数を有することと、７００ｎｍを超えると、アモルファスシリコンでも吸収係数が低くなってしまうためである。適した波長領域は４００ｎｍ以上７００ｎｍ以下程度である。この波長域に合致するランプ光源としては、キセノンランプによる加熱が一般的である。キセノンランプのピーク強度（７００ｎｍ以下で）は５００ｎｍ近傍であり、本発明の目的に合致している。
なお、キセノンランプ光を用いる場合、可視光域外の光をカットする波長フィルタを介して照射を行ってもよい。また、単結晶シリコンでの吸収係数の高い、４５０ｎｍ以下の可視光を遮るフィルタなどもプロセスの安定化のために有効である。前述のブリスターの発生を抑えるためには、本キセノンランプ光で貼り合わせＳＯＳ基板全面の一括照射を行うことが望ましい。一括照射により、貼り合わせＳＯＳ基板の応力局在化を防ぎ、貼り合わせＳＯＳ基板の破壊を防ぐことが容易となる。よって、熱剥離を発生させない程度にキセノンランプ光を照射し、然る後に機械剥離を行うことが肝要である。或いは、キセノンランプ光の照射に先立ち、機械的衝撃を貼り合わせＳＯＳ基板の端部、貼り合わせ面近傍に与えておき、キセノンランプ光照射による熱の衝撃が端部の機械的衝撃の起点部から貼り合わせＳＯＳ基板全面にわたってイオン注入界面に破壊を生ぜしめることが肝要となる。
レーザー光照射、ＲＴＡ処理またはフラッシュランプ照射後に、単結晶シリコン薄膜のサファイア基板への転写が確認できない場合は、イオン注入層の界面に機械的衝撃を与えることで該界面に沿って剥離を行い、単結晶シリコン薄膜をサファイア基板に転写する薄膜転写を行う。
イオン注入層の界面に機械的衝撃を与えるためには、例えばガスや液体等の流体のジェットを接合したウェーハの側面から連続的または断続的に吹き付ければよいが、衝撃により機械的剥離が生じる方法であれば特に限定はされない。
剥離器具は、１５０℃以上３５０℃以下の温度で熱処理された接合体６の水素イオン注入層の側面から機械的衝撃を付与できるものであり、好ましくは、水素イオン注入層の側面に当たる部分が尖り、イオン注入層に沿って移動可能なものであり、好ましくは、ハサミ状の鋭角な道具やハサミ状の鋭角な刃を備える装置を用い、その材質としてはプラスチック（例えばポリエーテルエーテルケトン）やジルコニア、シリコン、ダイヤモンド等を用いることができ、汚染にこだわらないので金属等を用いることも出来る。汚染にこだわる場合には、プラスチックを用いればよい。また、楔状の鋭角な道具として、ハサミ等の刃を用いてもよい。
上記剥離工程により、サファイア基板３上に単結晶シリコン薄膜４が形成された本発明のＳＯＳ基板８が得られる。
上記剥離直後の単結晶シリコン薄膜の表面には、１５０ｎｍ程度のダメージ層が残存するので、ＣＭＰ研磨を施すことが好ましい。ダメージ層全てを研磨で取り除くことは膜厚バラツキを増大させることになるので、実際のプロセスでは、大部分を化学的なエッチング方法で除去し、然る後に鏡面仕上げ研磨で表面を鏡面化するという方法が合理的である。
上記化学的なエッチングに用いるエッチング溶液としては、アンモニア過水、アンモニア、ＫＯＨ、ＮａＯＨ、ＣｓＯＨ、ＴＭＡＨ、ＥＤＰおよびヒドラジンからなる群より選択される１種または２種以上の組み合わせであることが好ましい。一般に有機溶剤はアルカリ溶液を比較するとエッチング速度が遅いので、正確なエッチング量制御が必要な際には適している。
ＣＭＰ研磨は、表面を鏡面化するために行うので、通常は３０ｎｍ以上の研磨を行うのが一般的である。
上記ＣＭＰ研磨および鏡面仕上げ研磨の後、ＲＣＡ洗浄やスピン洗浄等のウェットプロセスによる洗浄；および／または、ＵＶ／オゾン洗浄やＨＦベーパー洗浄等のドライプロセスによる洗浄を施してもよい。
実施例１
予め酸化膜を２００ｎｍ成長させた直径１５０ｍｍのシリコン基板（厚さ６２５ｕｍ）に５５ＫｅＶ、ドーズ量７．０ｘ１０１６ａｔｏｍｓ／ｃｍ２で水素イオン（Ｈ＋）を注入し、サファイア基板双方の表面にイオンビーム活性化処理を行い２００℃で貼り合わせた。基板を２２５℃で２４時間熱処理を行い仮接合をした後に、室温に冷却した。次いで、200℃のホットプレートに貼り合せ基板を乗せ、貼り合せ界面に機械的衝撃を加え剥離をすることで、シリコン薄膜をサファイアに転写した。基板全面へのシリコン薄膜の転写が確認できた。この基板のシリコン層をＣＭＰ研磨し、厚さを２００ｎｍとした。シリコン薄膜のラマンシフトの測定結果を図２に示す。中心部のラマンシフトは５２０．９４ｃｍ−１、周辺は５２０．９０ｃｍ−１となった。同時期に測定した単結晶シリコンウェーハのラマンシフトは５２０．５０ｃｍ−１であり、応力は中心（一点測定）で１．１０ｘ１０８Ｐａであり、周辺（ウェーハ端より１ｃｍの箇所）で１．００ｘ１０８Ｐａと低い値を示した。
実施例２
予め酸化膜を２００ｎｍ成長させた直径１５０ｍｍのシリコン基板（厚さ６２５ｕｍ）に５５ＫｅＶ、ドーズ量７．０ｘ１０１６ａｔｏｍｓ／ｃｍ２で水素イオン（Ｈ＋）を注入し、サファイア基板双方の表面にプラズマ活性化処理を行い３５０℃で貼り合わせた。基板を２２５℃で２４時間熱処理を行い仮接合をした後に、室温に冷却した。次いで、基板を３００℃にホットプレート上で加熱し、貼り合せ界面に機械的衝撃を加え剥離をすることで、シリコン薄膜をサファイアに転写した。基板全面へのシリコン薄膜の転写が確認できた。この基板のシリコン層をＣＭＰ研磨し、厚さを２００ｎｍとした。中心部のラマンシフトは５２１．２８ｃｍ−１、周辺の５２１．１０ｃｍ−１となった。同時期に測定したバルクシリコンのラマンシフトは５２０．５０ｃｍ−１であり、応力は中心一点測定で１．９４ｘ１０８Ｐａであり、周辺（ウェーハ端より１ｃｍの箇所一点測定）で１．４９ｘ１０８Ｐａとなった。面内の応力のズレは０．５ｘ１０８Ｐａ以内となった。
実施例３
予め酸化膜を２００ｎｍ成長させた直径１５０ｍｍのシリコン基板（厚さ６２５ｕｍ）に５５ＫｅＶ、ドーズ量７．０ｘ１０１６ａｔｏｍｓ／ｃｍ２で水素イオン（Ｈ＋）を注入し、サファイア基板双方の表面にプラズマ活性化処理を行い２００℃で貼り合わせた。基板を２２５℃で２４時間熱処理を行い仮接合をした後に、室温に冷却した。次いで、基板を２５０℃にホットプレート上で加熱し、波長５２３nmのYAGレーザーを照射した。貼り合せ界面に機械的衝撃を加え剥離をすることで、シリコン薄膜をサファイアに転写した。基板全面へのシリコン薄膜の転写が確認できた。この基板のシリコン層をＣＭＰ研磨し、厚さを２００ｎｍとした。中心部のラマンシフトは５２１．２５ｃｍ−１、周辺の５２１．０７ｃｍ−１となった。同時期に測定したバルクシリコンのラマンシフトは５２０．４７ｃｍ−１であり、応力は中心（中心一点測定）で１．８７ｘ１０８Ｐａであり、周辺（ウェーハ端より1ｃｍの箇所一点測定）で１．４２ｘ１０８Ｐａとなった。面内の応力のズレは０．５ｘ１０８Ｐａ以内となった。
実施例４
予め酸化膜を２００ｎｍ成長させた直径１５０ｍｍのシリコン基板（厚さ６２５ｕｍ）に５５ＫｅＶ、ドーズ量７．０ｘ１０１６ａｔｏｍｓ／ｃｍ２で水素イオン（Ｈ＋）を注入し、サファイア基板双方の表面にプラズマ活性化処理を行い２００℃で貼り合わせた。基板を２２５℃で２４時間熱処理を行い仮接合をした後に、室温に冷却した。次いで、基板を２５０℃にホットプレート上で加熱し、Xeフラッシュランプ光を照射した。貼り合せ界面に機械的衝撃を加え剥離をすることで、シリコン薄膜をサファイアに転写した。基板全面へのシリコン薄膜の転写が確認できた。この基板のシリコン層をＣＭＰ研磨し、厚さを２００ｎｍとした。中心部のラマンシフトは５２１．１８ｃｍ−１、周辺の５２１．００ｃｍ−１となった。同時期に測定したバルクシリコンのラマンシフトは５２０．５０ｃｍ−１であり、応力は中心（中心一点測定）で１．６９ｘ１０８Ｐａであり、周辺（ウェーハ端より1ｃｍの箇所一点測定）１．２５ｘ１０８Ｐａとなった。面内の応力のズレは０．４５ｘ１０８Ｐａ以内となった。
１ 半導体基板
２ イオン注入層
３ サファイア基板
４ 薄膜層
５ シリコン層
６ 接合体
７ 酸化膜
８ 貼り合わせＳＯＳ基板
９ 貼り合わせ界面

Claims (9)

  1. サファイア基板上に単結晶シリコン薄膜が積層されたＳｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ（ＳＯＳ）基板であって、
    ラマンシフト法により測定した、前記ＳＯＳ基板のシリコン膜の応力が面内全域で絶対値で２．５ｘ１０８Ｐａ以下であるＳＯＳ基板。
  2. 単結晶シリコン基板もしくは酸化膜付き単結晶シリコン基板にイオンを注入してイオン注入層を形成する工程、
    サファイア基板の１つの表面、および、前記イオンを注入した単結晶シリコン基板もしくは酸化膜付き単結晶シリコン基板の前記表面の少なくとも一方の面に表面活性化処理を施す工程、
    前記単結晶シリコン基板もしくは酸化膜付き単結晶シリコン基板と前記サファイア基板とを５０℃以上３５０℃以下で貼り合わせた後に１５０℃以上３５０℃以下の熱処理を加え、接合体を得る工程、
    前記イオン注入層の界面を脆化する工程、ならびに、
    前記イオン注入層の界面に機械的衝撃を加え、該界面に沿って貼り合わせた基板を剥離することにより、前記単結晶シリコン薄膜を前記サファイア基板に転写しＳＯＳ層を形成する工程をこの順に行うことにより得られたことを特徴とする請求項１に記載のＳＯＳ基板。
  3. 前記イオン注入層の界面を脆化する工程、ならびに／または、前記イオン注入層の界面に機械的衝撃を加える際に、前記接合体を貼り合せ温度±50℃、かつ５０℃以上３５０℃以下となるように加熱して得られたことを特徴とする請求項２に記載のＳＯＳ基板。
  4. 単結晶シリコンウェーハの５２０．５０ｃｍ−１に対してラマンシフト量の差が、絶対値で１．０ｃｍ−１以下であることを特徴とする請求項１ないし３のいずれかに記載のＳＯＳ基板。
  5. ウェーハ面内の前記単結晶シリコン薄膜の応力の差が、０．５ｘ１０８Ｐａ以下であることを特徴とする請求項１ないし４のいずれかに記載のＳＯＳ基板。
  6. 前記単結晶シリコン薄膜の厚さが、３０ｎｍ以上であることを特徴とする請求項１ないし５のいずれかに記載のＳＯＳ基板。
  7. 前記単結晶シリコン薄膜とサファイア基板との間にシリコン酸化膜が挟まれていることを特徴とする請求項１ないし６のいずれかに記載のＳＯＳ基板。
  8. 前記単結晶シリコン薄膜の厚さバラツキが、２０ｎｍ以下であることを特徴とする請求項１ないし７のいずれかに記載のＳＯＳ基板。
  9. 請求項１ないし８のいずれかに記載のＳＯＳ基板により作製される半導体デバイス。
JP2009297994A 2009-12-28 2009-12-28 応力を低減したｓｏｓ基板の製造方法 Active JP5643509B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009297994A JP5643509B2 (ja) 2009-12-28 2009-12-28 応力を低減したｓｏｓ基板の製造方法
PCT/JP2010/073590 WO2011081146A1 (ja) 2009-12-28 2010-12-27 応力を低減したｓｏｓ基板
US13/519,236 US8748294B2 (en) 2009-12-28 2010-12-27 SOS substrate with reduced stress
EP10841002.8A EP2521177B1 (en) 2009-12-28 2010-12-27 A method of preparing a silicon-on-sapphire substrate
KR1020127015690A KR101750580B1 (ko) 2009-12-28 2010-12-27 응력을 저감한 ｓｏｓ 기판
CN201080059990.6A CN102687272B (zh) 2009-12-28 2010-12-27 应力减小的sos基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009297994A JP5643509B2 (ja) 2009-12-28 2009-12-28 応力を低減したｓｏｓ基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011138932A true JP2011138932A (ja) 2011-07-14
JP5643509B2 JP5643509B2 (ja) 2014-12-17

Family

ID=44226550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009297994A Active JP5643509B2 (ja) 2009-12-28 2009-12-28 応力を低減したｓｏｓ基板の製造方法

Country Status (6)

Country Link
US (1) US8748294B2 (ja)
EP (1) EP2521177B1 (ja)
JP (1) JP5643509B2 (ja)
KR (1) KR101750580B1 (ja)
CN (1) CN102687272B (ja)
WO (1) WO2011081146A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120664A (ja) * 2012-12-18 2014-06-30 Dainippon Screen Mfg Co Ltd 剥離補助方法および剥離補助装置
KR20150023514A (ko) * 2012-06-26 2015-03-05 소이텍 층을 전사하기 위한 프로세스
WO2015040895A1 (ja) * 2013-09-20 2015-03-26 新日鉄住金マテリアルズ株式会社 炭化珪素単結晶ウェハの内部応力評価方法、及び炭化珪素単結晶ウェハの反りの予測方法
WO2016194976A1 (ja) * 2015-06-02 2016-12-08 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP2016225539A (ja) * 2015-06-02 2016-12-28 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JPWO2014087877A1 (ja) * 2012-12-07 2017-01-05 信越化学工業株式会社 インターポーザー用基板及びその製造方法
JP2017183717A (ja) * 2016-03-24 2017-10-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、および剥離装置
WO2017175755A1 (ja) * 2016-04-05 2017-10-12 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
US10727396B2 (en) 2015-06-02 2020-07-28 Shin-Etsu Chemical Co., Ltd. Method for producing composite wafer having oxide single-crystal film
US11195987B2 (en) 2015-06-02 2021-12-07 Shin-Etsu Chemical Co., Ltd. Method for producing composite wafer having oxide single-crystal film
KR20240101802A (ko) 2021-11-15 2024-07-02 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 평가방법 및 실리콘 웨이퍼의 가공변질층 제거방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
JP5799740B2 (ja) * 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法
WO2014017368A1 (ja) * 2012-07-25 2014-01-30 信越化学工業株式会社 Ｓｏｓ基板の製造方法及びｓｏｓ基板
JP6251804B2 (ja) * 2014-05-30 2017-12-20 新日鉄住金マテリアルズ株式会社 バルク状炭化珪素単結晶の評価方法
CN104103601A (zh) * 2014-07-08 2014-10-15 厦门润晶光电有限公司 一种蓝宝石绝缘层上覆硅衬底及其制备方法
JP6822146B2 (ja) * 2015-01-16 2021-01-27 住友電気工業株式会社 半導体基板の製造方法及び複合半導体基板の製造方法
US9890033B2 (en) * 2015-04-06 2018-02-13 Honeywell International Inc. Silicon-on-sapphire device with minimal thermal strain preload and enhanced stability at high temperature

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220900A (ja) * 2006-02-16 2007-08-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
JP2008198656A (ja) * 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
JP2008277501A (ja) * 2007-04-27 2008-11-13 Shin Etsu Chem Co Ltd 貼り合わせウエーハの製造方法
JP2009049387A (ja) * 2007-07-23 2009-03-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の製造方法
JP2014003319A (ja) * 2013-08-22 2014-01-09 Shin Etsu Chem Co Ltd 表面欠陥密度が少ないｓｏｓ基板
JP5420968B2 (ja) * 2009-05-07 2014-02-19 信越化学工業株式会社 貼り合わせウェーハの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US6162705A (en) * 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US6224668B1 (en) * 1998-06-02 2001-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI substrate and SOI substrate
US6171965B1 (en) * 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
CN100403543C (zh) * 2001-12-04 2008-07-16 信越半导体株式会社 贴合晶片及贴合晶片的制造方法
JP2003234455A (ja) * 2002-02-07 2003-08-22 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法、電子デバイスおよび電子デバイス装置
EP1482548B1 (en) * 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
JP4730581B2 (ja) * 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
US7268051B2 (en) 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
JP5064692B2 (ja) * 2006-02-09 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
WO2007125863A1 (ja) * 2006-04-24 2007-11-08 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法
JP5336101B2 (ja) * 2008-04-01 2013-11-06 信越化学工業株式会社 Ｓｏｉ基板の製造方法
KR101460086B1 (ko) * 2009-12-15 2014-11-10 소이텍 기판의 재활용 공정

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220900A (ja) * 2006-02-16 2007-08-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
JP2008198656A (ja) * 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
JP2008277501A (ja) * 2007-04-27 2008-11-13 Shin Etsu Chem Co Ltd 貼り合わせウエーハの製造方法
JP2009049387A (ja) * 2007-07-23 2009-03-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の製造方法
JP5420968B2 (ja) * 2009-05-07 2014-02-19 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP2014003319A (ja) * 2013-08-22 2014-01-09 Shin Etsu Chem Co Ltd 表面欠陥密度が少ないｓｏｓ基板

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150023514A (ko) * 2012-06-26 2015-03-05 소이텍 층을 전사하기 위한 프로세스
JP2015525964A (ja) * 2012-06-26 2015-09-07 ソイテックＳｏｉｔｅｃ 層を転写するためのプロセス
KR102007315B1 (ko) 2012-06-26 2019-08-06 소이텍 층을 전사하기 위한 프로세스
JPWO2014087877A1 (ja) * 2012-12-07 2017-01-05 信越化学工業株式会社 インターポーザー用基板及びその製造方法
JP2014120664A (ja) * 2012-12-18 2014-06-30 Dainippon Screen Mfg Co Ltd 剥離補助方法および剥離補助装置
WO2015040895A1 (ja) * 2013-09-20 2015-03-26 新日鉄住金マテリアルズ株式会社 炭化珪素単結晶ウェハの内部応力評価方法、及び炭化珪素単結晶ウェハの反りの予測方法
JP2015059073A (ja) * 2013-09-20 2015-03-30 新日鉄住金マテリアルズ株式会社 炭化珪素単結晶ウェハの内部応力評価方法、及び炭化珪素単結晶ウェハの反りの予測方法
US10031089B2 (en) 2013-09-20 2018-07-24 Showa Denko K.K. Method for evaluating internal stress of silicon carbide monocrystalline wafer and method for predicting warpage in silicone carbide monocrystalline wafer
CN107615448A (zh) * 2015-06-02 2018-01-19 信越化学工业株式会社 具备氧化物单晶薄膜的复合晶片的制造方法
WO2016194976A1 (ja) * 2015-06-02 2016-12-08 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
KR102658526B1 (ko) 2015-06-02 2024-04-17 신에쓰 가가꾸 고교 가부시끼가이샤 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
US11195987B2 (en) 2015-06-02 2021-12-07 Shin-Etsu Chemical Co., Ltd. Method for producing composite wafer having oxide single-crystal film
JP2016225538A (ja) * 2015-06-02 2016-12-28 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
KR20180014700A (ko) * 2015-06-02 2018-02-09 신에쓰 가가꾸 고교 가부시끼가이샤 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
JP2016225539A (ja) * 2015-06-02 2016-12-28 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
US10971674B2 (en) 2015-06-02 2021-04-06 Shin-Etsu Chemical Co., Ltd. Method for producing composite wafer having oxide single-crystal film
US10770648B2 (en) 2015-06-02 2020-09-08 Shin-Etsu Chemical Co., Ltd. Method for producing composite wafer having oxide single-crystal film
US10727396B2 (en) 2015-06-02 2020-07-28 Shin-Etsu Chemical Co., Ltd. Method for producing composite wafer having oxide single-crystal film
JP2017183717A (ja) * 2016-03-24 2017-10-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、および剥離装置
US11107846B2 (en) 2016-03-24 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
US10629440B2 (en) 2016-04-05 2020-04-21 Shin-Etsu Chemical Co., Ltd. Method for manufacturing composite wafer provided with oxide single crystal thin film
JP2017188550A (ja) * 2016-04-05 2017-10-12 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
WO2017175755A1 (ja) * 2016-04-05 2017-10-12 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
KR20240101802A (ko) 2021-11-15 2024-07-02 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 평가방법 및 실리콘 웨이퍼의 가공변질층 제거방법

Also Published As

Publication number Publication date
EP2521177B1 (en) 2020-01-22
US20120280355A1 (en) 2012-11-08
EP2521177A1 (en) 2012-11-07
CN102687272B (zh) 2015-09-09
KR101750580B1 (ko) 2017-06-23
CN102687272A (zh) 2012-09-19
JP5643509B2 (ja) 2014-12-17
WO2011081146A1 (ja) 2011-07-07
EP2521177A4 (en) 2014-05-28
US8748294B2 (en) 2014-06-10
KR20120095993A (ko) 2012-08-29

Similar Documents

Publication Publication Date Title
JP5643509B2 (ja) 応力を低減したｓｏｓ基板の製造方法
KR102599962B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
KR101652144B1 (ko) 계면 근방에 있어서의 결함 밀도가 낮은 ｓｏｓ 기판
JP5420968B2 (ja) 貼り合わせウェーハの製造方法
JP5455595B2 (ja) 貼り合わせウェーハの製造方法
WO2010137587A1 (ja) 表面欠陥密度が少ないｓｏｓ基板
US8563401B2 (en) Method for fabricating SOI substrate
US20110227068A1 (en) Method for manufacturing composite substrate comprising wide bandgap semiconductor layer
JP5859497B2 (ja) 界面近傍における欠陥密度が低いｓｏｓ基板の製造方法
JP5859496B2 (ja) 表面欠陥密度が少ないｓｏｓ基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141031

R150 Certificate of patent or registration of utility model

Ref document number: 5643509

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150