JP5859496B2 - 表面欠陥密度が少ないｓｏｓ基板の製造方法 - Google Patents

Description

本発明は、表面欠陥密度が少ないＳＯＳ基板に関する。

従来、高い絶縁性・低誘電損失・高熱伝導率を兼ね備えたサファイアをハンドル基板とするＳｉｌｉｃｏｎ ｏｎ Ｓａｐｐｈｉｒｅ（ＳＯＳ）基板が、１９６０年代より実用化され、現在まで使用されている。ＳＯＳ基板は最古のＳｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ（ＳＯＩ）基板であり、サファイアのＲ面（１０１２）にシリコンをヘテロエピ成長させることで、ＳＯＩ構造を実現化している。

しかし、近年はＳＩＭＯＸ法や貼り合わせ法などを用いたＳＯＩが主流となり、ＳＯＳ基板はサファイア基板がシリコンであるＳＯＩでは対応できないもの、例えば低い誘電損失が必要となる高周波デバイスなどにのみ使用されている。ヘテロエピＳＯＳは格子定数が１２％異なるサファイア上にシリコンをヘテロエピ成長させるため、格子の大きさのミスマッチに起因する欠陥が多数発生することが知られている（例えば、非特許文献１を参照）。

近年、携帯電話に代表される移動体通信の利用が広まることで高周波デバイスの需要は高まっているが、この分野でのＳＯＳの利用が考えられている。しかし、ヘテロエピＳＯＳでは、欠陥密度が高く、小さな個別部品（スイッチ等）に使用が限られているのが現実である。

ヘテロエピＳＯＳの表面欠陥密度はＳｅｃｃｏ（セコ）欠陥検出法（Ｋ_２Ｃｒ_２Ｏ_７もしくはＣｒ_２Ｏ_３とＨＦの混合溶液）や選択エッチング欠陥検出法（ＨＦとＫＩとＩとＣＨ_３ＯＨの混合溶液）などでは、１０^９個／ｃｍ^２程度であることが報告されている（例えば、非特許文献１を参照）。

このヘテロエピＳＯＳの欠陥を低減するため、Ｓｉ膜とサファイア基板の界面近傍に高濃度Ｓｉをイオン注入しＳｉ表面を残してアモルファスに変質させ、６００℃近くでアニールを施し、欠陥が少ない表面側からアモルファス層を徐々に再結晶化させる方法が提案されており、単一固相成長と呼ばれている。またこの処理を二回繰り返し、更なる欠陥低減を試みる方法（二重固相成長法）も提案されている（例えば、非特許文献１を参照）。

しかしながら、二重固相成長法を用いても欠陥密度は１０^６〜１０^７個／ｃｍ^２程度であり、近年の微細化が進んだ先端デバイスを作りこむことは難しい。また多くの機能を盛り込んだシステムチップのような比較的大きなサイズのデバイスを作ることも困難である。これは、ヘテロエピ成長のもつ本質的な問題（格子定数の異なる材料のエピ成長）に根ざしているといえる。

Ｙｏｓｈｉｉ ｅｔ ａｌ． Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ， Ｖｏｌ ２１（１９８２） Ｓｕｐｐｌｅｍｅｎｔ ２１−１， ｐｐ．１７５−１７９ リアライズ社 「ＳＯＩの科学」第２章第２節第２項

本発明は、上記現状に鑑み、シリコンとサファイアとの格子定数の不適合に起因して欠陥密度が増大する問題を克服し、欠陥密度が小さいＳＯＳ基板を提供することを目的とする。

本発明者は、上記課題を解決するために以下のような作製法を考案した。
すなわち、本発明は、サファイア基板（ハンドル）の表面に単結晶シリコン層を形成してＳＯＳ基板を製造する方法であって、シリコン基板もしくは酸化膜付きシリコン基板にイオンを注入してイオン注入層を形成する工程、前記サファイア基板の前記表面、および、前記イオンを注入したシリコン基板もしくは酸化膜付きシリコン基板の前記表面の少なくとも一方の面に表面活性化処理を施す工程、前記シリコン基板もしくは酸化膜付きシリコン基板と前記サファイア基板とを貼り合わせた後に２００℃以上３５０℃以下の熱処理を加え、接合体を得る工程、ならびに、前記接合体のサファイア基板側から前記シリコン基板もしくは酸化膜付きシリコン基板のイオン注入層に向けて可視光を照射して前記イオン注入層の界面を脆化し、シリコン薄膜をサファイア基板に転写する工程をこの順に含むＳＯＳ基板の製造方法である。

本発明により、欠陥密度が貼り合わせＳＯＩと同等（１０^４個／ｃｍ^２程度：非特許文献２参照）となり、集積化されたデバイスを実現できる。

本発明の貼り合わせＳＯＳの製造工程の一態様を示す模式図である。 本発明の貼り合わせＳＯＳの（ａ）全体平面図、および、（ｂ）外周部の拡大平面図である。 本発明の貼り合わせＳＯＳの欠陥検出箇所（ウエーハ外周部／ウエーハ中心部）および欠陥検出方法（セコ／選択的エッチング）をかえて測定した欠陥密度を示すグラフである。 本発明の貼り合わせＳＯＳの（ａ）ウエーハ中心部、および、（ｂ）ウエーハ外周部における断面図である。

本発明に係るＳＯＳ基板は、サファイア基板に単結晶シリコン薄膜を備え、Ｓｅｃｃｏ（セコ）欠陥検出法および選択エッチング欠陥検出法により測定される前記単結晶シリコン薄膜の表面の欠陥密度が、１０^４個／ｃｍ^２以下であるものである。
Ｓｅｃｃｏ（セコ）欠陥検出法および選択エッチング欠陥検出法は当業者に公知の検出技術であり、ここでは説明を割愛する。これらの検出法は、ＣＭＰ研磨によって単結晶シリコン薄膜を所定の厚さにした後、行うのが一般的である。

本発明に係るＳＯＳ基板においては、単結晶シリコン薄膜の厚さは、１００ｎｍを超える値とすることができる。厚さを上記範囲とすることにより、バルク部の欠陥密度は、シリコン薄膜とサファイア基板との界面近傍と比較し、それほど高くなく、界面近傍の欠陥の影響を受けにくいという利点がある。また、シリコン薄膜が厚いと、厚さバラツキに電気特性が比較的鈍感であるので扱いやすいという利点がある。厚さの上限としては、例えば、５００ｎｍとすることができる。

本発明に係るＳＯＳ基板は、単結晶シリコン薄膜の厚さバラツキを、２０ｎｍ以下とすることができる。シリコン薄膜が厚いと、厚さバラツキに電気特性が比較的鈍感であるので扱いやすいという利点があるが、本発明にかかるＳＯＳ基板は、厚さバラツキが小さいことにより、電気特性をさらに向上することができる。後述の本発明にかかるＳＯＳ基板の製造方法によれば、剥離・転写はイオン注入界面で規定されるので、転写後の膜厚バラツキを上記範囲内にすることが容易となる。
単結晶シリコン薄膜の膜厚は、光干渉式膜厚計で測定され、測定ビーム光のスポット径である直径約１ｍｍ内において平均化された値である。厚さバラツキは、測定点を放射状に３６１点設け、平均値からの膜厚変位の二乗和の平方根によって定義される値である。

本発明に係るＳＯＳ基板は、上記単結晶シリコン薄膜と前記サファイア基板との間に、シリコン酸化膜が挟まれているものが好ましい。注入イオンのチャネリングを抑制する効果が得られるからである。このようなＳＯＳ基板は、例えば、後述の貼り合わせ法においては、イオン注入工程に先立ち、シリコンウエーハの表面にシリコン酸化膜等の絶縁膜を形成することで得られる。

本発明に係るＳＯＳ基板は、ＳＯＩ層が部分空乏として機能することが許容される各種デバイスの作製に特に好適に用いることができる。
かかる半導体デバイスとしては、例えば、多くの演算処理機能を盛り込んだＣＰＵやシステムチップ；誘電損失が少ないことが要求されるマイクロ波デバイス、ミリ波デバイス等の高周波デバイス；液晶装置等の電気工学装置用基板等が挙げられる。

本発明に係るＳＯＳ基板は、直径が１００ｍｍ以上であっても欠陥密度が上記範囲内であるものである。直径は、上記範囲内であれば、上限を例えば、３００ｍｍとすることができる。

上記ＳＯＳ基板は、貼り合わせ法によって製造されたものであることが好ましい。貼り合わせ法を採用することにより、エピ成長法に比べて、サファイア／シリコン界面近傍における欠陥密度と、バルク部における欠陥密度との相関を小さくすることができる利点がある。

貼り合わせ法としては、例えば、接合体を不活性ガス雰囲気下５００℃程度で熱処理を行い、結晶の再配列効果と注入した水素の気泡の凝集効果により熱剥離を行う方法；貼り合わせ基板の両面間で温度差をつけることにより、水素イオン注入界面で剥離を行う方法等を採用してもよいが、本発明にかかるＳＯＳ基板の製造方法を採用することが好適である。
以下、本発明にかかるＳＯＳ基板の製造方法について図１に基づいて詳細に説明する。
まず、半導体基板として、例えば、シリコン基板もしくは酸化膜付きシリコン基板１（以下、区別しない限り単にシリコンウェーハと称する）にイオンを注入してイオン注入層２を形成する。
イオン注入層２は、シリコンウエーハ中に形成する。この際、その表面から所望の深さにイオン注入層を形成できるような注入エネルギーで、所定の線量の水素イオン（Ｈ^＋）または水素分子イオン（Ｈ_２ ^＋）を注入する。このときの条件として、例えば、注入エネルギーは３０〜１００ｋｅＶとできる。

前記シリコンウェーハに注入する水素イオン（Ｈ^＋）のドーズ量は、１．０×１０^１６ａｔｏｍ／ｃｍ^２〜１．０×１０^１７ａｔｏｍ／ｃｍ^２であることが好ましい。１．０×１０^１６ａｔｏｍ／ｃｍ^２未満であると、界面の脆化が起こらない場合があり、１．０×１０^１７ａｔｏｍ／ｃｍ^２を超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。より好ましいドーズ量は、６．０×１０^１６ａｔｏｍ／ｃｍ^２である。
注入イオンとして水素分子イオン（Ｈ_２ ^＋）を用いる場合、そのドーズ量は５．０×１０^１５ａｔｏｍｓ／ｃｍ^２〜５．０×１０^１６ａｔｏｍｓ／ｃｍ^２であることが好ましい。５．０×１０^１５ａｔｏｍｓ／ｃｍ^２未満であると、界面の脆化が起こらない場合があり、５．０×１０^１６ａｔｏｍｓ／ｃｍ^２を超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。より好ましいドーズ量は、２．５×１０^１６ａｔｏｍ／ｃｍ^２である。
また、シリコンウエーハの表面にあらかじめ数ｎｍ〜５００ｎｍ程度のシリコン酸化膜等の絶縁膜を形成しておき、それを通して水素イオンまたは水素分子イオンの注入を行えば、注入イオンのチャネリングを抑制する効果が得られる。

次に、シリコンウェーハ１の表面及び／又はサファイア基板３の表面を活性化処理する。表面活性化処理の方法としては、プラズマ処理、オゾン水処理、ＵＶオゾン処理、イオンビーム処理等が挙げられる。
プラズマで処理をする場合、真空チャンバ中にＲＣＡ洗浄等の洗浄をしたシリコンウエーハ及び／又はサファイア基板を載置し、プラズマ用ガスを減圧下で導入した後、１００Ｗ程度の高周波プラズマに５〜１０秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、シリコンウエーハを処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。サファイア基板を処理する場合はいずれのガスでもよい。
プラズマで処理することにより、シリコンウエーハおよび／又はサファイア基板の表面の有機物が酸化して除去され、さらに表面のＯＨ基が増加し、活性化する。処理はシリコンウエーハのイオン注入した表面、および、サファイア基板の貼り合わせ面の両方について行うのがより好ましいが、いずれか一方だけ行ってもよい。
オゾンで処理をする場合は、純水中にオゾンガスを導入し、活性なオゾンでウェーハ表面を活性化することを特徴とする方法である。
ＵＶオゾン処理をする場合、大気もしくは酸素ガスに短波長のＵＶ光（波長１９５nm程度）を当て、活性なオゾンを発生させることで表面を活性化することを特徴とする。
イオンビーム処理をする場合、高真空中（＜１ｘ１０^−６Ｔｏｒｒ）でArなどのイオンビームをウェーハ表面に当てることで、活性度の高いダングリングボンドを露出させることで行う表面活性化である。

シリコンウエーハの表面活性化処理を行う表面は、イオン注入を行った表面であることが好ましい。
本発明においては、シリコンウエーハの厚さは、特に限定されないが、通常のＳＥＭＩ／ＪＥＩＤＡ規格近傍のものがハンドリングの関係から扱いやすい。
サファイア基板は、可視光領域（波長４００ｎｍ〜７００ｎｍ）の光が貼り合わせたシリコンウェーハのイオン注入層に到達するまでに、エネルギー損失が少ないものであることが望ましく、上記可視光領域の透過率が７０％以上の基板であれば特に限定されないが、なかでも絶縁性・透明性にすぐれる点で、石英、ガラスまたはサファイアのいずれかであることが好ましい。
本発明においては、サファイア基板の厚さは、特に限定されないが、通常のＳＥＭＩ／ＪＥＩＤＡ規格近傍のものがハンドリングの関係から扱いやすい。

次に、このシリコンウエーハ１の表面およびサファイア基板３のプラズマ及び／又はオゾンで処理をした表面を接合面として貼り合わせる。

次いで、貼り合わせた基板に最高温度として２００℃以上３５０℃以下の熱処理を施し、接合体６を得る。熱処理を行う理由は、後工程の可視光照射で貼り合わせ界面９が高温となった際に急激な温度上昇で貼り合わせ界面９がずれることによる結晶欠陥導入を防ぐためである。最高温度を２００℃以上３５０℃以下とする理由は、２００℃未満では結合強度が上がらない為で、３５０℃を超えると貼り合わせた基板が破損する可能性が出るためである。
熱処理時間としては、温度にもある程度依存するが１２時間〜７２時間が好ましい。

次いで、可視光照射に先立ち、前記接合体６の終端部の貼り合わせ界面９の近傍に機械的衝撃を加えてもよい。貼り合わせ界面近傍に機械的衝撃を加えることにより、可視光照射した際に剥離開始点が一箇所となり、そこから剥離がウェーハ全面にひろがるため薄膜が転写し易くなるという利点がある。

続いて、所望により基板を室温まで冷却し、前記接合体６のサファイア基板３側または半導体基板１側からシリコンウエーハ５のイオン注入層２に向けて可視光を照射し、アニールを施す。
本明細書において、「可視光」とは、４００〜７００ｎｍの範囲に極大波長を有する光をいう。可視光は、コヒーレント光またはインコヒーレント光のいずれであってもよい。

可視光照射時の接合体６の温度は、貼り合わせ時の温度よりも３０℃から１００℃高温であることが好ましい。
光照射を高温下で行うことが望ましい理由は、本発明の技術的範囲を何ら制約するものではないが、以下のように説明が出来る。すなわち、高温で貼り合わせた基板は加熱し充分な結合強度が得られた後に室温に戻した際に、両基板の膨張率の差から基板が反ってしまう。この基板に光を照射すると薄膜転写の際に急激に応力が開放され、基板が平坦な状態に戻ろうとすることで、転写される半導体薄膜に欠陥が導入されることや、場合によっては基板そのものが破損してしまうことがあることが本発明者らの実験により判明したからである。
光照射を高温下で行うことにより、かかる基板破損を回避することができる。
基板を平坦な状態で光照射をするためには、貼り合わせ時と同じ温度近くまで加温するのが望ましい。重要な点は、照射時にウェーハが加熱されている点にある。

可視光の一例として、レーザー光を用いてアニールを行った場合、レーザー光はサファイア基板３を通過しほとんど吸収されないので、サファイア基板３を熱することなくシリコン基板１に到達する。到達したレーザー光はシリコンの貼り合わせ界面９の近傍のみ（含：貼り合わせ界面）、特に水素イオン注入によりアモルファス化した部分を選択的に加熱し、イオン注入箇所の脆化を促す。
またシリコン基板１のごく一部（貼り合わせ界面９の近傍のシリコンのみ）を瞬間的に加熱することで、基板の割れ、冷却後の反りも生じないという特徴を有する。

ここで用いるレーザーの波長であるが、シリコンに比較的吸収されやすい波長であって（７００ｎｍ以下）、且つ、水素イオン注入によりアモルファス化した部分を選択的に加熱することができるように、アモルファスシリコンに吸収され、単結晶シリコン部分に吸収されにくい波長であることが望ましい。適した波長領域は４００ｎｍ以上７００ｎｍ以下程度であり、望ましくは５００ｎｍ以上６００ｎｍ以下である。この波長域に合致するレーザーとしては、Ｎｄ：ＹＡＧレーザーの第二次高調波（波長λ＝５３２ｎｍ）、ＹＶＯ_４レーザーの第二次高調波（波長λ＝５３２ｎｍ）などがあるが、限定されるものではない。

ここで気をつけなければならないことはレーザーの照射によりイオン注入部分２を加熱しすぎると、部分的に熱剥離が発生し、ブリスターと呼ばれる膨れ欠陥が発生する。これは、貼り合わせＳＯＳ基板のサファイア基板側より目視で観察される。このブリスターによって一度剥離が始まると、貼り合わせＳＯＳ基板に応力が局在化し、貼り合わせＳＯＳ基板の破壊を生じる。よって、熱剥離を発生させない程度にレーザーを照射し、然る後に機械剥離を行うことが肝要である。或いは、レーザーの照射に先立ち、貼り合わせＳＯＳ基板の端部、貼り合わせ界面９の近傍に機械的衝撃を与えておき、レーザー照射による熱の衝撃が端部の機械的衝撃の起点部から貼り合わせＳＯＳ基板全面にわたってイオン注入界面の破壊を生ぜしめることが肝要となる。
レーザーの照射条件としては、出力５０Ｗ〜１００Ｗで発振周波数が２５ｍＪ＠３ｋＨｚのものを用いる場合、面積当たりの照射エネルギーが、経験上５Ｊ／ｃｍ^２〜３０Ｊ／ｃｍ^２であることが望ましい。５Ｊ／ｃｍ^２未満であるとイオン注入界面での脆化が起こらない可能性があり、３０Ｊ／ｃｍ^２を超えると脆化が強すぎて基板が破損する可能性があるためである。照射はスポット状のレーザー光をウェーハ上で走査するために、時間で規定することは難しいが、処理後の照射エネルギーが上記の範囲に入っていることが望ましい。

また上述のようなレーザーアニールに代えてスパイクアニールを含むＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を施すことも可能である。ＲＴＡとは、ハロゲンランプを光源とし、対象であるウエーハを、３０℃／秒〜２００℃／秒という非常に早い速度で目的温度に到達させ、加熱することが可能な装置である。この時のハロゲンランプが発する波長は、黒体放射に従い、可視光領域で高い発光強度を有する。スパイクアニールとは、特に線引きがあるわけではなく、ＲＴＡの中でも特に昇温速度が早いもの（例えば、１００℃／秒以上）をいう。非常に早い速度で昇温する、かつサファイアはこの波長帯では（放射によっては）加熱されないので、サファイアよりもシリコンが先に温まり、イオン注入界面の脆化に好適である。ＲＴＡの場合は、サファイアに充分熱が伝わる頃にはプロセスが終了している。

さらに、上述のようなレーザーアニールに代えてフラッシュランプアニールを施すことも可能である。ここで用いるフラッシュランプの波長としては、ランプである以上、ある程度の波長域があるのは避けられないが、４００ｎｍ以上７００ｎｍ以下の波長域で（シリコンに効率よく吸収される波長域）ピーク強度を有するものが望ましい。４００ｎｍ未満では単結晶シリコンでも高い吸収係数を有することと、７００ｎｍを超えると、アモルファスシリコンでも吸収係数が低くなってしまうためである。適した波長領域は４００ｎｍ以上７００ｎｍ以下程度である。この波長域に合致するランプ光源としては、キセノンランプによる加熱が一般的である。キセノンランプのピーク強度（７００ｎｍ以下で）は５００ｎｍ近傍であり、本発明の目的に合致している。
なお、キセノンランプ光を用いる場合、可視光域外の光をカットする波長フィルタを介して照射を行ってもよい。また、単結晶シリコンでの吸収係数の高い、４５０ｎｍ以下の可視光を遮るフィルタなどもプロセスの安定化のために有効である。前述のブリスターの発生を抑えるためには、本キセノンランプ光で貼り合わせＳＯＳ基板全面の一括照射を行うことが望ましい。一括照射により、貼り合わせＳＯＳ基板の応力局在化を防ぎ、貼り合わせＳＯＳ基板の破壊を防ぐことが容易となる。よって、熱剥離を発生させない程度にキセノンランプ光を照射し、然る後に機械剥離を行うことが肝要である。或いは、キセノンランプ光の照射に先立ち、機械的衝撃を貼り合わせＳＯＳ基板の端部、貼り合わせ面近傍に与えておき、キセノンランプ光照射による熱の衝撃が端部の機械的衝撃の起点部から貼り合わせＳＯＳ基板全面にわたってイオン注入界面に破壊を生ぜしめることが肝要となる。

レーザー光照射、ＲＴＡまたはフラッシュランプ照射後に、シリコン薄膜のサファイア基板への転写が確認できない場合は、イオン注入層の界面に機械的衝撃を与えることで該界面に沿って剥離を行い、単結晶シリコン薄膜をサファイア基板に転写する薄膜転写を行う。
イオン注入層の界面に機械的衝撃を与えるためには、例えばガスや液体等の流体のジェットを接合したウエーハの側面から連続的または断続的に吹き付ければよいが、衝撃により機械的剥離が生じる方法であれば特に限定はされない。
上記剥離工程により、サファイア基板３上に単結晶シリコン薄膜４が形成された本発明のＳＯＳ基板８が得られる。

上記剥離直後の単結晶シリコン薄膜の表面には、１５０ｎｍ程度のダメージ層が残存するので、ＣＭＰ研磨を施すことが好ましい。ダメージ層全てを研磨で取り除くことは膜厚バラツキを増大させることになるので、実際のプロセスでは、大部分を化学的なエッチング方法で除去し、然る後に鏡面仕上げ研磨で表面を鏡面化するという方法が合理的である。
上記化学的なエッチングに用いるエッチング溶液としては、アンモニア過水、アンモニア、ＫＯＨ、ＮａＯＨ、ＣｓＯＨ、ＴＭＡＨ、ＥＤＰおよびヒドラジンからなる群より選択される１種または２種以上の組み合わせであることが好ましい。一般に有機溶剤はアルカリ溶液を比較するとエッチング速度が遅いので、正確なエッチング量制御が必要な際には適している。
ＣＭＰ研磨は、表面を鏡面化するために行うので、通常は３０ｎｍ以上の研磨を行うのが一般的である。
上記ＣＭＰ研磨および鏡面仕上げ研磨の後、ＲＣＡ洗浄やスピン洗浄等のウェットプロセスによる洗浄；および／または、ＵＶ／オゾン洗浄やＨＦベーパー洗浄等のドライプロセスによる洗浄を施してもよい。

予め酸化膜を２００ｎｍ成長させた直径１５０ｍｍのシリコン基板（厚さ６２５ｕｍ）に５７ ｋｅＶ、ドーズ量６．０×１０^１６ ａｔｏｍｓ ／ ｃｍ^２で水素イオンを注
入し、サファイア基板双方の表面にイオンビーム活性化処理を行い１５０℃で貼り合わせた。基板を２２５℃で２４時間熱処理を行い仮接合をした後に、２００℃でサファイア基板側から波長５３２ ｎｍのグリーンレーザーを照射した。この時のレーザー条件は、２０Ｊ／ｃｍ^２である。基板全面を照射した後に、貼り合わせ界面に機械的衝撃を加え剥離をすることで、シリコン薄膜をサファイアに転写した。基板全面へのシリコン薄膜の転写が確認できた。この基板のシリコン層をＣＭＰ研磨で厚さを２００ｎｍとし、基板中心部および外周部についてセコ欠陥検出法・選択エッチング法で欠陥数をカウントしたところ、光学顕微鏡で確認できたピットは３ｘ１０^３個／ｃｍ^２から５ｘ１０^３個／ｃｍ^２程度であった。この方法で作製した貼り合わせＳＯＳの外観写真を図２に示す。また剥離・転写はイオン注入界面で規定されるため、転写後の膜厚バラツキは抑えられ、５ｎｍ以下であった。鏡面仕上げ（ＣＭＰ）後の膜厚バラツキは２０ｎｍ以下であった。

予め酸化膜を２００ｎｍ成長させた直径１５０ｍｍのシリコン基板（厚さ６２５ｕｍ）に５７ ｋｅＶ、ドーズ量６．０×１０^１６ ａｔｏｍｓ ／ ｃｍ^２で水素イオンを注入し、サファイア基板双方の表面にプラズマ活性化処理を行い２００℃で貼り合わせた。基板を２２５℃で２４時間熱処理を行い仮接合をした後に、２５０℃でサファイア基板側からキセノンフラッシュランプを照射した。基板全面を照射した後に、貼り合わせ界面に機械的衝撃を加え剥離をすることで、シリコン薄膜をサファイアに転写した。基板全面へのシリコン薄膜の転写が確認できた。この基板のシリコン層をエッチング（アンモニア過水溶液）とＣＭＰ研磨で厚さを２００ｎｍとし、基板中心部および外周部についてセコ欠陥検出法・選択エッチング法で欠陥数をカウントしたところ、４ｘ１０^３個／ｃｍ^２から８ｘ１０^３個／ｃｍ^２程度であった。実施例１の結果と併せて、欠陥密度をまとめたものを表１および図３に示す。

また全サンプルについて剥離・転写はイオン注入界面で規定されるので、転写後の膜厚バラツキは抑えられ、５ｎｍ以下であった。鏡面仕上げ（ＣＭＰ）後の膜厚バラツキは２０ｎｍ以下であった。

予め酸化膜を２００ｎｍ成長させた直径１５０ｍｍのシリコン基板（厚さ６２５ｕｍ）に５７ ｋｅＶ、ドーズ量６．０×１０^１６ ａｔｏｍｓ ／ ｃｍ^２で水素イオンを注入し、サファイア基板双方の表面にＵＶオゾン活性化処理を行い１００℃で貼り合わせた。基板を２２５℃で２４時間熱処理を行い仮接合をした後に、１７５℃でサファイア基板側からキセノンフラッシュランプを照射した。基板全面を照射した後に、貼り合わせ界面に機械的衝撃を加え剥離をすることで、シリコン薄膜をサファイアに転写した。ＥＤＰとＣＭＰ研磨を行い、膜厚を２５０ｎｍ程度とした。剥離・転写はイオン注入界面で規定されるので、転写後の膜厚バラツキは抑えられ、５ｎｍ以下であった。鏡面仕上げ（ＣＭＰ）後の膜厚バラツキは２０ｎｍ以下であった。この基板の断面ＴＥＭ（透過型電子顕微鏡）写真を中心、外周の二箇所で撮った。ＴＥＭレベルの狭い視野では、欠陥は全く観察されなかった。この写真を図４に示す。

予め酸化膜を２００ｎｍ成長させた直径１５０ｍｍのシリコン基板（厚さ６２５ｕｍ）に５７ ｋｅＶ、ドーズ量６．０×１０^１６ ａｔｏｍｓ ／ ｃｍ^２で水素イオンを注
入し、サファイア基板双方の表面にＵＶオゾン活性化処理を行い１００℃で貼り合わせた。基板を２２５℃で２４時間熱処理を行い仮接合をした後に、１７５℃でサファイア基板側からＲＴＡ処理を施した。昇温速度を５０℃／秒とし、シリコン層が８００℃に到達した時点で温度を降下させた。貼り合わせ界面に機械的衝撃を加え剥離をすることで、シリコン薄膜をサファイアに転写した。ＥＤＰとＣＭＰ研磨を行い、膜厚を２５０ｎｍ程度とした。剥離・転写はイオン注入界面で規定されるので、転写後の膜厚バラツキは抑えられ、５ｎｍ以下であった。鏡面仕上げ（ＣＭＰ）後の膜厚バラツキは２０ｎｍ以下であった。

予め酸化膜を２００ｎｍ成長させた直径１５０ｍｍのシリコン基板（厚さ６２５ｕｍ）に５７ ｋｅＶ、ドーズ量６．０×１０^１６ ａｔｏｍｓ ／ ｃｍ^２で水素イオンを注入し、サファイア基板双方の表面にＵＶオゾン活性化処理を行い貼り合わせた。基板を２２５℃で２４時間熱処理を行い仮接合をした後に、サファイア基板側からハロゲンランプを照射し、１００℃／秒でスパイクアニールした。基板全面を照射した後に、貼り合わせ界面に機械的衝撃を加え剥離をすることで、シリコン薄膜をサファイアに転写した。ＣＭＰ研磨を行い、膜厚を２５０ｎｍ程度とした。剥離・転写はイオン注入界面で規定されるので、転写後の膜厚バラツキは抑えられ、５ｎｍ以下であった。鏡面仕上げ（ＣＭＰ）後膜厚バラツキは２０ｎｍ以下であった。

原出願（特願２００９−１３０９６９号）の出願当初の特許請求の範囲は以下の通りである。
［請求項１］サファイア基板上に単結晶シリコン薄膜を備え、Ｓｅｃｃｏ（セコ）欠陥検出法および選択エッチング欠陥検出法により測定される前記単結晶シリコン薄膜の表面の欠陥密度が、１０^４個／ｃｍ^２以下であるシリコン・オン・サファイア（ＳＯＳ）基板。
［請求項２］前記単結晶シリコン薄膜の厚さが、１００ｎｍを超えることを特徴とする請求項１に記載のＳＯＳ基板。
［請求項３］前記単結晶シリコン薄膜と前記サファイア基板との間に、シリコン酸化膜が挟まれていることを特徴とする請求項１または２に記載のＳＯＳ基板。
［請求項４］前記単結晶シリコン薄膜の厚さバラツキが、２０ｎｍ以下であることを特徴とする請求項１ないし３のいずれかに記載のＳＯＳ基板。
［請求項５］貼り合わせ法により得られたことを特徴とする請求項１ないし４のいずれかに記載のＳＯＳ基板。
［請求項６］サファイア基板の表面に半導体薄膜を備えた貼り合わせＳＯＳ基板であって、
前記サファイア基板と半導体基板を提供する工程と、
前記半導体基板の表面からイオンを注入してイオン注入層を形成する工程、
前記サファイア基板の前記表面、および、前記イオンを注入した半導体基板の前記表面の少なくとも一方の面に表面活性化処理を施す工程、
前記半導体基板の前記表面と前記サファイア基板の前記表面とを５０℃以上３５０℃以下で貼り合わせる工程、
前記貼り合わせた基板に、最高温度として２００℃以上３５０℃以下の熱処理を加え、接合体を得る工程、
前記接合体を前記貼り合わせ温度より高温状態に設置し、サファイア基板側または半導体基板側から前記半導体基板のイオン注入層に向けて可視光を照射して前記イオン注入層の界面を脆化し、前記半導体薄膜を転写する工程により得られた貼り合わせＳＯＳ基板。
［請求項７］前記表面活性化処理が、オゾン水処理、ＵＶオゾン処理、イオンビーム処理、プラズマ処理のいずれか、または、これらの２種以上の組み合わせで行われることを特徴とする請求項６に記載の貼り合わせＳＯＳ基板。
［請求項８］前記可視光照射時の基板温度が、貼り合わせ時の温度よりも３０℃から１００℃高温であることを特徴とする請求項６または７に記載の貼り合わせＳＯＳ基板。
［請求項９］前記可視光照射の後、イオン注入層の界面に機械的衝撃を加え、該界面に沿って貼り合わせた基板を剥離する工程を含むことを特徴とする請求項６ないし８のいずれかに記載の貼り合わせＳＯＳ基板。
［請求項１０］前記可視光照射に先立ち、前記接合体の終端部の貼り合わせ界面近傍に機械的衝撃を加える工程を含むことを特徴とする請求項６ないし９のいずれかに記載の貼り合わせＳＯＳ基板。
［請求項１１］前記半導体基板が、単結晶シリコンもしくは酸化膜を成長させたシリコンであることを特徴とする請求項６ないし１０のいずれかに記載の貼り合わせＳＯＳ基板。
［請求項１２］前記可視光が、レーザー光であることを特徴とする請求項６ないし１１のいずれかに記載の貼り合わせＳＯＳ基板。
［請求項１３］前記可視光が、スパイクアニールを含むＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）であることを特徴とする請求項６ないし１１のいずれかに記載の貼り合わせＳＯＳ基板。
［請求項１４］前記可視光が、フラッシュランプ光であることを特徴とする請求項６ないし１１のいずれかに記載の貼り合わせＳＯＳ基板。
［請求項１５］前記注入イオンが、水素原子イオン（Ｈ^＋）であり、ドーズ量が１×１０^１６ａｔｏｍｓ／ｃｍ^２以上１×１０^１７ａｔｏｍｓ／ｃｍ^２以下であることを特徴とする請求項６ないし１４のいずれかに記載の貼り合わせＳＯＳ基板。
［請求項１６］前記注入イオンが、水素原分子イオン（Ｈ_２ ^＋）であり、ドーズ量が５×１０^１５ａｔｏｍｓ／ｃｍ^２以上５×１０^１６ａｔｏｍｓ／ｃｍ^２以下であることを特徴とする請求項６ないし１４のいずれかに記載の貼り合わせＳＯＳ基板。
［請求項１７］前記転写する工程の後、さらに前記半導体薄膜のケミカルエッチング、及び／又は、研磨を行う工程により得られた請求項６ないし１６のいずれかに記載の貼り合わせＳＯＳ基板。
［請求項１８］請求項１ないし１７のいずれかに記載のＳＯＳ基板を含む半導体デバイス。

１ 半導体基板（シリコンウェーハ）
２ イオン注入層
３ サファイア基板
４ 薄膜層
５ シリコンウエーハ
６ 接合体
７ 酸化膜
８ 貼り合わせＳＯＳ基板
９ 貼り合わせ界面

Claims (10)

1. サファイア基板の表面に半導体薄膜を備えた貼り合わせＳＯＳ基板の製造方法であって、
   前記サファイア基板と半導体基板を提供する工程と、
   前記半導体基板の表面からイオンを注入してイオン注入層を形成する工程と、
   前記サファイア基板の前記表面、および、前記イオンを注入した半導体基板の前記表面の少なくとも一方の面に表面活性化処理を施す工程と、
   前記半導体基板の前記表面と前記サファイア基板の前記表面とを５０℃以上３５０℃以下で貼り合わせる工程と、
   前記貼り合わせた基板に、最高温度として２００℃以上３５０℃以下の熱処理を加え、接合体を得る工程と、
   前記接合体を前記貼り合わせ温度より高温状態に設置し、サファイア基板側または半導体基板側から前記半導体基板のイオン注入層に向けて可視光を照射して前記イオン注入層の界面を脆化し、前記半導体薄膜を転写する工程であって、前記可視光照射時の基板温度が、貼り合わせ時の温度よりも３０℃から１００℃高温である工程と、
   前記転写する工程の後、さらに前記半導体薄膜のケミカルエッチング、及び／又は、研磨を行う工程と
   を用いる貼り合わせＳＯＳ基板の製造方法。
2. 前記表面活性化処理が、オゾン水処理、ＵＶオゾン処理、イオンビーム処理、プラズマ処理のいずれか、または、これらの２種以上の組み合わせで行われることを特徴とする請求項１に記載の貼り合わせＳＯＳ基板の製造方法。
3. 前記可視光照射の後、イオン注入層の界面に機械的衝撃を加え、該界面に沿って貼り合わせた基板を剥離する工程を含むことを特徴とする請求項１又は請求項２に記載の貼り合わせＳＯＳ基板の製造方法。
4. 前記可視光照射に先立ち、前記接合体の終端部の貼り合わせ界面近傍に機械的衝撃を加える工程を含むことを特徴とする請求項１〜３のいずれかに記載の貼り合わせＳＯＳ基板の製造方法。
5. 前記半導体基板が、単結晶シリコンもしくは酸化膜を成長させたシリコンであることを特徴とする請求項１〜４のいずれかに記載の貼り合わせＳＯＳ基板の製造方法。
6. 前記可視光が、レーザー光であることを特徴とする請求項１〜５のいずれかに記載の貼り合わせＳＯＳ基板の製造方法。
7. 前記可視光が、スパイクアニールを含むＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）であることを特徴とする請求項１〜６のいずれかに記載の貼り合わせＳＯＳ基板の製造方法。
8. 前記可視光が、フラッシュランプ光であることを特徴とする請求項１〜７のいずれかに記載の貼り合わせＳＯＳ基板の製造方法。
9. 前記注入イオンが、水素原子イオン（Ｈ^＋）であり、ドーズ量が１×１０^１６ａｔｏｍｓ／ｃｍ^２以上１×１０^１７ａｔｏｍｓ／ｃｍ^２以下であることを特徴とする請求項１〜８のいずれかに記載の貼り合わせＳＯＳ基板の製造方法。
10. 前記注入イオンが、水素原分子イオン（Ｈ_２ ^＋）であり、ドーズ量が５×１０^１５ａｔｏｍｓ／ｃｍ^２以上５×１０^１６ａｔｏｍｓ／ｃｍ^２以下であることを特徴とする請求項１〜９のいずれかに記載の貼り合わせＳＯＳ基板の製造方法。